CN1304169A - 形成异质结双极晶体管的硅－锗基区的方法 - Google Patents
形成异质结双极晶体管的硅－锗基区的方法 Download PDFInfo
- Publication number
- CN1304169A CN1304169A CN00129493A CN00129493A CN1304169A CN 1304169 A CN1304169 A CN 1304169A CN 00129493 A CN00129493 A CN 00129493A CN 00129493 A CN00129493 A CN 00129493A CN 1304169 A CN1304169 A CN 1304169A
- Authority
- CN
- China
- Prior art keywords
- silicon
- germanium
- table top
- base
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 140
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 134
- 238000000034 method Methods 0.000 title claims abstract description 60
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 230000008569 process Effects 0.000 claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 43
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 43
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 238000005260 corrosion Methods 0.000 claims description 7
- 230000007797 corrosion Effects 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 description 14
- 229910052732 germanium Inorganic materials 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000011435 rock Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Silicon Compounds (AREA)
Abstract
一种形成异质结双极晶体管的硅－锗基区的方法。首先,形成具有被沟槽包围的台面的硅衬底。然后,在衬底上淀积硅－锗层,并去除与台面相邻的那部分硅－锗层,形成硅－锗基区。在第二实施例中,该方法包括以下步骤:形成具有被沟槽包围的台面的硅衬底,在与所说台面相邻的沟槽中形成介质层,利用选择外延生长,在所说台面上表面上生长硅－锗层,从而形成硅－锗基区。
Description
本发明涉及异质结双极晶体管。特别涉及形成异质结双极晶体管的硅-锗基区的方法。
晶体管可用作电子电路中的放大或开关器件。在第一种应用中，晶体管用于放大小ac信号，在第二种应用中，小电流用于在“导通”态和“截止”态间转换晶体管。
双极晶体管是一种具有两个非常接近的p-n结的电子器件。双极晶体管具有三个器件区：发射区，集电区和位于发射区和集电区之间的基区。理论上，两个p-n结(发射结和集电结)处于由特定距离隔开的一层半导体材料中。通过改变结附近的偏置调制一个p-n结中的电流称为“双极晶体管作用”。
外引线可以安装到三个区的每一个上，外电压和电流可以利用这些引线加于器件上。如果发射区和集电区是n型掺杂，基区是p型掺杂，则器件是“npn”晶体管。或者，如果采用相反掺杂结构，则器件是“pnp”晶体管。由于npn晶体管的基区中少子(即电子)的迁移率高于pnp晶体管基区中空穴的迁移率，所以利用npn器件，可以实现更高频率的操作和更高速性能。因此，npn晶体管作为构成集成电路的主要双极晶体管。
随着双极晶体管的纵向尺寸越来越大，发生了严重的器件工作局限。一种为克服这些局限而积极研究的方法是用带隙大于基区材料的带隙的发射区材料构成晶体管。这种结构称为异质结晶体管。
包括异质结的异质结构可用于多子和少子器件。在多子器件中，已研制出一种发射区由硅构成、基区由硅-锗合金构成的异质结双极晶体管。硅锗合金(通常简单表示为硅-锗)的带隙窄于硅。
基区采用硅-锗可以提高载流子从发射区到基区的注入效率，因此甚至在硅-锗基区的杂质浓度高于常规硅基区一个数量级以上时，电流增益“g”也会明显变高。采用硅锗基区，通过显著提高基区的掺杂水平，减小基区宽度，可以实现高频下的高性能。另外，可以提高截止频率(缩短发射区-基区扩散时间，τed)，进而通过使锗在硅-锗基区中呈渐变分布，提高高频特性。
先进的硅-锗双极互补金属氧化物半导体(BiCMOS)技术在异质结双极晶体管中采用硅-锗基区。在高频(例如多个GHz)范围，例如GaAs和InP等常规化合物半导体目前在高速有线和无线通信市场占主导地位。硅-锗BiCMOS不仅预示着与例如功率放大器等器件中的GaAs可比的性能，而且由于异质结双极晶体管与标准CMOS的集成，预示着可以显著降低成本，实现所谓的“芯片上系统”。
有利的是硅-锗基区中具有较高的锗含量。然而，主要问题在于淀积具有高锗含量的高质量硅-锗膜。已知锗具有比硅高约4％的晶格常数。当在硅衬底上生长硅-锗时，硅-锗将经受由于硅-锗和硅衬底间晶格失配造成的压缩应变。随着硅-锗厚度增大到称作临界厚度的某一厚度，错配应变能量增大，从而变得非常有利于在合金膜中产生位错。已知位错对器件性能尤其是双极器件有害，会导致高漏电和低击穿。随着硅-锗中锗含量的增加，由于较大的晶格失配，临界厚度减小。对于50％的锗含量来说，临界厚度仅为约10nm，对于多数异质结双极晶体管基区层来说太薄。
例如，锗含量为10％的硅-锗具有约100nm的临界厚度。具有100nm的基区厚度，先前的研究表明锗含量可以增加到约15％，同时不会使器件性能严重退化。锗含量进一步增加到20％以上，由于硅-锗基区中产生失配位错，异质结双极晶体管性能发生退化。
Fumihiko Sato等人在他们的题为“A Self-Aligned SiGe BaseBipolar Technology Using Cold Wall UHV/CVD and Its Applicationto Optical Communication IC’s”的文章中介绍了制造具有硅-锗基区的异质结双极晶体管的一种工艺。该文章发表于IEEE Trans.Electron Devices，第42卷，第82-88页(1995)。Sato等人的异质结双极晶体管采用硅-锗基区膜在特殊构成的结构上的选择性生长形成硅-锗基区，这是一种非常复杂的工艺。此外，在形成时，Sato等人的硅-锗基区各侧都被介质层包围，影响了硅-锗基区应变的释放。
授予Taka等人的美国专利5399511提供了制造具有硅-锗基区的异质结双极晶体管的另一种方法。不幸的是，Taka等人的方法具有与Sato等人的方法相同的局限。具体说，在形成时，Taka等人的硅-锗基区各侧也被介质层包围，也影响了硅-锗基区应变的释放。
所以需要一种能够形成异质结双极晶体管的硅-锗基区的方法，能够使基区中锗含量高，并且不产生失配位错。
用于形成异质结双极晶体管的硅-锗基区的常规工艺的缺点表明，需要一种形成异质结双极晶体管的高锗含量硅-锗基区的新方法。为克服形成硅-锗基区的常规方法的缺点，提供一种新方法。本发明的目的在于提供一种形成异质结双极晶体管的硅-锗基区的新方法。
在第一实施例中，形成硅-锗基区的方法包括以下步骤：形成具有被沟槽包围的台面的硅衬底，在衬底上淀积硅-锗层，去掉与所说台面相邻的硅-锗层，从而形成硅-锗基区。在第二实施例中，形成硅-锗基区的方法包括以下步骤：形成具有被沟槽包围的台面的硅衬底，在与所说台面相邻的沟槽中形成介质层，利用选择外延生长，在所说台面上表面上生长硅-锗层，从而形成硅-锗基区。
本发明还包括制造包括硅-锗基区的异质结双极晶体管的方法。第一步，形成具有集电区和被沟槽包围的台面的硅衬底。然后，在台面的上表面上形成硅-锗基区，在硅-锗层上表面上形成氮化硅层。然后与硅-锗基区相邻形成介质层。该介质层形成为填充所说沟槽，并露出硅-锗基区侧壁的一部分。然后，在介质层上形成非本征基区，非本征基区覆盖硅-锗基区侧壁的暴露部分。然后，在非本征基区上形成氮化硅帽盖。然后，去掉氮化硅帽盖和非本征基区的一部分，露出一部分氮化硅层。然后，与非本征基区和氮化硅帽盖相邻，在暴露的氮化硅层的一部分上形成自对准间隔层。然后，去掉氮化硅层的残留暴露部分，露出硅-锗基区上表面的一部分。然后，在硅-锗基区上表面的暴露部分上形成发射区，从而形成异质结双极晶体管。
应理解，上述一般性描述和以下具体描述都是例示性的，并非对本发明的限制。
结合附图阅读了以下具体介绍后，可以最好地理解本发明。需要强调的是，根据常规做法，附图的各结构未按比例。相反，为清楚起见，任意放大或缩小了各结构的尺寸。所说附图包括：
图1是具有集电区和被沟槽包围的台面的硅衬底的示图；
图2是具有形成于衬底上的硅-锗层的图1所示硅衬底的示图；
图3是还具有形成于硅-锗层上的氮化硅层的图2所示结构的示图；
图4是在氮化硅层上与台面上表面相邻形成了抗蚀层后图3所示结构的示图；
图5是去除了氮化硅层和硅-锗层的暴露部分即未被图4所示抗蚀层保护的区域后图4所示结构的示图；
图6是具有形成于所说结构上的介质层的图5所示结构的示图；
图7是局部去掉了介质层以便露出硅-锗侧壁的一部分后图6所示结构的示图；
图8是具有被填充有介质层的沟槽包围的台面和设置于台面上的硅-锗基区的硅衬底；
图9是还具有非本片基区和形成于所说介质层的氮化硅帽盖的图7所示结构的示图，非本征基区覆盖硅-锗基区侧壁的暴露部分，具有暴露氮化硅层的一部分的开口；
图10是在氮化硅层的一部分上与非本征基区和氮化硅帽盖相邻形成自对准间隔层后图9所示结构的示图；
图11是去掉了氮化硅层的暴露部分并在硅-锗基区上表面的暴露部分上形成了发射区后图10所示结构的示图；
图12是形成了绝缘层及延伸穿过绝缘层的集电极、基极和发射极接触后图11所示结构的示图。
下面结合各附图介绍本发明，各附图中相同的数字表示相同的部分。这种图意在例示，而非限制，有助于对本发明方法的解释。
参见图1，本发明方法的开始是形成具有台面12的硅衬底10。台面12具有台面上表面14。硅衬底10还具有包围台面12的沟槽16和集电区18。例如图1所示，本发明的硅衬底10可以利用所属领域普通技术人员公知的技术形成、在优选实施例中，通过对硅衬底10一部分的选择性腐蚀形成沟槽16，同时留下集电区18和台面12，从而形成硅衬底10的台面12、沟槽16和集电区18。
集电区18可以用n型或p型掺杂剂掺杂，以便集电区与硅-锗层(下面介绍的)的掺杂剂具有相反掺杂剂类型。所以，如果硅-锗层用如磷或砷等n型掺杂剂掺杂，那么集电区18用如硼等p型掺杂剂掺杂。相反，如果硅-锗层用p型掺杂剂掺杂，那么集电区用n型掺杂剂掺杂。集电区18较好是利用n型掺杂剂(例如磷或砷)掺杂。集电区18可以利用所属领域普通技术人员公知的技术掺杂。
在本发明方法的下一步，在硅衬底10上形成硅-锗层20。所得结构示于图2。如图2所示，硅-锗层20可以形成为覆盖硅衬底10的台面上表面14、沟槽16和集电区18。硅-锗层20较好是利用化学汽相淀积(CVD)技术或分子束外延技术形成。CVD是一种通过使各组分气相反应在衬底上淀积材料薄膜的方法。CVD工艺可用于制称作外延膜的薄单晶膜。
硅-锗层20较好是用与集电区18的掺杂剂相反类型的n型或p型掺杂剂掺杂。在优选实施例中，集电区18利用n型掺杂剂掺杂，硅-锗层20利用p型掺杂剂掺杂。硅-锗层20可以利用所属领域普通技术人员公知的技术掺杂。
形成了硅-锗层20后，在硅-锗层20上形成氮化硅层30。所得结构示于图3。氮化硅层30可利用例如CVD等所属领域普通技术人员公知的技术形成于硅-锗层20上。
在本发明方法的下一步，在邻近台面12的上表面14的氮化硅层30上，形成抗蚀层32。所得结构示于图4。抗蚀层32可以从通常用作抗蚀层的材料中选择，可以利用所属领域普通技术人员公知的技术形成于氮化硅30上。
形成抗蚀层32后，本发明的方法去除氮化硅层30和硅-锗层20的暴露部分(即未被抗蚀层32覆盖的部分)。通过去掉氮化硅层30和硅-锗层20的暴露部分，与台面12相邻的硅-锗层20部分被去掉，被抗蚀层32覆盖的硅-锗层20部分留下来，从而形成了硅-锗基区22(图5所示)。硅-锗基区22具有侧壁24。
去掉了与台面12相邻的硅-锗层20部分后，去掉抗蚀层32。图5示出了所得结构。可利用所属领域普通技术人员公知的技术如腐蚀去掉氮化硅层30和硅-锗层20的未被抗蚀层32覆盖的部分。
在本发明方法的下一步，形成介质层34，使介质层34填充沟槽16，并覆盖硅-锗基区侧壁24的至少一部分。介质层34可通过在硅衬底10、集电区18、硅-锗基区22和氮化硅层30上淀积全覆盖层形成。所得结构示于图6。然后，去除介质层34，使硅-锗基区22的侧壁24的一部分露出来。介质层34的去除可利用如化学机械抛光(CMP)与腐蚀结合等所属领域普通技术人员公知的技术实现。介质层34可以是通常使用的任何介质，例如氧化硅。
图7示出了本发明硅-锗基区22的一个实施例。如图7所示，硅-锗基区22设于台面12的上表面14上。另外，硅-锗基区22被填充有介质层34的沟槽16包围。
在本发明第二实施例中，硅-锗基区22可利用选择性外延生长技术形成。首先，在图1所示的硅衬底10的沟槽16中形成介质34。然后，利用选择性外延生长技术，从台面12的上表面14开始生长硅-锗基区22。所得结构示于图8。
通过在有限尺寸的台面12上形成硅-锗基区22，可以明显增大硅-锗基区22的临界厚度。这是由于硅-锗层到台面边缘的应变释放的缘故。与硅-锗层中的所有应变不得不留在硅-锗层中的体均匀硅衬底相反，较小尺寸的硅台面可使硅-锗层中产生的位错向台面结构边界迁移，可以形成具有减小的应变和位错密度的硅-锗。预计采用约0.5×2.5微米的台面，可以使约100nm厚的硅-锗基区22的锗含量从约10％到约60％。本发明硅-锗基区22中的锗含量较好是从约15％-约60％。硅-锗基区22中的锗含量更好是从约25％-约60％。硅-锗基区22的优选厚度(图8中箭头所示H)为约20nm-100nm，更好是约40nm-约80nm。
形成了硅-锗基区22后，可以形成异质结晶体管的其它部分，以完成异质结双极晶体管的制造。在一个实施例中，然后在介质层34上形成非本征基区36，使非本征基区36覆盖硅-锗基区22的侧壁24的暴露部分。非本征基区36可由通常用作非本征基区的任何材料构成，如硅或硅-锗。然后用氮化硅帽盖层38覆盖非本征基区36，并形成开口40，暴露氮化硅层30的一部分。所得结构示于图9。氮化硅帽盖38可利用如CVD等常规技术形成。开口40可利用如腐蚀等所属领域普通技术人员公知的技术形成。
在本发明方法的下一步，在位于氮化硅层30的一部分上的开口40中，与非本征基区36和氮化硅帽盖层38相邻，形成自对准间隔42。自对准间隔层42可以是二氧化硅、氮化硅或这些材料的组合，可以利用如各向异性腐蚀后的二氧化硅保形淀积等所属领域普通技术人员公知的方法形成。所得结构示图10。
然后，通过开口去掉氮化硅层30的暴露部分，暴露硅-锗基区22的上表面的一部分48。然后，在硅-锗基区22上表面的暴露部分48上形成发射区44，构成异质结双极晶体管46。发射区44可是通常用作发射区的任何材料，例如多晶硅，可利用常规技术形成。所得结构示于图11。
发射区44可用与掺杂集电区18相同的掺杂剂掺杂。发射区44较好是用n型掺杂剂掺杂。发射区44可利用所属领域普通技术人员公知的技术掺杂。
下一步，在非本征基区36、氮化硅帽盖层38和发射区44的暴露部分上形成绝缘层50。绝缘层50可以是通常用于绝缘的任何介质材料，例如硼磷硅玻璃(BPSG)。形成了绝缘层50后，通过分别形成集电极接触52、硅-锗基极接触54和发射极接触56，形成与集电区18、硅-锗基区22和发射区44的电连接。集电极接触52、硅-锗基极接触54和发射极接触56可利用所属领域普通技术人员公知的技术和通用的材料形成。集电极接触52、硅-锗基极接触54和发射极接触56较好是包括钨。所得结构示于图12。
尽管以上结合特定实施例做了展示和介绍，但本发明并不想限制在所展示的细节上。相反，可以在权利要求书的等效范围内，不背离本发明精神的情况下，在细节上做出各种改进。
Claims (20)
1．一种形成异质结双极晶体管的硅-锗基区的方法，所说方法包括以下步骤：
形成具有被沟槽包围的台面的硅衬底，所说台面具有上表面；
在所说衬底上淀积硅-锗层；及
去掉与所说台面相邻的硅-锗层，从而形成硅-锗基区。
2．根据权利要求1的方法，其中所说硅-锗基区的锗含量为约10％至约60％。
3．根据权利要求1的方法，其中所说硅-锗基区的厚度为约20nm-约100nm。
4．根据权利要求1的方法，其中所说硅-锗基区的锗含量约25％至约60％，厚度为约40nm-约80nm。
5．根据权利要求1的方法，其中形成具有被沟槽包围的台面的硅衬底的步骤包括选择性腐蚀所说硅衬底的一部分，形成由所说沟槽包围的所说台面。
6．根据权利要求1的方法，其中在所说硅衬底上形成硅-锗层的步骤包括采用选自化学汽相淀积和分子束外延的一种技术。
7．根据权利要求1的方法，其中去除与台面相邻的硅-锗层的步骤包括：
在所说硅-锗层上形成氮化硅层；
在与所说台面上表面相邻的所说氮化硅层上形成抗蚀层；及
腐蚀所说氮化硅层和所说硅-锗层的暴露部分，从而去除与所说台面相邻的硅-锗层。
8．一种形成异质结双极晶体管的硅-锗基区的方法，所说方法包括以下步骤：
形成具有被沟槽包围的台面的硅衬底，所说台面具有上表面；
在与所说台面相邻的沟槽中形成介质层；及
利用选择性外延生长，在所说台面上表面上生长硅-锗层，从而形成所说硅-锗基区。
9．根据权利要求8的方法，其中所说硅-锗基区的锗含量为约10％至约60％。
10．根据权利要求8的方法，其中所说硅-锗基区的厚度为约20nm-约100nm。
11．根据权利要求8的方法，其中所说硅-锗基区的锗含量约25％至约60％，厚度为约40nm-约80nm。
12．根据权利要求1的方法，其中形成具有被沟槽包围的台面的硅衬底的步骤包括选择性腐蚀所说硅衬底的一部分，从而形成所说沟槽。
13．一种制造异质结双极晶体管的方法，所说方法包括以下步骤：
形成具有集电区和被沟槽包围的台面的硅衬底，所说台面具有上表面；
在所说台面的上表面上形成硅-锗基区，所说硅-锗基区具有上表面和侧壁；
在所说硅-锗基区上形成氮化硅层；
与所说硅-锗基区相邻形成介质层，所说介质层填充所说沟槽，暴露所说硅-锗基区的所说侧壁的一部分；
在所说介质层上形成非本征基区，从而所说非本征基区覆盖所说硅-锗基区的所说侧壁的暴露部分；
在所说非本征基区上形成氮化硅帽盖；
去掉所说氮化硅帽盖和所说非本征基区的一部分，暴露所说氮化硅层的一部分；
与所说非本征基区和所说氮化硅帽盖相邻，在暴露的氮化硅层的一部分上形成自对准间隔层；
去掉氮化硅层的其余暴露部分，暴露所说硅-锗基区上表面的一部分；及
在所说硅-锗基区的所说上表面的暴露部分上，形成发射区，从而形成异质结双极晶体管。
14．根据权利要求13的方法，其中形成具有集电区和被沟槽包围的台面的硅衬底的步骤包括选择性腐蚀所说硅衬底的一部分，形成所说沟槽。
15．根据权利要求13的方法，其中所说硅-锗基区的锗含量为约10％至约60％。
16．根据权利要求13的方法，其中所说硅-锗基区的厚度为约20nm-约100nm。
17．根据权利要求13的方法，其中在所说台面的所说上表面形成硅-锗基区的所说步骤包括：
在所说衬底上淀积硅-锗层；及
去掉与所说台面相邻的硅-锗层，形成所说硅-锗基区。
18．根据权利要求17的方法，其中在所说衬底上淀积所说硅-锗层的所说步骤包括采用选自化学汽相淀积和分子束外延的一种技术。
19．根据权利要求17的方法，其中去除与所说台面相邻的硅-锗层的所说步骤包括：
在与所说台面上表面相邻的所说氮化硅上形成抗蚀层；及
腐蚀所说氮化硅和所说硅-锗层的暴露部分，从而去除与所说台面相邻的硅-锗层。
20．根据权利要求13的方法，其中在所说台面的所说上表面上形成硅-锗基区的所说步骤包括利用选择性外延生长，在所说台面的所说上表面上生长硅-锗层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/480,033 US6251738B1 (en) | 2000-01-10 | 2000-01-10 | Process for forming a silicon-germanium base of heterojunction bipolar transistor |
| US09/480033 | 2000-01-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1304169A true CN1304169A (zh) | 2001-07-18 |
| CN1156899C CN1156899C (zh) | 2004-07-07 |
Family
ID=23906406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001294938A Expired - Lifetime CN1156899C (zh) | 2000-01-10 | 2000-12-29 | 形成异质结双极晶体管的硅-锗基区的方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US6251738B1 (zh) |
| EP (1) | EP1132954B1 (zh) |
| JP (1) | JP3701873B2 (zh) |
| KR (1) | KR100354118B1 (zh) |
| CN (1) | CN1156899C (zh) |
| AT (1) | ATE399367T1 (zh) |
| DE (1) | DE60134511D1 (zh) |
| SG (1) | SG89368A1 (zh) |
| TW (1) | TW475225B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101834135A (zh) * | 2010-04-22 | 2010-09-15 | 上海宏力半导体制造有限公司 | 一种双极型晶体管及其制作方法 |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251738B1 (en) * | 2000-01-10 | 2001-06-26 | International Business Machines Corporation | Process for forming a silicon-germanium base of heterojunction bipolar transistor |
| US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
| US6506657B1 (en) * | 2000-04-19 | 2003-01-14 | National Semiconductor Corporation | Process for forming damascene-type isolation structure for BJT device formed in trench |
| US6514886B1 (en) * | 2000-09-22 | 2003-02-04 | Newport Fab, Llc | Method for elimination of contaminants prior to epitaxy |
| US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
| US6620732B1 (en) * | 2000-11-17 | 2003-09-16 | Newport Fab, Llc | Method for controlling critical dimension in a polycrystalline silicon emitter and related structure |
| US20020096683A1 (en) * | 2001-01-19 | 2002-07-25 | Motorola, Inc. | Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate |
| US6762480B2 (en) * | 2001-02-27 | 2004-07-13 | Agilent Technologies, Inc. | Thin gallium-arsenide-antimonide base heterojunction bipolar transistor (HBT) having improved gain |
| US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
| FR2822292B1 (fr) * | 2001-03-14 | 2003-07-18 | St Microelectronics Sa | Procede de fabrication d'un transistor bipolaire de type double polysilicium a base a heterojonction et transistor correspondant |
| US6603156B2 (en) * | 2001-03-31 | 2003-08-05 | International Business Machines Corporation | Strained silicon on insulator structures |
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
| US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
| US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
| US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
| SE522891C2 (sv) * | 2001-11-09 | 2004-03-16 | Ericsson Telefon Ab L M | En kisel-germanium mesa transistor, en metod för dess framställning och en integrerad krets innefattande en sådan transistor |
| KR100455829B1 (ko) * | 2001-12-10 | 2004-11-06 | 주식회사 타키오닉스 | 초자기정렬 이종접합 바이폴라 소자 및 그 제조방법 |
| US6617619B1 (en) * | 2002-02-04 | 2003-09-09 | Newport Fab, Llc | Structure for a selective epitaxial HBT emitter |
| US6597022B1 (en) * | 2002-02-04 | 2003-07-22 | Newport Fab, Llc | Method for controlling critical dimension in an HBT emitter and related structure |
| US6878976B2 (en) | 2002-03-13 | 2005-04-12 | International Business Machines Corporation | Carbon-modulated breakdown voltage SiGe transistor for low voltage trigger ESD applications |
| US6699765B1 (en) | 2002-08-29 | 2004-03-02 | Micrel, Inc. | Method of fabricating a bipolar transistor using selective epitaxially grown SiGe base layer |
| EP1418615A1 (en) * | 2002-11-05 | 2004-05-12 | United Microelectronics Corporation | Fabrication of self-aligned bipolar transistor |
| US20040115878A1 (en) * | 2002-12-13 | 2004-06-17 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for manufacturing a silicon germanium based device with crystal defect prevention |
| US7589380B2 (en) | 2002-12-18 | 2009-09-15 | Noble Peak Vision Corp. | Method for forming integrated circuit utilizing dual semiconductors |
| US7453129B2 (en) | 2002-12-18 | 2008-11-18 | Noble Peak Vision Corp. | Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry |
| US6777302B1 (en) | 2003-06-04 | 2004-08-17 | International Business Machines Corporation | Nitride pedestal for raised extrinsic base HBT process |
| US7012009B2 (en) * | 2004-02-24 | 2006-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process |
| US7002190B1 (en) * | 2004-09-21 | 2006-02-21 | International Business Machines Corporation | Method of collector formation in BiCMOS technology |
| KR101118649B1 (ko) * | 2005-01-24 | 2012-03-06 | 삼성전자주식회사 | 바이폴라 트랜지스터 및 그 형성 방법 |
| US7544577B2 (en) * | 2005-08-26 | 2009-06-09 | International Business Machines Corporation | Mobility enhancement in SiGe heterojunction bipolar transistors |
| US7651919B2 (en) * | 2005-11-04 | 2010-01-26 | Atmel Corporation | Bandgap and recombination engineered emitter layers for SiGe HBT performance optimization |
| US20070102729A1 (en) * | 2005-11-04 | 2007-05-10 | Enicks Darwin G | Method and system for providing a heterojunction bipolar transistor having SiGe extensions |
| US7439558B2 (en) * | 2005-11-04 | 2008-10-21 | Atmel Corporation | Method and system for controlled oxygen incorporation in compound semiconductor films for device performance enhancement |
| TW200849556A (en) * | 2006-06-14 | 2008-12-16 | Nxp Bv | Semiconductor device and method of manufacturing such a device |
| KR100817403B1 (ko) | 2006-11-20 | 2008-03-27 | 전북대학교산학협력단 | 반도체 소자 구조 및 그 제조 방법 |
| US20080142836A1 (en) * | 2006-12-15 | 2008-06-19 | Darwin Gene Enicks | Method for growth of alloy layers with compositional curvature in a semiconductor device |
| US7453107B1 (en) * | 2007-05-04 | 2008-11-18 | Dsm Solutions, Inc. | Method for applying a stress layer to a semiconductor device and device formed therefrom |
| US7531854B2 (en) * | 2007-05-04 | 2009-05-12 | Dsm Solutions, Inc. | Semiconductor device having strain-inducing substrate and fabrication methods thereof |
| CN101896999B (zh) * | 2007-12-28 | 2012-08-08 | 住友化学株式会社 | 半导体基板、半导体基板的制造方法及电子器件 |
| US10529836B1 (en) * | 2017-06-19 | 2020-01-07 | Newport Fab, Llc | SiGe heterojunction bipolar transistor with crystalline raised base on germanium etch stop layer |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5064772A (en) | 1988-08-31 | 1991-11-12 | International Business Machines Corporation | Bipolar transistor integrated circuit technology |
| US5256550A (en) | 1988-11-29 | 1993-10-26 | Hewlett-Packard Company | Fabricating a semiconductor device with strained Si1-x Gex layer |
| US5250448A (en) * | 1990-01-31 | 1993-10-05 | Kabushiki Kaisha Toshiba | Method of fabricating a miniaturized heterojunction bipolar transistor |
| US5363793A (en) * | 1990-04-06 | 1994-11-15 | Canon Kabushiki Kaisha | Method for forming crystals |
| JP3130545B2 (ja) * | 1991-03-06 | 2001-01-31 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| US5352912A (en) * | 1991-11-13 | 1994-10-04 | International Business Machines Corporation | Graded bandgap single-crystal emitter heterojunction bipolar transistor |
| US5338942A (en) * | 1992-01-16 | 1994-08-16 | Hitachi, Ltd. | Semiconductor projections having layers with different lattice constants |
| JP2971246B2 (ja) * | 1992-04-15 | 1999-11-02 | 株式会社東芝 | ヘテロバイポーラトランジスタの製造方法 |
| US5523243A (en) | 1992-12-21 | 1996-06-04 | International Business Machines Corporation | Method of fabricating a triple heterojunction bipolar transistor |
| JP3156436B2 (ja) | 1993-04-05 | 2001-04-16 | 日本電気株式会社 | ヘテロ接合バイポーラトランジスタ |
| JP2970425B2 (ja) | 1994-09-26 | 1999-11-02 | 日本電気株式会社 | バイポーラトランジスタの製造方法 |
| KR970054343A (ko) * | 1995-12-20 | 1997-07-31 | 이준 | 규소/규소게르마늄 쌍극자 트랜지스터 제조방법 |
| US5672522A (en) | 1996-03-05 | 1997-09-30 | Trw Inc. | Method for making selective subcollector heterojunction bipolar transistors |
| US5773350A (en) * | 1997-01-28 | 1998-06-30 | National Semiconductor Corporation | Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base |
| US6040225A (en) * | 1997-08-29 | 2000-03-21 | The Whitaker Corporation | Method of fabricating polysilicon based resistors in Si-Ge heterojunction devices |
| US6251738B1 (en) * | 2000-01-10 | 2001-06-26 | International Business Machines Corporation | Process for forming a silicon-germanium base of heterojunction bipolar transistor |
-
2000
- 2000-01-10 US US09/480,033 patent/US6251738B1/en not_active Expired - Lifetime
- 2000-11-10 TW TW089123908A patent/TW475225B/zh not_active IP Right Cessation
- 2000-12-22 KR KR1020000080061A patent/KR100354118B1/ko not_active IP Right Cessation
- 2000-12-29 CN CNB001294938A patent/CN1156899C/zh not_active Expired - Lifetime
-
2001
- 2001-01-02 SG SG200100017A patent/SG89368A1/en unknown
- 2001-01-04 JP JP2001000070A patent/JP3701873B2/ja not_active Expired - Fee Related
- 2001-01-10 DE DE60134511T patent/DE60134511D1/de not_active Expired - Lifetime
- 2001-01-10 AT AT01300208T patent/ATE399367T1/de not_active IP Right Cessation
- 2001-01-10 EP EP01300208A patent/EP1132954B1/en not_active Expired - Lifetime
- 2001-05-29 US US09/867,373 patent/US6417059B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101834135A (zh) * | 2010-04-22 | 2010-09-15 | 上海宏力半导体制造有限公司 | 一种双极型晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010026986A1 (en) | 2001-10-04 |
| US6251738B1 (en) | 2001-06-26 |
| SG89368A1 (en) | 2002-06-18 |
| EP1132954B1 (en) | 2008-06-25 |
| US6417059B2 (en) | 2002-07-09 |
| EP1132954A2 (en) | 2001-09-12 |
| JP2001223224A (ja) | 2001-08-17 |
| ATE399367T1 (de) | 2008-07-15 |
| DE60134511D1 (de) | 2008-08-07 |
| KR20010070331A (ko) | 2001-07-25 |
| JP3701873B2 (ja) | 2005-10-05 |
| EP1132954A3 (en) | 2004-02-18 |
| CN1156899C (zh) | 2004-07-07 |
| TW475225B (en) | 2002-02-01 |
| KR100354118B1 (ko) | 2002-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1156899C (zh) | 形成异质结双极晶体管的硅-锗基区的方法 | |
| US5250448A (en) | Method of fabricating a miniaturized heterojunction bipolar transistor | |
| CN1172377C (zh) | 具有分级基区的横向晶体管,半导体集成电路及制造方法 | |
| US9553177B2 (en) | Vertically base-connected bipolar transistor | |
| EP0110211A2 (en) | Bipolar transistor integrated circuit and method for manufacturing | |
| EP0137905B1 (en) | Method for making lateral bipolar transistors | |
| KR100644497B1 (ko) | 횡형 헤테로 바이폴라 트랜지스터 및 그 제조방법 | |
| US6794237B2 (en) | Lateral heterojunction bipolar transistor | |
| CA1238117A (en) | Stud-defined integrated circuit structure and fabrication | |
| US7091099B2 (en) | Bipolar transistor and method for fabricating the same | |
| US12087764B2 (en) | Device integration schemes leveraging a bulk semiconductor substrate having a <111> crystal orientation | |
| GB2296129A (en) | Bipolar transistor fabrication | |
| US6764918B2 (en) | Structure and method of making a high performance semiconductor device having a narrow doping profile | |
| KR100455829B1 (ko) | 초자기정렬 이종접합 바이폴라 소자 및 그 제조방법 | |
| CN101467237B (zh) | 制造双极型晶体管的方法 | |
| CN111883580B (zh) | 一种浅沟槽场板SiGe HBT及其制作方法 | |
| US6573539B2 (en) | Heterojunction bipolar transistor with silicon-germanium base | |
| CN1625809A (zh) | 半导体器件及其制造方法 | |
| US7091578B2 (en) | Bipolar junction transistors and methods of manufacturing the same | |
| US6653714B2 (en) | Lateral bipolar transistor | |
| US7368361B2 (en) | Bipolar junction transistors and method of manufacturing the same | |
| US7012009B2 (en) | Method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process | |
| JP2001196382A (ja) | 半導体装置及びその製造方法 | |
| WO1987006061A1 (en) | A process for the manufacture of iii-v semiconductor devices | |
| JPS62133758A (ja) | トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171109 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171109 Address after: American New York Patentee after: Core USA second LLC Address before: American New York Patentee before: International Business Machines Corp. |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20040707 |