JPH1092837A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH1092837A JPH1092837A JP24518096A JP24518096A JPH1092837A JP H1092837 A JPH1092837 A JP H1092837A JP 24518096 A JP24518096 A JP 24518096A JP 24518096 A JP24518096 A JP 24518096A JP H1092837 A JPH1092837 A JP H1092837A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon layer
- insulating film
- silicon
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 ベース電流の低減と高い遮断周波数とを両立
させることができるバイポーラトランジスタの製造方法
を提供する。 【解決手段】 コレクタ層となる第１のＮ型シリコン層
１上の第１のシリコン酸化膜２の厚みと、第２のＮ型シ
リコン層８の厚みと、シリコンゲルマニウムベース層１
０の厚みとを適切に設定することにより、シリコンゲル
マニウムベース層１０の成長時にシリコンゲルマニウム
ベース層１０の表面が窒化シリコンからなるサイドウォ
ール７の下端に達するようにした。
させることができるバイポーラトランジスタの製造方法
を提供する。 【解決手段】 コレクタ層となる第１のＮ型シリコン層
１上の第１のシリコン酸化膜２の厚みと、第２のＮ型シ
リコン層８の厚みと、シリコンゲルマニウムベース層１
０の厚みとを適切に設定することにより、シリコンゲル
マニウムベース層１０の成長時にシリコンゲルマニウム
ベース層１０の表面が窒化シリコンからなるサイドウォ
ール７の下端に達するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、バイポーラトラン
ジスタの製造方法に係り、特にベース層の形成にエピタ
キシャル成長技術を用いる、自己整合型ヘテロバイポー
ラトランジスタの製造方法に関するものである。
ジスタの製造方法に係り、特にベース層の形成にエピタ
キシャル成長技術を用いる、自己整合型ヘテロバイポー
ラトランジスタの製造方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、以下に示すようなものがあった。ベースをエミ
ッタよりバンドギャップの狭い材料で構成した、いわゆ
るヘテロ接合バイポーラトランジスタが知られている。
このようなバイポーラトランジスタではバンドギャップ
の違いにより、エミッタベース接合の注入効率を大幅に
改善することができる。したがって、ベースを高濃度に
してベース抵抗の低減ができると共に、エミッタを低濃
度にしてエミッタベース間の接合容量を下げることがで
きるので、ホモ型のバイポーラトランジスタよりも高速
動作が可能になる。
例えば、以下に示すようなものがあった。ベースをエミ
ッタよりバンドギャップの狭い材料で構成した、いわゆ
るヘテロ接合バイポーラトランジスタが知られている。
このようなバイポーラトランジスタではバンドギャップ
の違いにより、エミッタベース接合の注入効率を大幅に
改善することができる。したがって、ベースを高濃度に
してベース抵抗の低減ができると共に、エミッタを低濃
度にしてエミッタベース間の接合容量を下げることがで
きるので、ホモ型のバイポーラトランジスタよりも高速
動作が可能になる。
【０００３】このようなバイポーラトランジスタであっ
て、エミッタをシリコン、ベースをシリコンゲルマニウ
ムで構成したものが、例えば、本願の発明者等によっ
て、既に特願平７−１４２１５３号として開示されてい
る。以下、従来のバイポーラトランジスタの製造方法に
ついて説明する。図４はかかる従来のバイポーラトラン
ジスタの製造工程断面図（その１）、図５はそのバイポ
ーラトランジスタの製造工程断面図（その２）である。
て、エミッタをシリコン、ベースをシリコンゲルマニウ
ムで構成したものが、例えば、本願の発明者等によっ
て、既に特願平７−１４２１５３号として開示されてい
る。以下、従来のバイポーラトランジスタの製造方法に
ついて説明する。図４はかかる従来のバイポーラトラン
ジスタの製造工程断面図（その１）、図５はそのバイポ
ーラトランジスタの製造工程断面図（その２）である。
【０００４】（１）まず、Ｐ型のシリコン基板に、Ｎ+
型埋め込み拡散層を形成後（図示なし）、図４（ａ）に
示すように、その上にコレクタ層となる第１のＮ型シリ
コン層３１を形成する。次に、その第１のＮ型シリコン
層３１上に第１のシリコン酸化膜３２、多結晶シリコン
層３３、第２のシリコン酸化膜３４を順次形成する。次
に、多結晶シリコン層３３内にボロンを注入しアニール
を行った後、シリコン窒化膜３５を形成する。
型埋め込み拡散層を形成後（図示なし）、図４（ａ）に
示すように、その上にコレクタ層となる第１のＮ型シリ
コン層３１を形成する。次に、その第１のＮ型シリコン
層３１上に第１のシリコン酸化膜３２、多結晶シリコン
層３３、第２のシリコン酸化膜３４を順次形成する。次
に、多結晶シリコン層３３内にボロンを注入しアニール
を行った後、シリコン窒化膜３５を形成する。
【０００５】（２）次に、図４（ｂ）に示すように、シ
リコン窒化膜３５、第２のシリコン酸化膜３４、多結晶
シリコン層３３を公知のリソグラフィ技術および異方性
ドライエッチング技術によりパターニングして、エミッ
タ開口部３６を形成する。 （３）次に、図４（ｃ）に示すように、エミッタ開口部
３６側壁に窒化シリコンからなるサイドウォール３７を
形成後、等方性のウェットエッチングにより、開口内部
の第１のシリコン酸化膜３２を除去するとともに、開口
端から後退させる。
リコン窒化膜３５、第２のシリコン酸化膜３４、多結晶
シリコン層３３を公知のリソグラフィ技術および異方性
ドライエッチング技術によりパターニングして、エミッ
タ開口部３６を形成する。 （３）次に、図４（ｃ）に示すように、エミッタ開口部
３６側壁に窒化シリコンからなるサイドウォール３７を
形成後、等方性のウェットエッチングにより、開口内部
の第１のシリコン酸化膜３２を除去するとともに、開口
端から後退させる。
【０００６】（４）次に、図５（ａ）に示すように、選
択ＣＶＤ成長技術を用いて、第１のＮ型シリコン層３１
上に、第２のＮ型シリコン層３８、その一部に高濃度の
ボロンをドープしたシリコンゲルマニウムベース層３
９、低濃度エミッタ層となる第３のＮ型シリコン層４０
をエピタキシャル成長させる。この時、多結晶シリコン
層３３のひさしから、エピタキシャル層と同様の厚みの
Ｎ型多結晶シリコン層４１、多結晶シリコンゲルマニウ
ム層４２が成長し、エピタキシャル層とこれら多結晶層
とが接続される。
択ＣＶＤ成長技術を用いて、第１のＮ型シリコン層３１
上に、第２のＮ型シリコン層３８、その一部に高濃度の
ボロンをドープしたシリコンゲルマニウムベース層３
９、低濃度エミッタ層となる第３のＮ型シリコン層４０
をエピタキシャル成長させる。この時、多結晶シリコン
層３３のひさしから、エピタキシャル層と同様の厚みの
Ｎ型多結晶シリコン層４１、多結晶シリコンゲルマニウ
ム層４２が成長し、エピタキシャル層とこれら多結晶層
とが接続される。
【０００７】（５）次に、図５（ｂ）に示すように、窒
化シリコンからなるサイドウォール３７の側壁に、酸化
シリコンからなるサイドウォール４３を形成した後、Ｎ
+ 多結晶シリコン層４４を形成し、パターニングを行
う。次に、第３のシリコン酸化膜４５を形成後、熱処理
を行う。この際、高濃度にドープされた多結晶シリコン
層３３からのボロンの拡散により、Ｎ型多結晶シリコン
層４１はＰ型化され、シリコンゲルマニウムベース層３
９と多結晶シリコン層３３との電気的な導通がとられ
る。
化シリコンからなるサイドウォール３７の側壁に、酸化
シリコンからなるサイドウォール４３を形成した後、Ｎ
+ 多結晶シリコン層４４を形成し、パターニングを行
う。次に、第３のシリコン酸化膜４５を形成後、熱処理
を行う。この際、高濃度にドープされた多結晶シリコン
層３３からのボロンの拡散により、Ｎ型多結晶シリコン
層４１はＰ型化され、シリコンゲルマニウムベース層３
９と多結晶シリコン層３３との電気的な導通がとられ
る。
【０００８】その後、ベース、エミッタ、コレクタとの
コンタクトをとるための開口および、メタライゼーショ
ン等を行うことにより、バイポーラトランジスタが得ら
れる（図示せず）。
コンタクトをとるための開口および、メタライゼーショ
ン等を行うことにより、バイポーラトランジスタが得ら
れる（図示せず）。
【０００９】
【発明が解決しようとする課題】しかしながら、上記し
た従来の方法で製造したバイポーラトランジスタでは、
図６に示すように、低バイアスでのベース電流が大き
く、電流増幅率のコレクタ電流依存性が大きくなるとい
う問題があった。大きなベース電流の原因は、熱処理に
よる高濃度にドープされた多結晶シリコン層からのボロ
ンの拡散により、Ｎ型多結晶シリコン層はＰ型化される
ものの、単結晶シリコン内でのボロンの拡散は遅いため
に、第３のＮ型シリコン層内へは、ボロンはほとんど拡
散して行かないために、エミッタベース接合の周辺部分
が、第３のＮ型シリコン層とＰ型化されたＮ型多結晶シ
リコン層とが接している付近に形成され、エミッタベー
ス接合の空乏内に多結晶シリコン層が入り、発生電流が
大きくなるためである。
た従来の方法で製造したバイポーラトランジスタでは、
図６に示すように、低バイアスでのベース電流が大き
く、電流増幅率のコレクタ電流依存性が大きくなるとい
う問題があった。大きなベース電流の原因は、熱処理に
よる高濃度にドープされた多結晶シリコン層からのボロ
ンの拡散により、Ｎ型多結晶シリコン層はＰ型化される
ものの、単結晶シリコン内でのボロンの拡散は遅いため
に、第３のＮ型シリコン層内へは、ボロンはほとんど拡
散して行かないために、エミッタベース接合の周辺部分
が、第３のＮ型シリコン層とＰ型化されたＮ型多結晶シ
リコン層とが接している付近に形成され、エミッタベー
ス接合の空乏内に多結晶シリコン層が入り、発生電流が
大きくなるためである。
【００１０】熱処理の温度を高くする、処理時間を長く
する等により、第３のＮ型シリコン層内へボロンを拡散
させれば、ベース電流は低減するものの、シリコンゲル
マニウムベース内のボロンの拡散も同時に起こり、トラ
ンジスタの遮断周波数を低下させるという問題があり、
従来技術では、ベース電流の低減と高い遮断周波数とは
両立できなかった。
する等により、第３のＮ型シリコン層内へボロンを拡散
させれば、ベース電流は低減するものの、シリコンゲル
マニウムベース内のボロンの拡散も同時に起こり、トラ
ンジスタの遮断周波数を低下させるという問題があり、
従来技術では、ベース電流の低減と高い遮断周波数とは
両立できなかった。
【００１１】本発明は、上記問題点を除去し、ベース電
流の低減と高い遮断周波数とを両立させ得るバイポーラ
トランジスタの製造方法を提供することを目的とする。
流の低減と高い遮断周波数とを両立させ得るバイポーラ
トランジスタの製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明によれば、上記目
的を達成するために、 （１）バイポーラトランジスタの製造方法において、第
１導電型のシリコン層上に第１の絶縁膜を形成する工程
と、前記第１の絶縁膜上に多結晶シリコン層を形成する
工程と、前記多結晶シリコン層に第２導電型の不純物を
ドープしアニールする工程と、前記多結晶シリコン層上
に第２の絶縁膜を形成する工程と、前記第２の絶縁膜と
多結晶シリコン層の所定の一部を除去し開口部を形成す
る工程と、前記開口部の側壁に第３の絶縁膜からなるサ
イドウォールを形成する工程と、前記開口部及び開口外
周部の前記第１の絶縁膜を除去し多結晶シリコン層から
なるひさし部分を形成する工程と、前記開口部に露出し
た第１導電型のシリコン層上に、第２導電型の不純物を
少なくともその一部に含むシリコンゲルマニウム層、第
１導電型のシリコン層を順次成長させ、前記シリコンゲ
ルマニウム層の成長中に、シリコンゲルマニウム層の表
面が前記第３の絶縁膜からなるサイドウォールの下端に
達する工程とを施すようにしたものである。
的を達成するために、 （１）バイポーラトランジスタの製造方法において、第
１導電型のシリコン層上に第１の絶縁膜を形成する工程
と、前記第１の絶縁膜上に多結晶シリコン層を形成する
工程と、前記多結晶シリコン層に第２導電型の不純物を
ドープしアニールする工程と、前記多結晶シリコン層上
に第２の絶縁膜を形成する工程と、前記第２の絶縁膜と
多結晶シリコン層の所定の一部を除去し開口部を形成す
る工程と、前記開口部の側壁に第３の絶縁膜からなるサ
イドウォールを形成する工程と、前記開口部及び開口外
周部の前記第１の絶縁膜を除去し多結晶シリコン層から
なるひさし部分を形成する工程と、前記開口部に露出し
た第１導電型のシリコン層上に、第２導電型の不純物を
少なくともその一部に含むシリコンゲルマニウム層、第
１導電型のシリコン層を順次成長させ、前記シリコンゲ
ルマニウム層の成長中に、シリコンゲルマニウム層の表
面が前記第３の絶縁膜からなるサイドウォールの下端に
達する工程とを施すようにしたものである。
【００１３】このように、第１のシリコン酸化膜の厚み
と、第２のＮ型シリコン層の厚みと、シリコンゲルマニ
ウムベース層の厚みとを適切に設定することにより、シ
リコンゲルマニウムベース層の成長時に、シリコンゲル
マニウムベース層の表面が窒化シリコンからなるサイド
ウォールの下端に達するようにしたので、多結晶シリコ
ン層のひさしから成長するＮ型多結晶シリコン層と低濃
度エミッタ層となる第３のＮ型シリコン層とは、このサ
イドウォールにより隔てられる。したがって、エミッタ
ベース接合は、熱処理の温度を高くしたり、処理時間を
長くとる必要がなく、多結晶層から離れた位置に形成さ
れ、発生電流による低バイアスでのベース電流の低減と
高い遮断周波数とが両立できる。
と、第２のＮ型シリコン層の厚みと、シリコンゲルマニ
ウムベース層の厚みとを適切に設定することにより、シ
リコンゲルマニウムベース層の成長時に、シリコンゲル
マニウムベース層の表面が窒化シリコンからなるサイド
ウォールの下端に達するようにしたので、多結晶シリコ
ン層のひさしから成長するＮ型多結晶シリコン層と低濃
度エミッタ層となる第３のＮ型シリコン層とは、このサ
イドウォールにより隔てられる。したがって、エミッタ
ベース接合は、熱処理の温度を高くしたり、処理時間を
長くとる必要がなく、多結晶層から離れた位置に形成さ
れ、発生電流による低バイアスでのベース電流の低減と
高い遮断周波数とが両立できる。
【００１４】（２）バイポーラトランジスタの製造方法
において、第１の第１導電型のシリコン層上に第１の絶
縁膜を形成する工程と、前記第１の絶縁膜上に第１の多
結晶シリコン層を形成する工程と、前記第１の多結晶シ
リコン層に第２導電型の不純物をドープする工程と、前
記第１の多結晶シリコン層上に第２の絶縁膜を形成する
工程と、前記第２の絶縁膜と前記第１の多結晶シリコン
層の所定の一部を除去し開口部を形成する工程と、前記
開口部の側壁に第３の絶縁膜からなるサイドウォールを
形成する工程と、前記開口部及び開口外周部の前記第１
の絶縁膜を除去し、前記第１の多結晶シリコン層からな
るひさし部分を形成する工程と、前記開口部に露出した
第１の第１導電型のシリコン層上に、第２の第１導電型
のシリコン層を成長させるとともに、前記第１の多結晶
シリコン層のひさし部分から第２の多結晶シリコン層を
成長させ、第２の第１導電型のシリコン層と第２の多結
晶シリコン層を接続する工程と、熱処理により、前記第
１の多結晶シリコン層から第２の多結晶シリコン層及び
第２の第１導電型のシリコン層へ第２導電型の不純物を
拡散させる工程と、第２導電型の不純物を少なくともそ
の一部に含むシリコンゲルマニウム層、第１導電型のシ
リコン層を順次成長させ、前記シリコンゲルマニウム層
の表面が前記第３の絶縁膜からなるサイドウォールの下
端よりも上に位置する工程とを施すようにしたものであ
る。
において、第１の第１導電型のシリコン層上に第１の絶
縁膜を形成する工程と、前記第１の絶縁膜上に第１の多
結晶シリコン層を形成する工程と、前記第１の多結晶シ
リコン層に第２導電型の不純物をドープする工程と、前
記第１の多結晶シリコン層上に第２の絶縁膜を形成する
工程と、前記第２の絶縁膜と前記第１の多結晶シリコン
層の所定の一部を除去し開口部を形成する工程と、前記
開口部の側壁に第３の絶縁膜からなるサイドウォールを
形成する工程と、前記開口部及び開口外周部の前記第１
の絶縁膜を除去し、前記第１の多結晶シリコン層からな
るひさし部分を形成する工程と、前記開口部に露出した
第１の第１導電型のシリコン層上に、第２の第１導電型
のシリコン層を成長させるとともに、前記第１の多結晶
シリコン層のひさし部分から第２の多結晶シリコン層を
成長させ、第２の第１導電型のシリコン層と第２の多結
晶シリコン層を接続する工程と、熱処理により、前記第
１の多結晶シリコン層から第２の多結晶シリコン層及び
第２の第１導電型のシリコン層へ第２導電型の不純物を
拡散させる工程と、第２導電型の不純物を少なくともそ
の一部に含むシリコンゲルマニウム層、第１導電型のシ
リコン層を順次成長させ、前記シリコンゲルマニウム層
の表面が前記第３の絶縁膜からなるサイドウォールの下
端よりも上に位置する工程とを施すようにしたものであ
る。
【００１５】したがって、第２のＮ型シリコン層成長中
に第２のＮ型シリコン層の表面が、窒化シリコンからな
るサイドウォールの下端に達しても、シリコンゲルマニ
ウムベース層と多結晶シリコン層との電気的な導通を図
ることができる。よって、トランジスタの遮断周波数を
更に上げる目的で、シリコンゲルマニウムベース層内の
高濃度のボロンをドープした領域の厚みを薄くしても、
再現良くベース電流の低減と高い遮断周波数とを両立さ
せることができる。
に第２のＮ型シリコン層の表面が、窒化シリコンからな
るサイドウォールの下端に達しても、シリコンゲルマニ
ウムベース層と多結晶シリコン層との電気的な導通を図
ることができる。よって、トランジスタの遮断周波数を
更に上げる目的で、シリコンゲルマニウムベース層内の
高濃度のボロンをドープした領域の厚みを薄くしても、
再現良くベース電流の低減と高い遮断周波数とを両立さ
せることができる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図１は本発明の
第１実施例を示すバイポーラトランジスタの製造工程断
面図（その１）、図２はそのバイポーラトランジスタの
製造工程断面図（その２）である。ここでは、主要部分
のみを示した工程断面図に従い、本発明の第１実施例の
バイポーラトランジスタの製造方法について説明する。
て図面を参照しながら詳細に説明する。図１は本発明の
第１実施例を示すバイポーラトランジスタの製造工程断
面図（その１）、図２はそのバイポーラトランジスタの
製造工程断面図（その２）である。ここでは、主要部分
のみを示した工程断面図に従い、本発明の第１実施例の
バイポーラトランジスタの製造方法について説明する。
【００１７】（１）まず、Ｐ型のシリコン基板に、Ｎ+
型埋め込み拡散層を形成後（図示なし）、その上に、図
１（ａ）に示すように、コレクタ層となる第１のＮ型シ
リコン層１を形成する。次に、その第１のＮ型シリコン
層１上に１５０ｎｍの厚みの第１のシリコン酸化膜２、
多結晶シリコン層３、第２のシリコン酸化膜４を順次形
成する。次に、多結晶シリコン層３内にボロンをイオン
注入しアニールを行い、５×１０20ｃｍ-3程度のボロン
をドープした後、１００ｎｍの厚みのシリコン窒化膜５
を形成する。
型埋め込み拡散層を形成後（図示なし）、その上に、図
１（ａ）に示すように、コレクタ層となる第１のＮ型シ
リコン層１を形成する。次に、その第１のＮ型シリコン
層１上に１５０ｎｍの厚みの第１のシリコン酸化膜２、
多結晶シリコン層３、第２のシリコン酸化膜４を順次形
成する。次に、多結晶シリコン層３内にボロンをイオン
注入しアニールを行い、５×１０20ｃｍ-3程度のボロン
をドープした後、１００ｎｍの厚みのシリコン窒化膜５
を形成する。
【００１８】（２）次に、図１（ｂ）に示すように、シ
リコン窒化膜５、第２のシリコン酸化膜４、多結晶シリ
コン層３を公知のリソグラフィ技術および異方性ドライ
エッチング技術によりパターニングして、エミッタ開口
部６を形成する。 （３）次に、図１（ｃ）に示すように、エミッタ開口部
６側壁に窒化シリコンからなるサイドウォール７を形成
後、弗酸溶液を用いた等方性のウェットエッチングによ
り、開口内部の第１のシリコン酸化膜２を除去するとと
もに、開口端から２００ｎｍ程度後退させる。
リコン窒化膜５、第２のシリコン酸化膜４、多結晶シリ
コン層３を公知のリソグラフィ技術および異方性ドライ
エッチング技術によりパターニングして、エミッタ開口
部６を形成する。 （３）次に、図１（ｃ）に示すように、エミッタ開口部
６側壁に窒化シリコンからなるサイドウォール７を形成
後、弗酸溶液を用いた等方性のウェットエッチングによ
り、開口内部の第１のシリコン酸化膜２を除去するとと
もに、開口端から２００ｎｍ程度後退させる。
【００１９】（４）次に、図２（ａ）に示すように、選
択ＣＶＤ成長技術を用いて第１のＮ型シリコン層１上
に、厚み１２０ｎｍの第２のＮ型シリコン層８をエピタ
キシャル成長させる。この成長中に、多結晶シリコン層
３のひさしから、エピタキシャル層と同様の厚みのＮ型
多結晶シリコン層９が成長し、第２のＮ型シリコン層８
とＮ型多結晶シリコン層９とが接続される。
択ＣＶＤ成長技術を用いて第１のＮ型シリコン層１上
に、厚み１２０ｎｍの第２のＮ型シリコン層８をエピタ
キシャル成長させる。この成長中に、多結晶シリコン層
３のひさしから、エピタキシャル層と同様の厚みのＮ型
多結晶シリコン層９が成長し、第２のＮ型シリコン層８
とＮ型多結晶シリコン層９とが接続される。
【００２０】続いて、第２のＮ型シリコン層８上に、そ
の一部に高濃度のボロンをドープした厚み５０ｎｍのシ
リコンゲルマニウムベース層１０をエピタキシャル成長
させる。この成長中に、シリコンゲルマニウムベース層
１０の表面は、窒化シリコンからなるサイドウォール７
の下端に達する。続いて、ゲルマニウムベース層１０上
に、厚み５０ｎｍの低濃度エミッタ層となる第３のＮ型
シリコン層１１をエピタキシャル成長させる。
の一部に高濃度のボロンをドープした厚み５０ｎｍのシ
リコンゲルマニウムベース層１０をエピタキシャル成長
させる。この成長中に、シリコンゲルマニウムベース層
１０の表面は、窒化シリコンからなるサイドウォール７
の下端に達する。続いて、ゲルマニウムベース層１０上
に、厚み５０ｎｍの低濃度エミッタ層となる第３のＮ型
シリコン層１１をエピタキシャル成長させる。
【００２１】（５）次に、図２（ｂ）に示すように、窒
化シリコンからなるサイドウォール７の側壁に、酸化シ
リコンからなるサイドウォール１２を形成した後、Ｎ+
多結晶シリコン層１３を形成し、パターニングを行う。
次いで、第３のシリコン酸化膜１４を形成後、熱処理を
行う。この際、高濃度にドープされた多結晶シリコン層
３からのボロンの拡散により、Ｎ型多結晶シリコン層９
はＰ型化され、シリコンゲルマニウムベース層１０と多
結晶シリコン層３との電気的な導通がとられる。
化シリコンからなるサイドウォール７の側壁に、酸化シ
リコンからなるサイドウォール１２を形成した後、Ｎ+
多結晶シリコン層１３を形成し、パターニングを行う。
次いで、第３のシリコン酸化膜１４を形成後、熱処理を
行う。この際、高濃度にドープされた多結晶シリコン層
３からのボロンの拡散により、Ｎ型多結晶シリコン層９
はＰ型化され、シリコンゲルマニウムベース層１０と多
結晶シリコン層３との電気的な導通がとられる。
【００２２】その後、ベース、エミッタ、コレクタとの
コンタクトをとるための開口及びメタライゼーション等
を行うことにより、バイポーラトランジスタが得られる
（図示なし）。このように、第１実施例によれば、第１
のシリコン酸化膜２の厚みと、第２のＮ型シリコン層８
の厚みと、シリコンゲルマニウムベース層１０の厚みと
を適切に設定することにより、シリコンゲルマニウムベ
ース層１０の成長時に、シリコンゲルマニウムベース層
１０の表面が窒化シリコンからなるサイドウォール７の
下端に達するようにしたので、多結晶シリコン層３のひ
さしから成長するＮ型多結晶シリコン層９と低濃度エミ
ッタ層となる第３のＮ型シリコン層１１とは、このサイ
ドウォール７により隔てられる。
コンタクトをとるための開口及びメタライゼーション等
を行うことにより、バイポーラトランジスタが得られる
（図示なし）。このように、第１実施例によれば、第１
のシリコン酸化膜２の厚みと、第２のＮ型シリコン層８
の厚みと、シリコンゲルマニウムベース層１０の厚みと
を適切に設定することにより、シリコンゲルマニウムベ
ース層１０の成長時に、シリコンゲルマニウムベース層
１０の表面が窒化シリコンからなるサイドウォール７の
下端に達するようにしたので、多結晶シリコン層３のひ
さしから成長するＮ型多結晶シリコン層９と低濃度エミ
ッタ層となる第３のＮ型シリコン層１１とは、このサイ
ドウォール７により隔てられる。
【００２３】したがって、エミッタベース接合は、熱処
理の温度を高くしたり、処理時間を長くとる必要がな
く、多結晶層から離れた位置に形成され、発生電流によ
る低バイアスでのベース電流の低減と高い遮断周波数と
が両立できる。次に、本発明の第２実施例について説明
する。図３は本発明の第２実施例を示すバイポーラトラ
ンジスタの要部断面図である。なお、この実施例におい
て、上記第１実施例と同じ部分については、同じ符号を
付してそれらの説明については省略する。
理の温度を高くしたり、処理時間を長くとる必要がな
く、多結晶層から離れた位置に形成され、発生電流によ
る低バイアスでのベース電流の低減と高い遮断周波数と
が両立できる。次に、本発明の第２実施例について説明
する。図３は本発明の第２実施例を示すバイポーラトラ
ンジスタの要部断面図である。なお、この実施例におい
て、上記第１実施例と同じ部分については、同じ符号を
付してそれらの説明については省略する。
【００２４】この実施例では、図３に示すように、第１
実施例と同様の工程により、選択ＣＶＤ成長技術を用い
てコレクタ層となる第１のＮ型シリコン層１上に、厚み
１５０ｎｍの第２のＮ型シリコン層２１をエピタキシャ
ル成長させた後に、窒素雰囲気中で温度１０００℃、時
間３０分程度の熱処理を行い、高濃度にドープされた多
結晶シリコン層３からＮ型多結晶シリコン層２２、第２
のＮ型シリコン層２１へとボロンを拡散させ、Ｎ型多結
晶シリコン層２２をＰ型化すると共に、第２のＮ型シリ
コン層２１の周辺部分にＰ型拡散領域２３を形成する。
実施例と同様の工程により、選択ＣＶＤ成長技術を用い
てコレクタ層となる第１のＮ型シリコン層１上に、厚み
１５０ｎｍの第２のＮ型シリコン層２１をエピタキシャ
ル成長させた後に、窒素雰囲気中で温度１０００℃、時
間３０分程度の熱処理を行い、高濃度にドープされた多
結晶シリコン層３からＮ型多結晶シリコン層２２、第２
のＮ型シリコン層２１へとボロンを拡散させ、Ｎ型多結
晶シリコン層２２をＰ型化すると共に、第２のＮ型シリ
コン層２１の周辺部分にＰ型拡散領域２３を形成する。
【００２５】続いて、第２のＮ型シリコン層２１上に、
その一部に高濃度のボロンをドープしたシリコンゲルマ
ニウムベース層２４、低濃度エミッタ層となる第３のＮ
型シリコン層２５を順次エピタキシャル成長させる。以
下、第１実施例と同様の工程を経ることにより、バイポ
ーラトランジスタが得られる。
その一部に高濃度のボロンをドープしたシリコンゲルマ
ニウムベース層２４、低濃度エミッタ層となる第３のＮ
型シリコン層２５を順次エピタキシャル成長させる。以
下、第１実施例と同様の工程を経ることにより、バイポ
ーラトランジスタが得られる。
【００２６】このように、第２実施例では、第２のＮ型
シリコン層成長後に熱処理を行い、高濃度にドープされ
た多結晶シリコン層からＮ型多結晶シリコン層、第２の
Ｎ型シリコン層へとボロンを拡散させ、Ｎ型多結晶シリ
コン層をＰ型化すると共に、第２のＮ型シリコン層の周
辺部分にＰ型拡散領域を形成するようにした。したがっ
て、第１実施例では、シリコンゲルマニウムベース層と
多結晶シリコン層との電気的な導通を図りながら、Ｎ型
多結晶シリコン層と低濃度エミッタ層となる第３のＮ型
シリコン層とを窒化シリコンからなるサイドウォールに
より隔てるために、シリコンゲルマニウム層の成長中
に、その表面が窒化シリコンからなるサイドウォールの
下端に達する必要があるのに対し、第２実施例では、第
２のＮ型シリコン層２１成長中に第２のＮ型シリコン層
２１の表面が、窒化シリコンからなるサイドウォール７
の下端に達しても、シリコンゲルマニウムベース層２４
と多結晶シリコン層３との電気的な導通が図れる。した
がって、トランジスタの遮断周波数を更に上げる目的
で、シリコンゲルマニウムベース層内の高濃度のボロン
をドープした領域の厚みを薄くしても、再現良く本発明
の目的を達成することができる。
シリコン層成長後に熱処理を行い、高濃度にドープされ
た多結晶シリコン層からＮ型多結晶シリコン層、第２の
Ｎ型シリコン層へとボロンを拡散させ、Ｎ型多結晶シリ
コン層をＰ型化すると共に、第２のＮ型シリコン層の周
辺部分にＰ型拡散領域を形成するようにした。したがっ
て、第１実施例では、シリコンゲルマニウムベース層と
多結晶シリコン層との電気的な導通を図りながら、Ｎ型
多結晶シリコン層と低濃度エミッタ層となる第３のＮ型
シリコン層とを窒化シリコンからなるサイドウォールに
より隔てるために、シリコンゲルマニウム層の成長中
に、その表面が窒化シリコンからなるサイドウォールの
下端に達する必要があるのに対し、第２実施例では、第
２のＮ型シリコン層２１成長中に第２のＮ型シリコン層
２１の表面が、窒化シリコンからなるサイドウォール７
の下端に達しても、シリコンゲルマニウムベース層２４
と多結晶シリコン層３との電気的な導通が図れる。した
がって、トランジスタの遮断周波数を更に上げる目的
で、シリコンゲルマニウムベース層内の高濃度のボロン
をドープした領域の厚みを薄くしても、再現良く本発明
の目的を達成することができる。
【００２７】なお、本発明は更に以下のような利用形態
を有することができる。上記第１実施例における第２の
Ｎ型シリコン層は、第１のシリコン酸化膜厚が厚い場合
でも、シリコンゲルマニウムベース層の成長時に、多結
晶シリコン層のひさしから成長する多結晶層とエピタキ
シャル層が接するようにするためのものであるが、第１
のシリコン酸化膜が薄く、シリコンゲルマニウムベース
層のみの成長により、多結晶層とエピタキシャル層が接
する場合は必要ではない。
を有することができる。上記第１実施例における第２の
Ｎ型シリコン層は、第１のシリコン酸化膜厚が厚い場合
でも、シリコンゲルマニウムベース層の成長時に、多結
晶シリコン層のひさしから成長する多結晶層とエピタキ
シャル層が接するようにするためのものであるが、第１
のシリコン酸化膜が薄く、シリコンゲルマニウムベース
層のみの成長により、多結晶層とエピタキシャル層が接
する場合は必要ではない。
【００２８】また、上記第１実施例、第２実施例では、
ＮＰＮ型バイポーラトランジスタに適用した例を説明し
たが、不純物の種類を変更することにより、ＰＮＰ型に
も適用することができる。なお、本発明は上記実施例に
限定されるものではなく、本発明の趣旨に基づいて種々
の変形が可能であり、これらを本発明の範囲から排除す
るものではない。
ＮＰＮ型バイポーラトランジスタに適用した例を説明し
たが、不純物の種類を変更することにより、ＰＮＰ型に
も適用することができる。なお、本発明は上記実施例に
限定されるものではなく、本発明の趣旨に基づいて種々
の変形が可能であり、これらを本発明の範囲から排除す
るものではない。
【００２９】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、第１のシリコン酸
化膜の厚みと、第２のＮ型シリコン層の厚みと、シリコ
ンゲルマニウムベース層の厚みとを適切に設定すること
により、シリコンゲルマニウムベース層の成長時に、シ
リコンゲルマニウムベース層の表面が窒化シリコンから
なるサイドウォールの下端に達するようにしたので、多
結晶シリコン層のひさしから成長するＮ型多結晶シリコ
ン層と低濃度エミッタ層となる第３のＮ型シリコン層と
は、このサイドウォールにより隔てられる。したがっ
て、エミッタベース接合は、熱処理の温度を高くした
り、処理時間を長くとる必要がなく、多結晶層から離れ
た位置に形成され、発生電流による低バイアスでのベー
ス電流の低減と高い遮断周波数とが両立できる。
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、第１のシリコン酸
化膜の厚みと、第２のＮ型シリコン層の厚みと、シリコ
ンゲルマニウムベース層の厚みとを適切に設定すること
により、シリコンゲルマニウムベース層の成長時に、シ
リコンゲルマニウムベース層の表面が窒化シリコンから
なるサイドウォールの下端に達するようにしたので、多
結晶シリコン層のひさしから成長するＮ型多結晶シリコ
ン層と低濃度エミッタ層となる第３のＮ型シリコン層と
は、このサイドウォールにより隔てられる。したがっ
て、エミッタベース接合は、熱処理の温度を高くした
り、処理時間を長くとる必要がなく、多結晶層から離れ
た位置に形成され、発生電流による低バイアスでのベー
ス電流の低減と高い遮断周波数とが両立できる。
【００３０】（２）請求項２記載の発明によれば、第２
のＮ型シリコン層成長中に第２のＮ型シリコン層の表面
が、窒化シリコンからなるサイドウォールの下端に達し
ても、シリコンゲルマニウムベース層と多結晶シリコン
層との電気的な導通を図ることができる。したがって、
トランジスタの遮断周波数を更に上げる目的で、シリコ
ンゲルマニウムベース層内の高濃度のボロンをドープし
た領域の厚みを薄くしても、再現良くベース電流の低減
と高い遮断周波数とを両立させることができる。
のＮ型シリコン層成長中に第２のＮ型シリコン層の表面
が、窒化シリコンからなるサイドウォールの下端に達し
ても、シリコンゲルマニウムベース層と多結晶シリコン
層との電気的な導通を図ることができる。したがって、
トランジスタの遮断周波数を更に上げる目的で、シリコ
ンゲルマニウムベース層内の高濃度のボロンをドープし
た領域の厚みを薄くしても、再現良くベース電流の低減
と高い遮断周波数とを両立させることができる。
【図１】本発明の第１実施例を示すバイポーラトランジ
スタの製造工程断面図（その１）である。
スタの製造工程断面図（その１）である。
【図２】本発明の第１実施例を示すバイポーラトランジ
スタの製造工程断面図（その２）である。
スタの製造工程断面図（その２）である。
【図３】本発明の第２実施例を示すバイポーラトランジ
スタの要部断面図である。
スタの要部断面図である。
【図４】従来のバイポーラトランジスタの製造工程断面
図（その１）である。
図（その１）である。
【図５】従来のバイポーラトランジスタの製造工程断面
図（その２）である。
図（その２）である。
【図６】従来のバイポーラトランジスタのＶBE（ベース
エミッタ間電圧）に対するＩC（コレクタ電流），ＩB
（ベース電流）の関係を示す図である。
エミッタ間電圧）に対するＩC（コレクタ電流），ＩB
（ベース電流）の関係を示す図である。
１ 第１のＮ型シリコン層（コレクタ層） ２ 第１のシリコン酸化膜 ３ 多結晶シリコン層 ４ 第２のシリコン酸化膜 ５ シリコン窒化膜 ６ エミッタ開口部 ７，１２ サイドウォール ８，２１ 第２のＮ型シリコン層 ９，２２ Ｎ型多結晶シリコン層 １０，２４ シリコンゲルマニウムベース層 １１，２５ 第３のＮ型シリコン層 １３ Ｎ+ 多結晶シリコン層 １４ 第３のシリコン酸化膜 ２３ Ｐ型拡散領域
Claims (2)
- 【請求項１】（ａ）第１導電型のシリコン層上に第１の
絶縁膜を形成する工程と、（ｂ）前記第１の絶縁膜上に
多結晶シリコン層を形成する工程と、（ｃ）前記多結晶
シリコン層に第２導電型の不純物をドープしアニールす
る工程と、（ｄ）前記多結晶シリコン層上に第２の絶縁
膜を形成する工程と、（ｅ）前記第２の絶縁膜と多結晶
シリコン層の所定の一部を除去し開口部を形成する工程
と、（ｆ）前記開口部の側壁に第３の絶縁膜からなるサ
イドウォールを形成する工程と、（ｇ）前記開口部及び
開口外周部の前記第１の絶縁膜を除去し多結晶シリコン
層からなるひさし部分を形成する工程と、（ｈ）前記開
口部に露出した前記第１導電型のシリコン層上に、第２
導電型の不純物を少なくともその一部に含むシリコンゲ
ルマニウム層、第１導電型のシリコン層を順次成長さ
せ、前記シリコンゲルマニウム層の成長中に、シリコン
ゲルマニウム層の表面が前記第３の絶縁膜からなるサイ
ドウォールの下端に達する工程とを施すようにしたこと
を特徴とするバイポーラトランジスタの製造方法。 - 【請求項２】（ａ）第１の第１導電型のシリコン層上に
第１の絶縁膜を形成する工程と、（ｂ）前記第１の絶縁
膜上に第１の多結晶シリコン層を形成する工程と、
（ｃ）前記第１の多結晶シリコン層に第２導電型の不純
物をドープする工程と、（ｄ）前記第１の多結晶シリコ
ン層上に第２の絶縁膜を形成する工程と、（ｅ）前記第
２の絶縁膜と前記第１の多結晶シリコン層の所定の一部
を除去し開口部を形成する工程と、（ｆ）前記開口部の
側壁に第３の絶縁膜からなるサイドウォールを形成する
工程と、（ｇ）前記開口部及び開口外周部の前記第１の
絶縁膜を除去し、前記第１の多結晶シリコン層からなる
ひさし部分を形成する工程と、（ｈ）前記開口部に露出
した第１の第１導電型のシリコン層上に、第２の第１導
電型のシリコン層を成長させるとともに、前記第１の多
結晶シリコン層のひさし部分から第２の多結晶シリコン
層を成長させ、第２の第１導電型のシリコン層と第２の
多結晶シリコン層を接続する工程と、（ｉ）熱処理によ
り、前記第１の多結晶シリコン層から第２の多結晶シリ
コン層及び第２の第１導電型のシリコン層へ第２導電型
の不純物を拡散させる工程と、（ｊ）第２導電型の不純
物を少なくともその一部に含むシリコンゲルマニウム
層、第１導電型のシリコン層を順次成長させ、前記シリ
コンゲルマニウム層の表面が前記第３の絶縁膜からなる
サイドウォールの下端よりも上に位置する工程とを施す
ようにしたことを特徴とするバイポーラトランジスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24518096A JPH1092837A (ja) | 1996-09-17 | 1996-09-17 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24518096A JPH1092837A (ja) | 1996-09-17 | 1996-09-17 | バイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1092837A true JPH1092837A (ja) | 1998-04-10 |
Family
ID=17129811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24518096A Withdrawn JPH1092837A (ja) | 1996-09-17 | 1996-09-17 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1092837A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337251B1 (en) * | 1999-04-27 | 2002-01-08 | Nec Corporation | Method of manufacturing semiconductor device with no parasitic barrier |
| US6709941B2 (en) | 2002-03-28 | 2004-03-23 | Oki Electric Industry Co., Ltd. | Method for manufacturing semiconductor device employing solid phase diffusion |
| US7521734B2 (en) | 2003-07-03 | 2009-04-21 | Renesas Technology Corp. | Semiconductor device with reduced base resistance |
-
1996
- 1996-09-17 JP JP24518096A patent/JPH1092837A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337251B1 (en) * | 1999-04-27 | 2002-01-08 | Nec Corporation | Method of manufacturing semiconductor device with no parasitic barrier |
| US6709941B2 (en) | 2002-03-28 | 2004-03-23 | Oki Electric Industry Co., Ltd. | Method for manufacturing semiconductor device employing solid phase diffusion |
| US7521734B2 (en) | 2003-07-03 | 2009-04-21 | Renesas Technology Corp. | Semiconductor device with reduced base resistance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6756604B2 (en) | Si-Ge base heterojunction bipolar device | |
| KR100486304B1 (ko) | 자기정렬을 이용한 바이씨모스 제조방법 | |
| US5962879A (en) | Super self-aligned bipolar transistor | |
| JPH0562991A (ja) | 半導体装置及びその製造方法 | |
| JP2720793B2 (ja) | 半導体装置の製造方法 | |
| JP3132101B2 (ja) | 半導体装置の製造方法 | |
| US5696007A (en) | Method for manufacturing a super self-aligned bipolar transistor | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2705344B2 (ja) | 半導体装置及びその製造方法 | |
| JP2550906B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1092837A (ja) | バイポーラトランジスタの製造方法 | |
| JP3190805B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0425028A (ja) | 半導体装置の製造方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| JP3472486B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP3908023B2 (ja) | 半導体装置の製造方法 | |
| JP2850669B2 (ja) | 半導体装置 | |
| JPH07235547A (ja) | 半導体集積回路の製造方法 | |
| JPH1092832A (ja) | バイポーラトランジスタの製造方法 | |
| JP3159527B2 (ja) | 半導体装置の製造方法 | |
| JPH10125691A (ja) | 半導体装置の製造方法 | |
| JP2002368004A (ja) | 半導体装置およびその製造方法 | |
| JPH1092831A (ja) | バイポーラトランジスタの製造方法 | |
| KR100518952B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조 방법 | |
| JPH06168951A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031202 |