JPH0425028A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0425028A JPH0425028A JP12641390A JP12641390A JPH0425028A JP H0425028 A JPH0425028 A JP H0425028A JP 12641390 A JP12641390 A JP 12641390A JP 12641390 A JP12641390 A JP 12641390A JP H0425028 A JPH0425028 A JP H0425028A
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- layer
- base
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 50
- 238000009792 diffusion process Methods 0.000 abstract description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 22
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 22
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 7
- 229920005591 polysilicon Polymers 0.000 description 43
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 238000000137 annealing Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 210000004209 hair Anatomy 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000238557 Decapoda Species 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法に関し、
外部ベース領域と内部ベース領域の接続が不安定になら
ず、しかも、浅くかつ薄いベース接合を有するバイポー
ラトランジスタを形成することができる半導体装置の製
造方法を提供することを目的とし、 コレクタ層上に少なくとも第１の絶縁膜、導電性膜及び
第２の絶縁膜を順次形成する工程と、該第２の絶縁膜及
び該導電性膜を選択的にエツチングして第１の開口部を
形成する工程と、該第１の開口部内の該導電性膜側壁に
第３の絶縁膜を形成する工程と、該第１の開口部内の該
第１の絶縁膜を選択的にエツチングして該導電性膜下ま
で達する第２の開口部を形成する工程と、該第２の開口
部内にベース層を形成する工程と、該ベース層内または
該ベース層上にエミッタ層を形成する工程とを含むよう
に構成する。
ず、しかも、浅くかつ薄いベース接合を有するバイポー
ラトランジスタを形成することができる半導体装置の製
造方法を提供することを目的とし、 コレクタ層上に少なくとも第１の絶縁膜、導電性膜及び
第２の絶縁膜を順次形成する工程と、該第２の絶縁膜及
び該導電性膜を選択的にエツチングして第１の開口部を
形成する工程と、該第１の開口部内の該導電性膜側壁に
第３の絶縁膜を形成する工程と、該第１の開口部内の該
第１の絶縁膜を選択的にエツチングして該導電性膜下ま
で達する第２の開口部を形成する工程と、該第２の開口
部内にベース層を形成する工程と、該ベース層内または
該ベース層上にエミッタ層を形成する工程とを含むよう
に構成する。
本発明は、バイポーラトランジスタを有する半導体装置
の製造方法に適用することができ、更に、詳しく述べれ
ば、バイポーラトランジスタのベース、エミッタ領域の
形成方法に関する。
の製造方法に適用することができ、更に、詳しく述べれ
ば、バイポーラトランジスタのベース、エミッタ領域の
形成方法に関する。
近年、バイポーラトランジスタの高速動作の技術進歩は
著しく、その性能向上は、微細加工技術の進歩と同時に
浅い接合を形成する技術の進歩によりもたらされている
。そして、現在、特に遮断周波数を更に高めるため、よ
り浅い接合の形成がベース及びエミッタ部において特に
必要となってきている。
著しく、その性能向上は、微細加工技術の進歩と同時に
浅い接合を形成する技術の進歩によりもたらされている
。そして、現在、特に遮断周波数を更に高めるため、よ
り浅い接合の形成がベース及びエミッタ部において特に
必要となってきている。
第５図（ａ）〜（ｇ）は従来の半導体装置の製造方法を
説明する図である。第５図において、３１はＳｉ等から
なり例えばＰ型の基板、３２は例えばｎ＋型の埋め込み
コレクタ層、３３は単結晶Ｓｉ等からなり例えばｎ型の
コレクタ層、３４はＳｉＯ□等からなるフィールド酸化
膜、３５は外部ベース引き出し用のポリシリコン膜、３
６はＳｉＣ２等からなる絶縁膜、３７は絶縁膜３６及び
ポリシリコン膜３５に形成された開口部、３８は５ｉｎ
２等からなる絶縁膜、３９は例えばｐ゛型の外部ベース
拡散層、４０は５ｉ０２等からなる絶縁膜、４０ａはＳ
ｉＯ□等からなるサイドウオール、４１はサイドウオー
ル４０ａ間に形成されたエミッタ及び内部ベース形成の
ための開口部、４２はポリシリコン膜、４３は例えばｐ
＋型の内部ベース拡散層、４４は例えばｎ＋型のエミッ
タ拡散層である。
説明する図である。第５図において、３１はＳｉ等から
なり例えばＰ型の基板、３２は例えばｎ＋型の埋め込み
コレクタ層、３３は単結晶Ｓｉ等からなり例えばｎ型の
コレクタ層、３４はＳｉＯ□等からなるフィールド酸化
膜、３５は外部ベース引き出し用のポリシリコン膜、３
６はＳｉＣ２等からなる絶縁膜、３７は絶縁膜３６及び
ポリシリコン膜３５に形成された開口部、３８は５ｉｎ
２等からなる絶縁膜、３９は例えばｐ゛型の外部ベース
拡散層、４０は５ｉ０２等からなる絶縁膜、４０ａはＳ
ｉＯ□等からなるサイドウオール、４１はサイドウオー
ル４０ａ間に形成されたエミッタ及び内部ベース形成の
ための開口部、４２はポリシリコン膜、４３は例えばｐ
＋型の内部ベース拡散層、４４は例えばｎ＋型のエミッ
タ拡散層である。
次に、その製造方法について説明する。
ます、第５図（ａ）に示すように、例えばイオン注入及
びアニール処理によりＰ型の基板３１にｎ゛型の埋め込
みコレクタ層３２を形成し、例えばＣＶＤ法（エピタキ
シャル成長法）により埋め込みコレクタ層３２を覆うよ
うに単結晶Ｓｔを堆積してｎ型の半導体層を形成した後
、ＬＯＣＯ３法により半導体層を選択的に酸化して素子
分離領域としてのフィールド酸化膜３４を形成するとと
もに、フィールド酸化膜３４により分離されたｎ型のコ
レクタ層３３を形成する。次いで、例えばＣＶＤ法及び
ＲＩＥによりｐ゛型の外部ヘース引き出し用ポリシリコ
ン膜３５及びＳｉＣ２からなる絶縁膜３６のパターンを
形成する。
びアニール処理によりＰ型の基板３１にｎ゛型の埋め込
みコレクタ層３２を形成し、例えばＣＶＤ法（エピタキ
シャル成長法）により埋め込みコレクタ層３２を覆うよ
うに単結晶Ｓｔを堆積してｎ型の半導体層を形成した後
、ＬＯＣＯ３法により半導体層を選択的に酸化して素子
分離領域としてのフィールド酸化膜３４を形成するとと
もに、フィールド酸化膜３４により分離されたｎ型のコ
レクタ層３３を形成する。次いで、例えばＣＶＤ法及び
ＲＩＥによりｐ゛型の外部ヘース引き出し用ポリシリコ
ン膜３５及びＳｉＣ２からなる絶縁膜３６のパターンを
形成する。
なお、次工程からは第５図（ａ）に示すＡ部分のエミッ
タ、ベースが形成される部分を抜き出して具体的に説明
する。
タ、ベースが形成される部分を抜き出して具体的に説明
する。
次に、第５図（ｂ）に示すように、例えばＲＩＥにより
絶縁膜３６及びポリシリコン膜３５を選択的にエツチン
グして開口部３７を形成するとともに、開口部３７内に
コレクタ層３３を露出させる。
絶縁膜３６及びポリシリコン膜３５を選択的にエツチン
グして開口部３７を形成するとともに、開口部３７内に
コレクタ層３３を露出させる。
次に、第５図（Ｃ）に示すように、例えば熱酸化により
開口部３７内のポリシリコン膜３５及びコレクタ層３３
を酸化して５ｉｎ２からなる絶縁膜３８を形成するとと
もに、この熱酸化時の熱処理により、予めポリシリコン
膜３５に導入されたＢ゛をコレクタ層３３に拡散させて
Ｐ゛型の外部ベース拡散層３９を形成する。ここでの絶
縁膜３８は外部ベース引き出し用ポリシリコン膜３５側
壁を絶縁するために形成している。
開口部３７内のポリシリコン膜３５及びコレクタ層３３
を酸化して５ｉｎ２からなる絶縁膜３８を形成するとと
もに、この熱酸化時の熱処理により、予めポリシリコン
膜３５に導入されたＢ゛をコレクタ層３３に拡散させて
Ｐ゛型の外部ベース拡散層３９を形成する。ここでの絶
縁膜３８は外部ベース引き出し用ポリシリコン膜３５側
壁を絶縁するために形成している。
次に、第５図（ｄ）に示すように、外部ベース引き出し
用ポリシリコン膜３５側壁の絶縁性を更に向上させるた
めに例えばＣＶＤ法により開口部３７内を覆うようにＳ
ｉＣ２を堆積して絶縁膜４０を形成する。
用ポリシリコン膜３５側壁の絶縁性を更に向上させるた
めに例えばＣＶＤ法により開口部３７内を覆うようにＳ
ｉＣ２を堆積して絶縁膜４０を形成する。
次に、第５図（ｅ）に示すように、例えばＲＩＥにより
絶縁膜４０をエッチハックして開口部３７内のポリシリ
コン膜３５及び絶縁膜３６．３８側壁にサイドウオール
４０ａを形成するとともに、サイドウオール４０ａ間に
エミッタ及び内部ベース形成のだめの開口部４１を形成
する。この時、サイドウオール４０ａ間の絶縁膜４０．
３８がエツチングされて開口部４１内にコレクタ層３３
が露出される。
絶縁膜４０をエッチハックして開口部３７内のポリシリ
コン膜３５及び絶縁膜３６．３８側壁にサイドウオール
４０ａを形成するとともに、サイドウオール４０ａ間に
エミッタ及び内部ベース形成のだめの開口部４１を形成
する。この時、サイドウオール４０ａ間の絶縁膜４０．
３８がエツチングされて開口部４１内にコレクタ層３３
が露出される。
次に、第５図（ｆ）に示すように、例えばＣＶＤ法によ
り開口部４１を覆うようにポリＳｉを堆積してポリシリ
コン膜４２を形成し、例えばＢのイオン注入によりポリ
シリコン膜４２にＢ゛を導入した後、アニール処理する
ことによりポリシリコン膜４２に導入したＢ＋をコレク
タ層３３に拡散させてコレクタ層３３内にｐ゛型の内部
ベース拡散層４３を形成する。
り開口部４１を覆うようにポリＳｉを堆積してポリシリ
コン膜４２を形成し、例えばＢのイオン注入によりポリ
シリコン膜４２にＢ゛を導入した後、アニール処理する
ことによりポリシリコン膜４２に導入したＢ＋をコレク
タ層３３に拡散させてコレクタ層３３内にｐ゛型の内部
ベース拡散層４３を形成する。
そして、例えばＡｓのイオン注入によりポリシリコン膜
４２にＡ ｓ ”を導入し、アニール処理することによ
りポリシリコン膜４２に導入したＡｓ＋を内部ベース拡
散層４３内に拡散させて内部ベース拡散層４３内にｎ゛
型のエミッタ拡散層４４を形成した後、ポリシリコン膜
４２をパターニングすることにより、第５図（ｇ）に示
すような半導体装置を得ることができる。
４２にＡ ｓ ”を導入し、アニール処理することによ
りポリシリコン膜４２に導入したＡｓ＋を内部ベース拡
散層４３内に拡散させて内部ベース拡散層４３内にｎ゛
型のエミッタ拡散層４４を形成した後、ポリシリコン膜
４２をパターニングすることにより、第５図（ｇ）に示
すような半導体装置を得ることができる。
上記した従来の製造方法は、より浅いベース拡散３９．
４３を形成するに際し、ベース領域へのイオン注入時の
チャネリングを防止することを主眼において、ポリシリ
コン膜３５．４２を介したイオン注入と熱拡散の組合せ
による方法を採っていた。
４３を形成するに際し、ベース領域へのイオン注入時の
チャネリングを防止することを主眼において、ポリシリ
コン膜３５．４２を介したイオン注入と熱拡散の組合せ
による方法を採っていた。
［発明が解決しようとする課題］
しかしながら、上記したポリシリコン膜４２を介してイ
オンを拡散させて内部ベース拡散層４３を形成する従来
の半導体装置の製造方法では、内部へ一ス拡散層４３形
成のための開口部４１と同じ開口部４１からイオンを拡
散させてエミッタ拡散層４４を形成する必要があるため
、外部ベース拡散層３９と内部ベース拡散層４３を安定
に接続させることが困難であり、外部ベース拡散層３９
とエミッタ拡散層４４形成の際の拡散を十分行っていな
い場合、第６図（ａ）に示すように、外部ベース拡散層
３９と内部ベース拡散層４３が離れてｐ型で十分接続さ
れなくなり外部ベース拡散層３９と内部ベース拡散層４
３間で濃度の低い領域が生じてエミッタ・コレクタ間の
パンチスルー不良が多発したり、一方性部ベース拡散層
３９の拡散をし過ぎた場合は、第６図（ｂ）に示すよう
に、外部ベース拡散層３９がエミッタ拡散層４４と接続
してしまい、ベース・エミッタ間の接合逆耐圧が低下し
てリーク不良が生じたりする問題を抱えていた。
オンを拡散させて内部ベース拡散層４３を形成する従来
の半導体装置の製造方法では、内部へ一ス拡散層４３形
成のための開口部４１と同じ開口部４１からイオンを拡
散させてエミッタ拡散層４４を形成する必要があるため
、外部ベース拡散層３９と内部ベース拡散層４３を安定
に接続させることが困難であり、外部ベース拡散層３９
とエミッタ拡散層４４形成の際の拡散を十分行っていな
い場合、第６図（ａ）に示すように、外部ベース拡散層
３９と内部ベース拡散層４３が離れてｐ型で十分接続さ
れなくなり外部ベース拡散層３９と内部ベース拡散層４
３間で濃度の低い領域が生じてエミッタ・コレクタ間の
パンチスルー不良が多発したり、一方性部ベース拡散層
３９の拡散をし過ぎた場合は、第６図（ｂ）に示すよう
に、外部ベース拡散層３９がエミッタ拡散層４４と接続
してしまい、ベース・エミッタ間の接合逆耐圧が低下し
てリーク不良が生じたりする問題を抱えていた。
したがって、浅いベース領域を安定に形成することがで
きなかった。
きなかった。
そこで、本発明は、以上の点を鑑み、外部ベース領域と
内部ベース領域の接続が不安定にならず、しかも、浅く
かつ薄い一ベース接合を有するバイポーラトランジスタ
を形成することができる半導体装置の製造方法を提供す
ることを目的とする。
内部ベース領域の接続が不安定にならず、しかも、浅く
かつ薄い一ベース接合を有するバイポーラトランジスタ
を形成することができる半導体装置の製造方法を提供す
ることを目的とする。
（課題を解決するための手段〕
本発明による半導体装置の製造方法は上記目的達成のた
め、コレクタ層上に少なくとも第１の絶縁膜、導電性膜
及び第２の絶縁膜を順次形成する工程と、該第２の絶縁
膜及び該導電性膜を選択的にエツチングして第１の開口
部を形成する工程と、該第１の開口部内の該導電性膜側
壁に第３の絶縁膜を形成する工程と、該第１の開口部内
の該第１の絶縁膜を選択的にエツチングして該導電性膜
下まで達する第２の開口部を形成する工程と、該第２の
開口部内にベース層を形成する工程と、該ベース層内ま
たは該ベース層上にエミッタ層を形成する工程とを含む
ものである。
め、コレクタ層上に少なくとも第１の絶縁膜、導電性膜
及び第２の絶縁膜を順次形成する工程と、該第２の絶縁
膜及び該導電性膜を選択的にエツチングして第１の開口
部を形成する工程と、該第１の開口部内の該導電性膜側
壁に第３の絶縁膜を形成する工程と、該第１の開口部内
の該第１の絶縁膜を選択的にエツチングして該導電性膜
下まで達する第２の開口部を形成する工程と、該第２の
開口部内にベース層を形成する工程と、該ベース層内ま
たは該ベース層上にエミッタ層を形成する工程とを含む
ものである。
本発明では、第１図（ａ）〜（ｆ）に示すように、予め
オーバーハング状に形成された外部ヘース引き出し電極
となるポリシリコン膜７とコレクタＮ３に接するように
、かつ開口部１１内を埋め込むようにベース層１２を形
成し、ベース層１２内にエミッタ層１３を形成するよう
にしたため、外部ベース領域と内部ベース領域を安定し
接続することができ、しかも、浅くかつ薄いベース接合
を有するバイポーラトランジスタを形成することができ
る。
オーバーハング状に形成された外部ヘース引き出し電極
となるポリシリコン膜７とコレクタＮ３に接するように
、かつ開口部１１内を埋め込むようにベース層１２を形
成し、ベース層１２内にエミッタ層１３を形成するよう
にしたため、外部ベース領域と内部ベース領域を安定し
接続することができ、しかも、浅くかつ薄いベース接合
を有するバイポーラトランジスタを形成することができ
る。
以下、本発明を図面に基づいて説明する。
第１図（ａ）〜（ｆ）は本発明に係る半導体装置の製造
方法の一実施例を説明する図である。第１図において、
１はＳｔ等からなり例えばｐ型の基板、２は例えばｎ゛
型の埋め込みコレクタ層、３は単結晶Ｓｉ等からなり例
えばｎ型のコレクタ層、４は５ｉＯｚ等からなるフィー
ルド酸化膜、５はＳ １０ ｚ等からなるシリコン酸化
膜、６はＳｉ３Ｎ４等からなる耐酸化性膜としてのシリ
コン窒化膜、７はポリシリコン膜、８ば５ｉ０２等から
なるシリコン酸化膜、９はシリコン酸化膜８及びポリシ
リコン膜７に形成された開口部、１０はＳｉＯ□等から
なるシリコン酸化膜、１１は開口部、１２は例えばｐ゛
型のベース層、１３はｎ゛型のエミッタ拡散層、１４は
ポリシリコン膜である。
方法の一実施例を説明する図である。第１図において、
１はＳｔ等からなり例えばｐ型の基板、２は例えばｎ゛
型の埋め込みコレクタ層、３は単結晶Ｓｉ等からなり例
えばｎ型のコレクタ層、４は５ｉＯｚ等からなるフィー
ルド酸化膜、５はＳ １０ ｚ等からなるシリコン酸化
膜、６はＳｉ３Ｎ４等からなる耐酸化性膜としてのシリ
コン窒化膜、７はポリシリコン膜、８ば５ｉ０２等から
なるシリコン酸化膜、９はシリコン酸化膜８及びポリシ
リコン膜７に形成された開口部、１０はＳｉＯ□等から
なるシリコン酸化膜、１１は開口部、１２は例えばｐ゛
型のベース層、１３はｎ゛型のエミッタ拡散層、１４は
ポリシリコン膜である。
次に、その製造方法について説明する。
まず、第１図（ａ）に示すように、例えばｓｂのイオン
注入及びアニール処理によりｐ型の基板１にｎ“型の膜
厚が例えば１００００人の埋め込みコレクタ層２を形成
し、例えばＣＶＤ法（エピタキシャル成長法）により埋
め込みコレクタ層２を覆うように単結晶Ｓｉを堆積して
ｎ型の膜厚が例えば５０００人の半導体層を形成した後
、Ｌ ＯＣＯＳ法により半導体層を選択的に酸化して素
子分離領域としての膜厚が例えば８０００人のフィール
ド酸化膜４を形成するとともに、フィールド酸化膜３４
により分離されたｎ型のコレクタ層３を形成する。
注入及びアニール処理によりｐ型の基板１にｎ“型の膜
厚が例えば１００００人の埋め込みコレクタ層２を形成
し、例えばＣＶＤ法（エピタキシャル成長法）により埋
め込みコレクタ層２を覆うように単結晶Ｓｉを堆積して
ｎ型の膜厚が例えば５０００人の半導体層を形成した後
、Ｌ ＯＣＯＳ法により半導体層を選択的に酸化して素
子分離領域としての膜厚が例えば８０００人のフィール
ド酸化膜４を形成するとともに、フィールド酸化膜３４
により分離されたｎ型のコレクタ層３を形成する。
なお、次工程からは第１図（ａ）に示すＸ部分のエミッ
タ、ベースが形成される部分を抜き出して具体的に説明
する。
タ、ベースが形成される部分を抜き出して具体的に説明
する。
次に、第１図（ｂ）に示すように、例えばＣＶＤ法によ
りｎ型のコレクタ層３」二にＳ ｉ、 ｏ２．５ｊ３Ｎ
４、ポリＳｉ、ＳｉＯ□を堆積して膜厚が例えば１００
〜３００人のシリコン酸化膜５、膜厚が例えば３００〜
５００人のシリコン窒化膜６、ｐ型で膜厚が例えば３０
００人の外部ベース引き出し用のポリシリコン膜７及び
膜厚が例えば３０００人のシリコン酸化膜８を順次形成
した後、例えばＲＩＥによりシリコン酸化膜８及びポリ
シリコン膜７のベース及びエミッタとなる領域をエツチ
ングして開口部９を形成する。この場合、開口部９内に
シリコン窒化膜６が露出される。
りｎ型のコレクタ層３」二にＳ ｉ、 ｏ２．５ｊ３Ｎ
４、ポリＳｉ、ＳｉＯ□を堆積して膜厚が例えば１００
〜３００人のシリコン酸化膜５、膜厚が例えば３００〜
５００人のシリコン窒化膜６、ｐ型で膜厚が例えば３０
００人の外部ベース引き出し用のポリシリコン膜７及び
膜厚が例えば３０００人のシリコン酸化膜８を順次形成
した後、例えばＲＩＥによりシリコン酸化膜８及びポリ
シリコン膜７のベース及びエミッタとなる領域をエツチ
ングして開口部９を形成する。この場合、開口部９内に
シリコン窒化膜６が露出される。
次に、第１図（Ｃ）に示すように、例えば熱酸化により
開口部９内のポリシリコン膜７を酸化してポリシリコン
膜７側壁にシリコン酸化膜１０を形成する。
開口部９内のポリシリコン膜７を酸化してポリシリコン
膜７側壁にシリコン酸化膜１０を形成する。
次に、第１図（ｄ）に示すように、例えばウェットエツ
チングにより開口部９内のシリコン窒化膜６及びシリコ
ン酸化膜５を選択的にエツチングしてポリシリコン膜７
下まで達する開口部１１を形成する。この時、開口部１
１内にコレクタ層３が露出され、ポリシリコン膜７がオ
ーバーハング状に形成される。なお、シリコン窒化膜６
のウェットエンチングは例えば熱リン酸溶液を用いれば
よ（、シリコン酸化膜５のウェットエツチングは例えば
フン酸？容液を用いればよい。
チングにより開口部９内のシリコン窒化膜６及びシリコ
ン酸化膜５を選択的にエツチングしてポリシリコン膜７
下まで達する開口部１１を形成する。この時、開口部１
１内にコレクタ層３が露出され、ポリシリコン膜７がオ
ーバーハング状に形成される。なお、シリコン窒化膜６
のウェットエンチングは例えば熱リン酸溶液を用いれば
よ（、シリコン酸化膜５のウェットエツチングは例えば
フン酸？容液を用いればよい。
次に、第１図（ｅ）に示すように、例えば低温ＣＶＤ法
（ＭＢＥ法等でもよい）による選択的なエビ・ポリ成長
法により例えば不純物濃度が１×１０１８〜５Ｘ１０′
８７ｃｃ程度のＢ゛を含んだＳｉ層を堆積して開口部１
１内にｐ゛型のベース層１２を形成する。この時、単結
晶Ｓｉからなるコレクタ層３上には単結晶Ｓｉがエピタ
キシャル成長し、ポリシリコン膜７とコレクタ層３間に
はポリＳｉが成長する。
（ＭＢＥ法等でもよい）による選択的なエビ・ポリ成長
法により例えば不純物濃度が１×１０１８〜５Ｘ１０′
８７ｃｃ程度のＢ゛を含んだＳｉ層を堆積して開口部１
１内にｐ゛型のベース層１２を形成する。この時、単結
晶Ｓｉからなるコレクタ層３上には単結晶Ｓｉがエピタ
キシャル成長し、ポリシリコン膜７とコレクタ層３間に
はポリＳｉが成長する。
そして、例えば低温ＣＶＤ法（ＭＢＥ法等でもよい）に
よりポリＳｉを堆積してポリシリコン膜１４を形成し、
例えばＡｓのイオン注入によりポリシリコン膜１４にＡ
ｓ”を導入し、アニール処理することによりポリシリコ
ン膜１４に導入したＡｓ”をベース層１２内に拡散させ
てｎ゛型のエミッタ拡散層１３を形成した後、ポリシリ
コン膜１４をパターニングすることにより、第１図（ｆ
）に示すような半導体装置を得ることができる。
よりポリＳｉを堆積してポリシリコン膜１４を形成し、
例えばＡｓのイオン注入によりポリシリコン膜１４にＡ
ｓ”を導入し、アニール処理することによりポリシリコ
ン膜１４に導入したＡｓ”をベース層１２内に拡散させ
てｎ゛型のエミッタ拡散層１３を形成した後、ポリシリ
コン膜１４をパターニングすることにより、第１図（ｆ
）に示すような半導体装置を得ることができる。
すなわち、上記実施例では、予めオーバーハング状に形
成された外部ベース引き出し電極となるポリシリコン膜
７とコレクタ層３に接するように、かつ開口部１１内を
埋め込むようにベース層１２を形成し、ベース層１２内
にコレクタ層３を形成するようにしたため、外部ベース
領域と内部ベース領域を安定に接続することができ、し
かも、浅くかつ薄いベース接合を有するバイポーラトラ
ンジスタを形成することができる。
成された外部ベース引き出し電極となるポリシリコン膜
７とコレクタ層３に接するように、かつ開口部１１内を
埋め込むようにベース層１２を形成し、ベース層１２内
にコレクタ層３を形成するようにしたため、外部ベース
領域と内部ベース領域を安定に接続することができ、し
かも、浅くかつ薄いベース接合を有するバイポーラトラ
ンジスタを形成することができる。
なお、」１記実施例では、開口部９内のポリシリコン膜
７側壁に熱酸化によりシリコン酸化膜１０を形成してポ
リシリコン膜７側壁を絶縁する場合について説明したが
、本発明はこれに限定されるものではなく、第２図（ａ
）に示すように、例えばＣＶＤ法により開口部９内を覆
うようにＳｉＯ□を堆積してシリコン酸化膜２０を形成
した後、例えばＲＩＥによりシリコン酸化膜２０をエッ
チバックしてポリシリコン膜７側壁にサイドウオール２
０ａを形成してポリシリコン膜７側壁を絶縁する場合で
あってもよい。
７側壁に熱酸化によりシリコン酸化膜１０を形成してポ
リシリコン膜７側壁を絶縁する場合について説明したが
、本発明はこれに限定されるものではなく、第２図（ａ
）に示すように、例えばＣＶＤ法により開口部９内を覆
うようにＳｉＯ□を堆積してシリコン酸化膜２０を形成
した後、例えばＲＩＥによりシリコン酸化膜２０をエッ
チバックしてポリシリコン膜７側壁にサイドウオール２
０ａを形成してポリシリコン膜７側壁を絶縁する場合で
あってもよい。
上記実施例は、イオン注入及び熱拡散によりベース層１
２内にエミッタ拡散層１３を形式する場合について説明
したが、本発明はこれに限定されるものではなく、第３
図に示すように、ベース層１２上に例えば低温ＣＶＤ法
（ＭＢ２法等でもよい）等の成長法によりエミッタ層２
１を形成する場合であってもよい。
２内にエミッタ拡散層１３を形式する場合について説明
したが、本発明はこれに限定されるものではなく、第３
図に示すように、ベース層１２上に例えば低温ＣＶＤ法
（ＭＢ２法等でもよい）等の成長法によりエミッタ層２
１を形成する場合であってもよい。
上記実施例は、ベース層１２の形成を選択的なエビ・ポ
リ成長により形成する場合について説明したが、本発明
はこれに限定されるものではなく、第４図（ａ）に示す
ように、非選択的なエビ・ポリ成長によりシリコン酸化
膜８．１０上にもポリＳｊを成長させてポリシリコン層
２２を形成した後、第４図（ｂ）に示すように、不要な
ポリシリコン層２２をエッヂング除去することによりベ
ース層２３を形成する場合であってもよい。
リ成長により形成する場合について説明したが、本発明
はこれに限定されるものではなく、第４図（ａ）に示す
ように、非選択的なエビ・ポリ成長によりシリコン酸化
膜８．１０上にもポリＳｊを成長させてポリシリコン層
２２を形成した後、第４図（ｂ）に示すように、不要な
ポリシリコン層２２をエッヂング除去することによりベ
ース層２３を形成する場合であってもよい。
上記各実施例は、Ｓｉからなるベース層１２．２３を用
いる場合について説明したが、本発明はこれに限定され
るものではなく、ベース層１２．２３のバンドギャップ
がエミッタ拡散層１３（エミッタ層２１）よりも狭くな
るようにＳ ］ Ｘ Ｇ ｅ ｔ−Ｘ（０＜ Ｘ ＜１
）からなるベース層１２．２３を用いる場合であっても
よく、この場合、ナローギャップヘテロバイポーラトラ
ンジスタを実現することができる。
いる場合について説明したが、本発明はこれに限定され
るものではなく、ベース層１２．２３のバンドギャップ
がエミッタ拡散層１３（エミッタ層２１）よりも狭くな
るようにＳ ］ Ｘ Ｇ ｅ ｔ−Ｘ（０＜ Ｘ ＜１
）からなるベース層１２．２３を用いる場合であっても
よく、この場合、ナローギャップヘテロバイポーラトラ
ンジスタを実現することができる。
本発明によれば、外部ベース領域と内部ベース領域の接
続が不安定にならず、しかも、浅くかつ薄いベース接合
を有するバイポーラトランジスタを形成することができ
るという効果がある。
続が不安定にならず、しかも、浅くかつ薄いベース接合
を有するバイポーラトランジスタを形成することができ
るという効果がある。
第１図は本発明に係る半導体装置の製造方法の一実施例
の製造方法を説明する図、 第２図〜第４図は他の実施例の製造方法を説明する図、 第５図は従来例の製造方法を説明する図、第６図は従来
例の課題を説明する図である。 ３・・・・・・コレクタ層、 ５・・・・・・シリコン酸化膜、 ６・・・・・・シリコン窒化膜、 ７・・・・・・ポリシリコン膜、 ８・・・・・・シリコン酸化膜、 ９・・・・・・開口部、 １０・・・・・・シリコン酸化膜、 １１・・・・・・開口部、 １２・・・・・・ベース層、 １３・・・・・・エミッタ拡散層、 ２１・・・・・・エミッタ層、 ２３・・・・・・ベース層。 他の実施例の製造方法を説明する図 第２図 Φ ２１：エミッタ層 他の実施例の製造方法を説明する図 第３図
の製造方法を説明する図、 第２図〜第４図は他の実施例の製造方法を説明する図、 第５図は従来例の製造方法を説明する図、第６図は従来
例の課題を説明する図である。 ３・・・・・・コレクタ層、 ５・・・・・・シリコン酸化膜、 ６・・・・・・シリコン窒化膜、 ７・・・・・・ポリシリコン膜、 ８・・・・・・シリコン酸化膜、 ９・・・・・・開口部、 １０・・・・・・シリコン酸化膜、 １１・・・・・・開口部、 １２・・・・・・ベース層、 １３・・・・・・エミッタ拡散層、 ２１・・・・・・エミッタ層、 ２３・・・・・・ベース層。 他の実施例の製造方法を説明する図 第２図 Φ ２１：エミッタ層 他の実施例の製造方法を説明する図 第３図
Claims (3)
- （１）コレクタ層（３）上に少なくとも第１の絶縁膜（
５、６）、導電性膜（７）及び第２の絶縁膜（８）を順
次形成する工程と、 該第２の絶縁膜（８）及び該導電性膜（７）を選択的に
エッチングして第１の開口部（９）を形成する工程と、 該第１の開口部（９）内の該導電性膜（７）側壁に第３
の絶縁膜（１０）を形成する工程と、該第１の開口部（
９）内の該第１の絶縁膜 （５、６）を選択的にエッチングして該導電性膜（７）
下まで達する第２の開口部（１１）を形成する工程と、 該第２の開口部（１１）内にベース層（１２、２３）を
形成する工程と、 該ベース層（１２、２３）内または該ベース層（１２、
２３）上にエミッタ層（１３、２１）を形成する工程と
を含むことを特徴とする半導体装置の製造方法。 - （２）前記ベース層（１２、２３）が前記エミッタ層（
１３、２１）よりも狭いバンドギャップを有する半導体
材料からなることを特徴とする請求項１記載の半導体装
置の製造方法。 - （３）前記エミッタ層（１３、２１）がＳｉからなり、
前記ベース層（１２、２３）がＳｉ＿ｘＧｅ＿１＿−＿
ｘ（０＜ｘ＜１）からなることを特徴とする請求項２記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02126413A JP3107806B2 (ja) | 1990-05-16 | 1990-05-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02126413A JP3107806B2 (ja) | 1990-05-16 | 1990-05-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0425028A true JPH0425028A (ja) | 1992-01-28 |
| JP3107806B2 JP3107806B2 (ja) | 2000-11-13 |
Family
ID=14934552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02126413A Expired - Fee Related JP3107806B2 (ja) | 1990-05-16 | 1990-05-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3107806B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5324116A (en) * | 1992-08-20 | 1994-06-28 | Nippon Thompson Co., Ltd. | Linear motion rolling guide unit |
| US5358336A (en) * | 1992-08-20 | 1994-10-25 | Nippon Thompson Co., Ltd. | Linear motion rolling guide unit |
| US7374339B2 (en) | 2001-09-21 | 2008-05-20 | Thk Co., Ltd. | Seal device for a guide device and guide device |
| US11260486B2 (en) | 2016-08-01 | 2022-03-01 | Smw-Autoblok Spannsysteme Gmbh | Clamping fixture, in particular a vice |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101825741B1 (ko) | 2017-11-03 | 2018-02-05 | 이상철 | 박형 실린더 제작을 위한 기계 가공 방법 |
-
1990
- 1990-05-16 JP JP02126413A patent/JP3107806B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5324116A (en) * | 1992-08-20 | 1994-06-28 | Nippon Thompson Co., Ltd. | Linear motion rolling guide unit |
| US5358336A (en) * | 1992-08-20 | 1994-10-25 | Nippon Thompson Co., Ltd. | Linear motion rolling guide unit |
| US7374339B2 (en) | 2001-09-21 | 2008-05-20 | Thk Co., Ltd. | Seal device for a guide device and guide device |
| US11260486B2 (en) | 2016-08-01 | 2022-03-01 | Smw-Autoblok Spannsysteme Gmbh | Clamping fixture, in particular a vice |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3107806B2 (ja) | 2000-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2530784B2 (ja) | 自己整合エピタキシャル・ベ―ス・トランジスタの製造方法 | |
| JP2720793B2 (ja) | 半導体装置の製造方法 | |
| JP2629644B2 (ja) | 半導体装置の製造方法 | |
| JPH03178133A (ja) | バイポーラ・トランジスタとその製作方法 | |
| JPH04330730A (ja) | 半導体装置及びその製造方法 | |
| JP2001023999A (ja) | 自己整合性バイポーラ・トランジスタの製造方法 | |
| JPH0425028A (ja) | 半導体装置の製造方法 | |
| JP2550906B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08274108A (ja) | 半導体装置及びその製造方法 | |
| JPH02283028A (ja) | 半導体装置及びその製造方法 | |
| JP2669377B2 (ja) | 半導体装置の製造方法 | |
| JPH01246874A (ja) | バイポーラトランジスタおよびバイポーラトランジスタの製法 | |
| JP3193736B2 (ja) | 半導体装置とその製造方法 | |
| JPH07235547A (ja) | 半導体集積回路の製造方法 | |
| JPH1092837A (ja) | バイポーラトランジスタの製造方法 | |
| JP2812298B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS6378569A (ja) | 半導体装置の製造方法 | |
| JPH04113627A (ja) | バイポーラトランジスタの製造方法 | |
| JPH034539A (ja) | 半導体装置及びその製造方法 | |
| JPH04137733A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPH1092831A (ja) | バイポーラトランジスタの製造方法 | |
| JPH10125691A (ja) | 半導体装置の製造方法 | |
| JPH1092832A (ja) | バイポーラトランジスタの製造方法 | |
| JPH022628A (ja) | バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |