JPH1092832A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH1092832A JPH1092832A JP24517996A JP24517996A JPH1092832A JP H1092832 A JPH1092832 A JP H1092832A JP 24517996 A JP24517996 A JP 24517996A JP 24517996 A JP24517996 A JP 24517996A JP H1092832 A JPH1092832 A JP H1092832A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- layer
- polycrystalline silicon
- type
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 ベース抵抗の低減と高い遮断周波数とを両立
させることができるバイポーラトランジスタの製造方法
を提供する。 【解決手段】 第２のＮ型シリコン層８成長後に熱処理
を行い、多結晶シリコン層３のひさしから成長したＮ型
多結晶シリコン層９にボロンを十分に拡散させ、高濃度
にドープするようにしたので、シリコンゲルマニウムベ
ース層１０の成長後の熱処理が不要となる。
させることができるバイポーラトランジスタの製造方法
を提供する。 【解決手段】 第２のＮ型シリコン層８成長後に熱処理
を行い、多結晶シリコン層３のひさしから成長したＮ型
多結晶シリコン層９にボロンを十分に拡散させ、高濃度
にドープするようにしたので、シリコンゲルマニウムベ
ース層１０の成長後の熱処理が不要となる。
Description
【０００１】
【発明の属する技術分野】本発明は、バイポーラトラン
ジスタの製造方法に係り、特に、ベース層の形成にエピ
タキシャル成長技術を用いる、自己整合型バイポーラト
ランジスタの製造方法に関するものである。
ジスタの製造方法に係り、特に、ベース層の形成にエピ
タキシャル成長技術を用いる、自己整合型バイポーラト
ランジスタの製造方法に関するものである。
【０００２】
【従来の技術】近年、バイポーラトランジスタのベース
層の薄膜化を図るために、ベース層の形成をエピタキシ
ャル成長法によって行う製造方法が提案されてきてい
る。かかるエピタキシャル成長法では、従来のイオン注
入法で発生するチャネリングの問題、イオン注入ダメー
ジに伴う増速拡散の問題等が解決され、極薄いベース層
が実現できる。また、このエピタキシャル成長法では、
ベース層の厚み及び不純物濃度を全く独立に制御でき、
ベース層をＳｉＧｅ合金とすることにより、ヘテロ接合
バイポーラトランジスタが実現できるという利点も有し
ている。
層の薄膜化を図るために、ベース層の形成をエピタキシ
ャル成長法によって行う製造方法が提案されてきてい
る。かかるエピタキシャル成長法では、従来のイオン注
入法で発生するチャネリングの問題、イオン注入ダメー
ジに伴う増速拡散の問題等が解決され、極薄いベース層
が実現できる。また、このエピタキシャル成長法では、
ベース層の厚み及び不純物濃度を全く独立に制御でき、
ベース層をＳｉＧｅ合金とすることにより、ヘテロ接合
バイポーラトランジスタが実現できるという利点も有し
ている。
【０００３】このような自己整合型バイポーラトランジ
スタ構造のベース層の形成を、選択的なエピタキシャル
成長法により行う製造方法の一例として、エミッタをシ
リコン、ベースをシリコンゲルマニウムで構成し、ベー
ス内の不純物濃度をエミッタ内のそれよりも高くした構
造とするものが、例えば、本願発明者等によって既に特
願平７−１４２１５３号として提案されている。
スタ構造のベース層の形成を、選択的なエピタキシャル
成長法により行う製造方法の一例として、エミッタをシ
リコン、ベースをシリコンゲルマニウムで構成し、ベー
ス内の不純物濃度をエミッタ内のそれよりも高くした構
造とするものが、例えば、本願発明者等によって既に特
願平７−１４２１５３号として提案されている。
【０００４】以下、その製造方法を図４及び図５を参照
しながら説明する。図４は従来のバイポーラトランジス
タの製造工程断面図（その１）、図５はそのバイポーラ
トランジスタの製造工程断面図（その２）である。 （１）まず、Ｐ型のシリコン基板に、Ｎ+ 型埋め込み拡
散層を形成後（図示なし）、その上に、図４（ａ）に示
すように、コレクタ層となる第１のＮ型シリコン層３１
を成長する。その第１のＮ型シリコン層３１上に第１の
シリコン酸化膜３２、多結晶シリコン層３３、第２のシ
リコン酸化膜３４を順次形成する。次に、多結晶シリコ
ン層３３内にボロンをイオン注入しアニールを行った
後、シリコン窒化膜３５を形成する。
しながら説明する。図４は従来のバイポーラトランジス
タの製造工程断面図（その１）、図５はそのバイポーラ
トランジスタの製造工程断面図（その２）である。 （１）まず、Ｐ型のシリコン基板に、Ｎ+ 型埋め込み拡
散層を形成後（図示なし）、その上に、図４（ａ）に示
すように、コレクタ層となる第１のＮ型シリコン層３１
を成長する。その第１のＮ型シリコン層３１上に第１の
シリコン酸化膜３２、多結晶シリコン層３３、第２のシ
リコン酸化膜３４を順次形成する。次に、多結晶シリコ
ン層３３内にボロンをイオン注入しアニールを行った
後、シリコン窒化膜３５を形成する。
【０００５】（２）次に、図４（ｂ）に示すように、シ
リコン窒化膜３５、第２のシリコン酸化膜３４、多結晶
シリコン層３３を公知のリソグラフィ技術および異方性
ドライエッチング技術によりパターニングして、エミッ
タ開口部３６を形成する。 （３）次に、図４（ｃ）に示すように、エミッタ開口部
３６側壁に窒化シリコンからなるサイドウォール３７を
形成した後、等方性のウェットエッチングにより、開口
内部の第１のシリコン酸化膜３２を除去するとともに、
開口端から後退させる。
リコン窒化膜３５、第２のシリコン酸化膜３４、多結晶
シリコン層３３を公知のリソグラフィ技術および異方性
ドライエッチング技術によりパターニングして、エミッ
タ開口部３６を形成する。 （３）次に、図４（ｃ）に示すように、エミッタ開口部
３６側壁に窒化シリコンからなるサイドウォール３７を
形成した後、等方性のウェットエッチングにより、開口
内部の第１のシリコン酸化膜３２を除去するとともに、
開口端から後退させる。
【０００６】（４）次に、図５（ａ）に示すように、選
択ＣＶＤ成長技術を用いて第１のＮ型シリコン層３１上
に、第２のＮ型シリコン層３８、その一部に高濃度のボ
ロンをドープしたシリコンゲルマニウムベース層３９、
低濃度エミッタ層となる第３のＮ型シリコン層４０を順
次エピタキシャル成長させる。この時、多結晶シリコン
層３３のひさしから、エピタキシャル層と同様の厚みの
Ｎ型多結晶シリコン層４１、多結晶シリコンゲルマニウ
ム層４２が成長し、エピタキシャル層とこれら多結晶層
とが接続される。
択ＣＶＤ成長技術を用いて第１のＮ型シリコン層３１上
に、第２のＮ型シリコン層３８、その一部に高濃度のボ
ロンをドープしたシリコンゲルマニウムベース層３９、
低濃度エミッタ層となる第３のＮ型シリコン層４０を順
次エピタキシャル成長させる。この時、多結晶シリコン
層３３のひさしから、エピタキシャル層と同様の厚みの
Ｎ型多結晶シリコン層４１、多結晶シリコンゲルマニウ
ム層４２が成長し、エピタキシャル層とこれら多結晶層
とが接続される。
【０００７】（５）次に、図５（ｂ）に示すように、窒
化シリコンからなるサイドウォール３７の側壁に、酸化
シリコンからなるサイドウォール４３を形成した後、Ｎ
+ 多結晶シリコン層４４を形成し、パターニングを行
う。次に、第３のシリコン酸化膜４５を形成後、熱処理
を行う。この際、高濃度にドープされた多結晶シリコン
層３３からのボロンの拡散により、Ｎ型多結晶シリコン
層４１はＰ型化され、シリコンゲルマニウムベース層３
９と多結晶シリコン層３３との電気的な導通がとられ
る。
化シリコンからなるサイドウォール３７の側壁に、酸化
シリコンからなるサイドウォール４３を形成した後、Ｎ
+ 多結晶シリコン層４４を形成し、パターニングを行
う。次に、第３のシリコン酸化膜４５を形成後、熱処理
を行う。この際、高濃度にドープされた多結晶シリコン
層３３からのボロンの拡散により、Ｎ型多結晶シリコン
層４１はＰ型化され、シリコンゲルマニウムベース層３
９と多結晶シリコン層３３との電気的な導通がとられ
る。
【０００８】その後、ベース、エミッタ、コレクタとの
コンタクトをとるための開口及びメタライゼーション等
を行うことにより、バイポーラトランジスタが得られる
（図示せず）。
コンタクトをとるための開口及びメタライゼーション等
を行うことにより、バイポーラトランジスタが得られる
（図示せず）。
【０００９】
【発明が解決しようとする課題】しかしながら、上記し
た従来のバイポーラトランジスタの製造方法では、シリ
コンゲルマニウムベース層と多結晶シリコン層との導通
を低抵抗でとり、トランジスタのベース抵抗を下げるた
めには、多結晶シリコン層のひさしから成長したＮ型多
結晶シリコン層にボロンを十分に拡散させ、高濃度にド
ープする必要があるため、８００℃で３０分程度の熱処
理が必要であった。
た従来のバイポーラトランジスタの製造方法では、シリ
コンゲルマニウムベース層と多結晶シリコン層との導通
を低抵抗でとり、トランジスタのベース抵抗を下げるた
めには、多結晶シリコン層のひさしから成長したＮ型多
結晶シリコン層にボロンを十分に拡散させ、高濃度にド
ープする必要があるため、８００℃で３０分程度の熱処
理が必要であった。
【００１０】このような熱処理を行うと、シリコンゲル
マニウムベース層内のボロンの拡散も同時に起こり、最
終のベース幅が増加してしまい、トランジスタの遮断周
波数を低下させるという問題があり、従来技術では、ベ
ース抵抗の低減と高い遮断周波数とを両立させるのに難
があった。本発明は、上記問題点を除去し、ベース抵抗
の低減と高い遮断周波数とを両立させることができるバ
イポーラトランジスタの製造方法を提供することを目的
とする。
マニウムベース層内のボロンの拡散も同時に起こり、最
終のベース幅が増加してしまい、トランジスタの遮断周
波数を低下させるという問題があり、従来技術では、ベ
ース抵抗の低減と高い遮断周波数とを両立させるのに難
があった。本発明は、上記問題点を除去し、ベース抵抗
の低減と高い遮断周波数とを両立させることができるバ
イポーラトランジスタの製造方法を提供することを目的
とする。
【００１１】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）バイポーラトランジスタの製造方法において、第
１の第１導電型のシリコン層上に第１の絶縁膜を形成す
る工程と、前記第１の絶縁膜上に第１の多結晶シリコン
層を形成する工程と、前記第１の多結晶シリコン層に第
２導電型の不純物をドープする工程と、前記第１の多結
晶シリコン層上に第２の絶縁膜を形成する工程と、前記
第２の絶縁膜と前記第１の多結晶シリコン層の所定の一
部を除去し開口部を形成する工程と、前記開口部の側壁
に第３の絶縁膜からなるサイドウォールを形成する工程
と、前記開口部および開口外周部の前記第１の絶縁膜を
除去し第１の多結晶シリコン層からなるひさし部分を形
成する工程と、前記開口部に露出した前記第１の第１導
電型のシリコン層上に、第２の第１導電型のシリコン層
を成長させるとともに、前記第１の多結晶シリコン層の
ひさし部分から第２の多結晶シリコン層を成長させる工
程と、熱処理により前記第１の多結晶シリコン層から第
２の多結晶シリコン層へ第２導電型の不純物を拡散させ
る工程と、第２導電型の不純物を少なくともその一部に
含むベース層、シリコン層を順次成長する工程とを施す
ようにしたものである。
成するために、 （１）バイポーラトランジスタの製造方法において、第
１の第１導電型のシリコン層上に第１の絶縁膜を形成す
る工程と、前記第１の絶縁膜上に第１の多結晶シリコン
層を形成する工程と、前記第１の多結晶シリコン層に第
２導電型の不純物をドープする工程と、前記第１の多結
晶シリコン層上に第２の絶縁膜を形成する工程と、前記
第２の絶縁膜と前記第１の多結晶シリコン層の所定の一
部を除去し開口部を形成する工程と、前記開口部の側壁
に第３の絶縁膜からなるサイドウォールを形成する工程
と、前記開口部および開口外周部の前記第１の絶縁膜を
除去し第１の多結晶シリコン層からなるひさし部分を形
成する工程と、前記開口部に露出した前記第１の第１導
電型のシリコン層上に、第２の第１導電型のシリコン層
を成長させるとともに、前記第１の多結晶シリコン層の
ひさし部分から第２の多結晶シリコン層を成長させる工
程と、熱処理により前記第１の多結晶シリコン層から第
２の多結晶シリコン層へ第２導電型の不純物を拡散させ
る工程と、第２導電型の不純物を少なくともその一部に
含むベース層、シリコン層を順次成長する工程とを施す
ようにしたものである。
【００１２】このように、第２のＮ型シリコン層成長後
に熱処理を行い、多結晶シリコン層のひさしから成長し
たＮ型多結晶シリコン層にボロンを十分に拡散させ、高
濃度にドープするようにしたので、シリコンゲルマニウ
ムベース層成長後の熱処理が不要となる。従って、シリ
コンゲルマニウムベース内のボロンの拡散が抑えられ、
ベース抵抗の低減と高い遮断周波数とが両立できる。
に熱処理を行い、多結晶シリコン層のひさしから成長し
たＮ型多結晶シリコン層にボロンを十分に拡散させ、高
濃度にドープするようにしたので、シリコンゲルマニウ
ムベース層成長後の熱処理が不要となる。従って、シリ
コンゲルマニウムベース内のボロンの拡散が抑えられ、
ベース抵抗の低減と高い遮断周波数とが両立できる。
【００１３】（２）バイポーラトランジスタの製造方法
において、第１の第１導電型のシリコン層上に第１の絶
縁膜を形成する工程と、前記第１の絶縁膜上に第１の多
結晶シリコン層を形成する工程と、前記第１の多結晶シ
リコン層に第２導電型の不純物をドープする工程と、前
記第１の多結晶シリコン層上に第２の絶縁膜を形成する
工程と、前記第２の絶縁膜と第１の多結晶シリコン層の
所定の一部を除去し開口部を形成する工程と、前記開口
部の側壁に第３の絶縁膜からなるサイドウォールを形成
する工程と、前記開口部および開口外周部の前記第１の
絶縁膜を除去し第１の多結晶シリコン層からなるひさし
部分を形成する工程と、前記開口部に露出した第１の第
１導電型のシリコン層上に、第２の第１導電型のシリコ
ン層を成長させるとともに、前記第１の多結晶シリコン
層のひさし部分から第２の多結晶シリコン層を成長さ
せ、前記第２の第１導電型のシリコン層と第２の多結晶
シリコン層とを接続させる工程と、熱処理により、前記
第１の多結晶シリコン層から第２の多結晶シリコン層お
よび第２の第１導電型のシリコン層へ第２導電型の不純
物を拡散させる工程と、第２導電型の不純物を少なくと
もその一部に含むベース層、シリコン層を順次成長する
工程とを施すようにしたものである。
において、第１の第１導電型のシリコン層上に第１の絶
縁膜を形成する工程と、前記第１の絶縁膜上に第１の多
結晶シリコン層を形成する工程と、前記第１の多結晶シ
リコン層に第２導電型の不純物をドープする工程と、前
記第１の多結晶シリコン層上に第２の絶縁膜を形成する
工程と、前記第２の絶縁膜と第１の多結晶シリコン層の
所定の一部を除去し開口部を形成する工程と、前記開口
部の側壁に第３の絶縁膜からなるサイドウォールを形成
する工程と、前記開口部および開口外周部の前記第１の
絶縁膜を除去し第１の多結晶シリコン層からなるひさし
部分を形成する工程と、前記開口部に露出した第１の第
１導電型のシリコン層上に、第２の第１導電型のシリコ
ン層を成長させるとともに、前記第１の多結晶シリコン
層のひさし部分から第２の多結晶シリコン層を成長さ
せ、前記第２の第１導電型のシリコン層と第２の多結晶
シリコン層とを接続させる工程と、熱処理により、前記
第１の多結晶シリコン層から第２の多結晶シリコン層お
よび第２の第１導電型のシリコン層へ第２導電型の不純
物を拡散させる工程と、第２導電型の不純物を少なくと
もその一部に含むベース層、シリコン層を順次成長する
工程とを施すようにしたものである。
【００１４】このように、第２のＮ型シリコン層成長時
に、第２のＮ型シリコン層とＮ型多結晶シリコン層を接
続するようにしたので、熱処理により高濃度にドープさ
れた多結晶シリコン層からＮ型多結晶シリコン層だけで
はなく、第２のＮ型シリコン層へもボロンは拡散し、第
２のＮ型シリコン層の周辺部分にＰ型拡散領域が形成さ
れる。
に、第２のＮ型シリコン層とＮ型多結晶シリコン層を接
続するようにしたので、熱処理により高濃度にドープさ
れた多結晶シリコン層からＮ型多結晶シリコン層だけで
はなく、第２のＮ型シリコン層へもボロンは拡散し、第
２のＮ型シリコン層の周辺部分にＰ型拡散領域が形成さ
れる。
【００１５】従って、シリコンゲルマニウムベース層と
多結晶シリコン層との電気的な導通がより低抵抗で得ら
れ、トランジスタの高速動作を実現する上で重要な、ベ
ース抵抗の更なる低減が可能となる。
多結晶シリコン層との電気的な導通がより低抵抗で得ら
れ、トランジスタの高速動作を実現する上で重要な、ベ
ース抵抗の更なる低減が可能となる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照しながら詳細に説明する。図１は本発明の第
１実施例を示すバイポーラトランジスタの製造工程断面
図（その１）、図２はそのバイポーラトランジスタの製
造工程断面図（その２）である。ここでは、主要部分の
みを示した工程断面図に従い、本発明の第１実施例のバ
イポーラトランジスタの製造方法について説明する。
て図を参照しながら詳細に説明する。図１は本発明の第
１実施例を示すバイポーラトランジスタの製造工程断面
図（その１）、図２はそのバイポーラトランジスタの製
造工程断面図（その２）である。ここでは、主要部分の
みを示した工程断面図に従い、本発明の第１実施例のバ
イポーラトランジスタの製造方法について説明する。
【００１７】（１）まず、Ｐ型のシリコン基板に、Ｎ+
型埋め込み拡散層を形成後（図示なし）、その上に、図
１（ａ）に示すように、コレクタ層となる第１のＮ型シ
リコン層１を形成する。次に、その第１のＮ型シリコン
層１上に１５０ｎｍの厚みの第１のシリコン酸化膜２、
多結晶シリコン層（第１の多結晶シリコン層）３、第２
のシリコン酸化膜４を順次形成する。次に、多結晶シリ
コン層３内にボロンをイオン注入しアニールを行い、５
×１０20ｃｍ-3程度のボロンをドープした後、シリコン
窒化膜５を形成する。
型埋め込み拡散層を形成後（図示なし）、その上に、図
１（ａ）に示すように、コレクタ層となる第１のＮ型シ
リコン層１を形成する。次に、その第１のＮ型シリコン
層１上に１５０ｎｍの厚みの第１のシリコン酸化膜２、
多結晶シリコン層（第１の多結晶シリコン層）３、第２
のシリコン酸化膜４を順次形成する。次に、多結晶シリ
コン層３内にボロンをイオン注入しアニールを行い、５
×１０20ｃｍ-3程度のボロンをドープした後、シリコン
窒化膜５を形成する。
【００１８】（２）次に、図１（ｂ）に示すように、シ
リコン窒化膜５、第２のシリコン酸化膜４、多結晶シリ
コン層３を公知のリソグラフィ技術及び異方性ドライエ
ッチング技術によりパターニングして、エミッタ開口部
６を形成する。 （３）次に、図１（ｃ）に示すように、エミッタ開口部
６側壁に窒化シリコンからなるサイドウォール７を形成
後、弗酸溶液を用いた等方性のウェットエッチングによ
り、開口内部の第１のシリコン酸化膜２を除去するとと
もに、開口端から２００ｎｍ程度後退させる。次に、選
択ＣＶＤ成長技術を用いて第１のＮ型シリコン層１上
に、厚み約５０ｎｍの第２のＮ型シリコン層８をエピタ
キシャル成長させる。この成長中に、多結晶シリコン層
３のひさしから、エピタキシャル層と同様の厚みのＮ型
多結晶シリコン層（第２の多結晶シリコン層）９が成長
する。次に、窒素雰囲気中で、８００℃で３０分程度の
熱処理を行い、高濃度にドープされた多結晶シリコン層
３からのボロンの拡散により、Ｎ型多結晶シリコン層９
をＰ型化する。
リコン窒化膜５、第２のシリコン酸化膜４、多結晶シリ
コン層３を公知のリソグラフィ技術及び異方性ドライエ
ッチング技術によりパターニングして、エミッタ開口部
６を形成する。 （３）次に、図１（ｃ）に示すように、エミッタ開口部
６側壁に窒化シリコンからなるサイドウォール７を形成
後、弗酸溶液を用いた等方性のウェットエッチングによ
り、開口内部の第１のシリコン酸化膜２を除去するとと
もに、開口端から２００ｎｍ程度後退させる。次に、選
択ＣＶＤ成長技術を用いて第１のＮ型シリコン層１上
に、厚み約５０ｎｍの第２のＮ型シリコン層８をエピタ
キシャル成長させる。この成長中に、多結晶シリコン層
３のひさしから、エピタキシャル層と同様の厚みのＮ型
多結晶シリコン層（第２の多結晶シリコン層）９が成長
する。次に、窒素雰囲気中で、８００℃で３０分程度の
熱処理を行い、高濃度にドープされた多結晶シリコン層
３からのボロンの拡散により、Ｎ型多結晶シリコン層９
をＰ型化する。
【００１９】（４）次に、図２（ａ）に示すように、選
択ＣＶＤ成長技術を用いて第２のＮ型シリコン層８上
に、その一部に高濃度のボロンをドープした厚み５０ｎ
ｍのシリコンゲルマニウムベース層１０をエピタキシャ
ル成長させる。この時、Ｎ型多結晶シリコン層９の底部
から、シリコンゲルマニウムベース層１０と同様の厚み
の多結晶シリコンゲルマニウム層１１が成長し、シリコ
ンゲルマニウムベース層１０と多結晶シリコンゲルマニ
ウム層１１とは接続する。続いて、シリコンゲルマニウ
ムベース層１０上に、厚み５０ｎｍの低濃度エミッタ層
となる第３のＮ型シリコン層１２をエピタキシャル成長
させる。
択ＣＶＤ成長技術を用いて第２のＮ型シリコン層８上
に、その一部に高濃度のボロンをドープした厚み５０ｎ
ｍのシリコンゲルマニウムベース層１０をエピタキシャ
ル成長させる。この時、Ｎ型多結晶シリコン層９の底部
から、シリコンゲルマニウムベース層１０と同様の厚み
の多結晶シリコンゲルマニウム層１１が成長し、シリコ
ンゲルマニウムベース層１０と多結晶シリコンゲルマニ
ウム層１１とは接続する。続いて、シリコンゲルマニウ
ムベース層１０上に、厚み５０ｎｍの低濃度エミッタ層
となる第３のＮ型シリコン層１２をエピタキシャル成長
させる。
【００２０】（５）次に、図２（ｂ）に示すように、窒
化シリコンからなるサイドウォール７の側壁に、酸化シ
リコンからなるサイドウォール１３を形成した後、Ｎ+
多結晶シリコンエミッタ層１４を形成し、パターニング
を行う。次に、第３のシリコン酸化膜１５を形成する。
その後、ベース、エミッタ、コレクタとのコンタクトを
とるための開口及びメタライゼーション等を行うことに
より、バイポーラトランジスタが得られる（図示な
し）。
化シリコンからなるサイドウォール７の側壁に、酸化シ
リコンからなるサイドウォール１３を形成した後、Ｎ+
多結晶シリコンエミッタ層１４を形成し、パターニング
を行う。次に、第３のシリコン酸化膜１５を形成する。
その後、ベース、エミッタ、コレクタとのコンタクトを
とるための開口及びメタライゼーション等を行うことに
より、バイポーラトランジスタが得られる（図示な
し）。
【００２１】このように、第１実施例によれば、第２の
Ｎ型シリコン層成長後に熱処理を行い、多結晶シリコン
層のひさしから成長したＮ型多結晶シリコン層にボロン
を十分に拡散させ、高濃度にドープするようにしたの
で、シリコンゲルマニウムベース層成長後の熱処理が不
要となる。従って、シリコンゲルマニウムベース内のボ
ロンの拡散が抑えられ、ベース抵抗の低減と高い遮断周
波数とが両立できる。
Ｎ型シリコン層成長後に熱処理を行い、多結晶シリコン
層のひさしから成長したＮ型多結晶シリコン層にボロン
を十分に拡散させ、高濃度にドープするようにしたの
で、シリコンゲルマニウムベース層成長後の熱処理が不
要となる。従って、シリコンゲルマニウムベース内のボ
ロンの拡散が抑えられ、ベース抵抗の低減と高い遮断周
波数とが両立できる。
【００２２】次に、本発明の第２実施例のバイポーラト
ランジスタの製造方法について説明する。図３は本発明
の第２実施例を示すバイポーラトランジスタの要部断面
図である。なお、第１実施例と同じ部分については同じ
符号を付してそれらの説明は省略する。
ランジスタの製造方法について説明する。図３は本発明
の第２実施例を示すバイポーラトランジスタの要部断面
図である。なお、第１実施例と同じ部分については同じ
符号を付してそれらの説明は省略する。
【００２３】この実施例では、図３に示すように、第１
実施例と同様の工程を経た後、選択ＣＶＤ成長技術を用
いて、コレクタ層となる第１のＮ型シリコン層１上に、
厚み８０ｎｍの第２のＮ型シリコン層２１をエピタキシ
ャル成長させる。この成長中に、多結晶シリコン層３の
ひさしから、エピタキシャル層と同様の厚みのＮ型多結
晶シリコン層２２が成長し、第２のＮ型シリコン層２１
とＮ型多結晶シリコン層２２とが接続される。
実施例と同様の工程を経た後、選択ＣＶＤ成長技術を用
いて、コレクタ層となる第１のＮ型シリコン層１上に、
厚み８０ｎｍの第２のＮ型シリコン層２１をエピタキシ
ャル成長させる。この成長中に、多結晶シリコン層３の
ひさしから、エピタキシャル層と同様の厚みのＮ型多結
晶シリコン層２２が成長し、第２のＮ型シリコン層２１
とＮ型多結晶シリコン層２２とが接続される。
【００２４】続いて、窒素雰囲気中で、９００℃で３０
分程度の熱処理を行い、高濃度にドープされた多結晶シ
リコン層３からのボロンの拡散により、Ｎ型多結晶シリ
コン層２２をＰ型化するとともに、第２のＮ型シリコン
層２１の周辺部分にＰ型拡散領域２３を形成する。続い
て、第２のＮ型シリコン層２１上に、その一部に高濃度
のボロンをドープしたシリコンゲルマニウムベース層２
４、低濃度エミッタ層となる第３のＮ型シリコン層２５
を順次エピタキシャル成長させる。
分程度の熱処理を行い、高濃度にドープされた多結晶シ
リコン層３からのボロンの拡散により、Ｎ型多結晶シリ
コン層２２をＰ型化するとともに、第２のＮ型シリコン
層２１の周辺部分にＰ型拡散領域２３を形成する。続い
て、第２のＮ型シリコン層２１上に、その一部に高濃度
のボロンをドープしたシリコンゲルマニウムベース層２
４、低濃度エミッタ層となる第３のＮ型シリコン層２５
を順次エピタキシャル成長させる。
【００２５】以下、第１実施例と同様の工程を経ること
により、バイポーラトランジスタが得られる。このよう
に、第２実施例では、第２のＮ型シリコン層成長時に、
第２のＮ型シリコン層とＮ型多結晶シリコン層を接続す
るようにしたので、熱処理により高濃度にドープされた
多結晶シリコン層からＮ型多結晶シリコン層だけではな
く、第２のＮ型シリコン層へもボロンは拡散し、第２の
Ｎ型シリコン層の周辺部分にＰ型拡散領域が形成され
る。
により、バイポーラトランジスタが得られる。このよう
に、第２実施例では、第２のＮ型シリコン層成長時に、
第２のＮ型シリコン層とＮ型多結晶シリコン層を接続す
るようにしたので、熱処理により高濃度にドープされた
多結晶シリコン層からＮ型多結晶シリコン層だけではな
く、第２のＮ型シリコン層へもボロンは拡散し、第２の
Ｎ型シリコン層の周辺部分にＰ型拡散領域が形成され
る。
【００２６】従って、シリコンゲルマニウムベース層と
多結晶シリコン層との電気的な導通がより低抵抗で得ら
れ、トランジスタの高速動作を実現する上で重要な、ベ
ース抵抗の更なる低減が可能となる。なお、本発明は、
以下のような利用形態を有する。上記した第１実施例、
第２実施例では、シリコンゲルマニウムベース層上に、
Ｎ型シリコン層をエピタキシャル成長させ、これを低濃
度エミッタ層とする例を説明したが、Ｎ型シリコン層を
Ｐ型シリコン層とし、Ｎ+ 多結晶シリコンエミッタ層か
らのＮ型不純物の拡散によりエミッタ領域を形成する場
合でも、本発明は適用でき、Ｎ+ 多結晶シリコンエミッ
タ層からのＮ型不純物の拡散のための熱処理を抑えなが
ら、ベース抵抗を低減するという効果が得られる。
多結晶シリコン層との電気的な導通がより低抵抗で得ら
れ、トランジスタの高速動作を実現する上で重要な、ベ
ース抵抗の更なる低減が可能となる。なお、本発明は、
以下のような利用形態を有する。上記した第１実施例、
第２実施例では、シリコンゲルマニウムベース層上に、
Ｎ型シリコン層をエピタキシャル成長させ、これを低濃
度エミッタ層とする例を説明したが、Ｎ型シリコン層を
Ｐ型シリコン層とし、Ｎ+ 多結晶シリコンエミッタ層か
らのＮ型不純物の拡散によりエミッタ領域を形成する場
合でも、本発明は適用でき、Ｎ+ 多結晶シリコンエミッ
タ層からのＮ型不純物の拡散のための熱処理を抑えなが
ら、ベース抵抗を低減するという効果が得られる。
【００２７】なお、第１実施例、第２実施例では、ヘテ
ロ接合型のＮＰＮバイポーラトランジスタに適用した例
を説明したが、ベース層をシリコン層に変更することに
より、ホモ型のトランジスタにも、また、不純物の種類
を変更することにより、ＰＮＰトランジスタにも適用す
ることができる。また、本発明は上記実施例に限定され
るものではなく、本発明の趣旨に基づいて種々の変形が
可能であり、これらを本発明の範囲から排除するもので
はない。
ロ接合型のＮＰＮバイポーラトランジスタに適用した例
を説明したが、ベース層をシリコン層に変更することに
より、ホモ型のトランジスタにも、また、不純物の種類
を変更することにより、ＰＮＰトランジスタにも適用す
ることができる。また、本発明は上記実施例に限定され
るものではなく、本発明の趣旨に基づいて種々の変形が
可能であり、これらを本発明の範囲から排除するもので
はない。
【００２８】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、第２のＮ型シリコ
ン層成長後に熱処理を行い、多結晶シリコン層のひさし
から成長したＮ型多結晶シリコン層にボロンを十分に拡
散させ、高濃度にドープするようにしたので、シリコン
ゲルマニウムベース層成長後の熱処理が不要となる。
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、第２のＮ型シリコ
ン層成長後に熱処理を行い、多結晶シリコン層のひさし
から成長したＮ型多結晶シリコン層にボロンを十分に拡
散させ、高濃度にドープするようにしたので、シリコン
ゲルマニウムベース層成長後の熱処理が不要となる。
【００２９】従って、シリコンゲルマニウムベース内の
ボロンの拡散が抑えられ、ベース抵抗の低減と高い遮断
周波数とが両立できる。 （２）請求項２記載の発明によれば、第２のＮ型シリコ
ン層成長時に、第２のＮ型シリコン層とＮ型多結晶シリ
コン層を接続するようにしたので、熱処理により高濃度
にドープされた多結晶シリコン層からＮ型多結晶シリコ
ン層だけではなく、第２のＮ型シリコン層へもボロンは
拡散し、第２のＮ型シリコン層の周辺部分にＰ型拡散領
域が形成される。従って、シリコンゲルマニウムベース
層と多結晶シリコン層との電気的な導通がより低抵抗で
得られ、トランジスタの高速動作を実現する上で重要
な、ベース抵抗の更なる低減が可能となる。
ボロンの拡散が抑えられ、ベース抵抗の低減と高い遮断
周波数とが両立できる。 （２）請求項２記載の発明によれば、第２のＮ型シリコ
ン層成長時に、第２のＮ型シリコン層とＮ型多結晶シリ
コン層を接続するようにしたので、熱処理により高濃度
にドープされた多結晶シリコン層からＮ型多結晶シリコ
ン層だけではなく、第２のＮ型シリコン層へもボロンは
拡散し、第２のＮ型シリコン層の周辺部分にＰ型拡散領
域が形成される。従って、シリコンゲルマニウムベース
層と多結晶シリコン層との電気的な導通がより低抵抗で
得られ、トランジスタの高速動作を実現する上で重要
な、ベース抵抗の更なる低減が可能となる。
【図１】本発明の第１実施例を示すバイポーラトランジ
スタの製造工程断面図（その１）である。
スタの製造工程断面図（その１）である。
【図２】本発明の第１実施例を示すバイポーラトランジ
スタの製造工程断面図（その２）である。
スタの製造工程断面図（その２）である。
【図３】本発明の第２実施例を示すバイポーラトランジ
スタの断面図である。
スタの断面図である。
【図４】従来のバイポーラトランジスタの製造工程断面
図（その１）である。
図（その１）である。
【図５】従来のバイポーラトランジスタの製造工程断面
図（その２）である。
図（その２）である。
１ 第１のＮ型シリコン層（コレクタ層） ２ 第１のシリコン酸化膜 ３ 多結晶シリコン層 ４ 第２のシリコン酸化膜 ５ シリコン窒化膜 ６ エミッタ開口部 ７，１３ サイドウォール ８，２１ 第２のＮ型シリコン層 ９，２２ Ｎ型多結晶シリコン層 １０，２４ シリコンゲルマニウムベース層 １１ 多結晶シリコンゲルマニウム層 １２，２５ 第３のＮ型シリコン層 １４ Ｎ+ 多結晶シリコンエミッタ層 １５ 第３のシリコン酸化膜 ２３ Ｐ型拡散領域
Claims (2)
- 【請求項１】（ａ）第１の第１導電型のシリコン層上に
第１の絶縁膜を形成する工程と、（ｂ）前記第１の絶縁
膜上に第１の多結晶シリコン層を形成する工程と、
（ｃ）前記第１の多結晶シリコン層に第２導電型の不純
物をドープする工程と、（ｄ）前記第１の多結晶シリコ
ン層上に第２の絶縁膜を形成する工程と、（ｅ）前記第
２の絶縁膜と前記第１の多結晶シリコン層の所定の一部
を除去し開口部を形成する工程と、（ｆ）前記開口部の
側壁に第３の絶縁膜からなるサイドウォールを形成する
工程と、（ｇ）前記開口部および開口外周部の前記第１
の絶縁膜を除去し第１の多結晶シリコン層からなるひさ
し部分を形成する工程と、（ｈ）前記開口部に露出した
前記第１の第１導電型のシリコン層上に、第２の第１導
電型のシリコン層を成長させるとともに、前記第１の多
結晶シリコン層のひさし部分から第２の多結晶シリコン
層を成長させる工程と、（ｉ）熱処理により前記第１の
多結晶シリコン層から第２の多結晶シリコン層へ第２導
電型の不純物を拡散させる工程と、（ｊ）第２導電型の
不純物を少なくともその一部に含むベース層、シリコン
層を順次成長する工程とを施すことを特徴とするバイポ
ーラトランジスタの製造方法。 - 【請求項２】（ａ）第１の第１導電型のシリコン層上に
第１の絶縁膜を形成する工程と、（ｂ）前記第１の絶縁
膜上に第１の多結晶シリコン層を形成する工程と、
（ｃ）前記第１の多結晶シリコン層に第２導電型の不純
物をドープする工程と、（ｄ）前記第１の多結晶シリコ
ン層上に第２の絶縁膜を形成する工程と、（ｅ）前記第
２の絶縁膜と第１の多結晶シリコン層の所定の一部を除
去し開口部を形成する工程と、（ｆ）前記開口部の側壁
に第３の絶縁膜からなるサイドウォールを形成する工程
と、（ｇ）前記開口部および開口外周部の前記第１の絶
縁膜を除去し第１の多結晶シリコン層からなるひさし部
分を形成する工程と、（ｈ）前記開口部に露出した第１
の第１導電型のシリコン層上に、第２の第１導電型のシ
リコン層を成長させるとともに、前記第１の多結晶シリ
コン層のひさし部分から第２の多結晶シリコン層を成長
させ、前記第２の第１導電型のシリコン層と第２の多結
晶シリコン層とを接続させる工程と、（ｉ）熱処理によ
り、前記第１の多結晶シリコン層から第２の多結晶シリ
コン層および第２の第１導電型のシリコン層へ第２導電
型の不純物を拡散させる工程と、（ｊ）第２導電型の不
純物を少なくともその一部に含むベース層、シリコン層
を順次成長する工程とを施すことを特徴とするバイポー
ラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24517996A JPH1092832A (ja) | 1996-09-17 | 1996-09-17 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24517996A JPH1092832A (ja) | 1996-09-17 | 1996-09-17 | バイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1092832A true JPH1092832A (ja) | 1998-04-10 |
Family
ID=17129796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24517996A Withdrawn JPH1092832A (ja) | 1996-09-17 | 1996-09-17 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1092832A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6709941B2 (en) | 2002-03-28 | 2004-03-23 | Oki Electric Industry Co., Ltd. | Method for manufacturing semiconductor device employing solid phase diffusion |
-
1996
- 1996-09-17 JP JP24517996A patent/JPH1092832A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6709941B2 (en) | 2002-03-28 | 2004-03-23 | Oki Electric Industry Co., Ltd. | Method for manufacturing semiconductor device employing solid phase diffusion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2606141B2 (ja) | 半導体装置およびその製造方法 | |
| KR100275540B1 (ko) | 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법 | |
| KR100205017B1 (ko) | 이종접합 바이폴러 트랜지스터의 제조방법 | |
| US5962879A (en) | Super self-aligned bipolar transistor | |
| JP2720793B2 (ja) | 半導体装置の製造方法 | |
| JP3132101B2 (ja) | 半導体装置の製造方法 | |
| KR100205024B1 (ko) | 초 자기 정렬 바이폴러 트랜지스터의 제조방법 | |
| JPH04330730A (ja) | 半導体装置及びその製造方法 | |
| US7511317B2 (en) | Porous silicon for isolation region formation and related structure | |
| JP2550906B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002329725A (ja) | ヘテロ接合バイポーラ・トランジスタおよびその製造方法 | |
| US6744080B2 (en) | Method of manufacturing a bipolar transistor of double-polysilicon, heterojunction-base type and corresponding transistor | |
| JPH1092832A (ja) | バイポーラトランジスタの製造方法 | |
| JP3190805B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH06112215A (ja) | 自己整合型バイポーラトランジスタおよびその製造方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1092837A (ja) | バイポーラトランジスタの製造方法 | |
| JP3472486B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP3908023B2 (ja) | 半導体装置の製造方法 | |
| JPH0425028A (ja) | 半導体装置の製造方法 | |
| JP3159527B2 (ja) | 半導体装置の製造方法 | |
| KR0149434B1 (ko) | 쌍극자 트랜지스터 및 그 제조방법 | |
| JPH10125691A (ja) | 半導体装置の製造方法 | |
| JP3229026B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2005167125A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031202 |