JP2005167125A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005167125A JP2005167125A JP2003407224A JP2003407224A JP2005167125A JP 2005167125 A JP2005167125 A JP 2005167125A JP 2003407224 A JP2003407224 A JP 2003407224A JP 2003407224 A JP2003407224 A JP 2003407224A JP 2005167125 A JP2005167125 A JP 2005167125A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- conductivity type
- film
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】高性能ヘテロ接合バイポーラトランジスタにおいて、カーク効果の抑制と寄生容量の低減を図るために、SiGeベース層をエピタキシャル成長した後に自己整合的にSIC注入を実施すると、注入による欠陥発生の懸念と工程数が増加してコストアップにつながるという問題がある。
【解決手段】エピタキシャル成長したベース層とリンドープされたポリシリコンのエミッタ電極とを有するバイポーラトランジスタにおいて、エミッタ電極から拡散したリンのプロファイルがコレクタ層にまで到達していることを特徴とする。
【選択図】図1
【解決手段】エピタキシャル成長したベース層とリンドープされたポリシリコンのエミッタ電極とを有するバイポーラトランジスタにおいて、エミッタ電極から拡散したリンのプロファイルがコレクタ層にまで到達していることを特徴とする。
【選択図】図1
Description
本発明は、半導体装置及びその製造方法に関し、特にシリコン・ゲルマニウム・カーボン(以下、SiGeCと称す)等のヘテロ接合を有した高性能バイポーラトランジスタの構造及びその製造方法に関するものである。
ヘテロ接合バイポーラトランジスタ(以下、HBTと称す)は、優れた高速・高電流駆動能力を持つことから、高速・高集積を必要とする移動体通信等の通信用デバイスとして利用されている。特に近年は、バイポーラトランジスタにSi/SiGe、Si/SiGeC等のヘテロ接合構造を形成して100GHzを越える遮断周波数を持つHBTが実現されている。
上記のHBTに関して従来の製造方法が知られている(例えば、特許文献1参照)。この従来例の特徴は、エミッタ直下の真性コレクタ領域に自己整合的にSIC注入を実施して高周波特性の高いデバイスを実現することである。
特開平11−354537号公報
しかしながら、上記のHBT構造では、SiGeベース層をエピタキシャル成長した後に2回目のSIC注入を実施しなければならず、このSIC注入によりSiGeベース層に欠陥が発生するという問題がある。また、注入工程が必ず2回以上必要で工程数が増加してコストアップにつながるという問題がある。
上記の課題を解決するために、本発明に係る半導体装置は、第1導電型の半導体基板の上にエピタキシャル成長された第2導電型の半導体層と、半導体層の上に形成された開口部を有する絶縁膜と、開口部を含む絶縁膜の上に形成された第1導電型の多結晶半導体膜と、多結晶半導体膜の中の第1導電型の不純物が拡散して半導体層に形成された第1導電型の第1拡散層と、不純物が開口部の下の半導体基板にまで拡散して半導体基板に形成された第1導電型の第2拡散層とを備え、不純物の拡散プロファイルは多結晶半導体膜から半導体層を通じて半導体基板にまで分布することを特徴とする。
この構成によれば、エピタキシャル成長後にSIC注入を行う必要がなく、バイポーラトランジスタのカーク効果を抑制するためのコレクタ拡散層になる第1導電型の第2拡散層を自己整合的に形成することが可能である。従って、バイポーラトランジスタの高周波特性の向上と共に、ベース層への欠陥導入の危険性を回避することができる。
上記の半導体装置において、多結晶半導体膜は不純物を拡散させる熱処理により開口部の上に形成された非晶質半導体膜が固相エピタキシャル成長して該多結晶半導体膜に変化したことが好ましい。
上記の半導体装置において、第1導電型の不純物はリン(P)であり、多結晶半導体膜は多結晶シリコン(Si)であることが好ましい。
上記の半導体装置において、多結晶半導体膜は、半導体層はシリコン・ゲルマニウム・カーボン(Si1−x−yGexCy、0≦x<1、0≦y<1)混晶材料からなることが好ましい。
上記の半導体装置において、第1導電型の半導体基板はコレクタ層であり、第2導電型の半導体層はベース層であり、第1導電型の非晶質半導体膜はエミッタ電極であり、第1導電型の第1拡散層はエミッタ層であり、第1導電型の第2拡散層はコレクタ拡散層であることが好ましい。
また、本発明に係る半導体装置の製造方法は、第1導電型の半導体基板の上に第2導電型の半導体層をエピタキシャル成長する工程(a)と、半導体層の上に開口部を有する絶縁膜を形成する工程(b)と、開口部を含む絶縁膜の上に第1導電型の非晶質半導体膜を形成する工程(c)と、熱処理により非晶質半導体膜の中の第1導電型の不純物を拡散させ、半導体層に第1導電型の第1拡散層を形成する工程(d)とを備え、工程(d)において、不純物が開口部の下の半導体基板にまで拡散し、半導体基板に第1導電型の第2拡散層を形成することを特徴とする。
この構成によれば、エミッタ層になる第1導電型の第1拡散層と、コレクタ拡散層になる第1導電型の第2拡散層とを同時に、且つ自己整合的に形成することが可能である。従って、バイポーラトランジスタの高周波特性の向上と共に、製造工程における工程数の削減とコスト削減を実現することができる。
上記の半導体装置の製造方法において、工程(d)において熱処理により不純物が拡散すると共に開口部の上の非晶質半導体膜が固相エピタキシャル成長して多結晶半導体膜に変化することが好ましい。
上記の半導体装置の製造方法において、第1導電型の不純物はリン(P)であり、非晶質半導体膜は非晶質シリコン(Si)であることが好ましい。
上記の半導体装置の製造方法において、半導体層はシリコン・ゲルマニウム・カーボン(Si1−x−yGexCy、0≦x<1、0≦y<1)混晶材料からなることが好ましい。
上記の半導体装置の製造方法において、第1導電型の半導体基板はコレクタ層であり、第2導電型の半導体層はベース層であり、第1導電型の非晶質半導体膜はエミッタ電極であり、第1導電型の第1拡散層はエミッタ層であり、第1導電型の第2拡散層はコレクタ拡散層であることが好ましい。
本発明の半導体装置及びその製造方法によると、エピタキシャル成長したベース層を貫くようにSIC注入を行う必要がなく、バイポーラトランジスタのカーク効果を抑制するためのコレクタ拡散層になる第1導電型の第2拡散層を自己整合的に、且つエミッタ層になる第1導電型の第1拡散層と同時に形成することが可能である。従って、バイポーラトランジスタの高周波特性の向上と共に、ベース層への欠陥導入の危険性を回避することができ、また、製造工程における工程数の削減とコスト削減を実現することができる。
以下、図面を参照しながら、本発明の実施形態について詳細に説明する。図1は、本実施形態による半導体装置の断面図である。また、図2〜12は、本実施形態による半導体装置の製造方法を示す工程断面図である。なお、レジスト膜の除去工程については特に断らない限り説明を省略している。
まず、図2に示すように、(001)面を主面とするP型Si基板1の上部の表面にフォトリソグラフィーを用いてN型のサブコレクタを形成する領域を開口したレジスト膜(図示せず)を形成する。このレジスト膜をマスクにヒ素(As)イオンを注入して、HBT形成領域に深さ約1μmのN型のサブコレクタ層2を形成する。続いて、Si基板1の上部にN型不純物をドープしながらSi単結晶をエピタキシャル成長させ、N型コレクタ層3を形成する。
次に、図3に示すように、素子分離としてシリコン酸化膜が埋め込まれたシャロートレンチ4と、アンドープポリシリコン膜6及びこれを取り囲むシリコン酸化膜7により構成されるディープトレンチ5とを形成する。シャロートレンチ4とディープトレンチ5の深さは、それぞれ約0.3μmと約2μmである。
次に、N+型コレクタ引き出し層を形成する領域を開口したレジスト膜(図示せず)を形成し、このレジスト膜をマスクにリン(P)イオンを約60keV、3×1015atoms/cm2で注入する。続いて、温度が850℃程度で時間が30分程度の熱処理を行って、N+型コレクタ引き出し層8を形成する。以上により、図4のような形状を形成する。続いて、フォトリソグラフィーとイオン注入を用いて、N+型コレクタ引き出し層8上にヒ素を約50keV、3×1015atoms/cm2で注入した後、温度が1000℃程度で時間が10〜15秒程度の熱処理をして不純物を活性化させる。
次に、図5に示すように、約50nmの酸化膜28を減圧CVD法で堆積させ、続いて約100nmのポリシリコン膜29を減圧CVD法で堆積させる。
次に、図6に示すように、フォトリソグラフィーを用いてHBT形成領域を開口したレジスト膜(図示せず)を形成する。このレジスト膜をマスクに前記ポリシリコン膜29をエッチングした後、コレクタのリンプロファイルを形成するため、リンをエネルギー280keV、ドーズ量約5×1013atoms/cm2で注入する。これにより、コレクタ層3内に所望の濃度の第1コレクタ拡散層(所謂SIC層)30が形成できる。続いて、前記ポリシリコン膜をエッチングした領域で露出している前記酸化膜28をフッ酸により除去し、HBT形成領域のコレクタ層3の表面を露出させる。
次に、図7に示すように、UHV−CVD法により約60nmSi/約70nmSi1−x―yGexCy層31(a)及びポリSi/ポリSi1−x―yGexCy層31(b)を同時に堆積する(0≦x<1、0≦y<1)。この時、Si1−x―yGexCy層はGe傾斜組成を持つベース層になる。また、Si1−x―yGexCy層には膜成長中にボロン(B)が約3×1019atoms/cm3導入され、P型になっている。また、カーボン(C)濃度は約0.5%になっている。
次に、図8に示すように、膜厚が約30nmの酸化膜32及び膜厚が約50nmでリンを約3×1015atoms/cm3含むポリシリコン膜33を連続して減圧CVD法により堆積する。その後、フォトリソグラフィーを用いてHBTのエミッタ領域を開口したレジスト膜(図示せず)を形成し、このレジスト膜をマスクに前記ポリシリコン膜33をドライエッチング技術によりエッチングする。続いて、前記開口部内の酸化膜32をフッ酸系のウエットエッチングで除去する。
次に、図9に示すように、膜厚が300nm程度で濃度が5×1020atoms/cm3程度のN+型アモルファスシリコン膜を減圧CVD法により約540℃で堆積する。なお、このアモルファスシリコン膜が後工程の熱処理を経て、エミッタ電極のポリシリコン膜になる。続いて、フォトリソグラフィーにより所定の領域を開口したレジスト膜(図示せず)を形成する。このレジスト膜をマスクにして前記アモルファスシリコン膜を異方性エッチングし、HBTのエミッタ電極34を形成する。続いて、前記酸化膜32をウエットエッチングで除去する。
次に、図10に示すように、フォトリソグラフィーにより所定の領域を開口したレジスト膜(図示せず)を形成する。このレジスト膜をマスクにして前記ポリSi/ポリSi1−x―yGexCy膜31(b)とポリシリコン膜29を順次エッチングしてパターニングし、HBTの外因性ベース電極35を形成する。
次に、図11に示すように、厚さが約30〜100nm程度の酸化膜を減圧CVD法により堆積した後、温度が900℃程度で時間が10〜15秒程度の熱処理をして前記エミッタ電極34からリンをベース層31(a)中に拡散させてエミッタ層36を形成する。このとき、アモルファスシリコン膜が下地のベース層31(a)に対し固相エピ成長してポリシリコン膜に変化しており、図13に示すように、エピ成長したポリシリコン膜からは低濃度領域でのリンの拡散が促進され、異常に深く拡散していることが実験よりわかった。この現象のメカニズムについては不明な点が多いが、CVD法で堆積したグレインが多いポリシリコン膜のリンの偏析状態と、エピ成長したポリシリコン膜のリンの偏析状態とが異なり、エピ成長した場合に低温でも拡散速度の速い拡散メカニズムが存在しているのではないかと考えている。
本発明ではこの特異な拡散現象を利用し、エミッタ電極34の中のリンをベース層31(a)を通して拡散させ、対向するコレクタ層3にまで拡散させることにより第2コレクタ拡散層(従来のSIC層に相当する)37を形成する。このため、従来例とは異なってベース層31(a)を貫くようにSIC注入を行わないので、ベース層31(a)に欠陥が発生することはない。また、第2コレクタ拡散層37はエミッタ層36と同時に形成されるので、工程数の増加はなく、コストアップを抑制することができる。
なお、本実施形態では約5×1020atoms/cm3のリン濃度を使用したが、ベース膜厚やコレクタ表面濃度等に応じて適宜、アモルファスシリコン膜中のリン濃度を最適な濃度に変えても構わない。また、アモルファスシリコン膜をエピ成長させるには、堆積温度や下地の表面状態(前処理に依存し、本実施形態ではフッ酸系のウエットエッチングを用いた)が重要なパラメータと考えられるが、成膜設備や成長方法により異なることが予想されるため、本実施形態にとらわれることなく、アモルファス状態からポリシリコン状態へと状態変化するときにエピ成長すれば良く、どのような方法でも構わない。
通常、高濃度のリンが拡散すると格子間シリコンを放出するためにベース中のボロンが拡散しやすい状態を作ってしまう。本発明ではベース層にカーボンを導入することにより、カーボンが格子間シリコンと相互作用し、格子間カーボンを形成する替わりに格子間シリコンを消滅させるためボロンの増速拡散を抑制させることができる。このカーボン濃度も使用するエミッタ中のリン濃度、ベース中のボロン濃度に応じて適時最適な濃度に変えて構わない。ただし、カーボン濃度はHBTのバンド構造に影響するため最適化には注意が必要である。
続いて、前記酸化膜を異方性エッチングし、HBTのエミッタ電極34の側壁にサイドウォール38を形成する。この時、HBTのエミッタ電極34、外因性ベース電極35及びN+型コレクタ引き出し層8の各表面はシリコン面が露出している状態である。以降の工程は周知の配線プロセスにより作成される。
最後に、図12に示すように、Coをスパッタリングし、アニールを行った後に、Coの未反応層を除去する。続いて、アニールを実施することによりCoシリサイド層39を形成する。続いて、層間絶縁膜40を堆積した後、前記層間絶縁膜40を貫通してHBTのエミッタ電極34、外因性ベース電極35及びN+型コレクタ引き出し層8の上の各Coシリサイド層39に到達する接続孔を形成する。続いて、各接続孔内にW膜を埋め込んでWプラグ41を形成した後、アルミニウム合金膜をスパッタリングし、所定の領域を開口したレジスト膜(図示せず)を形成する。このレジスト膜をマスクにしてパターニングし、各Wプラグ41に接続され、層間絶縁膜40の上に延びる金属配線42を形成して、本発明のHBTが形成される。
以上のように、本実施形態によれば、エピタキシャル成長したベース層31(a)を貫くようにSIC注入を行う必要がなく、エミッタ電極34の中のリンをコレクタ層3にまで拡散させることにより、バイポーラトランジスタのカーク効果を抑制するための第2コレクタ拡散層37を形成するので、ベース層31(a)に欠陥が発生することはない。
また、カーク効果を抑制するための低抵抗なコレクタ層が第1コレクタ拡散層30及び第2コレクタ拡散層37で形成することができる。その上、第2コレクタ拡散層37が自己整合的に形成されるので、コレクタ層3全体に形成された場合に比べてベース−コレクタ間の接合容量を低減することが可能になる。上記の構造により、電流の流れる真性領域は抵抗が小さく、それ以外の外部領域は不純物濃度が小さいために寄生容量が低減でき、理想的なバイポーラトランジスタを形成することができる。
さらに、従来このような理想構造を形成するために何度もSIC注入を繰り返さなければならなかったプロセスが一度の注入と熱処理によりエミッタ層36と同時に形成されるので、工程数の削減、コスト削減のメリットは大きい。
なお、本実施形態では第1コレクタ拡散層30を一度のリン注入で形成したが、濃度プロファイルを最適化するにあたり多段注入で形成しても構わない。
また、本実施形態によると、当然ではあるが、ベース中に1017atoms/cm2オーダーのリンが存在する。このため、実効的なベース中のホール濃度が低減してしまうが、ボロン濃度を最適化することにより所望のデバイス特性を得ることは可能である。
以上のように、本発明によれば、注入技術を駆使してコレクタ層の不純物プロファイルを調整することなく、HBTの高周波特性の向上と共に、ベース層への欠陥導入の危険性を回避することができるので、実用的な意義は大きい。
以上説明したように、本発明に係る半導体装置及びその製造方法は、エミッタ層と同時に且つ自己整合的に形成されたコレクタ拡散層を有し、移動体通信の通信用デバイス等に有用である。
1 P型Si基板
2 サブコレクタ層
3 N型コレクタ層
4 シャロートレンチ
5 ディープトレンチ
6 アンドープポリシリコン膜
7 シリコン酸化膜
8 N+型コレクタ引き出し層
28 酸化膜
29 ポリシリコン膜
30 第1コレクタ拡散層
31(a) Si/Si1−x―yGexCy層
31(b) ポリSi/ポリSi1−x―yGexCy層
32 酸化膜
33 N+型ポリシリコン膜
34 エミッタ電極
35 外因性ベース電極
36 エミッタ層
37 第2コレクタ拡散層
38 サイドウォール
39 Coシリサイド層
40 層間絶縁膜
41 Wプラグ
42 アルミニウム金属配線
2 サブコレクタ層
3 N型コレクタ層
4 シャロートレンチ
5 ディープトレンチ
6 アンドープポリシリコン膜
7 シリコン酸化膜
8 N+型コレクタ引き出し層
28 酸化膜
29 ポリシリコン膜
30 第1コレクタ拡散層
31(a) Si/Si1−x―yGexCy層
31(b) ポリSi/ポリSi1−x―yGexCy層
32 酸化膜
33 N+型ポリシリコン膜
34 エミッタ電極
35 外因性ベース電極
36 エミッタ層
37 第2コレクタ拡散層
38 サイドウォール
39 Coシリサイド層
40 層間絶縁膜
41 Wプラグ
42 アルミニウム金属配線
Claims (10)
- 第1導電型の半導体基板の上にエピタキシャル成長された第2導電型の半導体層と、
前記半導体層の上に形成された開口部を有する絶縁膜と、
前記開口部を含む前記絶縁膜の上に形成された第1導電型の多結晶半導体膜と、
前記多結晶半導体膜の中の第1導電型の不純物が拡散して前記半導体層に形成された第1導電型の第1拡散層と、
前記不純物が前記開口部の下の前記半導体基板にまで拡散して前記半導体基板に形成された第1導電型の第2拡散層とを備え、
前記不純物の拡散プロファイルは前記多結晶半導体膜から前記半導体層を通じて前記半導体基板にまで分布することを特徴とする半導体装置。 - 前記多結晶半導体膜は、前記不純物を拡散させる熱処理により、前記開口部の上に形成された非晶質半導体膜が固相エピタキシャル成長して該多結晶半導体膜に変化したことを特徴とする請求項1に記載の半導体装置。
- 前記第1導電型の不純物はリン(P)であり、
前記多結晶半導体膜は多結晶シリコン(Si)であることを特徴とする請求項1に記載の半導体装置。 - 前記半導体層はシリコン・ゲルマニウム・カーボン(Si1−x−yGexCy、0≦x<1、0≦y<1)混晶材料からなることを特徴とする請求項1に記載の半導体装置。
- 前記第1導電型の半導体基板はコレクタ層であり、
前記第2導電型の半導体層はベース層であり、
前記第1導電型の非晶質半導体膜はエミッタ電極であり、
前記第1導電型の第1拡散層はエミッタ層であり、
前記第1導電型の第2拡散層はコレクタ拡散層であることを特徴とする請求項1に記載の半導体装置。 - 第1導電型の半導体基板の上に第2導電型の半導体層をエピタキシャル成長する工程(a)と、
前記半導体層の上に開口部を有する絶縁膜を形成する工程(b)と、
前記開口部を含む前記絶縁膜の上に第1導電型の非晶質半導体膜を形成する工程(c)と、
熱処理により前記非晶質半導体膜の中の第1導電型の不純物を拡散させ、前記半導体層に第1導電型の第1拡散層を形成する工程(d)とを備え、
前記工程(d)において、前記不純物が前記開口部の下の前記半導体基板にまで拡散し、前記半導体基板に第1導電型の第2拡散層を形成することを特徴とする半導体装置の製造方法。 - 前記工程(d)において、前記熱処理により前記不純物が拡散すると共に前記開口部の上の前記非晶質半導体膜が固相エピタキシャル成長して多結晶半導体膜に変化することを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記第1導電型の不純物はリン(P)であり、
前記非晶質半導体膜は非晶質シリコン(Si)であることを特徴とする請求項6に記載の半導体装置の製造方法。 - 前記半導体層はシリコン・ゲルマニウム・カーボン(Si1−x−yGexCy、0≦x<1、0≦y<1)混晶材料からなることを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記第1導電型の半導体基板はコレクタ層であり、
前記第2導電型の半導体層はベース層であり、
前記第1導電型の非晶質半導体膜はエミッタ電極であり、
前記第1導電型の第1拡散層はエミッタ層であり、
前記第1導電型の第2拡散層はコレクタ拡散層であることを特徴とする請求項6に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003407224A JP2005167125A (ja) | 2003-12-05 | 2003-12-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003407224A JP2005167125A (ja) | 2003-12-05 | 2003-12-05 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005167125A true JP2005167125A (ja) | 2005-06-23 |
Family
ID=34729338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003407224A Pending JP2005167125A (ja) | 2003-12-05 | 2003-12-05 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005167125A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102005462A (zh) * | 2009-09-02 | 2011-04-06 | 索尼公司 | 固态摄像装置及其制造方法 |
US8829636B2 (en) | 2009-09-02 | 2014-09-09 | Sony Corporation | Solid-state image pickup deviceand fabrication process thereof |
-
2003
- 2003-12-05 JP JP2003407224A patent/JP2005167125A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102005462A (zh) * | 2009-09-02 | 2011-04-06 | 索尼公司 | 固态摄像装置及其制造方法 |
CN102005462B (zh) * | 2009-09-02 | 2013-07-03 | 索尼公司 | 固态摄像装置及其制造方法 |
US8829636B2 (en) | 2009-09-02 | 2014-09-09 | Sony Corporation | Solid-state image pickup deviceand fabrication process thereof |
KR101680899B1 (ko) | 2009-09-02 | 2016-11-29 | 소니 주식회사 | 고체 촬상 장치 및 그 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9508824B2 (en) | Method for fabricating a bipolar transistor having self-aligned emitter contact | |
US6559021B2 (en) | Method of producing a Si-Ge base heterojunction bipolar device | |
US9553177B2 (en) | Vertically base-connected bipolar transistor | |
KR100486304B1 (ko) | 자기정렬을 이용한 바이씨모스 제조방법 | |
US7105415B2 (en) | Method for the production of a bipolar transistor | |
US7297991B2 (en) | Bipolar junction transistor and fabricating method | |
US20030219952A1 (en) | Semiconductor device and method of manufacturing same | |
KR100554465B1 (ko) | SOI 기판 위에 구현된 SiGe BiCMOS 소자 및그 제조 방법 | |
KR100455829B1 (ko) | 초자기정렬 이종접합 바이폴라 소자 및 그 제조방법 | |
US7939854B2 (en) | Semiconductor device with a bipolar transistor and method of manufacturing such a device | |
US6531720B2 (en) | Dual sidewall spacer for a self-aligned extrinsic base in SiGe heterojunction bipolar transistors | |
US7511317B2 (en) | Porous silicon for isolation region formation and related structure | |
US6744080B2 (en) | Method of manufacturing a bipolar transistor of double-polysilicon, heterojunction-base type and corresponding transistor | |
JP2005167125A (ja) | 半導体装置及びその製造方法 | |
US7601584B2 (en) | Semiconductor array and method for manufacturing a semiconductor array | |
JP2006324294A (ja) | 半導体装置及びその製造方法 | |
JP3190805B2 (ja) | バイポーラトランジスタの製造方法 | |
EP1406309A1 (en) | Semiconductor device | |
KR20040038511A (ko) | 자기정렬형 이종접합 쌍극자 트랜지스터 및 그의 제조 방법 | |
JP3908023B2 (ja) | 半導体装置の製造方法 | |
JP2004311971A (ja) | バイポーラトランジスタおよびその製造方法 | |
JP2002368004A (ja) | 半導体装置およびその製造方法 | |
JPH1092832A (ja) | バイポーラトランジスタの製造方法 | |
JPH10125691A (ja) | 半導体装置の製造方法 | |
JP2006049345A (ja) | バイポーラトランジスタおよびその製造方法 |