JP3190805B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JP3190805B2 JP3190805B2 JP14215395A JP14215395A JP3190805B2 JP 3190805 B2 JP3190805 B2 JP 3190805B2 JP 14215395 A JP14215395 A JP 14215395A JP 14215395 A JP14215395 A JP 14215395A JP 3190805 B2 JP3190805 B2 JP 3190805B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon layer
- polycrystalline silicon
- forming
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラトランジス
タの製造方法に係り、特に、ベース層の形成にエピタキ
シャル成長技術を用いた、自己整合型ヘテロバイポーラ
トランジスタの製造方法に関するものである。
タの製造方法に係り、特に、ベース層の形成にエピタキ
シャル成長技術を用いた、自己整合型ヘテロバイポーラ
トランジスタの製造方法に関するものである。
【０００２】
【従来の技術】従来、ベースをエミッタよりバンドギャ
ップの狭い材料で構成した、いわゆるヘテロバイポーラ
トランジスタが知られている。このトランジスタではバ
ンドギャップの違いにより、エミッタ−ベース接合の注
入効率を大幅に改善することができる。
ップの狭い材料で構成した、いわゆるヘテロバイポーラ
トランジスタが知られている。このトランジスタではバ
ンドギャップの違いにより、エミッタ−ベース接合の注
入効率を大幅に改善することができる。
【０００３】したがって、ベースを高濃度にしてベース
抵抗の低減ができると共に、エミッタを低濃度にしてエ
ミッタ−ベース間の接合容量を下げることができるの
で、ホモ型のトランジスタよりも高速動作が可能にな
る。このようなトランジスタであって、エミッタをシリ
コン、ベースをシリコンゲルマニウムで構成したもの
が、例えば、Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩＴｅ
ｃｈｎｏｌｏｇｙ，Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉ
ｃａｌ Ｐａｐｅｒｓ ｐｐ．５９−６０，１９９２に
開示されている。
抵抗の低減ができると共に、エミッタを低濃度にしてエ
ミッタ−ベース間の接合容量を下げることができるの
で、ホモ型のトランジスタよりも高速動作が可能にな
る。このようなトランジスタであって、エミッタをシリ
コン、ベースをシリコンゲルマニウムで構成したもの
が、例えば、Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩＴｅ
ｃｈｎｏｌｏｇｙ，Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉ
ｃａｌ Ｐａｐｅｒｓ ｐｐ．５９−６０，１９９２に
開示されている。
【０００４】以下、図５を用いて、その製造方法を説明
する。 （１）まず、図５（ａ）に示すように、Ｐ型シリコン基
板６１にＮ+ 型埋め込み拡散層６２を形成し、その上に
Ｎ- 型シリコン層６３を形成する。次に、基板のフィー
ルド領域を形成する予定領域に当たる部分に溝６４Ａを
形成する。次に、この溝６４Ａ内をフィールドシリコン
酸化膜６４で埋めた後、この基板上に高濃度のボロンを
ドープしたシリコンゲルマニウム層６５、真性シリコン
層６６をＣＶＤ法により形成する。
する。 （１）まず、図５（ａ）に示すように、Ｐ型シリコン基
板６１にＮ+ 型埋め込み拡散層６２を形成し、その上に
Ｎ- 型シリコン層６３を形成する。次に、基板のフィー
ルド領域を形成する予定領域に当たる部分に溝６４Ａを
形成する。次に、この溝６４Ａ内をフィールドシリコン
酸化膜６４で埋めた後、この基板上に高濃度のボロンを
ドープしたシリコンゲルマニウム層６５、真性シリコン
層６６をＣＶＤ法により形成する。
【０００５】次に、この真性シリコン層６６上に第１の
シリコン酸化膜６７、シリコン窒化膜６８、第２のシリ
コン酸化膜６９を順次形成し、第２のシリコン酸化膜６
９上に、公知のリソグラフィ技術を用い所定の開口部を
有したレジストパターン７０を形成し、このレジストパ
ターン７０をマスクとして、第２のシリコン酸化膜６９
をパターニングする。
シリコン酸化膜６７、シリコン窒化膜６８、第２のシリ
コン酸化膜６９を順次形成し、第２のシリコン酸化膜６
９上に、公知のリソグラフィ技術を用い所定の開口部を
有したレジストパターン７０を形成し、このレジストパ
ターン７０をマスクとして、第２のシリコン酸化膜６９
をパターニングする。
【０００６】（２）次に、図５（ｂ）に示すように、レ
ジストパターン７０を除去し、第２のシリコン酸化膜６
９の側壁に、多結晶シリコンからなるサイドウォール７
１を形成後、開口部のシリコン窒化膜６８を除去する。
次に、リンをイオン注入し、真性シリコン層６６の一部
をＮ型とし、低濃度エミッタ領域７２を形成する。 （３）次に、図５（ｃ）に示すように、第１のシリコン
酸化膜６７の一部を除去後、ヒ素のドープされたアモル
ファスシリコン層７３を全面に形成し、開口部以外の部
分のアモルファスシリコン層７３を研磨によって除去す
る。次に、露出した第２のシリコン酸化膜６９を除去
し、窒化シリコンからなるサイドウォール７４を形成す
ると共に、シリコン窒化膜６８の一部を残して除去した
後、第１のシリコン酸化膜６７も一部を残して除去す
る。
ジストパターン７０を除去し、第２のシリコン酸化膜６
９の側壁に、多結晶シリコンからなるサイドウォール７
１を形成後、開口部のシリコン窒化膜６８を除去する。
次に、リンをイオン注入し、真性シリコン層６６の一部
をＮ型とし、低濃度エミッタ領域７２を形成する。 （３）次に、図５（ｃ）に示すように、第１のシリコン
酸化膜６７の一部を除去後、ヒ素のドープされたアモル
ファスシリコン層７３を全面に形成し、開口部以外の部
分のアモルファスシリコン層７３を研磨によって除去す
る。次に、露出した第２のシリコン酸化膜６９を除去
し、窒化シリコンからなるサイドウォール７４を形成す
ると共に、シリコン窒化膜６８の一部を残して除去した
後、第１のシリコン酸化膜６７も一部を残して除去す
る。
【０００７】次いで、露出した真性シリコン層６６にイ
オン注入によりボロンをドープし、ベースの取り出し領
域７５を形成する。その後、図示しないが、アモルファ
スシリコン層７３及び真性シリコン層６６の表面にシリ
サイドを形成後、シリコン酸化膜を形成し、ベース、エ
ミッタ、コレクタとのコンタクトをとるための開口及び
メタライゼーション等を行うことにより、バイポーラト
ランジスタが得られる。
オン注入によりボロンをドープし、ベースの取り出し領
域７５を形成する。その後、図示しないが、アモルファ
スシリコン層７３及び真性シリコン層６６の表面にシリ
サイドを形成後、シリコン酸化膜を形成し、ベース、エ
ミッタ、コレクタとのコンタクトをとるための開口及び
メタライゼーション等を行うことにより、バイポーラト
ランジスタが得られる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記し
た従来のバイポーラトランジスタの製造方法では、低濃
度エミッタ領域・ベースの取り出し領域の形成のための
イオン注入により、格子間シリコン、空孔等の結晶欠陥
が発生し、イオン注入層の活性化のための熱処理時に、
シリコンゲルマニウム層内のボロンの拡散が増速される
という問題があった。ボロンの拡散はベース層の厚みを
増加させ、バイポーラトランジスタの遮断周波数の低下
をもたらすものであった。
た従来のバイポーラトランジスタの製造方法では、低濃
度エミッタ領域・ベースの取り出し領域の形成のための
イオン注入により、格子間シリコン、空孔等の結晶欠陥
が発生し、イオン注入層の活性化のための熱処理時に、
シリコンゲルマニウム層内のボロンの拡散が増速される
という問題があった。ボロンの拡散はベース層の厚みを
増加させ、バイポーラトランジスタの遮断周波数の低下
をもたらすものであった。
【０００９】本発明は、上記問題点を除去し、ベース層
の厚みを抑制し、バイポーラトランジスタの遮断周波数
の低下を防止するバイポーラトランジスタの製造方法を
提供することを目的とする。
の厚みを抑制し、バイポーラトランジスタの遮断周波数
の低下を防止するバイポーラトランジスタの製造方法を
提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕バイポーラトランジスタの製造方法において、第
１導電型シリコンからなるコレクタ層（３）上に第１の
絶縁膜（５）を形成する工程と、前記第１の絶縁膜
（５）上に第１の多結晶シリコン層（６）を形成する工
程と、前記第１の多結晶シリコン層（６）に第２導電型
の不純物をドープしアニールする工程と、前記第１の多
結晶シリコン層（６）上に第２の絶縁膜（７）を形成す
る工程と、前記第２の絶縁膜（７）と第１の多結晶シリ
コン層（６）の所定の一部に開口部（９）を形成する工
程と、前記開口部（９）の側壁に第３の絶縁膜からなる
サイドウォール（１０）を形成する工程と、前記開口部
（９）及び開口外周部の第１の絶縁膜（５）を除去し、
前記第１の多結晶シリコン層（６）からなる庇部分を形
成する工程と、露出したコレクタ層（３）上に第２導電
型の不純物を少なくともその一部に含むシリコンゲルマ
ニウム層（１１）と、１×１０19ｃｍ-3以下の濃度の第
１導電型のシリコン層（１２）を順次成長させ、それと
同時に前記第１の多結晶シリコン層（６）の庇部分から
多結晶シリコンゲルマニウム層（１３）と、第２の多結
晶シリコン層（１４）を成長させ、前記第１導電型のシ
リコン層（１２）と第２の多結晶シリコン層（１４）が
接続する程度の膜厚となし、その後熱処理により、前記
第１の多結晶シリコン層（６）からの第２導電型不純物
の拡散により第２の多結晶シリコン層（１４）と第１導
電型のシリコン層（１２）の一部を第２導電型とする工
程とを施すようにしたものである。
成するために、 〔１〕バイポーラトランジスタの製造方法において、第
１導電型シリコンからなるコレクタ層（３）上に第１の
絶縁膜（５）を形成する工程と、前記第１の絶縁膜
（５）上に第１の多結晶シリコン層（６）を形成する工
程と、前記第１の多結晶シリコン層（６）に第２導電型
の不純物をドープしアニールする工程と、前記第１の多
結晶シリコン層（６）上に第２の絶縁膜（７）を形成す
る工程と、前記第２の絶縁膜（７）と第１の多結晶シリ
コン層（６）の所定の一部に開口部（９）を形成する工
程と、前記開口部（９）の側壁に第３の絶縁膜からなる
サイドウォール（１０）を形成する工程と、前記開口部
（９）及び開口外周部の第１の絶縁膜（５）を除去し、
前記第１の多結晶シリコン層（６）からなる庇部分を形
成する工程と、露出したコレクタ層（３）上に第２導電
型の不純物を少なくともその一部に含むシリコンゲルマ
ニウム層（１１）と、１×１０19ｃｍ-3以下の濃度の第
１導電型のシリコン層（１２）を順次成長させ、それと
同時に前記第１の多結晶シリコン層（６）の庇部分から
多結晶シリコンゲルマニウム層（１３）と、第２の多結
晶シリコン層（１４）を成長させ、前記第１導電型のシ
リコン層（１２）と第２の多結晶シリコン層（１４）が
接続する程度の膜厚となし、その後熱処理により、前記
第１の多結晶シリコン層（６）からの第２導電型不純物
の拡散により第２の多結晶シリコン層（１４）と第１導
電型のシリコン層（１２）の一部を第２導電型とする工
程とを施すようにしたものである。
【００１１】〔２〕上記（１）記載のバイポーラトラン
ジスタの製造方法において、前記第１の絶縁膜（３１）
が、前記シリコンゲルマニウム層（３３）及び多結晶シ
リコンゲルマニウム層（３２）の成長時に両層が接続す
る程度の膜厚にするようにしたものである。 〔３〕上記（１）記載のバイポーラトランジスタの製造
方法において、前記シリコンゲルマニウム層（４２）及
び多結晶シリコンゲルマニウム層（４６）の成長に先立
ち、前記コレクタ層（４０）上に第１導電型のシリコン
層（４３）と第１の多結晶シリコン層（４４）の庇部分
から多結晶シリコン層（４７）を成長させるようにした
ものである。
ジスタの製造方法において、前記第１の絶縁膜（３１）
が、前記シリコンゲルマニウム層（３３）及び多結晶シ
リコンゲルマニウム層（３２）の成長時に両層が接続す
る程度の膜厚にするようにしたものである。 〔３〕上記（１）記載のバイポーラトランジスタの製造
方法において、前記シリコンゲルマニウム層（４２）及
び多結晶シリコンゲルマニウム層（４６）の成長に先立
ち、前記コレクタ層（４０）上に第１導電型のシリコン
層（４３）と第１の多結晶シリコン層（４４）の庇部分
から多結晶シリコン層（４７）を成長させるようにした
ものである。
【００１２】
（Ａ）請求項１記載のバイポーラトランジスタの製造方
法によれば、Ｎ型シリコン層（１２）の成長により低濃
度エミッタ層の形成を、多結晶シリコン層（６）からの
拡散によりベース取り出し領域の形成を行うようにした
ので、従来のようなイオン注入による結晶欠陥に基づく
シリコンゲルマニウムベース層（１１）内のボロンの増
速拡散を回避することができる。なお、この場合、多結
晶シリコン層（６）へのイオン注入時に生じる結晶欠陥
は、シリコンゲルマニウムベース層（１１）のエピタキ
シャル成長前のアニールにより消滅させることができ
る。
法によれば、Ｎ型シリコン層（１２）の成長により低濃
度エミッタ層の形成を、多結晶シリコン層（６）からの
拡散によりベース取り出し領域の形成を行うようにした
ので、従来のようなイオン注入による結晶欠陥に基づく
シリコンゲルマニウムベース層（１１）内のボロンの増
速拡散を回避することができる。なお、この場合、多結
晶シリコン層（６）へのイオン注入時に生じる結晶欠陥
は、シリコンゲルマニウムベース層（１１）のエピタキ
シャル成長前のアニールにより消滅させることができ
る。
【００１３】（Ｂ）請求項２記載のバイポーラトランジ
スタの製造方法によれば、上記（Ａ）のように、熱処理
によりＮ型多結晶シリコン層（１４）とＮ型シリコン層
（１２）をＰ型化する必要が無くなり、熱処理を大幅に
低減できる。これによりシリコンゲルマニウムベース層
（４２）内でのボロンの拡散も低減し、トランジスタの
高速化が更に図れる。
スタの製造方法によれば、上記（Ａ）のように、熱処理
によりＮ型多結晶シリコン層（１４）とＮ型シリコン層
（１２）をＰ型化する必要が無くなり、熱処理を大幅に
低減できる。これによりシリコンゲルマニウムベース層
（４２）内でのボロンの拡散も低減し、トランジスタの
高速化が更に図れる。
【００１４】（Ｃ）請求項３記載のバイポーラトランジ
スタの製造方法によれば、第１のシリコン酸化膜（４
１）はある程度の厚みとしながら、Ｎ型多結晶シリコン
層（４７）のみをＰ型化すればよいために、多結晶シリ
コン層（４４）とＮ型シリコン層（４５）間の容量の低
減を図りながら、低熱処理化も実現できる。これは多結
晶シリコン内では、単結晶シリコン内に比べ拡散が急速
に起こるためである。
スタの製造方法によれば、第１のシリコン酸化膜（４
１）はある程度の厚みとしながら、Ｎ型多結晶シリコン
層（４７）のみをＰ型化すればよいために、多結晶シリ
コン層（４４）とＮ型シリコン層（４５）間の容量の低
減を図りながら、低熱処理化も実現できる。これは多結
晶シリコン内では、単結晶シリコン内に比べ拡散が急速
に起こるためである。
【００１５】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の第１実施例を示
すバイポーラトランジスタの製造工程断面図である。 （１）まず、図１（ａ）に示すように、Ｐ型シリコン基
板１にＮ+ 型埋め込み拡散層２を形成し、その上にＮ-
型シリコン層３を形成する。次に、この基板のフィール
ド領域を形成する予定領域に当たる部分に溝４Ａを形成
後、この溝４Ａ内をフィールドシリコン酸化膜４で埋め
る。次に、Ｎ- 型シリコン層３上に１６０ｎｍ程度の厚
みの第１のシリコン酸化膜５、基板全面に多結晶シリコ
ン層６、第２のシリコン酸化膜７を順次形成する。次
に、多結晶シリコン層６内にボロンをイオン注入しアニ
ールを行い、５×１０20ｃｍ-3程度のボロンをドープし
た後、シリコン窒化膜８を形成する。
ながら詳細に説明する。図１は本発明の第１実施例を示
すバイポーラトランジスタの製造工程断面図である。 （１）まず、図１（ａ）に示すように、Ｐ型シリコン基
板１にＮ+ 型埋め込み拡散層２を形成し、その上にＮ-
型シリコン層３を形成する。次に、この基板のフィール
ド領域を形成する予定領域に当たる部分に溝４Ａを形成
後、この溝４Ａ内をフィールドシリコン酸化膜４で埋め
る。次に、Ｎ- 型シリコン層３上に１６０ｎｍ程度の厚
みの第１のシリコン酸化膜５、基板全面に多結晶シリコ
ン層６、第２のシリコン酸化膜７を順次形成する。次
に、多結晶シリコン層６内にボロンをイオン注入しアニ
ールを行い、５×１０20ｃｍ-3程度のボロンをドープし
た後、シリコン窒化膜８を形成する。
【００１６】（２）次に、図１（ｂ）に示すように、シ
リコン窒化膜８、第２のシリコン酸化膜７、多結晶シリ
コン層６を公知のリソグラフィ技術及び異方性ドライエ
ッチング技術によりパターニングして、エミッタ開口部
９を形成する。次に、エミッタ開口部９側壁に窒化シリ
コンからなるサイドウォール１０を形成後、等方性のウ
エットエッチングにより、エミッタ開口部９の内部の第
１のシリコン酸化膜５を除去するとともに、開口端から
２００ｎｍ程度後退させる。
リコン窒化膜８、第２のシリコン酸化膜７、多結晶シリ
コン層６を公知のリソグラフィ技術及び異方性ドライエ
ッチング技術によりパターニングして、エミッタ開口部
９を形成する。次に、エミッタ開口部９側壁に窒化シリ
コンからなるサイドウォール１０を形成後、等方性のウ
エットエッチングにより、エミッタ開口部９の内部の第
１のシリコン酸化膜５を除去するとともに、開口端から
２００ｎｍ程度後退させる。
【００１７】（３）次に、図１（ｃ）に示すように、選
択ＣＶＤ成長技術を用いてＮ- 型シリコン層３上に、そ
の一部に高濃度のボロンをドープした厚み約４０ｎｍの
シリコンゲルマニウムベース層１１、厚み約４０ｎｍの
Ｎ型シリコン層１２をエピタキシャル成長する。この
時、多結晶シリコン層６の庇から、エピタキシャル層と
同様の厚みの多結晶シリコンゲルマニウム層１３、Ｎ型
多結晶シリコン層１４が成長し、エピタキシャル層と多
結晶シリコン層６は接続される。
択ＣＶＤ成長技術を用いてＮ- 型シリコン層３上に、そ
の一部に高濃度のボロンをドープした厚み約４０ｎｍの
シリコンゲルマニウムベース層１１、厚み約４０ｎｍの
Ｎ型シリコン層１２をエピタキシャル成長する。この
時、多結晶シリコン層６の庇から、エピタキシャル層と
同様の厚みの多結晶シリコンゲルマニウム層１３、Ｎ型
多結晶シリコン層１４が成長し、エピタキシャル層と多
結晶シリコン層６は接続される。
【００１８】（４）次に、図１（ｄ）に示すように、窒
化シリコンからなるサイドウォール１０の側壁に、酸化
シリコンからなるサイドウォール１５を形成した後、Ｎ
+ 型多結晶シリコン膜１６を形成し、パターニングを行
う。次に、シリコン酸化膜１７を形成後、熱処理を行
う。この際、高濃度にドープされた多結晶シリコン層６
からのボロンの拡散によりＮ型多結晶シリコン層１４、
Ｎ型シリコン層１２の一部はＰ型化され、シリコンゲル
マニウムベース層１１と多結晶シリコン層６との導通が
はかられる。
化シリコンからなるサイドウォール１０の側壁に、酸化
シリコンからなるサイドウォール１５を形成した後、Ｎ
+ 型多結晶シリコン膜１６を形成し、パターニングを行
う。次に、シリコン酸化膜１７を形成後、熱処理を行
う。この際、高濃度にドープされた多結晶シリコン層６
からのボロンの拡散によりＮ型多結晶シリコン層１４、
Ｎ型シリコン層１２の一部はＰ型化され、シリコンゲル
マニウムベース層１１と多結晶シリコン層６との導通が
はかられる。
【００１９】次に、図示しないが、ベース、エミッタ、
コレクタとのコンタクトをとるための開口及びにメタラ
イゼーション等を行うことにより、バイポーラトランジ
スタが得られる。図２には本発明の第１実施例を示すバ
イポーラトランジスタの活性領域の不純物プロファイル
を示す。
コレクタとのコンタクトをとるための開口及びにメタラ
イゼーション等を行うことにより、バイポーラトランジ
スタが得られる。図２には本発明の第１実施例を示すバ
イポーラトランジスタの活性領域の不純物プロファイル
を示す。
【００２０】すなわち、シリコンゲルマニウムベース層
２１には、約２０％のＧｅが含有され、ノンドープ層２
２，２３、ボロンドープ層２４から構成されている。そ
の上には、Ｎ型シリコン層２５、高濃度のリンがドープ
された多結晶シリコン層２６が形成されている。この構
造では、低濃度エミッタ層となるＮ型シリコン層の濃度
を１×１０18ｃｍ-3程度とすることにより、ベース濃度
を約５×１０19ｃｍ-3と高濃度化でき、低いベース抵抗
が得られる。またエミッタ−ベース間の接合容量も下げ
ることができる。
２１には、約２０％のＧｅが含有され、ノンドープ層２
２，２３、ボロンドープ層２４から構成されている。そ
の上には、Ｎ型シリコン層２５、高濃度のリンがドープ
された多結晶シリコン層２６が形成されている。この構
造では、低濃度エミッタ層となるＮ型シリコン層の濃度
を１×１０18ｃｍ-3程度とすることにより、ベース濃度
を約５×１０19ｃｍ-3と高濃度化でき、低いベース抵抗
が得られる。またエミッタ−ベース間の接合容量も下げ
ることができる。
【００２１】次に、本発明の第２実施例について説明す
る。図３は本発明の第２実施例を示すバイポーラトラン
ジスタの要部断面図である。第１実施例と同じ部分には
同じ番号を付してその説明は省略する。この実施例で
は、基板３０上の第１のシリコン酸化膜３１の厚みを約
８０ｎｍとすることにより、エピタキシャル成長される
Ｎ型シリコン層３４（図２のＮ型シリコン層１２に対
応）と多結晶シリコン層３２の接続が、約４０ｎｍの厚
みのシリコンゲルマニウムベース層３３の成長の際に行
なわれる。つまり、多結晶シリコン層３２の庇に成長層
３２Ａが生成される。したがって、成長の時点でシリコ
ンゲルマニウムベース層３３と多結晶シリコン層３２と
の導通が達成できる。
る。図３は本発明の第２実施例を示すバイポーラトラン
ジスタの要部断面図である。第１実施例と同じ部分には
同じ番号を付してその説明は省略する。この実施例で
は、基板３０上の第１のシリコン酸化膜３１の厚みを約
８０ｎｍとすることにより、エピタキシャル成長される
Ｎ型シリコン層３４（図２のＮ型シリコン層１２に対
応）と多結晶シリコン層３２の接続が、約４０ｎｍの厚
みのシリコンゲルマニウムベース層３３の成長の際に行
なわれる。つまり、多結晶シリコン層３２の庇に成長層
３２Ａが生成される。したがって、成長の時点でシリコ
ンゲルマニウムベース層３３と多結晶シリコン層３２と
の導通が達成できる。
【００２２】次に、本発明の第３実施例について説明す
る。図４は本発明の第３実施例を示すバイポーラトラン
ジスタの要部断面図である。この実施例では、第１実施
例と同様に基板４０上の第１のシリコン酸化膜４１（図
２の第１のシリコン酸化膜５に対応）の厚みは約１６０
ｎｍとしているが、シリコンゲルマニウムベース層４２
の成長前に約４０ｎｍの厚みのＮ型シリコン層４３が成
長しているために、第２実施例と同様にエピタキシャル
成長されるＮ型シリコン層４５（図２のＮ型シリコン層
１２に対応）と多結晶シリコン層４４の接続が、約４０
ｎｍの厚みのシリコンゲルマニウムベース層４２の成長
の際に行なわれる。なお、４６は多結晶シリコンゲルマ
ニウムベース層、４７はＮ型多結晶シリコン層である。
る。図４は本発明の第３実施例を示すバイポーラトラン
ジスタの要部断面図である。この実施例では、第１実施
例と同様に基板４０上の第１のシリコン酸化膜４１（図
２の第１のシリコン酸化膜５に対応）の厚みは約１６０
ｎｍとしているが、シリコンゲルマニウムベース層４２
の成長前に約４０ｎｍの厚みのＮ型シリコン層４３が成
長しているために、第２実施例と同様にエピタキシャル
成長されるＮ型シリコン層４５（図２のＮ型シリコン層
１２に対応）と多結晶シリコン層４４の接続が、約４０
ｎｍの厚みのシリコンゲルマニウムベース層４２の成長
の際に行なわれる。なお、４６は多結晶シリコンゲルマ
ニウムベース層、４７はＮ型多結晶シリコン層である。
【００２３】以上の実施例では、ＮＰＮ型バイポーラト
ランジスタに適用した例を説明したが、不純物の種類を
変更することにより、ＰＮＰ型にも適用できる。また、
本発明は上記実施例に限定されるものではなく、本発明
の趣旨に基づいて種々の変形が可能であり、これらを本
発明の範囲から排除するものではない。
ランジスタに適用した例を説明したが、不純物の種類を
変更することにより、ＰＮＰ型にも適用できる。また、
本発明は上記実施例に限定されるものではなく、本発明
の趣旨に基づいて種々の変形が可能であり、これらを本
発明の範囲から排除するものではない。
【００２４】
【発明の効果】以上、詳細に説明したのように、本発明
によれば、以下のような効果を奏することができる。 （Ａ）請求項１記載の発明によれば、Ｎ型シリコン層
（１２）の成長により低濃度エミッタ層の形成を、多結
晶シリコン層（６）からの拡散によりベース取り出し領
域の形成を行うようにしたので、従来のようなイオン注
入による結晶欠陥に基づくシリコンゲルマニウムベース
層（１１）内のボロンの増速拡散を回避することができ
る。なお、この場合、多結晶シリコン層（６）へのイオ
ン注入時に生じる結晶欠陥は、シリコンゲルマニウムベ
ース層（１１）のエピタキシャル成長前のアニールによ
り消滅させることができる。
によれば、以下のような効果を奏することができる。 （Ａ）請求項１記載の発明によれば、Ｎ型シリコン層
（１２）の成長により低濃度エミッタ層の形成を、多結
晶シリコン層（６）からの拡散によりベース取り出し領
域の形成を行うようにしたので、従来のようなイオン注
入による結晶欠陥に基づくシリコンゲルマニウムベース
層（１１）内のボロンの増速拡散を回避することができ
る。なお、この場合、多結晶シリコン層（６）へのイオ
ン注入時に生じる結晶欠陥は、シリコンゲルマニウムベ
ース層（１１）のエピタキシャル成長前のアニールによ
り消滅させることができる。
【００２５】（Ｂ）請求項２記載の発明によれば、上記
（Ａ）のように、熱処理によりＮ型多結晶シリコン層
（１４）とＮ型シリコン層（１２）をＰ型化する必要が
無くなり、熱処理を大幅に低減できる。これによりシリ
コンゲルマニウムベース層（４２）内でのボロンの拡散
も低減し、トランジスタの高速化が更に図れる。 （Ｃ）請求項３記載の発明によれば、第１のシリコン酸
化膜（４１）はある程度の厚みとしながら、Ｎ型多結晶
シリコン層（４７）のみをＰ型化すればよいために、多
結晶シリコン層（４４）とＮ型シリコン層（４５）間の
容量の低減を図りながら、低熱処理化も実現できる。こ
れは多結晶シリコン内では、単結晶シリコン内に比べ拡
散が急速に起こるためである。
（Ａ）のように、熱処理によりＮ型多結晶シリコン層
（１４）とＮ型シリコン層（１２）をＰ型化する必要が
無くなり、熱処理を大幅に低減できる。これによりシリ
コンゲルマニウムベース層（４２）内でのボロンの拡散
も低減し、トランジスタの高速化が更に図れる。 （Ｃ）請求項３記載の発明によれば、第１のシリコン酸
化膜（４１）はある程度の厚みとしながら、Ｎ型多結晶
シリコン層（４７）のみをＰ型化すればよいために、多
結晶シリコン層（４４）とＮ型シリコン層（４５）間の
容量の低減を図りながら、低熱処理化も実現できる。こ
れは多結晶シリコン内では、単結晶シリコン内に比べ拡
散が急速に起こるためである。
【図１】本発明の第１実施例を示すバイポーラトランジ
スタの製造工程断面図である。
スタの製造工程断面図である。
【図２】本発明の第１実施例を示すバイポーラトランジ
スタの活性領域の不純物プロファイルを示す図である。
スタの活性領域の不純物プロファイルを示す図である。
【図３】本発明の第２実施例を示すバイポーラトランジ
スタの要部断面図である。
スタの要部断面図である。
【図４】本発明の第３実施例を示すバイポーラトランジ
スタの要部断面図である。
スタの要部断面図である。
【図５】従来のバイポーラトランジスタの製造工程断面
図である。
図である。
１ Ｐ型シリコン基板 ２ Ｎ+ 型埋め込み拡散層 ３ Ｎ- 型シリコン層 ４ フィールドシリコン酸化膜 ４Ａ 溝 ５，３１，４１ 第１のシリコン酸化膜 ６，２６，３２，４４ 多結晶シリコン層 ７ 第２のシリコン酸化膜 ８ シリコン窒化膜 ９ エミッタ開口部 １０，１５ サイドウォール １１，２１，３３，４２，４６ シリコンゲルマニウ
ムベース層 １２，２５，３４，４３，４５ Ｎ型シリコン層 １３ 多結晶シリコンゲルマニウム層 １４，４７ Ｎ型多結晶シリコン層 １６ Ｎ+ 型多結晶シリコン膜 １７ シリコン酸化膜 ２２，２３ ノンドープ層 ２４ ボロンドープ層 ３０，４０ 基板 ３２Ａ 成長層
ムベース層 １２，２５，３４，４３，４５ Ｎ型シリコン層 １３ 多結晶シリコンゲルマニウム層 １４，４７ Ｎ型多結晶シリコン層 １６ Ｎ+ 型多結晶シリコン膜 １７ シリコン酸化膜 ２２，２３ ノンドープ層 ２４ ボロンドープ層 ３０，４０ 基板 ３２Ａ 成長層
Claims (3)
- 【請求項１】（ａ）第１導電型シリコンからなるコレク
タ層上に第１の絶縁膜を形成する工程と、（ｂ）前記第
１の絶縁膜上に第１の多結晶シリコン層を形成する工程
と、（ｃ）前記第１の多結晶シリコン層に第２導電型の
不純物をドープしアニールする工程と、（ｄ）前記第１
の多結晶シリコン層上に第２の絶縁膜を形成する工程
と、（ｅ）前記第２の絶縁膜と第１の多結晶シリコン層
の所定の一部に開口部を形成する工程と、（ｆ）前記開
口部の側壁に第３の絶縁膜からなるサイドウォールを形
成する工程と、（ｇ）前記開口部及び開口外周部の第１
の絶縁膜を除去し、前記第１の多結晶シリコン層からな
る庇部分を形成する工程と、（ｈ）露出したコレクタ層
上に第２導電型の不純物を少なくともその一部に含むシ
リコンゲルマニウム層と、１×１０19ｃｍ-3以下の濃度
の第１導電型のシリコン層を順次成長させ、それと同時
に前記多結晶シリコン層の庇部分から多結晶シリコンゲ
ルマニウム層と、第２の多結晶シリコン層を成長させ、
前記第１導電型のシリコン層と第２の多結晶シリコン層
が接続する程度の膜厚となし、その後熱処理により、前
記第１の多結晶シリコン層からの第２導電型不純物の拡
散により第２の多結晶シリコン層と第１導電型のシリコ
ン層の一部を第２導電型とする工程とを有することを特
徴とするバイポーラトランジスタの製造方法。 - 【請求項２】 請求項１記載のバイポーラトランジスタ
の製造方法において、前記第１の絶縁膜が、前記シリコ
ンゲルマニウム層及び多結晶シリコンゲルマニウム層の
成長時に両層が接続する程度の膜厚であることを特徴と
するバイポーラトランジスタの製造方法。 - 【請求項３】 請求項１記載のバイポーラトランジスタ
の製造方法において、前記シリコンゲルマニウム層及び
多結晶シリコンゲルマニウム層の成長に先立ち、前記コ
レクタ層上に第１導電型のシリコン層と第１の多結晶シ
リコン層の庇部分から多結晶シリコン層を成長させるこ
とを特徴とするバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14215395A JP3190805B2 (ja) | 1995-06-08 | 1995-06-08 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14215395A JP3190805B2 (ja) | 1995-06-08 | 1995-06-08 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08335584A JPH08335584A (ja) | 1996-12-17 |
| JP3190805B2 true JP3190805B2 (ja) | 2001-07-23 |
Family
ID=15308600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14215395A Expired - Fee Related JP3190805B2 (ja) | 1995-06-08 | 1995-06-08 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3190805B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332561A (ja) | 2000-05-22 | 2001-11-30 | Nec Corp | バイポーラトランジスタおよびその製造方法 |
| JP3600591B2 (ja) | 2002-03-28 | 2004-12-15 | 沖電気工業株式会社 | 半導体装置の製造方法 |
-
1995
- 1995-06-08 JP JP14215395A patent/JP3190805B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08335584A (ja) | 1996-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9508824B2 (en) | Method for fabricating a bipolar transistor having self-aligned emitter contact | |
| KR100486304B1 (ko) | 자기정렬을 이용한 바이씨모스 제조방법 | |
| KR100205017B1 (ko) | 이종접합 바이폴러 트랜지스터의 제조방법 | |
| US5962879A (en) | Super self-aligned bipolar transistor | |
| US8524551B2 (en) | Method of manufacturing heterojunction bipolar transistor and heterojunction bipolar transistor | |
| JP2720793B2 (ja) | 半導体装置の製造方法 | |
| JPH09504411A (ja) | セルフアラインｃｍｏｓプロセス | |
| US5696007A (en) | Method for manufacturing a super self-aligned bipolar transistor | |
| JP3890202B2 (ja) | 半導体装置の製造方法 | |
| JP2705344B2 (ja) | 半導体装置及びその製造方法 | |
| US20020197807A1 (en) | Non-self-aligned SiGe heterojunction bipolar transistor | |
| US6699741B1 (en) | Single poly bipolar transistor and method that uses a selectively epitaxially grown highly-boron-doped silicon layer as a diffusion source for an extrinsic base region | |
| JP3190805B2 (ja) | バイポーラトランジスタの製造方法 | |
| US20030109109A1 (en) | Bipolar device having non-uniform depth base-emitter junction | |
| US6475848B1 (en) | Polysilicon-edge, low-power, high-frequency bipolar transistor and method of forming the transistor | |
| JP3910473B2 (ja) | ヘテロ接合バイポーラ・トランジスタ及びその製造方法 | |
| US7601584B2 (en) | Semiconductor array and method for manufacturing a semiconductor array | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1092837A (ja) | バイポーラトランジスタの製造方法 | |
| JP3908023B2 (ja) | 半導体装置の製造方法 | |
| JP3166729B2 (ja) | 半導体装置の製造方法 | |
| JP2005167125A (ja) | 半導体装置及びその製造方法 | |
| JPH1092832A (ja) | バイポーラトランジスタの製造方法 | |
| JP3159527B2 (ja) | 半導体装置の製造方法 | |
| JPH05175209A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010508 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080518 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |