JP2002368004A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 外部ベースに起因する抵抗を低減することで
高周波特性の向上が図られる半導体装置を提供する。 【解決手段】 Ｐ−型基板１上の露出したＮ−型コレク
タ層４に接するようにコレクタ層となるＮ−型Ｓｉ層６
が形成されている。そのＮ−型Ｓｉ層６上に真性ベース
領域と外部ベース領域とを含むＰ型ＳｉＧｅ層７が形成
されている。そのＰ型ＳｉＧｅ層７上にＮ＋型エミッタ
領域１９と外部ベース領域とを含むＰ型Ｓｉ層８が形成
されている。そのＳｉ層８上に外部ベース領域を含むＰ
＋型ＳｉＧｅ層９が形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に、ヘテロ接合またはホモ接合の
バイポーラトランジスタを備えた半導体装置と、その製
造方法に関するものである。

【０００２】

【従来の技術】無線機の送受信等のように比較的高い周
波数帯域においては高周波トランジスタが適用される。
そこで、そのような高周波トランジスタを備えた第１の
従来技術に係る半導体装置として特開平９−１８１０８
９号公報に記載された半導体装置について説明する。

【０００３】図２９に示すように、ｐ型シリコン基板１
０１の主表面に埋め込みコレクタ１０２が形成されてい
る。そのｐ型シリコン基板１０１および埋め込みコレク
タ１０２を覆うように酸化膜１０３が形成されている。
その酸化膜１０３上にｐ＋型ベース電極用薄膜１０４が
形成されている。

【０００４】酸化膜１０３に埋め込みコレクタ１０２の
表面を露出する開口部が形成され、露出した埋め込みコ
レクタ１０２の表面上にコレクタ用シリコン薄膜１０７
が形成されている。コレクタ用シリコン薄膜１０７とｐ
＋型ベース電極用薄膜１０４との間にポリシリコンスペ
ーサ１０９が形成されている。

【０００５】そのｐ＋型ベース電極用薄膜１０４、コレ
クタ用シリコン薄膜１０７およびポリシリコンスペーサ
１０９上に、ＳｉＧｅ層１１１、リンをドープしたＳｉ
Ｇｅ層１１２、Ｓｉ層１１３および金属シリサイド層１
１４が形成されている。

【０００６】その金属シリサイド層１１４を覆うように
ｐ型シリコン基板１０１上に酸化膜１１５が形成されて
いる。酸化膜１１５および金属シリサイド層１１４にＳ
ｉ層１１３の表面を露出する開口部が形成され、露出し
たＳｉ層１１３の表面上にエミッタ層１１７が形成され
ている。エミッタ層１１７と酸化膜１１５および金属シ
リサイド層１１４との間に酸化膜スペーサ１１６が形成
されている。エミッタ層１１７上にエミッタ電極薄膜１
１８が形成されている。

【０００７】そのエミッタ電極薄膜１１８を覆うように
酸化膜１１５上に酸化膜１１９が形成されている。埋め
込みコレクタ１０２、エミッタ電極薄膜１１８および金
属シリサイド層１１４にそれぞれ電気的に接続される金
属配線１２０が形成されている。第１の従来技術に係る
半導体装置は上記のように構成される。

【０００８】次に、第２の従来技術に係る半導体装置に
ついて説明する。図３２に示すように、ｐ型シリコン基
板２０１の主表面に埋め込みコレクタ２０２が形成され
ている。その埋め込みコレクタ２０２上にＮ−型コレク
タ層２０４が形成されている。そのＮ−型コレクタ層２
０４上に絶縁膜２０５が形成されている。

【０００９】その絶縁膜２０５にＮ−型コレクタ層２０
４の表面を露出する部分が設けられ、その露出した部分
にＳｉＧｅ層２０６が形成されている。そのＳｉＧｅ層
２０６の表面にＮ＋型エミッタ層２１９が形成されてい
る。絶縁膜２０５およびＳｉＧｅ層２０６の表面上にポ
リシリコン膜２０８、金属シリサイド膜２１０および絶
縁膜２１１が順次形成されている。

【００１０】そのポリシリコン膜２０８、金属シリサイ
ド膜２１０および絶縁膜２１１にＮ＋型エミッタ層２１
９の表面を露出する開口部が設けられている。その開口
部の側面上に側壁絶縁膜２１２が形成されている。その
開口部を埋めるようにＮ＋型ポリエミッタ層２１３が形
成されている。

【００１１】Ｎ＋型ポリエミッタ層２１３上に金属シリ
サイド膜２１４が形成されている。また、Ｎ−型コレク
タ層２０４上に金属シリサイド膜２１４が形成されてい
る。金属シリサイド膜２１０に電気的に接続されるベー
ス電極２１７が形成されている。金属シリサイド膜２１
４に電気的に接続されるエミッタ電極２１６およびコレ
クタ電極２１８がそれぞれ形成されている。第２の従来
技術に係る半導体装置は上記のように構成される。

【００１２】

【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置においては以下に説明するような問
題点があった。まず、第１の従来技術の場合について説
明する。この半導体装置では、図３０に示すように、ｐ
＋型ベース電極用薄膜１０４およびコレクタ用シリコン
薄膜１０７上に、ベース領域となるＳｉＧｅ層１１１、
リンをドープしたＳｉＧｅ層１１２およびＳｉ層１１３
が順次形成される。そのＳｉ層１１３上に金属シリサイ
ド層１１４と酸化膜１１５が順次形成される。

【００１３】次に、図３１に示すように、エミッタ層を
形成するために、その酸化膜１１５および金属シリサイ
ド層１１４にＳｉ層１１３の表面を露出する開口部が形
成される。

【００１４】このＳｉ層１１３には外部ベースとなる領
域が形成される。このとき、Ｓｉ層１１３にエミッタ層
を形成する場合を想定すると、露出したＳｉ層１１３の
部分にベースとは逆導電型の不純物を導入することが必
要になる。一方、高周波トランジスタにおけるベースの
抵抗を低減するためは、このＳｉ層１１３には高濃度の
不純物を添加することが望ましい。

【００１５】ところが、Ｓｉ層１１３の不純物濃度（た
とえば、ボロン濃度）が高いと、エミッタを形成する際
に高濃度の反対導電型の不純物（たとえば砒素）を拡散
させることが製造上困難になるため、Ｓｉ層１１３の不
純物濃度を上げるには限界があった。その結果、ベース
抵抗の低減が制限されてしまい、高周波トランジスタに
おける高周波特性のさらなる改善を図ることができなか
った。

【００１６】次に、第２の従来技術の場合について説明
する。図３２に示すように、ＳｉＧｅ層２０６において
は、Ｎ＋型エミッタ層２１９とＮ−型コレクタ層２０４
との間の部分に真性ベース領域が位置し、その真性ベー
ス領域の外側に外部ベース領域が位置することになる。
そのＳｉＧｅ層２０６は、さらに外部ベース領域となる
ポリシリコン膜２０８と、金属シリサイド膜２１０とを
介してベース電極２１７と電気的に接続されている。

【００１７】ところが、外部ベース領域においては、Ｓ
ｉＧｅ層２０６のうちの外部ベース領域となる部分とポ
リシリコン膜２０８とが開口部の開口端部分Ａにおいて
接触している。そのため接触面積が狭く外部ベース領域
の抵抗が高くなるため、高周波トランジスタにおける高
周波特性を向上することが困難になった。

【００１８】本発明は上記問題点を解決するためになさ
れたものであり、１つの目的は、外部ベースに起因する
抵抗を低減することで高周波特性の向上が図られる半導
体装置を提供することであり、他の目的はそのような半
導体装置の製造方法を提供することである。

【００１９】

【課題を解決するための手段】本発明の１つの局面にお
ける半導体装置は、主表面を有する第１導電型の半導体
基板、第２導電型の第１半導体層、第２半導体層、第３
半導体層、第４半導体層および開口部を備えている。第
２導電型の第１半導体層は半導体基板の主表面に形成さ
れ、コレクタ領域となる。第２半導体層は、第１半導体
層に接するように第１半導体層上に形成され、第１導電
型の真性ベース領域および外部ベース領域を含んでい
る。第３半導体層は、第２半導体層に接するように第２
半導体層上に形成され、第１導電型の外部ベース領域お
よび第２導電型のエミッタ領域を含んでいる。第４半導
体層は、第３半導体層に接するように第３半導体層上に
形成された第１導電型の外部ベース領域を含んでいる。
開口部は、第４半導体層に形成され、エミッタ領域の表
面を露出する。第３半導体層と第４半導体層とはエッチ
ング特性が互いに異なっている。第４半導体層を構成す
る元素は、第３半導体層を構成する元素とは異なる元素
を含んでいる。

【００２０】この構成によれば、真性ベース領域と外部
ベース領域とからなるベース領域、エミッタ領域および
コレクタ領域を有するバイポーラトランジスタにおい
て、外部ベース領域を含む第４半導体層を構成する元素
は、外部ベース領域およびエミッタ領域を含む第３半導
体層を構成する元素とは異なる元素を含んでいる。この
ため、構成元素の原子半径の違いに起因して第４半導体
層を形成する際に、第４半導体層は第３半導体層よりも
多くの第１導電型の不純物を取り込むことができる。そ
して、エミッタ領域を形成する際に同時に第４半導体層
により多く取り込まれた第１導電型の不純物が第３半導
体層へ拡散して、第４半導体層と第３半導体層のそれぞ
れの第１導電型の不純物濃度が同レベルになる。その結
果、外部ベース領域の抵抗が低減してバイポーラトラン
ジスタの高周波特性が向上する。また、エミッタ領域を
形成するための開口部を形成する際に、第３半導体層と
第４半導体層とのエッチングレートが異なっていること
で、第３半導体層を実質的にエッチングすることなく第
４半導体層をエッチングすることができる。その結果、
開口部の底面に露出した第３半導体層に形成されるエミ
ッタ領域の深さの再現性や底面内における深さの均一性
が向上して、バイポーラトランジスタの電気的な特性が
安定する。なお、この明細書でいう構成元素とは各半導
体層を実質的に構成する元素をいい、不純物として添加
される元素とは区別される。

【００２１】具体的に、そのような第３半導体層および
第４半導体層はそれぞれ単結晶であり、第４半導体層の
格子定数は第３半導体層の格子定数よりも大きいことが
望ましい。

【００２２】これにより、第４半導体層は第３半導体層
よりも第１導電型の不純物をより多く取り込むことがで
きる。

【００２３】さらに具体的な元素として、第３半導体層
を構成する元素はシリコンであり、第４半導体層を構成
する元素はシリコンゲルマニウムであることが望まし
い。

【００２４】バイポーラトランジスタとしてヘテロ接合
タイプのものでは、第２半導体層を構成する元素は、第
３半導体層を構成する元素とは異なった元素を含んでい
ることが望ましい。

【００２５】そのような元素として、第２半導体層はシ
リコンゲルマニウムからなり、第３半導体層はシリコン
からなることが望ましい。

【００２６】また、真性ベース領域とエミッタ領域との
接合面の位置が第２半導体層と第３半導体層との界面の
位置からずれており、コレクタ領域と真性ベース領域と
の接合面の位置が第１半導体層と第２半導体層との界面
の位置からずれていることが望ましい。

【００２７】これにより、ヘテロ接合のバイポーラトラ
ンジスタにおいて、コレクタ領域とベース領域との接合
面の位置が第１半導体装置第２半導体装置の格子不整合
面の位置からずれるとともに、エミッタ領域とベース領
域との接合面の位置が第２半導体層と第３半導体層との
不整合面の位置からずれることになる。その結果、格子
不整合等に起因する界面再結合電流が抑制されて、バイ
ポーラトランジスタにおける電流増幅率の低下を抑制す
ることができる。

【００２８】バイポーラトランジスタとしてホモ接合タ
イプのものでは、第２半導体層を構成する元素は第３半
導体層を構成する元素と同じ元素から構成されることが
望ましい。

【００２９】その具体的な元素として、第２半導体層お
よび第３半導体層をそれぞれ構成する元素はシリコンで
あることが望ましい。

【００３０】また、第２半導体層のうち外部ベース領域
の部分と第１半導体層との間に形成された絶縁層を含ん
でいることが望ましい。

【００３１】これにより、外部ベース領域とコレクタ領
域との間の寄生容量を緩和することができる。

【００３２】本発明の他の局面における半導体装置の製
造方法は、以下の工程を備えている。第１導電型の半導
体基板の主表面に、コレクタ領域となる第２導電型の第
１半導体層を形成する。第１半導体層に接するように第
１半導体層上に、第１導電型の真性ベース領域および外
部ベース領域となる第２半導体層を形成する。第２半導
体層に接するように第２半導体層上に、第１導電型の外
部ベース領域となり所定の元素からなる第３半導体層を
形成する。第３半導体層に接するように第３半導体層上
に、第１導電型の外部ベース領域となり、所定の元素と
は異なる元素を含む第１導電型の第４半導体層を形成す
る。第４半導体層に加工を施すことにより、第３半導体
層の表面を露出する開口部を形成する。露出した第３半
導体層の上に第２導電型の不純物を含む第５半導体層を
形成し、熱処理を施すことにより第５半導体層から第３
半導体層に第２導電型の不純物を拡散させることによ
り、第３半導体層にエミッタ領域を形成する。

【００３３】この製造方法によれば、真性ベース領域と
外部ベース領域とからなるベース領域、エミッタ領域お
よびコレクタ領域を有するバイポーラトランジスタが形
成される。特に外部ベース領域を含む第４半導体層を形
成する工程では、第３半導体層を構成する所定の元素と
は異なる元素を含むように形成されるため、その所定の
元素と所定の元素と異なる元素の原子半径の違いに起因
して第４半導体層は第３半導体層よりも多くの第１導電
型の不純物を取り込むことができる。そして、エミッタ
領域を形成する際の熱処理により同時に第４半導体層に
より多く取り込まれた第１導電型の不純物が第３半導体
層へ拡散して、第４半導体層と第３半導体層のそれぞれ
の第１導電型の不純物濃度が同レベルになる結果、外部
ベース領域の抵抗が低減してバイポーラトランジスタの
高周波特性が向上する。また、第４半導体層が第３半導
体層を構成する所定の元素とは異なる元素を含んでいる
ことで、第４半導体層のエッチングレートが第３半導体
層のエッチングレートと異なって、開口部を形成する際
に第３半導体層を実質的にエッチングすることなく第４
半導体層をエッチングすることができる。その結果、開
口部の底面に露出した第３半導体層に形成されるエミッ
タ領域の深さの再現性や底面内における深さの均一性が
向上して、バイポーラトランジスタの電気的な特性が安
定する。

【００３４】また、第２半導体層を形成する工程では、
第２半導体層は第３半導体層を構成する所定の元素とは
異なる元素を含んで構成されるように形成されることが
望ましい。

【００３５】これにより、バイポーラトランジスタとし
てヘテロ接合タイプのものが形成される。

【００３６】一方、第２半導体層を形成する工程では、
第２半導体層は第３半導体層を構成する所定の元素と同
じ元素から形成されることが望ましい。

【００３７】この場合には、バイポーラトランジスタと
してホモ接合タイプのものが形成される。

【００３８】また、第１半導体層を形成する工程と第２
半導体層を形成する工程との間に、第２半導体層のうち
外部ベース領域が位置することになる部分と第１半導体
層との間に絶縁層を形成する工程を含んでいることが望
ましい。

【００３９】これにより、外部ベース領域とコレクタ領
域との間の寄生容量を緩和することができる。

【００４０】

【発明の実施の形態】実施の形態１ 本発明の実施の形態１に係るバイポーラトランジスタを
備えた半導体装置について説明する。図１に示すよう
に、Ｐ−型基板１の主表面にＮ＋型埋め込みコレクタ２
が形成されている。そのＮ＋型埋め込みコレクタ２に接
すようにＮ−型コレクタ層４およびＮ＋型コレクタウォ
ール３が形成されている。Ｎ−型コレクタ層４上に部分
的にＮ−型コレクタ層４の表面を露出する絶縁膜５が形
成されている。

【００４１】露出したＮ−型コレクタ層４に接するよう
に、絶縁膜５上にコレクタ層となるＮ−型Ｓｉ層６が形
成されている。そのＮ−型Ｓｉ層６上に真性ベース領域
と外部ベース領域とを含むＰ型ＳｉＧｅ層７が形成され
ている。そのＰ型ＳｉＧｅ層７上にエミッタ領域１９と
外部ベース領域とを含むＰ型Ｓｉ層８が形成されてい
る。エミッタ領域としてＮ＋型エミッタ領域１９がＳｉ
層８に形成されている。

【００４２】そのＳｉ層８上に外部ベース領域を含むＰ
＋型ＳｉＧｅ層９が形成されている。そのＰ＋型ＳｉＧ
ｅ層９上に金属シリサイド層１０が形成され、さらに絶
縁膜１１が形成されている。絶縁膜１１、金属シリサイ
ド層１０およびＰ＋型ＳｉＧｅ層９にＳｉ層８（Ｎ＋型
エミッタ層１９）の表面を露出する開口部が形成されて
いる。その開口部の側面上に側壁絶縁膜１２が形成され
ている。

【００４３】その開口部にＮ＋型ポリエミッタ１３が形
成されている。そのＮ＋型ポリエミッタ１３の上、露出
しているＮ−型コレクタ層４（Ｎ＋型コレクタウォール
３）の上および露出した金属シリサイド層１０の上に金
属シリサイド層１４がそれぞれ形成されている。

【００４４】金属シリサイド層１４等を覆うようにＰ−
型基板１上に絶縁膜１５が形成されている。その絶縁膜
１５に金属シリサイド層１４の表面をそれぞれ露出する
コンタクトホールが形成されている。そのコンタクトホ
ールにそれぞれベース電極１７、エミッタ電極１６およ
びコレクタ電極１８がそれぞれ形成されている。本実施
の形態に係る半導体装置は上記のように構成される。

【００４５】次に、上述した半導体装置の製造方法の一
例について説明する。まず、図２に示すように、Ｐ−型
基板１の表面にＮ＋埋め込みコレクタ２を形成する。次
に図３に示すように、たとえばエピタキシャル成長法に
よりＮ−型コレクタ層４を形成する。次に図４に示すよ
うに、そのＮ−型コレクタ層４にコレクタ電極が接続さ
れる部分となるＮ＋コレクタウォール３を形成する。

【００４６】次に図５に示すように、Ｎ−型コレクタ層
４の所定の領域を酸化することにより絶縁膜５を形成す
る。次に、Ｎ−型コレクタ層４および絶縁膜５上に、た
とえば熱酸化法により比較的薄い熱酸化膜（図示せず）
を形成する。そして、その熱酸化膜を除去してダメージ
を受けた部分を除去する。

【００４７】その後、図６に示すように、温度約６００
〜７００℃のもとで、たとえばＳｉＨ₄、ＰＨ₃およびＨ
₂を含むガスを用いてエピタキシャル成長法により、Ｎ
−型Ｓｉ層６を形成する。そのＮ−型Ｓｉ層６上にＰ型
ＳｉＧｅ層７を形成する。このとき、最初の膜厚数十ｎ
ｍについては、ＳｉＨ₄、ＧｅＨ₄およびＨ₂を含むガス
を用いて形成し、残りの膜厚数十ｎｍについては、Ｓｉ
Ｈ₄、ＧｅＨ₄、Ｂ₂Ｈ₆およびＨ₂を含むガスを用いて形
成する。

【００４８】そのＰ型ＳｉＧｅ層７上に、ＳｉＨ₄、Ｂ₂
Ｈ₆およびＨ₂を含むガスを用いて、不純物濃度約１×１
０¹⁷ａｔｏｍｓ／ｃｍ³のＰ型Ｓｉ層８を形成する。そ
のＰ型Ｓｉ層８上に、ＳｉＨ₄、ＧｅＨ₄、Ｂ₂Ｈ₆および
Ｈ₂を含むガスを用いて不純物濃度約１×１０¹⁹〜１×
１０²⁰ａｔｏｍｓ／ｃｍ³のＰ＋型ＳｉＧｅ層９を形成
する。

【００４９】Ｐ＋型ＳｉＧｅ層９は、Ｐ型Ｓｉ層８を構
成する元素と異なるＧｅ元素を含むため、ＳｉとＧｅの
原子半径の違いに起因してＰ＋型ＳｉＧｅ層９には、Ｐ
型Ｓｉ層８よりも高濃度の不純物（ボロン）をドーピン
グすることができる。

【００５０】そのＰ＋型ＳｉＧｅ層９上にたとえばスパ
ッタ法により金属シリサイド層１０を形成する。なお、
この金属シリサイド層の形成工程を省略しても特に差し
支えはない。その金属シリサイド層１０上に、たとえば
ＣＶＤ法によりたとえばシリコン酸化膜からなる絶縁膜
１１を形成する。

【００５１】その絶縁膜１１上に所定のレジストパター
ン（図示せず）を形成する。そのレジストパターンをマ
スクとして、ＳＦ₆およびＣｌ₂を含むガスを用いて絶縁
膜１０、金属シリサイド層１０およびＰ＋型ＳｉＧｅ層
９にドライエッチングを施すことにより、図７に示すよ
うに、Ｐ型Ｓｉ層８の表面を露出する開口部２１を形成
する。

【００５２】次に、その開口部２１の底面および側面を
覆うように絶縁膜１１上にさらに絶縁膜（図示せず）を
形成する。その絶縁膜に異方性エッチングを施すことに
より、図８に示すように、開口部２１の側面上に側壁絶
縁膜１２を形成する。

【００５３】次に、開口部２１を埋めるように、砒素を
ドープしたポリシリコン膜（図示せず）を絶縁膜１１上
に形成し、引き続いて、そのポリシリコン膜上に比較的
薄いシリコン酸化膜（図示せず）を形成する。

【００５４】その後、たとえばランプアニール法による
熱処理を施すことで、ポリシリコン膜中の砒素を開口部
２１の底面に露出したＰ型Ｓｉ層８へ拡散させることに
よりＮ＋型エミッタ層１９を形成する。この熱処理によ
り、Ｐ＋型ＳｉＧｅ層９からＰ型Ｓｉ層８への不純物の
拡散も同時に行われることになる。この不純物の拡散に
より、Ｐ型Ｓｉ層８の不純物濃度は約１×１０¹⁸〜１×
１０¹⁹ａｔｏｍｓ／ｃｍ³となり、Ｐ＋型ＳｉＧｅ層９
の不純物濃度も約１×１０¹⁸〜１×１０¹⁹ａｔｏｍｓ／
ｃｍ³となる。

【００５５】そして、シリコン酸化膜上に所定のレジス
トパターン（図示せず）を形成し、そのレジストパター
ンをマスクとしてポリシリコン膜にエッチングを施すこ
とにより、図９に示すように、Ｎ＋型ポリエミッタ１３
を形成する。

【００５６】次に、絶縁膜１１上に所定のレジストパタ
ーン（図示せず）を形成する。そのレジストパターンを
マスクとして、絶縁膜１１、金属シリサイド層１０、Ｐ
＋型ＳｉＧｅ層９、Ｐ型Ｓｉ層８、Ｐ型ＳｉＧｅ層７お
よびＮ−型Ｓｉ層６にエッチングを施すことにより、図
１０に示すように、Ｎ＋コレクタウォール３の表面を含
む所定の領域を露出する。

【００５７】次に、図１１に示すように、絶縁膜１１の
所定の領域に金属シリサイド層１０の表面を露出する開
口部２２を形成する。次に、絶縁層１１等上に金属シリ
サイド層（図示せず）を形成して所定のエッチングを施
すことにより、図１２に示すように、開口部２２の底面
上、Ｎ＋型ポリエミッタ１３の表面上およびＮ＋コレク
タウォール３の表面上に金属シリサイド層１４を形成す
る。

【００５８】次に、図１３に示すように、絶縁膜１１お
よびＮ＋型ポリエミッタ１３等を覆うように絶縁膜１５
を形成する。その絶縁膜１５上に所定のレジストパター
ン（図示せず）を形成する。そのレジストパターンをマ
スクとして絶縁膜１５にエッチングを施すことにより金
属シリサイド層１４の表面をそれぞれ露出する開口部２
３、２４、２５を形成する。

【００５９】その後、開口部２３、２４、２５を埋める
ように、たとえばタングステン膜を形成してそのタング
ステン膜に所定の加工を施すことにより、図１に示すよ
うに、エミッタ電極１６、ベース電極１７およびコレク
タ電極１８をそれぞれ形成する。以上の工程を経ること
により、図１に示す半導体装置が形成される。

【００６０】上述した半導体装置では、バイポーラトラ
ンジスタにおけるコレクタ領域とベース領域との接合に
おいて、コレクタ側がＮ−型Ｓｉ層６でありベース側が
Ｐ型ＳｉＧｅ層７である。そして、ベース領域とエミッ
タ領域との接合において、ベース側がＰ型ＳｉＧｅ層７
でありエミッタ側がＮ型のＳｉ層８である。したがっ
て、この半導体装置では、ヘテロ接合のバイポーラトラ
ンジスタが構成される。

【００６１】特にベース領域では、Ｐ型ＳｉＧｅ層７の
うちＮ＋型エミッタ層１９の直下に位置する部分が真性
ベース領域となる。その真性ベース領域の外側に位置す
るＰ型ＳｉＧｅ層７の部分、Ｐ型Ｓｉ層８およびＰ＋型
ＳｉＧｅ層９が外部ベース領域となる。

【００６２】そのＰ＋型ＳｉＧｅ層９は、Ｐ＋型Ｓｉ層
８を構成する元素に加えてＧｅを構成元素に含んでい
る。このため、Ｐ＋型ＳｉＧｅ層９を形成する際にはＳ
ｉとＧｅの原子半径の違いに起因して、Ｓｉ層８よりも
多くのＰ型の不純物（ボロン）を層の中に取り込むこと
ができる。

【００６３】シリコンの格子定数は０．５４３ｎｍ
（５．４３Å）であり、ゲルマニウムの格子定数は０．
５６６ｎｍ（５．６６Å）であることで、Ｐ＋型ＳｉＧ
ｅ層９の格子定数はＰ型Ｓｉ層８の格子定数よりも大き
くなり、このことによってもＰ＋型ＳｉＧｅ層９（約１
×１０¹⁹〜１×１０²⁰ａｔｏｍｓ／ｃｍ³）はＰ型Ｓｉ
層８（約１×１０¹⁷ａｔｏｍｓ／ｃｍ³）よりも多くの
不純物を取り込むことができると考えられる。

【００６４】また、Ｐ＋型Ｓｉ層８の不純物濃度が比較
的高くないため、Ｎ＋型エミッタ層１９以外（外部ベー
ス領域）とＮ＋型エミッタ層１９との間でトンネルリー
ク電流が生じることも抑制される。

【００６５】さらに、このＮ＋型エミッタ層１９を形成
する際の熱処理によってＰ＋型ＳｉＧｅ層９に含まれる
ボロンがＳｉ層８に拡散する。これにより、Ｐ＋型Ｓｉ
Ｇｅ層９（約１×１０¹⁸〜１×１０¹⁹ａｔｏｍｓ／ｃｍ
³）とＰ型Ｓｉ層８（約１×１０¹⁸〜１×１０¹⁹ａｔｏ
ｍｓ／ｃｍ³）のそれぞれの不純物濃度が同レベルとな
って、外部ベース領域の抵抗が低減する。

【００６６】また、第２の従来技術における半導体装置
と比べると、外部ベース領域をなす各層の接触面積が十
分に得られることからも外部ベース領域の抵抗を低減す
ることができる。

【００６７】ところで、高周波トランジスタの特性を示
すパラメータには電流利得遮断周波数ｆＴと最大発振周
波数ｆｍａｘがあり、それぞれ次の式で表される。

【００６８】

【数１】

【００６９】ここで、Ｑは電子の電荷、Ｔは絶対温度
（ｋ）、Ｉ_Cはコレクタ電流、Ｃ_BEはベース・エミッタ
接合容量、Ｃ_BCはベース・コレクタ接合容量、Ｒ_Eはエ
ミッタ抵抗、Ｒ_Cはコレクタ抵抗、Ｒ_Bはベース抵抗、τ
_Bはベース走行時間およびτ_Cはコレクタ走行時間を示
す。

【００７０】特に、バイポーラトランジスタがマイクロ
波トランジスタへ適用される場合には、最大発振周波数
ｆｍａｘが重要なパラメータとなる。上記２つの式より
この最大発振周波数ｆｍａｘを向上するためには、電流
利得遮断周波数ｆＴを向上するとともに、ベース抵抗Ｒ
_Bとコレクタ・ベース接合容量Ｃ_BEを低減することが要
求される。

【００７１】本半導体装置においては、上記のように、
外部ベース領域の抵抗を低減することができる結果、こ
の最大発振周波数ｆｍａｘを向上することができる。

【００７２】また、Ｎ＋ポリエミッタ１３を形成する際
に、図７に示すように、Ｐ＋型ＳｉＧｅ層９にＳＦ₆お
よびＣｌ₂を含むガスを用いてドライエッチングを施す
ことにより、Ｐ型Ｓｉ層８の表面を露出する開口部２１
が形成される。このとき、ＳｉＧｅ層９はＳｉ層８とは
異なる構成元素を含むことで、Ｐ＋型ＳｉＧｅ層９とＰ
型Ｓｉ層８とのエッチング特性が異なる。

【００７３】そのため、Ｐ型Ｓｉ層８を実質的にエッチ
ングすることなくＰ＋型ＳｉＧｅ層９をエッチングする
ことができ、必要以上にＰ型Ｓｉ層８をエッチングする
ことなく開口部２１を形成することができる。これによ
り、開口部２１の底面に露出したＰ型Ｓｉ層８に形成さ
れるＮ＋型エミッタ層１９の深さの再現性や底面内にお
ける深さの均一性が向上して、バイポーラトランジスタ
の電気的な特性が安定する。

【００７４】また、Ｎ−型コレクタ層６となるＳｉ層、
真性ベース領域および外部ベース領域を含むＰ型ＳｉＧ
ｅ層７、外部ベース領域になるとともにＮ＋型エミッタ
層１９が形成されるＰ型Ｓｉ層８、外部ベース領域とな
るＰ＋型ＳｉＧｅ層９を、同一チャンバー内で連続して
順次形成することで、それぞれの層において予期しない
不純物等によるギャップの発生を防止することができ
る。

【００７５】さらに、汚染によってリーク経路が形成さ
れるのを防止することができる。さらに、Ｐ型ＳｉＧｅ
層７、Ｐ型Ｓｉ層８およびＰ＋型ＳｉＧｅ層９のそれぞ
れの界面における接触抵抗を低減することができる。

【００７６】次に、この実施の形態に係る半導体装置の
第１の変形例について説明する。上述した半導体装置で
は、バイポーラトランジスタにおけるコレクタとベース
との接合の位置がＮ−型Ｓｉ層６とＰ型ＳｉＧｅ層７と
の界面の位置と略同じ位置にあり、ベースとエミッタと
の接合の位置もＰ型ＳｉＧｅ層７とＮ型のＳｉ層８との
界面の位置と略同じ位置にある。

【００７７】第１の変形例に係る半導体装置では、各接
合の位置が各層の界面の位置と異なっている。すなわ
ち、図１４および図１５に示すように、エミッタとベー
スとの接合の位置がＳｉＧｅ層７内に位置し、エミッタ
の領域がＳｉ層８からＳｉ層８とＳｉＧｅ層７との界面
を越えてＳｉＧｅ層７の内部にまで形成されている。

【００７８】一方、コレクタとベースとの接合の位置も
ＳｉＧｅ層７内に位置し、コレクタの領域がＳｉ層６か
らＳｉ層６とＳｉＧｅ層７との界面を越えてＳｉＧｅ層
７の内部にまで形成されている。

【００７９】一般にヘテロ接合のバイポーラトランジス
タでは、ＳｉとＳｉＧｅのように格子定数のそれぞれ異
なる層が接合される部分において、格子不整合や不純物
による欠陥準位により界面再結合電流が流れる。そのた
め、この界面再結合電流の存在によりバイポーラトラン
ジスタにおける電流増幅率が低下することがわかってい
る。

【００８０】そこで、エミッタとベースとの接合の位置
およびコレクタとベースとの接合の位置を、それぞれＳ
ｉ層とＳｉＧｅ層との界面の位置と一致させないことで
このような界面再結合電流の発生が抑制されて、特にバ
イポーラトランジスタにおける電流増幅率の低下を抑制
することができる。

【００８１】次に、この第１の変形例に係る半導体装置
の製造方法の一例として、特にコレクタ、べースおよび
エミッタを形成する部分とその不純物濃度について説明
する。まず、絶縁膜５およびＮ＋型埋め込みコレクタ３
上（図１４参照）に、たとえばリンをドープしたＮ−型
Ｓｉ層およびＳｉＧｅ層を形成することにより、リン濃
度とＧｅ濃度の分布は図１６に示す分布となる。

【００８２】さらに、リンをドープさせないＳｉＧｅ層
を形成することで、図１７に示すように、Ｇｅの濃度は
保持される。次に、ボロンをドープしたＳｉＧｅ層を形
成することで、ボロン濃度の分布は図１８に示す分布と
なる。次に、ノンドープのＳｉＧｅ層およびＳｉ層を形
成することで、各不純物濃度の分布は図１９に示す分布
となる。次に、図２０に示すように、ポリエミッタとな
るポリシリコン膜を形成する。

【００８３】その後、図２１に示すように、そのポリシ
リコン膜に砒素を注入する。砒素を注入した後、熱処理
を施すことで砒素、ボロンおよびリンが拡散する。これ
により、図１５に示すように、エミッタとベースとの接
合の位置およびコレクタとベースとの接合の位置が、そ
れぞれＳｉ層とＳｉＧｅ層との界面の位置とは異なって
いるバイポーラトランジスタが形成される。

【００８４】次に、この実施の形態に係る半導体装置の
第２の変形例について説明する。この変形例に係る図２
２に示す半導体装置の構造は、実質的に図１に示す半導
体装置の構造と同じであるが、特に、Ｐ型Ｓｉ層８とし
て比較的膜厚の薄い層が採用されている。この場合、Ｐ
型Ｓｉ層８の膜厚は５０ｎｍ以下に設定されている。

【００８５】Ｐ型Ｓｉ層８の膜厚が薄いことでＰ＋型Ｓ
ｉＧｅ層９からボロンの拡散が容易になる。また、ベー
スからエミッタに注入された正孔がエミッタの低不純物
濃度の領域に蓄積されることになる。このとき、Ｎ＋型
エミッタ層１９が形成されるＳｉ層８の膜厚が薄いこと
でエミッタにおける不純物濃度の勾配が急峻になる。エ
ミッタの不純物濃度の勾配が急峻であるほど、低不純物
濃度の領域が少なくなる。その結果、上述した電流利得
遮断周波数ｆＴや最大発振周波数ｆｍａｘの高周波特性
が向上する。

【００８６】さらに、Ｐ型Ｓｉ層８の膜厚が薄いことで
Ｐ＋型ＳｉＧｅ層９からＰ型Ｓｉ層８への不純物の拡散
に必要とされる熱処理条件を緩和することができ、たと
えば、温度９００℃、時間１２０秒にて拡散を行うこと
ができる。これにより、他の領域における他の不純物の
拡散も抑制されて各不純物濃度の分布が安定して、バイ
ポーラトランジスタの電気的な特性が安定する。

【００８７】次に、この実施の形態に係る半導体装置の
第３の変形例について説明する。図１に示す半導体装置
では、Ｎ−型コレクタ層７においては、Ｎ−型コレクタ
層４上に形成される部分は単結晶として成長し、絶縁膜
５上に形成される部分は多結晶として成長する。この変
形例に係る図２３に示す半導体装置では、特に、Ｎ−型
コレクタ層６およびＰ型ＳｉＧｅ層７は選択成長により
形成されている。これ以外の部分は、図１に示す半導体
装置の構造と実質的に同じである。

【００８８】次に、この部分の半導体装置の製造方法に
ついて簡単に説明する。絶縁膜５を形成した後に所定の
領域にＮ−型コレクタ層４の表面を露出する開口部を形
成する。次に、温度６００〜７５０℃のもとで、Ｈ₂、
ＨＣｌおよびＳｉＨ₂Ｃｌ₂を含むガスを用いて露出した
Ｎ−型コレクタ層４の表面に、さらにＮ−型コレクタ層
４となるＳｉ層を選択成長させる。その後、Ｈ₂、ＨＣ
ｌ、ＳｉＨ₂Ｃｌ₂およびＧｅＨ₄を含むガスを用いてＰ
型ＳｉＧｅ層７となるＳｉＧｅ層を選択成長させる。こ
れにより、図２３に示す半導体装置が形成される。

【００８９】この変形例に係る半導体装置においても、
図１に示す半導体装置と同様の高周波特性の向上を図る
ことができる。また、Ｐ型Ｓｉ層８のうち外部ベース領
域となる部分とＮ−型コレクタ層４との間に絶縁膜５が
位置していることで、ベース−エミッタ間の容量を低減
することもできる。

【００９０】次に、この実施の形態に係る半導体装置の
第４の変形例について説明する。図１に示す半導体装置
では、絶縁膜５上にＮ−型コレクタ層６が形成されてい
るが、これをＮ−型コレクタ層４に代用させてもよい。

【００９１】すなわち、この変形例に係る半導体装置で
は、図２４に示すように、Ｎ−型コレクタ層６が省略さ
れて絶縁膜５の直上にＰ型ＳｉＧｅ層７が形成されてい
る。これ以外の部分は、図１に示す半導体装置の構造と
実質的に同じである。

【００９２】この半導体装置を形成する場合には、Ｐ型
ＳｉＧｅ層７を形成する前に絶縁膜５の表面を含む基板
の表面の汚染を十分に除去しておくことが望ましい。ま
た、Ｐ型ＳｉＧｅ層７は、特に選択成長させることな
く、たとえばＳｉＨ₄、ＧｅＨ₄およびＨ₂を含むガスを
用いて形成することが望ましい。

【００９３】この変形例に係る半導体装置においても、
図１に示す半導体装置と同様の高周波特性の向上を図る
ことができる。

【００９４】実施の形態２ 実施の形態１に係る半導体装置では、Ｓｉ層とＳｉＧｅ
層とのヘテロ接合のバイポーラトランジスタを備えた場
合について説明した。本発明の実施の形態２に係る半導
体装置では、Ｓｉ層とＳｉ層とのホモ接合のバイポーラ
トランジスタを備えた半導体装置について説明する。

【００９５】図２５に示すように、バイポーラトランジ
スタにおけるコレクタとベースとの接合において、コレ
クタ側はＮ−型Ｓｉ層６でありベース側がＰ型Ｓｉ層８
である。そして、ベースとエミッタとの接合において、
ベース側がＰ型Ｓｉ層８でありエミッタ側がＮ型のＳｉ
層１９である。

【００９６】なお、これ以外の構成については、実施の
形態１において説明した図１に示す半導体装置と同様な
ので、同一部材には同一符号を付しその説明を省略す
る。また、製造方法も、図１に示すＳｉＧｅ層７を形成
させないことを除いて、実施の形態１において説明した
方法と実質的に同じ方法なのでその説明を省略する。

【００９７】したがって、実施の形態１において説明し
たように、外部ベース領域となるＰ＋型ＳｉＧｅ層９
は、Ｐ＋型Ｓｉ層８を構成する元素に加えてＧｅを構成
元素に含んでいるため、Ｐ＋型ＳｉＧｅ層９を形成する
際にはＳｉとＧｅの原子半径の違いに起因して、Ｓｉ層
８よりも多くのＰ型の不純物（ボロン）を層の中に取り
込むことができる。

【００９８】そして、Ｎ＋型エミッタ層１９を形成する
際の熱処理によってＰ＋型ＳｉＧｅ層９に含まれるボロ
ンがＳｉ層８に拡散して、Ｐ＋型ＳｉＧｅ層９とＰ型Ｓ
ｉ層８のそれぞれの不純物濃度が同レベルとなって、外
部ベース領域の抵抗が低減する。

【００９９】その結果、ホモ接合のバイポーラトランジ
スタにおける高周波特性として、前述した電流利得遮断
周波数ｆＴや最大発振周波数ｆｍａｘを向上することが
できる。

【０１００】なお、ヘテロ接合のバイポーラトランジス
タの場合、ヘテロ構造に起因するバンドギャップの差を
利用することで、ベースの幅を狭く設定することが可能
であるが、ホモ接合のバイポーラトランジスタの場合、
このベースの幅をヘテロ接合の場合における幅程度に狭
めることができない。

【０１０１】そのため、ベースを走行する時間τ_Bがヘ
テロ構造の場合ほど短くすることはできず、ヘテロ構造
に比べると電流利得遮断周波数ｆＴの劣ることになる
が、ホモ接合のバイポーラトランジスタとして高周波特
性を向上することができる。

【０１０２】また、実施の形態１において説明したよう
に、Ｎ＋型エミッタ層１９の深さの再現性や底面内にお
ける深さの均一性が向上する。

【０１０３】また、Ｎ−型コレクタ層６となるＳｉ層、
真性ベース領域および外部ベース領域になるとともにＮ
＋型エミッタ層１９が形成されるＰ型Ｓｉ層８、外部ベ
ース領域となるＰ＋型ＳｉＧｅ層９を、同一チャンバー
内で連続して順次形成することで、それぞれの層におい
て予期しない不純物等によるギャップの発生を防止する
ことができる。

【０１０４】さらに、汚染によってリーク経路が形成さ
れるのを防止することができる。そして、Ｎ−型コレク
タ層６、Ｐ型Ｓｉ層８およびＰ＋型ＳｉＧｅ層９のそれ
ぞれの界面における接触抵抗を低減することができる。

【０１０５】これによっても、ホモ接合のバイポーラト
ランジスタの高周波特性の改善が図られる。

【０１０６】次に、この実施の形態に係る半導体装置の
第１の変形例について説明する。図２５に示す半導体装
置では、絶縁膜５上にＮ−型コレクタ層６が形成されて
いるが、これをＮ−型コレクタ層４に代用させてもよ
い。

【０１０７】すなわち、この変形例に係る半導体装置で
は、図２６に示すように、Ｎ−型コレクタ層６が省略さ
れて絶縁膜５の直上にＰ型Ｓｉ層８が形成されている。
これ以外の部分は、図２５に示す半導体装置の構造と実
質的に同じである。また、この半導体装置を形成する場
合には、Ｐ型Ｓｉ層８を形成する前に絶縁膜５の表面を
含む基板の表面の汚染を十分に除去しておくことが望ま
しい。

【０１０８】この変形例に係る半導体装置におけるホモ
接合のバイポーラトランジスタにおいても、図２５に示
すホモ接合のバイポーラトランジスタと同様の高周波特
性の向上を図ることができる。

【０１０９】次に、この実施の形態に係る半導体装置の
第２の変形例について説明する。図２５に示す半導体装
置では、Ｎ−型コレクタ層６においては、Ｎ−型コレク
タ層４上に形成される部分は単結晶として成長し、絶縁
膜５上に形成される部分は多結晶として成長する。この
変形例に係る図２７に示す半導体装置では、特に、Ｎ−
型コレクタ層６は選択成長により形成されている。これ
以外の部分は、図２５に示す半導体装置の構造と実質的
に同じである。

【０１１０】このＮ−型コレクタ層６の製造方法は実施
の形態１において説明したように、露出したＮ−型コレ
クタ層４の表面上に、温度６００〜７５０℃のもとで、
Ｈ₂、ＨＣｌおよびＳｉＨ₂Ｃｌ₂を含むガスを用いてＳ
ｉ層を選択成長させることでＮ−型コレクタ層６を形成
することができる。

【０１１１】この変形例に係る半導体装置におけるホモ
接合のバイポーラトランジスタにおいても、図２５に示
すホモ接合のバイポーラトランジスタと同様の高周波特
性の向上を図ることができる。

【０１１２】次に、この実施の形態に係る半導体装置の
第３の変形例として、さらにＮ−型コレクタ層６部分の
変形例について説明する。図２８に示すように、露出し
たＮ−型コレクタ層４上にＮ−型コレクタ層６が選択成
長により絶縁膜５の上面に至る途中の位置まで形成され
ている。そのＮ−型コレクタ層６上にＰ型Ｓｉ層８が形
成されている。これ以外の部分は、図２５に示す半導体
装置の構造と実質的に同じである。

【０１１３】この場合、Ｎ−型コレクタ層４の表面から
絶縁膜５の上面と略同じ位置までは選択成長を行い、Ｐ
型の不純物濃度が比較的高くなるようにＰ型Ｓｉ層８を
形成し、絶縁膜５の上面を越えてからは非選択成長を行
い、Ｐ型の不純物濃度が比較的低くなるように形成する
ことが望ましい。

【０１１４】この変形例に係る半導体装置におけるホモ
接合のバイポーラトランジスタにおいても、図２５に示
すホモ接合のバイポーラトランジスタと同様の高周波特
性の向上を図ることができる。

【０１１５】なお、実施の形態１および実施の形態２に
おいてそれぞれ説明した半導体装置においては、いずれ
もＰ＋型ＳｉＧｅ層９上に金属シリサイド層１０が形成
されているが、この金属シリサイド層１０を省いてもよ
い。これにより、金属シリサイドを形成する工程として
は金属シリサイド層１４の形成工程だけになり、工程削
減を図ることができる。

【０１１６】また、金属シリサイド層１４を形成する場
合、できるだけ金属シリサイド１４が形成される面積を
大きくすることが望ましい。これにより、外部ベース領
域の一部であるＰ＋型ＳｉＧｅ層９、Ｎ＋型ポリエミッ
タ１３およびＮ＋コレクタウォール３のそれぞれと金属
シリサイド層１４との接触面積の拡大が図られる。

【０１１７】その結果、エミッタ抵抗（Ｒ_E）、コレク
タ抵抗（Ｒ_C）およびベース抵抗（Ｒ _B）が低減して、電
流利得遮断周波数ｆＴや最大発振周波数ｆｍａｘを向上
することができる。

【０１１８】今回開示された実施の形態はすべての点で
例示であって、制限的なものではないと考えられるべき
である。本発明は上記の説明ではなくて特許請求の範囲
によって示され、特許請求の範囲と均等の意味および範
囲内でのすべての変更が含まれることが意図される。

【０１１９】

【発明の効果】本発明の１つの局面における半導体装置
によれば、真性ベース領域と外部ベース領域とからなる
ベース領域、エミッタ領域およびコレクタ領域を有する
バイポーラトランジスタにおいて、外部ベース領域を含
む第４半導体層を構成する元素は、外部ベース領域およ
びエミッタ領域を含む第３半導体層を構成する元素とは
異なる元素を含んでいる。このため、構成元素の原子半
径の違いに起因して第４半導体層を形成する際に、第４
半導体層は第３半導体層よりも多くの第１導電型の不純
物を取り込むことができる。そして、エミッタ領域を形
成する際に同時に第４半導体層により多く取り込まれた
第１導電型の不純物が第３半導体層へ拡散して、第４半
導体層と第３半導体層のそれぞれの第１導電型の不純物
濃度が同レベルになる。その結果、外部ベース領域の抵
抗が低減してバイポーラトランジスタの高周波特性が向
上する。また、エミッタ領域を形成するための開口部を
形成する際に、第３半導体層と第４半導体層とのエッチ
ングレートが異なっていることで、第３半導体層を実質
的にエッチングすることなく第４半導体層をエッチング
することができる。その結果、開口部の底面に露出した
第３半導体層に形成されるエミッタ領域の深さの再現性
や底面内における深さの均一性が向上して、バイポーラ
トランジスタの電気的な特性が安定する。

【０１２０】具体的に、そのような第３半導体層および
第４半導体層はそれぞれ単結晶であり、第４半導体層の
格子定数は第３半導体層の格子定数よりも大きいことが
望ましく、これにより、第４半導体層は第３半導体層よ
りも第１導電型の不純物をより多く取り込むことができ
る。

【０１２１】さらに具体的な元素として、第３半導体層
を構成する元素はシリコンであり、第４半導体層を構成
する元素はシリコンゲルマニウムであることが望まし
い。

【０１２２】バイポーラトランジスタとしてヘテロ接合
タイプのものでは、第２半導体層を構成する元素は、第
３半導体層を構成する元素とは異なった元素を含んでい
ることが望ましく、そのような元素として、第２半導体
層はシリコンゲルマニウムからなり、第３半導体層はシ
リコンからなることが望ましい。

【０１２３】また、真性ベース領域とエミッタ領域との
接合面の位置が第２半導体層と第３半導体層との界面の
位置からずれており、コレクタ領域と真性ベース領域と
の接合面の位置が第１半導体層と第２半導体層との界面
の位置からずれていることが望ましく、これにより、ヘ
テロ接合のバイポーラトランジスタにおいて、コレクタ
領域とベース領域との接合面の位置が第１半導体装置第
２半導体装置の格子不整合面の位置からずれるととも
に、エミッタ領域とベース領域との接合面の位置が第２
半導体層と第３半導体層との不整合面の位置からずれる
ことになる。その結果、格子不整合等に起因する界面再
結合電流が抑制されて、バイポーラトランジスタにおけ
る電流増幅率の低下を抑制することができる。

【０１２４】バイポーラトランジスタとしてホモ接合タ
イプのものでは、第２半導体層を構成する元素は第３半
導体層を構成する元素と同じ元素から構成されることが
望ましく、その具体的な元素として、第２半導体層およ
び第３半導体層をそれぞれ構成する元素はシリコンであ
ることが望ましい。

【０１２５】また、第２半導体層のうち外部ベース領域
の部分と第１半導体層との間に形成された絶縁層を含ん
でいることが望ましく、これにより、外部ベース領域と
コレクタ領域との間の寄生容量を緩和することができ
る。

【０１２６】本発明の他の局面における半導体装置の製
造方法によれば、真性ベース領域と外部ベース領域とか
らなるベース領域、エミッタ領域およびコレクタ領域を
有するバイポーラトランジスタが形成される。特に外部
ベース領域を含む第４半導体層を形成する工程では、第
３半導体層を構成する所定の元素とは異なる元素を含む
ように形成されるため、その所定の元素と所定の元素と
異なる元素の原子半径の違いに起因して第４半導体層は
第３半導体層よりも多くの第１導電型の不純物を取り込
むことができる。そして、エミッタ領域を形成する際の
熱処理により同時に第４半導体層により多く取り込まれ
た第１導電型の不純物が第３半導体層へ拡散して、第４
半導体層と第３半導体層のそれぞれの第１導電型の不純
物濃度が同レベルになる結果、外部ベース領域の抵抗が
低減してバイポーラトランジスタの高周波特性が向上す
る。また、第４半導体層が第３半導体層を構成する所定
の元素とは異なる元素を含んでいることで、第４半導体
層のエッチングレートが第３半導体層のエッチングレー
トと異なって、開口部を形成する際に第３半導体層を実
質的にエッチングすることなく第４半導体層をエッチン
グすることができる。その結果、開口部の底面に露出し
た第３半導体層に形成されるエミッタ領域の深さの再現
性や底面内における深さの均一性が向上して、バイポー
ラトランジスタの電気的な特性が安定する。

【０１２７】また、第２半導体層を形成する工程では、
第２半導体層は第３半導体層を構成する所定の元素とは
異なる元素を含んで構成されるように形成されることが
望ましく、これにより、バイポーラトランジスタとして
ヘテロ接合タイプのものが形成される。

【０１２８】一方、第２半導体層を形成する工程では、
第２半導体層は第３半導体層を構成する所定の元素と同
じ元素から形成されることが望ましく、この場合には、
バイポーラトランジスタとしてホモ接合タイプのものが
形成される。

【０１２９】また、第１半導体層を形成する工程と第２
半導体層を形成する工程との間に、第２半導体層のうち
外部ベース領域が位置することになる部分と第１半導体
層との間に絶縁層を形成する工程を含んでいることが望
ましく、これにより、外部ベース領域とコレクタ領域と
の間の寄生容量を緩和することができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１に係る半導体装置の断
面図である。

【図２】 同実施の形態において、図１に示す半導体装
置の製造方法の一工程を示す断面図である。

【図３】 同実施の形態において、図２に示す工程の後
に行われる工程を示す断面図である。

【図４】 同実施の形態において、図３に示す工程の後
に行われる工程を示す断面図である。

【図５】 同実施の形態において、図４に示す工程の後
に行われる工程を示す断面図である。

【図６】 同実施の形態において、図５に示す工程の後
に行われる工程を示す断面図である。

【図７】 同実施の形態において、図６に示す工程の後
に行われる工程を示す断面図である。

【図８】 同実施の形態において、図７に示す工程の後
に行われる工程を示す断面図である。

【図９】 同実施の形態において、図８に示す工程の後
に行われる工程を示す断面図である。

【図１０】 同実施の形態において、図９に示す工程の
後に行われる工程を示す断面図である。

【図１１】 同実施の形態において、図１０に示す工程
の後に行われる工程を示す断面図である。

【図１２】 同実施の形態において、図１１に示す工程
の後に行われる工程を示す断面図である。

【図１３】 同実施の形態において、図１２に示す工程
の後に行われる工程を示す断面図である。

【図１４】 同実施の形態において、第１の変形例に係
る半導体装置の断面図である。

【図１５】 同実施の形態において、図１４に示す断面
線ＸＶ−ＸＶにおける断面構造と不純物濃度との関係を
示す図である。

【図１６】 同実施の形態において、図１５に示す半導
体装置の製造方法の一工程を示す断面構造と不純物濃度
との関係を示す図である。

【図１７】 同実施の形態において、図１６に示す工程
の後に行われる工程を示す断面構造と不純物濃度との関
係を示す図である。

【図１８】 同実施の形態において、図１７に示す工程
の後に行われる工程を示す断面構造と不純物濃度との関
係を示す図である。

【図１９】 同実施の形態において、図１８に示す工程
の後に行われる工程を示す断面構造と不純物濃度との関
係を示す図である。

【図２０】 同実施の形態において、図１９に示す工程
の後に行われる工程を示す断面構造と不純物濃度との関
係を示す図である。

【図２１】 同実施の形態において、図２０に示す工程
の後に行われる工程を示す断面構造と不純物濃度との関
係を示す図である。

【図２２】 同実施の形態において、第２の変形例に係
る半導体装置の断面図である。

【図２３】 同実施の形態において、第３の変形例に係
る半導体装置の断面図である。

【図２４】 同実施の形態において、第４の変形例に係
る半導体装置の断面図である。

【図２５】 本発明の実施の形態２に係る半導体装置の
断面図である。

【図２６】 同実施の形態において、第１の変形例に係
る半導体装置の断面図である。

【図２７】 同実施の形態において、第２の変形例に係
る半導体装置の断面図である。

【図２８】 同実施の形態において、第３の変形例に係
る半導体装置の断面図である。

【図２９】 第１の従来技術に係る半導体装置の断面図
である。

【図３０】 図２９に示す半導体装置の製造方法の一工
程を示す断面図である。

【図３１】 図３０に示す工程の後に行われる工程を示
す断面図である。

【図３２】 第２の従来技術に係る半導体装置の断面図
である。

【符号の説明】

１ Ｐ−型基板、２ Ｎ＋埋め込みコレクタ、３ Ｎ＋
コレクタウォール、４Ｎ−型コレクタ層、５、１１、１
５ 絶縁膜、６ Ｎ−型Ｓｉ層、７ Ｐ型ＳｉＧｅ層、
８ Ｐ型Ｓｉ層、９ Ｐ＋型ＳｉＧｅ層、１０、１４
金属シリサイド層、１２ 側壁絶縁膜、１３ Ｎ＋型ポ
リエミッタ、１６ エミッタ電極、１７ ベース電極、
１８ コレクタ電極、１９ Ｎ＋型エミッタ層、２１〜
２５開口部。

フロントページの続き Ｆターム(参考） 5F003 BB02 BB04 BB05 BC04 BE04 BE07 BE08 BF06 BG06 BH07 BH93 BM01 BP06 BP11 BP31 BP41 BS06 BS08 BS09

Claims (13)

【特許請求の範囲】
1. 【請求項１】 主表面を有する第１導電型の半導体基板
   と、 前記半導体基板の主表面に形成され、コレクタ領域とな
   る第２導電型の第１半導体層と、 前記第１半導体層に接するように前記第１半導体層上に
   形成され、第１導電型の真性ベース領域および外部ベー
   ス領域を含む第２半導体層と、 前記第２半導体層に接するように前記第２半導体層上に
   形成され、第１導電型の外部ベース領域および第２導電
   型のエミッタ領域を含む第３半導体層と、 前記第３半導体層に接するように前記第３半導体層上に
   形成された第１導電型の外部ベース領域を含む第４半導
   体層と、 前記第４半導体層に形成され、前記エミッタ領域の表面
   を露出する開口部とを備え、 前記第３半導体層と前記第４半導体層とはエッチング特
   性が互いに異なり、 前記第４半導体層を構成する元素は、前記第３半導体層
   を構成する元素と異なる元素を含む、半導体装置。
2. 【請求項２】 前記第３半導体層および前記第４半導体
   層はそれぞれ単結晶であり、 前記第４半導体層の格子定数は前記第３半導体層の格子
   定数よりも大きい、請求項１記載の半導体装置。
3. 【請求項３】 前記第３半導体層を構成する元素はシリ
   コンであり、前記第４半導体層を構成する元素はシリコ
   ンゲルマニウムである、請求項１または２に記載の半導
   体装置。
4. 【請求項４】 前記第２半導体層を構成する元素は、前
   記第３半導体層を構成する元素とは異なった元素を含
   む、請求項１〜３のいずれかに記載の半導体装置。
5. 【請求項５】 前記第２半導体層はシリコンゲルマニウ
   ムからなり、前記第３半導体層はシリコンからなる、請
   求項４記載の半導体装置。
6. 【請求項６】 前記真性ベース領域と前記エミッタ領域
   との接合面の位置が前記第２半導体層と前記第３半導体
   層との界面の位置からずれており、 前記コレクタ領域と前記真性ベース領域との接合面の位
   置が前記第１半導体層と前記第２半導体層との界面の位
   置からずれている、請求項４または５に記載の半導体装
   置。
7. 【請求項７】 前記第２半導体層を構成する元素は、前
   記第３半導体層を構成する元素と同じ元素から構成され
   る、請求項１〜３のいずれかに記載の半導体装置。
8. 【請求項８】 前記第２半導体層および前記第３半導体
   層をそれぞれ構成する元素はシリコンである、請求項７
   記載の半導体装置。
9. 【請求項９】 前記第２半導体層のうち前記外部ベース
   領域の部分と前記第１半導体層との間に形成された絶縁
   層を含む、請求項１〜８のいずれかに記載の半導体装
   置。
10. 【請求項１０】 第１導電型の半導体基板の主表面に、
    コレクタ領域となる第２導電型の第１半導体層を形成す
    る工程と、 前記第１半導体層に接するように前記第１半導体層上
    に、第１導電型の真性ベース領域および外部ベース領域
    となる第２半導体層を形成する工程と、 前記第２半導体層に接するように前記第２半導体層上
    に、第１導電型の外部ベース領域となり所定の元素から
    なる第３半導体層を形成する工程と、 前記第３半導体層に接するように前記第３半導体層上
    に、第１導電型の外部ベース領域となり、前記所定の元
    素と異なる元素を含む第４半導体層を形成する工程と、 前記第４半導体層に加工を施すことにより、前記第３半
    導体層の表面を露出する開口部を形成する工程と、 露出した前記第３半導体層の上に第２導電型の不純物を
    含む第５半導体層を形成し、熱処理を施すことにより前
    記第５半導体層から前記第３半導体層に前記第２導電型
    の不純物を拡散させることにより、前記第３半導体層に
    エミッタ領域を形成する工程とを備えた、半導体装置の
    製造方法。
11. 【請求項１１】 前記第２半導体層を形成する工程で
    は、前記第２半導体層は前記第３半導体層を構成する前
    記所定の元素とは異なる元素を含んで形成される、請求
    項１０記載の半導体装置の製造方法。
12. 【請求項１２】 前記第２半導体層を形成する工程で
    は、前記第２半導体層は前記第３半導体層を構成する前
    記所定の元素と同じ元素から構成されるように形成され
    る、請求項１０記載の半導体装置の製造方法。
13. 【請求項１３】 前記第１半導体層を形成する工程と前
    記第２半導体層を形成する工程との間に、前記第２半導
    体層のうち前記外部ベース領域が位置することになる部
    分と前記第１半導体層との間に絶縁層を形成する工程を
    含む、請求項１０〜１２のいずれかに記載の半導体装置
    の製造方法。