JP2001338931A - バイポーラトランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】ベース抵抗が小さく、エミッタ・ベース間容量
及びコレクタ・ベース間容量が小さい低消費電力・高速
動作の自己整合バイポーラトランジスタを得る。 【解決手段】高濃度にドーピングした多結晶Ｓｉ−Ｇｅ
のつなぎベース１５によって単結晶Ｓｉ−Ｇｅの真性ベ
ース１４とベース引き出し電極９が接続される構造とす
る。さらに、真性ベース部分の直下がコレクタと同電導
型で、周辺部分はベースと同電導型である単結晶Ｓｉ−
Ｇｅ層を、真性ベース１４とコレクタ層３の間に設け
る。 【効果】つなぎ部分のベース抵抗の低減、コレクタ・ベ
ース間容量の低減が同時に実現できる。エミッタ・ベー
ス・コレクタを自己整合的に形成するため、エミッタ・
ベース及びコレクタ・ベース間容量をさらに低減でき、
高速なバイポーラトランジスタを実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、バイポーラトラン
ジスタおよびその製造方法に係り、特に単結晶シリコン
・ゲルマニウムを真性ベース層として用いたバイポーラ
トランジスタおよびその製造方法に関する。

【０００２】

【従来の技術】従来の単結晶シリコン・ゲルマニウムを
真性ベース層として用いたバイポーラトランジスタは、
例えば特開平７−１０６３４１号公報に記載されてい
る。この従来例のバイポーラトランジスタの断面構造を
図１５に示す。

【０００３】図１５において、参照符号１０１はシリコ
ン基板を示し、このシリコン基板１０１の一部に高濃度
ｎ型埋込層１０２を形成し、シリコン基板１０１の全面
にコレクタ層となる低濃度ｎ型シリコン層１０３のエピ
タキシャル成長を行った後、素子分離絶縁膜１０４を選
択的に形成する。コレクタ引き出し部にはｎ型ドーパン
トのイオン打ち込みにより高濃度ｎ型領域１０５を形成
する。コレクタ・ベース分離絶縁膜１０６、ベース引き
出し多結晶シリコン１０７、エミッタ・ベース分離絶縁
膜１０９の三層を堆積した後、エミッタ開口部を形成
し、エミッタ・ベース分離絶縁膜１０９及びベース引き
出し多結晶シリコン１０７の側壁に第２のエミッタ分離
絶縁膜１１０を形成する。

【０００４】次いで、コレクタ・ベース分離絶縁膜１０
６を選択的にエッチングすることによりベース引き出し
多結晶シリコン１０７のひさしを形成する。この後、低
濃度ｎ型シリコン層１０３の表面に低濃度ｐ型単結晶シ
リコン層１１１を形成するのと同時に、ベース引き出し
電極のひさし底面に低濃度ｐ型多結晶シリコン層１１２
を選択的に形成する。ここで例えば９００℃、５分の熱
処理を加えることによりベース引き出し多結晶シリコン
１０７中からｐ型ドーパントが多結晶シリコン１１２中
に拡散して高濃度ｐ型となる。そして再び選択成長によ
り、低濃度ｐ型単結晶シリコン１１１上にｐ型単結晶シ
リコン・ゲルマニウム層からなる真性ベース１１３と、
高濃度ｐ型多結晶シリコン層上にｐ型多結晶シリコン・
ゲルマニウム層からなるつなぎベース１１４を同時に形
成する。これにより、真性ベース１１３とベース引き出
し電極１０７が自己整合的につなぎベース１１２，１１
４によって接続される。

【０００５】次いで、エミッタ・ベース分離絶縁膜１１
０をマスクにして、開口部のみにｎ型ドーパントのイオ
ン打ち込みを行うことにより、トランジスタの真性領域
を含むようにｎ型単結晶シリコン層１１６を形成する。
そして第３のエミッタ・ベース分離絶縁膜１１５を開口
部の側壁に形成した後、エミッタとなる単結晶ｎ型シリ
コン層１１７をエピタキシャル成長し、ベース電極１１
８、エミッタ電極１１９、およびコレクタ電極１２０を
形成する。

【０００６】

【発明が解決しようとする課題】前述した従来の単結晶
シリコン・ゲルマニウムを真性ベース層に用いたバイポ
ーラトランジスタでは、ベース引き出し電極のひさしの
下部に形成される多結晶シリコン層１１２を高濃度化す
るために、アニールを行ってドーパントをベース引き出
し多結晶シリコン１０７から拡散させる必要がある。こ
のアニールを行うために、高濃度ｎ型埋込層１０２に含
まれるｎ型ドーパントが拡散してしまい、トランジスタ
真性部分の不純物プロファイルが変化してしまう。

【０００７】また、エピタキシャル成長を中断してアニ
ールを行っている間、単結晶シリコン層１１１の表面に
酸素・炭素等の汚染物質が付着してしまうため、再びエ
ピタキシャル成長した時に積層欠陥が生じる。

【０００８】さらに、アニール中の酸化・還元反応によ
り単結晶シリコン層１１１の表面モフォロジーが悪化す
るため、真性ベース１１３とコレクタ層１１１の境界に
再結合準位が形成され、トランジスタのコレクタ・ベー
ス接合におけるリーク電流が発生し、耐圧の低下を引き
起こすという問題がある。

【０００９】また、アニールを行う時間に加えて、エピ
タキシャル成長温度からアニール温度までの昇降温時間
が必要となるため、ウェハ処理のスループットが低下し
てしまう。

【００１０】さらに、真性ベース１１３として単結晶シ
リコン・ゲルマニウム層をエピタキシャル成長した場
合、コレクタ層となる単結晶シリコン層１１１と真性ベ
ース１１３の界面にエネルギー障壁が形成されるため、
エミッタから注入された電子がこのエネルギー障壁に阻
害されてベース走行時間が増大し、トランジスタの動作
が遅くなるという問題がある。

【００１１】そこで、本発明の目的は、単結晶シリコン
・ゲルマニウム層を真性ベース層として用いたバイポー
ラトランジスタにおいて、高濃度埋込層からの不純物の
わき上がりが少なく、ベース層の結晶欠陥やモフォロジ
ーに起因したリーク電流が少ないために耐圧が高く、高
速回路動作を可能にするために外部ベース抵抗が低く、
コレクタ・ベース間にエネルギー障壁の発生しない上
に、スループットよく製造することのできるバイポーラ
トランジスタおよびその製造方法を提供することにあ
る。

【００１２】

【課題を解決するための手段】本発明に係るバイポーラ
トランジスタは、第１導電型シリコン層、例えば図１で
言えば、第１のコレクタ領域となる低濃度ｎ型コレクタ
層３と、該第１導電型シリコン層表面上に設けられた第
１の絶縁膜すなわちコレクタ・ベース分離絶縁膜７と前
記第１導電型と反対導電型の第２導電型多結晶層すなわ
ちｐ型多結晶シリコンからなるベース引き出し電極９と
第２の絶縁膜すなわちエミッタ・ベース分離絶縁膜１０
とからなる多層膜と、該多層膜に設けられた開口部と、
該開口部に設けられた第１の第２導電型単結晶シリコン
・ゲルマニウム層すなわち単結晶シリコン・ゲルマニウ
ムからなる単結晶層１３と、該第１の第２導電型単結晶
シリコン・ゲルマニウム層上に設けられた第２の第２導
電型単結晶シリコン・ゲルマニウム層すなわち単結晶シ
リコン・ゲルマニウムからなるｐ型真性ベース層１４
と、該第２の第２導電型単結晶シリコン・ゲルマニウム
層と第２導電型多結晶層とのいずれとも接して設けられ
た第２導電型多結晶シリコン・ゲルマニウム層すなわち
多結晶シリコン・ゲルマニウムからなるｐ型つなぎベー
ス層１５と、第２の第２導電型単結晶シリコン・ゲルマ
ニウム層上に設けられた第１の第１導電型単結晶領域す
なわち単結晶層からなる高濃度のエミッタ領域２０と、
前記第１の第２導電型単結晶シリコン・ゲルマニウム層
の一部を含んで形成された第２の第１導電型単結晶領
域、すなわち第１の第２導電型単結晶シリコン・ゲルマ
ニウム層よりも高濃度で、かつ前記第１の第１導電型単
結晶領域よりも低濃度の第２の第１導電型単結晶領域で
ある選択イオン打ち込みコレクタ領域１８と、を少なく
とも有することを特徴とするものである。

【００１３】前記バイポーラトランジスタにおいて、第
１の第１導電型単結晶領域は、単結晶シリコン層又は単
結晶シリコン・ゲルマニウム層とすればよい。

【００１４】また、前記バイポーラトランジスタにおい
て、第２導電型多結晶層は、多結晶シリコン層又は多結
晶シリコン・ゲルマニウム層とすればよい。

【００１５】前記第２の第２導電型シリコン・ゲルマニ
ウム層上に設けられ、かつ、該第２の第２導電型シリコ
ン・ゲルマニウム層よりも不純物濃度の低い第２導電型
単結晶層を更に設ければ好適である。すなわち、図８に
示すように、真性ベース領域１４とベース引き出し電極
９とがつなぎベース１５によって接合した構造に、単結
晶からなる低濃度のキャップ層２５を更に設ければ好適
である。

【００１６】この場合、前記第２導電型単結晶層すなわ
ちキャップ層２５は、単結晶シリコン層または単結晶シ
リコン・ゲルマニウム層とすればよい。

【００１７】前記いずれかのバイポーラトランジスタに
おいて、前記第１の絶縁膜、すなわち図１で言えば、第
１のコレクタ・ベース分離絶縁膜７がシリコン酸化膜で
あれば好適である。

【００１８】また、前記いずれかのバイポーラトランジ
スタにおいて、前記第２の絶縁膜、すなわち図１で言え
ば、エミッタ・ベース分離絶縁膜１０がシリコン酸化膜
であれば好適である。

【００１９】前記いずれかのバイポーラトランジスタに
おいて、前記第１の絶縁膜と第２導電型多結晶層との間
に、すなわち図１で言えば第１のコレクタ・ベース分離
絶縁膜７とベース引き出し層９との間に、第３の絶縁膜
すなわち第２のコレクタ・ベース分離絶縁膜８が設けら
れていれば好適である。

【００２０】更に、前記いずれかのバイポーラトランジ
スタにおいて、前記第３の絶縁膜、すなわち図１で言え
ば、第２のコレクタ・ベース分離絶縁膜８がシリコン窒
化膜であれば好適である。

【００２１】また、前記バイポーラトランジスタにおい
て、第２の第２導電型単結晶シリコン・ゲルマニウム層
の上面が、この第２の第２導電型単結晶シリコン・ゲル
マニウム層に近い側の、第２導電型多結晶層の端部の下
面より上方にあり、かつ前記第２導電型多結晶シリコン
・ゲルマニウム層の上面と前記第１の第１導電型単結晶
領域の上面が略一致すれば、すなわち図１１に示すよう
に、真性ベース１４の上面がベース引き出し電極９のひ
さしの下面よりも上にあり、かつ、つなぎベース１５の
上面とエミッタ層２０の上面がほぼ同じであれば好適で
ある。

【００２２】また、本発明に係るバイポーラトランジス
タの製造方法は、第１導電型シリコン層と、該第１導電
型シリコン層表面上に設けられた第１の絶縁膜と前記第
１導電型と反対導電型の第２導電型多結晶層と第２の絶
縁膜とからなる多層膜と、前記多層膜に設けられた開口
部と、該開口部に設けられた第１の第２導電型単結晶シ
リコン・ゲルマニウム層と、該第１の第２導電型単結晶
シリコン・ゲルマニウム層上に設けられた第２の第２導
電型単結晶シリコン・ゲルマニウム層と、該第２の第２
導電型単結晶シリコン・ゲルマニウム層と前記第２導電
型多結晶層とのいずれとも接して設けられた第２導電型
多結晶シリコン・ゲルマニウム層と、前記第２の第２導
電型単結晶シリコン・ゲルマニウム層上に設けられた第
１の第１導電型単結晶領域と、前記第１の第２導電型単
結晶シリコン・ゲルマニウム層の一部を含んで形成され
た第２の第１導電型単結晶領域と、を少なくとも有する
ことを特徴とする。ここで、前記第１及び第２の第２導
電型単結晶シリコン・ゲルマニウム層と前記第２導電型
多結晶シリコン・ゲルマニウム層を形成する工程は、エ
ピタキシャル成長によって形成する工程であり、エピタ
キシャル成長を、成長時の温度が５００℃〜７００℃の
条件で行えば好適である。この場合、成長時の圧力が１
００Ｐａを越えない条件で行えば、更に好適である。

【００２３】

【発明の実施の形態】本発明に係るバイポーラトランジ
スタの好適な実施の形態は、シリコン基板上の第１のコ
レクタ領域に形成されたコレクタ・ベース分離絶縁膜と
多結晶シリコンからなるベース引き出し電極とエミッタ
・ベース分離絶縁膜からなる多層膜に開口部を形成し、
この開口部を通して第１のコレクタ領域上に第２のコレ
クタ領域を形成し、さらにこの開口部内のみに、第１の
コレクタ領域と反対導電型の低濃度単結晶シリコン・ゲ
ルマニウム層が設けられていて、しかもベース引き出し
電極と、前記低濃度単結晶シリコン・ゲルマニウム層上
に設けらた単結晶シリコン・ゲルマニウムからなる真性
ベース領域とが、多結晶シリコン・ゲルマニウムからな
るつなぎベースを介して接触しており、前記低濃度単結
晶シリコン・ゲルマニウム層の一部を含んで第１のコレ
クタ領域と同じ導電型である第３のコレクタ領域を有す
るものである。

【００２４】このように真性ベースとベース引き出し電
極がつなぎベースで自動的に接続されるため、接続部分
のベース抵抗を低減することができる。しかも、低濃度
単結晶シリコン・ゲルマニウムの真性部分を含むように
第３のコレクタ領域を設けることにより、ベースからコ
レクタへのキャリアの走行時間が短縮できる上、コレク
タ領域内にもゲルマニウムを含んだプロファイルにな
る。

【００２５】このため、コレクタ・ベース接合にシリコ
ンとシリコン・ゲルマニウムのバンドギャップの差に起
因したエネルギー障壁が形成されないことから、トラン
ジスタの高速化が可能となる。

【００２６】また、この低濃度単結晶シリコン・ゲルマ
ニウム層の周辺部分は、第１のコレクタ領域と反対導電
型となるため、コレクタ・ベース間に逆方向電圧を印加
すると、第１のコレクタ領域内に空乏層が延びるのと同
時に低濃度単結晶シリコン・ゲルマニウム層も空乏化す
るため、コレクタ・ベース間の容量が低減できる。しか
も、エミッタ、ベース及びコレクタを自己整合的に形成
するため、エミッタ・ベース間容量およびコレクタ・ベ
ース間容量が低減できる。従って、本発明に係るバイポ
ーラトランジスタは、高速動作が可能となる。

【００２７】また、本発明に係るバイポーラトランジス
タの製造方法の好適な実施の形態は、上記バイポーラト
ランジスタを構成する真性ベース層、低濃度コレクタ層
および低濃度キャップ層の単結晶シリコン・ゲルマニウ
ムをエピタキシャル成長によって形成するときの温度
が、５００℃以上７００℃以下で行うことを特徴とする
が、エピタキシャル成長するときの圧力が１００Ｐａを
越えない条件で製造すれば、さらに好適である。

【００２８】このようなエピタキシャル成長条件で行う
ことにより、単結晶シリコン・ゲルマニウムを成長する
場合、ゲルマニウムの組成比と成長膜厚によっては単結
晶シリコンまたは単結晶シリコン・ゲルマニウム上には
単結晶シリコン・ゲルマニウム層が堆積するが、多結晶
シリコン、シリコン酸化膜、及びシリコン窒化膜上には
多結晶シリコン・ゲルマニウムが堆積しないようにする
ことができる。

【００２９】このため、低濃度コレクタ層を形成する際
に、ベース引き出し電極、コレクタ・ベース分離酸化
膜、及びエミッタ・ベース分離絶縁膜上に多結晶シリコ
ン・ゲルマニウムは堆積せずに、第２のコレクタ層上の
みに低濃度単結晶シリコン・ゲルマニウムを形成するこ
とができる。さらに、真性ベースの成長と同時にベース
引き出し電極上に多結晶シリコン・ゲルマニウムを堆積
することにより、真性ベースとベース引き出し電極との
間は、真性ベースの形成と同時に堆積したドーピングさ
れた多結晶シリコン・ゲルマニウムのみで接続される。
これにより、ベース抵抗を低減することが可能となる
上、ベース接続部分の抵抗を下げるためのアニールを必
要としないため、高濃度埋込層中の不純物拡散が発生し
ない。これにより、トランジスタの真性部分の不純物プ
ロファイルの設計が容易となる。

【００３０】

【実施例】次に、本発明に係るバイポーラトランジスタ
およびその製造方法の更に具体的な実施例につき、添付
図面を参照しながら以下詳細に説明する。

【００３１】＜実施例１＞図１は、本発明に係るバイポ
ーラトランジスタの第１の実施例を示す断面構造図であ
る。以下、図１に示した構造のバイポーラトランジスタ
の製造方法を説明する。

【００３２】まず、ｐ型シリコン基板１中にベース層形
成予定領域からコレクタ電極形成予定領域までを露出さ
せたホトレジストマスクを用いて、ｎ型不純物をイオン
注入法により導入し、熱拡散により高濃度ｎ型埋め込み
層２を形成した後、第１のコレクタ層となる低濃度ｎ型
単結晶シリコン層３をエピタキシャル成長する。

【００３３】その後、ベース層およびコレクタ電極領域
以外の低濃度ｎ型単結晶シリコン層３の表面にＬＯＣＯ
Ｓ(local oxidation of silicon)法を用いてフィールド
酸化膜４を選択的に形成する。または、ベース層および
コレクタ電極領域以外の低濃度単結晶シリコン層をドラ
イエッチング法にて４００ｎｍ程度掘り込み、シリコン
酸化膜をＣＶＤ(Chemical Vapor Deposition)法により
堆積した後、ＣＭＰ(Chemical Mechanical Polishing)
法を用いてフィールド酸化膜４を埋め込むことによって
形成しても良い。

【００３４】次いで、コレクタ電極形成領域のみに高濃
度のｎ型不純物をイオン打ち込みによって注入し、熱拡
散を行うことにより、高濃度ｎ型コレクタ引き出し層５
を形成する。そして、高濃度ｎ型埋込層２の周囲を幅
０.４μｍ程度の溝状の開口を有するホトレジストマス
クとドライエッチングを用いて、フィールド酸化膜４と
シリコン基板１中に深さ３μｍ程度の溝を形成し、シリ
コン酸化膜を埋め込むことにより素子分離絶縁領域６を
形成する。

【００３５】次に、シリコン酸化膜からなる第１のコレ
クタ・ベース分離絶縁膜７を形成する。このとき、第１
のコレクタ・ベース分離絶縁膜７の上にシリコン窒化膜
からなる第２のコレクタ・ベース分離絶縁膜８を堆積す
ることにより、後述するトランジスタの活性領域となる
開口部をエッチングにより形成する際、単結晶シリコン
層３の表面にダメージを与えることがない。また、第１
のコレクタ・ベース分離絶縁膜７の膜厚を小さくするこ
とにより、後述する第１のコレクタ・ベース分離絶縁膜
７のエッチングに際して、第１のエミッタ・ベース分離
絶縁膜１０および第２のエミッタ・ベース分離絶縁膜１
１の形状の変化を低減することができるという効果もあ
る。

【００３６】次いで、高濃度ｐ型多結晶シリコンからな
るベース引き出し電極９およびシリコン酸化膜からなる
第１のエミッタ・ベース分離絶縁膜１０を形成する。こ
のシリコン酸化膜１０とベース引き出し電極９を開口
し、シリコン酸化膜からなる第２のエミッタ・ベース分
離絶縁膜１１を形成した後、第１及び第２のコレクタ・
ベース分離絶縁膜７，８からなる多層膜に開口部を形成
する。この開口部にｎ型不純物をイオン打ち込みするこ
とにより第２のコレクタ領域１２を形成する。

【００３７】次いで、開口部に単結晶シリコン・ゲルマ
ニウムからなる低濃度ｐ型単結晶層１３、単結晶シリコ
ン・ゲルマニウムからなるｐ型真性ベース層１４、多結
晶シリコン・ゲルマニウムからなるｐ型つなぎベース層
１５を形成する。更に、第３及び第４のエミッタ・ベー
ス分離絶縁膜１６，１７を開口部の側壁に形成し、ｎ型
不純物をイオン打ち込みすることにより、低濃度ｐ型単
結晶層１３の真性部を含むように第３のコレクタ領域１
８を形成する。そして、高濃度ｎ型多結晶シリコンから
なるエミッタ電極１９を堆積し、アニールを行うことに
よって単結晶シリコン・ゲルマニウム層１４内にエミッ
タ領域２０を形成する。絶縁膜２１を堆積し、平坦化を
行った後、絶縁膜２１のエミッタ、ベースおよびコレク
タ部分に開口部を形成し、タングステンを埋め込むこと
によってベース電極２２、エミッタ電極２３、およびコ
レクタ電極２４を形成する。

【００３８】なお、上記バイポーラトランジスタにおい
て、ベース引き出し電極９に多結晶シリコン・ゲルマニ
ウムを用いてもよい。以下の実施例でも、これらの層に
関しては同様である。

【００３９】ここで、上記のように形成した本実施例の
バイポーラトランジスタのゲルマニウム組成比および不
純物プロファイルを図２（ａ），（ｂ）に、エネルギー
バンド構造を図３にそれぞれ示す。これらの図におい
て、jEB¹、jEB²はエミッタ・ベース接合における空乏層
端のエミッタ側、ベース側の位置をそれぞれ示し、jC
B¹、jCB²はコレクタ・ベース接合における空乏層端のベ
ース側、コレクタ側の位置をそれぞれ示している。ま
た、図２（ｂ）において、エミッタ領域はリン（Ｐ）の
不純物濃度、ベース領域はボロン（Ｂ）の不純物濃度、
低濃度ｎ型コレクタ領域にはリン（Ｐ）の不純物濃度、
高濃度ｎ型埋込層にはアンチモン（Ｓｂ）の不純物濃度
をそれぞれ示している。

【００４０】図２（ａ）からわかるように、ゲルマニウ
ムはベース層だけでなくコレクタ領域にも含まれてい
る。その結果、図３に示すように、シリコンとシリコン
・ゲルマニウムのバンドギャップの違いによるエネルギ
ー障壁は、コレクタ・ベース間の空乏層中に含まれるこ
とになり、エミッタから注入されたキャリアは、障壁の
影響を受けることなくコレクタへ達することができる。

【００４１】図４（ａ）から図４（ｃ）および図５
（ａ）から図５（ｃ）に、本実施例のバイポーラトラン
ジスタの要部である活性領域の製造方法のフロー図を示
す。

【００４２】高濃度ｎ型埋め込み層２上に単結晶シリコ
ンからなる低濃度ｎ型コレクタ層３をエピタキシャル成
長し、フィールド酸化膜４を選択的に形成する。

【００４３】次に、シリコン酸化膜からなる第１のコレ
クタ・ベース分離絶縁膜７と、シリコン窒化膜からなる
第２のコレクタ・ベース分離絶縁膜８と、多結晶シリコ
ン（または、多結晶シリコン・ゲルマニウム）からなる
２００ｎｍ程度の厚さを持ったベース引き出し電極９
と、シリコン酸化膜からなる第１のエミッタ・ベース分
離絶縁膜１０を形成する。

【００４４】次に、ベース形成領域を開口したホトレジ
ストマスクを用いて第１のエミッタ・ベース分離絶縁膜
１０、ベース引き出し電極９をドライエッチングにより
開口し、シリコン酸化膜を堆積後、異方性ドライエッチ
することにより開口部の側壁部のみにシリコン酸化膜か
らなる第２のエミッタ・ベース分離絶縁膜１１を形成す
る。

【００４５】次いで、この開口部にリンをイオン打ち込
みすることにより開口部直下の領域のみに第２のコレク
タ領域１２を形成する（図４（ａ）参照）。

【００４６】その後、等方性エッチングによりシリコン
窒化膜からなる第２のコレクタ・ベース分離絶縁膜８を
２００ｎｍ程度サイドエッチし、シリコン酸化膜からな
る第１のコレクタ・ベース分離絶縁膜７を低濃度ｎ型シ
リコン層３の表面が露出するまで等方性エッチングす
る。例えばシリコン窒化膜の等方性エッチングには熱リ
ン酸を用いることができ、シリコン酸化膜の等方性エッ
チングにはフッ酸水溶液を用いることができる。これら
のエッチングにより、低濃度ｎ型コレクタ層３および第
２のコレクタ領域１２の表面とベース引き出し電極の底
面９ａを露出させる。このとき、シリコン酸化膜からな
る第２のエミッタ・ベース絶縁膜１１もエッチングされ
て薄くなり、絶縁膜１１の下面１１ａの位置が上方に移
動する（図４（ｂ）参照）。

【００４７】次いで、単結晶シリコン・ゲルマニウムか
らなる低濃度ｐ型層１３をエピタキシャル成長によって
形成する。このとき単結晶シリコン上における単結晶シ
リコン・ゲルマニウムの成長開始時間と多結晶シリコン
及び絶縁膜上における多結晶シリコン・ゲルマニウムの
成長開始時間の差を利用し、ベース引き出し電極の底面
９ａ、第１のコレクタ・ベース分離絶縁膜７、第２のコ
レクタ・ベース分離絶縁膜８、第１のエミッタ・ベース
分離絶縁膜１０、及び第２のエミッタ・ベース分離絶縁
膜１１上に多結晶シリコン・ゲルマニウムが堆積せず
に、低濃度ｎ型コレクタ層３および第２のコレクタ領域
１２の表面のみに単結晶シリコン・ゲルマニウム層が堆
積する条件で成長を行う（図４（ｃ）参照）。

【００４８】例えば、エピタキシャル成長温度が５７５
℃、且つ成長圧力が１Ｐａの場合における、多結晶シリ
コン・ゲルマニウムが堆積を始めるまでに単結晶シリコ
ン・ゲルマニウムが成長する膜厚すなわち選択成長の臨
界膜厚と、単結晶シリコン・ゲルマニウム中に含まれる
ゲルマニウムの組成比との関係を図６に示す。図６で
は、多結晶シリコン上、シリコン酸化膜上、およびシリ
コン窒化膜上に多結晶シリコン・ゲルマニウムが堆積を
始める臨界膜厚をそれぞれ示している。

【００４９】図６より、シリコンだけの場合（Ｇｅ組成
比＝０％）でも、単結晶シリコン上に成長する単結晶シ
リコンの厚さが５ｎｍ以下では多結晶シリコン上、シリ
コン酸化膜上、及びシリコン窒化膜上ともに単結晶シリ
コンは堆積しない。また、シリコン・ゲルマニウムの場
合、ゲルマニウムの組成比を上げるに従い選択成長の臨
界膜厚は大きくなり、組成比が３０％では単結晶シリコ
ン上に約５０ｎｍの単結晶シリコン・ゲルマニウムが成
長しても多結晶シリコン上、シリコン酸化膜上、及びシ
リコン窒化膜上には多結晶シリコン・ゲルマニウムは堆
積しない。従って、図６において(Ｉ)で示される領域で
低濃度ｐ型層１３を選択成長しても、ベース引き出し電
極の底面９ａ、コレクタ・ベース分離絶縁膜７，８の側
壁、およびエミッタ・ベース分離絶縁膜１０，１１上に
は低濃度多結晶シリコン・ゲルマニウムは堆積しない
（図４（ｃ）参照）。

【００５０】なお、このような成長を行うにはガスソー
スＭＢＥ(Molecular Beam Epitaxy)法やＣＶＤ(Chemica
l Vapor Deposition)法を用いることができるが、選択
性の制御が良好なことからＣＶＤ法がより好適である。
また、温度範囲は、シリコン酸化膜およびシリコン窒化
膜と単結晶シリコンとの選択性が良好に得られる５００
℃以上で、上限は結晶欠陥が生じ始める８００℃以下の
範囲である。この温度範囲で、成長圧力はシリコン酸化
膜又はシリコン窒化膜上に多結晶シリコン・ゲルマニウ
ム層が成長を開始する１００Ｐａ以下であればよい。

【００５１】また、上記選択成長は、塩素ガス（Ｃｌ）
や塩酸ガス（ＨＣｌ）を成長中に供給することによって
も実現可能である。例えばエピタキシャル成長温度が５
７５℃、且つ成長圧力が１００００Ｐａの場合、多結晶
シリコン上、シリコン酸化膜上、およびシリコン窒化膜
上に多結晶シリコン・ゲルマニウムが堆積しないために
必要とされるＨＣｌ流量の全原料ガス流量に対する割合
と、単結晶シリコン・ゲルマニウム中に含まれるゲルマ
ニウムの組成比との関係を図７に示す。

【００５２】図７より、シリコンだけの場合（Ｇｅ組成
比＝０％）でも、ＨＣｌ流量を全原料ガス流量の８０％
以上とすることにより多結晶シリコン上、シリコン酸化
膜上、およびシリコン窒化膜上には多結晶シリコンは堆
積しない。また、シリコン・ゲルマニウムの場合、ゲル
マニウムの組成比を上げるに従いＨＣｌ流量は少なくて
よく、ゲルマニウム組成比が３０％ではＨＣｌ流量を全
原料ガス流量の４０％以上とすることにより多結晶シリ
コン上、シリコン酸化膜上、およびシリコン窒化膜上に
は多結晶シリコン・ゲルマニウムは堆積しない（図７
(ＩＶ)の領域）。

【００５３】なお、このような成長を行うにはガスソー
スＭＢＥ法やＣＶＤ法を用いることができるが、選択性
の制御が良好なことからＣＶＤ法がより好適である。ま
た、温度範囲は、シリコン酸化膜およびシリコン窒化膜
と単結晶シリコンとの選択性が良好に得られる５００℃
以上で、上限は結晶欠陥が生じ始める８００℃以下の範
囲である。

【００５４】高濃度に不純物をドーピングした単結晶シ
リコン・ゲルマニウムからなる真性ベース層１４を形成
するときには、単結晶シリコン・ゲルマニウムの成長と
同時にベース引き出し電極の底面９ａ及び第２のコレク
タ・ベース分離絶縁膜８の側壁に多結晶シリコン・ゲル
マニウムが堆積する条件とすることにより、成長初期か
ら真性ベース１４とベース引き出し電極９がつなぎベー
ス１５を介して接続される（図５（ａ）参照）。

【００５５】例えば、エピタキシャル成長温度が５７５
℃、且つ成長圧力が１Ｐａの場合、図６に示す（III）
の領域において単結晶シリコン・ゲルマニウムを選択成
長する事により、シリコン酸化膜からなるエミッタ・ベ
ース分離絶縁膜１０，１１上には多結晶シリコン・ゲル
マニウムは堆積しない。

【００５６】また、上記選択成長は、塩素ガス（Ｃｌ）
や塩酸ガス（ＨＣｌ）を成長中に供給することによって
も実現可能である。図７に示した（II）の領域で成長す
ることにより多結晶シリコン上及びシリコン窒化膜上に
は多結晶シリコンが堆積するが、シリコン酸化膜上には
多結晶シリコンは堆積しない。

【００５７】ここで、単結晶シリコン・ゲルマニウム層
中のゲルマニウム組成比を変化させることにより、バイ
ポーラトランジスタの性能を向上することが可能であ
る。例えば真性ベース層におけるゲルマニウム組成比
を、コレクタ側からエミッタ側に向かうに従って小さく
することにより、ベース層においてエネルギーバンドに
傾斜をつけることができる。これにより、エミッタから
注入されたキャリアは傾斜型エネルギーバンドに起因す
る電界によってベース層中で加速されるため、トランジ
スタのより一層の高速動作が可能となる。

【００５８】この他にも、真性ベース層におけるゲルマ
ニウム組成比が、コレクタ側からエミッタ側に向かうに
従って減少させ、エミッタ側でゲルマニウム組成比を０
％まで下げない。このようにすると、ベース層のエネル
ギーバンドの傾斜に加え、エミッタ・ベース接合のエネ
ルギー障壁が小さくなっているため、エミッタからベー
スへのキャリアの注入も増加し、電流増幅率を増加させ
ることができる。

【００５９】さらに、低濃度ｎ型コレクタ層において、
コレクタ側からエミッタ側に向かうに従ってゲルマニウ
ム組成比を大きくした領域を設けることもできる。その
結果、急峻なシリコン／シリコン・ゲルマニウム界面が
存在しないために、格子定数の違いによる歪みが界面に
集中することがない。従って、高温の熱処理を行っても
歪みが緩和して結晶欠陥が生じにくいため、コレクタ・
ベース間のリーク電流が低減でき、耐圧が向上できる。
また、コレクタ・ベース間の空乏層内にエネルギー障壁
は全く生じないため、ベースからコレクタに向かうキャ
リアはエネルギー障壁の影響を全く受けずに空乏層で加
速され、コレクタ層へと到達するため、トランジスタの
より一層の高速動作が可能となる。ここで、コレクタ側
のゲルマニウム組成比を低濃度ｎ型コレクタ層と真性ベ
ース層に歪みに起因する欠陥の入らない最大量以下とし
ており、結晶欠陥によるリーク電流をさらに低減するこ
とができる。

【００６０】また、真性ベース層および低濃度ｎ型コレ
クタ層におけるゲルマニウム組成比を、コレクタ側から
エミッタ側に向かうに従って増加する領域を設け、真性
ベース中ではコレクタ側からエミッタ側に向かうに従っ
てゲルマニウム組成比を小さくすることにより、低濃度
ｎ型コレクタ層と真性ベース層全体に含まれるゲルマニ
ウムの量をともに低減することが可能となる。従って、
コレクタ・ベースおよびエミッタ・ベース界面において
結晶欠陥が発生しにくいために、リーク電流の低減と耐
圧の向上が可能となる。このとき、エミッタから注入さ
れたキャリアは傾斜型エネルギーバンドに起因する電界
によってベース層中で加速されることから高速動作が可
能となるとともに、エミッタからベースへのキャリアの
注入も増加するため、電流増幅率が増加する。しかもコ
レクタ・ベース界面にエネルギー障壁も存在しないため
にさらに高速動作が可能となる。

【００６１】図５（ａ）の構造を形成した後、次に、つ
なぎベース１５を覆うように第３及び第４のエミッタ・
ベース分離絶縁膜１６，１７を堆積し、異方性ドライエ
ッチングにより第４のエミッタ・ベース分離絶縁膜１７
を開口部の側壁のみに形成する。ここで、第４のエミッ
タ・ベース分離絶縁膜１７をマスクとして、開口部のみ
にｎ型不純物をイオン打ち込みすることによって、単結
晶シリコン・ゲルマニウム層からなる低濃度ｐ型層１３
の開口部直下のみに第２のコレクタ領域１２に達する第
３のコレクタ領域１８を形成する（図５（ｂ）参照）。

【００６２】第３のエミッタ・ベース分離絶縁膜１６を
エッチングして単結晶シリコン・ゲルマニウムからなる
真性ベース１４の表面を露出した後、エミッタに対する
ドーパントの拡散源およびエミッタ電極となる高濃度ｎ
型多結晶シリコン１９を堆積し、エミッタ開口部を覆う
パターンのレジストマスクを用いてドライエッチング
し、エミッタ多結晶シリコン電極１９を形成する（図５
（ｃ）参照）。

【００６３】次に、９００℃、３０秒程度のアニールを
行うことによってｎ型不純物を単結晶シリコン・ゲルマ
ニウム層１４中に拡散し、エミッタ領域２０を形成し、
エミッタ・ベース分離絶縁膜１０をエッチングする。そ
の後、ベース引き出し電極９をベース領域周辺からベー
ス電極までの範囲のパターンを有するレジストマスクを
用いてドライエッチングし、ベース引き出し電極９を形
成する。次に、絶縁膜２１を堆積し、平坦化を行う。ホ
トレジストマスクを用いてドライエッチングにより、エ
ミッタ、ベースおよびコレクタの各領域に開口部を形成
し、開口部分にタングステンを埋め込みベース電極２
２、エミッタ電極２３、およびコレクタ電極２４を形成
すると図１に示した断面構造が得られる。

【００６４】本実施例では、第３のコレクタ領域１８を
設けることによってベース幅を小さくできることから、
キャリアのベース走行時間が短縮できる。また、真性ベ
ース１４とベース引き出し電極９がつなぎベース１５で
自動的に接続されるため、ベース抵抗が低減できる。さ
らに、低濃度単結晶シリコン・ゲルマニウム層の周辺部
分１３ａは第１のコレクタ領域３と反対導電型となるこ
とから、低濃度単結晶シリコン・ゲルマニウム層１３ａ
中も空乏化するため、コレクタ・ベース間の容量が低減
できる。しかも、エミッタ、ベース及びコレクタを自己
整合的に形成するため、エミッタ・ベース間容量および
コレクタ・ベース間容量が低減できる。

【００６５】従って、遮断周波数ｆＴおよび最大発振周
波数ｆｍａｘがそれぞれ５０ＧＨｚ以上といった高速の
バイポーラトランジスタが可能となり、このトランジス
タを用いた回路の高速化・高性能化に有効である。

【００６６】＜実施例２＞図８は、本発明に係るバイポ
ーラトランジスタの第２の実施例を示す断面構造図であ
る。なお、図８において、図１に示した構造部分と同一
の構成部分には同一の参照符号を付して、説明の便宜
上、その詳細な説明は省略する（これ以降の実施例にお
いても同様である）。すなわち、本実施例のバイポーラ
トランジスタでは、真性ベース１４の上に、低濃度ｐ型
シリコンからなるキャップ層２５を、またｐ型多結晶シ
リコン・ゲルマニウムからなるつなぎベース層１５の上
に低濃度ｐ型多結晶シリコン層２６をそれぞれ選択成長
している点が、図１の構成と相違する。

【００６７】なお、上記バイポーラトランジスタにおい
て、低濃度キャップ層に単結晶シリコン・ゲルマニウム
を用いても良い。以下の実施例でも、この層に関しては
同様である。

【００６８】本実施例では、真性ベースの上に低濃度キ
ャップ層を設けているため、エミッタ・ベース接合にお
ける不純物濃度が実施例１よりも低くなっている。その
結果、エミッタ・ベース接合におけるトンネル電流を低
減することが出来る。また、低濃度キャップ層に単結晶
シリコンを用いた場合、エミッタ・ベース界面における
空乏層中にシリコンとシリコン・ゲルマニウムからなる
ヘテロ界面が形成されるため、伝導帯におけるエネルギ
ー障壁よりも価電子帯におけるエネルギー障壁が大きく
なる。その結果、エミッタからベースへの電子の注入効
率とベースからエミッタへの正孔の注入効率との比が増
加する。

【００６９】本実施例によれば、実施例１の効果に加え
て、バイポーラトランジスタの電流増幅率が向上でき
る。また、エミッタ・ベース接合の不純物濃度を低減で
きることから、エミッタ・ベース間の耐圧を上げること
ができ、このトランジスタを用いた回路の特性を向上さ
せることができる。

【００７０】＜実施例３＞図９は、本発明に係るバイポ
ーラトランジスタの第３の実施例を示す断面構造図であ
る。図１に示した実施例１との相違は、第１のエミッタ
・ベース分離絶縁膜１０とベース引き出し電極９の側壁
に第２のエミッタ・ベース分離絶縁膜１１を形成しない
ことである。すなわち、図４（ｃ）の後、真性ベース１
４を成長する工程の前に、第２のエミッタ・ベース分離
絶縁膜１１を除去する工程を加えることにより、図９の
構造が得られる。このような構造とすることにより本実
施例では、実施例１の効果に加えて、ベース引き出し電
極の側壁にもつなぎベース１５が形成されることによっ
て真性ベース１４とつなぎベース１５との接触面積が増
加するため、ベース抵抗をさらに低減することができ
る。その結果、トランジスタのさらなる高速動作が可能
となり、このトランジスタを用いた回路の特性を向上さ
せることができる。

【００７１】＜実施例４＞図１０は、本発明に係るバイ
ポーラトランジスタの第４の実施例を示す断面構造図で
ある。図１に示した実施例１との相違は、図５（ａ）で
示した真性ベース１４を形成した後に、第２のエミッタ
・ベース分離絶縁膜１１を除去し、シリコン酸化膜１
６、ｎ型不純物をドーピングした導電性の多結晶シリコ
ン２７を連続して堆積後、異方性ドライエッチングによ
り多結晶シリコン２７を開口部の側壁部のみに形成し、
次いでシリコン酸化膜１６を等方性エッチングにより除
去して真性ベース１４を露出することである。

【００７２】なお、第２のエミッタ・ベース分離絶縁膜
１１の下面１１ａと接するつなぎベース１５の端部上面
の位置と、真性ベース１４の表面位置とは、図５（ａ）
の構造を形成した時点で決定された位置のままであり、
この後にシリコン酸化膜１６と多結晶シリコン２７から
なる側壁部を形成する際には変化しない。

【００７３】本実施例では、実施例１の効果に加えて、
導電性の多結晶シリコン２７を付加したことによりエミ
ッタ抵抗が低減できる。このため、トランジスタのさら
なる高速動作が可能となり、このトランジスタを用いた
回路の特性を向上させることができる。

【００７４】＜実施例５＞図１１に、本発明に係るバイ
ポーラトランジスタの第５の実施例の断面図を示す。図
１１は、図８に示した実施例２と同様に真性ベース１４
の上に低濃度ｐ型シリコンからなるキャップ層２５を設
け、このキャップ層２５を形成した後、図１０に示した
実施例４と同様に第２のエミッタ・ベース分離絶縁膜１
１を除去し、シリコン酸化膜１６、ｎ型不純物をドーピ
ングした導電性の多結晶シリコン２７を連続して堆積
後、異方性ドライエッチングにより多結晶シリコン２７
を開口部の側壁部のみに形成し、シリコン酸化膜１６を
等方性エッチングにより開口する。

【００７５】更に、本実施例ではシリコン酸化膜からな
る第１のコレクタ・ベース分離絶縁膜７、シリコン窒化
膜からなる第２のコレクタ・ベース分離絶縁膜８の膜厚
の合計が、第２導電型単結晶シリコン・ゲルマニウム層
１３と第２の第２導電型単結晶シリコン・ゲルマニウム
層１４の膜厚の合計より小さいことである。

【００７６】図４（ｂ）を用いて実施例１で説明したよ
うに、シリコン酸化膜からなる第１のコレクタ・ベース
分離絶縁膜７をエッチングして開口部を形成する際、シ
リコン酸化膜１１からなる側壁部もエッチングされて薄
くなり、側壁部の下面１１ａの位置が上方に移動する。
しかし、実際にはエッチング加工にばらつきがあるた
め、最小０．２μｍのエミッタ幅を有するバイポーラト
ランジスタを想定した場合、加工ばらつきとしては、単
結晶半導体層１４の上面の位置と一致する位置を中心
に、そのエミッタ幅の１／１０以内の加工ばらつき、す
なわち±２０ｎｍの加工ばらつき程度である。

【００７７】なお、第２のエミッタ・ベース分離絶縁膜
１１の下面１１ａと接するつなぎベース１５の端部上面
の位置と、真性ベース１４の表面位置とは、ベース層１
４およびキャップ層２５を形成した時点で決定される位
置のままであり、この後にシリコン酸化膜１６と多結晶
シリコン２７からなる側壁部を形成する際には変化しな
い。

【００７８】従って、開口部内に単結晶層１４，２５を
選択成長することにより、ｐ型単結晶シリコンキャップ
層２５の上面がベース引き出し電極９の端部の下面（図
４中に９ａで示した面）よりも上方にあり、かつ、多結
晶層からなるつなぎベース１５の上面（図４中に示した
シリコン酸化膜１１からなる側壁部の下面１１ａと接す
る面）と単結晶シリコンキャップ層２５（この層の一部
は後の工程でエミッタ領域２０となる）の上面とが略一
致した本実施例の構造が得られる。

【００７９】実施例１のバイポーラトランジスタでは、
ベース引き出し電極９からベース領域１４への接続は、
多結晶シリコン・ゲルマニウムからなるつなぎベース１
５を介して縦方向に形成されている。従って、ベース電
流の流れは、ベース引き出し電極９の下端から、つなぎ
ベース１５へ下向きに流れ、ベース領域１４に流入す
る。このため、ベース引き出し電極からベース領域への
接続抵抗を低減するためには、シリコン酸化膜７のエミ
ッタ側を後退させ、ベース引き出し電極９とつなぎベー
ス１５、及びつなぎベース１５と真性ベース１４の接触
面積を増加させる必要がある。

【００８０】しかし、この接触面積を増加させる程、真
性ベースと低濃度コレクタ層３との接合面積が増加し、
ベース／コレクタ容量が増加する。このように、実施例
１或いは実施例２の構造ではベース抵抗とベース／コレ
クタ容量とはトレードオフの関係があったが、本実施例
を用いることにより、真性ベース上面が、ベース領域に
近い側の、ベース引き出し電極端部の下面より上方にな
ることにより、ベース引き出し電極９からつなぎベース
１５を経由して真性ベース１４に流れる電流経路が最短
距離となるため、ベース／コレクタ容量を増加させずに
ベース抵抗を低減できる。

【００８１】また、本実施例では、エミッタ形成領域
は、ベース引き出し電極９の側壁またはその表面に形成
されたつなぎベース１５の側壁により決定される。つな
ぎベース上面が選択エピタキシャル成長層上面と略一致
することで、エミッタ領域はベース引き出し電極９の側
壁のみで決定されるので、エミッタ面積のばらつきを低
減でき、さらに、エミッタとつなぎベース１５との絶縁
分離を容易にすることが可能である。

【００８２】＜実施例６＞図１２に、本発明に係るバイ
ポーラトランジスタ及びその製造方法の第６の実施例の
断面図を示す。本実施例のバイポーラトランジスタで
は、参照符号２８で示したチタンシリサイド膜が設けら
れている点が、図１１の構成と相違する。以下、本実施
例の半導体装置の製造方法について説明する。

【００８３】本実施例の製造方法は、第１の実施例で図
４（ａ）から図５（ｃ）により述べた製造方法と同じで
ある。その後、図１０で述べたようにベース層形成後に
第２のエミッタ・ベース分離絶縁膜１１を除去し、多結
晶シリコン２７からなる側壁部を形成した後、シリコン
酸化膜１６を開口する。この後、図１２に示す構造を形
成するために、コレクタ電極形成領域を開口したホトレ
ジストマスクを用い、シリコン窒化膜８とシリコン酸化
膜７をドライエッチングで加工する。チタンを全面に形
成し、熱処理を行い、エミッタ多結晶シリコン電極１
９、ベース多結晶シリコン電極９、高濃度コレクタ引き
出し層５上にチタンシリサイド膜２８を形成し、残りの
チタンを除去する。

【００８４】次に、シリコン酸化膜２１を堆積し、平坦
化を行う。エミッタ、ベース、コレクタのチタンシリサ
イド２８からなる各電極形成部分が開口したホトレジス
トマスクを用いてシリコン酸化膜２１をドライエッチン
グにより開口し、開口部分にタングステンを埋め込み、
ベース電極２２、エミッタ電極２３、コレクタ電極２４
を形成する。以上の製造方法により図１２に示す構造を
得ることができる。

【００８５】このような構造を有する本実施例のバイポ
ーラトランジスタは、エミッタ、ベース各電極２３，２
２と多結晶シリコン１９，９との接触抵抗、およびコレ
クタ電極２４と単結晶シリコン５との接触抵抗は第５の
実施例に比べて１/１０と、大幅に低減することができ
る。

【００８６】＜実施例７＞図１３に、本発明に係るバイ
ポーラトランジスタの第７の実施例の断面図を示す。本
実施例のバイポーラトランジスタは、シリコン基板１上
にシリコン酸化膜２９、単結晶シリコン層３０を有する
ＳＯＩ(Silicon On Insulator)基板を用いて、第５の実
施例と同様な製造方法を使用する。このような構造とす
ることにより、コレクタ／基板容量は第５の実施例に比
べて１/２にすることができる。

【００８７】＜実施例８＞図１４は、本発明に係るバイ
ポーラトランジスタの第８の実施例を示す断面構造図で
ある。本実施例の構造のバイポーラトランジスタの製造
方法は以下の通りである。実施例１と同様の方法により
エミッタ開口部、第２のコレクタ層１２、低濃度ｎ型コ
レクタ層１３、ｐ型真性ベース層１４およびｐ型つなぎ
ベース層１５を形成する。つなぎベース１５を覆うよう
に第３および第４のエミッタ・ベース分離絶縁膜１６，
１７を形成した後、エピタキシャル成長によってエミッ
タ層３１を形成し、その後開口部のみにｎ型不純物をイ
オン打ち込みすることにより第３のコレクタ層１８を形
成する。ここで、ｎ型不純物のイオン打ち込みはエミッ
タ層３１の形成前でも良い。次いで、エミッタ電極とな
る高濃度ｎ型多結晶シリコン１９と絶縁膜２１を堆積
し、絶縁膜２１のエミッタ、ベースおよびコレクタ部分
に開口部を形成してベース電極２２、エミッタ電極２
３、およびコレクタ電極２４を形成すると図１４に示し
た断面構造が得られる。

【００８８】本実施例では、エミッタを形成するために
高温でのアニールを必要としないことから、真性ベース
１４および高濃度ｎ型埋込層２からのドーパントの拡散
が大幅に低減できる。その結果、ベース幅の縮小に伴っ
てベース走行時間が低減できるため、トランジスタのさ
らなる高速動作が可能となる。

【００８９】また、エミッタ層中の不純物濃度をエミッ
タ・ベース界面で小さくすることにより、ベース領域で
のリーク電流を低減することができ、実施例２と同様な
効果が得られる。

【００９０】さらに、エミッタ層をエピタキシャル成長
を用いて形成することから、エミッタ層中の不純物濃
度、膜厚の制御性が良くなり、トランジスタの性能ばら
つきを低減することができる。

【００９１】また、エミッタ・ベース界面の面積を低減
することができるため、エミッタ・ベース間容量を低減
することができ、このトランジスタを用いた回路の特性
を向上させることができる。

【００９２】以上、本発明の好適な実施例について説明
したが、本発明は前記実施例に限定されることなく、本
発明の精神を逸脱しない範囲内において種々の設計変更
をなし得ることはもちろんである。

【００９３】

【発明の効果】以上説明したように本発明によれば、真
性ベースとベース引き出し電極とが、つなぎベースで自
動的に接続されるため、ベース抵抗を低減することがで
きる。しかも、低濃度単結晶シリコン・ゲルマニウム層
の真性部分をコレクタ領域と同電導型にすることによ
り、ベースからコレクタへのキャリアの走行時間が短縮
できる。さらに、コレクタ領域内にもゲルマニウムを含
んだプロファイルになるため、コレクタ・ベース接合付
近にシリコンとシリコン・ゲルマニウムのバンドギャッ
プの差に起因したエネルギー障壁が形成されないことか
ら、トランジスタの高速化が可能となる。

【００９４】また、この低濃度単結晶シリコン・ゲルマ
ニウム層の周辺部分は、コレクタ領域と反対導電型とな
るため、コレクタ・ベース間に逆方向電圧を印加する
と、空乏層はコレクタ領域内に延びるのと同時に低濃度
単結晶シリコン・ゲルマニウム層内にも延びるため、コ
レクタ・ベース間の容量が低減できる。しかも、エミッ
タ、ベース及びコレクタを自己整合的に形成するため、
エミッタ・ベース間容量およびコレクタ・ベース間容量
が低減できるため、このバイポーラトランジスタを用い
た回路の高速動作が可能となる。

【００９５】すなわち、本発明に係るバイポーラトラン
ジスタ及びその製造方法によれば、ベース抵抗の低減、
キャリア走行時間の短縮、コレクタ・ベース間容量の低
減、エミッタ・ベース間容量の低減が可能となり、高速
かつ高周波で動作可能なバイポーラトランジスタを構成
することが可能となる。従って、特に高速動作が必要と
される回路やシステムに本発明によるバイポーラトラン
ジスタを用いることにより、回路及びシステム全体での
性能の向上をはかることができる。

【図面の簡単な説明】

【図１】本発明に係るバイポーラトランジスタの第１の
実施例を示す断面図である。

【図２】図１に示したバイポーラトランジスタの特性線
図であり、（ａ）はゲルマニウム組成比、（ｂ）は不純
物濃度プロファイルを示す。

【図３】図２に示したプロファイルを有するバイポーラ
トランジスタのエネルギーバンド構造を模式的に示した
図である。

【図４】図１に示した本発明に係るバイポーラトランジ
スタの活性領域の製造方法を（ａ）〜（ｃ）の工程順に
示す部分拡大断面図である。

【図５】図４（ｃ）の次の工程以降を（ａ）〜（ｃ）の
工程順に示す部分拡大断面図である。

【図６】成長温度５７５℃での、多結晶シリコン上、シ
リコン酸化膜上、及びシリコン窒化膜上に多結晶シリコ
ン・ゲルマニウムを堆積せずに、選択的に成長できる単
結晶シリコン・ゲルマニウムの最大膜厚とゲルマニウム
組成比との関係を示す特性線図である。

【図７】成長温度５７５℃での、多結晶シリコン上、シ
リコン酸化膜上、及びシリコン窒化膜上に多結晶シリコ
ン・ゲルマニウムを堆積せずに、選択的に単結晶シリコ
ン・ゲルマニウムを成長できるＨＣｌ流量の全原料ガス
流量に対する割合とゲルマニウム組成比との関係を示す
特性線図である。

【図８】本発明に係るバイポーラトランジスタの第２の
実施例を示す断面図である。

【図９】本発明に係るバイポーラトランジスタの第３の
実施例を示す断面図である。

【図１０】本発明に係るバイポーラトランジスタの第４
の実施例を示す断面図である。

【図１１】本発明に係るバイポーラトランジスタの第５
の実施例を示す断面図である。

【図１２】本発明に係るバイポーラトランジスタの第６
の実施例を示す断面図である。

【図１３】本発明に係るバイポーラトランジスタの第７
の実施例を示す断面図である。

【図１４】本発明に係るバイポーラトランジスタの第８
の実施例を示す断面図である。

【図１５】真性ベースに単結晶シリコン・ゲルマニウム
を用いた従来のバイポーラトランジスタを示す断面図で
ある。

【符号の説明】

１…シリコン基板、２…高濃度ｎ型埋込層、３…低濃度
ｎ型コレクタ層（単結晶シリコン）、４…フィールド絶
縁膜、５…コレクタ引き出し層（高濃度ｎ型単結晶シリ
コン）、６…素子分離絶縁領域、７，８，…コレクタ・
ベース分離絶縁膜、９…ベース引き出し層（ｐ型多結晶
シリコンもしくは多結晶シリコン・ゲルマニウム）、１
０，１１，１６，１７…エミッタ・ベース分離絶縁膜、
１２…第２のコレクタ領域（選択イオン打ち込み層）、
１３，１３ａ…低濃度ｐ型層（低濃度ｐ型単結晶シリコ
ン・ゲルマニウム）、１４…真性ベース層（ｐ型単結晶
シリコン・ゲルマニウム）、１５…つなぎベース層（ｐ
型多結晶シリコン・ゲルマニウム）、１８…第３のコレ
クタ領域（選択イオン打ち込み層）、１９…エミッタ引
き出し層（高濃度ｎ型多結晶シリコン）、２０…エミッ
タ領域、２１…絶縁膜、２２…ベース電極、２３…エミ
ッタ電極、２４…コレクタ電極、２５…低濃度ｐ型キャ
ップ層（単結晶シリコンもしくは単結晶シリコン・ゲル
マニウム）、２６…低濃度ｐ型多結晶層（多結晶シリコ
ンもしくは多結晶シリコン・ゲルマニウム）、２７…多
結晶シリコン、２８…チタンシリサイド層、２９…シリ
コン酸化膜、３０…単結晶シリコン層、３１…エミッタ
層（単結晶シリコンもしくは単結晶シリコン・ゲルマニ
ウム）。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大植 栄司 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 鷲尾 勝由 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 近藤 将夫 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 島本 裕已 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 田邊 正倫 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 Ｆターム(参考） 5F003 AZ03 BB01 BB04 BB07 BB08 BC01 BC04 BC08 BE07 BE08 BF06 BG06 BH07 BM01 BP21 BP33 BS06 BS08 5F045 AA03 AB02 AB05 AD09 AD10 AD11 AE15 AE17 AE19 AF03 BB16 DB02

Claims (13)

【特許請求の範囲】
1. 【請求項１】第１導電型シリコン層と、 該第１導電型シリコン層表面上に設けられた第１の絶縁
   膜、前記第１導電型と反対導電型の第２導電型多結晶
   層、および第２の絶縁膜を有する多層膜と、 該多層膜に設けられた開口部と、 該開口部に設けられた第１の第２導電型単結晶シリコン
   ・ゲルマニウム層と、該第１の第２導電型単結晶シリコ
   ン・ゲルマニウム層上に設けられた第２の第２導電型単
   結晶シリコン・ゲルマニウム層と、 該第２の第２導電型単結晶シリコン・ゲルマニウム層お
   よび前記第２導電型多結晶層に接して設けられた第２導
   電型多結晶シリコン・ゲルマニウム層と、 前記第２の第２導電型単結晶シリコン・ゲルマニウム層
   上に設けられた第１の第１導電型単結晶領域と、 前記第１の第２導電型単結晶シリコン・ゲルマニウム層
   の一部を含んで形成された第２の第１導電型単結晶領域
   と、を有することを特徴とするバイポーラトランジス
   タ。
2. 【請求項２】前記第１の第１導電型単結晶領域は、単結
   晶シリコン層又は単結晶シリコン・ゲルマニウム層であ
   る請求項１に記載のバイポーラトランジスタ。
3. 【請求項３】前記第２導電型多結晶層は、多結晶シリコ
   ン層又は多結晶シリコン・ゲルマニウム層である請求項
   １または請求項２に記載のバイポーラトランジスタ。
4. 【請求項４】前記第２の第２導電型単結晶シリコン・ゲ
   ルマニウム層上に設けられ、かつ、該第２の第２導電型
   単結晶シリコン・ゲルマニウム層よりも不純物濃度の低
   い第２導電型単結晶層を更に含んでなる請求項１乃至３
   のいずれか１項に記載のバイポーラトランジスタ。
5. 【請求項５】前記第２導電型単結晶層は、単結晶シリコ
   ン層または単結晶シリコン・ゲルマニウム層である請求
   項４記載のバイポーラトランジスタ。
6. 【請求項６】前記第１の絶縁膜はシリコン酸化膜である
   請求項１乃至５のいずれか１項に記載のバイポーラトラ
   ンジスタ。
7. 【請求項７】前記第２の絶縁膜はシリコン酸化膜である
   請求項１乃至６のいずれか１項に記載のバイポーラトラ
   ンジスタ。
8. 【請求項８】前記第１の絶縁膜と第２導電型多結晶層と
   の間に開口部を有する第３の絶縁膜を更に含んでなる請
   求項１乃至７のいずれか１項に記載のバイポーラトラン
   ジスタ。
9. 【請求項９】前記第３の絶縁膜はシリコン窒化膜である
   請求項８に記載のバイポーラトランジスタ。
10. 【請求項１０】前記第２の第２導電型単結晶シリコン・
    ゲルマニウム層の上面が、前記第２の第２導電型単結晶
    シリコン・ゲルマニウム層に近い側の、前記第２導電型
    多結晶層の端部の下面より上方にあり、かつ、前記第２
    導電型多結晶シリコン・ゲルマニウム層の上面と第１導
    電型単結晶層の上面が略一致することを特徴とする請求
    項１乃至９のいずれか１項に記載のバイポーラトランジ
    スタ。
11. 【請求項１１】第１導電型シリコン表面に、第１の絶縁
    膜を形成する第１の工程と、 前記第１の絶縁膜上に前記第１導電型と反対導電型の第
    ２導電型多結晶層を形成する第２の工程と、 前記第２導電型多結晶層上に第２の絶縁膜を形成する第
    ３の工程と、 前記第１の絶縁膜と第２導電型多結晶層と第２の絶縁膜
    をエッチングすることにより開口部を形成する第４の工
    程と、 前記開口部内の第１導電型シリコン表面上に第１の第２
    導電型単結晶シリコン・ゲルマニウム層を形成する第５
    の工程と、 前記第１の第２導電型単結晶シリコン・ゲルマニウム層
    上に第２の第２導電型単結晶シリコン・ゲルマニウム層
    を形成する第６の工程と、 前記第２の第２導電型単結晶シリコン・ゲルマニウム層
    と前記第２導電型多結晶層に接して第２導電型多結晶シ
    リコン・ゲルマニウム層を形成する第７の工程と、 前記第２の第２導電型単結晶シリコン・ゲルマニウム層
    上に第１の第１導電型単結晶領域を形成する第８の工程
    と、 前記第１の第２導電型単結晶シリコン・ゲルマニウム層
    の一部を含んで第２の第１導電型単結晶領域を形成する
    第９の工程と、を有することを特徴とするバイポーラト
    ランジスタの製造方法。
12. 【請求項１２】前記第１及び第２の第２導電型単結晶シ
    リコン・ゲルマニウム層及び第２導電型多結晶シリコン
    ・ゲルマニウム層はエピタキシャル成長によって形成
    し、該エピタキシャル成長は、成長時の温度が５００℃
    〜７００℃の条件で行う請求項１１記載のバイポーラト
    ランジスタの製造方法。
13. 【請求項１３】前記エピタキシャル成長は、成長時の圧
    力が１００Ｐａを越えない条件で行う請求項１２に記載
    のバイポーラトランジスタの製造方法。