JP2012033944A - シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法 - Google Patents
シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法 Download PDFInfo
- Publication number
- JP2012033944A JP2012033944A JP2011203559A JP2011203559A JP2012033944A JP 2012033944 A JP2012033944 A JP 2012033944A JP 2011203559 A JP2011203559 A JP 2011203559A JP 2011203559 A JP2011203559 A JP 2011203559A JP 2012033944 A JP2012033944 A JP 2012033944A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- etchant
- sige
- blanket layer
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/52—Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【課題】半導体デバイス製造の多層プロセスにおいて、劣悪な平坦性は、ホトリソグラフィー工程で問題を惹起し得る。特に初期の堆積ステップにおける劣悪な平坦性は、半導体デバイス製造のより高い層を通じて増幅される傾向がある。この点を改良した半導体デバイス製造工程初期のブランケット層の堆積方法を提供する。
【解決手段】ガス状の前駆体混合物を形成するためにシリコンソース、ゲルマニウムソース及びエッチャントを混合することを含み、SiGe膜30をブランケット堆積する方法。本方法はさらに、化学気相成長条件下において、ガス状の前駆体物質を基板10上に流し、パターンの有無に関わらず、基板10上にエピタキシャルSiGeを堆積させる方法に依り、平坦性の優れたブランケット層30を堆積する。
【選択図】図1
【解決手段】ガス状の前駆体混合物を形成するためにシリコンソース、ゲルマニウムソース及びエッチャントを混合することを含み、SiGe膜30をブランケット堆積する方法。本方法はさらに、化学気相成長条件下において、ガス状の前駆体物質を基板10上に流し、パターンの有無に関わらず、基板10上にエピタキシャルSiGeを堆積させる方法に依り、平坦性の優れたブランケット層30を堆積する。
【選択図】図1
Description
発明の分野
本発明は、集積回路の製造に使用されるような、シリコンゲルマニウム膜の堆積一般に関する。本発明はより詳細には、ブランケット−堆積された(blanket−deposited)シリコンゲルマニウム膜の平坦性を増加させ、及び/または、欠陥密度を減少させる方法に関する。
本発明は、集積回路の製造に使用されるような、シリコンゲルマニウム膜の堆積一般に関する。本発明はより詳細には、ブランケット−堆積された(blanket−deposited)シリコンゲルマニウム膜の平坦性を増加させ、及び/または、欠陥密度を減少させる方法に関する。
発明の背景
半導体製造産業において、種々の方法が、表面上に材料を堆積するために使用される。例えば、1つの広く使用される方法は、化学気相成長法(“CVD”)であり、ここで、蒸気中に含まれる原子または分子は、表面上に堆積され、膜を形成するように作り上げられる。複数の堆積ステップは、いくつかの層を持つデバイスを製造するために連続させ得る。このような多層プロセスにおいては、堆積プロセスの間、あらゆる層で平坦性を維持することが一般に望まれる。特に初期の堆積ステップの間における劣悪な平坦性は、デバイス製造のより高い層を通じて増幅される傾向がある。劣悪な平坦性は、精密なマスキング・ステップにおける位置合わせ不良(misalignment)のリスクを招くという、光リソグラフィック・ステッパーに対する問題を惹起し得る。
半導体製造産業において、種々の方法が、表面上に材料を堆積するために使用される。例えば、1つの広く使用される方法は、化学気相成長法(“CVD”)であり、ここで、蒸気中に含まれる原子または分子は、表面上に堆積され、膜を形成するように作り上げられる。複数の堆積ステップは、いくつかの層を持つデバイスを製造するために連続させ得る。このような多層プロセスにおいては、堆積プロセスの間、あらゆる層で平坦性を維持することが一般に望まれる。特に初期の堆積ステップの間における劣悪な平坦性は、デバイス製造のより高い層を通じて増幅される傾向がある。劣悪な平坦性は、精密なマスキング・ステップにおける位置合わせ不良(misalignment)のリスクを招くという、光リソグラフィック・ステッパーに対する問題を惹起し得る。
様々な半導体の応用において使用されるシリコンゲルマニウム(SiGe)膜は、CVDプロセスを使用して堆積することができ、ここで、シリコンとゲルマニウムは、それらが反応して膜を形成する表面に供給される。CVDプロセスを使用して形成されたSiGe膜は、単結晶、非晶質、及び多結晶を含む、様々な形態をとることができる。SiGe膜のエピタキシャル堆積において、堆積される膜の初期の結晶構造及び形態は、下地材料(該材料上でエピタキシャル堆積が生じる)の結晶情報に従う。さらに、SiGe膜は、選択的堆積プロセスまたはブランケット堆積プロセスにおいて形成され得る。ブランケット堆積において、膜は実質的に基板全体に堆積されるのに対し、選択的堆積においては、膜は基板の一定の領域上に堆積される。
発明の要約
エピタキシャルSiGe膜が、単結晶シリコン膜上に堆積される場合、歪みは層間の界面(interface)で生じる。堆積されたエピタキシャル層が「歪んでいる」とは、該エピタキシャル層が、少なくとも二つのディメンションにおいて、下地単結晶基板の格子構造と同じであるが、該エピタキシャル層固有の格子定数とは異なる格子構造を有するよう強いられている場合を言う。1つの材料の、他の材料上へのエピタキシャル堆積は、しばしば「ヘテロエピタキシャル」堆積と称される。堆積された膜中の原子が、歪みのない(free−standing)バルク材料の格子構造中で通常占める位置を離れることにより、格子歪みが生じる。歪みの程度は、堆積される層の厚さ、及び、堆積される材料と下地基板との間の格子不整合の程度に依存する。
エピタキシャルSiGe膜が、単結晶シリコン膜上に堆積される場合、歪みは層間の界面(interface)で生じる。堆積されたエピタキシャル層が「歪んでいる」とは、該エピタキシャル層が、少なくとも二つのディメンションにおいて、下地単結晶基板の格子構造と同じであるが、該エピタキシャル層固有の格子定数とは異なる格子構造を有するよう強いられている場合を言う。1つの材料の、他の材料上へのエピタキシャル堆積は、しばしば「ヘテロエピタキシャル」堆積と称される。堆積された膜中の原子が、歪みのない(free−standing)バルク材料の格子構造中で通常占める位置を離れることにより、格子歪みが生じる。歪みの程度は、堆積される層の厚さ、及び、堆積される材料と下地基板との間の格子不整合の程度に依存する。
歪んだSiGe膜の厚さが、臨界厚さとして知られる、一定の厚さを超えて増加するとき、膜/基板界面における不適合転位、及び膜内における貫通転位の形成のように、膜はその本来の格子定数に緩む傾向があり、エネルギー的に有利になる。垂直に広がる(例えば、貫通、パイルアップ)転位は、減少したキャリア移動度、電流漏洩、減少したデバイス性能、及びデバイスの故障に結びつき得る。このような転位は、得られる膜表面の平坦性の欠陥の一因にもなり得る。その結果、複数の方法が、減少された欠陥密度及び改善された平坦性を持つSiGe層をブランケット堆積するために開発された。
本発明の1つの実施形態において、SiGe膜をブランケット堆積させるための方法は、ガス状の前駆体混合物を形成するために、シリコンソース、ゲルマニウムソース及びエッチャントを混合することを包含する。該方法はさらに、化学気相成長法の条件下で、基板上にガス状の前駆体混合物を流すことを包含する。該方法はさらに、エピタキシャルSiGeのブランケット層を基板上に堆積することを包含する。
本発明の他の実施形態において、方法は、化学気相成長チャンバー内に単結晶シリコン基板を供給することを包含する。該基板は、その上に形成された表面パターンを有する。該方法はさらに、チャンバー内にある量のシリコン前駆体を供給することを包含する。該方法はさらに、チャンバー内にある量のゲルマニウム前駆体を供給することを包含する。該方法はさらに、チャンバー内にある量のエッチャントを供給することを包含する。供給されるエッチャントの量は、シリコン前駆体の量と、ゲルマニウム前駆体の量の合計より少ない。該方法はさらに、基板及びその上に形成された表面パターン上にブランケットSiGe膜を堆積することを包含する。
好ましい実施形態の詳細な説明
減少した欠陥密度を有するブランケットSiGe層は、基板を含むCVDチャンバーに、シリコンソース、ゲルマニウムソース及びエッチャントを含む前駆体ガス混合物を供給することによりシリコン基板上で形成され得る。ブランケット(非選択的)堆積は、ベアウェハ上またはパターン化された基板(例えば、ウィンドウを有し、別に選択的堆積プロセスにおいて使用し得る)上で生じ得る。結晶欠陥は、ブランケットSiGe堆積中にエッチャントガスによって優先的に除去され、それによって、前駆体ガス混合物中のエッチャント無しで堆積されたSiGe材料と比較して、より少ない欠陥を持つより滑らかなSiGe表面が得られる。好ましい実施形態において、ブランケットSiGe層は、約107欠陥/cm2より少ないエッチピット密度を有するように形成される。さらに好ましくは、ブランケットSiGe層は、約105欠陥/cm2より少ないエッチピット密度を有するように形成される。
減少した欠陥密度を有するブランケットSiGe層は、基板を含むCVDチャンバーに、シリコンソース、ゲルマニウムソース及びエッチャントを含む前駆体ガス混合物を供給することによりシリコン基板上で形成され得る。ブランケット(非選択的)堆積は、ベアウェハ上またはパターン化された基板(例えば、ウィンドウを有し、別に選択的堆積プロセスにおいて使用し得る)上で生じ得る。結晶欠陥は、ブランケットSiGe堆積中にエッチャントガスによって優先的に除去され、それによって、前駆体ガス混合物中のエッチャント無しで堆積されたSiGe材料と比較して、より少ない欠陥を持つより滑らかなSiGe表面が得られる。好ましい実施形態において、ブランケットSiGe層は、約107欠陥/cm2より少ないエッチピット密度を有するように形成される。さらに好ましくは、ブランケットSiGe層は、約105欠陥/cm2より少ないエッチピット密度を有するように形成される。
本明細書中に開示される方法によって生産される典型的なSiGe膜は、図1において図解される。特に図1は、その上に形成されたシャロー・トレンチ分離(shallow trench isolation)(“STI”)スキームと一般に呼ばれる表面パターン20を持つシリコン基板10を図解する。例えば、表面パターン20は、基板10の表面上に複数の別個のウィンドウ25を形成する、相互に接続した誘電材料を含み得る。表面パターン20を形成するために使用することができる典型的な材料は、窒化シリコン及び酸化シリコンを含む。ブランケットSiGe膜30は、基板10及び表面パターン20上に配置され、比較的滑らかなSiGe表面35を基板10上に形成する。そのような実施形態において、エピタキシャルSiGe(参照番号34で示される)が基板10上の領域で生じるのに対し、非晶質SiGe及び/または多結晶SiGe(参照番号32によって示される)は、表面パターン20上の領域で生じる。塩化水素のようなエッチャントは、生じるブランケットSiGe膜の表面を滑らかにするために堆積チャンバーに供給され得る。供給されるエッチャントの量は、通常、選択的な堆積プロセスにおいて供給されるエッチャントの量より少ないが、該量は、表面パターン20上に減少した堆積速度を与えるのに十分である。
本明細書中において使用されるように、用語「ブランケット」は、あらゆる表面パターン20の有効なカバレージがSiGeで覆われることを示す。他の実施形態において、ブランケットSiGe膜30が、ベア基板上、または如何なる表面パターンも含まない、介在するブランケット層を備えた基板上に直接堆積されることが、理解されるはずである。
典型的なシリコンソースは、シラン、ジシラン、トリシラン、クロロシラン、ジクロロシラン、トリクロロシラン、及びテトラクロロシランを含むがこれらに制限されない。典型的なゲルマニウムソースは、ゲルマン、ジゲルマン、トリゲルマン、クロロゲルマン、ジクロロゲルマン、トリクロロゲルマン、及びテトラクロロゲルマンを含むが、これらに制限されない。典型的なエッチャントは、フッ化水素及び塩化水素を含むが、これらに制限されない。典型的な実施形態において、シリコンソース、ゲルマニウムソース及びエッチャントは前駆体ガス状混合物を形成するために、特定の用途に適したような、及び、常套の実験によって決定することができるような種々の比率で混合される。特に、そのような実施形態において、前駆体ガス混合物中のシリコンソース及びゲルマニウムソースの相対量は、所望のSiGe比率を有するエピタキシャルSiGe層を得るために選択される。
好ましくは、本明細書中に述べられた方法によって成長されたSiGe膜のゲルマニウム含有量は、約10%〜約100%である。さらに好ましくは、本明細書中に述べられた方法によって成長されたSiGe膜のゲルマニウム含有量は、約20%〜約100%である。最も好ましくは、本明細書中に述べられた方法によって成長されたSiGe膜のゲルマニウム含有量は、約40%〜約80%である。特定の実施形態において、本明細書中に述べられた方法によって成長されたSiGe膜のゲルマニウム含有量は、約20%〜約50%である。
前駆体ガス混合物中のエッチャントの相対量が増加するに従い、得られるSiGe膜の平坦性及び/または欠陥密度は、通常、改善される。しかしながら、過大な量のエッチャントは、不都合なことに、SiGe膜の堆積速度を減少させ得る。1つの実施形態において、エッチャントは塩化水素を含む。好ましい実施形態において、エッチャントは堆積チャンバーへ約1sccm〜約200sccmで供給される。例えば、エッチャントが単一ウェハの堆積チャンバーに供給される1つの実施形態において、エッチャントは、約1sccm〜約100sccmで供給される。
改変された実施形態において、エッチャントは、SiGe膜の成長の一部の期間、堆積チャンバーに供給される;即ち、そのような実施形態においては、所望の平坦性が得られた場合、エッチャントのフローを停止することができる。一旦エッチャントのフローが停止されれば、この構成は好都合なことに、増加したSiGe膜成長速度をもたらす。他の改変された実施形態において、エッチャントは、SiGeが一定の厚さに成長した後にのみ、堆積チャンバーに供給される。
1つの実施形態において前駆体ガス混合物は、重量ベースで測定して、シリコンソース及びゲルマニウムソースの合計量より少ない量のエッチャントを含む。例えば、1つのそのような実施形態において、塩化水素エッチャントは約25sccm〜約50sccmで堆積チャンバー内へ供給され、ジクロロシランは約20sccmで堆積チャンバー内へ供給され、そしてゲルマンは約5sccmで堆積チャンバー内へ供給される。他の実施形態において、前駆体ガス混合物は、重量ベースで測定して、シリコンソース及びゲルマニウムソース合計量の約1%〜約50%の量のエッチャントを含む。
本明細書中に記載されるように、常套の実験は、表面の滑らかさ、エッチピット密度のような、特定の適用において望まれる膜パラメータを得るための、特定の堆積条件を決定するために使用され得る。実験的に決定可能な堆積条件は、堆積温度及び堆積圧力を含む。好ましい実施形態において、堆積温度は、シリコン及びゲルマニウムソースの性質に依存し、約350℃〜約1200℃である。特に、堆積温度範囲は特定のシリコン及びゲルマニウムソースに依存し、ソースの熱的安定性が減少するにつれて、より低い温度がより好適である。例えば、ジクロロシラン、ゲルマン、及び塩化水素が堆積チャンバーに供給される1つの実施形態において、堆積温度は約500℃〜約1000℃である。最も好ましくは、そのような堆積条件下において、堆積温度は約800℃〜約900℃である。
表Aは、所定の堆積温度の単一ウェハ堆積チャンバーに対する好ましい塩化水素エッチャントの流速の範囲を表す。
表Aは、所定の堆積温度の単一ウェハ堆積チャンバーに対する好ましい塩化水素エッチャントの流速の範囲を表す。
CVDチャンバー内の全圧は、好ましくは約0.200Torr〜約850Torrの範囲、さらに好ましくは約1Torr〜約760Torrの範囲、よりさらに好ましくは約1Torr〜約100Torrの範囲、そして最も好ましくは約1Torr〜約60Torrの範囲である。
好ましい実施形態において、40Årmsより小さい表面粗さを有する約1〜2μm厚のSiGe膜が堆積される。さらに好ましくは、30Årmsより小さい表面粗さを有する約1〜2μm厚のSiGe膜が堆積される。最も好ましくは、20Årmsより小さい表面粗さを有する約1〜2μm厚のSiGe膜が堆積される。
所定の前駆体及び所定のリアクターに対するプロセスレシピの立案において、エッチャント無しで特定のシリコン及びゲルマニウムソースを用いるエピタキシャルSiGeを堆積するための既存の方法は、コントロールとして用い得る。これらのコントロール条件下で堆積された、ブランケット堆積エピタキシャルSiGe層の平坦性及び欠陥密度は、既知の方法により測定することができ、エッチャントが前駆体ガス混合物に添加された際にもたらされる改善を評価するための基準として使用することができる。改善されたエピタキシャルSiGe層の、実質的に基板全体上への堆積は、選択された堆積条件下での、基板上の堆積ガスフローとして生じる。1つの実施形態において、基板は単結晶シリコンのような単結晶材料を含む。他の実施形態において、傾斜エピタキシャルSiGe膜は、堆積時間の関数として、基板上を流れるシリコンソース及びゲルマニウムソースの相対量を変化させることにより製造される。
典型的な実施形態において、好適なマニホールドは、SiGe膜堆積が実施されるCVDチャンバーにシリコンソース、ゲルマニウムソース及びエッチャントを供給するために使用される。1つの実施形態において、シリコンソース、ゲルマニウムソース及びエッチャントは堆積チャンバー内へ導入される前に混合され、他の実施形態において、これらの前駆体ガスは堆積チャンバー内で混合される。特定の実施形態のためのガス流速は、常套の実験により決定することができ、堆積チャンバーの大きさ及び他のパラメータに依存する。
1つの実施形態において、堆積チャンバーは、放射加熱される(radiatively heated)、単一ウェハ、水平ガスフローリアクターである。このタイプの好適なリアクターは市販されており、1つの典型的なそのようなリアクターは、ASM America, Inc.(Phoenix,AZ)から購入可能な、単一ウェハエピタキシャルリアクターのEpsilon(登録商標)シリーズであり、そのさらなる詳細は2002年11月21日に発行された米国特許出願公開US2002/0173130 A1において提供され、その全内容は本明細書中に参照によって組込まれる。本明細書中に記載されたプロセスは、シャワー・ヘッド・ガス分配機構(showerhead gas distribution configurations)を備えたリアクターのような他のリアクターにおいても実行することができるが、向上した均一性及び堆積速度における利点は、Epsilonチャンバーの水平、単一パス、層流ガスフロー装置において特に効果的であることが見出された。
発明の範囲
上記の詳細な説明は、本発明のいくつかの実施形態を開示しているが、この開示は例証となるのみであり、本発明を制限しないことが理解されるはずである。開示された特定の構成及び実施が、上記に記載されるものと異なり得、本明細書中に記載された方法がSiGe膜の堆積とは異なった状況において使用し得ることは、認識されるはずである。
上記の詳細な説明は、本発明のいくつかの実施形態を開示しているが、この開示は例証となるのみであり、本発明を制限しないことが理解されるはずである。開示された特定の構成及び実施が、上記に記載されるものと異なり得、本明細書中に記載された方法がSiGe膜の堆積とは異なった状況において使用し得ることは、認識されるはずである。
本明細書中に開示される方法の典型的な実施形態は、添付の図面により図解され、該図面は、図解を目的とするのみである。図面は次の図を含む。
図1は、パターン化されたウェハ上に堆積された典型的なSiGe膜を図解する横断面図である。
Claims (43)
- ガス状の前駆体混合物を生成するために、シリコンソース、ゲルマニウムソース及びエッチャントを混合すること;
化学気相成長法の条件下でガス状の前駆体混合物を基板上に流すこと;及び
エピタキシャルSiGeのブランケット層を基板上に堆積すること
を包含し、該エピタキシャルSiGeが、ガス状の前駆体混合物の少なくともいくつかの成分から形成される、SiGe膜をブランケット堆積するための方法。 - 下地(underlying)ブランケット層が基板上に位置し、エピタキシャルSiGeのブランケット層が、下地ブランケット層上に堆積する、請求項1に記載の方法。
- 基板が、誘電材料により作られた単結晶材料のウィンドウでパターン化されている、請求項1に記載の方法。
- 基板が、誘電材料により作られた単結晶材料のウィンドウでパターン化され、ここで、該誘電材料が酸化物である、請求項1に記載の方法。
- 基板が、誘電材料内の単結晶材料のウィンドウでパターン化され、ここで、該誘電材料が窒化物である、請求項1に記載の方法。
- 基板が、シャロー・トレンチ分離スキーム(shallow trench isolation scheme) でパターン化されている、請求項1に記載の方法。
- エピタキシャルSiGeのブランケット層が、約40Årmsより小さい表面粗さを有する、請求項1に記載の方法。
- エピタキシャルSiGeのブランケット層が、約20Årmsより小さい表面粗さを有する、請求項1に記載の方法。
- 基板が、ベア単結晶シリコン基板を含む、請求項1に記載の方法。
- エピタキシャルSiGe膜が、基板との界面(interface)において、膜中の他のポイントよりも大きなシリコン含有量を有する、請求項1に記載の方法。
- シリコンソースが、シラン、ジシラン、トリシラン、クロロシラン、ジクロロシラン、トリクロロシラン、及びテトラクロロシランからなる群より選択される、請求項1に記載の方法。
- ゲルマニウムソースが、ゲルマン、ジゲルマン、トリゲルマン、クロロゲルマン、ジクロロゲルマン、トリクロロゲルマン、及びテトラクロロゲルマンからなる群より選択される、請求項1に記載の方法。
- エッチャントが塩化水素を含む、請求項1に記載の方法。
- エッチャントが、重量ベースでシリコンソース及びゲルマニウムソースの合計量よりも少ない量で存在する、請求項1に記載の方法。
- エピタキシャルSiGeのブランケット層が、エッチャントを欠如する以外は同等の条件下で堆積されたエピタキシャルSiGeのリファレンスブランケット層と比較して、より優れた平坦性を有する、請求項1に記載の方法。
- エピタキシャルSiGeのブランケット層が、エッチャントを欠如する以外は同等の条件下で堆積されたエピタキシャルSiGeのリファレンスブランケット層と比較して、減少した欠陥密度を有する、請求項1に記載の方法。
- エピタキシャルSiGeのブランケット層が、107欠陥/cm2より小さいエッチピット密度を有する、請求項1に記載の方法。
- エピタキシャルSiGeのブランケット層が、105欠陥/cm2より小さいエッチピット密度を有する、請求項1に記載の方法。
- 単結晶シリコン基板を化学気相成長チャンバー内に供給すること;
チャンバー内へある量のシリコン前駆体を供給すること;
チャンバー内へある量のゲルマニウム前駆体を供給すること;
チャンバー内へある量のエッチャントを供給すること(ここで、供給されるエッチャントの量は、シリコン前駆体の量及びゲルマニウム前駆体の量の合計より少ない);及び
基板上にSiGe膜を堆積すること
を包含する、方法。 - SiGe膜が、ブランケット堆積として堆積される、請求項19に記載の方法。
- 基板が、ベアウェハである、請求項19に記載の方法。
- 基板が、誘電材料内に、単結晶材料のウィンドウでパターン化されている、請求項19に記載の方法。
- 基板が、その上に堆積された第1のブランケット層を持つウェハであり、ここで、SiGe膜が、第2のブランケット層として第1のブランケット層上に堆積される、請求項19に記載の方法。
- 化学気相成長チャンバーが、シングルウェハチャンバーである、請求項19に記載の方法。
- SiGe膜が、基板との界面において、膜中の他のポイントよりも大きなシリコン含有量を有する、請求項19に記載の方法。
- シリコン前駆体が、シラン、ジシラン、トリシラン、クロロシラン、ジクロロシラン、トリクロロシラン、及びテトラクロロシランからなる群より選択される、請求項19に記載の方法。
- ゲルマニウムソースが、ゲルマン、ジゲルマン、トリゲルマン、クロロゲルマン、ジクロロゲルマン、トリクロロゲルマン、及びテトラクロロゲルマンからなる群より選択される、請求項19に記載の方法。
- エッチャントが塩化水素を含む、請求項19に記載の方法。
- ブランケットSiGe膜のゲルマニウム含有量が、約20%〜約100%である、請求項19に記載の方法。
- SiGe膜のゲルマニウム含有量が、約40%〜約80%である、請求項19に記載の方法。
- エッチャントが、約25sccm〜50sccmの速度でチャンバーへ供給される、請求項19に記載の方法。
- チャンバーが、SiGe膜の堆積中に約350℃〜約1100℃の温度を有する、請求項19に記載の方法。
- チャンバーが、SiGe膜の堆積中に約800℃〜約900℃の温度を有する、請求項19に記載の方法。
- チャンバーが、SiGe膜の堆積中に約0.200Torr〜約850Torrの圧力を有する、請求項19に記載の方法。
- チャンバーが、SiGe膜の堆積中に約1Torr〜約100Torrの圧力を有する、請求項19に記載の方法。
- SiGe膜が、約40Årmsより小さい表面粗さを有する、請求項19に記載の方法。
- SiGe膜が、約30Årmsより小さい表面粗さを有する、請求項19に記載の方法。
- SiGe膜が、約20Årmsより小さい表面粗さを有する、請求項19に記載の方法。
- シリコンソースガス及びゲルマニウムソースガスを混合すること;
ガス状の前駆体混合物を形成するために、混合されたソースガスにエッチャントを添加すること;
化学気相成長法の条件下で、基板上にガス状の前駆体混合物を流すこと;及び
基板上にエピタキシャルSiGeのブランケット層を堆積すること;
を包含し、ここで、混合されたソースガスに添加されるエッチャントの量が、選択的な堆積プロセスにおいて混合されたソースガスに添加されるエッチャントの量より少ない、SiGe膜をブランケット堆積する方法。 - 混合されたソースガスに添加されるエッチャントの量が、混合されたソースガスの量より小さい、請求項39に記載の方法。
- 基板が、化学気相成長チャンバー内に配置される、請求項39に記載の方法。
- 基板が、化学気相成長チャンバー内に配置され、ここで、エッチャントが約1sccm〜約200sccmで該化学気相成長チャンバーに供給される、請求項39に記載の方法。
- 基板が、化学気相成長チャンバー内に配置され、エッチャントが約25sccm〜約50sccmで該化学気相成長チャンバーに供給される、請求項39に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US45486703P | 2003-03-12 | 2003-03-12 | |
US60/454,867 | 2003-03-12 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006507063A Division JP5288707B2 (ja) | 2003-03-12 | 2004-03-11 | シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012033944A true JP2012033944A (ja) | 2012-02-16 |
Family
ID=32990921
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006507063A Expired - Lifetime JP5288707B2 (ja) | 2003-03-12 | 2004-03-11 | シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法 |
JP2011203559A Pending JP2012033944A (ja) | 2003-03-12 | 2011-09-16 | シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006507063A Expired - Lifetime JP5288707B2 (ja) | 2003-03-12 | 2004-03-11 | シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7427556B2 (ja) |
JP (2) | JP5288707B2 (ja) |
WO (1) | WO2004081986A2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4954448B2 (ja) * | 2003-04-05 | 2012-06-13 | ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. | 有機金属化合物 |
JP4689969B2 (ja) * | 2003-04-05 | 2011-06-01 | ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. | Iva族およびvia族化合物の調製 |
JP4714422B2 (ja) * | 2003-04-05 | 2011-06-29 | ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. | ゲルマニウムを含有するフィルムを堆積させる方法、及び蒸気送達装置 |
KR100679737B1 (ko) * | 2003-05-19 | 2007-02-07 | 도시바세라믹스가부시키가이샤 | 왜곡층을 가지는 실리콘기판의 제조방법 |
DE102004053307B4 (de) * | 2004-11-04 | 2010-01-07 | Siltronic Ag | Mehrschichtenstruktur umfassend ein Substrat und eine darauf heteroepitaktisch abgeschiedene Schicht aus Silicium und Germanium und ein Verfahren zu deren Herstellung |
US7560352B2 (en) * | 2004-12-01 | 2009-07-14 | Applied Materials, Inc. | Selective deposition |
US20060172068A1 (en) * | 2005-01-28 | 2006-08-03 | Ovshinsky Stanford R | Deposition of multilayer structures including layers of germanium and/or germanium alloys |
FR2900277B1 (fr) * | 2006-04-19 | 2008-07-11 | St Microelectronics Sa | Procede de formation d'une portion monocristalline a base de silicium |
JP2010043531A (ja) | 2008-08-08 | 2010-02-25 | Denso Corp | 内燃機関の燃料噴射制御装置 |
KR101236211B1 (ko) | 2008-08-27 | 2013-02-25 | 소이텍 | 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법 |
CN102741999B (zh) | 2009-11-18 | 2015-07-15 | Soitec公司 | 使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件 |
US9023721B2 (en) | 2010-11-23 | 2015-05-05 | Soitec | Methods of forming bulk III-nitride materials on metal-nitride growth template layers, and structures formed by such methods |
FR2968678B1 (fr) | 2010-12-08 | 2015-11-20 | Soitec Silicon On Insulator | Procédés pour former des matériaux a base de nitrure du groupe iii et structures formées par ces procédés |
FR2968830B1 (fr) | 2010-12-08 | 2014-03-21 | Soitec Silicon On Insulator | Couches matricielles ameliorees pour le depot heteroepitaxial de materiaux semiconducteurs de nitrure iii en utilisant des procedes hvpe |
JP5488675B2 (ja) * | 2012-11-14 | 2014-05-14 | ソニー株式会社 | 半導体装置の製造方法 |
US9214630B2 (en) | 2013-04-11 | 2015-12-15 | Air Products And Chemicals, Inc. | Method of making a multicomponent film |
US9735062B1 (en) | 2016-06-03 | 2017-08-15 | International Business Machines Corporation | Defect reduction in channel silicon germanium on patterned silicon |
TW202240012A (zh) * | 2021-03-05 | 2022-10-16 | 荷蘭商Asm Ip私人控股有限公司 | 膜沉積系統及方法 |
DE102023205973A1 (de) | 2023-06-26 | 2024-06-06 | Vitesco Technologies GmbH | Verfahren und Anordnung zum Ermitteln der Qualität und des Füllstands einer Flüssigkeit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03184324A (ja) * | 1989-12-13 | 1991-08-12 | Canon Inc | 多結晶SiGe薄膜の形成方法 |
JP2001035794A (ja) * | 1999-07-19 | 2001-02-09 | Nec Corp | 半導体装置の製造方法および製造装置 |
JP2001338931A (ja) * | 1999-10-14 | 2001-12-07 | Hitachi Ltd | バイポーラトランジスタおよびその製造方法 |
Family Cites Families (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3729645A (en) | 1964-12-16 | 1973-04-24 | Gen Electric | Photoconductive camera tubes and methods of manufacture |
DE1789021C3 (de) | 1967-09-25 | 1975-04-10 | Hitachi, Ltd., Tokio | Zenerdiode und Verfahren zu ihrer Herstellung |
US3720877A (en) | 1970-09-25 | 1973-03-13 | Ibm | Metal vapor discharge tube using metal and semi-metal compounds in a discharge tube |
US3737739A (en) | 1971-02-22 | 1973-06-05 | Ibm | Single crystal regions in dielectric substrate |
US3984718A (en) | 1971-12-08 | 1976-10-05 | Owens-Illinois, Inc. | Gas discharge dielectric containing germanium or tin |
US3984857A (en) | 1973-06-13 | 1976-10-05 | Harris Corporation | Heteroepitaxial displays |
US3985590A (en) | 1973-06-13 | 1976-10-12 | Harris Corporation | Process for forming heteroepitaxial structure |
US4461820A (en) | 1981-02-06 | 1984-07-24 | Canon Kabushiki Kaisha | Amorphous silicon electrophotographic image-forming member having an aluminum oxide coated substrate |
JPS6028826A (ja) | 1983-07-26 | 1985-02-14 | Hiroshi Suzuki | かご型ゼオライト薄膜表層を有する複合膜及びその製造法 |
US4522662A (en) * | 1983-08-12 | 1985-06-11 | Hewlett-Packard Company | CVD lateral epitaxial growth of silicon over insulators |
JPS60221322A (ja) | 1984-04-13 | 1985-11-06 | Mitsui Toatsu Chem Inc | ゲルマン類の製法 |
JPH0626181B2 (ja) * | 1985-06-24 | 1994-04-06 | 日本電気株式会社 | 半導体基板の製造方法 |
JPS6217004A (ja) | 1985-07-12 | 1987-01-26 | Mitsui Toatsu Chem Inc | ゲルマン類の製造方法 |
JPS6262529A (ja) * | 1985-09-12 | 1987-03-19 | Toppan Printing Co Ltd | 窒化シリコン膜の作成方法 |
US5366554A (en) | 1986-01-14 | 1994-11-22 | Canon Kabushiki Kaisha | Device for forming a deposited film |
US4868014A (en) | 1986-01-14 | 1989-09-19 | Canon Kabushiki Kaisha | Method for forming thin film multi-layer structure member |
EP0241111B1 (en) | 1986-02-05 | 1991-04-10 | Canon Kabushiki Kaisha | Light-receiving member for electrophotography |
US5294285A (en) | 1986-02-07 | 1994-03-15 | Canon Kabushiki Kaisha | Process for the production of functional crystalline film |
JPS632891A (ja) * | 1986-06-19 | 1988-01-07 | Nec Corp | 気相エピタキシヤル成長法 |
US4803186A (en) | 1986-12-04 | 1989-02-07 | Mobil Oil Corporation | Shape selective crystalline silicate zeolite containing intermetallic component and use as catalyst in hydrocarbon conversions |
US4983274A (en) | 1986-12-04 | 1991-01-08 | Mobil Oil Corp. | Shape selective crystalline silicate zeolite containing intermetallic component and use as catalyst in hydrocarbon conversions |
JPS63285923A (ja) | 1987-05-19 | 1988-11-22 | Komatsu Denshi Kinzoku Kk | シリコン−ゲルマニウム合金の製造方法 |
US5112439A (en) | 1988-11-30 | 1992-05-12 | Mcnc | Method for selectively depositing material on substrates |
US5037775A (en) | 1988-11-30 | 1991-08-06 | Mcnc | Method for selectively depositing single elemental semiconductor material on substrates |
US5316958A (en) | 1990-05-31 | 1994-05-31 | International Business Machines Corporation | Method of dopant enhancement in an epitaxial silicon layer by using germanium |
US5225366A (en) | 1990-06-22 | 1993-07-06 | The United States Of America As Represented By The Secretary Of The Navy | Apparatus for and a method of growing thin films of elemental semiconductors |
FR2678647A1 (fr) | 1991-07-05 | 1993-01-08 | Centre Nat Rech Scient | Procede de fabrication d'un cristal a gradient de maille. |
JP2912059B2 (ja) * | 1991-08-27 | 1999-06-28 | 山形日本電気株式会社 | 常圧cvd装置 |
US5576247A (en) | 1992-07-31 | 1996-11-19 | Matsushita Electric Industrial Co., Ltd. | Thin layer forming method wherein hydrophobic molecular layers preventing a BPSG layer from absorbing moisture |
US5646073A (en) | 1995-01-18 | 1997-07-08 | Lsi Logic Corporation | Process for selective deposition of polysilicon over single crystal silicon substrate and resulting product |
US5563428A (en) | 1995-01-30 | 1996-10-08 | Ek; Bruce A. | Layered structure of a substrate, a dielectric layer and a single crystal layer |
JP2953567B2 (ja) | 1997-02-06 | 1999-09-27 | 日本電気株式会社 | 半導体装置の製造方法 |
US6242080B1 (en) | 1997-07-09 | 2001-06-05 | Canon Kabushiki Kaisha | Zinc oxide thin film and process for producing the film |
FR2783254B1 (fr) | 1998-09-10 | 2000-11-10 | France Telecom | Procede d'obtention d'une couche de germanium monocristallin sur un substrat de silicium monocristallin,et produits obtenus |
JP3986202B2 (ja) * | 1999-03-25 | 2007-10-03 | 株式会社アルバック | 選択成長方法 |
JP4700160B2 (ja) * | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
AU2002228779A1 (en) * | 2000-12-04 | 2002-06-18 | Amberwave Systems Corporation | Cmos inverter circuits utilizing strained silicon surface channel mosfets |
JP2002237590A (ja) * | 2001-02-09 | 2002-08-23 | Univ Tohoku | Mos型電界効果トランジスタ |
US7026219B2 (en) * | 2001-02-12 | 2006-04-11 | Asm America, Inc. | Integration of high k gate dielectric |
KR101027485B1 (ko) | 2001-02-12 | 2011-04-06 | 에이에스엠 아메리카, 인코포레이티드 | 반도체 박막 증착을 위한 개선된 공정 |
US6653658B2 (en) | 2001-07-05 | 2003-11-25 | Isonics Corporation | Semiconductor wafers with integrated heat spreading layer |
US6646073B2 (en) | 2001-07-24 | 2003-11-11 | Eastman Chemical Company | Process for the polymerization of ethylene and interpolymers thereof |
JP3660897B2 (ja) | 2001-09-03 | 2005-06-15 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US6875279B2 (en) | 2001-11-16 | 2005-04-05 | International Business Machines Corporation | Single reactor, multi-pressure chemical vapor deposition for semiconductor devices |
US20030111013A1 (en) | 2001-12-19 | 2003-06-19 | Oosterlaken Theodorus Gerardus Maria | Method for the deposition of silicon germanium layers |
US20030124818A1 (en) | 2001-12-28 | 2003-07-03 | Applied Materials, Inc. | Method and apparatus for forming silicon containing films |
US6723622B2 (en) | 2002-02-21 | 2004-04-20 | Intel Corporation | Method of forming a germanium film on a semiconductor substrate that includes the formation of a graded silicon-germanium buffer layer prior to the formation of a germanium layer |
US6451641B1 (en) | 2002-02-27 | 2002-09-17 | Advanced Micro Devices, Inc. | Non-reducing process for deposition of polysilicon gate electrode over high-K gate dielectric material |
CA2489567A1 (en) | 2002-06-19 | 2003-12-31 | Massachusetts Institute Of Technology | Ge photodetectors |
US7132338B2 (en) | 2003-10-10 | 2006-11-07 | Applied Materials, Inc. | Methods to fabricate MOSFET devices using selective deposition process |
-
2004
- 2004-03-11 JP JP2006507063A patent/JP5288707B2/ja not_active Expired - Lifetime
- 2004-03-11 WO PCT/US2004/007385 patent/WO2004081986A2/en active Application Filing
- 2004-03-12 US US10/799,335 patent/US7427556B2/en active Active
-
2011
- 2011-09-16 JP JP2011203559A patent/JP2012033944A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03184324A (ja) * | 1989-12-13 | 1991-08-12 | Canon Inc | 多結晶SiGe薄膜の形成方法 |
JP2001035794A (ja) * | 1999-07-19 | 2001-02-09 | Nec Corp | 半導体装置の製造方法および製造装置 |
JP2001338931A (ja) * | 1999-10-14 | 2001-12-07 | Hitachi Ltd | バイポーラトランジスタおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7427556B2 (en) | 2008-09-23 |
WO2004081986A2 (en) | 2004-09-23 |
US20040259333A1 (en) | 2004-12-23 |
JP5288707B2 (ja) | 2013-09-11 |
WO2004081986A3 (en) | 2004-11-04 |
JP2006521015A (ja) | 2006-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012033944A (ja) | シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法 | |
TWI443713B (zh) | 選擇性沉積含矽膜之方法 | |
US7922813B2 (en) | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers | |
JP5639248B2 (ja) | 減少した転位パイルアップを有する半導体ヘテロ構造および関連した方法 | |
KR100870507B1 (ko) | 트리실란을 사용한, 혼합 기판상의 증착 | |
TWI405248B (zh) | 沉積摻雜碳之磊晶半導體層之方法、沉積半導體材料的方法與裝置及在反應腔室中之基板上形成電晶體設備之方法 | |
JP4723446B2 (ja) | エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 | |
US7588980B2 (en) | Methods of controlling morphology during epitaxial layer formation | |
TWI382456B (zh) | 鬆弛矽化鍺層的磊晶成長 | |
JP2005536054A (ja) | アモルファスケイ素含有膜の堆積 | |
US7022593B2 (en) | SiGe rectification process | |
JP2018522412A (ja) | 単結晶シリコン上でのエピタキシャル3C−SiCの成長 | |
JP2006521015A5 (ja) | ||
JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
JP2019110336A (ja) | 非晶質薄膜の形成方法 | |
JPH09266214A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
JP2004363510A (ja) | 半導体基板の製造方法 | |
JPH0529234A (ja) | エピタキシヤル成長法 | |
Ohshita et al. | In situ doped polycrystalline silicon selective growth using the SiH2Cl2/H2/HCl/PH3 gas system | |
JP2005236265A (ja) | 粗面度が小さい半導体合金、およびその製造方法 | |
JP7322408B2 (ja) | 炭化珪素多結晶基板、炭化珪素多結晶膜の製造方法および炭化珪素多結晶基板の製造方法 | |
JP2024019474A (ja) | 炭化ケイ素半導体エピタキシャル基板 | |
JP2023113512A (ja) | エピタキシャルウェーハの製造方法 | |
TW202022174A (zh) | 用於製造磊晶塗覆的半導體晶圓的方法 | |
JP4635062B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130820 |