TWI443713B - 選擇性沉積含矽膜之方法 - Google Patents

選擇性沉積含矽膜之方法 Download PDF

Info

Publication number
TWI443713B
TWI443713B TW097141223A TW97141223A TWI443713B TW I443713 B TWI443713 B TW I443713B TW 097141223 A TW097141223 A TW 097141223A TW 97141223 A TW97141223 A TW 97141223A TW I443713 B TWI443713 B TW I443713B
Authority
TW
Taiwan
Prior art keywords
film
germanium
boron trichloride
single crystal
chemical vapor
Prior art date
Application number
TW097141223A
Other languages
English (en)
Other versions
TW200931499A (en
Inventor
Pierre Tomasini
Nyles Cody
Original Assignee
Asm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asm Inc filed Critical Asm Inc
Publication of TW200931499A publication Critical patent/TW200931499A/zh
Application granted granted Critical
Publication of TWI443713B publication Critical patent/TWI443713B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

選擇性沉積含矽膜之方法
本發明是有關於半導體製程中的含矽材料的沉積，且特別是有關於使用三氯化硼(BCl3 )與矽源來進行的磊晶含矽膜(epitaxial,silicon-containing films)的選擇性沉積。
通常想要將矽或矽鍺(silicon germanium)選擇性地沉積在半導體表面上，而不沉積在絕緣表面上。例如，異質接面雙極電晶體(heterojunction bipolar transistors)通常就是利用選擇性沉積技術來製造，這種選擇性沉積技術是僅在主動區(active area)上沉積磊晶(例如，單晶(single-crystal))半導體膜。其他的電晶體設計則具有上升源極/汲極結構(elevated source/drain structures)的優點，此上升源極/汲極結構是藉由使源極/汲極接觸製程消耗額外的矽的形成，而不會改變淺接面元件(shallow junction device)的性能。選擇性磊晶(epitaxy)有利於降低對於後續圖案化步驟(patterning step)與蝕刻步驟(etch step)的需要。
雖然選擇性沉積製程在本領域中是眾所周知的，但是為了製作操作速度更快且低耗能(less power-hungry)的電路，而持續縮減積體電路的尺寸以大幅提升積體電路製造對於選擇性沉積製程的需求。一般而言，在不同材料上進行選擇性沉積是利用差別成核現象(differential nucleation)。選擇性沉積通常可透過同時蝕刻與沉積被沉積的材料來進行說明。前驅體選擇(precursor of choice)的趨勢通常是在一個表面上成核並生長得較快，而在另一個表面上則沒那麼快。例如，矽烷(silane)通常在二氧化矽(silicon oxide)與矽上都會成核，但在二氧化矽上具有較長的成核期。在成核階段的開始，相對於矽上融合在一起的連續膜，二氧化矽上的不連續膜具有較大的暴露表面積。因此，添加到製程中的蝕刻劑(諸如氯化氫(HCl))對二氧化矽上不良成核的膜的影響比對矽上快速成核的膜的影響來得更大。如此一來，藉由調節影響沉積率(deposition rate)的因素(諸如前驅體流量(flow rate)、溫度及壓力)以及影響蝕刻率(rate of etching)的因素(諸如蝕刻劑流量、溫度與/或壓力)，就能調諧製程的相對選擇性。每個變數的變化對蝕刻率與沉積率通常具有不同的影響。典型的是，選擇性沉積製程經調諧以產生對目標物(window of interest)具有最高沉積率，而在場區(field regions)則不執行沉積。已知的選擇性矽沉積製程包括反應物矽烷與帶有氫載氣(hydrogen carrier gas)的鹽酸(hydrochloric acid)。
雖然有很多選擇性沉積技術是眾所周知的，但是目前所需要的是具有改良的選擇性半導體沉積方法且均勻度、純度、沉積速度及可重複性都提高的沉積製程。
本發明之一實施例提供一種藉由化學氣相沉積(chemical vapor deposition,CVD)來選擇性沉積單晶膜(single crystalline film)的方法。此方法包括在反應室(reaction chamber)中提供一基底(substrate)。此基底包括具有第一表面形態(surface morphology)的第一表面與具有第二表面形態的第二表面，其中第二表面形態不同於第一表面形態。矽前驅體與三氯化硼(BCl3 )互混(intermixed)，形成原料氣(feed gas)。此基底在反應室內暴露在原料氣中。藉由這種暴露，含矽層被選擇性地沉積在第一表面上，而不沉積在第二表面上。
另一個實施例提供一種形成積體電路的方法。此方法包括提供一基底，此基底具有暴露的半導體表面與絕緣區。此基底被暴露在矽前驅體、三氯化硼及蝕刻劑蒸氣中，從而在暴露的半導體表面上選擇性地沉積含矽磊晶膜。
根據另一個實施例，一種裝置經配置以進行選擇性磊晶沉積。此裝置包括一反應室，經配置以支撐著晶圓(wafer)。半導體前驅體源(source)、蝕刻劑蒸氣源以及三氯化硼源都與此反應室相通。一控制器經配置以從半導體前驅體源、蝕刻劑蒸氣源以及三氯化硼源將半導體前驅體、蝕刻劑蒸氣以及三氯化硼同時輸送至反應室，從而在反應室中之圖案化(patterned)晶圓的單晶區域上選擇性沉積半導體磊晶膜。
上述及其他實施例將詳細描述如下。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
使用矽源、蝕刻劑以及額外添加的製程氣體(諸如碳源、鍺源與/或電性摻質(dopant)前驅體)來進行晶體矽(crystalline silicon)沉積，此藉由選擇性沉積而形成的晶體矽可被原位摻雜(doped in situ)。除了選擇性沉積而成的含矽膜具有商業價值以外，利用諸如p型摻質的電性摻質進行原位沉積而形成的半導體也在多種工業應用中具有相當高的商業價值，諸如半導體製造、微電機系統(microelectromechanical systems,MEMS)元件製造以及平板顯示器(flat panel displays)方面。關於P型摻質的習知較佳前驅體是諸如二硼烷(diborane)的氫化物摻質。市場上買得到的二硼烷(B2 H6 )通常被氫氣(H2 )稀釋過，例如1%的二硼烷或100ppm氫氣。遺憾的是，因為二硼烷會促進在介電體(dielectrics)上發生多晶矽成核，如此一來大幅影響選擇性，而為了要維持選擇性就必須使用更多的蝕刻劑。增大蝕刻劑流量來提高選擇性會進一步抑制在單晶矽表面上的矽(Si)或矽鍺(SiGe)成核，結果導致生長率非常低。
目前已研究出適用於選擇性沉積多種單晶含矽材料的沉積方法。例如，使用矽源、可選的鍺源以及三氯化硼(boron trichloride,BCl3 )來進行沉積，可使晶體矽與矽鍺選擇性地生長。在較佳實施例中，用以形成摻雜含矽材料的摻質也是以電活性方式來沉積的(electrically active as-deposited)。根據此觀點，摻雜層的沉積可使用或不使用鍺源、使用或不使用氯化氫或氯氣(chlorine gas)以及使用或不使用氫載氣來執行，詳細內容描述如下。
本說明書中使用的術語“含矽材料”以及類似的術語是指各種各樣的含矽材料，包括矽、矽鍺以及矽鍺：碳，但並不侷限於這些。如本說明書中使用的“矽鍺”、“碳摻雜矽鍺”、“矽鍺：碳”以及類似的術語是指按照各種比例來包含指定化學元素以及可選擇地包含少量其他元素的材料。例如，“矽鍺”是指包含矽、鍺以及可選擇地包含其他元素(例如，諸如碳的摻質以及電活性摻質)的材料。諸如“矽鍺”與“矽鍺：碳”的術語本身並不是化學計量的化學公式，因此不侷限於含有特殊比例的指定元素的材料。在本說明書中，含矽膜中的摻質(諸如鍺、硼或其他電活性摻質)的百分比是用基於整個膜的原子百分率(atomic percent)來表示，除非另行說明。
第三族(Group Ⅲ)摻質是指元素週期表(periodic table)的第三族中的元素，包括硼(B)與銦(In)。第三族摻質在本說明書中可稱為電性摻質，因為它們被公認為是半導體摻質。雖然本發明不受操作理論的限制，不過確信的是，當以置換方式(substitutionally)摻入半導體時，第三族摻質是電活性的，而當以非置換方式(non-substitutionally)摻入時，第三族摻質則是非電活性的(electrically inactive)。術語“p型摻雜”含矽材料表明此含矽材料包含第三族摻質。
諸如鍺、碳以及電性摻質的各種元素可熔合到或摻入到含矽材料中。鍺、碳與矽熔合，而像硼之類的電性摻質則摻雜矽或矽合金。這種含矽材料在本說明書中可稱為進行置換式摻雜或熔合。將這些元素摻入含矽材料的製程在本說明書中可稱為置換式摻入或摻雜。此外，以置換方式摻入含矽材料的第三族摻質可稱為具有電活性摻質，且這種含矽材料可稱為被電活性摻雜。
除非另行說明，否則無論是置換式還是格隙式(interstitial)，摻入含矽材料的第三族摻質的總量取決於二次離子質譜分析(secondary ion mass spectrometry,SIMS)，且在本說明書中可以每立方釐米的原子數為單位來表示。例如，每立方釐米6.3×1020 個原子的第三族摻質濃度可表示成“6.3E20 cm-3 ”。所摻入的電活性或置換式第三族摻質的量可透過電阻率測量(electrical resistivity measurements)(例如，本領域中具有通常知識者所知的四點探針測量法(four point probe measurements))來確定。以置換方式摻入至其他含矽材料的其他元素(諸如鍺)的量可按照相似的方式(例如，藉由二次離子質譜法(SIMS)或X射線繞射法(X-ray diffraction,XRD))來確定。
各個實施例提供使用三氯化硼(BCl3 )、矽源以及可選擇地使用其他元素(諸如鍺)源來選擇性沉積含矽材料的方法。三氯化硼與矽源被輸送至基底表面較佳地於基底表面上形成磊晶含矽膜。在特定的實施例中，除了三氯化硼與矽源之外，單獨(separate)的蝕刻劑源氣體(例如，諸如氯氣的含鹵素氣體)也被另外輸送至基底，且含矽膜選擇性地沉積在單晶基底上或混合基底的單晶區域上。
基底是指要在上面進行沉積的工件或暴露在沉積氣體中的表面。例如，基底可以是單晶矽晶圓，也可以是半導體覆絕緣層(semiconductor-on-insulator,SOI)基底，也可以是磊晶矽、矽鍺或沉積在這些晶圓上的Ⅲ-Ⅴ族材料。這些工件並不侷限於晶圓，而是也包括玻璃、塑膠或用來進行半導體製程的任何其他基底。
混合(mixed)基底或圖案化(patterned)基底是指具有兩種或多種不同類型表面(諸如不同的材料與/或不同的表面形態)的基底。例如，圖案化基底或混合基底可包括具有第一表面形態的第一表面與具有第二表面形態的第二表面。在特定的實施例中，含矽層選擇性地形成在單晶半導體材料上，同時最小化或較佳的是避免於鄰接的介電材料或絕緣材料上發生沉積。介電材料的範例包括二氧化矽(包括諸如碳摻雜與氟摻雜的低介電常數形態)、氮化矽、金屬氧化物以及金屬矽酸鹽(metal silicate)。本說明書中使用的術語“磊晶”、“以磊晶方式”、“異質磊晶”(heteroepitaxial)、“以異質磊晶方式”以及相似的術語是指在晶體基底上沉積晶體含矽材料，使得所沉積的層採用或跟隨基底的晶格常數(lattice constant)。當沉積層的組成不同於基底的組成時，磊晶沉積是異質磊晶；當沉積層具有與基底相同的組成與固有晶格常數時，磊晶沉積是同質磊晶(homoepitaxial)。
就算這些表面是用相同的材料來定義的，但如果這些表面的形態或結晶性(crystallinity)不同，那麼混合基底的這些表面也會不同。本說明書中所述的製程適用於在多種基底上沉積含矽膜，但是特別適用於具有混合表面形態的混合基底。這種混合基底包括具有第一表面形態的第一表面與具有第二表面形態的第二表面。表面形態是指基底表面的晶體結構。非晶體(amorphous)與晶體是不同形態的範例。多晶形態(polycrystalline morphology)是有序晶體按照無序方式排列而組成的晶體結構，所以其具有中等的有序度(degree of order)。多晶材料中的原子在每個晶體內是有序的，但晶體與晶體之間卻缺乏長程有序(long range order)。單晶形態是長程有序度很高的晶體結構。磊晶膜的特徵在於其晶體結構和取向(orientation)與它們賴以生長的基底相同，特別是單晶體。這些材料中的原子按照晶格狀結構來排列，這種晶格狀結構是基於原子尺度(atomic scale)來持續較長的距離。非晶形態是有序度很低的非晶結構，因為原子缺乏明確的週期性排列(periodic arrangement)。其他的形態包括微晶體(microcrystalline)以及非晶材料與晶體材料的混合物。“單晶體”包括單晶晶圓與其上面的磊晶層，正如其一般用於電晶體製造相同，“單晶體”是用來描述可允許存在相當數量的缺陷且通常很大的晶體結構。熟知此技藝者應注意，層的結晶性通常是沿著從非晶體到多晶體再到單晶體的連續區(continuum)而下降；即使缺陷密度很低，熟知此技藝者也能容易地判斷晶體結構何時可視為單晶體或磊晶體。混合基底的特定範例包括單晶體/多晶體、單晶體/非晶體、單晶體/介電體、導體/介電體以及半導體/介電體，但並不侷限於這些。當然，混合基底也可包括兩個以上不同類型的表面。
選擇性含矽膜及方法
在一實施例中提供一種透過化學氣相沉積來沉積晶體含矽膜的方法，此方法包括：提供一基底，此基底包括具有第一表面形態的第一表面與具有第二表面形態的第二表面，其中第二表面形態不同於第一表面形態；將矽前驅體與三氯化硼(BCl3 )混合，以形成原料氣；將此原料氣輸送到基底；以及選擇性地在第一表面上沉積含矽層，而不在第二表面上沉積含矽層。根據一個實施例，如果含矽膜是按照大於10:1左右的比率來選擇性地形成在半導體單晶表面上，以最小化介電體表面的沉積或避免沉積，那麼此含矽膜則可視為是經過選擇性沉積而形成的。根據另一實施例，沉積是按照大於50:1左右的比率來偏重於第一表面而不是第二表面。較佳的是，調節沉積至達到100%選擇性，使得第一表面上發生沉積時第二表面上完全不發生沉積。但是，即使選擇性有缺陷也能避免使用光罩步驟(masking steps)來防止第二表面上發生不想要的沉積，因為只需簡短的乾蝕刻(dry etch)或濕蝕刻(wet etch)步驟就能清除第二表面上不想要的稀少沉積物。在一實施例中，含矽晶體膜也進行原位摻雜，且具有1.6mΩ.cm左右或不到1.6mΩ.cm的沉積後電阻率。另一個實施例中，含矽晶體膜具有1.3mΩ.cm左右或不到1.3mΩ.cm的沉積後電阻率。另一個實施例中，含矽晶體膜具有1.1mΩ.cm左右或不到1.1mΩ.cm的沉積後電阻率。較佳的是，摻雜的含矽晶體膜沉積後包括至少大約7×1019 個硼原子/cm3 。有個實施例中，含矽晶體膜沉積後包括至少大約1×1020 個硼原子/cm3 。此外，含矽晶體膜中的硼全都來自於三氯化硼。
所揭露的方法是使用氣相沉積以及特別是化學氣相沉積(包括電漿增強型化學氣相沉積(plasma-enhanced chemical vapor deposition,PECVD)或熱化學氣相沉積(thermal CVD))，利用三氯化硼與矽源蒸氣來形成原料氣，此原料氣在化學氣相沉積室中與基底相接觸以在此基底上沉積摻雜的含矽晶體膜。此含矽膜是單晶或磊晶矽膜，較佳的是在沉積後包括電活性摻質。有些實施例中，諸如鍺烷(germane,GeH4 )的鍺源被添加到原料氣中，從而沉積成電性摻雜的晶體矽鍺膜或矽鍺：碳膜來作為含矽膜。有些實施例中，額外的或補充性蝕刻劑源氣體被添加到原料氣中，以提高沉積態含矽膜的選擇性。在以下描述中，可參照三氯化硼與矽源的使用來選擇性沉積被摻雜的矽膜或含矽膜。容易認可的是，這些描述通常也可應用於其他含矽膜(例如，以電性方式摻雜的矽鍺膜與矽鍺：碳膜的沉積，此沉積涉及使用鍺源)，除非另行說明。較佳的是採用熱化學氣相沉積，因為能夠有效地完成沉積，而不會損壞基底以及參與電漿處理的設備。
三氯化硼、矽源以及可選的鍺與/或補充性蝕刻劑氣體以獨立氣體的形態或藉由互混而被引進製程室，以形成原料氣。形成原料氣的互混可在製程室內或在原料氣被引進製程室之前發生。化學氣相沉積室內的總壓力可介於大約0.001托(Torr)至大約1000托的範圍內，但較佳的是在大約0.25托至大約100托的範圍內。有些實施例中，沉積條件包括至少10托左右的製程室壓力。做實驗用的單晶圓、單程(single pass)、層狀水平流反應器(laminar horizontal flow reactor)適合使用至少500毫托左右的製程室壓力，如下所述。製程室壓力在本說明書中可稱為“沉積壓力”。原料氣可包括三氯化硼之外的一種氣體或多種氣體，諸如其他矽源、其他摻質前驅體與/或惰性載氣，但較佳的是，三氯化硼是唯一的硼摻質源。矽前驅體與補充性矽源可包括矽烷、二矽烷(disilane)、三矽烷(trisilane)、四矽烷(tetrasilane)、一氯甲矽烷(monochlorosilane)、二氯矽烷(dichlorosilane)、三氯矽烷(trichlorosilane)、三氯二矽烷(trichlorodisilane)、新戊矽烷(neopentasilane)當中的一種或多種。二氯矽烷是較佳的矽源。補充性蝕刻劑源包括但不侷限於氯氣與氯化氫，其中氯化氫是較佳的。
適用於本說明書所述之方法的載氣的範例包括氦氣(He)、氬氣(Ar)、氫氣(H2 )與氮氣(N2 )。在特定的實施例中，載氣是諸如氦氣、氬氣與/或氮氣的非氫載體。從以下的描述可注意到的是，有些較佳的矽源(諸如二氯矽烷)是藉由用於載氣的蒸發器(vaporizer)(諸如起泡器(bubbler))而被引進製程室以產生矽蒸氣，較佳的是藉由輸送系統，此輸送系統包括起泡器與氣體濃度感測器，此氣體濃度感測器是用來測量從起泡器流出的載氣中的矽前驅體的量。這種感測器在市場上可買得到，例如從美國紐約Lorex Industries,Poughkeepsie可購買到PIEZOCON氣體濃度感測器。
原料氣中的三氯化硼的量可經調節以在含矽膜中提供想要的硼分子含量(level)。原料氣中的“純”(未稀釋的)三氯化硼蒸氣的較佳濃度可介於大約0.1sccm至大約10sccm之間，或等量的稀釋三氯化硼，不過有時為了使所形成的膜獲得想要的特性，量多一些或少一些才是較佳的。根據實施例，原料氣中的純三氯化硼的濃度是介於大約1sccm至大約5sccm之間，或等量的稀釋三氯化硼。載氣中的摻質前驅體的稀釋混合物可藉由質量流量控制器(mass flow controller)來輸送至反應器，根據想要的摻質濃度與摻質氣體濃度，此稀釋混合物的濃度設定點可介於大約0.1sccm至大約1000sccm的範圍內。摻質氣體的稀釋可導致10-7 至10-2 的因數以達到等效的純摻質流量。藉由與矽源、如下所述的諸如氯氣或氯化氫的補充性蝕刻劑源、任何適當的載氣以及用來進行置換式摻入的任何其他想要的合金前驅體(諸如受應變影響(strain-influencing)的前驅體)進行混合，稀釋的混合物以較佳的方式被進一步稀釋。受應變影響的前驅體包括鍺烷的鍺源，用來形成包括Si1-x Gex 的含矽膜，其中。矽鍺膜中的較佳鍺原子百分率可介於大約15%至大約25%之間。根據實施例，可將大約26sccm至大約66sccm的稀釋鍺烷(10%氫氣)(或大約2.6sccm至大約6.6sccm的純鍺烷)與原料氣互混，以達到大約10托的反應器操作壓力與大約760℃的溫度。根據實施例，諸如氯化氫的補充性蝕刻劑可按照大約75sccm至大約115sccm的量來添加。流量的值是由200mm晶圓的實驗中取得的，但是可將實驗數據根據縮放成對應不同表面積的基底(例如，300mm晶圓)。除氯氣與氯化氫之外的補充性蝕刻劑源可包括其他含鹵素或含氯蝕刻劑。較佳的EPSILON系列反應器中用於沉積的氣體的典型總流量通常是從大約每分鐘20標準公升(standard liters per minute,slm)至大約180slm，摻質前驅體的濃度一般小於總流量。
根據所形成的含矽膜想要的組成以及所使用的沉積條件(包括溫度、壓力、沉積率等)，各種原料氣成分的相對份量可在很大範圍內變化，且可根據本說明書所提供的指導藉由常規實驗來確定。這些原料氣成分可互混，然後被輸送至製程室或基底，或者在基底上或基底附近藉由混合這些成分(例如，將原料氣成分分別供應到化學氣相沉積室)來形成原料氣。
可使用合適的歧管(manifold)來供應原料氣至化學氣相沉積室。較佳的是，化學氣相沉積室是單晶圓、單程、層狀水平氣流反應器，較佳的是以輻射方式來加熱。這種市場上買得到的合適的反應器包括亞利桑那州(Arizona)費尼克斯(Phoenix)的ASM America公司生產的EPSILON系列單晶圓反應器。本說明書所描述的方法也可應用於其他反應器，諸如蓮蓬頭配置(showerhead arrangement)。但是，目前已發現本說明書所描述的方法對於使用旋轉式(rotating)基底且特別是製程氣體滯留時間(residence imes)短的EPSILON製程室的水平、單程層狀氣流配置特別有效。化學氣相沉積可藉由在遠端電漿產生器的原位或下游引進電漿產品來執行，不過如上所述，較佳的是採用熱化學氣相沉積。
熱化學氣相沉積較佳的是在有利於在基底上沉積含矽晶體膜的基底溫度下執行。在一實施例中，基底是處在矽源的實質上質量傳送控制(mass-transport controlled)沉積條件與實質上動力控制(kinetically controlled)沉積條件之間的轉變溫度下。本領域中具有通常知識者可根據實際製造中的現實情況來調節溫度，例如熱預算(thermal budget)的保存、沉積率、不同的製程室尺寸(包括單晶圓與成批反應器)、較佳的總體壓力與局部壓力等。一般而言，局部壓力高就需要用低溫來實現指定的想要的結果，不管是沉積率還是層的質量，還是兩者的結合。基底可採用本領域中眾所周知的多種方法來加熱，例如電阻式加熱(resistive heating)與燈加熱(lamp heating)。
以下所述的實施例是使用三氯化硼來代替二硼烷進行選擇性磊晶沉積。三氯化硼作為前驅體適用於製備如下所述的較佳膜(較佳的是硼摻雜矽膜、矽鍺膜、SiGeC膜以及合金)。三氯化硼是室溫下的液體，具有1500托的蒸氣壓力，且臨界溫度是179℃。圖1繪示為二硼烷(B2 H6 )與三氯化烷(BCl3 )的蒸氣壓力圖。二硼烷的臨界溫度(Tc)是17℃，且蒸氣壓力比三氯化硼高大約兩個數量級(orders of magnitude)，如圖1所示。因為三氯化硼是在室溫下的液體，所以要執行額外的步驟來形成持續、單相、穩定的低蒸氣壓氣體流，例如，進行加熱以將此液體轉化成氣體，以及調節壓力來滿足製程要求。此外，在以下的反應中，三氯化硼會被氫氣分解，形成氯化氫：BCl3 +3/2H2 →B°+3HCl。此反應會減少可用來發生反應的氣體前驅體的量，從而降低沉積率，因此三氯化硼很少用於商業用途。然而，在不侷限於理論下，三氯化硼應用於選擇性沉積中可供應不含雜質的純淨形態之氯化氫，此有助於提高選擇性，而商業用氯化氫則通常含有雜質。
圖2至圖6繪示為沉積參數的各種組合的效果。圖2至圖6中所示的資料是針對EPSILON單晶圓反應器中所執行的熱化學氣相沉積而取得的，此熱化學氣相沉積使用二氯矽烷作為矽前驅體，且使用三氯化硼作為硼源，以在單晶矽基底上沉積一系列的硼摻雜含矽膜。
圖2是使用三氯化硼、二氯矽烷以及鍺烷來進行沉積而形成的兩種膜，含20%鍺的摻雜矽的膜電阻率相對於三氯化硼流量的關係圖。有些圖中所使用的“摻質數量(dopant number，DN)”表示1sccm純摻質流量或等效的稀釋流量。
y軸上的電阻率值是對沉積膜進行四點探針測量而取得的。圖2右邊的資料點100繪示為在4psi的蒸氣壓力及室溫下用瓶中的100%三氯化硼蒸氣直接噴射來沉積而形成的矽鍺的電阻率。左邊的資料點102繪示為三氯化硼經過每分鐘1標準公升(slm)氫氣的稀釋環之後用來進行摻雜而形成的矽鍺的電阻率。已注意到的是，電阻率通常表示摻入的電活性摻質的量，詳細地說，高電阻率表示硼摻入低。因此，圖2表明電阻率減小，如此一來，隨著三氯化硼流量沿著稀釋環從三氯化硼為1DN時的大約5×1019 at/cm3 增大到三氯化硼為大約2DN時的大約7.8×1019 at/cm3 ，硼摻入增大。另一方面，對於100%三氯化硼直接噴射的情形，電阻率增大，且硼摻入的量平穩下降。本發明雖然不受理論的限制，但是值得相信的是，高流量三氯化硼直接噴射時的電阻率增大可歸因於膜中的非電活性摻質的增加部分。例如，當硼的含量高時，多餘的硼可能不以置換方式摻入，而是可轉移到晶界(grain boundaries)，造成錯位(dislocations)發生或生長。圖23A繪示為符合這種解釋的表面形態，此圖呈現出摻質流量高且未稀釋時硼沈澱(precipitation)所造成的表面粗糙度(surface roughness)。然而，圖2顯示，置換式硼摻入的量可利用1slm氫氣稀釋物來進行調諧，以得到大約3.8mΩ.cm或不到3.8mΩ.cm、大約2.4mΩ.cm或不到2.4mΩ.cm、大約2mΩ.cm或不到2mΩ.cm或大約1.8mΩ.cm或不到1.8mΩ.cm的矽膜電阻率值，如資料點102所示。
上述的電性摻雜單晶含矽膜可更包括其他以置換方式摻入的元素，例如，諸如鍺的應變修復(strain-modifying)置換式合金劑。本說明書中所描述的將置換式電性摻質摻入矽的方法也可用來將置換式鍺摻入含矽或鍺矽。例如，有個實施例中，使用矽前驅體、三氯化硼、鍺源以及氯化氫來進行的沉積也能有效地將鍺以置換方式摻入經由選擇性沉積而具有電性的摻雜磊晶膜，從而(例如)在矽鍺層內產生應變。在較佳的沉積條件下，鍺含量可介於大約1%與99%之間，典型的是介於17%與50%之間，通常是介於大約20%與大約50%之間，以及特別是介於大約20%與40%之間。所形成的矽鍺膜可有各種用途(諸如保持自身的應變)，以鬆弛以及用來誘發在覆(overlying)於異質磊晶矽層上的拉應變(tensile strain)，或在通道(channel)上施加壓應力(compressive stress)。
如同本領域中眾所周知的，因為鍺原子的尺寸較大，所以單晶矽的晶格常數是大約5.431，而單晶鍺則具有5.657的晶格常數。置換式鍺摻入所造成的矽的固有晶格常數偏離會產生應變，此應變有利於提高半導體中的電性載體移動率(carrier mobility)，從而提高元件效率。當矽鍺沉積的厚度小於材料的臨界厚度時，沉積的層保持壓應變，且PMOS元件的電洞移動率(hole mobility)提高。例如，沉積的矽鍺層可選擇性地形成於整個主動區上，且可界定通道，或者此沉積式矽鍺層可充當鬆弛(relaxed)的模板，用來在上面形成壓應變層，然後此壓應變層自身可用作通道區。
圖3是在九種不同的沉積條件下，矽鍺中鍺原子百分率相對於鍺烷(GeH4 )流量的關係圖以及矽鍺的生長率相對於鍺烷流量、氯化氫(HCl)流量的關係圖。使用二氯矽烷與鍺烷前驅體且使用氯化氫作為蝕刻劑，在直徑是8英寸(200mm)的裸矽晶圓上沉積毯狀(blanket)矽鍺膜。x軸繪示為鍺烷流量，具有2sccm的間隔，中心是4.6sccm。y軸繪示為氯化氫流量，具有20sccm的間隔，中心是95sccm。例如，圖3中心的資料點顯示為利用流量為95sccm的氯化氫與流量為4.6sccm的稀釋鍺烷(10%氫氣)來形成的矽鍺膜的鍺原子百分率及生長率結果。如中心點所示，在這些沉積條件下，鍺原子百分率是20.3%，且矽鍺膜的生長率或沉積率是39nm/min。鍺烷的量是沿著鍺烷軸(橫軸)以2sccm的增量來增加。例如，鍺烷軸上中心右邊離中心最近的點顯示，在6.6sccm稀釋鍺烷與95sccm氯化氫的沉積條件下，鍺原子百分率是23.5%，且矽鍺膜的生長率或沉積率是58nm/min。因此，圖3表明，鍺烷流量的增大使矽鍺膜中鍺的含量增加，從而使矽鍺的沉積率以大致為線性的方式(linearly)增大。在實驗中，氯化氫的量也沿著氯化氫軸(縱軸)以20sccm的增量變化。例如，在氯化氫軸上，中心上方離中心最近的點顯示，在115sccm氯化氫與4.6sccm稀釋鍺烷的沉積條件下，鍺原子百分率是20.5%，且矽鍺膜的生長率或沉積率是20nm/min。因此，圖3表明，氯化氫的量增大使得矽鍺膜的沉積率降低，但不改變鍺原子百分率。
圖4A至圖4C繪示為在五種不同的沉積條件下，SiGe:B中的鍺原子百分率相對於鍺烷的關係圖以及矽鍺的生長率相對於鍺烷(GeH4 )、氯化氫(HCl)的關係圖。在這些實驗中，除了用來產生圖3中之資料的前驅體與蝕刻劑之外，也使用了二硼烷前驅體。圖4A繪示為利用0.1sccm二硼烷(B2 H6 )與75sccm、95sccm及115sccm氯化氫(縱軸)以及大約2.6sccm、4.6sccm及6.6sccm稀釋鍺烷(10%氫氣)(橫軸)來進行沉積而形成的矽鍺膜的鍺原子百分率與生長率。圖4B與圖4C繪示為在與圖4A相同的沉積條件下，二硼烷的量分別是0.3sccm與0.5sccm時的沉積結果。如圖所示，在4sccm稀釋鍺烷與95sccm氯化氫的沉積條件下，不同程度的二硼烷流量導致相似的鍺原子百分率與沉積率，即大約20%的鍺與大約38至41nm/min的膜沉積率。鍺原子百分率與沉積率的這些數值與圖3的中心點所顯示的數值相近，其中圖3的中心點是用相同的鍺烷與氯化氫製程條件來定義的，但是未使用二硼烷。
圖5A至圖5C繪示為與圖3具有相似結果的圖，但除了圖3所反映的實驗中所使用的二氯矽烷、鍺烷前驅體及氯化氫之外，圖5A至圖5C中還另外添加了三氯化硼前驅體。因此，圖5A至圖5C繪示為使用75sccm、95sccm及115sccm氯化氫與大約2.6sccm、4.6sccm及6.6sccm稀釋鍺烷(10%氫氣)來進行沉積而形成的矽鍺膜的鍺原子百分率與生長率。圖5A、圖5B及圖5C分別繪示為按照0.1sccm、0.3sccm及0.5sccm的量來添加純三氯化硼的結果。如圖所示，在4sccm稀釋鍺烷與95sccm氯化氫的沉積條件下，不同水準的三氯化硼流量也會導致相似的鍺原子百分率與沉積率，即20%至20.5%的鍺與38至39nm/min的膜沉積率。
圖4A至圖4C與圖5A至圖5C中也測量並繪示了每組沉積條件下的電阻率與硼濃度。如這些圖所示，在其他相似的條件下，提高二硼烷或三氯化硼的水準會使電活性硼的含量增大，且使電阻率減小。如圖4A至圖4C所示，當流量最低(0.1sccm)時，二硼烷沉積膜中的硼濃度是1.9×1019 at/cm3 (電阻率為4.7mΩ.cm)，當流量較高(0.3sccm)時，硼濃度增大到5.8×1019 at/cm3 (電阻率為2.1mΩ.cm)，且當流量最高(0.5sccm)時，硼濃度進一步增大到8.9×1019 at/cm3 (電阻率為1.5mΩ.cm)。如圖5A至圖5C所示，當流量最低(0.1sccm)時，三氯化硼沉積膜中的硼濃度是0.75×1019 at/cm3 (電阻率為22mΩ.cm)，當流量較高(0.3sccm)時，硼濃度增大到1.8×1019 at/cm3 (電阻率為7mΩ.cm)，且當流量最高(0.5sccm)時，硼濃度進一步增大到2.3×1019 at/cm3 (電阻率未記錄)。
比較圖3、圖4A至圖4C以及圖5A至圖5C的中心點的數值，結果共同說明二硼烷或三氯化硼以不同流量出現不會明顯影響到未摻雜的矽的鍺原子百分率或沉積率。結果也共同說明從二硼烷或三氯化硼中置換的硼的量增加也不會明顯影響到未摻雜的矽鍺的鍺原子百分率或沉積率。因為以上測試是在對二硼烷沉積進行最佳調諧的條件下執行的，所以這些測試表明，用三氯化硼來代替二硼烷進行選擇性矽鍺沉積是確實可行的。
圖6是針對三種膜，被摻雜的矽鍺的四點探針膜電阻率相對於硼濃度的關係圖，也是矽：硼(Si:B)的理論電阻率(用線條來繪示)的圖。其中這三種膜包括利用二硼烷來沉積在裸矽晶圓上且含16%～34%的鍺的毯狀SiGe:B膜、利用二硼烷來沉積在圖案化(patterned)之晶圓上且含27%～38%的鍺的SiGe:B膜以及利用三氯化硼來沉積在裸矽晶圓上且含18%～38%的鍺的毯狀矽鍺膜。圖案化之晶圓是混合式基底，其包括暴露在二氧化矽範圍內的50μm×50μm矽視窗。圖6顯示，關於三氯化硼前驅體沉積SiGe:B膜的電阻率相對於硼濃度的相依性(dependence)與二硼烷前驅體沉積膜一致，也與理論一致。一般而言，與其他不含置換式鍺的相似電性摻雜單晶含矽膜相比，置換式鍺的存在會造成散射(scattering)，而散射往往會使電阻率增大。依據實施例，電活性摻質與置換式鍺之結合會產生具有想要的低電阻率值(諸如所述之實施例中的大約1.1mΩ.cm至大約1.6mΩ.cm)的膜。
本說明書中所述的製程適用於在多種基底上沉積含矽膜，且這種沉積的選擇性形式特別適用於在混合基底上沉積含矽膜。有個實施例提供一種在混合基底的單晶區域上選擇性沉積電性摻雜應變單晶矽鍺膜的方法。可提供氯化氫來作為補充的或另外的蝕刻劑，這種蝕刻劑對非晶體表面(典型的是絕緣表面)上的緩慢成核沉積的蝕刻效果大於對暴露的半導體表面的蝕刻效果。眾所周知的是，氯化氫很難純化(purify)，且典型的商業用氯化氫源會將水分帶進沉積製程。這些水分會降低沉積膜的電導率(conductivity)，且在磊晶沉積中造成不可接受的缺陷(defects)。二硼烷實際上會抑制選擇性，必須使用額外的蝕刻劑(相對於本質半導體或未摻雜半導體來說)來維持選擇性。不同於二硼烷的是，三氯化硼摻質前驅體無需使用額外的蝕刻劑就能強化矽基沉積(silicon-based deposition)的選擇性，從而避免這種額外的蝕刻劑可能會帶進製程的污染物(contaminants)。因此，依據本發明之實施例使用包括三氯化硼與矽源的原料氣的優點是具有高度選擇性，同時將雜質減到最少，而商業用氯化氫中則往往帶有這些雜質。
如圖7中的簡化示意圖所示，人工造成的小量硬體不對稱(minor hardware asymmetry)可造成具有毯狀氮化矽膜的晶圓的一個邊緣上發生不對稱的聚矽鍺(poly-SiGe)沉積，而此晶圓的大部分則未受到淨沉積(net deposition)。因此，沉積條件使得絕緣體上發生零淨沉積(zero net deposition)，但是因為正好在選擇性的臨界狀態，且因為硬體不對稱，最大沉積率會發生在任何暴露的矽上。因此，所造成的邊緣沉積並不會貶低研究成果。選擇性的度量是針對等量的二硼烷與三氯化硼透過(例如)維持聚矽鍺沉積物的氮化物表面清潔所需的氯化氫的量來表示。這些測試已表明，無硼的矽鍺膜與三氯化硼形成的SiGe:B膜具有相似的選擇性臨界值。但是，對於二硼烷形成的SiGe:B膜，則需要較多的氯化氫來維持氮化物表面清潔。因此，三氯化硼沉積矽鍺膜的選擇性生長(selective growth)比二硼烷沉積SiGe:B膜呈現出改良的選擇性。
圖8A至圖14繪示為使用二硼烷與三氯化硼摻質前驅體來沉積而成的SiGe:B膜的選擇性比較結果。確定選擇性生長的臨界值是一門不精確的科學，下文將做進一步討論。但是，目前已顯示的是，二硼烷形成的矽鍺膜與三氯化硼形成的矽鍺膜可在質量上對選擇性進行比較。
圖8A至圖8B是光學圖像，以視覺比較利用二硼烷與三氯化硼來沉積在毯狀氮化矽膜上的SiGe:B膜的選擇性。沉積條件定為硼濃度是1019 個原子/cm3 以及膜厚度是80nm。圖8A繪示為使用二硼烷來沉積而成的SiGe:B膜，圖8B繪示為使用三氯化硼來沉積而成的SiGe:B膜。根據圖8B，三氯化硼沉積膜導致藍色表面，表明氮化物表面上的聚矽鍺生長最小，因此三氯化硼形成的膜的選擇性生長最小。相反地，圖8A顯示為環形聚矽鍺沉積物包圍著氮化物膜的整個周邊，表明混合基底上的二硼烷形成的膜會發生非選擇性生長(non-selective growth)。
圖9繪示為使用KLA Tencor Surfscan 6200非圖案化表面檢驗系統來對圖8A至圖8B所示之氮化物晶圓進行檢驗的結果，其中KLA Tencor Surfscan 6200非圖案化表面檢驗系統可從加利福尼亞州聖何塞的KLA Tencor公司購買到。圖9中所示的粒子表明在三氯化硼製程中，氮化物表面上存在著聚矽鍺核。相反地，二硼烷製程則發生偵測器飽和，表明氮化物表面上有相當多的聚矽鍺生長。因此，光學結果與粒子計數結果表明，在相同的條件下，三氯化硼製程相對於二硼烷製程來說能提供改良的SiGe:B膜選擇性在混合基底上。
圖10A與圖10B是比較毯狀氮化物上的SiGe:B膜的光學結果，其中SiGe:B膜分別是用二硼烷與三氯化硼進行沉積而形成的，但是硼濃度是從大約1019 at/cm3 增大到1020 at/cm3 。如圖所示，這些膜是在亮光源下進行觀察的。如圖10A所示，二硼烷沉積膜的聚矽鍺核沉積物使晶圓的顏色從藍色變成金色。相反地，圖10B則繪示為亮光源的反射，因為三氯化硼製程只在其他藍色晶圓邊緣周圍形成薄霧狀。圖11繪示為利用KLA Tencor Surfscan 6200非圖案化表面檢驗系統來對圖10A至圖10B所示之上述晶圓進行檢驗的結果。圖11顯示為三氯化硼形成的膜的氮化物表面上的聚矽鍺核。相反地，二硼烷形成的膜在裸矽晶圓上的非選擇性毯狀沉積造成偵測器飽和。因此，光學結果與粒子計數結果顯示，即使當硼流量與濃度增大時，相對於二硼烷製程來說，三氯化硼製程也能在混合基底上提供改良的SiGe:B膜選擇性。
圖12A與圖12B是比較毯狀氮化物上的SiGe:B膜的光學結果，其中SiGe:B膜分別是用二硼烷與三氯化硼沉積而成的，硼濃度為1020 at/cm3 ，但氯化氫流量從95sccm下降到75sccm。因為圖7所示之結果已顯示，三氯化硼製程不需要同樣多的氯化氫來清潔多晶體沉積物的氮化物表面，所以可減少氯化氫的量以最大化生長率。對於氯化氫流量為95sccm的條件下沉積而成的膜，光學結果與圖10A至圖10B的光學結果相似。對於圖12A的光學結果，二硼烷沉積膜的聚矽鍺沉積物毯狀層使晶圓的顏色從藍色變成金色。圖12B顯示為亮光源的反射，且在其他藍色晶圓上觀察到相似的光霧狀。圖13繪示為使用KLA Tencor Surfscan 6200系統來檢驗圖12A至圖12B所示之膜的對應結果。圖13顯示三氯化硼沉積膜表面上的粒子數量。相反地，具有二硼烷沉積膜的晶圓則發生偵測器飽和。因此，圖12A至圖13顯示，當氯化氫的量減少時，三氯化硼製程比二硼烷製程具有改良的SiGe:B膜選擇性。
圖14繪示以三氯化硼沉積硼含量為7×1019 個原子/cm3 的SiGe:B膜以及以二硼烷沉積硼含量為6×1019 個原子/cm3 的SiGe:B膜，發生選擇性生長的沉積條件的參數(鍺烷流量與氯化氫流量)。硼摻雜SiGe:B膜的目標厚度是110nm，這是矽鍺中含有20%的鍺的元件工業標準。線條104所界定的是三氯化硼沉積SiGe:B膜發生選擇性生長的製程條件的觀測界限，且線條106所界定的是二硼烷沉積SiGe:B膜發生選擇性生長的對應觀測界限。特別地，位於線條104上方的製程條件適用於三氯化硼沉積SiGe:B膜的選擇性生長，而位於線條104下方的製程條件則會造成三氯化硼沉積SiGe:B膜的介電表面上發生非選擇性毯狀沉積。線條104表明，對於使用一定量三氯化硼(使硼含量達到大約7×1019 個原子/cm3 )與4sccm鍺烷(20.3%的鍺)來進行沉積而形成的SiGe:B膜，選擇性生長是在氯化氫流量95sccm時發生，如圖14中界定中心資料點的製程條件所示。對於使用三氯化硼與6sccm鍺烷(23.5%的鍺)來進行沉積而形成的SiGe:B膜(硼含量大約為7×1019 個原子/cm3 )，選擇性生長是在氯化氫流量100sccm時發生，如圖14中的線條104所示。值得注意的是，同一條線104表示在沒有任何摻質的情形下進行沉積而形成的本質矽鍺或未摻雜矽鍺的近似選擇性條件。線條106顯示，對於使用一定量二硼烷(使硼含量達到大約6×1019 個原子/cm3 )與2sccm鍺烷(15%的鍺)來進行沉積而形成的SiGe:B膜，選擇性生長是在氯化氫的量大約100sccm時發生。儘管資料點的數量有限，但是圖14已顯示，在鍺烷是4sccm的條件下，如果線條104的斜率與線條106的斜率相近的話，使線條106延伸且與y軸交叉，將產生一個關於二硼烷製程的資料點，此資料點的氯化氫值遠遠高於三氯化硼製程的對應之氯化氫值。然後，在x軸(鍺原子百分率)上的任何指定點，線條104都被替換為y軸(氯化氫的量)上低於線條106的位置。如此一來，圖14顯示，對於具有大約相同量的硼含量與鍺原子百分率的SiGe:B膜來說，三氯化硼沉積SiGe:B膜的選擇性生長相對於二硼烷沉積SiGe:B膜的選擇性生長只需要相當少量的氯化氫，因此，相對於二硼烷來說，三氯化硼需要較少的氯化氫來進行選擇性沉積，但是可提高SiGe:B膜選擇性。
圖15A至圖26C是比較暴露在氧化矽範圍內的矽視窗的混合基底上的三氯化硼沉積SiGe:B膜與二硼烷沉積SiGe:B膜的膜特性。所使用的混合基底具有200mm的直徑，且包括106個晶粒(dies)。暴露的矽的總量是38.7%，而暴露的多晶矽(polysilicon)的量是29.6%，這表明矽視窗只有大約9%是單晶體。如本領域中眾所周知的，晶圓表面的一部分也包括罩幕材料(mask matetial)。根據先前透過裸矽(100)基底上的毯狀膜而確定的沉積條件，利用膜來進行沉積而形成圖案化晶圓。
圖15A至圖15D繪示為分別用二硼烷與三氯化硼來沉積在裸矽晶圓上的兩種SiGe:B毯狀膜的X射線繞射、膜厚度、鍺原子百分率以及電阻率，用來確定在混合基底上沉積SiGe:B膜的製程條件。儘管圖15A顯示，三氯化硼沉積SiGe:B膜的平均厚度(105.7nm)略微小於二硼烷沉積SiGe:B膜的平均厚度(107.5nm)，但是此圖並不能說明厚度取決於摻質前驅體，因為對於二硼烷與三氯化硼來說，製程條件是不同的。例如，噴射先前確定的量以提供大約1020 at/cm3 的硼濃度給二硼烷製程與三氯化硼製程，而不是噴射初始量相近的二硼烷與三氯化硼。特別地，對於二硼烷製程，是利用50slm氫氣稀釋環來噴射0.2sccm純二硼烷。對於三氯化硼製程，是利用1slm氫氣來噴射2.2sccm純三氯化硼。然而，雖然不侷限於理論，但是對於二硼烷製程與三氯化硼製程，在硼濃度近似相同的情形下，三氯化硼沉積膜的厚度較小可表明三氯化硼對蝕刻所起的作用，且可表明三氯化硼使SiGe:B膜的選擇性生長提高。如這些圖所示，在提供相似硼濃度的條件下，關於二硼烷製程與三氯化硼製程的X射線繞射、電阻率或鍺原子百分率結果未呈現出明顯的差別。如圖15C所示，二硼烷製程與三氯化硼製程對於二硼烷沉積膜產生18.5%的平均鍺原子百分率數值，而對於三氯化硼沉積膜則產生18.27%的平均鍺原子百分率數值。如圖15D所示，二硼烷製程與三氯化硼製程對於二硼烷沉積膜產生1.572mΩ.cm的平均電阻率值，而對於三氯化硼沉積膜則產生1.578mΩ.cm的平均電阻率值。
圖16A至圖16D繪示為在相同的製程條件下，對於裸矽基底上的SiGe:B毯狀膜與混合基底上選擇性沉積的膜，硼濃度相對於深度的關係相比較的二次離子質譜分析(second ion mass spectrometry,SIMS)結果。儘管混合基底上所使用的是與裸矽基底上的毯狀膜沉積(根據圖15A至圖15D描述如上)相同的製程條件，但是不期望混合基底中具有相同的硼濃度。因為存在“負荷效應”(loading effects)，所以對於二硼烷製程與三氯化硼製程，混合基底的硼濃度預期會高很多，這是因為暴露的矽的有效面積小很多。圖16A顯示，裸矽基底上藉由二硼烷製程而形成的SiGe:B毯狀膜導致6.8×1019 at/cm3 的硼濃度。圖16B顯示，相同的二硼烷配方在混合基底上導致1.3×1020 at/cm3 的硼濃度。因此，從裸矽基底上的SiGe:B毯狀膜到混合基底上的沉積膜，硼濃度的增大證明二硼烷製程具有負荷效應。圖16C顯示，裸矽基底上利用三氯化硼製程而形成的SiGe:B毯狀膜導致7.6×1019 at/cm3 的硼濃度。然而，圖16D顯示，相同的三氯化硼配方在混合基底上僅僅導致7.9×1019 at/cm3 的硼含量。令人吃驚的是，從裸晶圓到混合基底，硼濃度的變化並不明顯，所以雖然預期三氯化硼沉積膜具有負荷效應，但是經二次離子質譜分析，證明三氯化硼沉積膜並不具有負荷效應。
圖17A與圖17B繪示為對上述混合基底(分別用三氯化硼與二硼烷來進行沉積而形成的)進行Van der Paw測試而得出的電阻、電壓以及電流結果(R、V相對於I)。如圖17A所示，二硼烷沉積式混合基底被測量出1.1Ωcm的電阻率，其對應於1.1×1020 at/cm3 的硼濃度。硼濃度的此測量值與對二硼烷沉積式混合基底進行二次離子質譜測試而得出的數值(1.3×1020 at/cm3 )相似，如圖16B所示。圖17B顯示，三氯化硼沉積式混合基底被測量出1.3Ωcm的電阻率，對應於大約8.9×1019 at/cm3 的硼濃度。不同的是，此數值大於對三氯化硼沉積式混合基底進行二次離子質譜測試而得出的數值(7.9×1019 at/cm3 )，如圖16D所示。硼濃度測量值的增大是非顯然(non-trivial)變化，這表明二次離子質譜測試(其測試視窗尺寸為80μm×80μm)適用於解釋巨集負荷效應(macro-loading effects)，而相反的是，Van der Paw測試(其測試視窗尺寸為40μm×40μm)則可測定微負荷效應(micro-loading effects)。儘管本發明並不侷限於理論，但是圖16D所示之二次離子質譜測試結果中關於三氯化硼沉積膜的負荷效應意外不存在可用圖17B所示之Van der Paw結果所提出的微負荷效應來解釋。
從三氯化硼沉積式混合基底的二次離子質譜測試所觀測到的低硼濃度顯示明顯不存在巨集負荷效應，要進一步判斷這種不存在，如圖16D所示，就要增大三氯化硼製程的摻質氣體流量，以提高混合基底上的SiGe:B膜中的原位硼含量。圖18A至圖19D是比較沉積在裸矽基底和混合基底上的SiGe:B膜，其中將三氯化硼增量以使硼濃度從大約1019 at/cm3 增大到1020 at/cm3 。利用1slm氫氣使三氯化硼流量從2.2sccm增大到2.9sccm，利用50slm氫氣使二硼烷流量保持為0.2sccm的純二硼烷。所使用的是根據圖15A至圖17B來描述如上的相同混合基底。就上述晶圓而言，首先在裸矽基底上利用二硼烷與三氯化硼進行沉積而形成毯狀SiGe:B膜，以確定達到想要的硼濃度所需的沉積條件。圖18A與圖18B繪示為裸矽晶圓上分別用三氯化硼製程與二硼烷製程進行沉積而形成的毯狀SiGe:B膜的X射線繞射與電阻率圖。就圖15A至圖17B的製程條件而言，三氯化硼流量增大，而二硼烷流量卻保持不變，所以三氯化硼沉積膜的電阻率相對於二硼烷沉積膜的電阻率明顯減小。如圖18B中的線條108所示，二硼烷沉積膜的電阻率是從1.6mΩ.cm變化到1.75mΩ.cm，且如線條110所示，三氯化硼沉積膜的電阻率經測量為大約1.2mΩ.cm。然後，用來形成圖18A至圖18B所示之毯狀SiGe:B膜的三氯化硼製程與二硼烷製程被用來在混合基底上形成選擇性SiGe:B膜。
圖19A至圖19B是針對分別以二硼烷沉積於裸矽晶圓上與混合基底上的SiGe:B膜，來比較硼濃度相對於深度之關係的二次離子質譜分析圖。圖19C至圖19D是針對分別在裸矽晶圓上與混合基底上以流量增大的三氯化硼來進行沉積所形成的膜，比較對應之結果的二次離子質譜分析圖。圖19A顯示，二硼烷製程所產生的毯狀SiGe:B膜的硼濃度為6×1019 at/cm3 。圖19B顯示，相同的二硼烷製程在混合基底上產生增大的硼濃度9.5×1019 at/cm3 。如此一來，又在混合基底上的二硼烷沉積膜中觀測到負荷效應。圖19C顯示，上述的三氯化硼製程使得毯狀SiGe:B膜具有1.2×1020 at/cm3 的硼濃度。圖19D顯示，相同的三氯化硼製程在圖案化之晶圓上產生1.7×1020 at/cm3 的硼濃度。如此一來，在混合基底上的三氯化硼沉積膜也能觀測到巨集負荷效應。因此，雖然在產生1019 at/cm3 之原位硼濃度的三氯化硼製程中不會觀測到巨集負荷效應，但是在硼濃度增大到1020 at/cm3 之後就能觀測到巨集負荷效應了。然而，正如結果所顯示的，三氯化硼製程與二硼烷製程相比，負荷效應的百分比增長已降到最低。
可看出，三氯化硼需要較少的氯化氫來清潔沉積物的介電表面，也就是其選擇性提高，所以氯化氫流量減小。特別地，SiGe:B膜是利用高流量的三氯化硼與低流量的氯化氫來沉積在裸矽基底與混合基底上。二硼烷流量利用50slm氫氣來維持恆定的0.2sccm純二硼烷，且三氯化硼流量利用1slm氫氣來維持恆定的2.9sccm(就圖18A至圖19D所示之製程條件而言)。圖20繪示為裸矽基底上利用二硼烷製程與三氯化硼製程進行沉積而形成的毯狀膜，其電阻率相對於半徑的關係圖。如線條112所示，二硼烷沉積膜的電阻率是從1.4mΩ.cm變化到1.6mΩ.cm，對應於大約1.1×1020 at/cm3 的活性硼濃度。如線條114所示，三氯化硼沉積膜的電阻率是在1mΩ.cm與1.1mΩ.cm之間變化，對應於大約8.6×1019 at/cm3 的活性硼濃度。使用這些沉積條件，利用75sccm的少量氯化氫，在圖案化之晶圓上沉積SiGe:B膜。
圖21A至圖21B是比較裸矽基底上與混合基底上的二硼烷沉積膜，其硼濃度相對於深度的關係圖(藉由二次離子質譜分析)。圖21C至圖21D是關於裸矽晶圓上的與混合基底上的三氯化硼沉積膜的對應結果。圖21A顯示，上述之二硼烷製程導致毯狀SiGe:B膜具有8×1019 at/cm3 的硼濃度。圖21B顯示，相同的二硼烷製程在混合基底上導致1.3×1020 at/cm3 的硼濃度。如此一來，二硼烷沉積膜上觀測到一些負荷效應。圖21C顯示，上述之三氯化硼製程導致裸矽基底上的SiGe:B毯狀膜具有2.8×1020 at/cm3 的硼濃度。圖21D顯示，相同的三氯化硼製程在混合基底上導致5.12×1020 at/cm3 的硼濃度，這表示負荷效應相當明顯。這些結果表明，對於二硼烷製程與三氯化硼製程，減少氯化氫含量都會增加混合基底上的負荷效應。下面將根據掃描電子顯微鏡(scanning electron microscope,SEM)觀測資料來討論關於三氯化硼製程的硼濃度顯著增大的可能原因。
圖22A至圖24D是混合基底上的上述SiGe:B膜表面的掃描電子顯微鏡顯微圖。圖22A至圖22C與圖23A至圖23C是三種不同晶粒的中心的掃描電子顯微鏡顯微圖，以及圖22D與圖23D繪示為第四種晶粒的邊緣。圖22A至圖22D是用2.2sccm的二硼烷與75sccm的低流量氯化氫進行沉積而形成的SiGe:B膜的掃描電子顯微鏡顯微圖，與圖21A至圖21B中的結果相對應。圖23A至圖23D是用2.9sccm的三氯化硼與75sccm的低流量氯化氫(這導致如圖21D所顯示的高很多的硼濃度5.12×1020 at/cm3 )進行沉積而形成的SiGe:B膜的電子顯微鏡顯微圖。圖22A至圖22D與圖23A至圖23D相比較，對於三氯化硼製程而言，氯化氫流量的減小看來已對表面粗糙度(surface roughness)造成了明顯的影響。雖然不侷限於理論，但是對於三氯化硼製程來說，少量氯化氫看來已使圖案化之晶圓上的負荷效應提高，且使硼濃度增大。增大的硼濃度可能已造成表面中毒(surface poisoning)，且粗糙度繪示於圖23A至圖23D中。對圖案化之晶圓上利用相同流量之2.9sccm的三氯化硼與高流量之95sccm的氯化氫來形成的SiGe:B膜所做的額外掃描電子顯微鏡觀測(未繪示)已顯示，氯化氫流量增大不會造成表面粗糙。因此，結果表明，三氯化硼製程的硼負荷效應以及硼過量摻入所造成的可能表面中毒效應可藉由調節氯化氫的量來進行調諧。
圖24A至圖24B是用二硼烷流量為0.2sccm的純二硼烷、50slm的氫氣以及流量為95sccm的氯化氫來沉積而成的SiGe:B膜的顯微鏡光學影像。圖24C至圖24D是用流量為2.2sccm的三氯化硼、1slm的氫氣以及流量為95sccm的氯化氫來沉積而成的SiGe:B膜的顯微鏡光學影像。圖24A至圖24D中的顯微鏡光學影像與圖15A至圖17B中的結果相對應。圖24B與圖24D繪示為圖24A中的醒目方格的特寫圖。特別地，這兩種膜的“探針接面”(probe junction)區接收高劑量的硼植入，這使得矽鍺層變得鬆弛。如圖24B所示，二硼烷沉積膜的探針接面區是光滑的。然而，圖24D卻顯示，三氯化硼沉積膜的探針接面區表面上是粗糙的。三氯化硼沉積膜的SiGe:B粗糙度似乎顯示出對下伏基底植入條件的靈敏度。雖然本發明並不侷限於理論，但是這種結果的一種可能的解釋是二硼烷可具有表面活性劑效應(surfactant effect)，能使層變光滑。另一種可能的解釋是在磊晶層種子成核步驟中，氯化氫(用作三氯化硼製程的額外蝕刻劑)已蝕刻掉有缺陷的探針接面區。
如本說明書中描述，包含應變修復置換式摻質(諸如鍺)的電性摻雜單晶矽膜的厚度較佳地是小於臨界膜厚度。本領域中具有通常知識者應當理解的是，臨界膜厚度是指在一組特殊條件下，發生應變的膜鬆弛後的厚度。通常，隨著置換式摻質濃度的增大，臨界厚度減小。厚度小於其臨界厚度的膜往往保持應變狀態，除非或直到受到足夠的擾動(perturbed)為止，例如被暴露在充分的熱量中，造成鬆弛。包含應變修復置換式摻質(諸如碳或鍺)的鬆弛的含矽膜可用來對相鄰的層(例如，沉積在上面的異質磊晶膜)施加應變。
較佳的含矽膜也可整個膜表面具有高度均勻的厚度。如本說明書所述的那樣，當使用矽源利用三氯化硼來進行沉積時，所形成的含矽膜的厚度不均勻性百分比(non-uniformity)較佳的是大約2%或不到2%。根據膜的平均厚度，如以下表1中所示的厚度不均勻性百分比的數值是較佳的。應當理解的是，表1中所示的厚度不均勻性百分比的每個數值前應加上“大約”這個詞。
一般而言，在一組特殊製程條件下進行沉積而形成的膜，藉由在直徑介於大約200mm至大約300mm的均質或混合基底上沉積此膜，就可測量膜厚度均勻性。膜厚度均勻性是藉由以下步驟來確定：沿著隨機選擇的直徑來進行多點厚度測量(晶圓周邊的3mm禁區內不進行測量)；對各個厚度測量值求平均來確定平均厚度；以及確定均方根(root mean square,rms)可變性。用來測量膜厚度的一種較佳儀器是從加利福尼亞州弗里蒙特的Thermawave公司能購買到的OPTIPROBETM ，且一種較佳的測量方法包括使用這種儀器在隨機選擇的晶圓直徑上的49個點測量膜厚度。在實踐中，厚度可變性通常是根據這種測量來直接從儀器上取得，所以不需要手動計算。為了能進行比較，測量結果可用不均勻性百分比來表示，其中不均勻性百分比是用均方根厚度可變性除以平均厚度再乘以100來計算得出，從而將測量結果表示為百分數。表面不易進行厚度均勻性測量的膜(例如，上面塗布了一層或多層額外層的膜，或包含在積體電路中的膜)在測量厚度均勻性時，此膜被剖開，且用電子顯微鏡來檢查。被剖開的膜在最薄部分與最厚部分被測量膜厚度，然後用這兩點之間的厚度測量範圍(例如，6)除以這兩次測量之和。在本說明書中，不均勻性是用百分數來表示。
圖25A至圖26C繪示為圖案化之晶圓上的二硼烷沉積SiGe:B膜與三氯化硼沉積SiGe:B膜的均勻度與厚度。圖25A繪示為經過氯化氫預清潔(pre-clean)步驟之後混合基底的最初形貌，其中氯化氫預清潔步驟從矽表面上移除天然氧化物。圖25B至圖25C繪示為在混合基底上形成具有目標厚度為80nm且以95sccm氯化氫以及1020 at/cm3 硼所形成的SiGe:B膜(20%的鍺)之後的混合基底的形貌。圖25B中的SiGe:B膜是用0.2sccm純二硼烷與50slm氫氣進行沉積而形成的，且圖25C中的SiGe:B膜是用2.2sccm三氯化硼與1slm氫氣進行沉積而形成的。如圖所示，圖25B顯示，二硼烷沉積SiGe:B膜具有125.3nm的平均厚度。圖25C顯示，三氯化硼沉積SiGe:B膜具有105.8nm的平均厚度。不均勻性的測量是由圖25B至圖25C的左邊圖式中給出的Hi/Lo(高值/低值)變數來計算，此Hi/Lo變數在二硼烷製程中經測量為1.56%，而在三氯化硼製程中經測量為6%。雖然二硼烷沉積膜的不均勻性測量值較低，但是三氯化硼沉積膜也具有非常低的不均勻性測量值，低到能夠列入表1的第一行所示之較佳範圍內。這些圖也繪示了關於二硼烷製程與三氯化硼製程的膜均勻性的品質差異。如圖25B所示，二硼烷沉積SiGe:B膜似乎在晶圓的邊緣生長得較厚。相反地，如圖25C所示，三氯化硼沉積SiGe:B膜似乎在晶圓中心生長得較厚。
圖26A至圖26C繪示為藉由上述二硼烷製程與三氯化硼製程來形成的圖案化之晶圓的3D放大形貌。圖26A繪示為經過氯化氫預清潔步驟之後的圖案化之晶圓的最初形貌。圖26B與圖26C繪示為分別具有二硼烷與三氯化硼形成的SiGe:B膜的晶圓的形貌。圖26B中的SiGe:B膜是用0.2sccm純二硼烷與50slm氫氣進行沉積而形成的，且圖26C中的SiGe:B膜是用流量增大為2.9sccm的三氯化硼與1slm氫氣來進行沉積而形成的。如圖26B顯示，二硼烷沉積SiGe:B膜的平均厚度為133.2nm。如圖26C顯示，三氯化硼沉積SiGe:B膜的平均厚度為84.6nm。經測量，關於二硼烷製程的不均勻性是3.74%，而關於三氯化硼製程的不均勻性則是8.3%。三氯化硼沉積膜的數值也可列入表1的左行所示之不均勻性較佳範圍內，且更表明三氯化硼適合取代二硼烷來作為摻質前驅體。
上述結果顯示，三氯化硼是能夠形成高度摻雜SiGe:B層的適當的化學氣相沉積前驅體，其中此高度摻雜SiGe:B層具有可比的SiGe:B沉積率、摻質置換式摻入、膜電阻率以及均勻性。從上述對圖案化之晶圓進行的測試可以明顯看出，三氯化硼作為前驅體可具有與習知的二硼烷前驅體至少相同的SiGe:B選擇性生長。但是，由於三氯化硼需要較少的氯化氫，所以在介電表面上產生極少的核子，其中氯化氫往往會增加雜質而降低晶體品質。因此，就SiGe:B膜的選擇性生長而言，三氯化硼是比二硼烷更有效的前驅體。此外，結果表明，圖案化之晶圓中可能會發生並造成過量硼摻入或表面中毒的硼濃度負荷效應可藉由增加氯化氫的量來進行調諧。然而，結果表明，三氯化硼製程可比二硼烷製程使用總量較少的額外蝕刻劑來達到同等的結果，從而提供更好的選擇性沉積。特別地，結果顯示，在硼濃度為1019 at/cm3 至1020 at/cm3 且具有95sccm氯化氫的情形下，三氯化硼製程相對於二硼烷製程來說，選擇性提高，且負荷效應降到最低。因此，本說明書中所描述的製程適用於在多種基底上沉積含矽膜，但是特別適用於在具有混合表面形態的混合基底上沉積含矽膜。
圖27繪示為所述之實施例中的包括矽晶圓的基底10，基底10可以是混合基底或圖案化基底。如上所述，當基底10為混合基底時，基底10可包括磊晶層，此磊晶層是形成在晶圓或半導體覆絕緣層基底上。場隔離區(field isolation regions)12已藉由習知的淺溝槽隔離(shallow trench isolation,STI)技術而形成，在淺溝槽隔離元件的視窗中界定了單晶主動區14。可選擇的是，界定場絕緣材料可使用任何適當的方法，包括矽局部氧化(local oxidation of silicon,LOCOS)以及矽局部氧化或淺溝槽隔離的多種變化。容易理解的是，通常是藉由淺溝槽隔離在基底10上同時界定多個主動區，且淺溝槽隔離通常形成一個網，將電晶體主動區14相互隔開。較佳的是，按照適合形成通道(channel)的水準來對基底進行背景摻雜(background doped)。
圖28繪示為主動區14上形成閘電極(gate electrode)16之後的基底10，基底10可以是混合基底或圖案化基底。雖然所繪示的閘電極16是傳統的矽電極(被絕緣間隙壁(insulating spacers)，也就是其被覆蓋層(cap layers)包圍著，且透過閘介電層18來與下伏基底10隔開)，但是容易理解的是，電晶體閘堆疊可具有多種組態中的任一組態。例如，在有些製程流程中，間隙壁可省略。在所繪示的實施例中，閘電極16之配置將電晶體閘電極16兩側之位於主動區14範圍內的區域界定為源極與汲極區(source and drain regions)20。在閘電極16下面以及源極與汲極區20之間還界定了通道區22。
圖29繪示為蝕刻步驟的結果，此蝕刻步驟從源極與汲極區20上選擇性地移除暴露的矽。可採用反應性離子蝕刻法(reactive ion etch,RIE)以確保垂直側壁明確，且對暴露的氧化物材料與氮化物材料的破壞最小，不過也可使用其他凹陷(recess)形狀。較佳的是，凹陷的深度要小於將要沉積在凹陷中的層的臨界厚度，儘管通道藉由沉積也可取得大於臨界厚度的應變。因為暴露的矽在本質上是主動區14上的源極與汲極區(S/D)20，所以蝕刻被稱為源極/汲極凹陷。容易理解的是，在有些配置中，第一個步驟可用來清潔源極/汲極區上的薄介電體。
圖30繪示為利用選擇性沉積製程來再填充凹陷的源極/汲極區20的結果。特別地，暴露的半導體表面使用諸如HF蒸氣或HF浸液來進行清潔，以保留原始表面來進行磊晶生長。在所繪示的實施例中，選擇性沉積製程包括在化學氣相沉積條件下，將原料氣輸送到混合基底10的表面。諸如將二氯矽烷(DCS)的矽前驅體與三氯化硼互混，形成原料氣。對於圖27至圖31所示之實施例，原料氣中也包含鍺源，目的是沉積鍺摻雜含矽膜，以在通道區20上產生應變。在所繪示的實施例中，三氯化硼也用作摻質前驅體，且氯化氫是用作額外的蝕刻物種源以幫助提高選擇性。含矽磊晶層30在源極/汲極區20中選擇性地生長。含矽磊晶層30是填充於源極與汲極區20且在通道區22上施加應變的摻雜異質磊晶膜。在所繪示的實施例中，為異質磊晶膜的含矽磊晶膜30與通道區22的表面幾乎齊平。如圖30所示，選擇性沉積可最小化或避免在非晶區(例如，包括場隔離區12的絕緣體(通常是二氧化矽形態)以及閘電極16上的間隙壁與/或覆蓋層(通常是二氧化矽或氮化矽))上發生沉積。
圖31繪示為任意延伸的選擇性沉積，以形成具有突出的異質磊晶膜32的上升之源極與汲極區20。突出的異質磊晶膜32在通道區22表面以下的部分對通道區22施加橫向應力(lateral stress)，所以位於基底表面以上的部分不必包括同樣多的或任何與天然矽晶格常數不相符的晶格。因此，對於通道區22表面上的選擇性沉積的部分，任何鍺源氣體都可逐漸減少或中斷，而三氯化硼、二氯矽烷與氯化氫則繼續流動。三氯化硼也可隨意終止。
圖31中的上升之源極與汲極結構32在基底10的表面上提供額外的矽材料。如本領域中具有通常知識者所知的，藉由後續處理，絕緣層經沉積而形成，且透過絕緣膜來接觸源極與汲極區20。額外的矽材料促進矽化物接觸(silicide contacts)的形成，這樣會形成歐姆接觸(ohmic contacts)而減小接觸電阻。因此，鎳(nickel)、鈷(cobalt)或其他金屬被沉積到接觸孔中，且允許消耗多餘的矽，而不會擾亂下伏源極/汲極區的淺接面(shallow junctions)的電特性。
圖32繪示為另一個實施例，此實施例是利用三氯化硼與矽源且使用氯化氫作為額外的蝕刻劑來對圖28所示之結構進行選擇性沉積，但不包括源極與汲極凹陷步驟。在此情形下，選擇性沉積僅用來提升源極與汲極區，其提供能被接觸矽化(contact silicidation)消耗的額外的硼摻雜矽34，使接觸矽化不破壞淺接面。此沉積可選擇包括其他雜質前驅體來沉積矽合金，例如矽鍺。但是，如果接觸矽化消耗掉全部的額外的硼摻雜矽34(或稱額外的矽結構34)的話，額外的矽結構34就沒有必要有硼摻質。
三氯化硼/矽源製程的選擇特性使得不需要進行後續的圖案化步驟與蝕刻步驟來從場區上移除多餘的沉積物。即使有缺陷的選擇性也能有利地使用定時濕蝕刻(timed wet etch)來移除絕緣表面上不想要的沉積物，而不需要執行昂貴的光罩步驟(mask step)。此外，膜品質更佳，取得更高的沉積率與通過量(throughput)。例如，可使用特定的製程實施例，以利用矽源(諸如三矽烷、甲基矽烷(methylsilane)、三氯化硼以及可選擇的氯氣)來選擇性地沉積硼摻雜SiGe:C，以形成(例如)異質雙極電晶體(heterobipolar transistor,HBT)的基本結構。圖27至圖31所示之實施例包括凹陷的源極與汲極區與應變磊晶層，用來提高通道電性載體移動率。然而，熟知此技藝者應當瞭解想要進行選擇性、磊晶、含矽沉積的許多其他應用。
圖33A繪示為較佳的反應器系統100，此反應器系統100使用載氣源、三氯化硼源、可選的鍺源、矽源(在此例中是二氯矽烷)以及額外的蝕刻劑源。如圖33A所示，純化器(purifier)102配置在載體源104的下游。載氣流的一部分被分流(shunted)到起泡器106，且載氣從起泡器106中將蒸發的二氯矽烷108帶走。可選擇的是，二氯矽烷只是被加熱以增大液體上方空間的二氯矽烷蒸氣壓力，當載氣經過此空間時，帶走二氯矽烷。在所繪示的配置中，起泡器106的下游是分析器110，此分析器110透過蒸氣來測量音速(speed of sound)，藉此來確定氣流的反應物濃度。分析器110基於此測量來改變配置在下游的質量流量控制器(mass flow controller,M FC)112的設定點，其中質量流量控制器112是用軟體來控制。這種分析器在市場上能買得到。
經過此質量流量控制器112的氣流在氣體面板(gas panel)上與流經主載氣質量流量控制器114的主載氣以及其他反應物合併在一起，其中氣體面板是在沉積室122的噴射歧管120的上游。同時也提供諸如氯化氫或氯氣的蝕刻劑氣體源130。同時還提供鍺源132與三氯化硼源134。根據一個實施例，三氯化硼源134是配置在蒸發器中，此蒸發器可加熱液態三氯化硼以形成三氯化硼蒸氣，或者藉由攪拌(stirring)或起泡(bubbling)來擾動液態三氯化硼，以增大液體上方空間的三氯化硼蒸氣壓力。
如圖33A所示，反應器系統100可包括中央控制器150，此中央控制器150以電性方式連接到反應器系統100中的各個可控構件。此控制器經程式化(programmed)以提供氣流、溫度、壓力等，對安裝在反應室122中的基底執行本說明書中所述的沉積製程。熟知此技藝者應當注意的是，中央控制器150通常包括記憶體(memory)與微處理器(microprocessor)，且可透過軟體(software)、硬體接線(hardwired)或兩者之結合來進行程式化，此控制器之功能性可分散到配置在不同實體位置的處理器上。因此，控制器150也可代表分散在反應器系統100中的多個控制器。
圖33B繪示為依據一個實施例的摻質稀釋系統，此摻質稀釋系統可提供給諸如鍺烷源132或三氯化硼源134的摻質源。在所繪示的實施例中，未稀釋的純摻質源經過受控壓力源142，到達“儲槽”(Tank)質量流量控制器144。氫氣流被添加到從受控壓力源142到“儲槽”質量流量控制器144的摻質流中。然後，結合在一起的氣流經過氣體混合器146，此氣體混合器146將這兩種氣流混合，並且稀釋未稀釋的純摻質。然後，結合在一起的氣流可經過“噴射”(Inject)質量流量控制器148，前往反應器主流直通閥150或排氣口(vent)154。或者，結合在一起的氣流可經過“稀釋”(Dilute)質量流量控制器152，直接前往排氣口154。
因此，三氯化硼與矽源相結合可使含矽材料(尤其是磊晶層)的選擇性沉積增強。也可如圖33A所示的選擇提供鍺源132，且允許對矽鍺膜進行原位摻雜。在所繪示的實施例中，如同上文所揭露的那樣，可達到很高的置換式硼含量。
以下例子所闡述的是方法與系統的較佳實施例，這些例子僅僅是示範，而不能用來限定本發明。
[例1]
八英寸未圖案化的裸矽<100>晶圓基底被載入Epsilon E2500TM 型反應器系統。此基底被引進反應室，且利用流量為30slm的氫氣將此基底加熱2分鐘，達到795℃與10托，然後讓此基底穩定20分鐘。當基底的溫度下降到750℃時，氫氣流量減小到20slm。然後讓基底穩定1分鐘，之後引進含130sccm二氯矽烷與2.9sccm鍺烷GeH4 (10%的氫氣)的氣流。提供2.2sccm的三氯化硼氣流(用1slm氫氣)，且在大約10托的沉積壓力下進行沉積。經過2分鐘30秒，單晶基底上沉積有厚度為大約106nm(X射線繞射法)的連續、均勻的硼摻雜矽鍺膜。然後將此基底從反應器中退出，回到裝載鎖定(loadlock)狀態。沉積在矽晶圓上的硼摻雜矽鍺膜具有良好的磊晶品質，電阻率為1.58Ω.cm(平均值)，且含有大約18%的鍺原子百分率。
[例2]
硼摻雜矽鍺膜是按照例1所述的方式來沉積而成的，但是所使用的是圖案化基底，此基底具有單晶區域與絕緣體(氧化物)區域。此硼摻雜矽鍺膜選擇性地形成在單晶區域上，而絕緣體區域上則沒有可量測到的沉積物。所沉積的矽鍺膜也具有大約106nm的厚度。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，本領域中任何具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10．．．基底
12．．．場隔離區
14．．．單晶主動區
16．．．閘電極
18．．．閘介電層
20．．．源極與汲極區
22．．．通道區
30．．．含矽磊晶層
32．．．上升源極/汲極結構
34．．．額外的硼摻雜矽
100．．．反應器系統
102．．．純化器
104．．．載體源
106．．．起泡器
108．．．二氯矽烷
110．．．分析器
112、114、144、148、152．．．質量流量控制器
120．．．噴射歧管
122．．．反應室
130．．．蝕刻氣體源
132．．．鍺源
134．．．三氯化硼源
140、142．．．受控壓力源
146．．．氣體混合器
150．．．中央控制器/反應器主流直通閥
154．．．排氣口
圖1是二硼烷(B2 H6 )與三氯化硼(BCl3 )的蒸氣壓力相對於溫度的關係圖。
圖2是用三氯化硼直接噴射來沉積而成的SiGe:B膜以及利用1slm氫氣稀釋環來沉積而成的SiGe:B膜的電阻率相對於三氯化硼流量的關係圖。
圖3是矽鍺中的鍺原子百分率相對於鍺烷的關係圖以及矽鍺的生長率相對於鍺烷、氯化氫的關係圖。
圖4A是在二硼烷的一種摻質濃度下，SiGe:B膜中的鍺原子百分率相對於鍺烷的關係圖以及矽鍺的生長率相對於鍺烷、氯化氫的關係圖。
圖4B是在二硼烷的另一種摻質濃度下，SiGe:B膜中的鍺原子百分率相對於鍺烷的關係圖以及SiGe:B膜的生長率相對於鍺烷、氯化氫的關係圖。
圖4C是在二硼烷的第三種摻質濃度下，SiGe:B膜中的鍺原子百分率相對於鍺烷的關係圖以及SiGe:B膜的生長率相對於鍺烷、氯化氫的關係圖。
圖5A是在三氯化硼的一種摻質濃度下，SiGe:B膜中的鍺原子百分率相對於鍺烷的關係圖以及矽鍺的生長率相對於鍺烷、氯化氫的關係圖。
圖5B是在三氯化硼的另一種摻質濃度下，SiGe:B膜中的鍺原子百分率鍺相對於鍺烷的關係圖以及矽鍺的生長率相對於鍺烷、氯化氫的關係圖。
圖5C是在三氯化硼的第三種摻質濃度下，SiGe:B膜中的鍺原子百分率相對於鍺烷的關係圖以及矽鍺的生長率相對於鍺烷、氯化氫的關係圖。
圖6繪示為關於裸矽晶圓和用三氯化硼、二硼烷形成的圖案化之晶圓，理論上SiGe:B膜相對於硼濃度的電阻率。
圖7是晶圓的示意圖，此晶圓具有暴露的氮化物表面以及不對稱的聚矽鍺沉積，作為選擇性臨界狀態的度量標準。
圖8A至圖8B是利用硼含量為1019 個原子/cm3 的SiGe:B膜沉積而成且目標厚度為80nm的毯狀氮化物膜的光學結果。
圖9繪示為利用KLA Tencor Surfscan 6200非圖案化表面檢驗系統來檢驗圖8A至圖8B所示之氮化物晶圓的結果。
圖10A至圖10B是使用二硼烷與三氯化硼來形成的SiGe:B沉積毯狀氮化物膜的亮光光學結果。
圖11繪示為利用KLA Tencor Surfscan 6200非圖案化表面檢驗系統來檢驗圖10A至圖10B所示之氮化物晶圓的結果。
圖12A至圖12B是利用二硼烷與三氯化硼來形成的SiGe:B膜沉積毯狀氮化物膜晶圓的光學結果。
圖13繪示為利用KLA Tencor Surfscan 6200非圖案化表面檢驗系統來檢驗圖12B所示之氮化物晶圓的結果。
圖14繪示以三氯化硼沉積硼含量為7×1019 個原子/cm3 的SiGe:B膜以及以二硼烷沉積硼含量為6×1019 個原子/cm3 的SiGe:B膜，發生選擇性生長的沉積條件的參數(鍺烷流量與氯化氫流量)。
圖15A是用二硼烷與三氯化硼在裸矽晶圓上形成的SiGe:B膜的X射線繞射圖。
圖15B是對於二硼烷與三氯化硼形成的毯狀SiGe:B膜，厚度相對於晶圓直徑的關係圖。
圖15C是對於二硼烷與三氯化硼形成的毯狀SiGe:B膜，鍺原子百分率相對於晶圓直徑的關係圖。
圖15D是對於二硼烷與三氯化硼形成的毯狀SiGe:B膜，電阻率相對於晶圓直徑的關係圖。
圖16A是對於裸矽晶圓上用二硼烷來形成的毯狀SiGe:B膜，硼濃度與鍺濃度相對於深度的二次離子質譜分析圖。
圖16B是對於圖案化之晶圓上用二硼烷來形成的SiGe:B膜，硼濃度與鍺濃度相對於深度的二次離子質譜分析圖。
圖16C是對於裸矽晶圓上用三氯化硼來形成的毯狀SiGe:B膜，硼濃度與鍺濃度相對於晶圓深度的二次離子質譜分析圖。
圖16D是對於圖案化之晶圓上用三氯化硼來形成SiGe:B膜，硼濃度與鍺濃度相對於深度的二次離子質譜分析圖。
圖17A繪示為關於圖案化基底上用二硼烷來形成的SiGe:B膜，電阻率與電壓相對於電流的關係圖。
圖17B是關於圖案化基底上用三氯化硼來形成的SiGe:B膜，電阻率與電壓相對於電流的關係圖。
圖18A是關於裸矽晶圓上用二硼烷與三氯化硼來形成的SiGe:B膜(為19%的鍺原子百分率與5×1019 cm-3 的硼)的X射線繞射圖。
圖18B是關於裸矽晶圓上用二硼烷與三氯化硼來形成的SiGe:B毯狀膜，電阻率相對於晶圓直徑的關係圖。
圖19A是關於裸矽晶圓上用二硼烷來形成的毯狀SiGe:B膜，硼濃度與鍺濃度相對於深度的關係的二次離子質譜分析圖。
圖19B是關於圖案化之晶圓上用二硼烷來形成的SiGe:B膜，硼濃度與鍺濃度相對於深度的關係的二次離子質譜分析圖。
圖19C是關於裸矽晶圓上用三氯化硼來形成的毯狀SiGe:B膜，硼濃度與鍺濃度相對於晶圓深度的關係的二次離子質譜分析圖。
圖19D是關於圖案化之晶圓上用三氯化硼來形成的SiGe:B膜，硼濃度與鍺濃度相對於深度的關係的二次離子質譜分析圖。
圖20繪示為在氯化氫流量減小而其他製程條件與圖18A相同的情形下，在裸矽晶圓上用二硼烷與三氯化硼來形成的毯狀SiGe:B膜，其電阻率相對於晶圓直徑的關係圖。
圖21A是關於裸矽晶圓上用二硼烷來形成的毯狀SiGe:B膜，硼濃度與鍺濃度相對於深度的關係的二次離子質譜分析圖。
圖21B是關於圖案化之晶圓上用二硼烷來形成的SiGe:B膜，硼濃度與鍺濃度相對於深度的關係的二次離子質譜分析圖。
圖21C是關於裸矽晶圓上用三氯化硼來形成的毯狀SiGe:B膜，硼濃度與鍺濃度相對於晶圓深度的關係的二次離子質譜分析圖。
圖21D是關於圖案化之晶圓上用三氯化硼來形成的SiGe:B膜，硼濃度與鍺濃度相對於深度的關係的二次離子質譜分析圖。
圖22A至圖22D是圖案化之晶圓上藉由二硼烷製程來形成的SiGe:B膜的掃描電子顯微鏡顯微圖，此SiGe:B膜具有大約1020 at/cm3 的硼濃度與95sccm的氯化氫流量。
圖23A至圖23D是圖案化之晶圓上藉由三氯化硼製程來形成的膜的表面掃描電子顯微結果，此膜具有大約1021 at/cm3 的硼濃度與75sccm的氯化氫流量。
圖24A至圖24B繪示為對於二硼烷形成的SiGe:B膜，包括探針接面區的圖案化之晶圓的俯視光學顯微鏡圖。
圖24C至圖24D繪示為對於三氯化硼形成的SiGe:B膜，包括探針接面區的圖案化之晶圓的俯視光學顯微鏡圖。
圖25A是執行了氯化氫預清潔步驟之後的圖案化之晶圓的3D初始形貌圖。
圖25B與圖25C是晶圓的3D形貌圖，此晶圓具有分別用二硼烷與2.2sccm三氯化硼來形成的目標厚度為80nm且含硼1020 at/cm3 的SiGe:B膜。
圖26A是經過氯化氫預清潔步驟之後的圖案化之晶圓的3D初始形貌圖。
圖26B至圖26C是晶圓的3D形貌圖，此晶圓具有分別用二硼烷與2.9sccm三氯化硼來形成的SiGe:B膜。
圖27是經過場氧化物界定之後的半導體基底的剖面示意圖，絕緣體表面與半導體表面暴露。
圖28繪示為圖27所示之結構在主動區視窗範圍內形成電晶體閘電極之後的結構。
圖29繪示為圖28所示之結構中閘電極每側的源極與汲極區形成凹陷之後的結構。
圖30繪示為根據本發明的較佳實施例，圖29所示之結構在凹陷區域內選擇性沉積半導體膜之後的結構。
圖31繪示為圖30所示之結構經過可選持續選擇性沉積之後形成上升源極/汲極結構的結構。
圖32繪示為根據另一個較佳實施例，圖28所示之結構在半導體視窗被暴露且執行選擇性沉積之後形成上升源極/汲極結構的結構。
圖33A是依據較佳實施例，為一種系統而配置的反應器的簡化示意圖，此系統是利用三氯化硼、矽源、鍺源、諸如氯化氫的蝕刻劑以及載氣來選擇性沉積含矽膜。
圖33B是摻質稀釋控制系統的示意圖。
100．．．反應器系統
102．．．純化器
104．．．載體源
106．．．起泡器
108．．．二氯矽烷
110．．．分析器
112、114．．．質量流量控制器
120．．．噴射歧管
122．．．反應室
130．．．蝕刻劑氣體源
132．．．鍺源
134．．．三氯化硼源
150．．．中央控制器

Claims (28)

  1. 一種利用化學氣相沉積法來選擇性沉積單晶矽膜的方法，包括：在反應室中提供基底，所述基底包括具有第一表面形態的第一表面與具有第二表面形態的第二表面，其中所述第二表面形態不同於所述第一表面形態；將矽前驅體與三氯化硼互混，從而形成原料氣；在所述反應室內將所述基底暴露在所述原料氣中；以及藉由所述暴露，在所述基底的所述第一表面上選擇性沉積含矽層，而不在所述第二表面上沉積所述含矽層。
  2. 如申請專利範圍第1項所述之利用化學氣相沉積法來選擇性沉積單晶矽膜的方法，其中所述矽前驅體是選自矽烷、二矽烷、三矽烷、四矽烷、一氯甲矽烷、二氯二矽烷、三氯矽烷、三氯二矽烷、新戊矽烷或其組合所組成之群組。
  3. 如申請專利範圍第1項所述之利用化學氣相沉積法來選擇性沉積單晶矽膜的方法，其中所述矽前驅體是二氯矽烷。
  4. 如申請專利範圍第1項所述之利用化學氣相沉積法來選擇性沉積單晶矽膜的方法，更包括將所述矽前驅體以及所述三氯化硼與含鹵素蝕刻劑互混，以形成所述原料氣。
  5. 如申請專利範圍第4項所述之利用化學氣相沉積法來選擇性沉積單晶矽膜的方法，其中所述含鹵素蝕刻劑包 括氯化氫，以及其中所述矽前驅體、所述三氯化硼與所述蝕刻劑氣體互混包括使所述氯化氫於單晶圓化學氣相沉積室具有大約75sccm至大約115sccm的流量。
  6. 如申請專利範圍第1項所述之利用化學氣相沉積法來選擇性沉積單晶矽膜的方法，更包括將所述矽前驅體、所述三氯化硼與鍺源互混，以形成所述原料氣。
  7. 如申請專利範圍第6項所述之利用化學氣相沉積法來選擇性沉積單晶矽膜的方法，其中所述鍺源是鍺烷，以及其中所述矽前驅體、所述三氯化硼與所述鍺源互混包括使在10%氫氣中稀釋的鍺烷於單晶圓化學氣相沉積室具有大約2sccm至大約6.6sccm的流量。
  8. 如申請專利範圍第1項所述之利用化學氣相沉積法來選擇性沉積單晶矽膜的方法，其中所述矽前驅體與所述三氯化硼互混包括使純三氯化硼於單晶圓化學氣相沉積室具有大約10sccm至大約100sccm的流量。
  9. 如申請專利範圍第1項所述之利用化學氣相沉積法來選擇性沉積單晶矽膜的方法，其中所述含矽層包括原位摻雜的矽膜。
  10. 如申請專利範圍第1項所述之利用化學氣相沉積法來選擇性沉積單晶矽膜的方法，其中所述含矽層在沉積後包括至少大約7×1019 個原子/cm3 的硼。
  11. 如申請專利範圍第1項所述之利用化學氣相沉積法來選擇性沉積單晶矽膜的方法，其中所述含矽層具有大約1.6mΩ.cm或不到1.6mΩ.cm的電阻率。
  12. 如申請專利範圍第1項所述之利用化學氣相沉積法來選擇性沉積單晶矽膜的方法，其中所述含矽層具有大約1.1mΩ.cm或不到1.1mΩ.cm的電阻率。
  13. 如申請專利範圍第1項所述之利用化學氣相沉積法來選擇性沉積單晶矽膜的方法，其中所述第一表面形態是單晶體，以及其中所述第二表面形態是非晶體、多晶體或非晶體與晶體材料的混合。
  14. 如申請專利範圍第1項所述之利用化學氣相沉積法來選擇性沉積單晶矽膜的方法，其中所述第一表面包括半導體材料，以及所述第二表面包括介電材料。
  15. 如申請專利範圍第14項所述之利用化學氣相沉積法來選擇性沉積單晶矽膜的方法，其中所述第一表面包括局部構成的電晶體的源極與汲極區。
  16. 如申請專利範圍第15項所述之利用化學氣相沉積法來選擇性沉積單晶矽膜的方法，其中所述第一表面相對於所述局部構成的電晶體的通道表面是凹陷的。
  17. 如申請專利範圍第15項所述之利用化學氣相沉積法來選擇性沉積單晶矽膜的方法，其中所述含矽層界定一上升源極與汲極結構。
  18. 如申請專利範圍第17項所述之利用化學氣相沉積法來選擇性沉積單晶矽膜的方法，其中所述含矽層在所述通道區中引進壓應力。
  19. 如申請專利範圍第1項所述之利用化學氣相沉積法來選擇性沉積單晶矽膜的方法，其中所述含矽層包括異 質磊晶膜。
  20. 如申請專利範圍第1項所述之利用化學氣相沉積法來選擇性沉積單晶矽膜的方法，更包括將氫載氣互混來形成所述原料氣。
  21. 如申請專利範圍第1項所述之利用化學氣相沉積法來選擇性沉積單晶矽膜的方法，更包括將非氫惰性載氣互混來形成所述原料氣。
  22. 一種形成積體電路的方法，包括：提供基底，所述基底包括暴露的半導體表面與絕緣區；以及將所述基底暴露在矽前驅體、三氯化硼以及蝕刻劑蒸氣中，從而在暴露的所述半導體表面上選擇性沉積含矽磊晶膜但不會沉積在絕緣區上。
  23. 如申請專利範圍第22項所述之形成積體電路的方法，更包括提供鍺源給所述基底，使得所述含矽膜包括Si1-x Gex 膜，其中0<x1。
  24. 如申請專利範圍第22項所述之形成積體電路的方法，其中所述含矽膜包括大約15%至大約25%的鍺。
  25. 如申請專利範圍第22項所述之形成積體電路的方法，其中是以大於50：1左右的比率在所述半導體表面上以及絕緣區上選擇性沉積所述含矽膜，以避免在所述絕緣區上沉積所述含矽膜。
  26. 如申請專利範圍第22項所述之形成積體電路的方法，其中是以100%的選擇性在所述半導體表面上選擇性 沉積所述含矽膜，以避免在所述絕緣區上沉積所述含矽膜。
  27. 如申請專利範圍第22項所述之形成積體電路的方法，其中所述蝕刻劑蒸氣包括氯化氫。
  28. 一種執行選擇性磊晶沉積的裝置，包括：反應室，經配置以支撐基底；半導體前驅體源，與所述反應室相通；蝕刻劑蒸氣源，與所述反應室相通；三氯化硼源，與所述反應室相通；以及控制器，經配置以從所述半導體前驅體源、所述蝕刻劑蒸氣源以及所述三氯化硼源同時輸送半導體前驅體、蝕刻劑蒸氣以及三氯化硼至所述反應室，從而在所述反應室中之圖案化晶圓的單晶區域上選擇性沉積半導體磊晶膜，但所述同時輸送不會沉積在所述圖案化晶圓的絕緣區上。
TW097141223A 2007-11-05 2008-10-27 選擇性沉積含矽膜之方法 TWI443713B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/935,174 US7772097B2 (en) 2007-11-05 2007-11-05 Methods of selectively depositing silicon-containing films

Publications (2)

Publication Number Publication Date
TW200931499A TW200931499A (en) 2009-07-16
TWI443713B true TWI443713B (zh) 2014-07-01

Family

ID=40352221

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097141223A TWI443713B (zh) 2007-11-05 2008-10-27 選擇性沉積含矽膜之方法

Country Status (4)

Country Link
US (1) US7772097B2 (zh)
JP (1) JP5425089B2 (zh)
TW (1) TWI443713B (zh)
WO (1) WO2009061599A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI779085B (zh) * 2017-09-28 2022-10-01 荷蘭商Ａｓｍ智慧財產控股公司 化學品分配設備以及分配化學品至反應室的方法

Families Citing this family (286)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5045388B2 (ja) * 2007-11-20 2012-10-10 住友電気工業株式会社 Ｉｉｉ族窒化物半導体結晶の成長方法およびｉｉｉ族窒化物半導体結晶基板の製造方法
JP5018423B2 (ja) * 2007-11-20 2012-09-05 住友電気工業株式会社 Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8697197B2 (en) * 2009-07-08 2014-04-15 Plasmasi, Inc. Methods for plasma processing
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
JP5719546B2 (ja) * 2009-09-08 2015-05-20 東京応化工業株式会社 塗布装置及び塗布方法
JP5469966B2 (ja) 2009-09-08 2014-04-16 東京応化工業株式会社 塗布装置及び塗布方法
EP2315238B1 (en) * 2009-10-26 2012-06-20 Nxp B.V. Heterojunction Bipolar Transistor
DE102010002342A1 (de) * 2010-02-25 2011-08-25 Evonik Degussa GmbH, 45128 Verwendung der spezifischen Widerstandsmessung zur indirekten Bestimmung der Reinheit von Silanen und Germanen und ein entsprechendes Verfahren
TW201214526A (en) 2010-07-02 2012-04-01 Matheson Tri Gas Inc Methods and apparatus for selective epitaxy of Si-containing materials and substitutionally doped crystalline Si-containing material
US8778767B2 (en) 2010-11-18 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and fabrication methods thereof
US8765232B2 (en) 2011-01-10 2014-07-01 Plasmasi, Inc. Apparatus and method for dielectric deposition
US8809168B2 (en) 2011-02-14 2014-08-19 International Business Machines Corporation Growing compressively strained silicon directly on silicon at low temperatures
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US9064924B2 (en) * 2012-05-24 2015-06-23 International Business Machines Corporation Heterojunction bipolar transistors with intrinsic interlayers
US9299956B2 (en) 2012-06-13 2016-03-29 Aixtron, Inc. Method for deposition of high-performance coatings and encapsulated electronic devices
US10526708B2 (en) 2012-06-19 2020-01-07 Aixtron Se Methods for forming thin protective and optical layers on substrates
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US9099421B2 (en) * 2012-10-31 2015-08-04 Taiwan Semiconductor Manufacturing Company Limited Surface profile for semiconductor region
US8900958B2 (en) 2012-12-19 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation mechanisms of source and drain regions
US8853039B2 (en) 2013-01-17 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction for formation of epitaxial layer in source and drain regions
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9752251B2 (en) * 2013-04-15 2017-09-05 International Business Machines Corporation Self-limiting selective epitaxy process for preventing merger of semiconductor fins
US9293534B2 (en) 2014-03-21 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of dislocations in source and drain regions of FinFET devices
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
CN105609406B (zh) * 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
EP3310942B1 (en) * 2015-06-16 2022-07-13 Versum Materials US, LLC Processes for depositing silicon-containing films
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
DE102016119024B4 (de) * 2015-12-29 2023-12-21 Taiwan Semiconductor Manufacturing Co. Ltd. Verfahren zum Herstellen einer FinFET-Vorrichtung mit epitaktischen Elementen mit flacher Oberseite
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11142462B2 (en) * 2016-09-26 2021-10-12 Jiangsu Nata Opto-Electronic Materials Co. Ltd. Trichlorodisilane
KR20180034798A (ko) 2016-09-28 2018-04-05 삼성전자주식회사 유전막 형성 방법 및 반도체 장치의 제조 방법
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
USD876504S1 (en) 2017-04-03 2020-02-25 Asm Ip Holding B.V. Exhaust flow control ring for semiconductor deposition apparatus
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
TWI791689B (zh) 2017-11-27 2023-02-11 荷蘭商Ａｓｍ智慧財產控股私人有限公司 包括潔淨迷你環境之裝置
WO2019103613A1 (en) 2017-11-27 2019-05-31 Asm Ip Holding B.V. A storage device for storing wafer cassettes for use with a batch furnace
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
KR20190128558A (ko) 2018-05-08 2019-11-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
TW202349473A (zh) 2018-05-11 2023-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
WO2020002995A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
JP2020136677A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
JP2021019198A (ja) 2019-07-19 2021-02-15 エーエスエム・アイピー・ホールディング・ベー・フェー トポロジー制御されたアモルファスカーボンポリマー膜の形成方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112553685A (zh) * 2019-09-25 2021-03-26 丁欣 单晶硅片材的制造方法
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
CN113555279A (zh) 2020-04-24 2021-10-26 Asm Ip私人控股有限公司 形成含氮化钒的层的方法及包含其的结构
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145080A (ko) 2020-05-22 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB975940A (en) 1959-11-30 1964-11-25 Gevaert Photo Prod Nv Improvements in or relating to the production of colour photographic images
DE1147567B (de) * 1960-01-15 1963-04-25 Siemens Ag Verfahren zum Gewinnen von insbesondere einkristallinem, halbleitendem Silicium
ES272455A1 (es) 1960-11-29 1962-03-01 Merck & Company Incorporated Procedimiento para la formación de cuerpos semiconductores
NL273009A (zh) * 1960-12-29
NL273326A (zh) * 1961-04-14
GB1002899A (en) 1962-05-16 1965-09-02 Siemens Ag Improvements in or relating to the preparation of monocrystalline semiconductor materials
DE1278800B (de) * 1962-08-27 1968-09-26 Siemens Ag Verfahren zum schichtweisen kristallinen Vakuumaufdampfen hochreinen sproeden Materials
US3252003A (en) 1962-09-10 1966-05-17 Westinghouse Electric Corp Unipolar transistor
US3189494A (en) * 1963-08-22 1965-06-15 Texas Instruments Inc Epitaxial crystal growth onto a stabilizing layer which prevents diffusion from the substrate
GB1072703A (en) 1964-05-12 1967-06-21 Mullard Ltd Improvements in and relating to methods of manufacturing semiconductor bodies
GB1117359A (en) 1965-07-22 1968-06-19 Ass Elect Ind Improvements relating to semiconductor elements
US3558376A (en) * 1966-01-07 1971-01-26 Siemens Ag Method for controlled doping by gas of foreign substance into semiconductor materials
US3576685A (en) * 1968-03-15 1971-04-27 Itt Doping semiconductors with elemental dopant impurity
US4104086A (en) * 1977-08-15 1978-08-01 International Business Machines Corporation Method for forming isolated regions of silicon utilizing reactive ion etching
US4410622A (en) * 1978-12-29 1983-10-18 International Business Machines Corporation Forming interconnections for multilevel interconnection metallurgy systems
JPS56112722A (en) 1980-02-08 1981-09-05 Nec Kyushu Ltd Manufacture of semiconductor device
US4411734A (en) * 1982-12-09 1983-10-25 Rca Corporation Etching of tantalum silicide/doped polysilicon structures
JPS6146044A (ja) 1984-08-11 1986-03-06 Fujitsu Ltd 半導体装置の製造方法
US4585515A (en) * 1985-03-11 1986-04-29 Rca Corporation Formation of conductive lines
US4702795A (en) * 1985-05-03 1987-10-27 Texas Instruments Incorporated Trench etch process
EP0305143B1 (en) * 1987-08-24 1993-12-08 Fujitsu Limited Method of selectively forming a conductor layer
US5112439A (en) * 1988-11-30 1992-05-12 Mcnc Method for selectively depositing material on substrates
US5227317A (en) * 1989-04-21 1993-07-13 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit bipolar transistor device
US4963506A (en) * 1989-04-24 1990-10-16 Motorola Inc. Selective deposition of amorphous and polycrystalline silicon
US5202284A (en) * 1989-12-01 1993-04-13 Hewlett-Packard Company Selective and non-selective deposition of Si1-x Gex on a Si subsrate that is partially masked with SiO2
US5118639A (en) * 1990-05-29 1992-06-02 Motorola, Inc. Process for the formation of elevated source and drain structures in a semiconductor device
US5061646A (en) * 1990-06-29 1991-10-29 Motorola, Inc. Method for forming a self-aligned bipolar transistor
US5212397A (en) * 1990-08-13 1993-05-18 Motorola, Inc. BiCMOS device having an SOI substrate and process for making the same
US5196360A (en) * 1990-10-02 1993-03-23 Micron Technologies, Inc. Methods for inhibiting outgrowth of silicide in self-aligned silicide process
US5110757A (en) * 1990-12-19 1992-05-05 North American Philips Corp. Formation of composite monosilicon/polysilicon layer using reduced-temperature two-step silicon deposition
US5130268A (en) * 1991-04-05 1992-07-14 Sgs-Thomson Microelectronics, Inc. Method for forming planarized shallow trench isolation in an integrated circuit and a structure formed thereby
US5242530A (en) * 1991-08-05 1993-09-07 International Business Machines Corporation Pulsed gas plasma-enhanced chemical vapor deposition of silicon
US5212110A (en) * 1992-05-26 1993-05-18 Motorola, Inc. Method for forming isolation regions in a semiconductor device
US5242847A (en) * 1992-07-27 1993-09-07 North Carolina State University At Raleigh Selective deposition of doped silion-germanium alloy on semiconductor substrate
US5470768A (en) * 1992-08-07 1995-11-28 Fujitsu Limited Method for fabricating a thin-film transistor
US5286661A (en) * 1992-08-26 1994-02-15 Motorola, Inc. Method of forming a bipolar transistor having an emitter overhang
JP2861785B2 (ja) 1994-02-15 1999-02-24 日本電気株式会社 半導体装置の配線の形成方法
JP2727966B2 (ja) 1994-06-06 1998-03-18 日本電気株式会社 半導体装置の製造方法
JP3761918B2 (ja) * 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
JPH0922896A (ja) * 1995-07-07 1997-01-21 Toshiba Corp 金属膜の選択的形成方法
US5518959A (en) * 1995-08-24 1996-05-21 Taiwan Semiconductor Manufacturing Company Method for selectively depositing silicon oxide spacer layers
US5599740A (en) * 1995-11-16 1997-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Deposit-etch-deposit ozone/teos insulator layer method
JPH1041321A (ja) * 1996-07-26 1998-02-13 Sony Corp バイポーラトランジスタの製造方法
US6235568B1 (en) * 1999-01-22 2001-05-22 Intel Corporation Semiconductor device having deposited silicon regions and a method of fabrication
US6235605B1 (en) * 1999-04-15 2001-05-22 Micron Technology, Inc. Selective silicon formation for semiconductor devices
JP2001338931A (ja) * 1999-10-14 2001-12-07 Hitachi Ltd バイポーラトランジスタおよびその製造方法
JP3745959B2 (ja) * 2000-12-28 2006-02-15 セイコーエプソン株式会社 シリコン薄膜パターンの形成方法
EP1421607A2 (en) * 2001-02-12 2004-05-26 ASM America, Inc. Improved process for deposition of semiconductor films
JP4439796B2 (ja) 2001-10-05 2010-03-24 株式会社日立国際電気 半導体デバイスの製造方法および基板処理装置
JP3753986B2 (ja) 2002-01-30 2006-03-08 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP3938877B2 (ja) 2002-03-12 2007-06-27 株式会社日立国際電気 半導体装置の製造方法
WO2003082482A1 (en) * 2002-03-25 2003-10-09 Penn State Research Foundation Method for producing boride thin films
US7132338B2 (en) * 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US7413957B2 (en) * 2004-06-24 2008-08-19 Applied Materials, Inc. Methods for forming a transistor
US7435665B2 (en) * 2004-10-06 2008-10-14 Okmetic Oyj CVD doped structures
US7682940B2 (en) 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7687383B2 (en) 2005-02-04 2010-03-30 Asm America, Inc. Methods of depositing electrically active doped crystalline Si-containing films
KR100642646B1 (ko) * 2005-07-08 2006-11-10 삼성전자주식회사 고진공 화학기상증착 기술을 사용하여 에피택시얼반도체층을 선택적으로 형성하는 방법들 및 이에 사용되는배치형 고진공 화학기상증착 장비들
US7651948B2 (en) * 2006-06-30 2010-01-26 Applied Materials, Inc. Pre-cleaning of substrates in epitaxy chambers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI779085B (zh) * 2017-09-28 2022-10-01 荷蘭商Ａｓｍ智慧財產控股公司 化學品分配設備以及分配化學品至反應室的方法

Also Published As

Publication number Publication date
TW200931499A (en) 2009-07-16
WO2009061599A1 (en) 2009-05-14
JP5425089B2 (ja) 2014-02-26
US20090117717A1 (en) 2009-05-07
US7772097B2 (en) 2010-08-10
JP2011505683A (ja) 2011-02-24

Similar Documents

Publication Publication Date Title
TWI443713B (zh) 選擇性沉積含矽膜之方法
TWI385714B (zh) 含矽薄膜的選擇性沉積
TWI405248B (zh) 沉積摻雜碳之磊晶半導體層之方法、沉積半導體材料的方法與裝置及在反應腔室中之基板上形成電晶體設備之方法
JP4224847B2 (ja) 半導体膜の改良された堆積方法
US20080026149A1 (en) Methods and systems for selectively depositing si-containing films using chloropolysilanes
JP2005536054A (ja) アモルファスケイ素含有膜の堆積
WO2011145279A1 (ja) シリコンエピタキシャルウェーハ及びその製造方法
KR20140100121A (ko) 에피택셜 웨이퍼 및 그 제조 방법