JPH0922896A - 金属膜の選択的形成方法 - Google Patents

金属膜の選択的形成方法

Info

Publication number
JPH0922896A
JPH0922896A JP7172480A JP17248095A JPH0922896A JP H0922896 A JPH0922896 A JP H0922896A JP 7172480 A JP7172480 A JP 7172480A JP 17248095 A JP17248095 A JP 17248095A JP H0922896 A JPH0922896 A JP H0922896A
Authority
JP
Japan
Prior art keywords
substrate
vacuum chamber
gas
film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7172480A
Other languages
English (en)
Inventor
Hitoshi Ito
仁 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7172480A priority Critical patent/JPH0922896A/ja
Priority to US08/674,812 priority patent/US6013575A/en
Priority to DE19627017A priority patent/DE19627017A1/de
Priority to KR1019960027354A priority patent/KR100236626B1/ko
Priority to TW085109158A priority patent/TW300325B/zh
Publication of JPH0922896A publication Critical patent/JPH0922896A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562Selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】 【課題】 絶縁膜に形成された接続孔又はコンタクト孔
の底部下地との良好な電気的接触を実現するとともに、
選択性の高い金属の選択的形成方法を提供することを目
的とする。 【解決手段】 接続孔を有する絶縁膜が表面に形成さ
れ、接続孔を介して金属又は半導体が露出する半導体基
板を、不活性ガス又は水素ガスのプラズマにさらす工
程、前記半導体基板を、弗素を除くハロゲン原子を含む
ガスの雰囲気にさらす工程、及び前記接続孔を介して露
出する金属又は半導体上に選択的に金属を堆積する工程
を具備することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、金属膜の選択的形
成方法に係り、特に、金属膜と下地との良好な電気的接
触を実現するとともに、金属膜の成長の選択性を高く維
持し得る金属膜の選択的形成方法に関する。
【0002】
【従来の技術】半導体装置の高集積化は、構成素子の微
細化によってもたらされている。しかし、この構成素子
の微細化のために、半導体装置の製造プロセスには、以
下に示すような様々な問題が発生している。まず配線を
例に取ると、設計基準の縮小により配線幅は小さくな
り、上層と下層の配線を接続するための接続孔のアスペ
クト比(=コンタクト孔の深さ/コンタクト孔の幅)は
増大する一方である。このため、通常のスパッタリング
法によりAl−Si−Cu合金層を形成する場合、接続
孔底部での段切れの問題が生じ、信頼性の高い配線を形
成するのが困難になりつつある。
【0003】このような接続孔の高いアスペクト比に起
因する問題を解決する方法として、導電性材料により接
続孔を埋め込んで平坦にした後、配線材料を形成する方
法がいくつか提案されている。そのうちの一つの方法と
して、化学的気相成長法(Chemical Vapo
r Deposition)により接続孔内にのみ選択
的にタングステン(W)等の金属膜を形成する、いわゆ
る金属膜の選択CVD技術がある。この技術によれば、
深い接続孔の底から金属膜を成長することができるた
め、注目されている。
【0004】この金属膜の選択CDV技術について、以
下に説明する。素子を形成した半導体基板上に絶縁膜を
形成し、電気的接続をとるための接続孔を開口すると、
接続孔底部にはいわゆる「RIEダメ−ジ層」と呼ばれ
る汚染層が形成される。このRIEダメ−ジ層が形成さ
れる過程は次の通りである。
【0005】接続孔の開口は、レジストを塗布し、光露
光法で所望のパタ−ンを転写した後に、反応性イオンエ
ッチング(Reactive Ion Etchin
g)法を用いてレジストにより保護されていない領域を
エッチングすることにより行なわれる。例えばシリコン
酸化膜の場合は、CF4 等の弗素原子を含む化合物を用
いてエッチングを行なう。
【0006】このRIE工程では、プラズマを用いるた
め、荷電粒子が基板に入射し、接続孔底部にはレジスト
から生じるCH系の残留物、打ち込まれたF、Cが残留
する。更に、接続孔を開口した後、基板表面に残ってい
るレジストを除去するため、通常、酸素ガスを用いて放
電を起こし、酸素ラジカル(O* )で灰化するが、この
灰化過程で接続孔底部も酸化される。これらの原因から
形成されるのがRIEダメ−ジ層である。
【0007】接続孔底部にRIEダメ−ジ層が存在する
と、RIEダメ−ジ層が絶縁膜として働くため、選択C
VD法による金属膜が成長しない。従って、金属膜の成
長前にそれを除去する必要がある。RIEダメ−ジ層を
除去する方法として、まず希フッ酸等の湿式化学処理で
除去する方法がある。しかし、湿式化学処理では、純水
による洗浄後、乾燥N2 雰囲気中で乾燥し、選択CVD
をおこなうための装置まで大気中を搬送するため、湿式
化学処理で清浄な金属又は半導体面が露出したとして
も、大気中を搬送する過程で、その表面に再び自然酸化
膜が成長する。自然酸化膜が存在する状況では、金属膜
の成長が自然酸化膜を介して進行するため、電気的特性
が変動してしまう。従って、湿式化学処理による方法は
実用には至っていない。
【0008】このように、RIEダメ−ジ層を除去し、
清浄表面を露出させた後は、大気にさらすことなく金属
膜を成膜しなければならないことがわかる。このような
方法として、特開昭60−91931号公報(以下、公
知例1)には、ガスプラズマにさらしてRIEダメ−ジ
層を除去した後、Wを選択的に形成する方法が開示され
ている。特に、Arガスを用いて放電を起こし、Arイ
オンでRIEダメ−ジ層をスパッタする方法は、RIE
ダメ−ジ層の除去に有効である。
【0009】しかし、Arイオンで基板をスパッタリン
グすると、接続孔底部のみならず、シリコン酸化膜表面
もスパッタリングされる。スパッタリングは、運動量が
変換される現象であるから、原子量の軽い原子が優先的
にたたき出され(選択スパッタリング)、シリコン酸化
膜の場合、酸素原子(O)が優先的にたたき出され、ス
パッタリング後にはシリコン原子が余剰な化学量論比か
らはずれた表面が形成される。この余剰Siはダングリ
ングボンドを形成し、金属膜の選択成長は実現出来な
い。伊藤他「Japanese Journal of
AppliedPhisics,30巻7号、152
5−1529頁(1991年)」に示される、金属膜の
1つであるW膜の選択成長の機構によれば、この現象は
次のように説明出来る。
【0010】即ち、選択成長の本質は、基板側から吸着
したWF6 に電子が移動して吸着解離を起こし、シ−ド
層が形成されることであるが、Si原子のダングリング
ボンドは不対電子を持ち、電子供与体となりやすく、W
が成長しやすい。このため、公知例1に記載の方法では
W膜の選択成長を行うことは困難である。
【0011】この事情に鑑みて、特開平2−38568
号公報(公知例2)には、シリコン絶縁膜表面に生じた
ダングリングボンドを修飾する方法が提案されている。
この方法では、被処理基板表面をArガス等によりプラ
ズマエッチングし、清浄化する前処理を施したのち、所
望のガス雰囲気に基板をさらし、ダングリングボンドを
O、N、F、又はOHにより修飾しており、公知例2に
は、それによって、良好な金属膜が形成されることが記
載されている。
【0012】また、特開平1−201938号公報(以
下、公知例3)には、コンタクトホ−ルの開口後、BC
3 ガス等の塩素を含むガスを用いたプラズマ中で開口
部のSiO2 やアルミナをエッチング除去した後、金属
膜を選択成長させる方法が開示されている。そして、こ
の方法によれば、塩素を含むガスを採用することによ
り、絶縁膜表面を荒らすことなくコンタクトホ−ル底の
絶縁膜を除去できるため、コンタクト抵抗を低減するこ
とが可能であると記載されている。しかしながらこれら
の方法を用いても、高い選択性を得たり、良好な金属膜
を得ることは困難であることが、本発明者らにより明ら
かとなった。
【0013】
【発明が解決しようとする課題】以上述べたように、本
発明者らは、従来のWの選択的CVD技術では、高い選
択性を得たり、良好な金属膜を得ることが困難であり、
良好な電気的接触を実現することは不可能であるという
知見を得た。
【0014】本発明は、このような知見を基に、絶縁膜
に形成された接続孔又はコンタクト孔の底部下地との良
好な電気的接触を実現するとともに、選択性の高い金属
の選択的形成方法を提供することを目的とする。
【0015】
【課題を解決するための手段】本発明(請求項1)は、
接続孔を有する絶縁膜が表面に形成され、接続孔を介し
て金属又は半導体が露出する半導体基板を、不活性ガス
のプラズマにさらす工程、前記半導体基板を、弗素を除
くハロゲン原子を含むガスの雰囲気にさらす工程、及び
前記接続孔を介して露出する金属又は半導体上に選択的
に金属を堆積する工程を具備する金属膜の選択的形成方
法を提供する。
【0016】本発明の方法において、前記不活性ガスの
プラズマにさらす工程と前記弗素を除くハロゲン原子を
含むガス雰囲気に基板をさらす工程とを、同一の真空槽
内で連続的に行なうことが好ましい。
【0017】また、前記不活性ガスとしては、Arまた
はHeを用いることが好ましい。本発明(請求項4)
は、接続孔を有する絶縁膜が表面に形成され、接続孔を
介して金属又は半導体が露出する半導体基板を、水素の
プラズマにさらす工程、前記半導体基板を、弗素を除く
ハロゲン原子を含むガスの雰囲気にさらす工程、及び前
記接続孔を介して露出する金属又は半導体上に選択的に
金属を堆積する工程を具備する金属膜の選択的形成方法
を提供する。
【0018】上記方法において、前記水素ガスのプラズ
マにさらす工程と前記弗素を除くハロゲン原子を含むガ
スの雰囲気に基板をさらす工程とを、同一の真空槽内で
連続的に行なうことが好ましい。
【0019】水素のプラズマは、13.56MHzの周
波数の高周波放電又は2.45GHzのマイクロ波放電
により形成することが出来る。本発明の方法に好適に使
用されるハロゲン原子を含むガスとしては、Cl2 ,B
Cl3 ,HCl,及びCCl4 を挙げることが出来る。
これらガスは単独でも、2種以上の混合ガスでもよい。
【0020】本発明の方法において、金属を選択的に形
成するときの基板温度は、好ましくは180〜260
℃、より好ましくは200〜220℃である。また、半
導体基板をハロゲン原子を含むガスにさらす工程におけ
る基板温度は、好ましくは−30〜60℃、より好まし
くは10〜30℃である。
【0021】本発明の方法により選択的に形成される金
属としては、タングステン、モリブデン、チタン等の高
融点金属に限らず、銅をも挙げることが出来るが、特に
タングステンが好ましい。
【0022】本発明の方法は、半導体基板を、最初に不
活性ガス又は水素のプラズマにより処理し、次いで弗素
原子を除くハロゲン原子を含むガスにより処理するとい
う、プラズマ処理と非プラズマ処理の2段階の処理を行
なうことを特徴とする。かかる本発明の方法によれば、
次のような作用により従来の問題点を解決することが出
来る。
【0023】即ち、通常、絶縁膜の所望の位置へのコン
タクト孔の形成は、フォトレジストパタ−ンをマスクと
して用いて絶縁膜を反応性イオンエッチング(RIE)
によりエッチングし、次に、フォトレジストパタ−ンを
酸素プラズマ等で灰化除去することにより行なわれる。
このとき、接続孔の底部には、RIEで生じたRIE汚
染層や下地の酸化膜層が存在する。
【0024】この状態で、基板を不活性ガスまたは水素
ガスのプラズマ雰囲気にさらすと、プラズマ中のイオン
やラジカルにより、接続孔の底部のRIE汚染層や下地
の酸化膜層はスパッタリングまたは化学的反応により除
去される。しかし、このとき、絶縁膜表面もエッチング
されて活性になり、特にスパッタリングの効果が強いと
きには絶縁膜表面はシリコン(Si)リッチな表面にな
り、ダングリングボンドが多数存在する。
【0025】次に、この基板を弗素を除くハロゲン原子
を含む非プラズマのガス雰囲気にさらすと、絶縁膜表面
は、弗素を除くハロゲン原子を含む化合物またはこれら
の分解物により修飾される。特に、ダングリングボンド
が存在する表面では、ハロゲン原子が容易に結合をつく
り、強固にその表面を修飾する。一方、RIE汚染層お
よび下地酸化膜層が除去された接続孔の底部は、金属又
は半導体の露出面であるので、タングリングボンド等は
存在せず、ハロゲン原子を含む化合物は弱く物理吸着し
た状態にある。
【0026】このように基板を処理した後に、例えば原
料ガスとしてWF6 とSiH4 とを用いて、CVDによ
り例えばW膜を形成すると、絶縁膜上では、修飾したハ
ロゲン原子またはハロゲン原子を含む化合物がWF6
SiH4 の絶縁膜への吸着を抑制し、絶縁膜表面へのW
粒子の堆積が抑えられる。一方、接続孔の底部では、物
理吸着したハロゲン原子を含む化合物とWF6 との置換
反応が進行して、Wの成長が生ずる。このように行うこ
とで、選択性の高いW膜の形成が実現できる。
【0027】このように選択性の高い膜が得られた反応
の機構は、以下のような本発明者らの考察と知見を基に
説明することが出来る。まず、Siのダングリングボン
ドをClにより修飾することで、より高い選択性が得ら
れる理由を考察した。模擬的にSiのダングリングボン
ドをF原子又はCl原子で修飾したCl−Si(本発明
に基づくモデル)、F−Si(公知例2に基づくモデ
ル)の系にFW6 が近づいた系の安定化エネルギ−を計
算した。図1(a)に、基板原子Mとその結合を修飾し
ているX1 原子の系に、X2 分子が近づいてきたときの
配置図を示す。具体的には、WF6 は大きな分子である
ので、F原子で代表させた。なぜなら、WF6 分子は正
八面体の中心にW原子が配位し、正八面体の6つの頂点
にF原子が配座しているため、WF6 がCl−Si又は
F−Siの系に近づいたときに最初に相互作用を及ぼし
合うのは、WF6 のF原子とCl−Si又はF−Siで
あると考えられる。よって、WF6 をFで代表させても
定性的な議論では大きな誤りを生じない。
【0028】なお、Cl−Si−F(X1 =Cl、X2
=WF6 、M=Si)、F−Si−F(X1 =F、X2
=WF6 、M=Si)の系の基板表面での状態について
利用出来るデ−タは見出せなかったので、Si−Cl、
Si−F、Cl−F、F−Fの結合係数は、気相SiC
l、SiF、ClF、F2 の定数を用いた。デ−タは、
JANF Thermo Table(堀越研究所)か
ら引用した。また、Si−Cl、Si−F、Cl−F、
F−Fにはモ−スポテンシャルを仮定し、系の全体のエ
ネルギ−は各結合のエネルギ−の総和として求めた。例
として、Cl−Al−F(X1 =Cl、X2 =WF6
M=Al)の系のポテンシャルエネルギ−曲面を図1
(b)に示す。図1(b)において横軸はAl−Fの距
離RAl-F、縦軸はAl−Clの距離RAl-Cl を示し、等
エネルギ−線を図中に示した。図1(b)から、RAl-F
は約1.8オングストロ−ム、RAl-Cl は約2.2オン
グストロ−ムにエネルギ−が最小になる谷があることが
わかる。
【0029】このような手法をCl−Si−F(X1
Cl、X2 =WF6 、M=Si)、F−Si−F(X1
=F、X2 =WF6 、M=Si)の系について適用した
場合の系のエネルギ−について、図2に示す。なお、図
2には、比較のためにW−Fのエネルギ−も示してあ
る。
【0030】図2より、F−Si−Fの系のほうが、C
l−Si−Fの系よりも低いエネルギ−で安定になり、
WF6 と反応しやすいことがわかる。即ち、ダングリン
グボンドをFで修飾した場合は、Clで修飾した時より
もWが成長しやすい。これは、実施例において述べる実
験結果とも定性的に一致する。
【0031】次に、公知例2に記載される方法に対して
本発明の構成が優位性を備えていることを、実験結果と
反応の機構を交えて説明する。公知例2に記載されてい
るように、接続孔底のRIEダメ−ジ層をBCl3 を用
いたRIEで除去するには、例えばBCl3 流量100
SCCM、圧力0.5Pa、RF出力100Wで60−
120秒エッチングすればよい。しかし、このままで
は、コンタクト孔底に塩素やボロンが残留し、Wが成長
しないので、200〜400℃の温度で基板を熱処理し
て金属表面の残留塩素を脱離させた後、Wを成膜する。
【0032】BCl3 を用いたRIEの後のコンタクト
孔底に残留する塩素量と熱処理温度との関係を調べるた
め、基板全面にAl合金膜を形成し、BCl3 を用いた
RIEによりエッチングした後、熱処理温度を変えて3
00秒間熱処理した。その後、原子吸光分析により残留
Cl量を調べた結果を図3に示す。
【0033】図3から、熱処理温度400℃まで残留塩
素は直線的に減少するが、400℃を越えるとほぼ一定
値を示す。これは、AlCl3 の昇華温度が約370℃
と報告されていることからも理解出来る。Wは300℃
以上の熱処理後に良好に成長することを考えると、残留
塩素量が約70ng/cm2 より少なければ良好な成膜
を行えることがわかる。
【0034】但し、この熱処理でSiO2 上に残留して
いたClも脱離し、Clが脱離した後にはSiのダング
リングボンドが発生し、Wが確実に発生していた。この
ため、公知例3に記載された方法では、選択性よくW膜
を形成することが出来なかった。
【0035】このような機構について、先に述べたと同
様にCl−Al−F(X1 =Cl、X2 =WF6 、M=
Al)、F−Al−F(X1 =F、X2 =WF6 、M=
Al)の系のエネルギ−を計算した。その結果を図4に
示す。図4より、Cl−Al−Fの系のエネルギ−がW
−Fのエネルギ−よりも大きいため、Alの表面にCl
が残留している場合のWF6 の解離吸着が進行するに
は、エネルギ−を必要とする。これに対して、Fで修飾
されている表面には、F−Al−Fの系のエネルギ−が
W−Fよりも小さいため、自発的にWF6 が吸着するこ
とがわかる。
【0036】
【発明の実施の形態】以下、図面を参照して、本発明の
実施例について説明する。本発明者は、本発明の2段階
による前処理の効果を調べるために次の実験を行なっ
た。即ち、6インチ径のSiウエハの全面に0.1μm
の厚さの熱酸化膜を形成し、この熱酸化膜を種々の方法
により前処理した後、熱酸化膜の表面に、0.5μmの
厚さのWを形成する条件で、WF6 ガスとSiH4 ガス
とを導入した。そのときに熱酸化膜上に堆積するW粒子
の数を微粒子カウンタ−により計測し、以下の基準で選
択性を評価した。
【0037】 W粒子の数が400個以上 :選択性悪い W粒子の数が100〜400個 :選択性劣る W粒子の数が100個以下 :選択性良好 前処理方法としては、次の4つの方法を採用した。
【0038】(1)前処理なし (2)BCl3 によるプラズマ処理 → 熱処理(温度
350℃) (3)Ar雰囲気でのスパッタリング → F2 処理 (4)Ar雰囲気でのスパッタリング → BCl3
理 なお、(4)は、本発明に係る前処理である。
【0039】その結果を下記の表に示す。 表 前処理方法 選択性の評価 (1) 悪い (2) 劣る (3) 劣る (4) 良好 [実施例1]図5は、本発明の第1の実施例に用いたC
VD装置を表わし、図5(a)はこのCVD装置の平面
概略図、図5(b)は、本装置の真空槽301を横から
見た概略図である。本装置は、大別して真空槽101,
201,301,401から構成されており、各真空槽
の役割は、それぞれ次の通りである。即ち、真空槽10
1は基板を大気から真空雰囲気にする役割を有し、真空
槽201は、基板を各真空槽に搬送する役割を有し、真
空槽301は、Wの成長前の基板の清浄処理を行なう役
割を有し、真空槽401は、W膜を成長させる役割を有
する。
【0040】以下、これら各真空槽について順次説明す
る。真空槽101には、ゲートバルブを介してターボ分
子ポンプとドライポンブ(図5(a)には図示せず)が
接続され、これらポンプにより、真空槽101内が排気
される。真空槽101のほぼ中央には、基板を設置する
ための基板支持台102が配置されている。また、減圧
状態の真空槽内の圧力を大気圧に戻すために、含有水分
を制御したドライN2 が流すためのドライN2 供給装置
(図5(a)には図示せず)に接続された配管104
が、ストップバルブ105を介して真空槽101に接続
されている。
【0041】真空槽101は、大気圧の状態と真空の状
態を作り出すための部屋である。真空槽101をドライ
2 を流して大気圧にもどしたのち、基板103を基板
支持台102に設置し、ドライポンプとターボ分子ポン
プとを用いて10-4Pa以下になるまで排気する。しか
る後に、真空槽101と真空槽201とを隔てているゲ
ートバルブ104を開にして、基板103を真空槽10
1から201に搬送する。
【0042】真空槽201にはロボットアームが備え付
けられていて、このロボットアームにより各真空槽に基
板がわりふられる。また、真空槽201は、真空槽10
1,301,401の残留ガスがたがいに入り交じらな
いように干渉領域の役目をも果たしており、常にドライ
ポンプとターボ分子ポンプで10-6Paより高真空に排
気されている。ゲートバルブ103を開いて基板103
を真空槽101から201に搬送した後、ゲートバルブ
104を閉じ、真空槽201内を再度排気し、真空槽2
01内の圧力が10-5Pa以下になったときにゲートバ
ルブ202を開き、真空槽301内に基板を搬送する。
【0043】真空槽301は、Wの成膜前の基板を清浄
処理するための部屋であって、ゲートバルブ302を介
して接続されたドライポンプとターボ分子ポンプ(図5
(a)には図示せず)とにより排気されている。真空槽
301のほぼ中央には、基板を保持するための基板支持
台303が配置されており、真空槽201側から搬送さ
れた基板103はこの基板支持台303の上に設置され
る。
【0044】真空槽301には、前処理ガスを供給する
ためのガス配管が接続されており、図5(a)には、H
2 ,Cl2 ,Arの供給装置に接続された配管303,
304,305がストップバルブ306,307,30
8を介して真空槽301に接続されている状態が示され
ている。
【0045】真空槽401は、金属薄膜を基板上に形成
するための部屋で、ゲートバルブ402を介して接続さ
れたドライポンプとターボ分子ポンプ(図5(a)には
図示せず)とで排気されている。真空槽401のほぼ中
央には、基板を加熱するためのセラミックヒータ403
が設置されており、真空槽301において前処理が施さ
れ、清浄になった基板103は、真空槽201を通過し
て真空槽201側から真空槽401側に搬送され、この
セラミックヒータの上に設置される。
【0046】真空槽401には、原料ガスを供給するた
めのガス配管が接続されており、図5(a)には、WF
6 ,SiH4 の供給装置に接続された配管404,40
5がストップバルブ406,407を介して真空槽40
1に接続されている。
【0047】図5(b)は、本装置の真空槽301を横
から見た概略図である。真空槽301内には、13.5
6MHzの高周波電源312に接続された電極310
と、この電極310に対向する電極311とが配置され
ている。真空槽201から搬送されたきた基板103
は、RF電極310上に設けられた基板支持具303の
上に載置される。
【0048】この状態で真空槽301内に処理のための
ガスを流し、電極310と311との間に高周波電圧を
かけてプラズマを形成し、基板表面を処理する。その手
順は、次の通りである。
【0049】まず、真空槽301内に基板を配置し、真
空槽301内の圧力が1×10-5Pa以下になるまで真
空槽301内を排気した。次に、バルブ309を開にし
てArを100cc/min流し、真空槽301内の圧
力を5.0mPaにした。この状態で電極間に13.5
6MHzの高周波電圧を印加すると、放電が起こり、A
rプラズマが形成された。このArプラズマによって基
板表面の酸化膜を除去した。次いで、Arの導入を停止
し、バルブ308を開にしてCl2 を流した。なお、こ
のときCl2 の放電は行わない。この操作で基板表面に
はClが吸着することになる。
【0050】次に、基板を真空槽401に移送し、セラ
ミックヒータ403の上に設置した。セラミックヒータ
に印加する電圧を調整し、基板温度を220℃にした。
その後、ストップバルブ406,407を開にして、W
6 ,SiH4 をそれぞれ20cc/min,14cc
/minの流量に調節して、3分間流した。このとき、
基板の所望の領域に、約1.2μmの厚さのタングステ
ン膜が形成された。
【0051】次に、以上説明した図5に示す装置による
W膜の選択的形成工程について、図6を参照して説明す
る。図6は、本実施例に係るW膜の選択的形成工程を説
明する断面図である。まず、図6(a)に示すように、
シリコン(Si)基板103上にSiO2 膜501を1
00nmの厚さに形成した。次いで、SiO2 膜501
上に、Al−Si−Cu膜502をスパッタリングによ
って400nmの厚さに形成し、通常の光露光法と反応
性イオンエッチングとを用いて、所望の配線パタ−ンに
パターニングした。
【0052】次に、TEOS−O2 プラズマを用いて、
SiO2 膜501及びAl−Si−Cu膜502上に、
SiO2 膜503を1.4μmの厚さに堆積した。再
度、光露光法と反応性イオンエッチングを用いて、下層
Al−Si−Cu配線502上のSiO2 膜503の所
望の位置に、電気的接続を得るための接続孔504を形
成した。この接続孔504を開孔するための反応性イオ
ンエッチングは、シリコン酸化膜のエッチングであるた
め、弗素系のエッチャントを用いて行なう。
【0053】形成された接続孔の底部には、いわゆる汚
染層505が存在する。この汚染層505は、レジスト
とFとの反応物であるフルオロカーボン膜やFイオンや
Oイオンが打ち込まれて形成されたRIEダメージ層、
およびレジストの剥離のために用いられた酸素プラズマ
により形成された酸化膜層などから構成されている(図
6(a))。
【0054】このように接続孔の底部に汚染層505が
残存する状態でタングステン膜を形成しようとしても形
成できない。本発明は、タングステン膜の堆積の選択性
を維持しつつ、この汚染層505を除去する方法に関す
るものであり、以下、その具体的手順について説明す
る。
【0055】まず、図6(a)の状態の基板103を図
5に示した装置の真空槽101内の基板支持台102上
に設置し、真空槽101内を排気した。真空槽101内
の圧力が5×10-4Paより高真空になったとき、ゲー
トバルブ104を開にして基板103を真空槽201内
に搬送した。次いで、ゲートバルブ104を閉にして真
空槽102内をさらに排気した。真空槽102内の圧力
が1×10-9Paよりも高真空になったとき、ゲートバ
ルブ202を開にして基板103を真空槽301内に搬
送し、基板支持台303上に設置した。
【0056】次に、ストップバルブ309を開にしてA
rガスを100cc/min流し、真空槽301内の圧
力を5mPaにした。かかる状態で、基板支持台303
と対向電極311間に13.56MHzの高周波電圧
を、基板支持台303側から50〜150Wattの電
力、10〜60秒間印加した。この高周波電圧の印加に
より、電極間にはArプラズマが形成され、Ar+ イオ
ンは負電極側である基板支持台303側にひかれる。A
+ イオンは、電気的エネルギーを得て基板表面にぶつ
かり、表面をエッチングする。このエッチングにより接
続孔の底部に存在する汚染層505もエッチングされる
(図6(b))。
【0057】しかし、Arスパッタリングによる表面の
エッチングは、物理的に削り取る操作であるため、シリ
コン酸化膜503の表面近傍はSiリッチな組成になる
とともに、その表面にはSiのダングリングボンドが多
数存在する活性な表面になっている。接続孔の底部のA
l−Si−Cu表面も似たような状況であるが、金属膜
であるため、シリコン酸化膜のように局所的に活性な結
合が生じるようなことはない(図6(c))。
【0058】その後、電極間に印加する高周波電圧の印
加を停止し、また、Arガスの供給を停止した後、スト
ップバルブ305を開にしてCl2 ガスを100cc/
min流して、真空槽301内の圧力を0.8Paにし
た。このとき、Cl2 の放電は行わない。この操作を3
0〜60秒間おこなった。この操作によって、シリコン
酸化膜103上にはCl原子またはCl2 分子が吸着
し、特に、Siのダングリングボンドには確実に塩素が
吸着して、塩素修飾の状態になる。接続孔の底部のAl
−Si−Cu表面にも塩素が吸着するが、基板が室温で
あるため、殆どが物理吸着した弱い塩素修飾になる(図
6(d))。
【0059】かかる状態の基板103を真空槽301か
ら真空槽201を通して真空槽401内に搬送し、真空
槽401内のセラミックヒータ402上に設置する。セ
ラミックヒータ402は通電されていて、基板103を
設置した後、所定の時間で基板は所望の温度に安定す
る。たとえば基板103を220℃にした後、ストップ
バルブ406,407を開にして六フッ化タングステン
(WF6 )を20cc/min、シラン(SiH4 )を
14cc/minの流量で3分間流した。
【0060】しかる後、WF6 及びSiH4 の供給を停
止し、真空槽401内を排気した後、例えば5×10-6
Pa以下になったときに、ゲートバルブ203を開にし
て基板103を真空槽201内に搬送し、さらに真空槽
201内の圧力が5×10-9Pa以下になったときに、
ゲートバルブ104を開にして基板103を真空槽10
1内に搬送し、基板支持台103に設置した。かかる状
態で、真空槽101を排気している排気系のゲートバル
ブを閉にすると共に、バルブ105を開にし、ドライN
2 を流して真空槽101内を大気圧にもどし、基板10
3を回収した。
【0061】この基板103をSEMで評価したとこ
ろ、接続孔内にはW膜が選択性よく1.2μmの厚さに
形成されていた。次に、接続孔内にW膜を形成した基板
上に、更に、Al−Si−Cu膜を形成し、パターニン
グした後、その電気的特性を評価した。その結果を図7
に示す。図7は、W/Al−1%Si−0.5%Cu構
造の接触抵抗の接続孔のサイズに対する依存性を示す特
性図である。接続孔の深さは0.6μmと浅くし、比較
例となるWで埋め込まない、理想的な抵抗値を有するA
l−Si−Cu/Al−Si−Cu構造でも確実に接触
特性を測れるようにした。図7からわかるように、W/
Al−Si−Cu構造の接触抵抗は、比較例の接触抵抗
の約1.2倍程度である。
【0062】図8は、本発明の方法により0.5μmの
接続孔をWにより完全に埋め込んだ後、その上にAl配
線を形成した場合の、Al配線間のショートイールドを
示す。図8から、本発明の方法によると、公知例3に記
載された方法(比較例)に比べて、ショートイールドが
著しく改善されていることがわかる。これは、絶縁膜上
のW粒の発生が抑制されたことによるものと考えられ
る。
【0063】[実施例2]図9を参照して、本発明の第
2の実施例について説明する。シリコン(Si)基板6
01に、通常のLOCOS(Local Oxidat
ion of Silicon)構造により素子分離を
行なった。参照符号602はLOCOSにより形成され
たフィ−ルド絶縁膜を示す。シリコン基板601上にゲ
ート絶縁膜603を形成した後、多結晶Si層604と
タングステンシリサイド(WSix )層605とを堆積
し、これらをパターニングして、ゲート電極605,6
04を形成した。
【0064】次いで、このゲート電極605,604を
マスクとして用いて、シリコン基板601にN- イオン
注入を行ない、シリコン基板601の表面領域にN-
散層を形成した。次に、ゲート電極605,604の側
面にSiO2 からなる側壁605を形成した。そして、
ゲート電極605,604及び側壁605をマスクとし
て用いて、シリコン基板601にイオン注入を行ない、
シリコン基板601の表面領域にN+ 拡散層607を形
成した。(図9(a))。
【0065】次に、TiN−Tiをスパッタリングによ
り形成した後、600℃で30分間、窒素(N2 )雰囲
気で熱処理して、Tiと基板表面のSiとを反応させ、
更に、H2 SO4 −H22 混合溶液で処理して、Ti
Nと未反応Tiとを除去し、拡散層607上にのみTi
Si2 層608を形成した。そして、SiO2 膜609
を1.4μmの厚さに堆積した。
【0066】その後、通常の光露光法と反応性イオンエ
ッチングとを用いて、SiO2 膜609の所望の位置に
電気的接続を得るための接続孔610を形成した。この
接続孔610を開孔するための反応性イオンエッチング
は、シリコン酸化膜のエッチングであるため、弗素系エ
ッチャントを用いて行なう。接続孔の底部には、いわゆ
る汚染層611が存在する(図9(b))。汚染層61
1が残存する状態でW膜を形成しようとしても、第1の
実施例と同様に、良好な接触抵抗を有するWは形成でき
ない。
【0067】以上のように接続孔を有するシリコン酸化
膜が形成された基板601を、図5に示した装置の基板
支持台303上に設置する(途中の操作は実施例1と同
様であるので記述を省略した)。次いで、ストップバル
ブ309を開にしてArガスを100cc/min流
し、真空槽301内の圧力を5mPaにし、13.56
MHzの高周波電圧を、基板支持台側に50〜150W
attの電力で10〜60秒間印加した。
【0068】これにより電極間にはArプラズマが形成
され、Ar+ は負電極側である基板支持台側にひかれ
る。Arイオンは電気的エネルギーを得て基板表面にぶ
つかり、表面をエッチングする。このエッチングにより
接続孔610の底部に存在する汚染層611もエッチン
グされる。(図9(c))。
【0069】同時にシリコン酸化膜609の表面近傍は
Siリッチな組成になるとともにその表面にはSiのダ
ングリングボンド612が多数存在する活性な表面にな
っている(図9(d)、この図には、Siのダンリング
ボンド612を模擬的に表わしてある)。接続孔の底部
のTiSi2 表面も似たような状況であるが、TiSi
2 は金属膜であるため、シリコン酸化膜のように局所的
に活性な結合手が生じるようなことはない。
【0070】電極間への高周波電圧の印加を停止し、更
に、Arガスの供給を停止した後、基板温度を室温のま
まにして、Cl2 ガスを100cc/分の流量で流し、
真空槽301内の圧力を0.8Paにした。このとき、
Cl2 の放電は行わない。この操作を30〜60秒間行
なった。この操作によって、シリコン酸化膜609上に
はCl原子または分子が吸着し、特に、Siのダングリ
ングボンド612には確実に塩素が吸着して、塩素修飾
の状態になる。接続孔底部のAl−Si−Cu表面にも
塩素が吸着するが、基板が室温であるため、殆どが物理
吸着した弱い塩素修飾になる(図9(e))。
【0071】このように処理された基板601を、真空
槽301から真空槽201を介して真空槽401内に搬
送し、真空槽401内のセラミックヒータ402上に設
置した。実施例1で記述したように、例えば、基板60
1を220℃にした後、ストップバルブ406,407
を開にして、流量20cc/minの六フッ化タングス
テン(WF6 )と流量14cc/minのシラン(Si
4 )を約4分間流した。
【0072】その後、WF6 、SiH4 の供給を停止
し、真空槽401内を排気した後、例えば5×10-6
a以下になったときに、ゲートバルブ203を開にして
基板611を真空槽201内に搬送し、更に、真空槽2
01内の圧力が5×10-9Pa以下になったときに、ゲ
ートバルブ104を開にして基板611を真空槽101
内に搬送し、真空槽101内の基板支持台103に設置
した。
【0073】この状態で、真空槽101内を排気してい
る排気系のゲートバルブを閉にするとともにバルブ10
5を開にして、ドライN2 を流し、真空槽101内の圧
力を大気圧にもどし、基板601を回収した。
【0074】この基板をSEMで評価したところ、接続
孔内にはW膜が選択性よく1.4μmの厚さに形成され
ていた。また、このように接続孔内にW膜を形成した基
板上に、更にAl−Si−Cu膜を形成し、パターニン
グした後、その電気的特性を評価した。その結果を図1
0に示す。
【0075】即ち、図10は、W/TiSi2 /N+
Si構造及びW/TiSi2 /P+−Si構造の接触抵
抗の接続孔のサイズに対する依存性を示す特性図であ
る。接続孔の深さを0.6μmと浅くし、比較例となる
Wで埋め込まない構造でも確実に接触特性を測れるよう
にした。この場合、W/Al−Si−Cu構造の接触抵
抗は、比較例であるAl/TiN/N+ −Si構造(図
中、○印)の接触抵抗と同程度である。図10に示すよ
うに、本発明の方法によると、極めて安定した特性を示
すことがわかる。
【0076】図11は、0.5μmの接続孔をWで完全
に埋め込んだ後、その上にAl配線を形成した場合の、
Al配線間のショートイールドを、本発明の方法により
前処理された場合と、公知例3に記載された方法により
前処理された場合とで比較して示す。図11から、本発
明の方法によると、比較例に比べて、ショートイールド
が著しく改善されている。これは、絶縁膜上のW粒の発
生が抑制されたことによるものと考えられる。
【0077】以上の第2の実施例では、Arを流してプ
ラズマを形成したが、Arの代わりにH2 を用いても同
様に汚染層611の除去効果があった。例えば、水素を
流量10〜200cc/min流して、真空槽301内
の圧力を0.1〜1.0Paにし、13.56MHzの
高周波電圧を基板支持台側に50〜150Wattの電
力で、10〜60秒間印加した。この操作では、プラズ
マ内で形成されたH+イオンや水素ラジカルが汚染層6
11を化学的にエッチングする。
【0078】なお、このときSiO2 表面もエッチング
されるため、先の実施例において説明したように、Si
2 表面に多数のダングリングボンドが形成され、Wの
形成の選択性が劣化してしまうため、次のハロゲン原子
を含む雰囲気において基板を処理しなければならないの
は先の実施例と同じである。
【0079】[実施例3]この実施例は、不活性ガスの
プラズマを用いる代りに、水素ガスのプラズマを用いた
例を示す。図12は、図5(b)に示す真空槽301
を、水素ガスのマイクロ波放電により水素ラジカルを形
成し得るように改造したものを概略的に示す図である。
【0080】この真空槽301では、真空槽301内が
ゲートバルブ302を介して接続されたドライポンプと
ターボ分子ポンプ(図12には図示せず)とで排気され
ているのは先の実施例と同じである。真空槽301のほ
ぼ中央には、基板を保持するための基板支持台315が
配置されており、真空槽201側から搬送された基板1
03はこの基板支持台315の上に設置される。真空槽
301には、前処理ガスを供給するためのガス配管が適
宜接続されている。
【0081】図12には、H2 ,Cl2 の供給装置に接
続された配管316,320がストップバルブ317,
321を介して真空槽301に接続されている状態が示
されている。H2 の供給配管316は、Al23 管3
18を介して真空槽301に接続されており、このAl
23 管にはマイクロ波電力をH2 に供給するために、
共振管319が設置されている。ただし、図12にはマ
イクロ波電源は簡単のため図示していない。
【0082】真空槽201から搬送されてきた基板10
3は、真空槽301内の基板支持具315の上に設置さ
れる。この状態で、処理のためのH2 ガスを流し、1
3.56MHzの高周波電源に接続された共振管319
に高周波電圧をかけてプラズマを形成し、それによって
生成された水素ラジカルにより基板表面を処理する。
【0083】図13は、本実施例に係るW膜の選択的形
成工程を説明する断面図である。用いた試料は、本発明
の第1の実施例で用いたものと同一である。シリコン
(Si)基板701、酸化膜702、Al−Si−Cu
膜703、プラズマSiO2 膜704、接続孔705、
汚染層706は、図1に示すシリコン(Si)基板10
3、酸化膜501、Al−Si−Cu膜502、プラズ
マSiO2 膜503、接続孔504、汚染層505と同
様である(図13(a))。
【0084】まず、基板701を、図5に示した装置の
真空槽101内の基板支持台102上に設置し、真空槽
101,102を経由して真空槽301内に搬送し、真
空槽301内の基板支持台315上に載置した。次い
で、真空槽301内の圧力が1×10-5Pa以下になる
まで真空槽301内を排気した。次に、バルブ317を
開にしてH2 を100cc/min流し、真空槽301
内の圧力を5.0mPaにした。この状態で共振管31
9に13.56MHzの高周波電圧を50〜150Wa
tt印加すると、放電が起こり、水素プラズマが形成さ
れた。この水素プラズマで形成された水素ラジカルが基
板表面まで輸送され、基板表面の酸化膜をエッチングし
た(図13(b))。
【0085】10〜60秒間エッチングすると、Al−
Si−Cu膜703上の汚染層706は、完全に除去さ
れた(図13(c))。その後、H2 の導入を停止し、
バルブ321を開にしてCl2 を100cc/min流
して、真空槽301内の圧力を0.8Paにし、Cl2
による処理を行なった。このとき、Cl2 の放電は行っ
ていない。この処理を30〜60秒間行なった。この操
作により、基板表面にはClが吸着した(図13
(c))。
【0086】このように、シリコン酸化膜704上には
Cl原子または分子が吸着し、特にSiのダングリング
ボンドには確実に塩素が吸着して、塩素修飾の状態にな
った。接続孔の底部のAl−Si−Cu表面にも塩素が
吸着するが、基板が室温であるためほとんどが物理吸着
した弱い塩素修飾の状態になる(図13(d))。
【0087】かかる状態の基板701を真空槽301か
ら真空槽201を介して真空槽401内に搬送し、セラ
ミックヒータ402上に設置する。セラミックヒータ4
02は通電されていて、基板を設置した後所定の時間で
基板は所望の温度に安定する。例えば、基板を220℃
にした後、ストップバルブ406,407を開にして、
流量20cc/minの六フッ化タングステン(WF
6 )と、流量14cc/minのシラン(SiH4 )を
3分間流した。しかる後、WF6 、SiH4 の供給を停
止し、真空槽401内を排気した後、例えば5×10-6
Pa以下になったときにゲートバルブ203を開にし
て、基板701を真空槽201内に搬送し、さらに真空
槽201内で圧力が5×10-9Pa以下になったときに
ゲートバルブ104を開にして、基板103を真空槽1
01内に搬送し、基板支持台103上に設置した。かか
る状態で、真空槽101を排気している排気系のゲート
バルブを閉にするとともに、バルブ105を開にしてド
ライN2 を流し、真空槽101内を大気圧に戻し、基板
701を回収した。
【0088】この基板をSEMで評価したところ、接続
孔にはW膜が選択性よく1.2μmの厚さに形成されて
いた。また、同様にして作成した基板上に更にAl−S
i−Cu膜を形成し、パターニングした後、その電気的
特性を評価したところ、極めて安定した特性を示した。
また、ショートイールドが著しく改善されている。これ
は、絶縁膜上のW粒子の発生が抑制されたためによる。
【0089】[実施例4]この実施例は、実施例3と同
様、不活性ガスのプラズマを用いる代りに、水素ガスの
プラズマを用いた例を示す。装置としては、実施例3で
用いたものと同様のものを用いた。
【0090】図14は、本実施例に係るW膜の選択的形
成工程を説明する断面図である。用いた試料は、シリコ
ン(Si)基板801上にコンタクト孔804を有する
酸化膜803が形成され、コンタクト孔804に露出す
る基板801の表面領域に拡散層802が形成され、こ
の拡散層802の表面にTiSi2 層805が形成され
ているものである。なお、TiSi2 層805の表面に
は、前工程で生じた汚染層806が存在している(図1
4(a))。
【0091】まず、基板801を、図5に示した装置の
真空槽101内の基板支持台102上に設置し、真空槽
101,102を経由して真空槽301内に搬送し、真
空槽301内の基板支持台315上に載置した。次い
で、真空槽301内の圧力が1×10-5Pa以下になる
まで真空槽301内を排気した。次に、バルブ317を
開にしてH2 を100cc/min流し、真空槽301
内の圧力を600mPaにした。この状態で共振管31
9に2.45GHzの高周波電圧を100〜500W印
加すると、放電が起こり、水素プラズマが形成された。
この水素プラズマで形成された水素ラジカルが基板表面
まで輸送され、基板表面の酸化膜をエッチングした(図
14(b))。
【0092】10〜120秒間エッチングすると、Ti
Si2 膜805上の汚染層806は、完全に除去された
(図14(c))。その後、H2 の導入を停止し、バル
ブ321を開にしてCl2 を100cc/min流し
て、真空槽301内の圧力を1.5Paにし、Cl2
よる処理を行なった。このとき、Cl2 の放電は行わな
い。この処理を1〜60秒間行なった。この操作によ
り、基板表面にはClが吸着した(図14(c))。
【0093】このように、シリコン酸化膜803上には
Cl原子または分子が吸着し、特にSiのダングリング
ボンドには確実に塩素が吸着して、塩素修飾の状態にな
った。コンタクト孔804の底部のTiSi2 膜805
の表面にも塩素が吸着するが、基板が室温であるためほ
とんどが物理吸着した弱い塩素修飾の状態になる(図1
4(d))。
【0094】かかる状態の基板801を真空槽301か
ら真空槽201を介して真空槽401内に搬送し、セラ
ミックヒータ402上に設置する。セラミックヒータ4
02は通電されていて、基板を設置した後所定の時間で
基板は所望の温度に安定する。例えば、基板を220℃
にした後、ストップバルブ406,407を開にして、
流量20cc/minの六フッ化タングステン(WF
6 )と、流量14cc/minのシラン(SiH4 )を
3分間流した。
【0095】しかる後、WF6 、SiH4 の供給を停止
し、真空槽401内を排気した後、例えば5×10-4
a以下になったときにゲートバルブ203を開にして、
基板801を真空槽201内に搬送し、さらに真空槽2
01内で圧力が5×10-5Pa以下になったときにゲー
トバルブ104を開にして、基板103を真空槽101
内に搬送し、基板支持台103上に設置した。かかる状
態で、真空槽101を排気している排気系のゲートバル
ブを閉にするとともに、バルブ105を開にしてドライ
2 を流し、真空槽101内を大気圧に戻し、基板80
1を回収した。
【0096】この基板をSEMで評価したところ、コン
タクト孔にはW膜810が選択性よく1.2μmの厚さ
に形成されていた。また、同様にして作成した基板上に
更にAl−Si−Cu膜を形成し、パターニングした
後、その電気的特性を評価したところ、極めて安定した
特性を示した。また、ショートイールドが著しく改善さ
れている。これは、絶縁膜上のW粒子の発生が抑制され
たためによる。
【0097】
【発明の効果】以上説明したように、本発明の方法によ
れば、基板を不活性ガスまたは水素ガスのプラズマ雰囲
気にさらし、次いで弗素を除くハロゲン原子を含むガス
雰囲気にさらすという、2段階の前処理を行なっている
ため、その後、絶縁膜に形成された孔底部に選択的に金
属膜を形成した場合に、絶縁膜上では修飾した弗素を除
くハロゲン原子またはハロゲン原子を含む化合物が原料
ガスの絶縁膜への吸着を抑制して金属粒子の成長を抑
え、孔底部では物理吸着したハロゲン原子を含む化合物
と原料ガスとの置換反応が進行して金属の成長が起こ
る。その結果、選択性の高い金属膜の形成が実現でき
る。
【図面の簡単な説明】
【図1】本発明の原理を説明するための模式図及び特性
図。
【図2】本発明の原理を説明するための模式図。
【図3】アニ−ル温度と残留塩素量の関係を示す特性
図。
【図4】本発明の原理を説明するための模式図。
【図5】本発明の方法に用いた装置の概略図。
【図6】本発明の第1の実施例に係るW膜の選択的形成
工程を示す断面図。
【図7】本発明の第1の実施例の効果を示すコンタクト
抵抗のコンタクトサイズ依存性を示す特性図。
【図8】本発明の第1の実施例の効果を示す1層目Al
の配線ショート歩留まりを示す特性図。
【図9】本発明の第2の実施例に係るW膜の選択的形成
工程を示す断面図。
【図10】本発明の第2の実施例の効果を示すコンタク
ト抵抗のコンタクトサイズ依存性を示す特性図
【図11】本発明の第2の実施例の効果を示す1層目A
lの配線ショート歩留まりを示す特性図。
【図12】本発明の第3の実施例で用いた装置の部分概
略図。
【図13】本発明の第3の実施例に係るW膜の選択的形
成工程を示す断面図。
【図14】本発明の第4の実施例に係るW膜の選択的形
成工程を示す断面図。
【符号の説明】
101…大気と真空とをそれぞれ実現するための真空
槽、102…基板支持台、103…基板、104…ゲー
トバルブ、105…ストップバルブ、106…乾燥N2
を真空槽101に導入するための配管、201…真空
槽、202…ゲートバルブ、203…ゲートバルブ、3
01…真空槽、302…排気口とゲートバルブ、303
…基板支持台、304…水素ガスを導入するための配
管、305…塩素ガスを導入するための配管、306…
アルゴンガスを導入するための配管、307…ストップ
バルブ、308…ストップバルブ、309…ストップバ
ルブ、310…高周波電圧を印加する下部電極、311
…上部電極、315…基板支持台、316…水素ガスを
導入するための配管、317…ストップバルブ、318
…Al23 管、319…マイクロ波の共振管、320
…塩素ガスを導入するための配管、320…ストップバ
ルブ、401…真空槽、402…排気口とゲートバル
ブ、403…基板支持台、404…WF6 を導入するた
めの配管、405…SiH4 を導入するための配管、4
06…ストップバルブ、407…ストップバルブ、50
1…シリコン酸化膜、502…Al−Si−Cu配線
膜、503…シリコン酸化膜、504…層間接続孔、5
05…接続孔開孔時のRIE汚染層、506…アルゴン
イオン、507…シリコン酸化膜上のシリコンダングリ
ングボンド、508…塩素原子または塩素を含む化合
物、509…タングステン膜、601…シリコン基板、
602…フィールド絶縁膜、603…ゲート酸化膜、6
04…多結晶シリコン、605…タングステンシリサイ
ド膜、606…ゲート電極側壁、607…N+ またはP
+ −Si拡散層、608…TiSi2 層、609…シリ
コン酸化膜、610…接続孔、611…接続孔開孔にと
もなうRIE汚染層、612…アルゴンイオン、613
…シリコン酸化膜上のシリコンダングリングボンド、6
14…塩素原子または塩素原子を含む化合物、615…
タングステン、701…シリコン基板、702…シリコ
ン酸化膜、703…Al−Si−Cu配線膜、704…
シリコン酸化膜、705…層間接続孔、706…接続孔
開孔にともなうRIE汚染層、707…水素ラジカル、
708…シリコン酸化膜上のシリコンダングリングボン
ド、709…塩素原子または塩素原子を含む化合物、7
10…タングステン、801…シリコン基板、802…
+ またはP+ −Si拡散層、803…シリコン酸化
膜、804…接続孔、805…TiSi2 、806…前
工程で生じた汚染層、807…水素ラジカル、808…
シリコン酸化膜上のシリコンダングリングボンド、80
9…塩素原子または塩素原子を含む化合物、810…タ
ングステン。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/302 F

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 接続孔を有する絶縁膜が表面に形成さ
    れ、接続孔を介して金属又は半導体が露出する半導体基
    板を、不活性ガスのプラズマにさらす工程、前記半導体
    基板を、弗素を除くハロゲン原子を含むガスの雰囲気に
    さらす工程、及び前記接続孔を介して露出する金属又は
    半導体上に選択的に金属を堆積する工程を具備する金属
    膜の選択的形成方法。
  2. 【請求項2】 前記不活性ガスのプラズマにさらす工程
    と前記弗素を除くハロゲン原子を含むガス雰囲気に基板
    をさらす工程とを、同一の真空槽内で連続的に行なうこ
    とを特徴とする請求項1に記載の金属膜の選択的形成方
    法。
  3. 【請求項3】 前記不活性ガスは、ArまたはHeであ
    ることを特徴とする請求項1又は2に記載の金属膜の選
    択的形成方法。
  4. 【請求項4】 接続孔を有する絶縁膜が表面に形成さ
    れ、接続孔を介して金属又は半導体が露出する半導体基
    板を、水素のプラズマにさらす工程、前記半導体基板
    を、弗素を除くハロゲン原子を含むガスの雰囲気にさら
    す工程、及び前記接続孔を介して露出する金属又は半導
    体上に選択的に金属を堆積する工程を具備する金属膜の
    選択的形成方法。
  5. 【請求項5】 前記水素ガスのプラズマにさらす工程と
    前記弗素を除くハロゲン原子を含むガス雰囲気に基板を
    さらす工程とを、同一の真空槽内で連続的に行なうこと
    を特徴とする請求項4に記載の金属膜の選択的形成方
    法。
  6. 【請求項6】 水素のプラズマは、13.56MHzの
    周波数の高周波放電又は2.45GHzのマイクロ波放
    電により形成することを特徴とする請求項4又は5に記
    載の金属膜の選択的形成方法。
  7. 【請求項7】 ハロゲン原子を含むガスは、Cl2 ,B
    Cl3 ,HCl,及びCCl4 からなる群から選ばれた
    塩素原子を含むガスの少なくとも1種であることを特徴
    とする請求項1ないし6のいずれか1項に記載の金属膜
    の選択的形成方法。
  8. 【請求項8】 金属を選択的に形成するときの基板温度
    は、180〜220℃であることを特徴とする請求項1
    ないし7のいずれか1項に記載の金属膜の選択的形成方
    法。
  9. 【請求項9】 前記半導体基板を前記弗素を除くハロゲ
    ン原子を含むガスの雰囲気にさらす工程における基板温
    度は、−30〜60℃であることを特徴とする請求項1
    〜8のいずれか1項に記載の金属膜の選択的形成方法。
JP7172480A 1995-07-07 1995-07-07 金属膜の選択的形成方法 Pending JPH0922896A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP7172480A JPH0922896A (ja) 1995-07-07 1995-07-07 金属膜の選択的形成方法
US08/674,812 US6013575A (en) 1995-07-07 1996-07-03 Method of selectively depositing a metal film
DE19627017A DE19627017A1 (de) 1995-07-07 1996-07-04 Verfahren zur selektiven Ablagerung eines Metallfilms
KR1019960027354A KR100236626B1 (ko) 1995-07-07 1996-07-06 금속막을 선택적으로 피착하는 방법
TW085109158A TW300325B (ja) 1995-07-07 1996-07-26

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7172480A JPH0922896A (ja) 1995-07-07 1995-07-07 金属膜の選択的形成方法

Publications (1)

Publication Number Publication Date
JPH0922896A true JPH0922896A (ja) 1997-01-21

Family

ID=15942777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7172480A Pending JPH0922896A (ja) 1995-07-07 1995-07-07 金属膜の選択的形成方法

Country Status (5)

Country Link
US (1) US6013575A (ja)
JP (1) JPH0922896A (ja)
KR (1) KR100236626B1 (ja)
DE (1) DE19627017A1 (ja)
TW (1) TW300325B (ja)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467493B1 (ko) * 2001-06-16 2005-01-24 동부전자 주식회사 반도체 비아 홀 세정 공정에서의 불소 성분 제거 방법
KR100581244B1 (ko) * 1999-07-15 2006-05-22 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법
JP2007273994A (ja) * 1999-01-08 2007-10-18 Toshiba Corp 半導体装置
JP2007294949A (ja) * 1999-01-08 2007-11-08 Toshiba Corp 半導体装置
JP2015514160A (ja) * 2012-03-27 2015-05-18 ノベラス・システムズ・インコーポレーテッドNovellus Systems Incorporated 核形成の抑制を伴うタングステンによるフィーチャ充填
US9653353B2 (en) 2009-08-04 2017-05-16 Novellus Systems, Inc. Tungsten feature fill
JP2017112258A (ja) * 2015-12-17 2017-06-22 東京エレクトロン株式会社 成膜方法及び成膜装置
US9748137B2 (en) 2014-08-21 2017-08-29 Lam Research Corporation Method for void-free cobalt gap fill
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9978610B2 (en) 2015-08-21 2018-05-22 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
JP2018137369A (ja) * 2017-02-22 2018-08-30 東京エレクトロン株式会社 成膜方法及び成膜装置
US10170320B2 (en) 2015-05-18 2019-01-01 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US10211099B2 (en) 2016-12-19 2019-02-19 Lam Research Corporation Chamber conditioning for remote plasma process
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US10381266B2 (en) 2012-03-27 2019-08-13 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
WO2020188801A1 (ja) * 2019-03-20 2020-09-24 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
US11348795B2 (en) 2017-08-14 2022-05-31 Lam Research Corporation Metal fill process for three-dimensional vertical NAND wordline
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US11527478B2 (en) 2020-03-19 2022-12-13 Kioxia Corporation Semiconductor device, semiconductor memory device, and semiconductor device manufacturing method
US11549175B2 (en) 2018-05-03 2023-01-10 Lam Research Corporation Method of depositing tungsten and other metals in 3D NAND structures
US11972952B2 (en) 2018-12-14 2024-04-30 Lam Research Corporation Atomic layer deposition on 3D NAND structures
US11978666B2 (en) 2018-12-05 2024-05-07 Lam Research Corporation Void free low stress fill
US12002679B2 (en) 2019-04-11 2024-06-04 Lam Research Corporation High step coverage tungsten deposition

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3102382B2 (ja) * 1997-05-30 2000-10-23 日本電気株式会社 半導体装置およびその製造方法
US6797558B2 (en) * 2001-04-24 2004-09-28 Micron Technology, Inc. Methods of forming a capacitor with substantially selective deposite of polysilicon on a substantially crystalline capacitor dielectric layer
US6136690A (en) * 1998-02-13 2000-10-24 Micron Technology, Inc. In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications
US6159852A (en) 1998-02-13 2000-12-12 Micron Technology, Inc. Method of depositing polysilicon, method of fabricating a field effect transistor, method of forming a contact to a substrate, method of forming a capacitor
JP3137087B2 (ja) * 1998-08-31 2001-02-19 日本電気株式会社 半導体装置の製造方法
US6204192B1 (en) * 1999-03-29 2001-03-20 Lsi Logic Corporation Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures
US6245655B1 (en) * 1999-04-01 2001-06-12 Cvc Products, Inc. Method for planarized deposition of a material
EP1050905B1 (en) * 1999-05-07 2017-06-21 Shinko Electric Industries Co. Ltd. Method of producing a semiconductor device with insulating layer
US6391785B1 (en) * 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US6727169B1 (en) * 1999-10-15 2004-04-27 Asm International, N.V. Method of making conformal lining layers for damascene metallization
JP2001291720A (ja) * 2000-04-05 2001-10-19 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
US6759325B2 (en) 2000-05-15 2004-07-06 Asm Microchemistry Oy Sealing porous structures
US6482733B2 (en) 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US6765178B2 (en) 2000-12-29 2004-07-20 Applied Materials, Inc. Chamber for uniform substrate heating
US6825447B2 (en) 2000-12-29 2004-11-30 Applied Materials, Inc. Apparatus and method for uniform substrate heating and contaminate collection
US6951804B2 (en) 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
US6878206B2 (en) 2001-07-16 2005-04-12 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6660126B2 (en) 2001-03-02 2003-12-09 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6734020B2 (en) 2001-03-07 2004-05-11 Applied Materials, Inc. Valve control system for atomic layer deposition chamber
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6620670B2 (en) 2002-01-18 2003-09-16 Applied Materials, Inc. Process conditions and precursors for atomic layer deposition (ALD) of AL2O3
US6998014B2 (en) 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6827978B2 (en) 2002-02-11 2004-12-07 Applied Materials, Inc. Deposition of tungsten films
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
EP1512771A1 (en) * 2002-03-08 2005-03-09 Mitsubishi Heavy Industries, Ltd. Method and apparatus for production of metal film
US6720027B2 (en) 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
US7608549B2 (en) 2005-03-15 2009-10-27 Asm America, Inc. Method of forming non-conformal layers
JP2008166062A (ja) * 2006-12-27 2008-07-17 Hitachi High-Technologies Corp 真空容器を持つ装置
US7772097B2 (en) * 2007-11-05 2010-08-10 Asm America, Inc. Methods of selectively depositing silicon-containing films
CN103337467B (zh) * 2013-06-27 2016-03-02 上海华力微电子有限公司 接触孔之底金属层去除量的量测方法
JP7118099B2 (ja) * 2020-01-15 2022-08-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6091631A (ja) * 1983-10-25 1985-05-23 Toshiba Corp 半導体装置の製造方法
JPS6096931A (ja) * 1983-11-01 1985-05-30 Matsushita Electric Ind Co Ltd 制御電圧発生装置
JPS6231116A (ja) * 1985-08-02 1987-02-10 Toshiba Corp 半導体装置の製造方法
US5223455A (en) * 1987-07-10 1993-06-29 Kabushiki Kaisha Toshiba Method of forming refractory metal film
JP2720386B2 (ja) * 1988-02-05 1998-03-04 富士通株式会社 半導体装置の製造方法
JP2726438B2 (ja) * 1988-07-28 1998-03-11 株式会社東芝 薄膜形成装置
US4983543A (en) * 1988-09-07 1991-01-08 Fujitsu Limited Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit
KR940000906B1 (ko) * 1988-11-21 1994-02-04 가부시키가이샤 도시바 반도체장치의 제조방법
US5112439A (en) * 1988-11-30 1992-05-12 Mcnc Method for selectively depositing material on substrates
US5037775A (en) * 1988-11-30 1991-08-06 Mcnc Method for selectively depositing single elemental semiconductor material on substrates
US5043299B1 (en) * 1989-12-01 1997-02-25 Applied Materials Inc Process for selective deposition of tungsten on semiconductor wafer
JP3469251B2 (ja) * 1990-02-14 2003-11-25 株式会社東芝 半導体装置の製造方法
JPH07115130A (ja) * 1993-10-14 1995-05-02 Toshiba Corp 半導体装置の製造方法

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273994A (ja) * 1999-01-08 2007-10-18 Toshiba Corp 半導体装置
JP2007294949A (ja) * 1999-01-08 2007-11-08 Toshiba Corp 半導体装置
KR100581244B1 (ko) * 1999-07-15 2006-05-22 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법
KR100467493B1 (ko) * 2001-06-16 2005-01-24 동부전자 주식회사 반도체 비아 홀 세정 공정에서의 불소 성분 제거 방법
US11075115B2 (en) 2009-08-04 2021-07-27 Novellus Systems, Inc. Tungsten feature fill
US9653353B2 (en) 2009-08-04 2017-05-16 Novellus Systems, Inc. Tungsten feature fill
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US11410883B2 (en) 2009-08-04 2022-08-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US10103058B2 (en) 2009-08-04 2018-10-16 Novellus Systems, Inc. Tungsten feature fill
US10381266B2 (en) 2012-03-27 2019-08-13 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
JP2015514160A (ja) * 2012-03-27 2015-05-18 ノベラス・システムズ・インコーポレーテッドNovellus Systems Incorporated 核形成の抑制を伴うタングステンによるフィーチャ充填
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US9748137B2 (en) 2014-08-21 2017-08-29 Lam Research Corporation Method for void-free cobalt gap fill
US11901227B2 (en) 2014-09-30 2024-02-13 Lam Research Corporation Feature fill with nucleation inhibition
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US10580695B2 (en) 2014-09-30 2020-03-03 Lam Research Corporation Feature fill with nucleation inhibition
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US10529722B2 (en) 2015-02-11 2020-01-07 Lam Research Corporation Tungsten for wordline applications
US10170320B2 (en) 2015-05-18 2019-01-01 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US10916434B2 (en) 2015-05-18 2021-02-09 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US10580654B2 (en) 2015-05-18 2020-03-03 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US10546751B2 (en) 2015-05-27 2020-01-28 Lam Research Corporation Forming low resistivity fluorine free tungsten film without nucleation
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9978610B2 (en) 2015-08-21 2018-05-22 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
JP2017112258A (ja) * 2015-12-17 2017-06-22 東京エレクトロン株式会社 成膜方法及び成膜装置
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
US11355345B2 (en) 2016-08-16 2022-06-07 Lam Research Corporation Method for preventing line bending during metal fill process
US10211099B2 (en) 2016-12-19 2019-02-19 Lam Research Corporation Chamber conditioning for remote plasma process
JP2018137369A (ja) * 2017-02-22 2018-08-30 東京エレクトロン株式会社 成膜方法及び成膜装置
US11348795B2 (en) 2017-08-14 2022-05-31 Lam Research Corporation Metal fill process for three-dimensional vertical NAND wordline
US11549175B2 (en) 2018-05-03 2023-01-10 Lam Research Corporation Method of depositing tungsten and other metals in 3D NAND structures
US11978666B2 (en) 2018-12-05 2024-05-07 Lam Research Corporation Void free low stress fill
US11972952B2 (en) 2018-12-14 2024-04-30 Lam Research Corporation Atomic layer deposition on 3D NAND structures
CN113316836A (zh) * 2019-03-20 2021-08-27 株式会社国际电气 半导体器件的制造方法、衬底处理装置及程序
CN113316836B (zh) * 2019-03-20 2024-04-09 株式会社国际电气 半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质
WO2020188801A1 (ja) * 2019-03-20 2020-09-24 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
JPWO2020188801A1 (ja) * 2019-03-20 2020-09-24
US12002679B2 (en) 2019-04-11 2024-06-04 Lam Research Corporation High step coverage tungsten deposition
US11527478B2 (en) 2020-03-19 2022-12-13 Kioxia Corporation Semiconductor device, semiconductor memory device, and semiconductor device manufacturing method

Also Published As

Publication number Publication date
DE19627017A1 (de) 1997-01-09
KR100236626B1 (ko) 2000-01-15
US6013575A (en) 2000-01-11
TW300325B (ja) 1997-03-11

Similar Documents

Publication Publication Date Title
JPH0922896A (ja) 金属膜の選択的形成方法
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US6939808B2 (en) Undoped and fluorinated amorphous carbon film as pattern mask for metal etch
US6329298B1 (en) Apparatus for treating samples
JP2947818B2 (ja) 微細孔への金属穴埋め方法
JP3607398B2 (ja) 半導体装置の金属配線層の形成方法
JPH03202471A (ja) 堆積膜形成法
JP3191407B2 (ja) 配線形成方法
US5990007A (en) Method of manufacturing a semiconductor device
JP3400918B2 (ja) 半導体装置の製造方法
JPH08330256A (ja) 高温に対する耐性を改善するための窒化チタンの処理
JP2006517061A (ja) 多孔性低k誘電体膜上への不透過性膜の堆積方法
TW200425251A (en) Method for producing semiconductor device and method for cleaning plasma etching device
JP2000058650A (ja) 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
JP4058669B2 (ja) シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法
JP3038953B2 (ja) 配線形成方法
JP3270196B2 (ja) 薄膜形成方法
JP2646811B2 (ja) ドライエッチング方法
JP2726438B2 (ja) 薄膜形成装置
WO2002046489A1 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
KR20020031423A (ko) WNx 증착을 위한 개선된 PECVD 및 CVD 공정
JP3628570B2 (ja) タングステン薄膜の形成方法、半導体装置の製造方法
JP2001196376A (ja) 半導体装置の製造方法
JP3077634B2 (ja) 化学的気相成長装置およびそのクリーニング方法
JPH07193055A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040106