JP2006517061A - 多孔性低k誘電体膜上への不透過性膜の堆積方法 - Google Patents

多孔性低k誘電体膜上への不透過性膜の堆積方法 Download PDF

Info

Publication number
JP2006517061A
JP2006517061A JP2006503315A JP2006503315A JP2006517061A JP 2006517061 A JP2006517061 A JP 2006517061A JP 2006503315 A JP2006503315 A JP 2006503315A JP 2006503315 A JP2006503315 A JP 2006503315A JP 2006517061 A JP2006517061 A JP 2006517061A
Authority
JP
Japan
Prior art keywords
film
porous
dielectric film
porous low
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006503315A
Other languages
English (en)
Other versions
JP2006517061A5 (ja
Inventor
ジーホン ザン
タイ デュン ンギュイエン
テュー ンギュイエン
Original Assignee
ティーガル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ティーガル コーポレイション filed Critical ティーガル コーポレイション
Publication of JP2006517061A publication Critical patent/JP2006517061A/ja
Publication of JP2006517061A5 publication Critical patent/JP2006517061A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】多孔性低k誘電体膜上に不透過性膜を堆積させる方法を提供する。
【解決手段】相互接続構造における多孔性低k誘電体膜のようなデバイス上への不透過性膜の接着性を改善するための方法。本方法は、多孔性低k誘電体膜の水、アルコール、HCl、HF蒸気のような捕捉された蒸気又は吸着された分子を放出するために、不透過性膜の堆積前の原位置アニーリング段階を提供する。本方法はまた、多孔性低誘電性膜の堆積に続いて、捕捉可能分子を含む大気に露出することなく不透過性膜の原位置堆積を提供する。本方法は、更に、多孔性低k誘電体膜の一部分の除去に続いて、捕捉可能分子を含む大気に露出することなく不透過性膜の原位置堆積を提供する。実質的に全ての捕捉又は吸着分子を多孔性低k誘電体膜から除去することにより、堆積した不透過性膜と低k誘電体膜の間の接着性が改善される。本方法は、多孔性ハイドロシルセスキオキサン又は多孔性メチルシルセスキオキサン、エアロゲルのような多孔性シリカ構造体、低温堆積シリコン炭素膜、低温堆積Si−O−C膜、及びメチルドープ多孔性シリカのような多くの多孔性低k誘電体膜に特に適用可能である。

Description

本発明は、一般的に集積回路処理と製造、及び、より具体的には多孔性低k誘電体膜上に不透過性膜を堆積させる方法に関する。
次第により小さく、それほど高価でなく、より強力な電子製品に対する要望は、より小さい幾何学形状の集積回路(IC)及びより大きい基板に対する必要性をもたらしている。それはまた、IC基板上への回路のより高密度なパッケージ化の要求をもたらすものである。より小さな幾何学形状のIC回路に対する要望は、構成要素と誘電体層の間の相互接続の寸法ができるだけ小さいことを要求する。従って、最近の研究は、金属線間の低誘電率(k)を有する絶縁材料と共に、低抵抗材料(例えば、銅)の使用に継続的に焦点があてられている。
低抵抗材料の使用は、バイア相互接続と接続線の断面積の減少のために必要とされる。相互接続の導電度は、相互接続の表面積が減少すると共に減少し、得られる相互接続抵抗の増加は、IC設計における障害となっている。高抵抗を有する導電体は、高インピーダンスと大きな伝播遅延を有する導電路を作り出す。これらの問題は、その結果、信頼性に欠ける信号タイミング、信頼性に欠ける電圧レベル、及びIC内の構成要素間の長い信号遅延をもたらすものである。伝播の不連続性もまた、接続性の弱い交差導電面から又は非常に異なる抵抗特性を有する導電体の接合からもたらされる。
低抵抗性と揮発性処理環境に耐える機能とを有する相互接続とバイアに対する必要性が存在する。アルミニウム及びタングステン金属は、電気的活性領域間の相互接続又はバイアを作るために集積回路の製造に度々用いられる。これらの金属は、これらの金属に対する処理技術が利用可能であるために、製造環境において長い間使用されてきた。これらの金属に対する経験と専門的知識もまた、その長期の使用によりその処理において得られている。
銅は、電気回路における配線とバイアの大きさを減ずる努力の中でアルミニウムに取って代わるものとして自然な選択である。銅の導電度は、アルミニウムの約2倍でタングステンの3倍以上である。その結果、同じ電流をアルミニウム線の半分の幅を有する銅線を通じて搬送することができる。
しかし、IC処理において銅の使用に付随するいくつかの問題がある。銅は、シリコンデバイスの活性領域を毒し、それによって予測できない応答を生ぜしめる。銅はまた、IC処理において使用される多くの材料を通して容易に拡散するために、銅が移動しないように注意すべきである。
様々な手段が集積回路材料内への銅の拡散問題を対処するために提案されている。金属と金属合金を含むいくつかの材料を銅拡散を防ぐ障壁として使用することが提案されている。典型的な導電性拡散障壁材料は、TiN、TaN、及びWNである。TiSiN、TaSiN、及びWSiNを得るためにこれらの材料内にシリコンを添加することで、拡散障壁特性を改善することができるであろう。窒化珪素は、最も良い非導電性拡散障壁材料である。
拡散障壁材料は、化学蒸着(CVD)によって堆積させることができると考えられる。例えば、TiNのCVD堆積の場合、Tiと任意的に窒素を含む前駆体が使用される。選択された表面で前駆体は分解し、分解した元素は、それらの選択された表面上でTiN層を形成するために互いに反応する。反応副生成物(前駆体の分解と、選択表面上で堆積しない次の反応とによって生成する生成物)は、往々にして揮発性であり、除去すべきである。
相互接続線において低抵抗材料を使用するに際し同等に大事なことは、相互接続線間を絶縁するための低誘電率材料(低k誘電体)の導入である。低k誘電体は、二酸化珪素(k値は約4)、窒化珪素(k値は約7)、及びオキシ窒化珪素(k値は約4と7の間)のような従来のIC誘電体のそれよりも小さい誘電率を示す絶縁性誘電体である。
様々な低k誘電体が導入されており、それらは、フッ素ドープ二酸化珪素(k値は約3−3.6)、炭素ドープ二酸化珪素(k値は約2.5−3.3)、フッ素化炭素(k値は約2.5−3.6)、及びパリレン(k値は約3.6−3.8)、ポリイミド(k値は約3−3.7)のような有機材料を含む。これらの材料のいくつかは、IC製造処理の中に問題なく導入されたが、集積化に伴う様々な困難によって成功しないものもあった。低k誘電体は、CVD又はスピンオン技術によって堆積させることができる。
更なる研究は、その潜在的低誘電率(2〜3)のために、多孔性低k誘電体に集中している。多孔性低誘電性材料の例は、多孔性ハイドロシルセスキオキサン又は多孔性メチルシルセスキオキサン、エアロゲルのような多孔性シリカ構造体、低温堆積シリコン炭素膜、低温堆積Si−O−C膜、及びメチルドープ多孔性シリカである。
多孔性低k誘電体の集積化は、低機械的強度、寸法安定性の悪さ、温度安定性の悪さ、高吸湿性、浸透性、接着性の悪さ、大きな熱膨張係数、及び不安定な応力レベルのような様々な問題のために困難である。
IC処理における多孔性低k誘電体に関連した問題の1つは、多孔性低k誘電体内の小さな分子の捕捉である。Hu他に付与された米国特許第6,417,118号においては、低温アニーリングによって全ての捕捉された水分を除去した後に、反応性溶液で多孔性膜を処理することで親水性状態(水分を引き付ける)から疎水性状態(水分を反発する)へ多孔性低k誘電体表面を変え、多孔性低k誘電体中に水分を更に吸収することを防ぐ方法が開示されている。Xia他に付与された米国特許第6,486,061号は、NH3又はH2のような還元雰囲気下で膜を高密度化する後堆積処理を使用する、接着性と安定性の向上した誘電体膜を提供する方法を開示している。この技術は、一週間雰囲気に露出されてもより耐湿性があって低誘電率を保持する誘電体膜をもたらすものとされた。
しかし、多孔性低k誘電体の集積化は問題を残したままであった。処理された低k誘電体膜を用いても、銅相互接続のための拡散障壁膜のような次の膜の接着性は問題を抱えたままである。次に堆積した膜は、多くの場合に、水分、アルコール蒸気、HCl蒸気、及びHF蒸気のような捕捉分子に対して不透性であるために、これらの捕捉分子を放出することは、デバイスの故障に導く層間剥離を生じさせる可能性がある。
米国特許第6,417,118号 米国特許第6,486,061号 米国特許第5,672,239号
従って、多孔性低k誘電体膜のようなデバイス上に堆積された不透過性膜の接着性を改善する方法が提供される。
開示される方法は、基本的には、多孔性低k誘電体膜が、導電拡散障壁(TiN、TiSiN、TaN、TaSiN、WNx、WSiN)又は誘電拡散障壁(SiC、Si34)のような不透過性膜が続いて堆積する前に、水分のような捕捉可能な分子を含む大気に露出されないことを保証するものである。
従来技術は、水分吸収量を改善するために多孔性低k誘電体膜を処理するための種々な方法を開示している。しかし、本出願人の研究は、全てのこれらの方法は水分吸収量を低減することができるだけで、それを本質的に除去できないことを示している。Xia他は、還元環境における彼らのアニール処理が耐水性を向上させ、一週間空気に露出した後に、誘電率の値を保持するのに有効であることを開示しているが、その処理が、拡散障壁のような次に堆積される不透過性膜の接着特性に与える効果の有無については説明していない。本出願人の研究は、この処理が、たとえ数時間でも空気に露出された後では、多孔性低k誘電体膜上のTiNの接着性を改善するのに効果がないことを示している。様々な処理の広範な評価の後に、多孔性低k誘電体膜に対する拡散障壁のような次に堆積する不透過性膜の接着性を改善することが見出された唯一の有効な処理は、水分含有環境に多孔性低k誘電体膜を露出するのを避けることである。水分は、多孔性低k誘電体膜が空気に露出される時に細孔内部に捕捉されることになり、捕捉された水分が除去されなければ、多孔性低k誘電体膜に次に堆積した不透過性膜の接着性は、捕捉された水分の放出により次第に低下する。
多孔性低k誘電体膜が既に水分を含む場合には、本方法は、不透過性膜の原位置堆積の前に低k誘電体膜の細孔に捕捉された水分を除去するための付加的な段階を提供する。
第1の好ましい実施形態では、本方法は、
a.多孔性低k誘電体膜の細孔の内部に捕捉された揮発性分子を除去するために、多孔性低k誘電体膜をアニールする段階、及び
b.捕捉可能な分子を含む大気へ多孔性低k誘電体膜を露出することなく、多孔性低k誘電体膜上に不透過性膜を堆積させる段階、
という2段階を含む。
第1の実施形態は、多孔性低k誘電体膜が空気に露出されており、従って、多くの水分が細孔内に捕捉されている状況に関するものである。多孔性低k誘電体膜上に誘電体膜に接着する不透過性膜をうまく堆積させるために、水分は除去する必要があり、不透過性膜は、次に、多孔性低k誘電体膜が捕捉可能な分子を含む大気に露出されない条件下で堆積される。
多孔性低k誘電体膜の細孔内に捕捉されている最も一般的な揮発性分子は水分である。他の揮発性分子は、(1)小さな有機分子、例えばアルコール、(2)HCl、及び(3)HFである。小さな有機分子は、一般的にエーテルとケトンを含むC2−C5分子である。揮発性分子は、室温又はより高温で気体状態にある分子である。揮発性分子は、有機又は無機材料とすることができる。
アニール温度は、50℃から500℃の間とすることができる。より高温では、短時間で水分を追い出すことができるが、多孔性低k誘電体膜に損傷を与えることもある。アニール時間は、好ましくは10秒から2時間であり、アニール温度と多孔性低k誘電体膜の状態に依存する。抵抗又は放射加熱器をアニール処理のために使用することができる。アニール処理は、非反応性ヘリウム、アルゴン、又は窒素を含むもののような不活性気体環境下で行うことができる。アニール処理はまた、NH3又は水素内のような反応性環境下でも行うことが可能である。アニール処理はまた、大気圧以下の雰囲気、一般的には数トル又は数ミリトルの圧力で行うことが可能である。
アニール段階と堆積段階は、同じチャンバ又は異なるチャンバ内で処理することができる。後者の場合、本発明は、アニールチャンバから堆積チャンバへ多孔性低k誘電体膜を含む加工中の製品を移送する付加的段階を提供する。この移送は、不活性気体環境(ヘリウム、アルゴン、又は窒素)、又は反応性雰囲気(NH3又は水素)、又は一般的には数トル又は数ミリトルの圧力での大気圧以下の雰囲気のような、いかなる捕捉可能分子も含まない環境下で行われる。加工中の製品を一時的に置いておく移送チャンバを設けることもできる。アニールチャンバ又は堆積チャンバは、1つの加工中の製品を処理するチャンバ又は複数の加工中の製品を処理するチャンバとすることができる。アニールチャンバと堆積チャンバは、両方が1つの加工中の製品を処理するチャンバとすることができ、又は両方が複数の加工中の製品を処理するチャンバとすることもでき、任意の組合せが可能である。チャンバの選択は、部分的には望ましい処理量に依存する可能性がある。アニール段階が堆積段階よりも遥かに長い場合、1つの加工中の製品堆積チャンバに対して複数の加工中の製品アニールチャンバを使用する方が有利である。
多孔性低k誘電体膜は、例えば、多孔性ハイドロシルセスキオキサン(多孔性HSQ)又は多孔性メチルシルセスキオキサン(多孔性MSQ)、エアロゲルのような多孔性シリカ構造体、低温堆積シリコン炭素膜、低温堆積Si−O−C膜、又はメチルドープ多孔性シリカとすることができる。多孔性低k誘電体膜は、その上面に保護層を有することができる。不透過性膜は、TiN、TaN、WNx、TiSiN、TaSiN、WSiN、SiO2、Si34、シリコンカーバイド、銅、タングステン、アルミニウムのような金属膜、ポリシリコンのようなSi膜、及び無定形シリコンとすることができる。不透過性膜は、CVD(化学蒸着)技術、NLD(ナノ層堆積)技術、ALD(原子層堆積)技術、又はスパッタリング技術によって堆積させることができる。
第2の好ましい実施形態では、本方法は、
a.多孔性低k誘電体膜を堆積させる段階、及び
b.捕捉可能分子を含む大気に多孔性低k誘電体膜を露出することなく、多孔性低k誘電体膜上に不透過性膜を堆積させる段階、
という2つの段階を含む。
第2の実施形態は、多孔性低k誘電体膜が空気に露出されておらず、従って、多孔性低k誘電体膜内部に捕捉された水分がない状況に関するものである。多孔性低k誘電体膜上に誘電体膜に接着する不透過性膜をうまく堆積させるために、不透過性膜は、多孔性低k誘電体膜が捕捉可能な分子を含む大気に露出されない条件下で堆積される。
多孔性低k誘電体膜は、スピンオン技術又はCVD技術によって堆積させることができる。堆積技術は、実際の堆積段階に加えて、使用可能な多孔性低k誘電体膜を保証するために膜硬化段階のような必要な他の任意の段階を含むことが可能である。本方法は、多孔性低k誘電体膜の堆積後に、多孔性低k誘電体膜の上に保護層を堆積させる更に別の段階を含むことも可能である。
第3の好ましい実施形態では、本方法は、
a.多孔性低k誘電体膜の一部分を除去する段階、及び
b.捕捉可能分子を含む大気に多孔性低k誘電体膜を露出することなく、多孔性低k誘電体膜上に不透過性膜を堆積させる段階、
という2つの段階を含む。
第3の実施形態は、多孔性低k誘電体膜が空気に露出されておらず、又は実質的に全ての水分を除去するためアニールされており、従って、多孔性低k誘電体膜内部に捕捉された水分のない状況に関するものである。しかし、拡散障壁層のような不透過性膜の堆積前に、多孔性低k誘電体膜は、パターン化段階を経る必要がある。パターン化段階は、多孔性低k誘電体膜の選択された部分を除去することになる。多孔性低k誘電体膜の選択された部分の除去は、たとえそれが保護層を有する場合でも、多孔性低k誘電体膜を露出させることになる。多孔性低k誘電体膜上に誘電膜に接着する不透過性膜をうまく堆積させるために、不透過性膜は、多孔性低k誘電体膜の一部分の除去の後に、多孔性低k誘電体膜が捕捉可能分子を含む大気に露出されない条件下で堆積される。
多孔性低k誘電体膜は、上面を保護するために不透過性膜の堆積の後に保護層を有することが可能である。この除去段階は、ウェットエッチング段階又はプラズマ助長ドライエッチング段階とすることができる。本方法は、これらの2つの段階の間に付加的段階を更に含むことができる。この付加的段階は、多孔性低k誘電体膜を洗浄し、不透過性膜の堆積前に多孔性低k誘電体膜を調製するための洗浄段階とすることができる。この付加的段階はまた、多孔性低k誘電体膜が、パターン化の方法としてフォトレジストを使用するパターン化のフォトリソグラフィ段階を経た場合には、フォトレジスト剥離段階とすることもできる。この付加的段階はまた、不透過性膜の堆積段階前に多孔性低k誘電体膜の細孔内の全ての可能な水分又は捕捉分子のいずれをも追い出すためのアニール段階とすることもできる。
図1は、集積回路上の多孔性低k誘電体膜のようなデバイス又は基板上への不透過性膜の接着性を改善する方法の第1の実施形態における段階を示す流れ図である。本発明を適用することができる他のデバイス又は基板は、それへの不透過性膜の接着性に関連して捕捉分子が問題となり得るようなものである。そのようなデバイスは、例えば、集積回路、III−V族化合物半導体、微小電気機械構造体(MEMS)、及び表面音波(SAW)デバイスなどを含む。段階11は、多孔性低k誘電体膜を含む選択された集積回路を準備するものである。多孔性低k誘電体膜は、水分を含む空気雰囲気のような捕捉可能な有機分子を含む大気に露出されている。(本明細書で使用される場合、「捕捉可能分子」という用語は、(1)多孔性低k誘電体膜のようなデバイス又は基板内に組み込まれることが可能な分子、及び(2)デバイス又は基板表面上に吸着されることが可能な分子を含むように意味する。)
段階12は2つの段階、すなわち、段階14と段階15を含む本発明の接着性改善処理を示すものである。段階14は、多孔性低k誘電体膜から全ての捕捉可能有機分子を除去するためのアニール処理を提供する。次に、段階15は、多孔性低k誘電体膜を捕捉可能有機分子を含む環境に露出することなく、多孔性低誘電性膜の上への不透過性膜の堆積を提供するものである。段階13は、相互接続と保護のような集積回路処理の残りを提供する。捕捉可能有機分子を含む環境へ多孔性低k誘電体膜を露出するのを避けるために、アニール段階14と堆積段階15は、同じ処理チャンバ又はクラスターシステムにおいて処理することができる。クラスターシステムは、1つの処理チャンバから別の処理チャンバへウェーハを移送することができるロボットシステムを有する移送チャンバに接続された4つから6つの処理チャンバを有することができる。処理チャンバと移送チャンバは、一般的に、ミリトル又はマイクロトルの圧力の真空下にある。クラスターシステムにおけるチャンバは、水分と他の有機分子の量を確実に最小限にするように十分に維持されている。適切な処理システムは、引用により組み込まれている、DeOrnellasに付与された米国特許第5,672,239号に開示されている。
図2は、集積回路内の多孔性低k誘電体膜上への不透過性膜の接着性を改善する方法の第2の実施形態における段階を示す流れ図である。段階21は、選択された集積回路を準備するものである。段階22は、3つの段階、すなわち、段階24、任意的な段階26、及び段階25を含む本発明の接着性改善処理を示すものである。段階24は、多孔性低k誘電体膜の堆積を提供する。次に、段階26は、捕捉可能有機分子を含む大気に多孔性低k誘電体膜を露出することなく、全ての他の処理又は移送処理を提供する。最後に、段階25は、捕捉可能有機分子を含む大気に多孔性低k誘電体膜を露出することなく、多孔性低k誘電体膜の上への不透過性膜の堆積を提供する。段階23は、相互接続又は保護のような集積回路処理の残りを提供する。段階26は、任意的であり、多孔性低k誘電体膜の上に保護又は被覆層を堆積させる段階、又は不透過性膜の堆積前に多孔性低k誘電体膜をエッチング又はパターン化する段階を含むことができる。一般的に、多孔性低k誘電体膜の堆積と不透過性膜の堆積は、クラスターシステムに接続された2つの別々の処理チャンバで行われる。クラスターシステムは、4つから6つの処理チャンバを有することができるので、望ましくない雰囲気に多孔性低k誘電体膜を露出することなく、他方の処理チャンバを任意的な処理のために使用することができる。
図3は、集積回路内の多孔性低k誘電体膜上への不透過性膜の接着性を改善する方法の第3の実施形態における段階を示す流れ図である。段階31は、多孔性低k誘電体膜を含む選択された集積回路を準備するものである。段階32は、3つの段階、すなわち、段階34、任意的な段階36、及び段階35を含む本発明の接着性改善処理を示すものである。段階34は、一般的にプラズマエッチング処理による多孔性低k誘電体膜の一部分の除去を提供する。次に、段階36は、捕捉可能有機分子を含む大気へ多孔性低k誘電体膜を露出することなく、全ての他の処理又は移送処理を提供するものである。最後に、段階35は、捕捉可能有機分子を含む大気に多孔性低k誘電体膜を露出することなく、多孔性低k誘電体膜の上への不透過性膜の堆積を提供する。段階33は、相互接続又は保護のような集積回路処理の残りを提供する。段階36は、任意的であり、多孔性低k誘電体膜の一部分の除去段階34の後に、洗浄又はフォトレジスト剥離段階を含むことができる。除去段階34は、一般的に、パターン転写のためのフォトレジスト堆積の使用を必要とし、従って、段階36は、不透過性膜の堆積前に残留フォトレジストを除去し、多孔性低k誘電体膜を洗浄する中間段階を提供する。一般的に、多孔性低k誘電体膜のエッチングと不透過性膜の堆積は、クラスターシステムに接続された2つの別々の処理チャンバで行われる。クラスターシステムは、4つから6つの処理チャンバを有することができるので、望ましくない雰囲気に多孔性低k誘電体膜を露出することなく、他方の処理チャンバをレジスト剥離又は洗浄又は更にアニーリングのような任意的な処理のために使用することができる。
図4a−4fは、本発明を組み込む典型的な集積化処理を示すものである。図4aは、典型的な相互接続下層を示している。この下層は、底部導電線42を有する底部誘電体層40と上部誘電体層44を含む。底部導電層42は、拡散障壁層41で覆われている。層43は、底部導電層42のための上部拡散障壁であり、エッチング停止層としても役立っている。層45は、任意的であり、誘電体層44のための被被覆層又は保護層として役立つものである。誘電体層40及び44は、伝播遅延を小さくするための多孔性低k誘電体膜とすることができる。
図4bは、多孔性低k誘電体膜44のパターン化段階を示すものである。フォトレジスト膜46は、被覆層45上(又は、被覆層46がない場合は、多孔性低誘電性膜45上)にコーティングされる。フォトレジストは、次に、パターンマスクによって露出され、次に、露出されたフォトレジストは、現像されて除去される。フォトレジストは、この時点でマスクからのパターンを含んでいる。
図4cは、プラズマエッチング処理による多孔性低k誘電体膜上へのフォトレジストパターンの転写を示すものである。フォトレジストは下層を保護し、エッチング処理は、図4cに示すような露出された区域のみをエッチングする。
図4dは、残留フォトレジストを除去し、多孔性低k誘電体膜44を洗浄する次の段階を示すものである。
図4eは、拡散障壁のような中間膜47の堆積段階を示すものである。最後に、図4fは、金属導電線48の堆積段階を示している。半導体相互接続のための典型的な拡散障壁は、銅相互接続及びアルミニウム相互接続と共に使用するためのTiN、TiSiN、TaN、TaSiN、WN、及びWSiNを含む。
集積回路処理における多孔性低誘電性膜上への不透過性膜の接着性を改善する方法の第1の実施形態における段階を示す流れ図である。 集積回路処理における多孔性低k誘電体膜上への不透過性膜の接着性を改善する方法の第2の実施形態における段階を示す流れ図である。 集積回路処理における多孔性低k誘電体膜上への不透過性膜の接着性を改善する方法の第3の実施形態における段階を示す流れ図である。 典型的な集積化処理の概略図である。 典型的な集積化処理の概略図である。 典型的な集積化処理の概略図である。 典型的な集積化処理の概略図である。 典型的な集積化処理の概略図である。 典型的な集積化処理の概略図である。
符号の説明
11、12、13、14、15 本発明の第1の実施形態における段階

Claims (31)

  1. デバイスの表面上への不透過性膜の接着性を改善する方法であって、
    デバイスの内部に捕捉された又は該デバイスの表面上に吸着した揮発性分子を除去するために、該デバイスを加熱することにより該デバイスをアニールする段階と、
    前記デバイスの表面上に、捕捉可能又は吸着可能な分子を含む環境に該デバイスを露出することなく不透過性膜を堆積させる段階と、
    を含むことを特徴とする方法。
  2. デバイスの表面上への不透過性膜の接着性を改善する方法であって、
    捕捉された揮発性分子又は表面上に吸着可能な分子のいずれも含まないデバイスを形成する段階と、
    前記デバイス上に、捕捉可能又は吸着可能な分子を含む環境に該デバイスを露出することなく不透過性膜を堆積させる段階と、
    を含むことを特徴とする方法。
  3. デバイスの表面上への不透過性膜の接着性を改善する方法であって、
    いかなる捕捉可能又は吸着可能な分子も含まないデバイスから表面の一部分を除去する段階と、
    前記一部分が除去された前記デバイス上に、捕捉可能又は吸着可能な分子を含む環境に該デバイスを露出することなく不透過性膜を堆積させる段階と、
    を含むことを特徴とする方法。
  4. 前記デバイスは、多孔性低誘電性膜を含むことを特徴とする請求項1、請求項2、又は請求項3に記載の方法。
  5. 前記分子は、H2O、小さな有機分子、アルコール蒸気、HCl蒸気、HF蒸気、及びそれらの混合物から成る群から選択されることを特徴とする請求項1、請求項2、又は請求項3に記載の方法。
  6. 前記多孔性低誘電性膜は、多孔性MSQ、多孔性HSQ、多孔性シリカ構造体、低温堆積シリコン炭素膜、低温堆積Si−O−C膜、メチルドープ多孔性シリカ、及びそれらの混合物から成る群から選択された材料であることを特徴とする請求項4に記載の方法。
  7. 前記不透過性膜は、TiN、TaN、WN、TiSiN、TaSiN、WSiN、SiO2、Si34、金属、及びそれらのSi混合物から成る群から選択されることを特徴とする請求項1、請求項2、又は請求項3に記載の方法。
  8. 前記不透過性膜は、CVD、ALD、及びナノ層堆積(NLD)、又はスパッタリングによって堆積されることを特徴とする請求項1、請求項2、又は請求項3に記載の方法。
  9. 前記多孔性低k誘電体膜は、上に保護層を有することを特徴とする請求項4に記載の方法。
  10. 前記不透過性膜の堆積の前に、前記デバイスの内部に捕捉された又は該デバイスの表面上に吸着した分子を除去するために、十分な長さの時間に亘って該デバイスを加熱することによって該デバイスをアニールする中間段階を更に含むことを特徴とする請求項3に記載の方法。
  11. デバイスは、集積回路であることを特徴とする請求項9に記載の方法。
  12. 前記アニール処理の温度は、50℃から500℃の間であることを特徴とする請求項1又は請求項10に記載の方法。
  13. 前記アニール時間は、10秒から2時間の間であることを特徴とする請求項1又は請求項10に記載の方法。
  14. 前記アニール処理は、抵抗式加熱器又は放射式加熱器により実行されることを特徴とする請求項1又は請求項10に記載の方法。
  15. アニールする段階は、非反応性気体を含む環境で行われることを特徴とする請求項1又は請求項10に記載の方法。
  16. 前記アニール処理の圧力は、大気圧よりも低いことを特徴とする請求項1又は請求項10に記載の方法。
  17. 前記アニール段階と前記堆積段階は、2つの別々のチャンバで実行され、
    前記デバイスをアニールチャンバから堆積チャンバへ、捕捉可能又は吸着可能な分子を含む環境に該デバイスを露出することもなく移送する中間段階、
    を更に含むことを特徴とする請求項1に記載の方法。
  18. 前記デバイスは、大気圧以下の環境を通して移送されることを特徴とする請求項17に記載の方法。
  19. 前記アニール処理は、バッチ処理であり、前記堆積処理は、単一の処理であることを特徴とする請求項17に記載の方法。
  20. 前記多孔性低誘電性膜は、加工中の製品上に堆積されることを特徴とする請求項4に記載の方法。
  21. 前記加工中の製品は、集積回路であることを特徴とする請求項20に記載の方法。
  22. 前記アニール処理は、前記デバイスから実質的に全ての有機材料と水分を除去することを特徴とする請求項1又は請求項10に記載の方法。
  23. 前記除去段階は、プラズマエッチングによるものであることを特徴とする請求項3に記載の方法。
  24. 前記不透過性膜の堆積の前に前記デバイスを洗浄する中間段階を更に含むことを特徴とする請求項3に記載の方法。
  25. 前記洗浄する段階は、フォトレジストを剥離する段階を含むことを特徴とする請求項24に記載の方法。
  26. 表面に不透過性膜を取り付けたデバイスであって、
    揮発性又は吸着可能な分子が実質的に存在しない、
    ことを特徴とするデバイス。
  27. 多孔性低誘電性膜を含むことを特徴とする請求項26に記載のデバイス。
  28. 前記多孔性材料は、多孔性MSQ、多孔性HSQ、多孔性シリカ構造体、低温堆積シリコン炭素膜、低温堆積Si−O−C膜、及びメチルドープ多孔性シリカから成る群から選択されることを特徴とする請求項26に記載のデバイス。
  29. 前記不透過性膜は、TiN、TaN、WN、TiSiN、TaSiN、WSiN、SiO2、Si34、金属、及びそれらのSi混合物から成る群から選択されることを特徴とする請求項26に記載のデバイス。
  30. 加工中の製品を含むことを特徴とする請求項26に記載のデバイス。
  31. 集積回路であることを特徴とする請求項26に記載のデバイス。
JP2006503315A 2003-02-04 2004-02-04 多孔性低k誘電体膜上への不透過性膜の堆積方法 Pending JP2006517061A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/360,133 US6919101B2 (en) 2003-02-04 2003-02-04 Method to deposit an impermeable film on porous low-k dielectric film
PCT/US2004/003188 WO2004070794A2 (en) 2003-02-04 2004-02-04 Method to deposit an impermeable film onto a porous low-k dielectric film

Publications (2)

Publication Number Publication Date
JP2006517061A true JP2006517061A (ja) 2006-07-13
JP2006517061A5 JP2006517061A5 (ja) 2007-03-22

Family

ID=32771366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006503315A Pending JP2006517061A (ja) 2003-02-04 2004-02-04 多孔性低k誘電体膜上への不透過性膜の堆積方法

Country Status (6)

Country Link
US (2) US6919101B2 (ja)
EP (1) EP1599614A4 (ja)
JP (1) JP2006517061A (ja)
KR (1) KR20060058048A (ja)
CN (1) CN100476021C (ja)
WO (1) WO2004070794A2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7081407B2 (en) * 2003-12-16 2006-07-25 Lam Research Corporation Method of preventing damage to porous low-k materials during resist stripping
JP4279195B2 (ja) * 2004-05-18 2009-06-17 ソニー株式会社 半導体装置
US20050272220A1 (en) * 2004-06-07 2005-12-08 Carlo Waldfried Ultraviolet curing process for spin-on dielectric materials used in pre-metal and/or shallow trench isolation applications
US7396769B2 (en) * 2004-08-02 2008-07-08 Lam Research Corporation Method for stripping photoresist from etched wafer
US7601246B2 (en) * 2004-09-29 2009-10-13 Lam Research Corporation Methods of sputtering a protective coating on a semiconductor substrate
US7700438B2 (en) * 2006-01-30 2010-04-20 Freescale Semiconductor, Inc. MOS device with nano-crystal gate structure
US8092861B2 (en) * 2007-09-05 2012-01-10 United Microelectronics Corp. Method of fabricating an ultra dielectric constant (K) dielectric layer
KR101142334B1 (ko) * 2009-06-04 2012-05-17 에스케이하이닉스 주식회사 반도체 소자 및 그의 제조방법
US8969132B2 (en) 2010-09-20 2015-03-03 Nuvotronics, Llc Device package and methods for the fabrication thereof
CN102446813B (zh) * 2010-10-13 2013-09-11 中芯国际集成电路制造(上海)有限公司 互连结构的制作方法
CN102446817B (zh) * 2010-10-14 2013-11-06 中芯国际集成电路制造(上海)有限公司 互连结构的制作方法
US9018089B2 (en) * 2011-08-30 2015-04-28 International Business Machines Corporation Multiple step anneal method and semiconductor formed by multiple step anneal
CN104395721A (zh) * 2012-03-16 2015-03-04 维塔尔传感器控股有限公司 介电常数屏蔽
US9337152B2 (en) 2013-03-15 2016-05-10 Nuvotronics, Inc Formulation for packaging an electronic device and assemblies made therefrom
CN104073853A (zh) * 2014-06-30 2014-10-01 上海交通大学 锂离子电池负极用硅氧碳复合物多孔电极的电沉积制备
JP6576235B2 (ja) * 2015-12-21 2019-09-18 東京エレクトロン株式会社 Dramキャパシタの下部電極およびその製造方法
JP6749225B2 (ja) * 2016-12-06 2020-09-02 東京エレクトロン株式会社 クリーニング方法
CN110892090A (zh) * 2017-07-27 2020-03-17 瑞士艾发科技 渗透屏障

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275139A (ja) * 1996-04-04 1997-10-21 Sony Corp 半導体装置の配線形成方法及びスパッタ装置
JPH11145284A (ja) * 1997-11-10 1999-05-28 Sony Corp 半導体装置の製造方法およびこれを用いた半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6171945B1 (en) * 1998-10-22 2001-01-09 Applied Materials, Inc. CVD nanoporous silica low dielectric constant films
US6707544B1 (en) * 1999-09-07 2004-03-16 Applied Materials, Inc. Particle detection and embedded vision system to enhance substrate yield and throughput
US6296906B1 (en) * 1999-09-30 2001-10-02 Novellus Systems, Inc. Annealing process for low-k dielectric film
US6541367B1 (en) * 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
US6632478B2 (en) * 2001-02-22 2003-10-14 Applied Materials, Inc. Process for forming a low dielectric constant carbon-containing film
US6750155B2 (en) * 2001-08-08 2004-06-15 Lam Research Corporation Methods to minimize moisture condensation over a substrate in a rapid cycle chamber

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275139A (ja) * 1996-04-04 1997-10-21 Sony Corp 半導体装置の配線形成方法及びスパッタ装置
JPH11145284A (ja) * 1997-11-10 1999-05-28 Sony Corp 半導体装置の製造方法およびこれを用いた半導体装置

Also Published As

Publication number Publication date
KR20060058048A (ko) 2006-05-29
EP1599614A4 (en) 2008-04-09
US20050084619A1 (en) 2005-04-21
CN1768160A (zh) 2006-05-03
CN100476021C (zh) 2009-04-08
WO2004070794A2 (en) 2004-08-19
US6919101B2 (en) 2005-07-19
EP1599614A2 (en) 2005-11-30
US20040149686A1 (en) 2004-08-05
WO2004070794A3 (en) 2004-10-21
WO2004070794B1 (en) 2005-09-15

Similar Documents

Publication Publication Date Title
US6919101B2 (en) Method to deposit an impermeable film on porous low-k dielectric film
US7163721B2 (en) Method to plasma deposit on organic polymer dielectric film
US20020132472A1 (en) Method for forming metal plug
JP2008529296A (ja) 半導体デバイスの製造方法
US8278205B2 (en) Semiconductor device and method for manufacturing the same
KR101126850B1 (ko) 이중 라이너 캡핑층 상호접속 구조물
JP2003188254A5 (ja)
JPH0922896A (ja) 金属膜の選択的形成方法
JP2002353308A (ja) 半導体装置及びその製造方法
JP2010530129A (ja) Cmp後のウェーハを洗浄するための熱的方法
CN101364565A (zh) 半导体器件的制造方法
EP1894233B1 (en) Prevention of copper delamination in semiconductor device
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JP2005116801A (ja) 半導体装置の製造方法
JPH06349950A (ja) 半導体装置及びその製造方法
JP2011151141A (ja) 基板処理方法及び記憶媒体
JP2000216241A (ja) 半導体装置の製造方法
US6165905A (en) Methods for making reliable via structures having hydrophobic inner wall surfaces
JPH09237833A (ja) 半導体装置の製造方法
JP2004363447A (ja) 半導体装置およびその製造方法
US20230187204A1 (en) Tungsten Fluoride Soak And Treatment For Tungsten Oxide Removal
US10381264B2 (en) Process for producing connections to an electronic chip
JP2004079808A (ja) 半導体装置および薄膜形成方法
JP2004266066A (ja) Cvd装置、半導体装置及びその製造方法
JP2005260125A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110111