JPH09275139A - 半導体装置の配線形成方法及びスパッタ装置 - Google Patents

半導体装置の配線形成方法及びスパッタ装置

Info

Publication number
JPH09275139A
JPH09275139A JP10837896A JP10837896A JPH09275139A JP H09275139 A JPH09275139 A JP H09275139A JP 10837896 A JP10837896 A JP 10837896A JP 10837896 A JP10837896 A JP 10837896A JP H09275139 A JPH09275139 A JP H09275139A
Authority
JP
Japan
Prior art keywords
chamber
insulating layer
wiring
sputtering
degassing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10837896A
Other languages
English (en)
Inventor
Kazuhide Koyama
一英 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10837896A priority Critical patent/JPH09275139A/ja
Publication of JPH09275139A publication Critical patent/JPH09275139A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】 【課題】配線形成に要する全体の時間が長くなることな
く、確実に絶縁層に対する脱ガス処理を施し得る、半導
体装置の配線形成方法を提供する。 【解決手段】半導体装置の配線形成方法は、(イ)基体
10,11上に絶縁層12を形成する工程と、(ロ)絶
縁層12を加熱して、絶縁層の脱ガス処理を行う工程
と、(ハ)絶縁層12上にスパッタ法にて配線材料層1
7を形成する工程と、(ニ)絶縁層12上の該配線材料
層17をパターニングして配線を形成する工程から成
り、前記工程(ロ)において、脱ガス処理中に雰囲気の
特定のガスのガス濃度を検出し、ガス濃度が規定値以下
になったならば脱ガス処理を終了する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の配線
形成方法及びスパッタ装置に関する。
【0002】
【従来の技術】半導体装置の高集積化に伴い、寸法ルー
ルが微細化し、半導体装置に形成される配線に対して、
高い信頼性、特に高いエレクトロマイグレーション耐性
が求められている。中でも、一般に配線材料として使用
されているアルミニウム及びアルミニウム合金(以下、
これらを総称してアルミニウム系合金と呼ぶ場合があ
る)の場合、エレクトロマイグレーション耐性は、形成
されたアルミニウム系合金薄膜の結晶の(111)面へ
の配向、あるいは結晶粒径に強く依存していることが知
られている。
【0003】また、配線の微細化に伴い、配線が絶縁層
から受けるストレスによって断線するストレスマイグレ
ーションも大きな問題となっている。このストレスマイ
グレーションに対しては、アルミニウム系合金から成る
配線の下に、予め、高い降伏応力値を有するTiやTi
N等の高融点金属層若しくは高融点金属化合物層を形成
し、あるいは又、導電性の金属層若しくは金属化合物層
を形成し、これらの層の冗長効果によって配線全体の断
線を防止する、所謂積層メタル構造を採用することが一
般的な対策となっている。このような冗長効果を、図9
の配線等の模式的な一部断面図に示す。尚、アルミニウ
ム系合金から成る配線の下に形成された高融点金属層等
を、以下、総称して下地金属層と呼ぶ。
【0004】アルミニウム系合金の結晶配向性は、下地
金属層の配向性や表面状態に大きく依存する。また、ア
ルミニウム系合金の結晶配向性及び結晶粒径は、アルミ
ニウム系合金を成膜する際の雰囲気中の不純物、特に、
窒素、酸素、水分やガス状の炭化水素や有機系化合物に
も大きく影響される。従って、アルミニウム系合金から
成り、そして高い信頼性、特に、高いエレクトロマイグ
レーション耐性を有する配線を得るためには、不純物が
アルミニウム系合金の成膜雰囲気中に混入することを防
止する必要がある。それと共に、下地金属層の配向性や
表面状態を良好なものとするために、不純物が下地金属
層の成膜雰囲気中に混入することも防止する必要があ
る。
【0005】下地金属層がTi又はTiNから成る場
合、下地金属層の成膜前に所謂スパッタエッチクリーニ
ングを行うことによって下地金属層の結晶配向性が向上
することが、文献 "INFLUENCE OF UNDER-METAL PLANES
ON Al(111) CRYSTAL ORIENTATION IN LAYERED Al CONDU
CTORS", H. Shibata, et al., 1991 VLSI Symp. pp.33-
34 から知られている。下地金属層の結晶配向性の向上
の度合は、スパッタエッチクリーニンの雰囲気にも依存
すると考えられる。従って、不純物がスパッタエッチク
リーニン雰囲気中に混入することをも防止する必要があ
る。
【0006】一方、寸法ルールの微細化に伴い、配線間
を電気的に接続するコンタクトホールやビヤホール(以
下、総称して接続孔と呼ぶ)のアスペクト比が大きくな
っている。接続孔は、通常、下層配線層上やソース・ド
レイン領域上に絶縁層を形成した後、下層配線層やソー
ス・ドレイン領域の上方の絶縁層に開口部を形成し、か
かる開口部をアルミニウム系合金等の配線材料で埋め込
むことによって成形される。それ故、開口部をアルミニ
ウム系合金等の配線材料で確実に埋め込む技術が、極め
て重要な技術となっている。
【0007】然るに、従来のスパッタ法によるアルミニ
ウム系合金の成膜では、アルミニウム系合金のスパッタ
粒子が開口部の側壁の影になっている開口部の底部や底
部近傍の側壁に多く入射しない、所謂シャドウイング効
果により、開口部内でのアルミニウム系合金のカバレッ
ジが悪くなる。その結果、開口部の底部近傍で断線不良
が発生し易いという問題がある。そのため、開口部内部
を配線材料で確実に埋め込むプロセス技術が強く要望さ
れている。
【0008】このような技術の1つに、半導体基板を高
温に加熱しておき、アルミニウム系合金から成る配線材
料を絶縁層上に成膜する高温スパッタ法がある。この高
温スパッタ法においては、絶縁層上に成膜されつつある
配線材料は流動状態となり、開口部内に流れ込み、その
結果、アルミニウム系合金で開口部が埋め込まれる。あ
るいは又、このような技術の1つに、アルミニウム系合
金から成る配線材料を絶縁層上に成膜した後、不活性ガ
ス雰囲気中でアルミニウム系合金の再結晶温度以上、融
点以下の温度に配線材料を加熱することで配線材料を流
動状態として開口部内に流し込む、所謂リフロー法が開
発されている。更には、この不活性ガス雰囲気を高圧に
する、所謂高圧リフロー法も開発されている。尚、これ
らの高温スパッタ法、リフロー法や高圧リフロー法にお
いても、アルミニウム系合金から成る配線材料を絶縁層
上に成膜する前に、Ti及び/又はTiNから成る下地
金属層を形成する。下地金属層を形成する目的は、配線
材料の酸化を防止し、且つ、配線材料の濡れ性を改善
し、配線材料のリフロー特性を向上させることにある。
【0009】
【発明が解決しようとする課題】しかしながら、これら
の高温スパッタ法、リフロー法や高圧リフロー法におい
ては、成膜時のアルミニウム系合金への不純物、特に、
窒素、酸素、水分の混入や、アルミニウム系合金の酸化
が、絶縁層上に成膜されたアルミニウム系合金の流動化
を妨げ、あるいは又、アルミニウム系合金の軟化による
リフローを妨げる。それ故、先にアルミニウム系合金か
ら成る配線の信頼性の向上の対策で説明したと同様に、
不純物がアルミニウム系合金の成膜雰囲気中に混入する
ことを防止すると共に、不純物が下地金属層の成膜雰囲
気中に混入することをも防止する必要がある。
【0010】しかしながら、通常絶縁層として用いられ
るSiO2系の絶縁層においては、図11に示すよう
に、絶縁層を200゜C程度の温度に加熱すると、大気
中で絶縁層の表面に吸着した水分が脱ガス(放出)され
始める。また、絶縁層を400゜C程度の温度に加熱す
ると、絶縁層の内部からOH基の脱水縮合によって生成
した水分が脱ガス(放出)され始める。このような水分
の脱ガスは、微妙な成膜条件や大気中での放置時間にも
依存するので、制御や管理が極めて難しい。尚、図11
に示したTDS法による分析例においては、プラズマC
VD法によって形成されたTEOS−SiO2から成る
絶縁層を用いた。
【0011】そのため、同一条件の高温スパッタ法、リ
フロー法や高圧リフロー法で配線を形成する場合にあっ
ても、絶縁層からの脱ガスによる成膜雰囲気中への不純
物の混在により、配線の信頼性や配線材料の流動状態、
リフロー特性に変動が生じるといった問題がある。
【0012】半導体基板上に形成された絶縁層からガ
ス、特に水分が放出されることによって開口部に対する
アルミニウム合金の埋め込み性が低下することを防止す
る技術が、特開平5−234939号公報から公知であ
る。この技術は、半導体基板を所定の温度に加熱した状
態で、半導体基板の絶縁層に設けられた開口部にスパッ
タ法にて金属配線材料を埋め込む半導体装置の配線形成
方法であって、スパッタ法にて金属配線材料を開口部に
埋め込む前に、この所定の温度以上の温度に半導体基板
を予備加熱する。
【0013】この特開平5−234939号公報に開示
された技術は効果的ではあるが、絶縁層から放出される
ガスをモニターしていないので、半導体基板を予備加熱
した際に絶縁層からガスが十分放出される前にスパッタ
を開始する場合があるといった問題がある。一方、予備
加熱時間を十分長くして絶縁層からのガスの放出を確実
なものとする場合、配線形成に要する全体の時間が長く
なるという問題が生じる。また、スパッタ装置のチャン
バ内で半導体基板を予備加熱するため、場合によって
は、絶縁層から放出されたガスによってターゲットが汚
染される虞がある。更には、スパッタ装置のチャンバ内
で半導体基板を予備加熱するため、スループットが低下
するといった問題も有する。
【0014】従って、本発明の第1の目的は、配線形成
に要する全体の時間が長くなることなく、確実に絶縁層
に対する脱ガス処理を施し得る、半導体装置の配線形成
方法を提供することにある。更に、本発明の第2の目的
は、第1の目的に加え、絶縁層から放出されたガスによ
ってスパッタ装置に配設されたターゲットが汚染される
ことの無い、半導体装置の配線形成方法を提供すること
にある。更には、本発明の第3の目的は、第1及び第2
の目的に加え、複数の半導体基板に対して配線を形成す
るときに、スループットを低下させること無く各半導体
基板に配線を形成し得る、半導体装置の配線形成方法を
提供することにある。
【0015】更に、本発明の第4の目的は、本発明の半
導体装置の配線形成方法の実施に適したスパッタ装置を
提供することにある。
【0016】
【課題を解決するための手段】上記の第1の目的を達成
するための本発明の半導体装置の配線形成方法は、
(イ)基体上に絶縁層を形成する工程と、(ロ)絶縁層
を加熱して、絶縁層の脱ガス処理を行う工程と、(ハ)
絶縁層上にスパッタ法にて配線材料層を形成する工程
と、(ニ)絶縁層上の該配線材料層をパターニングして
配線を形成する工程、から成り、前記工程(ロ)におい
て、脱ガス処理中に雰囲気の特定のガスのガス濃度を検
出し、ガス濃度が規定値以下になったならば脱ガス処理
を終了することを特徴とする。
【0017】特定のガスとしては、窒素、酸素、水分を
例示することができる。ガス濃度の検出法としては、四
重極質量分析計(四重子マスフィルター)や光イオン化
質量分析計(PI−MS)、真空計を用いた方法を挙げ
ることができる。このように、特定のガスのガス濃度を
検出することによって脱ガス処理の完了を制御するの
で、配線形成に要する全体の時間が長くなることがな
く、しかも絶縁層に対して確実に脱ガス処理を施すこと
ができる。
【0018】本発明の半導体装置の配線形成方法におい
ては、前記工程(イ)において、基体上に絶縁層を形成
した後、該絶縁層に開口部を形成し、前記工程(ハ)に
おいて、該開口部内を含む絶縁層上にスパッタ法にて配
線材料層を形成した後、配線材料層を加熱することによ
って該開口部内を配線材料層で埋め込む各工程を含める
ことができる。この場合、加圧状態で、配線材料層を加
熱することが好ましい。
【0019】あるいは又、本発明の半導体装置の配線形
成方法において、前記工程(イ)において、基体上に絶
縁層を形成した後、該絶縁層に開口部を形成し、前記工
程(ハ)において、該開口部内を含む絶縁層上にスパッ
タ法にて配線材料層を形成中に、配線材料層を加熱する
ことによって該開口部内を配線材料層で埋め込むことが
好ましい。
【0020】また、本発明の半導体装置の配線形成方法
においては、前記工程(ロ)と工程(ハ)の間で、スパ
ッタ法にて配線材料層を形成する前に絶縁層の表面をよ
り清浄とするために、絶縁層の表面をエッチクリーニン
グすることが好ましい。
【0021】前記工程(ロ)における絶縁層の加熱温度
は、前記工程(ハ)におけるスパッタ法にて配線材料層
を形成する際の絶縁層の温度よりも高いことが好まし
い。これによって、前記工程(ハ)においてスパッタ法
にて配線材料層を形成する際、絶縁層からガスが放出さ
れることを確実に防ぐことができる。尚、更に広く表現
すれば、工程(ロ)から後の工程における絶縁層の加熱
温度が、工程(ロ)における絶縁層の加熱温度を超える
ことがないことが好ましい。
【0022】本発明の半導体装置の配線形成方法におい
ては、前記工程(ロ)の終了から前記工程(ハ)の開始
まで、基体を真空中に保持することが好ましい。これに
よって、絶縁層の表面に大気中の水分が吸着することを
防ぐことができる。
【0023】本発明の半導体装置の配線形成方法におい
ては、上記の第2の目的を達成するために、前記工程
(ロ)の脱ガス処理を行うための脱ガス処理室、前記工
程(ハ)を行うためのスパッタ室、及び該脱ガス室と該
スパッタ室とを結ぶ搬送路を備えたスパッタ装置を用い
ることが好ましい。このように、脱ガス処理室とスパッ
タ室とを分離することによって、絶縁層から放出された
ガスによってスパッタ室内に配設されたターゲットが汚
染されることを防止することができる。この場合、搬送
路を介して脱ガス処理室とスパッタ室とを同時に連通さ
せることなく、脱ガス処理室から搬送路を経由してスパ
ッタ室へと基体を搬送することが好ましい。これによっ
て、絶縁層から放出されたガスが脱ガス処理室からスパ
ッタ室に流入し、その結果、スパッタ室等の内部(特
に、ターゲット)がガスによって汚染されることを一層
確実に防止することができる。更には、上記の第3の目
的を達成するために、脱ガス処理室内において、複数の
基体に形成された絶縁層に脱ガス処理を行う(即ち、枚
葉方式ではなく、バッチ方式を行う)ことが好ましい。
このように、脱ガス処理をバッチ方式にて行うことによ
って、スループットの低下を防ぐことができる。
【0024】上記の第4の目的を達成するための本発明
のスパッタ装置は、(イ)基体上に形成された絶縁層を
加熱して絶縁層の脱ガス処理を行うための脱ガス処理
室、(ロ)絶縁層から放出されるガスを検出するため
の、該脱ガス室に配設された検出装置、(ハ)絶縁層上
にスパッタ法にて配線材料層を形成するためのスパッタ
室、(ニ)真空に保持された、該脱ガス室と該スパッタ
室とを結ぶ搬送路、及び、(ホ)該搬送路と脱ガス室と
の間、及び該搬送路とスパッタ室との間のそれぞれに配
設されたゲートバルブであって、一方のゲートバルブが
開状態のとき他方のゲートバルブは閉状態に制御される
ゲートバルブ、を備えたことを特徴とする。
【0025】検出装置としては、四重極質量分析計(四
重子マスフィルター)や光イオン化質量分析計(PI−
MS)、真空計を例示することができる。本発明のスパ
ッタ装置においては、絶縁層から放出されたガス濃度の
検出装置による検出結果に基づき、搬送路と脱ガス室と
の間に配設されたゲートバルブの開閉を制御することが
好ましい。あるいは又、本発明のスパッタ装置において
は、加圧状態で、絶縁層上に形成された配線材料層を加
熱するための高圧リフロー室を更に備えていることが好
ましい。また、絶縁層の表面をエッチクリーニングする
ためのスパッタエッチクリーニングチャンバーを更に備
えていることが望ましい。脱ガス室において、複数の基
体に形成された絶縁層の脱ガス処理を行うことも望まし
い。
【0026】基体としては、トランジスタ素子や素子分
離領域、あるいは又、トランジスタ素子上に形成された
下層絶縁層、あるいは、トランジスタ素子上に形成され
た下層絶縁層及びかかる下層絶縁層上に形成された下層
配線層を例示することができる。絶縁層としては、Si
2、BPSG、PSG、BSG、AsSG、PbS
G、SbSG、NSG、SOG、LTO(Low Temperat
ure Oxide、低温CVD−SiO2)、SiN、SiON
等の公知の絶縁材料、あるいはこれらの絶縁材料を積層
したものを用いることができる。また、スパッタ法とし
ては、例えば、マグネトロンスパッタ法、直流スパッタ
法、直流マグネトロンスパッタ法、RFスパッタ法、E
CRスパッタ法、基体にバイアスを印加するバイアスス
パッタ法を挙げることができる。更に、配線材料層を構
成する材料として、純アルミニウム、Al−Cu、Al
−Si、Al−Si−Cu、Al−Ge、Al−Si−
Ge等の種々のアルミニウム合金、あるいは又、銅(C
u)等の金属を例示することができる。
【0027】
【発明の実施の形態】以下、図面を参照して、発明の実
施の形態(以下、単に実施の形態と略す)及び実施例に
基づき本発明を説明する。
【0028】(実施の形態1)先ず、本発明の半導体装
置の配線形成方法の実施に適した本発明のスパッタ装置
の実施の形態を、実施の形態1として説明する。このス
パッタ装置は、少なくとも4種類の処理が行えるマルチ
チャンバー形式のスパッタ装置である。尚、ランダムア
クセス可能なクラスターツール形式であってもよい。実
施の形態1においては、脱ガス処理を枚葉方式にて行
う。
【0029】概念図を図1に示す実施の形態1における
スパッタ装置は、半導体基板を系内に搬入・搬出するた
めのローディングチャンバー30A,30Bと、第1の
搬送路31及び第2の搬送路35から構成された搬送路
と、脱ガス室40と、スパッタエッチクリーニングチャ
ンバー50と、第1のスパッタ室60及び第2のスパッ
タ室63とから構成されている。第1の搬送路31は、
ゲートバルブを介して、ローディングチャンバー30
A,30B、脱ガス室40及び第2の搬送路35と連通
している。第1の搬送路31にはターボ分子ポンプ33
が配設されており、第1の搬送路31内を高真空状態と
することができる。また、このターボ分子ポンプ33
は、配管34を介してローディングチャンバー30A,
30B内を高真空状態とすることができる。第1の搬送
路31内には冷却ステージ32が配設されており、脱ガ
ス室40内で脱ガス処理された半導体基板を直ちに冷却
することができる。
【0030】第2の搬送路35にはターボ分子ポンプ3
6が配設されており、第2の搬送路35内を高真空状態
とすることができる。第2の搬送路35は、ゲートバル
ブを介して、スパッタエッチクリーニングチャンバー5
0、第1のスパッタ室60及び第2のスパッタ室63と
連通している。スパッタエッチクリーニングチャンバー
50にはターボ分子ポンプ51が配設されており、スパ
ッタエッチクリーニングチャンバー50内を高真空状態
とすることができる。第1のスパッタ室60及び第2の
63のそれぞれには、カソード61,64及びクライオ
ポンプ62,65が配設されている。
【0031】脱ガス室40の概念図を図2に示す。脱ガ
ス室40内にはランプヒーター44が配設されており、
ステージ45に載置された半導体基板を加熱することに
よって絶縁層を加熱して、絶縁層の脱ガス処理を行うこ
とができる。尚、加熱方式はランプヒーター方式に限定
されない。半導体基板の温度を、図示しないパイロメー
ター等によってモニターすることが、脱ガス処理の制御
の上から好ましい。脱ガス室40にはターボ分子ポンプ
41が配設されており、脱ガス処理によって放出された
ガスを系外に排出することができる。脱ガス室40に
は、更に、四重極質量分析計42が取り付けられてお
り、脱ガス処理中に脱ガス室40の雰囲気の特定のガス
のガス濃度を検出(分析)することができる。四重極質
量分析計42にはターボ分子ポンプ43が配設されてい
る。実施の形態1における脱ガス室40内にあっては、
絶縁層の脱ガス処理を枚葉方式にて行う。脱ガス処理の
完了した半導体基板は、第1及び第2の搬送路31,3
5を経由して、スパッタエッチクリーニングチャンバー
50、第1のスパッタ室60及び第2のスパッタ室63
へと搬送される。また、配線材料層の形成が完了したな
らば、半導体基板は、第2の搬送路35、第1の搬送路
31を経由して、ローディングチャンバー30A,30
Bから系外に搬出される。
【0032】このようなスパッタ装置を用いることによ
って、脱ガス処理が行われた基体を、それ以降、真空中
に保持することができる。尚、脱ガス処理室40と第1
のスパッタ室60及び第2のスパッタ室63(実施の形
態1においては、更にはスパッタエッチクリーニングチ
ャンバー50)とを第1及び第2の搬送路31,35を
介して同時に連通させることなく、脱ガス処理室40か
ら第1の搬送路31及び第2の搬送路35を経由して第
1のスパッタ室60及び第2のスパッタ室63(実施の
形態1においては、更にはスパッタエッチクリーニング
チャンバー50)へと基体を搬送する。具体的には、こ
のような状態を実現できるように各ゲートバルブの開閉
を制御すればよい。即ち、例えば、第1の搬送路31と
脱ガス室40との間のゲートバルブが開状態のとき、第
2の搬送路35と第1のスパッタ室60や第2のスパッ
タ室63との間のゲートバルブが必ず閉状態となるよう
に制御すればよい。これによって、脱ガス処理室40か
らのガスがスパッタエッチクリーニングチャンバー5
0、第1のスパッタ室60あるいは第2のスパッタ室6
3に流入し、絶縁層から放出されたガスによってスパッ
タ室等の内部が汚染されることを一層確実に防止するこ
とができる。即ち、クロスコンタミネーションの発生を
効果的に防止することができる。尚、絶縁層から放出さ
れたガス濃度の四重極質量分析計42から成る検出装置
による検出結果に基づき、第1の搬送路31と脱ガス室
40との間に配設されたゲートバルブの開閉を制御する
ことが好ましい。即ち、四重極質量分析計42によって
検出されたガス濃度が規定値以下となった後に、第1の
搬送路31と脱ガス室40との間に配設されたゲートバ
ルブを開くことが好ましい。
【0033】(実施の形態2)概念図を図3に示す実施
の形態2におけるスパッタ装置においては、実施の形態
1と異なり、複数の基体に形成された絶縁層に脱ガス処
理を行う。即ち、枚葉方式ではなく、バッチ方式にて脱
ガス処理を行う。これによって、スループットの低下を
防ぐことができる。このスパッタ装置は、少なくとも5
種類の処理が行えるマルチチャンバー形式のスパッタ装
置である。尚、ランダムアクセス可能なクラスターツー
ル形式であってもよい。
【0034】実施の形態2におけるスパッタ装置は、半
導体基板を系内に搬入・搬出するためのローディングチ
ャンバー30と、脱ガス室40Aと、第1の搬送路37
及び第2の搬送路39から構成された搬送路と、スパッ
タエッチクリーニングチャンバー50と、第1のスパッ
タ室60及び第2のスパッタ室63と、高圧リフローチ
ャンバー(高圧リフロー室)70とから構成されてい
る。脱ガス室40Aは、ゲートバルブを介して、ローデ
ィングチャンバー30及び第1の搬送路37と連通して
いる。第1の搬送路37にはターボ分子ポンプ33が配
設されており、第1の搬送路37内を高真空状態とする
ことができる。第1の搬送路37内には冷却ステージ3
8が配設されており、脱ガス室40A内で脱ガス処理さ
れた半導体基板を1枚ずつ、直ちに冷却することができ
る。第1の搬送路37はゲートバルブを介してスパッタ
エッチクリーニングチャンバー50と連通している。ス
パッタエッチクリーニングチャンバー50にはターボ分
子ポンプ51が配設されており、スパッタエッチクリー
ニングチャンバー50内を高真空状態とすることができ
る。第1の搬送路37と第2の搬送路39とはゲートバ
ルブを介して連通している。
【0035】第2の搬送路39にはターボ分子ポンプ3
6が配設されており、第2の搬送路39内を高真空状態
とすることができる。第2の搬送路39は、ゲートバル
ブを介して、第1及び第2のスパッタ室60,63並び
に高圧リフローチャンバー70と連通している。第1及
び第2のスパッタ室60,63のそれぞれには、カソー
ド61,64及びクライオポンプ62,65が配設され
ている。また、高圧リフローチャンバー70にもターボ
分子ポンプ71が配設されている。高圧リフローチャン
バー70には、図示しない配管を介して高圧の不活性ガ
スを導入することができる。また、高圧リフローチャン
バー70には、半導体基板を載置し加熱することができ
る基板載置ステージ(図示せず)が配設されている。
【0036】脱ガス室40Aの概念図を図4に示す。脱
ガス室40Aの周囲にはヒーター46が配設されてお
り、ウエハカセットに収納された複数の半導体基板を、
加熱用ガス導入口から脱ガス室40A内に導入された加
熱用ガスを介して、加熱することができる。こうして絶
縁層を加熱して、絶縁層の脱ガス処理をバッチ方式にて
行うことができるが、加熱方式はかかる方式に限定され
ない。脱ガス室40Aにはターボ分子ポンプ41が配設
されており、脱ガス処理によって放出されたガスを系外
に排出することができる。脱ガス室40Aには、更に、
差動排気系を備えた四重極質量分析計42が取り付けら
れており、脱ガス処理中に脱ガス室40の雰囲気の特定
のガスのガス濃度を検出(分析)することができる。四
重極質量分析計42にはターボ分子ポンプ43が配設さ
れている。尚、このターボ分子ポンプ41は、配管34
を介してローディングチャンバー30内を高真空状態と
することができる。
【0037】このようなガス加熱方式を採用することに
よって、多数の半導体基板を同時にバッチ方式にて処理
することができ、しかも、脱ガス室40を小型化するこ
とができる。尚、ガス加熱方式を採用した場合、脱ガス
室40内には或る程度のガス圧が存在する。それ故、差
動排気系を採用した場合であっても、ガス検出(分析)
精度を向上させるために、規定時間、脱ガス処理を行っ
た後に、ターボ分子ポンプ41で脱ガス室40内の圧力
を下げてから、四重極質量分析計42にて脱ガス室40
内の雰囲気の特定のガスのガス濃度を検出(分析)する
といった方式を採用してもよい。
【0038】脱ガス処理の完了した半導体基板は、1枚
ずつ、第1の搬送路37、第2の搬送路39、スパッタ
エッチクリーニングチャンバー50、第1及び第2のス
パッタ室60,63、並びに高圧リフローチャンバー7
0へと順次搬送される。また、配線材料層の形成が完了
したならば、半導体基板は、第2の搬送路39、第1の
搬送路37を経由して、ウエハカセットに収納される。
全ての半導体基板の処理が完了したならば、ウエハカセ
ットはローディングチャンバー30から系外に搬出され
る。
【0039】このようなスパッタ装置を用いることによ
って、脱ガス処理が行われた基体を、それ以降、真空中
に保持することができる。尚、脱ガス処理室40と第1
及び第2のスパッタ室60,63(実施の形態2におい
ては、更にはスパッタエッチクリーニングチャンバー5
0並びに高圧リフローチャンバー70)とを第1の搬送
路37及び第2の搬送路39を介して同時に連通させる
ことなく、脱ガス処理室40から第1の搬送路37及び
第2の搬送路39を経由して第1及び第2のスパッタ室
60,63(実施の形態2においては、更にはスパッタ
エッチクリーニングチャンバー50並びに高圧リフロー
チャンバー70)へと基体を搬送する。具体的には、こ
のような状態を実現できるように各ゲートバルブの開閉
を制御すればよい。即ち、例えば、第1の搬送路37と
脱ガス室40Aとの間のゲートバルブが開状態のとき、
第2の搬送路39と第1のスパッタ室60や第2のスパ
ッタ室63との間のゲートバルブが必ず閉状態となるよ
うに制御すればよい。これによって、脱ガス処理室40
Aからのガスが、スパッタエッチクリーニングチャンバ
ー50や第1及び第2のスパッタ室60,63あるいは
高圧リフローチャンバー70に流入し、絶縁層から放出
されたガスによってスパッタ室等の内部が汚染されるこ
とを一層確実に防止することができる。尚、絶縁層から
放出されたガス濃度の四重極質量分析計42から成る検
出装置による検出結果に基づき、第1の搬送路37と脱
ガス室40Aとの間に配設されたゲートバルブの開閉を
制御することが好ましい。即ち、四重極質量分析計42
によって検出されたガス濃度が規定値以下となった後
に、第1の搬送路37と脱ガス室40Aとの間に配設さ
れたゲートバルブを開くことが好ましい。
【0040】尚、これらのスパッタ装置内には半導体基
板を搬送するための搬送ロボット等から成る搬送手段が
設けられているが、かかる搬送手段の図示は省略した。
【0041】
【実施例】以下、基体等の模式的な一部断面図を参照し
て、本発明の半導体装置の配線形成方法を実施例に基づ
き説明する。
【0042】(実施例1)実施例1においては、脱ガス
処理を行った後、スパッタ法にて配線材料層を形成する
前に、真空を破ること無く、絶縁層の表面をエッチクリ
ーニングする。また、絶縁層と配線材料層との間には、
Ti/TiNから成る下地金属層を形成する。配線材料
層はAl−Cuから成る。実施例1においては、絶縁層
に予め接続孔を形成しておき、絶縁層上に配線材料層を
形成するが、かかる配線材料層のリフロー処理は行わな
い。以下、基体等の模式的な一部断面図である図5及び
図6を参照して、実施例1の半導体装置の配線形成方法
を説明する。尚、実施例1においては、図1及び図2に
て説明したスパッタ装置を用いる。
【0043】[工程−100]先ず、公知の方法に基づ
き、半導体基板にトランジスタ素子を形成した後、全面
に下層絶縁層10を形成する。そして、下層絶縁層10
上に下層配線層11を形成する。次いで、全面にSiO
2から成る絶縁層12を形成する。実施例1において
は、下層絶縁層10及び下層配線層11が基体に相当す
る。その後、フォトリソグラフィ技術及びエッチング技
術によって、下層配線層11の上方の絶縁層12に開口
部13を形成する。こうして、図5の(A)に模式的な
一部断面図を示す構造を得ることができる。尚、図にお
いては、半導体基板及びトランジスタ素子の図示を省略
した。開口部13のホール径を0.40μm、アスペク
ト比を1.8とした。絶縁層12のTEOSを用いたプ
ラズマCVD成膜条件を以下に例示する。 使用ガス :Si(O−C254=50sccm RFパワー :190W 圧力 :3.3×102Pa 基板加熱温度:400゜C
【0044】[工程−110]次に、好ましくは、開口
部13の底部をスパッタエッチクリーニングした後、開
口部13内にタングステンを埋め込み、接続孔(ビヤホ
ール)を形成する。そのために、先ず、TiNから成る
厚さ30nmの密着層14をコリメートスパッタ法にて
開口部13内を含む絶縁層12上に成膜する。尚、コリ
メートスパッタ法とは、図12に模式的に示すように、
ターゲットと半導体基板との間に多数の孔が設けられた
治具(コリメータ)を配設し、スパッタ粒子がこれらの
孔を通過することによってスパッタ粒子の指向性を高
め、基体に対するスパッタ粒子の垂直入射成分を多くす
るスパッタ法である。これによって、アスペクト比の高
い開口部内でのスパッタ粒子によるカバレッジを向上さ
せることができる。スパッタエッチクリーニングの条件
及び密着層14の成膜条件を、以下に例示する。 スパッタエッチクリーニング条件 使用ガス:Ar=100sccm 圧力 :0.4Pa RFバイアス:1000V 基板加熱温度:300゜C エッチング時間:1分 密着層成膜条件 使用ガス:Ar/N2=30/80sccm 圧力 :0.4Pa DCパワー:5kW 基板加熱温度:300゜C
【0045】次いで、CVD法にて開口部13内を含む
絶縁層12上に厚さ0.4μmのタングステン層を成膜
した後、絶縁層12上のタングステン層及び密着層14
をエッチバックする。これによって、開口部13内にタ
ングステンから成る接続孔15が形成される。この状態
を図5の(B)に示す。タングステン層の成膜条件及び
エッチバック条件を、以下に例示する。 タングステン層の成膜条件 使用ガス:WF6/H2/Ar=80/500/2800
sccm 圧力 :1.1×104Pa 基板加熱温度:430゜C エッチバック条件 使用ガス:SF6/Ar=110/90sccm 圧力 :35Pa RFパワー:275W
【0046】[工程−120]次に、絶縁層12を加熱
して、絶縁層の脱ガス処理を行いながら(図6の(A)
の模式図参照)、雰囲気中の特定のガスのガス濃度を検
出(分析)し、ガス濃度が規定値以下になったならば、
脱ガス処理を終了する。具体的には、搬送手段を用い
て、図1に示したスパッタ装置のローディングチャンバ
ー30A,30Bから第1の搬送路31を経由して、脱
ガス室40へ半導体基板を1枚、搬入する。尚、半導体
基板の搬送中、ローディングチャンバー30A,30
B、第1の搬送路31及び脱ガス室40を高真空に保持
する。脱ガス室40内のステージ45に半導体基板を載
置した後、第1の搬送路31と脱ガス室40との間のゲ
ートバルブを閉じ、ランプヒーター44を動作させる。
【0047】これによって、絶縁層12を450゜Cに
加熱する。その結果、絶縁層12からは、水分が脱ガス
(放出)される。この水分を特定のガスとして、四重極
質量分析計42を用いてガス濃度(水分分圧)を検出
(分析)する。尚、この加熱温度は、種々の実験や経験
に基づき決定すればよい。そして、ガス濃度(水分分
圧)が規定値以下、例えば10-6Pa以下となったと
き、脱ガス処理を終了する。尚、一般には、水分分圧が
10-6Pa以下となったときの全圧は、10-5Paオー
ダーである。ガス濃度の規定値も、種々の実験や経験に
基づき決定すればよい。
【0048】[工程−130]次に、第1の搬送路31
と脱ガス室40との間のゲートバルブを開き、脱ガス室
40から半導体基板を搬出する。そして、冷却ステージ
32上に半導体基板を載置し、半導体基板を冷却する。
尚、第1の搬送路31と、ローディングチャンバー30
A,30B及び第2の搬送路35との間のゲートバルブ
は閉じておく。その後、第1の搬送路31と脱ガス室4
0との間のゲートバルブを閉じ、第1の搬送路31と第
2の搬送路35を結ぶゲートバルブを開く。そして搬送
手段を用いて半導体基板を第2の搬送路35内に搬送す
る。次いで、第1の搬送路31と第2の搬送路35を結
ぶゲートバルブを閉じ、第2の搬送路35とスパッタエ
ッチクリーニングチャンバー50との間のゲートバルブ
を開き、半導体基板をスパッタエッチクリーニングチャ
ンバー50内に搬入した後、第2の搬送路35とスパッ
タエッチクリーニングチャンバー50との間のゲートバ
ルブを閉じる。
【0049】そして、絶縁層12の表面を、[工程−1
10]におけるスパッタエッチクリーニング条件と同様
の条件でエッチクリーニングする。尚、エッチクリーニ
ングを行うことは必須ではないが、次の工程で形成する
下地金属層及び配線材料層の配向性向上のために、実施
することが好ましい。ここで、エッチクリーニング時、
絶縁層12の温度が、[工程−120]における絶縁層
12の加熱温度を超えてはならない。
【0050】[工程−140]次に、絶縁層上にスパッ
タ法にて配線材料層を形成する。具体的には、第2の搬
送路35とスパッタエッチクリーニングチャンバー50
との間のゲートバルブを開き、スパッタエッチクリーニ
ングチャンバー50から半導体基板を第2の搬送路35
に搬出し、第2の搬送路35とスパッタエッチクリーニ
ングチャンバー50との間のゲートバルブを閉じる。次
いで、第2の搬送路35と第1のスパッタ室60との間
のゲートバルブを開き、半導体基板を第1のスパッタ室
60に搬入した後、第2の搬送路35と第1のスパッタ
室60との間のゲートバルブを閉じる。
【0051】そして、厚さ20nmのTi層及び厚さ5
0nmのTiN層から成る下地金属層16を、スパッタ
法にて順次、絶縁層12上に成膜する。この下地金属層
16を成膜する目的は、アルミニウム系合金から成る配
線材料層17の配向性改善、及びストレスマイグレーシ
ョン耐性の向上にある。TiN層の成膜条件は、[工程
−110]の密着層の成膜条件と同様とすることができ
る。Ti層のスパッタ条件を以下に例示する。尚、図に
おいては、下地金属層16を1層で表した。 Ti層のスパッタ条件 使用ガス:Ar=100sccm 圧力 :0.4Pa DCパワー:5kW 基板加熱温度:300゜C
【0052】次に、第2の搬送路35と第1のスパッタ
室60との間のゲートバルブを開き、半導体基板を第2
の搬送路35に搬出する。そして、第2の搬送路35と
第1のスパッタ室60との間のゲートバルブを閉じ、第
2の搬送路35と第2のスパッタ室63との間のゲート
バルブを開き、半導体基板を第2のスパッタ室63に搬
入した後、第2の搬送路35と第2のスパッタ室63と
の間のゲートバルブを閉じる。
【0053】そして、下地金属層16の上に、厚さ0.
5μmのAl−0.5%Cuから成る配線材料層17
を、以下に例示するスパッタ条件にて成膜する。 配線材料層のスパッタ条件 使用ガス:Ar=100sccm 圧力 :0.4Pa DCパワー:20kW 基板加熱温度:300゜C
【0054】配線材料層17のスパッタ法による成膜に
おいては、基板加熱温度が高い程、接続孔15上の配線
材料層17の平坦性を向上させることができる。但し、
下地金属層16の成膜時及び配線材料層17の成膜時、
絶縁層12の温度が、[工程−120]における絶縁層
12の加熱温度を超えてはならない。絶縁層12の温度
が[工程−120]における絶縁層12の加熱温度を超
えた場合、絶縁層12からのガス放出が生じる虞がある
からである。上記の配線材料層17の成膜条件において
は、絶縁層12上に成膜されつつある配線材料層17の
温度は400゜C程度である。それ故、絶縁層12の温
度が、[工程−120]における絶縁層12の加熱温度
(実施例1においては450゜C)を超えることはな
い。
【0055】配線材料層の形成後、第2のスパッタ室6
3から第2の搬送路35、第1の搬送路31を経由し
て、ローディングチャンバー30A,30Bから半導体
基板を系外に搬出する。
【0056】[工程−150]その後、絶縁層12上の
配線材料層17をパターニングして配線を形成する。即
ち、配線材料層17上に、例えばTiNから成る反射防
止膜(図示せず)をスパッタ法にて成膜した後、フォト
リソグラフィ技術及びエッチング技術に基づき、配線材
料層17及び下地金属層16をパターニングして、絶縁
層12上に配線を形成する。こうして、図6の(B)に
示す構造を得ることができる。
【0057】実施例1によれば、[工程−130]以
降、絶縁層12からのガス放出が無いので、高配向性、
高信頼性を有する配線を安定して形成することができ
る。
【0058】(実施例2)実施例2においても、脱ガス
処理を行った後、スパッタ法にて配線材料層を形成する
前に、真空を破ること無く、絶縁層の表面をエッチクリ
ーニングする。実施例2においては、実施例1と異な
り、絶縁層に開口部を形成し、開口部内を含む絶縁層上
にスパッタ法にて配線材料層を形成した後、加圧状態で
配線材料層を加熱する、所謂高圧リフロー法を採用し
た。これによって、開口部内を配線材料層で埋め込み、
接続孔を形成する。絶縁層と配線材料層との間には、T
i/TiNから成る下地金属層を形成する。配線材料層
はAl−Cuから成る。以下、基体等の模式的な一部断
面図である図7及び図8を参照して、実施例2の半導体
装置の配線形成方法を説明する。尚、実施例2において
は、図3及び図4にて説明したスパッタ装置を用いる。
【0059】[工程−200]先ず、実施例1の[工程
−100]と同様にして、公知の方法に基づき、半導体
基板にトランジスタ素子を形成した後、全面に下層絶縁
層10を形成する。そして、下層絶縁層10の上に下層
配線層11を形成する。次いで、全面にSiO2から成
る絶縁層12を形成する。実施例2においても、下層絶
縁層10及び下層配線層11が基体に相当する。その
後、フォトリソグラフィ技術及びエッチング技術によっ
て、下層配線層11の上方の絶縁層12に開口部13を
形成する。こうして、図7の(A)に模式的な一部断面
図を示す構造を得ることができる。
【0060】[工程−210]次に、絶縁層12を加熱
して、絶縁層の脱ガス処理を行いながら(図7の(B)
の模式図を参照)、雰囲気中の特定のガスのガス濃度を
検出し、ガス濃度が規定値以下になったならば、脱ガス
処理を終了する。具体的には、ウエハカセットに収納さ
れた複数の半導体基板を搬送手段を用いて、図3に示し
たスパッタ装置のローディングチャンバー30から脱ガ
ス室40Aへ搬入する。尚、半導体基板の搬送中、脱ガ
ス室40Aと第1の搬送路37との間のゲートバルブは
閉じておく。脱ガス室40Aへの半導体基板の搬入後、
ローディングチャンバー30と脱ガス室40との間のゲ
ートバルブを閉じる。そして、脱ガス室40内をヒータ
ー46で加熱しながら、脱ガス室40内に加熱用ガスを
導入する。こうして、絶縁層12を480゜Cに加熱す
る。これによって、絶縁層12からは、水分が脱ガス
(放出)される。この水分を特定のガスとして、四重極
質量分析計42を用いてガス濃度(水分分圧)を検出
(分析)する。尚、この加熱温度は、種々の実験や経験
に基づき決定すればよく、実施例1よりは30゜C高
い。その理由は、配線材料層のリフロー処理を行う場
合、絶縁層12の加熱温度を400゜C程度とする必要
があるからである。そして、ガス濃度(水分分圧)が規
定値以下、例えば10-6Pa以下となったとき、脱ガス
処理を終了する。
【0061】[工程−220]次に、脱ガス室40Aと
第1の搬送路37との間のゲートバルブを開き、脱ガス
室40Aから半導体基板を1枚、搬出する。そして、冷
却ステージ38上に半導体基板を載置し、半導体基板を
冷却する。尚、第1の搬送路37とスパッタエッチクリ
ーニングチャンバー50との間のゲートバルブは閉じて
おく。その後、脱ガス室40Aと第1の搬送路37及び
第2の搬送路39との間のゲートバルブを閉じ、第1の
搬送路37とスパッタエッチクリーニングチャンバー5
0との間のゲートバルブを開く。そして搬送手段を用い
て半導体基板をスパッタエッチクリーニングチャンバー
50内に搬入し、第1の搬送路37とスパッタエッチク
リーニングチャンバー50との間のゲートバルブを閉じ
る。
【0062】そして、スパッタ法にて配線材料層を形成
する前に、絶縁層12の表面及び開口部13の底部を、
[工程−110]におけるスパッタエッチクリーニング
条件と同様の条件でエッチクリーニングする。尚、エッ
チクリーニングを行うことは必須ではないが、次の工程
で形成する下地金属層20及び配線材料層21の配向性
向上のために、実施することが好ましい。ここで、エッ
チクリーニング時、絶縁層12の温度が、[工程−22
0]における絶縁層12の加熱温度を超えてはならな
い。
【0063】[工程−230]次に、絶縁層12上にス
パッタ法にて配線材料層21を形成する。具体的には、
第1の搬送路37とスパッタエッチクリーニングチャン
バー50との間のゲートバルブを開き、スパッタエッチ
クリーニングチャンバー50から半導体基板を第1の搬
送路37に搬出し、第1の搬送路37とスパッタエッチ
クリーニングチャンバー50との間のゲートバルブを閉
じる。次いで、第1の搬送路37と第2の搬送路39と
の間のゲートバルブを開き、第2の搬送路39内に半導
体基板を搬入した後、第1の搬送路37と第2の搬送路
39との間のゲートバルブを閉じる。そして、第2の搬
送路39と第1のスパッタ室60との間のゲートバルブ
を開き、半導体基板を第1のスパッタ室60に搬入した
後、第2の搬送路39と第1のスパッタ室60との間の
ゲートバルブを閉じる。
【0064】そして、絶縁層12上にスパッタ法にて配
線材料層21を形成する。具体的には、先ず、厚さ20
nmのTi層及び厚さ50nmのTiN層から成る下地
金属層20を、スパッタ法にて順次、開口部13内を含
む絶縁層12上に成膜する。尚、この場合、コリメート
スパッタ法にて下地金属層20を成膜することが好まし
い。この下地金属層20を成膜する目的は、アルミニウ
ム系合金から成る配線材料層21の配向性改善、ストレ
スマイグレーション耐性、リフロー処理時の濡れ性の向
上にある。Ti層及びTiN層の成膜条件は、実施例1
の[工程−110]の密着層成膜条件、及び[工程−1
40]のTiN層の成膜条件と同様とすることができ
る。
【0065】次に、第2の搬送路39と第1のスパッタ
室60との間のゲートバルブを開き、半導体基板を第2
の搬送路39に搬出する。そして、第2の搬送路39と
第1のスパッタ室60との間のゲートバルブを閉じ、第
2の搬送路39と第2のスパッタ室63との間のゲート
バルブを開き、半導体基板を第2のスパッタ室63に搬
入した後、第2の搬送路39と第2のスパッタ室63と
の間のゲートバルブを閉じる。
【0066】そして、下地金属層20の上に、厚さ0.
5μmのAl−0.5%Cuから成る配線材料層21を
スパッタ法にて成膜する(図8の(A)参照)。配線材
料層21のスパッタ条件を以下に例示する。尚、図にお
いては、下地金属層20を1層で表した。 配線材料層のスパッタ条件 使用ガス:Ar=100sccm 圧力 :0.4Pa DCパワー:20kW 基板加熱温度:400゜C
【0067】実施例2における基板加熱温度は実施例1
よりも高い。配線材料層21に対して高圧リフロー処理
を行う場合、高圧ガスによって配線材料層21を開口部
13に押し込む。そのためには、図8の(A)に示すよ
うに、成膜後の配線材料層21の形状は、開口部13内
にボイド22が残り、配線材料層21が開口部13の上
部を塞ぐブリッジ形状となることが好ましい。もしも、
成膜後、配線材料層が図10に示すような形状となって
いたのでは、高圧ガスによって配線材料層を確実に開口
部内に押し込むことができなくなる虞があるからであ
る。配線材料層21の成膜時の基板加熱温度を高くし、
配線材料層21を構成するアルミニウム系合金の表面張
力により配線材料層21が変形することによって、この
ようなブリッジ形状を容易に得ることができる。
【0068】[工程−240]配線材料層21の成膜完
了後、高圧リフロー処理を実行する。具体的には、第2
の搬送路39と第2のスパッタ室63との間のゲートバ
ルブを開き、半導体基板を第2の搬送路39に搬出す
る。そして、第2の搬送路39と第2のスパッタ室63
との間のゲートバルブを閉じ、第2の搬送路39と高圧
リフローチャンバー70との間のゲートバルブを開き、
半導体基板を高圧リフローチャンバー70に搬入した
後、第2の搬送路39と高圧リフローチャンバー70と
の間のゲートバルブを閉じる。
【0069】そして、加圧状態で配線材料層21を加熱
する。これによって、開口部13内を配線材料層21で
埋め込み、接続孔23を形成する(図8の(B)参
照)。高圧リフロー処理の条件を以下に例示する。 雰囲気 :アルゴンガス 106Pa以上 基板加熱温度:450゜C 加熱時間 :2分
【0070】下地金属層20の成膜時、配線材料層21
の成膜時、及び高圧リフロー処理時、絶縁層12の温度
が、[工程−210]における絶縁層12の加熱温度
(480゜C)を超えてはならない。絶縁層12の温度
が[工程−210]における絶縁層12の加熱温度を超
えた場合、絶縁層12からのガス放出が生じる虞がある
からである。上記の配線材料層21の成膜条件において
は、絶縁層12上に成膜されつつある配線材料層21の
温度は480゜Cを超えることはない。
【0071】そして、高圧リフローチャンバー70か
ら、第2の搬送路39、第1の搬送路37を経由して、
脱ガス室40A内に置かれたウエハカセットに半導体基
板を収納する。その後、ウエハカセット内に収納されて
いる全ての半導体基板に対して、[工程−220]〜
[工程−240]を繰り返す。これらの処理が完了した
ならば、ローディングチャンバー30から半導体基板を
収納したウエハカセットを系外に搬出する。
【0072】[工程−250]その後、絶縁層12上の
配線材料層21をパターニングして配線を形成する。即
ち、配線材料層21上に、例えばTiNから成る反射防
止膜をスパッタ法にて成膜した後、フォトリソグラフィ
技術及びエッチング技術に基づき、配線材料層21及び
下地金属層20をパターニングして、絶縁層12上に配
線を形成することができる。
【0073】実施例2によれば、[工程−220]以
降、絶縁層12からのガス放出が無いので、高配向性、
高信頼性を有する配線を安定して形成することができ
る。更には、高圧リフロー法に基づき接続孔の形成を安
定して行うことができる。
【0074】以上、本発明を、発明の実施の形態及び好
ましい実施例に基づき説明したが、本発明はこれらに限
定されるものではない。発明の実施の形態にて説明した
本発明のスパッタ装置の構造は例示であり、適宜設計変
更することができる。実施例にて説明した各種の条件や
配線構造も例示であり、適宜変更することができる。
【0075】例えば、実施例2においては高圧リフロー
法にて接続孔の形成を行ったが、配線材料の成膜時のス
パッタ条件における基板加熱温度を適切に設定すること
によって、リフロー法にて接続孔の形成を行うこともで
きる。また、高温スパッタ法にて接続孔を形成すること
もできる。即ち、実施例2の[工程−230]におい
て、半導体基板を適切な温度に加熱しておき、例えばA
l−0.5%Cuから成る配線材料層を下地金属層の上
にスパッタ法にて成膜することによって、絶縁層上(よ
り具体的には、下地金属層上)に成膜された配線材料層
は流動状態となり、開口部内に流れ込む。その結果、配
線材料層を構成するアルミニウム系合金で開口部が埋め
込まれ、接続孔が完成する。配線材料層の高温スパッタ
法によるスパッタ条件を以下に例示する。尚、この場
合、絶縁層の脱ガス処理を行うために、実施例2の[工
程−210]において、絶縁層を480゜Cに加熱す
る。 配線材料層のスパッタ条件 使用ガス:Ar=100sccm 圧力 :0.4Pa DCパワー:20kW 基板加熱温度:470゜C
【0076】あるいは又、実施例1の[工程−110]
において密着層14をスパッタ法にて開口部13内を含
む絶縁層12上に成膜したが、その代わりに、以下に例
示する条件のECR−CVD法にてTiNから成る密着
層を形成することができる。 TiNのECR−CVD条件 使用ガス :TiCl4/H2/N2=20/26
/8sccm マイクロ波パワー:2.8kW 基板RFバイアス:−50W 温度 :420゜C 圧力 :0.12Pa
【0077】
【発明の効果】本発明の半導体装置の配線形成方法にお
いては、特定のガスのガス濃度を検出することによって
脱ガス処理の完了を制御するので、配線形成に要する全
体の時間が長くなることがなく、しかも絶縁層に対して
確実に脱ガス処理を施すことができる。また、脱ガス処
理室とスパッタ室とが分離されたスパッタ装置を使用す
ることによって、絶縁層から放出されたガスによってス
パッタ室内に配設されたターゲットが汚染されることを
防止することができる。更には、搬送路を介して脱ガス
処理室とスパッタ室とを同時に連通させることなく、脱
ガス処理室から搬送路を経由してスパッタ室へと基体を
搬送することによって、絶縁層から放出されたガスが脱
ガス処理室からスパッタ室に流入し、その結果、スパッ
タ室等の内部(特に、ターゲット)がガスによって汚染
されることを一層確実に防止することができる。また、
脱ガス処理室内において、複数の基体に形成された絶縁
層に脱ガス処理を行う(即ち、枚葉方式ではなく、バッ
チ方式を行う)ことで、スループットの低下を防ぐこと
ができる。
【図面の簡単な説明】
【図1】発明の実施の形態1におけるスパッタ装置の概
念図である。
【図2】発明の実施の形態1における脱ガス室の概念図
である。
【図3】発明の実施の形態2におけるスパッタ装置の概
念図である。
【図4】発明の実施の形態2における脱ガス室の概念図
である。
【図5】実施例1の半導体装置の配線形成方法を説明す
るための基体等の模式的な一部断面図である。
【図6】図5に引き続き、実施例1の半導体装置の配線
形成方法を説明するための基体等の模式的な一部断面図
である。
【図7】実施例2の半導体装置の配線形成方法を説明す
るための基体等の模式的な一部断面図である。
【図8】図7に引き続き、実施例2の半導体装置の配線
形成方法を説明するための基体等の模式的な一部断面図
である。
【図9】ストレスマイグレーションの対策である積層メ
タル構造を有する配線の模式的な一部断面図である。
【図10】高圧リフロー法にて配線材料層を確実に開口
部内に押し込むことができなくなる場合の配線材料層の
模式的な一部断面図である。
【図11】絶縁層を加熱したときの、絶縁層からの水分
の放出状態を示すチャートである。
【図12】コリメートスパッタ法を説明するための、ス
パッタ装置の概念図及びコリメータの模式的な斜視図で
ある。
【符号の説明】
10・・・下層絶縁層、11・・・下層配線層、12・
・・絶縁層、13・・・開口部、14・・・密着層、1
5,23・・・接続孔、16,20・・・下地金属層、
17,21・・・配線材料層、22・・・ボイド、3
0,30A,30B・・・ローディングチャンバー、3
1,35,37,39・・・搬送路、32,38・・・
冷却ステージ、33,36,41,43,51,71・
・・ターボ分子ポンプ、34・・・配管、40,40A
・・・脱ガス室、42・・・四重極質量分析計、44・
・・ランプヒーター、45・・・ステージ、46・・・
ヒーター、50・・・スパッタエッチクリーニングチャ
ンバー、60,63・・・スパッタ室、61,64・・
・カソード、62,65・・・クライオポンプ、70・
・・高圧リフローチャンバー

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】(イ)基体上に絶縁層を形成する工程と、 (ロ)絶縁層を加熱して、絶縁層の脱ガス処理を行う工
    程と、 (ハ)絶縁層上にスパッタ法にて配線材料層を形成する
    工程と、 (ニ)絶縁層上の該配線材料層をパターニングして配線
    を形成する工程、から成り、 前記工程(ロ)において、脱ガス処理中に雰囲気の特定
    のガスのガス濃度を検出し、ガス濃度が規定値以下にな
    ったならば脱ガス処理を終了することを特徴とする半導
    体装置の配線形成方法。
  2. 【請求項2】前記工程(イ)において、基体上に絶縁層
    を形成した後、該絶縁層に開口部を形成し、 前記工程(ハ)において、該開口部内を含む絶縁層上に
    スパッタ法にて配線材料層を形成した後、配線材料層を
    加熱することによって該開口部内を配線材料層で埋め込
    むことを特徴とする請求項1に記載の半導体装置の配線
    形成方法。
  3. 【請求項3】加圧状態で、配線材料層を加熱することを
    特徴とする請求項2に記載の半導体装置の配線形成方
    法。
  4. 【請求項4】前記工程(イ)において、基体上に絶縁層
    を形成した後、該絶縁層に開口部を形成し、 前記工程(ハ)において、該開口部内を含む絶縁層上に
    スパッタ法にて配線材料層を形成中に、配線材料層を加
    熱することによって該開口部内を配線材料層で埋め込む
    ことを特徴とする請求項1に記載の半導体装置の配線形
    成方法。
  5. 【請求項5】前記工程(ロ)と工程(ハ)の間で、絶縁
    層の表面をエッチクリーニングすることを特徴とする請
    求項1に記載の半導体装置の配線形成方法。
  6. 【請求項6】前記工程(ロ)における絶縁層の加熱温度
    は、前記工程(ハ)におけるスパッタ法にて配線材料層
    を形成する際の絶縁層の温度よりも高いことを特徴とす
    る請求項1に記載の半導体装置の配線形成方法。
  7. 【請求項7】前記工程(ロ)の終了から前記工程(ハ)
    の開始まで、基体を真空中に保持することを特徴とする
    請求項1に記載の半導体装置の配線形成方法。
  8. 【請求項8】前記工程(ロ)の脱ガス処理を行うための
    脱ガス処理室、前記工程(ハ)を行うためのスパッタ
    室、及び該脱ガス室と該スパッタ室とを結ぶ搬送路を備
    えたスパッタ装置を用いることを特徴とする請求項7に
    記載の半導体装置の配線形成方法。
  9. 【請求項9】搬送路を介して脱ガス処理室とスパッタ室
    とを同時に連通させることなく、脱ガス処理室から搬送
    路を経由してスパッタ室へと基体を搬送することを特徴
    とする請求項8に記載の半導体装置の配線形成方法。
  10. 【請求項10】脱ガス処理室内において、複数の基体に
    形成された絶縁層に脱ガス処理を行うことを特徴とする
    請求項8に記載の半導体装置の配線形成方法。
  11. 【請求項11】(イ)基体上に形成された絶縁層を加熱
    して絶縁層の脱ガス処理を行うための脱ガス処理室、 (ロ)絶縁層から放出されるガスを検出するための、該
    脱ガス室に配設された検出装置、 (ハ)絶縁層上にスパッタ法にて配線材料層を形成する
    ためのスパッタ室、 (ニ)真空に保持された、該脱ガス室と該スパッタ室と
    を結ぶ搬送路、及び、 (ホ)該搬送路と脱ガス室との間、及び該搬送路とスパ
    ッタ室との間のそれぞれに配設されたゲートバルブであ
    って、一方のゲートバルブが開状態のとき他方のゲート
    バルブは閉状態に制御されるゲートバルブ、を備えたこ
    とを特徴とするスパッタ装置。
  12. 【請求項12】絶縁層から放出されたガス濃度の前記検
    出装置による検出結果に基づき、搬送路と脱ガス室との
    間に配設された前記ゲートバルブの開閉を制御すること
    を特徴とする請求項11に記載のスパッタ装置。
  13. 【請求項13】加圧状態で、絶縁層上に形成された配線
    材料層を加熱するための高圧リフロー室を更に備えてい
    ることを特徴とする請求項11に記載のスパッタ装置。
  14. 【請求項14】絶縁層の表面をエッチクリーニングする
    ためのスパッタエッチクリーニングチャンバーを更に備
    えていることを特徴とする請求項11に記載のスパッタ
    装置。
  15. 【請求項15】前記脱ガス室において、複数の基体に形
    成された絶縁層の脱ガス処理を行うことを特徴とする請
    求項11に記載のスパッタ装置。
JP10837896A 1996-04-04 1996-04-04 半導体装置の配線形成方法及びスパッタ装置 Pending JPH09275139A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10837896A JPH09275139A (ja) 1996-04-04 1996-04-04 半導体装置の配線形成方法及びスパッタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10837896A JPH09275139A (ja) 1996-04-04 1996-04-04 半導体装置の配線形成方法及びスパッタ装置

Publications (1)

Publication Number Publication Date
JPH09275139A true JPH09275139A (ja) 1997-10-21

Family

ID=14483261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10837896A Pending JPH09275139A (ja) 1996-04-04 1996-04-04 半導体装置の配線形成方法及びスパッタ装置

Country Status (1)

Country Link
JP (1) JPH09275139A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383914B1 (en) 1998-12-21 2002-05-07 Nec Corporation Method of manufacturing an aluminum interconnect structure of a semiconductor device having <111> orientation
JP2002141352A (ja) * 2000-11-01 2002-05-17 Ulvac Japan Ltd 熱処理方法
US6723641B2 (en) 2001-12-12 2004-04-20 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device and method of determining film formation time, chamber, chemical vapor deposition apparatus and boat thereof, etching apparatus, and film formation process system
JP2006517061A (ja) * 2003-02-04 2006-07-13 ティーガル コーポレイション 多孔性低k誘電体膜上への不透過性膜の堆積方法
JP2006228990A (ja) * 2005-02-17 2006-08-31 Toshiba Corp 半導体装置の製造方法、及び製造装置
JP2011142221A (ja) * 2010-01-07 2011-07-21 Yamaha Corp 半導体装置の製造方法
CN102725843A (zh) * 2009-11-17 2012-10-10 Oc欧瑞康巴尔斯公司 用于处理基材的装置与方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383914B1 (en) 1998-12-21 2002-05-07 Nec Corporation Method of manufacturing an aluminum interconnect structure of a semiconductor device having <111> orientation
JP2002141352A (ja) * 2000-11-01 2002-05-17 Ulvac Japan Ltd 熱処理方法
JP4522569B2 (ja) * 2000-11-01 2010-08-11 株式会社アルバック 熱処理方法
US6723641B2 (en) 2001-12-12 2004-04-20 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device and method of determining film formation time, chamber, chemical vapor deposition apparatus and boat thereof, etching apparatus, and film formation process system
JP2006517061A (ja) * 2003-02-04 2006-07-13 ティーガル コーポレイション 多孔性低k誘電体膜上への不透過性膜の堆積方法
JP2006228990A (ja) * 2005-02-17 2006-08-31 Toshiba Corp 半導体装置の製造方法、及び製造装置
CN102725843A (zh) * 2009-11-17 2012-10-10 Oc欧瑞康巴尔斯公司 用于处理基材的装置与方法
JP2013511145A (ja) * 2009-11-17 2013-03-28 オーツェー・エリコン・バルザース・アーゲー 基板処理装置及びその方法
CN104091777A (zh) * 2009-11-17 2014-10-08 Oc欧瑞康巴尔斯公司 用于处理基材的设备
US9627324B2 (en) 2009-11-17 2017-04-18 Evatec Ag Apparatus and method for processing a substrate
JP2011142221A (ja) * 2010-01-07 2011-07-21 Yamaha Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US20070026673A1 (en) Semiconductor device having a multilayer interconnection structure and fabrication process thereof
US4988423A (en) Method for fabricating interconnection structure
TWI467044B (zh) CVD-Ru film formation method and manufacturing method of semiconductor device
JPH08264530A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JPH1064908A (ja) 半導体装置の配線形成方法及びスパッタ装置
JP2010021447A (ja) 成膜方法及び処理システム
WO2012133400A1 (ja) Cu配線の形成方法
US7294241B2 (en) Method to form alpha phase Ta and its application to IC manufacturing
US20030027427A1 (en) Integrated system for oxide etching and metal liner deposition
US6306761B1 (en) Method of manufacturing semiconductor device
JP2000183168A (ja) 半導体装置の配線構造及びその形成方法
JPH10125782A (ja) 半導体装置の製造方法
US8470390B2 (en) Oxidation-free copper metallization process using in-situ baking
US20100184286A1 (en) Method for manufacturing semiconductor device
JPH07105441B2 (ja) 半導体装置の製造方法
US6908865B2 (en) Method and apparatus for cleaning substrates
TWI727085B (zh) 基板處理方法
JPH09275139A (ja) 半導体装置の配線形成方法及びスパッタ装置
KR100560666B1 (ko) 반도체 소자 제조용 금속막 증착 시스템 및 그 운용 방법
US5716869A (en) Method of forming a wiring layer of a semiconductor device using reflow process
US11682639B2 (en) Semiconductor device and method of forming the same
US6265310B1 (en) Method of forming contact holes on a semiconductor surface
JPH08186175A (ja) 半導体装置の配線形成方法及び成膜装置
KR100434188B1 (ko) 장벽 금속층 적층 방법
JP3471266B2 (ja) 半導体装置の製造方法および半導体装置