JPH09237833A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09237833A JPH09237833A JP4322896A JP4322896A JPH09237833A JP H09237833 A JPH09237833 A JP H09237833A JP 4322896 A JP4322896 A JP 4322896A JP 4322896 A JP4322896 A JP 4322896A JP H09237833 A JPH09237833 A JP H09237833A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- contact hole
- film
- layer
- ecr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 ＥＣＲ−ＳｉＯ2 膜からなる層間絶縁膜の耐
水性を向上させることを課題とする。 【解決手段】 下層金属配線３上にＥＣＲプラズマＣＶ
Ｄ法により酸化シリコン膜からなる層間絶縁膜４を形成
し、フォトレジストをマスクとしてエッチングによりコ
ンタクトホール６を形成し、フォトレジストを酸素プラ
ズマ又はオゾンて処理して除去し、シリル化剤により処
理してコンタクトホール内の下層金属配線３と層間絶縁
膜４の表面にシリル化層７を形成し、次いでコンタクト
ホール内の下層金属配線３の表面のシリル化層７を除去
した後、層間絶縁膜４上に上層金属配線８を形成するこ
とを特徴とする。
水性を向上させることを課題とする。 【解決手段】 下層金属配線３上にＥＣＲプラズマＣＶ
Ｄ法により酸化シリコン膜からなる層間絶縁膜４を形成
し、フォトレジストをマスクとしてエッチングによりコ
ンタクトホール６を形成し、フォトレジストを酸素プラ
ズマ又はオゾンて処理して除去し、シリル化剤により処
理してコンタクトホール内の下層金属配線３と層間絶縁
膜４の表面にシリル化層７を形成し、次いでコンタクト
ホール内の下層金属配線３の表面のシリル化層７を除去
した後、層間絶縁膜４上に上層金属配線８を形成するこ
とを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関する。更に詳しくは、本発明は、２層以上の金
属配線を有し、ＥＣＲプラズマＣＶＤ法により形成され
た酸化シリコン膜を金属配線間の絶縁膜に使用した半導
体装置におけるコンタクトホールの形成技術に関する。
方法に関する。更に詳しくは、本発明は、２層以上の金
属配線を有し、ＥＣＲプラズマＣＶＤ法により形成され
た酸化シリコン膜を金属配線間の絶縁膜に使用した半導
体装置におけるコンタクトホールの形成技術に関する。
【０００２】
【従来の技術】層間絶縁膜に設けられたコンタクトホー
ルを介して上層金属配線と下層金属配線を電気的に接続
する場合、層間絶縁膜に含まれる水分は金属配線を腐食
し、その抵抗を増大させることから、低減させることが
望まれている。低減の方法として、金属配線の加工後、
酸化膜を形成し、その表面に耐水性の処理を行う方法が
知られている。しかし、その処理までの間に吸湿する可
能性がある。またケミカルメカニカルポリッシング（Ｃ
ＭＰ）技術を使用する場合、表面の処理だけでは不十分
で、内部にわたり耐水性をもたせる必要がある。ここ
で、一般にＥＣＲプラズマＣＶＤ酸化膜（以下、ＥＣＲ
−ＳｉＯ2 膜と称する）は他の方法で形成した酸化膜に
比べて、膜中にＳｉ−Ｈ結合が多数存在するので、水分
の拡散バリアとして有効である。このため、金属配線間
の層間絶縁膜にはＥＣＲ−ＳｉＯ2 膜が優れている。
ルを介して上層金属配線と下層金属配線を電気的に接続
する場合、層間絶縁膜に含まれる水分は金属配線を腐食
し、その抵抗を増大させることから、低減させることが
望まれている。低減の方法として、金属配線の加工後、
酸化膜を形成し、その表面に耐水性の処理を行う方法が
知られている。しかし、その処理までの間に吸湿する可
能性がある。またケミカルメカニカルポリッシング（Ｃ
ＭＰ）技術を使用する場合、表面の処理だけでは不十分
で、内部にわたり耐水性をもたせる必要がある。ここ
で、一般にＥＣＲプラズマＣＶＤ酸化膜（以下、ＥＣＲ
−ＳｉＯ2 膜と称する）は他の方法で形成した酸化膜に
比べて、膜中にＳｉ−Ｈ結合が多数存在するので、水分
の拡散バリアとして有効である。このため、金属配線間
の層間絶縁膜にはＥＣＲ−ＳｉＯ2 膜が優れている。
【０００３】金属配線間の絶縁膜にＥＣＲ−ＳｉＯ2 膜
を用いて、ＣＭＰ技術によって平坦化した後に、上下金
属配線間の接続孔（以下、コンタクトホールと称する）
を形成する場合の概略工程断面を図２に示す。図２中、
１１は半導体基板、１２はシリコン酸化膜、１３は下層
金属配線、１４はＥＣＲ−ＳｉＯ2 膜、１５はフォトレ
ジスト、１６はコンタクトホール、１８は上層金属配線
を示す。
を用いて、ＣＭＰ技術によって平坦化した後に、上下金
属配線間の接続孔（以下、コンタクトホールと称する）
を形成する場合の概略工程断面を図２に示す。図２中、
１１は半導体基板、１２はシリコン酸化膜、１３は下層
金属配線、１４はＥＣＲ−ＳｉＯ2 膜、１５はフォトレ
ジスト、１６はコンタクトホール、１８は上層金属配線
を示す。
【０００４】図２（ａ）〜（ｃ）の工程断面図に示され
る通り、図２（ｃ）でフォトレジスト１５を用いてパタ
ーニングした後、ドライエッチング技術を用いてコンタ
クトホールが形成される。その後、このフォトレジスト
１５は、酸素プラズマ又はオゾンによってアッシング
（灰化）処理され、続いてアルミ系合金のスパッター
（バリアメタルがある場合には、スパッター又はＣＶＤ
法でアルミ系合金の下にバリアメタルが形成される）で
金属配線を形成している。
る通り、図２（ｃ）でフォトレジスト１５を用いてパタ
ーニングした後、ドライエッチング技術を用いてコンタ
クトホールが形成される。その後、このフォトレジスト
１５は、酸素プラズマ又はオゾンによってアッシング
（灰化）処理され、続いてアルミ系合金のスパッター
（バリアメタルがある場合には、スパッター又はＣＶＤ
法でアルミ系合金の下にバリアメタルが形成される）で
金属配線を形成している。
【０００５】ところが、図２（ｃ）及び（ｄ）の工程
で、フォトレジストのアッシング処理により、ＥＣＲ−
ＳｉＯ2 膜の表面及びコンタクトホールの側壁のＳｉ−
Ｈ基が酸化されてＳｉ−ＯＨ基に変換され、水分吸着が
増大化する。その結果ＥＣＲ−ＳｉＯ2 膜の水分バリア
能力が劣化する。この水分は金属配線を腐食し、その部
分で抵抗を増大させる。ここで、特にコンタクトホール
の直径が小さくなると、コンタクトホールの抵抗が無視
できないほど増大するという問題があった。そのため何
らかの改善策が望まれていた。
で、フォトレジストのアッシング処理により、ＥＣＲ−
ＳｉＯ2 膜の表面及びコンタクトホールの側壁のＳｉ−
Ｈ基が酸化されてＳｉ−ＯＨ基に変換され、水分吸着が
増大化する。その結果ＥＣＲ−ＳｉＯ2 膜の水分バリア
能力が劣化する。この水分は金属配線を腐食し、その部
分で抵抗を増大させる。ここで、特にコンタクトホール
の直径が小さくなると、コンタクトホールの抵抗が無視
できないほど増大するという問題があった。そのため何
らかの改善策が望まれていた。
【０００６】上記問題を解決する技術として、特開平３
−１２４０４８号公報に記載の技術が挙げられる。この
公報では層間絶縁膜としてＳＯＧを使用している。より
具体的には、ＳＯＧを用いた層間絶縁膜にコンタクトホ
ールを形成し、シリル化処理を行って、コンタクトホー
ル側壁のむきだしになっているＳＯＧ表面を疎水性にす
ることにより、ＳＯＧから放出される水分でコンタクト
ホールの抵抗が増大することを抑えている。
−１２４０４８号公報に記載の技術が挙げられる。この
公報では層間絶縁膜としてＳＯＧを使用している。より
具体的には、ＳＯＧを用いた層間絶縁膜にコンタクトホ
ールを形成し、シリル化処理を行って、コンタクトホー
ル側壁のむきだしになっているＳＯＧ表面を疎水性にす
ることにより、ＳＯＧから放出される水分でコンタクト
ホールの抵抗が増大することを抑えている。
【０００７】
【発明が解決しようとする課題】しかしながら、ＳＯＧ
はもともとその材料に起因又は焼成反応で副生した水分
が膜中に含有されており、この水分がコンタクトホール
の底面の金属表面を酸化することによって、コンタクト
ホール抵抗が増大する。従って、この公報によるシリル
化の効果は、ＳＯＧ内部の水分の外部への拡散バリアと
して作用している点にある。つまり、ＳＯＧに含有され
た水分が、トランジスタ領域に達すると、トランジスタ
のホットキャリア耐性が劣化する等の諸問題が発生する
ので、例えば別途ＳｉＮ膜のような水分バリアの導入が
不可欠となる。更に、アルミ合金系金属の表面（コンタ
クトホール表面）にも抵抗を上げるシリル基が残るた
め、抵抗を下げるための改善が必要となる。
はもともとその材料に起因又は焼成反応で副生した水分
が膜中に含有されており、この水分がコンタクトホール
の底面の金属表面を酸化することによって、コンタクト
ホール抵抗が増大する。従って、この公報によるシリル
化の効果は、ＳＯＧ内部の水分の外部への拡散バリアと
して作用している点にある。つまり、ＳＯＧに含有され
た水分が、トランジスタ領域に達すると、トランジスタ
のホットキャリア耐性が劣化する等の諸問題が発生する
ので、例えば別途ＳｉＮ膜のような水分バリアの導入が
不可欠となる。更に、アルミ合金系金属の表面（コンタ
クトホール表面）にも抵抗を上げるシリル基が残るた
め、抵抗を下げるための改善が必要となる。
【０００８】また、ＥＣＲ法以外のＣＶＤ法によりＢＰ
ＳＧやＰＳＧを層間絶縁膜として用いる場合、吸湿しな
いようヘキサメチルジシラザン（ＨＭＤＳ）処理を行う
ことが、特開平４−７３９５３号及び特開平６−１６９
０２１号公報に開示されている。しかし、これら公報で
は、水分はいずれかの工程で層間絶縁膜に吸湿され、吸
湿によるホットキャリア耐性の劣化は改善されていな
い。
ＳＧやＰＳＧを層間絶縁膜として用いる場合、吸湿しな
いようヘキサメチルジシラザン（ＨＭＤＳ）処理を行う
ことが、特開平４−７３９５３号及び特開平６−１６９
０２１号公報に開示されている。しかし、これら公報で
は、水分はいずれかの工程で層間絶縁膜に吸湿され、吸
湿によるホットキャリア耐性の劣化は改善されていな
い。
【０００９】特に、特開平４−７３９５３号公報では、
ＨＭＤＳは塗布されている。そのため、この塗布工程と
コンタクトホール等の加工工程は別の装置で行う必要が
ある。従って、生産工程ではこの処理間の待機時間で層
間絶縁膜が水分を吸収してしまう恐れがあった。また、
この公報でのＣＶＤ法で形成された層間絶縁膜は、水分
を分子吸着しているのでコンタクトホール内の下層金属
配線の酸化を防ぐことが困難である。
ＨＭＤＳは塗布されている。そのため、この塗布工程と
コンタクトホール等の加工工程は別の装置で行う必要が
ある。従って、生産工程ではこの処理間の待機時間で層
間絶縁膜が水分を吸収してしまう恐れがあった。また、
この公報でのＣＶＤ法で形成された層間絶縁膜は、水分
を分子吸着しているのでコンタクトホール内の下層金属
配線の酸化を防ぐことが困難である。
【００１０】
【課題を解決するための手段】上記従来技術では、ＥＣ
Ｒ−ＳｉＯ2 膜はコンタクトホールのエッチング後のレ
ジスト除去工程において、アッシング処理に使用される
酸素プラズマ又はオゾンにより膜中のＳｉ−Ｈ基が酸化
されてＳｉ−ＯＨ基に変換されている。このことは水分
バリア能力の低下を意味しており、大気中の水分の吸着
によって、素子特性の低下が懸念される。これに対し
て、本発明の発明者は、アッシング処理によってＥＣＲ
−ＳｉＯ2 膜表面のＳｉ−Ｈ基がＳｉ−ＯＨ基に変換さ
れた場合であっても、ＥＣＲ−ＳｉＯ2 膜への水分の吸
着を防止し、最終的に半導体装置のホットキャリア耐性
劣化などの素子特性の劣化を防止しうる製造方法を見い
だし本発明に至った。
Ｒ−ＳｉＯ2 膜はコンタクトホールのエッチング後のレ
ジスト除去工程において、アッシング処理に使用される
酸素プラズマ又はオゾンにより膜中のＳｉ−Ｈ基が酸化
されてＳｉ−ＯＨ基に変換されている。このことは水分
バリア能力の低下を意味しており、大気中の水分の吸着
によって、素子特性の低下が懸念される。これに対し
て、本発明の発明者は、アッシング処理によってＥＣＲ
−ＳｉＯ2 膜表面のＳｉ−Ｈ基がＳｉ−ＯＨ基に変換さ
れた場合であっても、ＥＣＲ−ＳｉＯ2 膜への水分の吸
着を防止し、最終的に半導体装置のホットキャリア耐性
劣化などの素子特性の劣化を防止しうる製造方法を見い
だし本発明に至った。
【００１１】かくして本発明によれば、少なくとも下層
金属配線、層間絶縁膜、上層金属配線、及び下層金属配
線と上層金属配線とを接続するためのコンタクトホール
を有する半導体装置の製造方法であって、下層金属配線
上にＥＣＲプラズマＣＶＤ法により酸化シリコン膜から
なる層間絶縁膜を形成し、フォトレジストをマスクとし
てエッチングによりコンタクトホールを形成し、フォト
レジストを酸素プラズマ又はオゾンて処理して除去し、
シリル化剤により処理してコンタクトホール内の下層金
属配線と層間絶縁膜の表面にシリル化層を形成し、次い
でコンタクトホール内の下層金属配線の表面のシリル化
層を除去した後、層間絶縁膜上に上層金属配線を形成す
ることを特徴とする半導体装置の製造方法が提供され
る。
金属配線、層間絶縁膜、上層金属配線、及び下層金属配
線と上層金属配線とを接続するためのコンタクトホール
を有する半導体装置の製造方法であって、下層金属配線
上にＥＣＲプラズマＣＶＤ法により酸化シリコン膜から
なる層間絶縁膜を形成し、フォトレジストをマスクとし
てエッチングによりコンタクトホールを形成し、フォト
レジストを酸素プラズマ又はオゾンて処理して除去し、
シリル化剤により処理してコンタクトホール内の下層金
属配線と層間絶縁膜の表面にシリル化層を形成し、次い
でコンタクトホール内の下層金属配線の表面のシリル化
層を除去した後、層間絶縁膜上に上層金属配線を形成す
ることを特徴とする半導体装置の製造方法が提供され
る。
【００１２】
【発明の実施の形態】まず、本発明の半導体装置は通常
半導体基板上に形成される。本発明に使用できる半導体
基板としては、シリコンだけでなく、ＡｓＧａ等の化合
物半導体等が挙げられる。この半導体基板上には、素子
分離領域、ソース・ドレイン領域、ゲート電極等が予め
形成されていてもよい。
半導体基板上に形成される。本発明に使用できる半導体
基板としては、シリコンだけでなく、ＡｓＧａ等の化合
物半導体等が挙げられる。この半導体基板上には、素子
分離領域、ソース・ドレイン領域、ゲート電極等が予め
形成されていてもよい。
【００１３】次に、下層金属配線に使用できる材料は、
特に限定されず、当該分野で通常使用される金属が使用
できる。具体的には、アルミニウム、アルミニウム合金
等が挙げられる。また、下層金属配線の形成方法は、特
に限定されず、例えば、スパッター法、ＣＶＤ法等が挙
げられる。更に、下層金属配線は、所望の形状にパター
ンニングされていてもよい。パターンニングは公知のフ
ォトリソグラフィ技術とドライエッチング技術を用いる
ことにより行うことができる。なお、本発明は、下層金
属配線にアルミ合金を使用し、塩素系ガスでエッチング
する場合、アルミ合金表面に付着又は導入されるエッチ
ング種Ｃｌに起因するアルミ合金の腐食を低減すること
ができるという効果を有している。
特に限定されず、当該分野で通常使用される金属が使用
できる。具体的には、アルミニウム、アルミニウム合金
等が挙げられる。また、下層金属配線の形成方法は、特
に限定されず、例えば、スパッター法、ＣＶＤ法等が挙
げられる。更に、下層金属配線は、所望の形状にパター
ンニングされていてもよい。パターンニングは公知のフ
ォトリソグラフィ技術とドライエッチング技術を用いる
ことにより行うことができる。なお、本発明は、下層金
属配線にアルミ合金を使用し、塩素系ガスでエッチング
する場合、アルミ合金表面に付着又は導入されるエッチ
ング種Ｃｌに起因するアルミ合金の腐食を低減すること
ができるという効果を有している。
【００１４】次いで、下層金属配線上には、ＥＣＲプラ
ズマＣＶＤ法により酸化シリコン膜（ＥＣＲ−ＳｉＯ2
膜）からなる層間絶縁膜が形成される。このＥＣＲ−Ｓ
ｉＯ 2 膜は、そのまま使用してもよいが、後の工程にお
ける段差被覆性を改善するために、平坦化しておくこと
が好ましい。平坦化の方法としては、例えば、ケミカル
メカニカルポリッシング（ＣＭＰ）技術が挙げられる。
なお、ＥＣＲ−ＳｉＯ 2 膜は、平坦化後において、０．
１〜０．６μｍの厚さを有することが好ましい。
ズマＣＶＤ法により酸化シリコン膜（ＥＣＲ−ＳｉＯ2
膜）からなる層間絶縁膜が形成される。このＥＣＲ−Ｓ
ｉＯ 2 膜は、そのまま使用してもよいが、後の工程にお
ける段差被覆性を改善するために、平坦化しておくこと
が好ましい。平坦化の方法としては、例えば、ケミカル
メカニカルポリッシング（ＣＭＰ）技術が挙げられる。
なお、ＥＣＲ−ＳｉＯ 2 膜は、平坦化後において、０．
１〜０．６μｍの厚さを有することが好ましい。
【００１５】ＥＣＲ−ＳｉＯ2 膜形成のために、以下の
条件が挙げられる。まず、原料は、ＳｉＨ4 、Ｓｉ
Ｆ4 、Ｓｉ2 Ｈ6 、Ｓｉ2 Ｆ6 等の水素又はハロゲンを
含むシリコン化合物と、酸素との組み合わせが使用でき
る。また、ＥＣＲプラズマＣＶＤ法は、マイクロ波出力
１５００〜２５００ｗ、バイアス出力５００〜１５００
Ｗ、ガス圧０．５〜５ｍＴｏｒｒ、温度５０〜１００℃
で行うことができる。
条件が挙げられる。まず、原料は、ＳｉＨ4 、Ｓｉ
Ｆ4 、Ｓｉ2 Ｈ6 、Ｓｉ2 Ｆ6 等の水素又はハロゲンを
含むシリコン化合物と、酸素との組み合わせが使用でき
る。また、ＥＣＲプラズマＣＶＤ法は、マイクロ波出力
１５００〜２５００ｗ、バイアス出力５００〜１５００
Ｗ、ガス圧０．５〜５ｍＴｏｒｒ、温度５０〜１００℃
で行うことができる。
【００１６】次に、上記層間絶縁膜には、下層金属配線
と後に形成される上層金属配線とを接続するためのコン
タクトホールが形成される。コンタクトホールの形成方
法は、公知の方法を使用することができる。例えば、フ
ォトレジストを層間絶縁膜上に塗布し、コンタクトホー
ルを形成するべき領域のみを露光し、更に現像し、該領
域を除去することによりフォトレジストマスクを形成す
る。次いで、このフォトレジストマスクを使用してエッ
チングを行い、層間絶縁膜にコンタクトホールを形成す
る。この後、酸素プラズマ又はオゾンでアッシングする
ことによりフォトレジストを除去すれば、コンタクトホ
ールの形成が終了する。
と後に形成される上層金属配線とを接続するためのコン
タクトホールが形成される。コンタクトホールの形成方
法は、公知の方法を使用することができる。例えば、フ
ォトレジストを層間絶縁膜上に塗布し、コンタクトホー
ルを形成するべき領域のみを露光し、更に現像し、該領
域を除去することによりフォトレジストマスクを形成す
る。次いで、このフォトレジストマスクを使用してエッ
チングを行い、層間絶縁膜にコンタクトホールを形成す
る。この後、酸素プラズマ又はオゾンでアッシングする
ことによりフォトレジストを除去すれば、コンタクトホ
ールの形成が終了する。
【００１７】次いで、下層金属配線と層間絶縁膜はシリ
ル化剤により処理され、下層金属配線と層間絶縁膜の露
出面にシリル化層が形成される。本発明に使用できるシ
リル化剤としては、ヘキサメチルジシラザン（ＨＭＤ
Ｓ）、トリメチルシリルアミン（ＣＨ3）3ＳｉＮＨ2、
トリメチルシラノール（ＣＨ3）3ＳｉＯＨ等が挙げられ
る。シリル化剤による処理は、例えばアッシング装置に
シリル化剤供給手段を接続し、半導体基板を大気に曝す
ことなく続けて８０〜２００℃のシリル化剤雰囲気下で
１０〜６０秒間曝すことが好ましい。
ル化剤により処理され、下層金属配線と層間絶縁膜の露
出面にシリル化層が形成される。本発明に使用できるシ
リル化剤としては、ヘキサメチルジシラザン（ＨＭＤ
Ｓ）、トリメチルシリルアミン（ＣＨ3）3ＳｉＮＨ2、
トリメチルシラノール（ＣＨ3）3ＳｉＯＨ等が挙げられ
る。シリル化剤による処理は、例えばアッシング装置に
シリル化剤供給手段を接続し、半導体基板を大気に曝す
ことなく続けて８０〜２００℃のシリル化剤雰囲気下で
１０〜６０秒間曝すことが好ましい。
【００１８】上記シリル化剤による処理は、以下の如き
作用を有する。即ち、ＥＣＲ−ＳｉＯ2 膜は、膜中にＳ
ｉ−Ｈ基を有しており、次の反応により水分バリアとし
ての能力を示す。 Ｓｉ−Ｈ ＋ Ｈ2 Ｏ → Ｓｉ−ＯＨ ＋ Ｈ2 （１） Ｓｉ−Ｈ ＋ Ｓｉ−ＯＨ → Ｓｉ−Ｏ−Ｓｉ ＋ Ｈ2 （２） しかしながら、コンタクトホールのエッチング後のフォ
トレジスト除去の際に、酸素プラズマ又はオゾンでアッ
シング処理が施されると、ＥＣＲ−ＳｉＯ2 膜の表面及
びコンタクトホールの側壁のＳｉ−Ｈ基がＳｉ−ＯＨ基
に酸化される。そのため、ＥＣＲ−ＳｉＯ2 膜では、表
面で（１）式の反応が起こらない。よって、ＥＣＲ−Ｓ
ｉＯ2 膜は大気中の水分を吸収し、ＥＣＲ−ＳｉＯ2 膜
の水分バリアとしての能力が劣化することとなる。この
ため本発明では、フォトレジスト除去後の半導体基板を
シリル化剤（例えばＨＭＤＳ）で処理し、ＥＣＲ−Ｓｉ
Ｏ 2 膜の表面及びコンタクトホールの側壁のＳｉ−ＯＨ
基を下記式のように疎水性基で被覆されたシリル化層を
形成することを特徴の１つとする。
作用を有する。即ち、ＥＣＲ−ＳｉＯ2 膜は、膜中にＳ
ｉ−Ｈ基を有しており、次の反応により水分バリアとし
ての能力を示す。 Ｓｉ−Ｈ ＋ Ｈ2 Ｏ → Ｓｉ−ＯＨ ＋ Ｈ2 （１） Ｓｉ−Ｈ ＋ Ｓｉ−ＯＨ → Ｓｉ−Ｏ−Ｓｉ ＋ Ｈ2 （２） しかしながら、コンタクトホールのエッチング後のフォ
トレジスト除去の際に、酸素プラズマ又はオゾンでアッ
シング処理が施されると、ＥＣＲ−ＳｉＯ2 膜の表面及
びコンタクトホールの側壁のＳｉ−Ｈ基がＳｉ−ＯＨ基
に酸化される。そのため、ＥＣＲ−ＳｉＯ2 膜では、表
面で（１）式の反応が起こらない。よって、ＥＣＲ−Ｓ
ｉＯ2 膜は大気中の水分を吸収し、ＥＣＲ−ＳｉＯ2 膜
の水分バリアとしての能力が劣化することとなる。この
ため本発明では、フォトレジスト除去後の半導体基板を
シリル化剤（例えばＨＭＤＳ）で処理し、ＥＣＲ−Ｓｉ
Ｏ 2 膜の表面及びコンタクトホールの側壁のＳｉ−ＯＨ
基を下記式のように疎水性基で被覆されたシリル化層を
形成することを特徴の１つとする。
【００１９】
【化１】
【００２０】この処理により、水分バリア能力の低下し
たＥＣＲ−ＳｉＯ2 膜は、その能力を回復することとな
る。なお、シリル化剤で処理に代えて、水素ガスによる
熱処理又は水素プラズマ処理によって、Ｓｉ−ＯＨ基を
Ｓｉ−Ｈ基に還元することも考えられるが、この処理で
は表面の疎水性の程度が十分ではない。上記シリル化剤
での処理後、更にコンタクトホール内の下層金属配線に
形成されたシリル化層を除去する。シリル化層の除去方
法としては、スパッター処理、水素ガス等の還元性ガス
による加熱処理、水素プラズマ等によるプラズマ処理が
挙げられる。
たＥＣＲ−ＳｉＯ2 膜は、その能力を回復することとな
る。なお、シリル化剤で処理に代えて、水素ガスによる
熱処理又は水素プラズマ処理によって、Ｓｉ−ＯＨ基を
Ｓｉ−Ｈ基に還元することも考えられるが、この処理で
は表面の疎水性の程度が十分ではない。上記シリル化剤
での処理後、更にコンタクトホール内の下層金属配線に
形成されたシリル化層を除去する。シリル化層の除去方
法としては、スパッター処理、水素ガス等の還元性ガス
による加熱処理、水素プラズマ等によるプラズマ処理が
挙げられる。
【００２１】スパッター処理に使用されるガスは、アル
ゴン、水素、Ｈｅ等が挙げられる。一方、還元性ガスに
よる加熱処理は、４００〜８００℃、３０〜９０分間行
うことが好ましい。また、プラズマ処理は、３５０〜４
５０℃、５〜１５Ｔｏｒｒ、５００〜１０００Ｗ、１〜
３０分間行うことが好ましい。
ゴン、水素、Ｈｅ等が挙げられる。一方、還元性ガスに
よる加熱処理は、４００〜８００℃、３０〜９０分間行
うことが好ましい。また、プラズマ処理は、３５０〜４
５０℃、５〜１５Ｔｏｒｒ、５００〜１０００Ｗ、１〜
３０分間行うことが好ましい。
【００２２】上記除去処理のうちダストが発生すること
による歩留りの低下を防止する観点から、水素ガス等の
還元性ガスによる加熱処理及び水素プラズマ等によるプ
ラズマ処理が好ましい。なお、本発明ではシリル化剤で
の処理を気相で行えるので、シリル化層を薄くすること
ができ、前記２方法でも十分除去を行うことができる。
による歩留りの低下を防止する観点から、水素ガス等の
還元性ガスによる加熱処理及び水素プラズマ等によるプ
ラズマ処理が好ましい。なお、本発明ではシリル化剤で
の処理を気相で行えるので、シリル化層を薄くすること
ができ、前記２方法でも十分除去を行うことができる。
【００２３】上記シリル化層の除去は、以下の如き作用
を有する。即ち、シリル化剤での処理によりコンタクト
ホール内の下層金属配線の表面にも下記式の反応により
シリル化層が形成される。
を有する。即ち、シリル化剤での処理によりコンタクト
ホール内の下層金属配線の表面にも下記式の反応により
シリル化層が形成される。
【００２４】
【化２】
【００２５】（式中、Ｍは下層金属配線を構成する金属
元素を示す。） 上記のようにシリル化されたコンタクトホールの下層金
属配線の表面は、コンタクトホールの直径が大きい場
合、比較的影響が小さい。しかしながら、コンタクトホ
ールの直径が０．５μｍ以下となると、以下の問題を生
じることとなる。まず、下層金属配線と上層金属配線の
接触抵抗が大きくなる。更に、コンタクトホール内にお
いて、エレクトロマイグレーション耐性に劣化が生じる
こととなる。本発明では、コンタクトホール内の下層金
属配線表面のシリル化層を除去すると共に下層金属配線
表面の大気からの水分の吸着も防ぐので、これら欠点が
解消される。
元素を示す。） 上記のようにシリル化されたコンタクトホールの下層金
属配線の表面は、コンタクトホールの直径が大きい場
合、比較的影響が小さい。しかしながら、コンタクトホ
ールの直径が０．５μｍ以下となると、以下の問題を生
じることとなる。まず、下層金属配線と上層金属配線の
接触抵抗が大きくなる。更に、コンタクトホール内にお
いて、エレクトロマイグレーション耐性に劣化が生じる
こととなる。本発明では、コンタクトホール内の下層金
属配線表面のシリル化層を除去すると共に下層金属配線
表面の大気からの水分の吸着も防ぐので、これら欠点が
解消される。
【００２６】この後、半導体基板全面に上層金属配線が
積層される。この積層によりコンタクトホールも上層金
属配線で埋まるので、上層金属配線と下層金属配線間の
導通が得られる。上層金属配線は、特に限定されず、当
該分野で通常使用される金属が使用できる。具体的に
は、アルミニウム、アルミニウム合金、ＴｉＮ等が挙げ
られる。なお、本発明は、上層金属配線にアルミ合金を
使用し、塩素系ガスでエッチングする場合、アルミ合金
表面に付着又は導入されるエッチング種Ｃｌに起因する
アルミ合金の腐食を低減することができるという効果を
有している。
積層される。この積層によりコンタクトホールも上層金
属配線で埋まるので、上層金属配線と下層金属配線間の
導通が得られる。上層金属配線は、特に限定されず、当
該分野で通常使用される金属が使用できる。具体的に
は、アルミニウム、アルミニウム合金、ＴｉＮ等が挙げ
られる。なお、本発明は、上層金属配線にアルミ合金を
使用し、塩素系ガスでエッチングする場合、アルミ合金
表面に付着又は導入されるエッチング種Ｃｌに起因する
アルミ合金の腐食を低減することができるという効果を
有している。
【００２７】ここで、上層金属配線の積層方法がスパッ
ター法である場合、シリル化層の除去もスパッター処理
で行い、このスパッター処理を、同じスパッター装置内
で、アルゴン等の不活性ガスを用いて行い、続けて上層
金属配線を積層することが好ましい。また、上層金属配
線が、ＣＶＤ法（特に、減圧ＣＶＤ法）で積層されたＴ
ｉＮ（バリアメタルとしての機能も有する）等の場合、
同じＣＶＤ炉内で、水素ガス等の還元性ガスにより加熱
処理又はプラズマ処理を行い、コンタクトホール内の下
層金属配線表面のシリル化層を還元分解し、続けて上層
金属配線を積層することが好ましい。
ター法である場合、シリル化層の除去もスパッター処理
で行い、このスパッター処理を、同じスパッター装置内
で、アルゴン等の不活性ガスを用いて行い、続けて上層
金属配線を積層することが好ましい。また、上層金属配
線が、ＣＶＤ法（特に、減圧ＣＶＤ法）で積層されたＴ
ｉＮ（バリアメタルとしての機能も有する）等の場合、
同じＣＶＤ炉内で、水素ガス等の還元性ガスにより加熱
処理又はプラズマ処理を行い、コンタクトホール内の下
層金属配線表面のシリル化層を還元分解し、続けて上層
金属配線を積層することが好ましい。
【００２８】上記のように連続して処理することで（即
ち、ｉｎ−ｓｉｔｕ処理）、大気中に半導体基板が曝さ
れないので、上層金属配線と下層金属配線間に接触抵抗
を大きくする物質が形成されることを防ぐことができる
のでより好ましい。なお、本発明における半導体装置
は、少なくとも下層金属配線、層間絶縁膜、上層金属配
線、及び下層金属配線と上層金属配線とを接続するため
のコンタクトホールからなる単位を有していればよい。
従って、これら単位が複数個形成されていてもよい。ま
た、上層金属配線をパターニングする際にも、本発明の
シリル化剤での処理及びシリル化層の除去処理を行うこ
とができる。
ち、ｉｎ−ｓｉｔｕ処理）、大気中に半導体基板が曝さ
れないので、上層金属配線と下層金属配線間に接触抵抗
を大きくする物質が形成されることを防ぐことができる
のでより好ましい。なお、本発明における半導体装置
は、少なくとも下層金属配線、層間絶縁膜、上層金属配
線、及び下層金属配線と上層金属配線とを接続するため
のコンタクトホールからなる単位を有していればよい。
従って、これら単位が複数個形成されていてもよい。ま
た、上層金属配線をパターニングする際にも、本発明の
シリル化剤での処理及びシリル化層の除去処理を行うこ
とができる。
【００２９】
実施例１ シリコンからなる半導体基板１上に素子を形成したの
ち、ＣＶＤ法によりシリコン酸化膜２を形成し、その上
にアルミ合金からなる厚さ０．６μｍの下層金属配線を
スパッター法により形成した。更に、公知のフォトリソ
グラフィー技術とドライエッチング技術を使用して、下
層金属配線を０．５μｍの幅に加工した。ＳｉＨ4 ＋Ｏ
2 の混合ガスを使用した高密度プラズマＣＶＤ法により
ＥＣＲ−ＳｉＯ2 膜４を厚さ２μｍで堆積した（図１
（ａ）参照）。
ち、ＣＶＤ法によりシリコン酸化膜２を形成し、その上
にアルミ合金からなる厚さ０．６μｍの下層金属配線を
スパッター法により形成した。更に、公知のフォトリソ
グラフィー技術とドライエッチング技術を使用して、下
層金属配線を０．５μｍの幅に加工した。ＳｉＨ4 ＋Ｏ
2 の混合ガスを使用した高密度プラズマＣＶＤ法により
ＥＣＲ−ＳｉＯ2 膜４を厚さ２μｍで堆積した（図１
（ａ）参照）。
【００３０】次いで、ＣＭＰ技術によりＥＣＲ−ＳｉＯ
2 膜４を厚さ０．６μｍに平坦化加工した（図１（ｂ）
参照）。次に、フォトレジスト５を厚さ１．１μｍで塗
布し、コンタクトホールを形成する部分を露光し、現像
することによりエッチング用マスクを形成した。このマ
スクを使用して、フルオロカーボン／フルオロハイドロ
カーボン系のガスを使用してドライエッチングを行い、
下層金属配線上にコンタクトホール６を形成した（図１
（ｃ）参照）。
2 膜４を厚さ０．６μｍに平坦化加工した（図１（ｂ）
参照）。次に、フォトレジスト５を厚さ１．１μｍで塗
布し、コンタクトホールを形成する部分を露光し、現像
することによりエッチング用マスクを形成した。このマ
スクを使用して、フルオロカーボン／フルオロハイドロ
カーボン系のガスを使用してドライエッチングを行い、
下層金属配線上にコンタクトホール６を形成した（図１
（ｃ）参照）。
【００３１】上記半導体基板１をエッチング装置内から
大気に曝すことなく、同一チャンバ又は別チャンバ内で
酸素プラズマ又はオゾン、或いはそれらとＨ2 Ｏとの混
合ガスによりフォトレジスト５をアッシングして除去し
た。続いて、半導体基板１を８０〜１００℃程度に加温
したまま、ＨＤＭＳ蒸気に３０秒間曝すことにより表面
をシリル化した（図１（ｄ）参照）。図１（ｄ）中、７
はシリル化層を表す。
大気に曝すことなく、同一チャンバ又は別チャンバ内で
酸素プラズマ又はオゾン、或いはそれらとＨ2 Ｏとの混
合ガスによりフォトレジスト５をアッシングして除去し
た。続いて、半導体基板１を８０〜１００℃程度に加温
したまま、ＨＤＭＳ蒸気に３０秒間曝すことにより表面
をシリル化した（図１（ｄ）参照）。図１（ｄ）中、７
はシリル化層を表す。
【００３２】次いで、半導体基板１をスパッター装置に
置き、真空チャンバー内でＡｒガスを用いてスパッター
処理し、コンタクトホール内の下層金属配線上及びＥＣ
Ｒ−ＳｉＯ2 膜４の表面（コンタクトホールの側壁面は
除く）のシリル化層７を除去した。この後、アルミ合金
からなる上層金属配線８を厚さ０．８μｍでスパッター
法により形成した（図１（ｅ）参照）。
置き、真空チャンバー内でＡｒガスを用いてスパッター
処理し、コンタクトホール内の下層金属配線上及びＥＣ
Ｒ−ＳｉＯ2 膜４の表面（コンタクトホールの側壁面は
除く）のシリル化層７を除去した。この後、アルミ合金
からなる上層金属配線８を厚さ０．８μｍでスパッター
法により形成した（図１（ｅ）参照）。
【００３３】この後、公知の方法により上層金属配線８
を加工し、半導体装置を得た（図１（ｆ）参照）。この
加工に用いたフォトレジストマスク（図示せず）の除去
を、アッシング装置で行い、アッシング後装置内から大
気にウェハを曝すことなく、再びＨＭＤＳで３０秒処理
した。この処理により、上層金属配線８の表面及びＥＣ
Ｒ−ＳｉＯ2 膜４の露出面にシリル化層７が形成される
ので、表面が疎水性になりＥＣＲ−ＳｉＯ2 膜４の水分
バリア能力が回復した。
を加工し、半導体装置を得た（図１（ｆ）参照）。この
加工に用いたフォトレジストマスク（図示せず）の除去
を、アッシング装置で行い、アッシング後装置内から大
気にウェハを曝すことなく、再びＨＭＤＳで３０秒処理
した。この処理により、上層金属配線８の表面及びＥＣ
Ｒ−ＳｉＯ2 膜４の露出面にシリル化層７が形成される
ので、表面が疎水性になりＥＣＲ−ＳｉＯ2 膜４の水分
バリア能力が回復した。
【００３４】上記実施例により、ＥＣＲ−ＳｉＯ2 膜４
の水分バリア能力の劣化が抑制され、半導体装置のホッ
トキャリア耐性等の特性劣化が防止できた。 実施例２ 実施例１と同様にして図１（ｄ）まで行った。続いて、
バリアメタルとしてのＴｉＮを形成するために、半導体
基板をＣＶＤ装置内へ導入して、４５０℃で３０分間加
熱した。この後、大気圧下で水素ガスで処理することに
より、コンタクトホール内の下層金属配線の表面に存在
するシリル化層を還元除去した。
の水分バリア能力の劣化が抑制され、半導体装置のホッ
トキャリア耐性等の特性劣化が防止できた。 実施例２ 実施例１と同様にして図１（ｄ）まで行った。続いて、
バリアメタルとしてのＴｉＮを形成するために、半導体
基板をＣＶＤ装置内へ導入して、４５０℃で３０分間加
熱した。この後、大気圧下で水素ガスで処理することに
より、コンタクトホール内の下層金属配線の表面に存在
するシリル化層を還元除去した。
【００３５】次いで、減圧下で厚さ０．１μｍのＴｉＮ
を堆積した。続いて、公知の方法によりタングステンの
プラグを形成した。次に、アルミ合金からなる上層金属
配線をスパッター法により形成した。この後実施例１と
同様の工程を経ることにより半導体装置を得た。上記実
施例により、水分による装置の電気的特性の劣化を抑制
することができた。
を堆積した。続いて、公知の方法によりタングステンの
プラグを形成した。次に、アルミ合金からなる上層金属
配線をスパッター法により形成した。この後実施例１と
同様の工程を経ることにより半導体装置を得た。上記実
施例により、水分による装置の電気的特性の劣化を抑制
することができた。
【００３６】実施例３ シリル化層の除去を、３９０〜４００℃、９〜１０Ｔｏ
ｒｒ及び４５０〜５００Ｗの条件で１０〜３０分間水素
プラズマ処理したこと以外は、実施例２と同様にして半
導体装置を製造した。この実施例によれば、ＥＣＲ−Ｓ
ｉＯ2 膜４のＳｉ−ＯＨがＳｉ−Ｈに戻るので、ＥＣＲ
−ＳｉＯ2 膜４本来の性質が回復していた。
ｒｒ及び４５０〜５００Ｗの条件で１０〜３０分間水素
プラズマ処理したこと以外は、実施例２と同様にして半
導体装置を製造した。この実施例によれば、ＥＣＲ−Ｓ
ｉＯ2 膜４のＳｉ−ＯＨがＳｉ−Ｈに戻るので、ＥＣＲ
−ＳｉＯ2 膜４本来の性質が回復していた。
【００３７】
【発明の効果】本発明の半導体装置の製造方法によれ
ば、以下の効果が得られる。 １．フォトレジストをアッシングする際の酸素プラズマ
で水分バリア能力が劣化したＥＣＲ−ＳｉＯ2 膜の水分
バリア能力を回復させることができる。従って、水分に
よる素子特性の劣化を防止できる。 ２．アッシング直後にシリル化剤で処理するため、アッ
シングから次工程までの半導体基板の放置時間の管理の
制約が不要となる。 ３．例えば、下層金属配線又は上層金属配線にアルミ合
金を使用し、塩素系ガスでエッチングする場合、アルミ
合金表面に付着又は導入されるエッチング種Ｃｌに起因
するアルミ合金の腐食を低減することができる。
ば、以下の効果が得られる。 １．フォトレジストをアッシングする際の酸素プラズマ
で水分バリア能力が劣化したＥＣＲ−ＳｉＯ2 膜の水分
バリア能力を回復させることができる。従って、水分に
よる素子特性の劣化を防止できる。 ２．アッシング直後にシリル化剤で処理するため、アッ
シングから次工程までの半導体基板の放置時間の管理の
制約が不要となる。 ３．例えば、下層金属配線又は上層金属配線にアルミ合
金を使用し、塩素系ガスでエッチングする場合、アルミ
合金表面に付着又は導入されるエッチング種Ｃｌに起因
するアルミ合金の腐食を低減することができる。
【図１】本発明の半導体装置の製造方法の概略工程断面
図である。
図である。
【図２】従来の半導体装置の製造方法の概略工程断面図
である。
である。
１、１１ 半導体基板 ２、１２ シリコン酸化膜 ３、１３ 下層金属配線 ４、１４ ＥＣＲ−ＳｉＯ2 膜 ５、１５ フォトレジスト ６、１６ コンタクトホール ７ シリル化層 ８、１８ 上層金属配線
Claims (3)
- 【請求項１】 少なくとも下層金属配線、層間絶縁膜、
上層金属配線、及び下層金属配線と上層金属配線とを接
続するためのコンタクトホールを有する半導体装置の製
造方法であって、 下層金属配線上にＥＣＲプラズマＣＶＤ法により酸化シ
リコン膜からなる層間絶縁膜を形成し、フォトレジスト
をマスクとしてエッチングによりコンタクトホールを形
成し、フォトレジストを酸素プラズマ又はオゾンて処理
して除去し、シリル化剤により処理してコンタクトホー
ル内の下層金属配線と層間絶縁膜の表面にシリル化層を
形成し、次いでコンタクトホール内の下層金属配線の表
面のシリル化層を除去した後、層間絶縁膜上に上層金属
配線を形成することを特徴とする半導体装置の製造方
法。 - 【請求項２】 シリル化剤がヘキサメチルジシラザンで
あり、シリル層の除去が加熱下での水素ガス処理又は水
素プラズマ処理であり、上層金属配線がＣＶＤ法により
積層される請求項１記載の半導体装置の製造方法。 - 【請求項３】 フォトレジストの除去とシリル化剤によ
る処理が、同一の装置内で連続で行われる請求項１又は
２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04322896A JP3230182B2 (ja) | 1996-02-29 | 1996-02-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04322896A JP3230182B2 (ja) | 1996-02-29 | 1996-02-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09237833A true JPH09237833A (ja) | 1997-09-09 |
| JP3230182B2 JP3230182B2 (ja) | 2001-11-19 |
Family
ID=12658064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04322896A Expired - Fee Related JP3230182B2 (ja) | 1996-02-29 | 1996-02-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3230182B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531755B1 (en) | 1999-10-15 | 2003-03-11 | Nec Corporation | Semiconductor device and manufacturing method thereof for realizing high packaging density |
| JP2004511896A (ja) * | 2000-06-23 | 2004-04-15 | ハネウェル・インターナショナル・インコーポレーテッド | 誘電フィルム及び材料における疎水性を回復する方法 |
| JP2006124409A (ja) * | 2004-09-30 | 2006-05-18 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| JP2007073914A (ja) * | 2005-09-09 | 2007-03-22 | Rohm Co Ltd | 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置 |
| US7678712B2 (en) | 2005-03-22 | 2010-03-16 | Honeywell International, Inc. | Vapor phase treatment of dielectric materials |
| US7709371B2 (en) | 2003-01-25 | 2010-05-04 | Honeywell International Inc. | Repairing damage to low-k dielectric materials using silylating agents |
| US7915159B2 (en) | 2004-09-15 | 2011-03-29 | Honeywell International Inc. | Treating agent materials |
| US7915181B2 (en) | 2003-01-25 | 2011-03-29 | Honeywell International Inc. | Repair and restoration of damaged dielectric materials and films |
-
1996
- 1996-02-29 JP JP04322896A patent/JP3230182B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531755B1 (en) | 1999-10-15 | 2003-03-11 | Nec Corporation | Semiconductor device and manufacturing method thereof for realizing high packaging density |
| JP2004511896A (ja) * | 2000-06-23 | 2004-04-15 | ハネウェル・インターナショナル・インコーポレーテッド | 誘電フィルム及び材料における疎水性を回復する方法 |
| US7858294B2 (en) | 2000-06-23 | 2010-12-28 | Honeywell International Inc. | Method to restore hydrophobicity in dielectric films and materials |
| US7709371B2 (en) | 2003-01-25 | 2010-05-04 | Honeywell International Inc. | Repairing damage to low-k dielectric materials using silylating agents |
| US7915181B2 (en) | 2003-01-25 | 2011-03-29 | Honeywell International Inc. | Repair and restoration of damaged dielectric materials and films |
| US7915159B2 (en) | 2004-09-15 | 2011-03-29 | Honeywell International Inc. | Treating agent materials |
| US8475666B2 (en) | 2004-09-15 | 2013-07-02 | Honeywell International Inc. | Method for making toughening agent materials |
| JP2006124409A (ja) * | 2004-09-30 | 2006-05-18 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
| US7678712B2 (en) | 2005-03-22 | 2010-03-16 | Honeywell International, Inc. | Vapor phase treatment of dielectric materials |
| JP2007073914A (ja) * | 2005-09-09 | 2007-03-22 | Rohm Co Ltd | 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置 |
| JP4657859B2 (ja) * | 2005-09-09 | 2011-03-23 | ローム株式会社 | 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3230182B2 (ja) | 2001-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3248492B2 (ja) | 半導体装置及びその製造方法 | |
| JP3456391B2 (ja) | 半導体装置の製造方法 | |
| JP4350337B2 (ja) | 半導体装置 | |
| US6284644B1 (en) | IMD scheme by post-plasma treatment of FSG and TEOS oxide capping layer | |
| US7129175B2 (en) | Method of manufacturing semiconductor device | |
| JP3974023B2 (ja) | 半導体装置の製造方法 | |
| JP4012381B2 (ja) | 導電層の剥離を抑制できる半導体素子及びその製造方法 | |
| JP2008529296A (ja) | 半導体デバイスの製造方法 | |
| JP3509510B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001077196A (ja) | 半導体装置の製造方法 | |
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| JP2001144090A (ja) | 半導体装置の製造方法 | |
| JPH0770534B2 (ja) | 半導体装置の製造方法 | |
| JP4567587B2 (ja) | 半導体装置の製造方法 | |
| JP2006517061A (ja) | 多孔性低ｋ誘電体膜上への不透過性膜の堆積方法 | |
| JP3230182B2 (ja) | 半導体装置の製造方法 | |
| JP2000188332A (ja) | 半導体装置及びその製造方法 | |
| JPH06349950A (ja) | 半導体装置及びその製造方法 | |
| JP3781729B2 (ja) | 半導体装置の製造方法 | |
| JP3149739B2 (ja) | 多層配線形成法 | |
| JP3104750B2 (ja) | 半導体装置の製造方法 | |
| JP2001118928A (ja) | 集積回路の製造方法 | |
| TWI539523B (zh) | Semiconductor device manufacturing method and recording medium | |
| JPH10256372A (ja) | 半導体装置の製造方法 | |
| JP2006303422A (ja) | プラズマ処理方法および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |