JPH0770534B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0770534B2 JPH0770534B2 JP5002263A JP226393A JPH0770534B2 JP H0770534 B2 JPH0770534 B2 JP H0770534B2 JP 5002263 A JP5002263 A JP 5002263A JP 226393 A JP226393 A JP 226393A JP H0770534 B2 JPH0770534 B2 JP H0770534B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- spin
- forming
- wiring layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に多層配線のための層間絶縁膜の平坦化法に
関する。
に関し、特に多層配線のための層間絶縁膜の平坦化法に
関する。
【０００２】
【従来の技術】従来、この種の多層配線の形成方法は、
例えば特開昭６４−４７０５３号公報に開示されている
ように、以下のような工程で形成されていた。
例えば特開昭６４−４７０５３号公報に開示されている
ように、以下のような工程で形成されていた。
【０００３】すなわち、図５（ａ）に示すように、半導
体基板５１上にＡｌ−Ｓｉ合金からなる第１層配線５５
を形成する。次に、図５（ｂ）に示すように、全面にＰ
ＳＧからなる第１の絶縁膜５８を常圧ＣＶＤ法により２
００ｎｍの厚さに形成する。続いて、ガラス溶液を５０
００ｒｐｍで回転塗布し、１５０℃で１分間、３００℃
で３０分間のベークを行ない固化させる。さらに、この
ガラス溶液の回転塗布・ベークを２〜３回くり返し、図
５（ｃ）に示すように、配線５５上に厚さ約２００ｎｍ
のガラス塗布膜５１０を形成する。しかる後、反応性イ
オンエッチングにより、図５（ｄ）に示すように、ガラ
ス塗布膜５１０を全面にわたり２００ｎｍエッチングす
る。次に、図５（ｅ）に示すように、全面にＰＳＧから
なる第２の絶縁膜５１１を常圧ＣＶＤ法により、厚さ４
００ｎｍに形成する。続いて、図５（ｆ）に示すよう
に、開孔５１２を形成した後、図５（ｇ）に示すよう
に、第２層配線５１６を形成することによって、２層配
線構造体を形成していた。
体基板５１上にＡｌ−Ｓｉ合金からなる第１層配線５５
を形成する。次に、図５（ｂ）に示すように、全面にＰ
ＳＧからなる第１の絶縁膜５８を常圧ＣＶＤ法により２
００ｎｍの厚さに形成する。続いて、ガラス溶液を５０
００ｒｐｍで回転塗布し、１５０℃で１分間、３００℃
で３０分間のベークを行ない固化させる。さらに、この
ガラス溶液の回転塗布・ベークを２〜３回くり返し、図
５（ｃ）に示すように、配線５５上に厚さ約２００ｎｍ
のガラス塗布膜５１０を形成する。しかる後、反応性イ
オンエッチングにより、図５（ｄ）に示すように、ガラ
ス塗布膜５１０を全面にわたり２００ｎｍエッチングす
る。次に、図５（ｅ）に示すように、全面にＰＳＧから
なる第２の絶縁膜５１１を常圧ＣＶＤ法により、厚さ４
００ｎｍに形成する。続いて、図５（ｆ）に示すよう
に、開孔５１２を形成した後、図５（ｇ）に示すよう
に、第２層配線５１６を形成することによって、２層配
線構造体を形成していた。
【０００４】また、特開昭６３−２１８５０号公報にお
いては、以下に述べるように、スピン・オン・クラス膜
（ガラス塗布膜）あるいは、ポリイミド膜形成用の液体
材料に浸漬せしめる方法によって、より平坦性の高い層
間膜形成を行っている。
いては、以下に述べるように、スピン・オン・クラス膜
（ガラス塗布膜）あるいは、ポリイミド膜形成用の液体
材料に浸漬せしめる方法によって、より平坦性の高い層
間膜形成を行っている。
【０００５】すなわち、図６（ａ）及び（ｂ）に示すよ
うに、ゲート電極６５をフォトレジスト６７をマスクと
してエッチングして形成する。次にエッチングされたゲ
ート電極６５をフォトレジスト６７とともに、同図
（ｃ）に示すように例えば、ＳＯＧ等の液体材料中に浸
漬して平坦化絶縁膜６１０を形成し、熱処理を行う。さ
らに、同図（ｄ）に示す様に、フォトレジストを除去し
た後、ＰＳＧまたはＢＰＳＧ等の絶縁膜６１１を、たと
えば、ＣＶＤ法による堆積により形成し、熱処理を行
う。以上の工程により、平坦化を行っていた。
うに、ゲート電極６５をフォトレジスト６７をマスクと
してエッチングして形成する。次にエッチングされたゲ
ート電極６５をフォトレジスト６７とともに、同図
（ｃ）に示すように例えば、ＳＯＧ等の液体材料中に浸
漬して平坦化絶縁膜６１０を形成し、熱処理を行う。さ
らに、同図（ｄ）に示す様に、フォトレジストを除去し
た後、ＰＳＧまたはＢＰＳＧ等の絶縁膜６１１を、たと
えば、ＣＶＤ法による堆積により形成し、熱処理を行
う。以上の工程により、平坦化を行っていた。
【０００６】
【発明が解決しようとする課題】上述した従来の技術
は、以下のような問題があった。まず第１の従来技術に
おいては、ガラス塗布膜形成後の全面エッチング工程に
おいて、ＣＶＤ法で形成したＰＳＧ膜５８に比べてガラ
ス塗布膜５１０のエッチングレートが高いことから、ガ
ラス塗布膜５１０がエッチングされすぎてしまい、表面
の平坦性が著しく劣化してしまうという欠点がある。ま
た、形成されたガラス塗布膜の形状は、下地パターンに
対する依存性が大きく、幅の広い配線パターン上には厚
いガラス塗布膜が形成されてしまい、幅の細い配線パタ
ーン上のガラス塗布膜は完全にエッチング除去されても
広い配線パターン上のガラス塗布膜は残ってしまう。こ
の後にスルーホールを形成して第２層配線を形成すると
き、ガラス塗布膜が含有している水分、あるいは吸湿に
よる水分が放出されることにより、開孔部底部にある下
層配線の表面が酸化され、電気的導通がとれなくなって
しまうという欠点を有している。これらの欠点は、半導
体装置の製造歩留り、信頼性を著しく損なうことにな
る。また、平坦化を行っても充分な平坦性が得られない
ために、より上層の配線を形成するためのフォトレジス
トパターンの寸法の制御が難しくなり、したがって、微
細な配線の形成ができないという欠点を有している。
は、以下のような問題があった。まず第１の従来技術に
おいては、ガラス塗布膜形成後の全面エッチング工程に
おいて、ＣＶＤ法で形成したＰＳＧ膜５８に比べてガラ
ス塗布膜５１０のエッチングレートが高いことから、ガ
ラス塗布膜５１０がエッチングされすぎてしまい、表面
の平坦性が著しく劣化してしまうという欠点がある。ま
た、形成されたガラス塗布膜の形状は、下地パターンに
対する依存性が大きく、幅の広い配線パターン上には厚
いガラス塗布膜が形成されてしまい、幅の細い配線パタ
ーン上のガラス塗布膜は完全にエッチング除去されても
広い配線パターン上のガラス塗布膜は残ってしまう。こ
の後にスルーホールを形成して第２層配線を形成すると
き、ガラス塗布膜が含有している水分、あるいは吸湿に
よる水分が放出されることにより、開孔部底部にある下
層配線の表面が酸化され、電気的導通がとれなくなって
しまうという欠点を有している。これらの欠点は、半導
体装置の製造歩留り、信頼性を著しく損なうことにな
る。また、平坦化を行っても充分な平坦性が得られない
ために、より上層の配線を形成するためのフォトレジス
トパターンの寸法の制御が難しくなり、したがって、微
細な配線の形成ができないという欠点を有している。
【０００７】次に、第２の従来技術については、以下の
問題がある。まず、ＳＯＧ膜あるいはポリイミド膜形成
のための液体材料に浸漬することによってフォトレジス
ト膜上にも膜が形成されてしまうため、その後にフォト
レジスト膜が容易に除去できないという致命的な欠点を
有している。また、通常のＳＯＧ膜では、０．２μｍ以
上の厚膜を形成するとＳＯＧ膜に亀裂が発生するという
欠点を有しており、実用に供せるものではない。さら
に、ＳＯＧ膜の液体材料に浸漬した後には、熱処理が必
要であるが、フォトレジスト膜があるために、１５０℃
以上の熱処理ができず、その後のフォトレジスト膜の除
去時に、ＳＯＧ膜が溶解してしまい、著しく平坦性が劣
化してしまうという欠点がある。
問題がある。まず、ＳＯＧ膜あるいはポリイミド膜形成
のための液体材料に浸漬することによってフォトレジス
ト膜上にも膜が形成されてしまうため、その後にフォト
レジスト膜が容易に除去できないという致命的な欠点を
有している。また、通常のＳＯＧ膜では、０．２μｍ以
上の厚膜を形成するとＳＯＧ膜に亀裂が発生するという
欠点を有しており、実用に供せるものではない。さら
に、ＳＯＧ膜の液体材料に浸漬した後には、熱処理が必
要であるが、フォトレジスト膜があるために、１５０℃
以上の熱処理ができず、その後のフォトレジスト膜の除
去時に、ＳＯＧ膜が溶解してしまい、著しく平坦性が劣
化してしまうという欠点がある。
【０００８】本発明の目的は、より低温で形成できしか
も平坦化された層間絶縁膜を有する半導体装置の製造方
法を提供することにある。
も平坦化された層間絶縁膜を有する半導体装置の製造方
法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体素子が形成された基板上に第１の絶縁
膜を形成する工程と、金属膜を形成し、続いて所定のパ
ターンを有する有機膜を形成する工程と、前記金属膜を
ドライエッチングによってパターニングし、第１の金属
配線層を形成した後、上記有機膜を除去せしめる工程
と、次に、第２の絶縁膜形成後、弗素化合物ガスを用い
る反応性イオンエッチングにより、全面をエッチバック
せしめることによって、第１の金属配線の側壁のみに絶
縁膜を形成せしめると同時に、上記金属配線の上面を処
理せしめる工程と、続いて、スピンオングラス膜形成用
塗布液を回転塗布法により、同層金属配線間に選択的に
塗布せしめる工程と、前記スピンオングラス膜を、フル
オロアルコキシシラン〔化学式Ｆn −Ｓｉ（Ｏ
Ｒ）4-n ，Ｒ：アルキル基、ｎ：１〜３の整数〕の蒸気
に曝す工程と、続いて、第３の絶縁膜を形成せしめる工
程と所定の位置に開孔を形成する工程と、第２の金属配
線を形成する工程とを有することを特徴とする。
造方法は、半導体素子が形成された基板上に第１の絶縁
膜を形成する工程と、金属膜を形成し、続いて所定のパ
ターンを有する有機膜を形成する工程と、前記金属膜を
ドライエッチングによってパターニングし、第１の金属
配線層を形成した後、上記有機膜を除去せしめる工程
と、次に、第２の絶縁膜形成後、弗素化合物ガスを用い
る反応性イオンエッチングにより、全面をエッチバック
せしめることによって、第１の金属配線の側壁のみに絶
縁膜を形成せしめると同時に、上記金属配線の上面を処
理せしめる工程と、続いて、スピンオングラス膜形成用
塗布液を回転塗布法により、同層金属配線間に選択的に
塗布せしめる工程と、前記スピンオングラス膜を、フル
オロアルコキシシラン〔化学式Ｆn −Ｓｉ（Ｏ
Ｒ）4-n ，Ｒ：アルキル基、ｎ：１〜３の整数〕の蒸気
に曝す工程と、続いて、第３の絶縁膜を形成せしめる工
程と所定の位置に開孔を形成する工程と、第２の金属配
線を形成する工程とを有することを特徴とする。
【００１０】本発明の他の半導体装置の製造方法は、半
導体素子が形成された基板上に、第１の絶縁膜を形成す
る工程と、金属膜を形成し、続いて所定のパターンを有
する有機膜を形成する工程と、前記金属膜をドライエッ
チングによってパターニングし、第１の金属配線層を形
成する工程と、続いて、弗素化合物ガスを用いるドライ
エッチングによって、第１の金属配線層上の、有機膜表
面を処理せしめる工程と、続いて、スピンオングラス膜
形成用塗布液を回転塗布法により、同層金属配線間に選
択的に塗布せしめる工程と、前記スピンオングラス膜を
フルオロアルコキシシラン〔化学式Ｆn −Ｓｉ（ＯＲ）
4-n ，Ｒ：アルキル基、ｎ：１〜３の整数〕の蒸気に曝
す工程と、続いて、１５０℃以下の温度で熱処理せしめ
る工程と、前記配線上の有機膜を除去せしめる工程とを
有し、さらに、第３の絶縁膜を形成せしめる工程と、所
定の位置に開孔を形成する工程と、第２の金属配線層を
形成する工程とを有することを特徴とする。
導体素子が形成された基板上に、第１の絶縁膜を形成す
る工程と、金属膜を形成し、続いて所定のパターンを有
する有機膜を形成する工程と、前記金属膜をドライエッ
チングによってパターニングし、第１の金属配線層を形
成する工程と、続いて、弗素化合物ガスを用いるドライ
エッチングによって、第１の金属配線層上の、有機膜表
面を処理せしめる工程と、続いて、スピンオングラス膜
形成用塗布液を回転塗布法により、同層金属配線間に選
択的に塗布せしめる工程と、前記スピンオングラス膜を
フルオロアルコキシシラン〔化学式Ｆn −Ｓｉ（ＯＲ）
4-n ，Ｒ：アルキル基、ｎ：１〜３の整数〕の蒸気に曝
す工程と、続いて、１５０℃以下の温度で熱処理せしめ
る工程と、前記配線上の有機膜を除去せしめる工程とを
有し、さらに、第３の絶縁膜を形成せしめる工程と、所
定の位置に開孔を形成する工程と、第２の金属配線層を
形成する工程とを有することを特徴とする。
【００１１】本発明のさらに他の半導体装置の製造方法
は、半導体素子が形成された基板上に、第１の絶縁膜を
形成する工程と、金属膜を形成し、続いて所定のパター
ンを有する有機膜を形成する工程と、前記金属膜をドラ
イエッチングによってパターニングし、第１の金属配線
層を形成する工程と、続いて、前記、有機膜を除去せし
める工程と、次に、弗素化合物ガスを用いるドライエッ
チングによって、第１の金属配線の表面を処理せしめる
工程と、続いて、スピンオングラス膜形成用塗布液を回
転塗布法により、同層金属配線間に選択的に塗布せしめ
る工程と、前記スピンオングラス膜をフルオロアルコキ
シシラン〔化学式Ｆn −Ｓｉ（ＯＲ）4-n ，Ｒ：アルキ
ル基、ｎ：１〜３の整数〕の蒸気に曝す工程と、続い
て、第３の絶縁膜を形成せしめる工程と、所定の位置に
開孔を形成する工程と、第２の金属配線層を形成する工
程とを有することを特徴とする。
は、半導体素子が形成された基板上に、第１の絶縁膜を
形成する工程と、金属膜を形成し、続いて所定のパター
ンを有する有機膜を形成する工程と、前記金属膜をドラ
イエッチングによってパターニングし、第１の金属配線
層を形成する工程と、続いて、前記、有機膜を除去せし
める工程と、次に、弗素化合物ガスを用いるドライエッ
チングによって、第１の金属配線の表面を処理せしめる
工程と、続いて、スピンオングラス膜形成用塗布液を回
転塗布法により、同層金属配線間に選択的に塗布せしめ
る工程と、前記スピンオングラス膜をフルオロアルコキ
シシラン〔化学式Ｆn −Ｓｉ（ＯＲ）4-n ，Ｒ：アルキ
ル基、ｎ：１〜３の整数〕の蒸気に曝す工程と、続い
て、第３の絶縁膜を形成せしめる工程と、所定の位置に
開孔を形成する工程と、第２の金属配線層を形成する工
程とを有することを特徴とする。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１３】図１は本発明の第１の実施例の２層アルミ
ニウム配線構造体の製造方法を示す製造工程順の断面図
である。図１（ａ）に示すように、半導体基板１上に化
学気相成長法により、厚さ約０．８μｍのＢＰＳＧ膜２
を形成した後、厚さ約０．１μｍのチタン膜３、厚さ約
０．１μｍの窒化チタン膜４、厚さ約０．５μｍの銅・
シリコン含有アルミニウム膜５及び厚さ約０．１μｍの
窒化チタン膜６を有する第１の配線層を公知のスパッタ
法、リソグラフィー技術を用いて形成する。次に、同図
（ｂ）に示す様にプラズマ化学気相成長法によって厚さ
約０．３μｍのシリコン酸化膜８を形成し、ＣＦ4 ガス
を用いる反応性イオンエッチング（圧力１０Ｐａ、高周
波電力１ＫＷ）により、６分間エッチングすることによ
り同図（ｃ）に示す様に、サイドウォール９を形成す
る。このとき、第１の配線層上部の窒化チタン膜６の表
面も、上記の反応性イオンエッチングにより、処理され
る。続いて、水素化トリエトキシシラン（化学式ＨＳｉ
（ＯＣ2 Ｈ5 ）3 〕を出発材料として形成した分子量１
０００ｇ／ｍｏｌのオリゴマーを主成分とし、ジブチル
エーテルを溶剤とする濃度５０重量％の溶液を、４００
０回転／分の回転速度で２０秒間、回転塗布することに
よって、厚さ約０．８μｍのスピンオングラス膜１０を
形成する。このスピンオングラス膜１０は同図（ｄ）に
示す様に、配線以外の部分に選択的に形成される。次
に、同図（ｅ）に示すように、上記、スピンオングラス
膜１０をフルオロトリエトキシシラン〔化学式ＦＳｉ
（ＯＣ2 Ｈ5）3 〕蒸気に、７６０Ｔｏｒｒの圧力、２
５℃の温度で６０分間曝露せしめることによってスピン
オングラス膜１０の縮合反応を促進し、緻密化を行う。
このスピンオングラス膜をフルオロアルコキシシランの
蒸気に曝露することにより緻密化する方法については、
本発明者が特願平３−２３４２３８号、特願平３−２４
２２３９号、及び特願平３−２５０７８１号で提案して
いる。
ニウム配線構造体の製造方法を示す製造工程順の断面図
である。図１（ａ）に示すように、半導体基板１上に化
学気相成長法により、厚さ約０．８μｍのＢＰＳＧ膜２
を形成した後、厚さ約０．１μｍのチタン膜３、厚さ約
０．１μｍの窒化チタン膜４、厚さ約０．５μｍの銅・
シリコン含有アルミニウム膜５及び厚さ約０．１μｍの
窒化チタン膜６を有する第１の配線層を公知のスパッタ
法、リソグラフィー技術を用いて形成する。次に、同図
（ｂ）に示す様にプラズマ化学気相成長法によって厚さ
約０．３μｍのシリコン酸化膜８を形成し、ＣＦ4 ガス
を用いる反応性イオンエッチング（圧力１０Ｐａ、高周
波電力１ＫＷ）により、６分間エッチングすることによ
り同図（ｃ）に示す様に、サイドウォール９を形成す
る。このとき、第１の配線層上部の窒化チタン膜６の表
面も、上記の反応性イオンエッチングにより、処理され
る。続いて、水素化トリエトキシシラン（化学式ＨＳｉ
（ＯＣ2 Ｈ5 ）3 〕を出発材料として形成した分子量１
０００ｇ／ｍｏｌのオリゴマーを主成分とし、ジブチル
エーテルを溶剤とする濃度５０重量％の溶液を、４００
０回転／分の回転速度で２０秒間、回転塗布することに
よって、厚さ約０．８μｍのスピンオングラス膜１０を
形成する。このスピンオングラス膜１０は同図（ｄ）に
示す様に、配線以外の部分に選択的に形成される。次
に、同図（ｅ）に示すように、上記、スピンオングラス
膜１０をフルオロトリエトキシシラン〔化学式ＦＳｉ
（ＯＣ2 Ｈ5）3 〕蒸気に、７６０Ｔｏｒｒの圧力、２
５℃の温度で６０分間曝露せしめることによってスピン
オングラス膜１０の縮合反応を促進し、緻密化を行う。
このスピンオングラス膜をフルオロアルコキシシランの
蒸気に曝露することにより緻密化する方法については、
本発明者が特願平３−２３４２３８号、特願平３−２４
２２３９号、及び特願平３−２５０７８１号で提案して
いる。
【００１４】本発明では選択塗布法を用いたあとでこの
方法を用いることにより、より優れた平坦性を得ること
ができる。次に、３００℃の温度で６０分間、Ｎ2 アニ
ールを行った後、同図（ｆ）に示す様に、プラズマ化学
気相成長法により、厚さ約０．７μｍのシリコン酸化膜
１１を形成する。続いて、同図（ｇ）に示すように公知
のフォトリソグラフィー技術を用いて、スルーホール１
２を形成する。次に、化学気相成長法により、タングス
テン膜を全面に形成した後、ＳＦ6 ガスを用いる反応性
イオンエッチングにより、エッチバックせしめることに
よってスルーホール部にタングステン膜１３を埋設し、
次に、厚さ約０．１μｍのチタン膜１４、厚さ約０．１
μｍの窒化チタン膜１５、厚さ約０．５μｍの銅・シリ
コン含有アルミニウム膜１６、厚さ約０．１μｍの窒化
チタン膜１７を有する第２の配線層を形成する。
方法を用いることにより、より優れた平坦性を得ること
ができる。次に、３００℃の温度で６０分間、Ｎ2 アニ
ールを行った後、同図（ｆ）に示す様に、プラズマ化学
気相成長法により、厚さ約０．７μｍのシリコン酸化膜
１１を形成する。続いて、同図（ｇ）に示すように公知
のフォトリソグラフィー技術を用いて、スルーホール１
２を形成する。次に、化学気相成長法により、タングス
テン膜を全面に形成した後、ＳＦ6 ガスを用いる反応性
イオンエッチングにより、エッチバックせしめることに
よってスルーホール部にタングステン膜１３を埋設し、
次に、厚さ約０．１μｍのチタン膜１４、厚さ約０．１
μｍの窒化チタン膜１５、厚さ約０．５μｍの銅・シリ
コン含有アルミニウム膜１６、厚さ約０．１μｍの窒化
チタン膜１７を有する第２の配線層を形成する。
【００１５】得られた２層配線構造体は、層間絶縁膜が
完全に平坦化されており、第２の配線層は、最小寸法
０．４μｍの幅、間隔まで、容易に形成できた。また、
図２に示す様に、第１の配線層がまったくない部分にお
いても、第１の配線層の形成によって生じた絶対段差
は、本発明によって完全に解消できた。
完全に平坦化されており、第２の配線層は、最小寸法
０．４μｍの幅、間隔まで、容易に形成できた。また、
図２に示す様に、第１の配線層がまったくない部分にお
いても、第１の配線層の形成によって生じた絶対段差
は、本発明によって完全に解消できた。
【００１６】さらに、直径０．７μｍのスルーホール部
においては、接続抵抗は、１個当り、０．２Ωと、充分
小さく、かつ、良品率も、９５％以上と良好であった。
においては、接続抵抗は、１個当り、０．２Ωと、充分
小さく、かつ、良品率も、９５％以上と良好であった。
【００１７】本実施例では、第１の配線層の側面にサイ
ドウォール９を設けている。スピンオングラス膜形成溶
液が有機物を含んでいる場合には、スピンオングラス膜
１０と第１の配線層とが直接接触しない方が、積層構造
の第１の配線層の信頼性をより向上させることができ
る。しかも、本実施例によればこの信頼性を向上させる
サイドウォール９の形成と窒化チタン膜６の上面の処理
とを一度の異方性エッチングにより行っているので、工
程数を極力増やさないで行うことができる。
ドウォール９を設けている。スピンオングラス膜形成溶
液が有機物を含んでいる場合には、スピンオングラス膜
１０と第１の配線層とが直接接触しない方が、積層構造
の第１の配線層の信頼性をより向上させることができ
る。しかも、本実施例によればこの信頼性を向上させる
サイドウォール９の形成と窒化チタン膜６の上面の処理
とを一度の異方性エッチングにより行っているので、工
程数を極力増やさないで行うことができる。
【００１８】次に、本発明の第２の実施例について、図
面を参照して説明する。図３は本発明の第２の実施例の
２層アルミニウム配線構造体の形成方法を示す製造工程
順の断面図である。まず、図３（ａ）に示す様に、半導
体基板１上に、厚さ約０．７μｍのＢＰＳＧ膜２、厚さ
約０．８μｍのアルミニウム膜を順次形成した後、公知
のフォトリソグラフィー技術を用いて、第１のアルミニ
ウム配線層５を形成する。このとき、フォトレジスト膜
７は除去しないでおく。次に、同図（ｂ）に示すよう
に、ＣＦ4 ガスを用い、かつ、圧力３０Ｐａ、高周波電
力２００Ｗなる条件を用いる等方性プラズマエッチング
によって５分間、上記のフォトレジスト膜表面を処理す
る。本実施例では等方性エッチングを用いているので、
フォトレジスト膜７の上面だけでなく側面も処理を受け
る。処理を受けたフォトレジスト膜７の表面は、この後
でスピンオングラス膜形成用塗布液を塗布した場合にス
ピンオングラス膜がその表面に形成されにくくなる。次
に同図（ｃ）に示すように厚さ約０．８μｍのスピンオ
ングラス膜１０を形成する。ＣＦ4 ガスを用いた等方性
プラズマエッチングにより第１のアルミニウム配線層５
の側面も処理を受けるが、同じく処理を受けたフォトレ
ジスト膜７と比べて、第１のアルミニウム配線層５はス
ピンオングラス膜が塗布されやすいので、スピンオング
ラス膜１０は、第１のアルミニウム配線層５の間に選択
的に形成できる。ここでスピンオングラス膜形成用の溶
液及び形成条件は、第１の実施例で用いたものと同じで
ある。続いて同図（ｄ）に示すように形成したスピンオ
ングラス膜をフルオロトリイソプロポキシシラン〔化学
式ＦＳｉ（ｉ−ＯＣ3 Ｈ7 ）3 〕の蒸気に、７６０Ｔｏ
ｒｒの圧力、かつ、２５℃の温度で６０分間、曝露せし
める。次に、同図（ｅ）に示すように、フォトレジスト
膜７を、Ｏ2 プラズマ中で灰化除去する。続いて３００
℃の温度で６０分間、Ｎ2 アニールを行い、同図（ｆ）
に示す様に、プラズマ化学気相成長法によって、厚さ約
０．７μｍのシリコン酸化膜１１を形成する。次に、同
図（ｄ）に示すように、所定の位置にスルーホール１２
を形成した後、第２のアルミニウム配線１６を形成す
る。
面を参照して説明する。図３は本発明の第２の実施例の
２層アルミニウム配線構造体の形成方法を示す製造工程
順の断面図である。まず、図３（ａ）に示す様に、半導
体基板１上に、厚さ約０．７μｍのＢＰＳＧ膜２、厚さ
約０．８μｍのアルミニウム膜を順次形成した後、公知
のフォトリソグラフィー技術を用いて、第１のアルミニ
ウム配線層５を形成する。このとき、フォトレジスト膜
７は除去しないでおく。次に、同図（ｂ）に示すよう
に、ＣＦ4 ガスを用い、かつ、圧力３０Ｐａ、高周波電
力２００Ｗなる条件を用いる等方性プラズマエッチング
によって５分間、上記のフォトレジスト膜表面を処理す
る。本実施例では等方性エッチングを用いているので、
フォトレジスト膜７の上面だけでなく側面も処理を受け
る。処理を受けたフォトレジスト膜７の表面は、この後
でスピンオングラス膜形成用塗布液を塗布した場合にス
ピンオングラス膜がその表面に形成されにくくなる。次
に同図（ｃ）に示すように厚さ約０．８μｍのスピンオ
ングラス膜１０を形成する。ＣＦ4 ガスを用いた等方性
プラズマエッチングにより第１のアルミニウム配線層５
の側面も処理を受けるが、同じく処理を受けたフォトレ
ジスト膜７と比べて、第１のアルミニウム配線層５はス
ピンオングラス膜が塗布されやすいので、スピンオング
ラス膜１０は、第１のアルミニウム配線層５の間に選択
的に形成できる。ここでスピンオングラス膜形成用の溶
液及び形成条件は、第１の実施例で用いたものと同じで
ある。続いて同図（ｄ）に示すように形成したスピンオ
ングラス膜をフルオロトリイソプロポキシシラン〔化学
式ＦＳｉ（ｉ−ＯＣ3 Ｈ7 ）3 〕の蒸気に、７６０Ｔｏ
ｒｒの圧力、かつ、２５℃の温度で６０分間、曝露せし
める。次に、同図（ｅ）に示すように、フォトレジスト
膜７を、Ｏ2 プラズマ中で灰化除去する。続いて３００
℃の温度で６０分間、Ｎ2 アニールを行い、同図（ｆ）
に示す様に、プラズマ化学気相成長法によって、厚さ約
０．７μｍのシリコン酸化膜１１を形成する。次に、同
図（ｄ）に示すように、所定の位置にスルーホール１２
を形成した後、第２のアルミニウム配線１６を形成す
る。
【００１９】本実施例によれば、スピンオングラス膜１
０を第１のアルミニウム配線層５の間に選択的に形成す
ることができ、しかも、フルオロトリイソプロポキシシ
ランの蒸気に曝露することでスピンオングラス膜１０を
室温のような低温で平坦化して緻密化することができる
ので、層間絶縁膜を平坦化することができる。さらに、
フォトレジスト膜上にはスピンオングラス膜が形成され
ていないので、その後のフォトレジスト膜除去を容易に
行うことができる。さらに、スピンオングラス膜を室温
のような低温でも緻密化できるので、フォトレジスト膜
の除去時にスピンオングラス膜が溶解することも防止で
きる。
０を第１のアルミニウム配線層５の間に選択的に形成す
ることができ、しかも、フルオロトリイソプロポキシシ
ランの蒸気に曝露することでスピンオングラス膜１０を
室温のような低温で平坦化して緻密化することができる
ので、層間絶縁膜を平坦化することができる。さらに、
フォトレジスト膜上にはスピンオングラス膜が形成され
ていないので、その後のフォトレジスト膜除去を容易に
行うことができる。さらに、スピンオングラス膜を室温
のような低温でも緻密化できるので、フォトレジスト膜
の除去時にスピンオングラス膜が溶解することも防止で
きる。
【００２０】形成した２層アルミニウム配線構造体の１
万個のスルーホール直列接続パターン（直径０．８μ
ｍ）を用いて、スルーホール抵抗を求めたところ、スル
ーホール１個当り１２０ｍΩと充分小さい値でありかつ
良品率は９５％以上であった。
万個のスルーホール直列接続パターン（直径０．８μ
ｍ）を用いて、スルーホール抵抗を求めたところ、スル
ーホール１個当り１２０ｍΩと充分小さい値でありかつ
良品率は９５％以上であった。
【００２１】図４は、本発明の第３の実施例の２層配線
構造体の形成方法を示す製造工程順の断面図である。ま
ず、図４（ａ）に示すように、半導体基板１上に化学気
相成長法により、厚さ約０．８μｍのＢＰＳＧ膜２を形
成した後、厚さ約０．１μｍのチタン膜３、厚さ約０．
１μｍの窒化チタン膜４、厚さ約０．５μｍの銅・シリ
コン含有アルミニウム膜５、厚さ約０．１μｍの窒化チ
タン膜６を有する第１の配線層を公知のスパッタ法、リ
ソグラフィー技術を用いて形成する。次に、同図（ｂ）
に示すように、ＣＦ4 ガスを用いる反応性イオンエッチ
ング（圧力１０Ｐａ、高周波電力１ＫＷ）によって、２
分間エッチングすることによって、配線層上部の窒化チ
タン膜の上面を処理する。続いて、同図（ｃ）に示すよ
うに、配線以外の部分に選択的に厚さ約０．８μｍのス
ピンオングラス膜１０を形成する。次に、同図（ｄ）に
示すように、上記スピンオングラス膜を、フルオロトリ
メトキシシラン〔ＦＳｉ（ＯＣＨ3 ）3 〕の蒸気に、５
００Ｔｏｒｒの圧力、２５℃の温度で３０分間、暴露せ
しめる。次に、３００℃の温度で、６０分間のＮ2アニ
ールを行った後、同図（ｅ）に示すように、プラズマ化
学気相成長法により、厚さ約０．７μｍのシリコン酸化
膜１１を形成する。続いて、同図（ｆ）に示すように、
公知のフォトリソグラフィー技術を用いて、スルーホー
ル１２を形成する。次に、同図（ｇ）に示すように厚さ
約０．１μｍのチタン膜１４、厚さ約０．１μｍの窒化
チタン膜１５、厚さ約０．５μｍの銅・シリコン含有ア
ルミニウム膜１６、厚さ約０．１μｍの窒化チタン膜１
７を有する第２の配線層を形成する。
構造体の形成方法を示す製造工程順の断面図である。ま
ず、図４（ａ）に示すように、半導体基板１上に化学気
相成長法により、厚さ約０．８μｍのＢＰＳＧ膜２を形
成した後、厚さ約０．１μｍのチタン膜３、厚さ約０．
１μｍの窒化チタン膜４、厚さ約０．５μｍの銅・シリ
コン含有アルミニウム膜５、厚さ約０．１μｍの窒化チ
タン膜６を有する第１の配線層を公知のスパッタ法、リ
ソグラフィー技術を用いて形成する。次に、同図（ｂ）
に示すように、ＣＦ4 ガスを用いる反応性イオンエッチ
ング（圧力１０Ｐａ、高周波電力１ＫＷ）によって、２
分間エッチングすることによって、配線層上部の窒化チ
タン膜の上面を処理する。続いて、同図（ｃ）に示すよ
うに、配線以外の部分に選択的に厚さ約０．８μｍのス
ピンオングラス膜１０を形成する。次に、同図（ｄ）に
示すように、上記スピンオングラス膜を、フルオロトリ
メトキシシラン〔ＦＳｉ（ＯＣＨ3 ）3 〕の蒸気に、５
００Ｔｏｒｒの圧力、２５℃の温度で３０分間、暴露せ
しめる。次に、３００℃の温度で、６０分間のＮ2アニ
ールを行った後、同図（ｅ）に示すように、プラズマ化
学気相成長法により、厚さ約０．７μｍのシリコン酸化
膜１１を形成する。続いて、同図（ｆ）に示すように、
公知のフォトリソグラフィー技術を用いて、スルーホー
ル１２を形成する。次に、同図（ｇ）に示すように厚さ
約０．１μｍのチタン膜１４、厚さ約０．１μｍの窒化
チタン膜１５、厚さ約０．５μｍの銅・シリコン含有ア
ルミニウム膜１６、厚さ約０．１μｍの窒化チタン膜１
７を有する第２の配線層を形成する。
【００２２】形成した２層配線構造体は、第１及び第２
の実施例と同等の良好な結果が得られた。
の実施例と同等の良好な結果が得られた。
【００２３】以上で述べた第１乃至第３の実施例で用い
た材料，条件以外でも同様な効果を得ることができる。
例えば、反応性イオンエッチング，プラズマエッチング
に用いるガスとしては、弗化炭素化合物、又は弗化硫黄
化合物のうちの少くとも１つであれば良い。
た材料，条件以外でも同様な効果を得ることができる。
例えば、反応性イオンエッチング，プラズマエッチング
に用いるガスとしては、弗化炭素化合物、又は弗化硫黄
化合物のうちの少くとも１つであれば良い。
【００２４】また、スピンオングラス膜形成用塗布液
は、シラノール〔化学式Ｓｉ（ＯＨ）4 〕、アルキルシ
ラノール〔化学式Ｒ′n −Ｓｉ（ＯＨ）4-n 、Ｒ′：ア
ルキル基、ｎ：１〜３の整数〕、テトラアルコキシシラ
ン〔化学式Ｓｉ（ＯＲ）4 、Ｒ：アルキル基〕、アルキ
ルアルコキシシラン〔化学式Ｒ′n −Ｓｉ（Ｏ
Ｒ）4-n、Ｒ′，Ｒ：アルキル基、ｎ：１〜３の整
数〕、水素化シラノール〔化学式Ｈn−Ｓｉ（ＯＨ）
4-n 、ｎ：１〜３の整数〕、水素化アルコキシシラン
〔化学式Ｈn −Ｓｉ（ＯＲ）4-n 、Ｒ：アルキル基、
ｎ：１〜３の整数〕のうちの少くとも１つを出発材料と
して形成した重量平均分子量５００〜５０００ｇ／ｍｏ
ｌのオリゴマーを主成分とし、かつ溶剤として、アルコ
ール類、エーテル類、ケトン類のうちの少くとも１つを
用いて形成されたものであれば良い。さらに、フロオロ
アルコキシシランの蒸気に曝す工程は、減圧下、常圧
下、又は、加圧下において行い、基板あるいは、雰囲気
の温度が、１５０℃以下であることを特徴とし、さら
に、フルオロアルコキシシランの蒸気は、１００℃以下
の一定の温度で気化せしめることによって生成せしめた
ものであれば良い。
は、シラノール〔化学式Ｓｉ（ＯＨ）4 〕、アルキルシ
ラノール〔化学式Ｒ′n −Ｓｉ（ＯＨ）4-n 、Ｒ′：ア
ルキル基、ｎ：１〜３の整数〕、テトラアルコキシシラ
ン〔化学式Ｓｉ（ＯＲ）4 、Ｒ：アルキル基〕、アルキ
ルアルコキシシラン〔化学式Ｒ′n −Ｓｉ（Ｏ
Ｒ）4-n、Ｒ′，Ｒ：アルキル基、ｎ：１〜３の整
数〕、水素化シラノール〔化学式Ｈn−Ｓｉ（ＯＨ）
4-n 、ｎ：１〜３の整数〕、水素化アルコキシシラン
〔化学式Ｈn −Ｓｉ（ＯＲ）4-n 、Ｒ：アルキル基、
ｎ：１〜３の整数〕のうちの少くとも１つを出発材料と
して形成した重量平均分子量５００〜５０００ｇ／ｍｏ
ｌのオリゴマーを主成分とし、かつ溶剤として、アルコ
ール類、エーテル類、ケトン類のうちの少くとも１つを
用いて形成されたものであれば良い。さらに、フロオロ
アルコキシシランの蒸気に曝す工程は、減圧下、常圧
下、又は、加圧下において行い、基板あるいは、雰囲気
の温度が、１５０℃以下であることを特徴とし、さら
に、フルオロアルコキシシランの蒸気は、１００℃以下
の一定の温度で気化せしめることによって生成せしめた
ものであれば良い。
【００２５】また、さらに、配線形成時に用いるエッチ
ングマスクとしては、フォトレジスト膜以外にも、ポリ
イミド系樹脂膜、又は、フッ素樹脂膜を用いることもで
きる。また、絶縁膜１１は、化学気相成長法又は、スパ
ッタ法によって形成されるシリコン酸化膜、シリコン窒
化膜、シリコン酸化窒化膜又は、フッ素含有シリコン酸
化膜あるいはケイ弗化水素酸の過飽和水溶液を用いる液
相成長法によって形成されるフッ素含有シリコン酸化膜
であれば良い。また、第１及び第２の金属配線層は、ア
ルミニウム、アルミニウム合金ポリシリコン、金、チタ
ン、タングステン、モリブデン、銅のうちの１つ、ある
いは、金属シリサイド膜、あるいはこれらの上・下層
に、独立にチタン含有タングステン膜、窒化チタン膜、
チタン膜、ポリシリコン膜、アモルファスシリコン膜の
うちの少くとも１つを有する積層配線構造を用いること
ができる。さらに、実施例では、２層配線構造体の形成
方法について述べたが、３層以上の配線構造体にも上述
した製造方法を繰り返すことにより充分適用できるもの
である。
ングマスクとしては、フォトレジスト膜以外にも、ポリ
イミド系樹脂膜、又は、フッ素樹脂膜を用いることもで
きる。また、絶縁膜１１は、化学気相成長法又は、スパ
ッタ法によって形成されるシリコン酸化膜、シリコン窒
化膜、シリコン酸化窒化膜又は、フッ素含有シリコン酸
化膜あるいはケイ弗化水素酸の過飽和水溶液を用いる液
相成長法によって形成されるフッ素含有シリコン酸化膜
であれば良い。また、第１及び第２の金属配線層は、ア
ルミニウム、アルミニウム合金ポリシリコン、金、チタ
ン、タングステン、モリブデン、銅のうちの１つ、ある
いは、金属シリサイド膜、あるいはこれらの上・下層
に、独立にチタン含有タングステン膜、窒化チタン膜、
チタン膜、ポリシリコン膜、アモルファスシリコン膜の
うちの少くとも１つを有する積層配線構造を用いること
ができる。さらに、実施例では、２層配線構造体の形成
方法について述べたが、３層以上の配線構造体にも上述
した製造方法を繰り返すことにより充分適用できるもの
である。
【００２６】
【発明の効果】以上説明したように本発明は、弗素化合
物ガスを用いる反応性イオンエッチング、あるいはプラ
ズマエッチングによって金属膜、あるいは、フォトレジ
スト膜等の有機膜の表面を処理せしめることによって、
スピンオングラス膜を配線間に選択的に塗布せしめるこ
とが可能となる。さらに、フルオロアルコキシシランの
蒸気に曝露せしめることによって室温で縮合反応を促進
し、緻密化を行うことができるため、その後の熱処理を
行うことなく、フォトレジスト膜等の有機膜を溶液で
も、灰化によってでも、容易に除去できるようになる。
また、フルオロアルコキシシラン蒸気に曝露せしめたス
ピンオングラス膜は、その後の熱処理時の体積収縮を抑
制できるようになり、耐クラック性が向上するため、厚
膜化が容易となる。
物ガスを用いる反応性イオンエッチング、あるいはプラ
ズマエッチングによって金属膜、あるいは、フォトレジ
スト膜等の有機膜の表面を処理せしめることによって、
スピンオングラス膜を配線間に選択的に塗布せしめるこ
とが可能となる。さらに、フルオロアルコキシシランの
蒸気に曝露せしめることによって室温で縮合反応を促進
し、緻密化を行うことができるため、その後の熱処理を
行うことなく、フォトレジスト膜等の有機膜を溶液で
も、灰化によってでも、容易に除去できるようになる。
また、フルオロアルコキシシラン蒸気に曝露せしめたス
ピンオングラス膜は、その後の熱処理時の体積収縮を抑
制できるようになり、耐クラック性が向上するため、厚
膜化が容易となる。
【００２７】また、スピンオングラス膜を、配線間に選
択的に塗布できることから、層間絶縁膜を完全に平坦化
できることから、その後に形成する上層配線の微細化が
容易になり、微細な多層配線が容易に実現できるという
効果を有している。さらに、完全に平坦な層間絶縁膜の
形成により、配線の信頼性、特に、層間絶縁膜の応力に
起因するストレスマイグレーションに対する耐性が向上
するという効果、及び、配線加工時の断線，短絡を防止
できるという効果も併せ持つようになる。
択的に塗布できることから、層間絶縁膜を完全に平坦化
できることから、その後に形成する上層配線の微細化が
容易になり、微細な多層配線が容易に実現できるという
効果を有している。さらに、完全に平坦な層間絶縁膜の
形成により、配線の信頼性、特に、層間絶縁膜の応力に
起因するストレスマイグレーションに対する耐性が向上
するという効果、及び、配線加工時の断線，短絡を防止
できるという効果も併せ持つようになる。
【００２８】したがって、本発明は、より高密度・高集
積化された半導体装置の製造方法に多大な効果をもたら
す。
積化された半導体装置の製造方法に多大な効果をもたら
す。
【図１】本発明の第１の実施例の２層配線構造体の製造
工程順の断面図。
工程順の断面図。
【図２】本発明の効果を説明するための断面図。
【図３】本発明の第２の実施例の２層配線構造体の製造
工程順の断面図。
工程順の断面図。
【図４】本発明の第３の実施例の２層配線構造体の製造
工程順の断面図。
工程順の断面図。
【図５】従来の製造工程順の断面図。
【図６】従来のスピンオングラス膜の形成方法を説明す
るための製造工程順の断面図。
るための製造工程順の断面図。
１ 半導体基板 ２ ＢＰＳＧ膜 ３ チタン膜 ４ 窒化チタン膜 ５ 銅・シリコン含有アルミニウム膜 ６ 窒化チタン膜 ７ フォトレジスト膜 ８ プラズマＣＶＤシリコン酸化膜 ９ サイドウォール １０ スピンオングラス膜 １１ プラズマＣＶＤシリコン酸化膜 １２ スルーホール １３ タングステン膜 １４ チタン膜 １５ 窒化チタン膜 １６ 銅・シリコン含有アルミニウム膜 １７ 窒化チタン膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ａ
Claims (3)
- 【請求項１】 第１の絶縁膜の表面に第１の配線層を形
成する工程、前記第１の配線層の上面を異方性エッチン
グにより処理する工程、前記第１の絶縁膜の表面にスピ
ンオングラス膜を形成する工程及び前記スピンオングラ
ス膜をフルオロアルコキシシランの蒸気に曝露する工程
を経た後で、前記第１の配線層と前記スピンオングラス
膜とを覆う第２の絶縁膜を形成し、前記第２の絶縁膜の
表面に第２の配線層を形成することを特徴とする半導体
装置の製造方法。 - 【請求項２】 第１の絶縁膜の表面に形成した金属膜上
にマスクパターンを形成しこれをエッチングマスクとし
て前記金属膜とパターニングして第１の配線層を形成す
る工程、前記マスクパターンの表面をプラズマエッチン
グにより処理する工程、前記第１の絶縁膜の表面にスピ
ンオングラス膜を形成する工程及び前記スピンオングラ
ス膜をフルオロアルコキシシランの蒸気に曝露する工程
を経た後で、前記マスクパターンを除去し第１の配線層
と前記スピンオングラス膜とを覆う第２の絶縁膜を形成
し、前記第２の絶縁膜の表面に第２の配線層を形成する
ことを特徴とする半導体装置の製造方法。 - 【請求項３】 第１の絶縁膜の表面に第１の配線層を形
成する工程、前記第１の絶縁膜の表面及び前記第１の配
線層を覆う第２の絶縁膜を形成した後で異方性エッチン
グを行うことによって前記第２の絶縁膜を前記第１の配
線層の側面に形成されたサイドウォールに変換するとと
もに前記第１の配線層の上面を処理する工程、前記第１
の絶縁膜の表面にスピンオングラス膜を形成する工程及
び前記スピンオングラス膜をフルオロアルコキシシラン
の蒸気に暴露する工程を経た後で、前記第１の配線層と
前記スピンオングラス膜とを覆う第３の絶縁膜を形成
し、前記第３の絶縁膜の表面に第２の配線層を形成する
ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5002263A JPH0770534B2 (ja) | 1993-01-11 | 1993-01-11 | 半導体装置の製造方法 |
| US08/179,718 US5444023A (en) | 1993-01-11 | 1994-01-11 | Method of fabricating a semiconductor device having a multilayer wiring structure and using a fluorine compound-containing gas |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5002263A JPH0770534B2 (ja) | 1993-01-11 | 1993-01-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06208993A JPH06208993A (ja) | 1994-07-26 |
| JPH0770534B2 true JPH0770534B2 (ja) | 1995-07-31 |
Family
ID=11524488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5002263A Expired - Fee Related JPH0770534B2 (ja) | 1993-01-11 | 1993-01-11 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5444023A (ja) |
| JP (1) | JPH0770534B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0134108B1 (ko) * | 1994-06-30 | 1998-04-20 | 김주용 | 반도체 소자의 제조방법 |
| US5656543A (en) * | 1995-02-03 | 1997-08-12 | National Semiconductor Corporation | Fabrication of integrated circuits with borderless vias |
| JP3176017B2 (ja) * | 1995-02-15 | 2001-06-11 | 株式会社東芝 | 半導体装置の製造方法 |
| KR0159016B1 (ko) * | 1995-06-28 | 1999-02-01 | 김주용 | 반도체소자의 금속배선간 절연막의 제조방법 |
| US5599740A (en) * | 1995-11-16 | 1997-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Deposit-etch-deposit ozone/teos insulator layer method |
| US5674783A (en) * | 1996-04-01 | 1997-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for improving the chemical-mechanical polish (CMP) uniformity of insulator layers |
| DE19631743C2 (de) * | 1996-08-06 | 2002-05-29 | Infineon Technologies Ag | Herstellverfahren für eine als Intermetalldielektrikum fungierende Isolatorschicht |
| EP0911697A3 (en) * | 1997-10-22 | 1999-09-15 | Interuniversitair Microelektronica Centrum Vzw | A fluorinated hard mask for micropatterning of polymers |
| US6054376A (en) * | 1997-12-31 | 2000-04-25 | Intel Corporation | Method of sealing a semiconductor substrate |
| JP3469771B2 (ja) * | 1998-03-24 | 2003-11-25 | 富士通株式会社 | 半導体装置およびその製造方法 |
| US6511879B1 (en) * | 2000-06-16 | 2003-01-28 | Micron Technology, Inc. | Interconnect line selectively isolated from an underlying contact plug |
| US6294463B1 (en) * | 2000-09-13 | 2001-09-25 | Vanguard International Semiconductor Corp. | Method for manufacturing diffusion barrier layer |
| US6372640B1 (en) * | 2001-07-31 | 2002-04-16 | Macronix International Co., Ltd. | Method of locally forming metal silicide layers |
| TW561634B (en) * | 2001-09-25 | 2003-11-11 | Rohm Co Ltd | Method for producing semiconductor device |
| US6482738B1 (en) * | 2001-11-30 | 2002-11-19 | Macronix International Co., Ltd. | Method of locally forming metal silicide layers |
| US20030138737A1 (en) * | 2001-12-27 | 2003-07-24 | Kazumasa Wakiya | Photoresist stripping solution and a method of stripping photoresists using the same |
| US20060003910A1 (en) * | 2004-06-15 | 2006-01-05 | Hsu Jiun Y | Composition and method comprising same for removing residue from a substrate |
| US8030263B2 (en) * | 2004-07-01 | 2011-10-04 | Air Products And Chemicals, Inc. | Composition for stripping and cleaning and use thereof |
| US9217929B2 (en) * | 2004-07-22 | 2015-12-22 | Air Products And Chemicals, Inc. | Composition for removing photoresist and/or etching residue from a substrate and use thereof |
| JP4639138B2 (ja) * | 2005-10-28 | 2011-02-23 | パナソニック株式会社 | 半導体装置 |
| JP2008010441A (ja) * | 2006-06-27 | 2008-01-17 | Toshiba Corp | シリコン酸化膜の形成方法 |
| US7578049B2 (en) * | 2006-09-21 | 2009-08-25 | Hitachi Global Storage Technologies Netherlands B.V. | Method for constructing a magnetic write pole for a perpendicular magnetic recording head |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6321850A (ja) * | 1986-07-15 | 1988-01-29 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS6447053A (en) * | 1987-08-18 | 1989-02-21 | Oki Electric Ind Co Ltd | Formation of multilayer interconnection |
| JP2699695B2 (ja) * | 1991-06-07 | 1998-01-19 | 日本電気株式会社 | 化学気相成長法 |
| JP2737474B2 (ja) * | 1991-09-13 | 1998-04-08 | 日本電気株式会社 | 半導体装置の多層配線構造体の製造方法 |
| JP2737478B2 (ja) * | 1991-09-30 | 1998-04-08 | 日本電気株式会社 | 半導体装置の表面保護膜の形成方法 |
| JP2739788B2 (ja) * | 1991-09-24 | 1998-04-15 | 日本電気株式会社 | 半導体装置の絶縁膜処理法 |
| KR950002948B1 (ko) * | 1991-10-10 | 1995-03-28 | 삼성전자 주식회사 | 반도체 장치의 금속층간 절연막 형성방법 |
| JPH05226480A (ja) * | 1991-12-04 | 1993-09-03 | Nec Corp | 半導体装置の製造方法 |
| JPH06120211A (ja) * | 1992-10-06 | 1994-04-28 | Nec Corp | 半導体装置の製造方法 |
| US5393702A (en) * | 1993-07-06 | 1995-02-28 | United Microelectronics Corporation | Via sidewall SOG nitridation for via filling |
-
1993
- 1993-01-11 JP JP5002263A patent/JPH0770534B2/ja not_active Expired - Fee Related
-
1994
- 1994-01-11 US US08/179,718 patent/US5444023A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5444023A (en) | 1995-08-22 |
| JPH06208993A (ja) | 1994-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0770534B2 (ja) | 半導体装置の製造方法 | |
| JP4557479B2 (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
| JP3248492B2 (ja) | 半導体装置及びその製造方法 | |
| JP4350337B2 (ja) | 半導体装置 | |
| JP2001077196A (ja) | 半導体装置の製造方法 | |
| JP2518435B2 (ja) | 多層配線形成法 | |
| JPH05304213A (ja) | 半導体装置の製造方法 | |
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| JPH0669354A (ja) | 半導体装置の製造方法 | |
| JP3015767B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2002353308A (ja) | 半導体装置及びその製造方法 | |
| JP2004088047A (ja) | 半導体装置の製造方法 | |
| JPH0590501A (ja) | 薄膜抵抗体の製造方法 | |
| JP3015752B2 (ja) | 半導体装置の製造方法 | |
| US5663108A (en) | Optimized metal pillar via process | |
| US7022582B2 (en) | Microelectronic process and structure | |
| JPH10242139A (ja) | 半導体装置の製造方法 | |
| JP3015738B2 (ja) | 半導体装置の製造方法 | |
| US6524944B1 (en) | Low k ILD process by removable ILD | |
| JP5304033B2 (ja) | 半導体装置の製造方法 | |
| JPH09237833A (ja) | 半導体装置の製造方法 | |
| JPH08306787A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH077801B2 (ja) | 半導体装置の製造方法 | |
| EP1646083B1 (en) | Alternative dual damascene patterning approach | |
| JP2560623B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960305 |
|
| LAPS | Cancellation because of no payment of annual fees |