JP2008010441A - シリコン酸化膜の形成方法 - Google Patents

シリコン酸化膜の形成方法 Download PDF

Info

Publication number
JP2008010441A
JP2008010441A JP2006176041A JP2006176041A JP2008010441A JP 2008010441 A JP2008010441 A JP 2008010441A JP 2006176041 A JP2006176041 A JP 2006176041A JP 2006176041 A JP2006176041 A JP 2006176041A JP 2008010441 A JP2008010441 A JP 2008010441A
Authority
JP
Japan
Prior art keywords
silicon oxide
oxide film
forming
semiconductor substrate
dehydration condensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006176041A
Other languages
English (en)
Inventor
Nobuhide Yamada
展英 山田
Renpei Nakada
錬平 中田
Yukio Nishiyama
幸男 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006176041A priority Critical patent/JP2008010441A/ja
Priority to US11/819,275 priority patent/US20080009143A1/en
Publication of JP2008010441A publication Critical patent/JP2008010441A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C23C16/463—Cooling of the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】凹部が形成された半導体基板上に脱水縮合を行なうことによりシリコン酸化膜を形成する場合であっても、絶縁耐圧の低下によって半導体装置の特性の劣化を招くことが少ないシリコン酸化膜の形成方法を提供することである。
【解決手段】少なくともＳｉ含有ガスを原料ガスとして、凹部３０が表面に形成された半導体基板２２上に１次反応物を形成した後に脱水縮合を行なうことによりシリコン酸化膜３４、３６を半導体基板上に形成するシリコン酸化膜の形成方法であって、前記シリコン酸化膜３４、３６を半導体基板上に形成した後、前記凹部３０内に形成されたシリコン酸化膜のうち、表面に形成されたシリコン酸化膜３４よりも低密度に形成された部分３６の少なくとも一部が露出するまで、表面に形成されたシリコン酸化膜３４を除去し、次いで前記Ｓｉ含有ガスを前記低密度のシリコン酸化膜３６に供給することを特徴とする。
【選択図】図３

Description

本発明は、凹部が表面に形成された半導体基板上にシリコン酸化膜を形成するシリコン酸化膜の形成方法に関する。
従来から、素子分離溝（ＳＴＩ）などの凹部が表面に形成された半導体基板上にシリコン酸化膜を形成する方法として、半導体基板上に１次反応物を形成した後に脱水縮合を行なうことによりシリコン酸化膜を形成する方法があり、例えば凝縮ＣＶＤ法がある。
この凝縮ＣＶＤ法は、テトラエトキシシラン（ＴＥＯＳ）若しくはメチルシランなどの有機系シラン又はシラン（ＳｉＨ４）などＳｉ含有ガスと、過酸化水素（Ｈ２Ｏ２）やオゾンガスなどの酸素源ガスを原料ガスとして、半導体基板上に流動性を有するシラノールを形成した後に脱水縮合を行なうことによりシリコン酸化膜を形成する方法である（特許文献１及び２参照）。
例えば、原料ガスとしてＳｉＨ４とＨ２Ｏ２を用いる場合、先ず、ＳｉＨ４とＨ２Ｏ２をシラノール化反応させることによって、半導体基板上に１次反応物としてシラノール（Ｓｉ（ＯＨ）４）を形成する。この時、シラノールは、非常に流動性に富んでいるので、細い凹部であっても平坦に埋め込むことができる。その後、同一製造装置内で例えば３５０℃で真空加熱処理（キュア処理）を行なうと、数１に示すように脱水縮合反応が促進することによって、シリコン酸化膜が形成される。
Figure 2008010441
この凝縮ＣＶＤは、ＨＤＰ−ＣＶＤに比べて埋め込み性に優れているものの、凹部に埋め込まれたシリコン酸化膜において十分な絶縁耐圧が得られず、その結果として半導体装置の特性の劣化を招くという問題が生じるおそれがある。
特開平９−２５１９９７号公報 特開２００２−８３８６４号公報
そこで、本発明は、凹部が形成された半導体基板上に脱水縮合を行なうことによりシリコン酸化膜を形成する場合であっても、絶縁耐圧の低下によって半導体装置の特性の劣化を招くことが少ないシリコン酸化膜の形成方法を提供することを目的とする。
以上の目的を達成するため、本発明の第１の態様は、少なくともＳｉ含有ガスを原料ガスとして、凹部が表面に形成された半導体基板上に１次反応物を形成した後に脱水縮合を行なうことによりシリコン酸化膜を半導体基板上に形成するシリコン酸化膜の形成方法であって、前記シリコン酸化膜を半導体基板上に形成した後、前記凹部内に形成されたシリコン酸化膜のうち、表面に形成されたシリコン酸化膜よりも低密度に形成された部分の少なくとも一部が露出するまで、表面に形成されたシリコン酸化膜を除去し、次いでＳｉ含有ガスを前記低密度のシリコン酸化膜に供給することを特徴とする。
また、本発明の第２の態様は、少なくともＳｉ含有ガスを原料ガスとして、凹部が表面に形成された半導体基板上に１次反応物を形成した後に脱水縮合を行なうことによりシリコン酸化膜を半導体基板上に形成するシリコン酸化膜の形成方法であって、前記１次反応物を形成する際に、エネルギー線を照射することを特徴とする。
さらに、本発明の第３の態様は、少なくともＳｉ含有ガスを原料ガスとして、凹部が表面に形成された半導体基板上に１次反応物を形成した後に脱水縮合を行なうことによりシリコン酸化膜を半導体基板上に形成するシリコン酸化膜の形成方法であって、前記１次反応物を形成する際に、脱水縮合促進剤を供給することを特徴とする。
またさらに、本発明の第４の態様は、少なくともＳｉ含有ガスを原料ガスとして、凹部が表面に形成された半導体基板上に１次反応物を形成した後に脱水縮合を行うことによりシリコン酸化膜を半導体基板上に形成するシリコン酸化膜の形成方法であって、前記１次反応物を形成した後に酸素プラズマに曝した状態で加熱処理を行うことを特徴とする。
以上のように、本発明によれば、凹部が形成された半導体基板上に脱水縮合を行なうことによりシリコン酸化膜を形成する場合であっても、絶縁耐圧の低下によって半導体装置の特性の劣化を招くことが少ないシリコン酸化膜の形成方法を提供することができる。
次に、本発明の第１実施形態に係るシリコン酸化膜の形成方法について、図面に基づいて説明する。図１は、第１実施形態に係るシリコン酸化膜の形成方法を実施するための製造装置の概略図である。この製造装置は、反応容器１０と、反応容器１０内に設置され、半導体基板を保持する半導体基板ホルダー１２と、半導体基板ホルダー１２上に保持された半導体基板を例えば０〜５℃に冷却する冷却管１４と、反応容器１０内のガスを排気する排気口１６と、反応容器１０内に原料ガスを供給する供給口１８、２０とを備えている。
次に、上記製造装置を用いた第１実施形態に係るシリコン酸化膜の形成方法について説明する。先ず、図２に示すように半導体基板２２上にトンネル酸化膜２４が形成され、その上に電極となるＰｏｌｙ−Ｓｉ膜２６が形成され、さらにその上に加工時のマスク層２８が成膜された後、エッチングなどの処理によって素子分離溝（ＳＴＩ）３０が作製され、続いて熱ＣＶＤ法によって薄いシリコン酸化膜３２が形成された半導体基板２２を製造装置の半導体基板ホルダー１２に設置する。
次に、ＳｉＨ４とＨ２Ｏ２を原料ガスとする凝縮ＣＶＤ法によってＳＴＩ３０を埋めながらシラノールを形成する。すなわち、ＳｉＨ４とＨ２Ｏ２を供給口１８、２０から反応容器１０内に供給し、ＳｉＨ４とＨ２Ｏ２のシラノール化反応（ＳｉＨ４＋３Ｈ２Ｏ２→Ｓｉ（ＯＨ）４＋２Ｈ２Ｏ＋Ｈ２、又はＳｉＨ４＋２Ｈ２Ｏ２→Ｓｉ（ＯＨ）４＋２Ｈ２など）によって、上記薄いシリコン酸化膜３２が形成された半導体基板上にシラノールを形成する。この時、シラノールは、非常に流動性に富んでいるので、ＳＴＩ３０内を隙間なく埋め込むことができる。その後、真空状態を維持しながら、図示しない他の反応容器に移して、ヒーターなどで、例えば３５０℃で真空加熱処理（キュア処理）を行なうことによって、脱水縮合反応が促進されて、シリコン酸化膜が形成される。
この凝縮ＣＶＤ法によって形成されたシリコン酸化膜は、脱水縮合による体積収縮を伴うので、図３に示すように、表面近傍は、縦方向に収縮することにより、また、溝の表面近くは、表面からの流入により、緻密層３４を形成するが、ＳＴＩ３０の中は、体積変化ができず、密度の低下や密度のむらが発生するので、低密度領域３６を形成する。この低密度領域３６の修復処理を行う場合、緻密層３４がその修復の妨げとなるので、図４に示すように緻密層３４をＲＩＥなどのドライエッチングによって除去し、ＳＴＩ３０内のシリコン酸化膜の低密度領域３６を露出させる。この低密度領域３６の露出工程は、例えば、反応容器１０内に図示しないプラズマ生成部を設けておき、反応容器１０内に充填したＮＦ３ガスのプラズマによる反応容器１０の洗浄条件に基づいて行なうことができる。
次に、低密度領域３６の修復処理を行う。修復処理は、先ず、反応容器１０内にＳｉＨ４を供給することによって、低密度領域３６内にＳｉＨ４を滲み込ませる。この際、低密度領域３６には、緻密層３４に比して多量の未架橋のＳｉ−ＯＨ基が残っているので、低密度領域３６内に滲み込んだＳｉＨ４がこの未架橋のＳｉ−ＯＨ基と反応して、ＳｉＯ２を形成することによって、図５に示すように、低密度領域３６内の密度のむらが低減され、緻密なシリコン酸化膜に修復することができる。その後、電気炉などにより、例えば９００℃で加熱処理（アニール処理）を行なうことによって、シリコン酸化膜のさらなる架橋促進や骨格の三次元化を進行させても良い。
なお、シラノールを形成するまでの工程と、その後のキュア処理などの工程は、同一の製造装置内で行なっても良い。また、第１実施形態に係るシリコン酸化膜の形成方法は、ＳＴＩの埋め込みだけでなく、ＲＩＥによって形成されたＡｌ配線の間の埋め込みなどに使用しても良い。さらに、第１実施形態に係るシリコン酸化膜の形成方法において、修復処理は、シラノールを形成するのに用いたＳｉ含有ガスを用いる必要はなく、他のＳｉ含有ガス、例えばＴＥＯＳやメチルシランなどの有機系シランなどを用いて修復処理を行っても良い。
一般に、凝縮ＣＶＤ法は、埋め込み性に優れているものの、シラノールが形成されて凹部が埋め込まれた後に、脱水縮合反応によって体積収縮が生じるため、凝縮ＣＶＤ法によって凹部に埋め込まれたシリコン酸化膜の密度が低下したり、凹部内のシリコン酸化膜の密度にむらが発生したりする。これによって、凹部内に低密度領域を形成してしまい、また、体積収縮により凹部の内側から浮き上がるように剥離が生じてしまう場合がある。特に、このような問題は、凹部の微細化やアスペクト比（溝の深さ／開口幅）の増大に伴って、顕著になっている。また、このようにシリコン酸化膜に低密度領域や剥離が形成されると、薬液耐性の低下や加工後の荒れが生じることにより、その後の加工処理に影響を与えたり、絶縁耐圧の低下によって半導体装置の特性の劣化を招くという問題がある。このような問題に対して、第１実施形態に係るシリコン酸化膜の形成方法は、低密度領域の修復処理を行うことにより、低密度領域内の密度のむらが低減され、緻密なシリコン酸化膜に修復することができる。
次に、本発明の第２実施形態に係るシリコン酸化膜の形成方法について、図面に基づいて説明する。図６は、第２実施形態に係るシリコン酸化膜の形成方法を実施するための製造装置の概略図である。この製造装置は、反応容器１０内にマイクロ波を照射するマイクロ波照射部３８が設けられている点で第１実施形態において用いたものと異なるが、その他の構成は、第１実施形態において用いられたものと同じである。
次に、この製造装置を用いた第２実施形態に係るシリコン酸化膜の形成方法について説明する。先ず、図７に示すように半導体基板４０上にＲＩＥによって複数のＡｌ配線４２が形成され、このＡｌ配線４２上にコロージョンを防止するためにＳｉＯＮ膜４４がＰＥＣＶＤ法によって形成された半導体基板４０を上記製造装置の半導体基板ホルダー１２上に設置する。
次に、ＳｉＨ４とＨ２Ｏ２を原料ガスとする凝縮ＣＶＤ法によってＡｌ配線４２の間を埋めながらシリコン酸化膜の形成を行なう。この際、第２実施形態に係るシリコン酸化膜の形成方法においては、第１実施形態と異なり、シラノールを形成する際に、マイクロ波照射部３８から反応容器１０内にマイクロ波が照射される。マイクロ波が照射されると、図８に示すように、Ａｌ配線４２の間に埋め込まれて、シラノール化反応によって形成されたシラノール４６のＳｉ−ＯＨ基が、活性化されて、シラノール及びシリコン酸化物の分子が撹拌されるとともに、脱水縮合反応が促進される。次に、図示しない他の反応容器に移して、ヒーターなどで、例えば３５０℃で真空加熱処理（キュア処理）を行なうことによって、脱水縮合反応がさらに促進される。これにより、図９に示すように、Ａｌ配線４２の間に均質かつ緻密なシリコン酸化膜４８が形成される。その後、電気炉などにより、例えば９００℃で加熱処理（アニール処理）を行なうことによって、シリコン酸化膜のさらなる架橋促進や骨格の三次元化を進行させても良い。
以上のように第２実施形態に係るシリコン酸化膜の形成方法においては、凝縮ＣＶＤ法によるシリコン酸化膜形成の際にマイクロ波を照射したが、例えば、電子線照射部や紫外線照射部を設けて電子線や紫外線を照射させても良い。また、第２実施形態に係るシリコン酸化膜の形成方法は、凹部の埋め込みだけでなく、平坦な基板上に適用しても、緻密なシリコン酸化膜を形成することができる。さらに、第２実施形態に係るシリコン酸化膜の形成方法は、ＲＩＥによって形成されたＡｌ配線の間の埋め込みだけでなく、ＳＴＩの埋め込みなどに使用しても良い。
上述した凝縮ＣＶＤの問題点に対して、第２実施形態に係るシリコン酸化膜の形成方法は、１次反応物であるシラノールを形成する際に、エネルギー線を照射することによって、均質かつ緻密なシリコン酸化膜を形成することができる。
次に、本発明の第３実施形態に係るシリコン酸化膜の形成方法について、図面に基づいて説明する。製造装置としては、上記第１実施形態で用いたものを使用する。先ず、図１０に示すようにエッチングなどの処理によって素子分離溝（ＳＴＩ）５０が形成された半導体基板５２を上記製造装置の半導体基板ホルダー１２上に設置する。次いで、ＳｉＨ４とＨ２Ｏ２を原料ガスとする凝縮ＣＶＤ法によってＳＴＩ５０を埋めながらシラノールを形成するが、第３実施形態においては、ＳｉＨ４とともに脱水縮合促進剤としてアンモニアを反応容器１０内に供給する。凝縮ＣＶＤ法によるＳＴＩ５０の埋め込み工程において、アンモニアは、シラノール５６からシリコン酸化膜を形成する脱水縮合反応を低温で促進する触媒として機能し、図１１に示すように気相中及び基板上の脱水縮合反応が促進される。次に、図示しない他の反応容器に移して、ヒーターなどで、例えば３５０℃で真空加熱処理（キュア処理）を行なうことによって、シリコン酸化膜の脱水縮合反応がさらに促進される。これにより図１２に示すように緻密なシリコン酸化膜５８を形成することができる。その後、電気炉などにより、例えば９００℃で加熱処理（アニール処理）を行なうことによって、シリコン酸化膜のさらなる架橋促進や骨格の三次元化を進行させても良い。
第３実施形態に係るシリコン酸化膜の形成方法は、凹部の埋め込みだけでなく、平坦な基板上に適用しても、緻密なシリコン酸化膜を形成することができる。また、第３実施形態に係るシリコン酸化膜の形成方法において、脱水縮合促進剤としては、アンモニアの他にエチレンジアミンなどのアミンのようなアンモニウム基を有する化合物を用いても良く、これら脱水縮合促進剤は、Ｈ２Ｏ２の水溶液に溶解させた後にガス化させて供給しても良い。さらに、第３実施形態に係るシリコン酸化膜の形成方法は、ＳＴＩの埋め込みだけでなく、ＲＩＥによって形成されたＡｌ配線の間の埋め込みなどに使用しても良い。
上述した凝縮ＣＶＤの問題点に対して、第３実施形態に係るシリコン酸化膜の形成方法は、１次反応物であるシラノールを形成する際に、脱水縮合促進剤を供給することによって、均質かつ緻密なシリコン酸化膜を形成することができる。
次に、本発明の第４実施形態に係るシリコン酸化膜の形成方法について説明する。図１３は、第４実施形態に係るシリコン酸化膜の形成方法を実施するための製造装置の概略図である。この製造装置は、反応容器１１と、反応容器１１内に設置され、半導体基板を保持する半導体基板ホルダー１３と、半導体基板ホルダー１３上に保持された半導体基板を加熱するヒーター１５と、反応容器１１内のガスを排気する排気口１７と、反応容器１１内に原料ガスを供給する供給口１９、２１と、反応容器１１内に設けられたプラズマ生成部５９とを備えている。
次に、この製造装置を用いた第４実施形態に係るシリコン酸化膜の形成方法について説明する。先ず、図１４に示すように半導体基板６０上にトンネル酸化膜６２が形成され、その上に電極となるＰｏｌｙ−Ｓｉ膜６４が形成され、さらにその上に加工時のマスク層６６が成膜された後、エッチングなどの処理によって素子分離溝（ＳＴＩ）６８が作製され、続いて熱ＣＶＤ法によって薄いシリコン酸化膜７０が形成された半導体基板６０を第１実施形態で用いた製造装置の半導体基板ホルダー１２に設置する。次に、ＳｉＨ４とＨ２Ｏ２を原料ガスとする凝縮ＣＶＤ法によってＳＴＩ６８を埋めながらシラノールを形成する。その後、真空状態を維持しながら上記図１３に示す反応容器１１に移して、反応容器１１内に酸素を充填し、プラズマ生成部５９によって、例えば高周波電界を印加することにより、酸素プラズマを生成し、その酸素プラズマにシラノールを曝しながら、ヒーター１５などで、例えば１００℃で１分間加熱処理を行い、脱水縮合を行なうことによって（キュア処理）、図１５に示すようにシリコン酸化膜７２が形成される。次いで、例えば、９００℃の加熱処理（アニール処理）を施すことによって、シリコン酸化膜のさらなる架橋促進や骨格の三次元化を進行させる。
このようにキュア処理の際に、酸素プラズマに曝し、その後のアニール処理を行うことによって、アニール処理の際の体積収縮を低減させることができ、例えば窒素雰囲気下でキュア処理を行っていた従来の場合のようにシリコン酸化膜の剥離や低密度化が生じることが少なく、薬液洗浄による溶解も生じることが少ない。特に、このような酸素プラズマに曝した状態での加熱処理（キュア処理）は、３００℃以下の低温、特に１５０℃以下の低温で行なうと効果が向上する。
本発明者らは、同一条件で形成したシラノールに対し、従来の高温キュア処理と、酸素に曝した低温キュア処理と、酸素プラズマに曝した状態の低温キュア処理との比較実験を行なった。すなわち、窒素に曝した状態で６００℃で２分間キュア処理を行い、その後９００℃で１時間アニール処理を行った場合、キュア後の膜厚が１００ｎｍ、アニール後の膜厚が９０ｎｍであったが、酸素に曝した状態で１００℃で１分間キュア処理を行い、その後９００℃で１時間アニール処理を行った場合、キュア後の膜厚が１１５ｎｍ、アニール後の膜厚が９５ｎｍとなり、さらに２５０ｍＴｏｒｒ、１０００Ｗの条件で酸素プラズマに曝して１００℃で５分間キュア処理を行い、その後９００℃で１時間アニール処理を行った場合、キュア処理後の膜厚が１１０ｎｍ、アニール後の膜厚が１０５ｎｍとなった。このような比較実験から、低温短時間のキュア処理における体積収縮が少なく、さらに酸素プラズマに曝した状態でキュア処理を行うことによって、体積収縮がより少ないことが分かる。
また、このようにキュアの際、酸素プラズマに曝すことは、上記第１実施形態乃至第３実施形態と組み合わせても良い。すなわち、第１実施形態乃至第３実施形態において、シラノールを形成した後のキュア処理は、酸素プラズマに曝して行なっても良い。さらに、第４実施形態に係るシリコン酸化膜の形成方法は、ＳＴＩの埋め込みだけでなく、ＲＩＥによって形成されたＡｌ配線の間の埋め込みなどに使用しても良い。
さらに、第１実施形態乃至第４実施形態に係るシリコン酸化膜の形成方法においては、凝縮ＣＶＤ法の原料ガスとしてＳｉＨ４とＨ２Ｏ２を用いたが、これに限定されず、Ｓｉ含有ガスとして、例えばＴＥＯＳやメチルシランなどの有機系シランを用いても良く、また、酸素源ガスとして、オゾンガスなどを用いても良い。
本発明の第１実施形態に係るシリコン酸化膜の形成方法に用いられる製造装置の概略図である。 第１実施形態によりシリコン酸化膜が形成される前の状態を示す断面図である。 第１実施形態によりシリコン酸化膜が形成される状態を示す断面図である。 第１実施形態によりシリコン酸化膜が形成される状態を示す断面図である。 第１実施形態によりシリコン酸化膜が形成された状態を示す断面図である。 本発明の第２実施形態に係るシリコン酸化膜の形成方法に用いられる製造装置の概略図である。 第２実施形態によりシリコン酸化膜が形成される前の状態を示す断面図である。 第２実施形態によりシリコン酸化膜が形成される状態を示す断面図である。 第２実施形態によりシリコン酸化膜が形成された状態を示す断面図である。 第３実施形態によりシリコン酸化膜が形成される前の状態を示す断面図である。 第３実施形態によりシリコン酸化膜が形成される状態を示す断面図である。 第３実施形態によりシリコン酸化膜が形成された状態を示す断面図である。 本発明の第４実施形態に係るシリコン酸化膜の形成方法に用いられる製造装置の概略図である。 第４実施形態によりシリコン酸化膜が形成される前の状態を示す断面図である。 第４実施形態によりシリコン酸化膜が形成された状態を示す断面図である。
符号の説明
２２ 半導体基板
３０ 素子分離溝（ＳＴＩ）
３４ 緻密層
３６ 低密度領域

Claims (5)

  1. 少なくともＳｉ含有ガスを原料ガスとして、凹部が表面に形成された半導体基板上に１次反応物を形成した後に脱水縮合を行なうことによりシリコン酸化膜を半導体基板上に形成するシリコン酸化膜の形成方法であって、
    前記シリコン酸化膜を半導体基板上に形成した後、前記凹部内に形成されたシリコン酸化膜のうち、表面に形成されたシリコン酸化膜よりも低密度に形成された部分の少なくとも一部が露出するまで、表面に形成されたシリコン酸化膜を除去し、次いでＳｉ含有ガスを前記低密度のシリコン酸化膜に供給することを特徴とするシリコン酸化膜の形成方法。
  2. 少なくともＳｉ含有ガスを原料ガスとして、凹部が表面に形成された半導体基板上に１次反応物を形成した後に脱水縮合を行なうことによりシリコン酸化膜を半導体基板上に形成するシリコン酸化膜の形成方法であって、
    前記１次反応物を形成する際に、エネルギー線を照射することを特徴とするシリコン酸化膜の形成方法。
  3. 少なくともＳｉ含有ガスを原料ガスとして、凹部が表面に形成された半導体基板上に１次反応物を形成した後に脱水縮合を行なうことによりシリコン酸化膜を半導体基板上に形成するシリコン酸化膜の形成方法であって、
    前記１次反応物を形成する際に、脱水縮合促進剤を供給することを特徴とするシリコン酸化膜の形成方法。
  4. 少なくともＳｉ含有ガスを原料ガスとして、凹部が表面に形成された半導体基板上に１次反応物を形成した後に脱水縮合を行うことによりシリコン酸化膜を半導体基板上に形成するシリコン酸化膜の形成方法であって、
    前記１次反応物を形成した後に酸素プラズマに曝した状態で加熱処理を行うことを特徴とするシリコン酸化膜の形成方法。
  5. 前記シリコン酸化膜を形成する工程は、Ｓｉ含有ガスと酸素源ガスを原料ガスとして、凹部が表面に形成された半導体基板上に流動性を有するシラノールを形成した後に脱水縮合を行なうことによりシリコン酸化膜を半導体基板上に形成することを特徴とする請求項１乃至４いずれか記載のシリコン酸化膜の形成方法。
JP2006176041A 2006-06-27 2006-06-27 シリコン酸化膜の形成方法 Pending JP2008010441A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006176041A JP2008010441A (ja) 2006-06-27 2006-06-27 シリコン酸化膜の形成方法
US11/819,275 US20080009143A1 (en) 2006-06-27 2007-06-26 Method of forming silicon oxide layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006176041A JP2008010441A (ja) 2006-06-27 2006-06-27 シリコン酸化膜の形成方法

Publications (1)

Publication Number Publication Date
JP2008010441A true JP2008010441A (ja) 2008-01-17

Family

ID=38919590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006176041A Pending JP2008010441A (ja) 2006-06-27 2006-06-27 シリコン酸化膜の形成方法

Country Status (2)

Country Link
US (1) US20080009143A1 (ja)
JP (1) JP2008010441A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016133829A (ja) * 2015-01-15 2016-07-25 株式会社東芝 電子機器、記憶装置へのアクセス制御方法およびプログラム

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4413947B2 (ja) * 2007-06-21 2010-02-10 株式会社東芝 半導体装置の製造方法
JP5862353B2 (ja) * 2011-08-05 2016-02-16 東京エレクトロン株式会社 半導体装置の製造方法
US9431238B2 (en) * 2014-06-05 2016-08-30 Asm Ip Holding B.V. Reactive curing process for semiconductor substrates

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06208993A (ja) * 1993-01-11 1994-07-26 Nec Corp 半導体装置の製造方法
JPH09260484A (ja) * 1996-03-25 1997-10-03 Toshiba Corp 半導体装置の製造方法
JP2002083864A (ja) * 2000-09-07 2002-03-22 Seiko Epson Corp 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126449A (ja) * 1997-06-30 1999-01-29 Sony Corp 絶縁膜の成膜方法
JP2002299337A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体装置の製造方法および半導体装置
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
JP3668222B2 (ja) * 2002-11-07 2005-07-06 株式会社東芝 半導体装置の製造方法
US20050164402A1 (en) * 2003-07-14 2005-07-28 Belisle Christopher M. Sample presentation device
US20050227502A1 (en) * 2004-04-12 2005-10-13 Applied Materials, Inc. Method for forming an ultra low dielectric film by forming an organosilicon matrix and large porogens as a template for increased porosity
US7422776B2 (en) * 2004-08-24 2008-09-09 Applied Materials, Inc. Low temperature process to produce low-K dielectrics with low stress by plasma-enhanced chemical vapor deposition (PECVD)

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06208993A (ja) * 1993-01-11 1994-07-26 Nec Corp 半導体装置の製造方法
JPH09260484A (ja) * 1996-03-25 1997-10-03 Toshiba Corp 半導体装置の製造方法
JP2002083864A (ja) * 2000-09-07 2002-03-22 Seiko Epson Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016133829A (ja) * 2015-01-15 2016-07-25 株式会社東芝 電子機器、記憶装置へのアクセス制御方法およびプログラム

Also Published As

Publication number Publication date
US20080009143A1 (en) 2008-01-10

Similar Documents

Publication Publication Date Title
TWI676700B (zh) 用於高品質流動式化學氣相沉積膜之先進製程流程
TWI673826B (zh) 可流動膜固化穿透深度之改進以及應力調諧
KR20150022677A (ko) 유기아미노실란 어닐링을 이용한 SiOCH 막의 형성 방법
JPWO2013065771A1 (ja) 半導体装置の製造方法、半導体装置の製造装置及び記録媒体
JPH0786271A (ja) シリコン酸化膜の作製方法
CN101283442A (zh) 半导体装置以及制造方法
JP2005116706A (ja) 熱処理方法及び熱処理装置
JP2010087475A (ja) 半導体装置の製造方法及び製造装置
TW201545233A (zh) 製造具有絕緣層之積體電路的方法
KR20110001918A (ko) 기판 처리 방법 및 기판 처리 장치
US20150368803A1 (en) Uv curing process to improve mechanical strength and throughput on low-k dielectric films
JP2008140896A (ja) 熱処理方法、熱処理装置及び記憶媒体
JP2008010441A (ja) シリコン酸化膜の形成方法
TW201203366A (en) Film formation method, semiconductor-device fabrication method, insulating film and semiconductor device
JP2007042884A (ja) 成膜方法及び成膜装置
CN104471687A (zh) 降低多孔低k膜的介电常数的方法
JP2010192755A (ja) シリコン酸化膜の成膜方法および半導体装置の製造方法
JP2006269621A (ja) Ａｌｄによる薄膜形成方法および装置
US9324571B2 (en) Post treatment for dielectric constant reduction with pore generation on low K dielectric films
JP2004039990A (ja) 被処理体の酸化方法
KR102616699B1 (ko) 갭 충진 애플리케이션들에서 실리콘 다이옥사이드 막의 원자층 증착에서의 심들을 제거하기 위한 시스템들 및 방법들
JP2008199015A (ja) Ｐｓｚ膜の熱処理方法及びこれを適用した半導体素子の素子分離膜形成方法
TW201030174A (en) Silicon dioxide film and process for production thereof, computer-readable storage medium, and plasma cvd device
CN1324663C (zh) 制造介电层的方法与系统
JP2010171231A (ja) シリコン酸化膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101130