KR102616699B1 - 갭 충진 애플리케이션들에서 실리콘 다이옥사이드 막의 원자층 증착에서의 심들을 제거하기 위한 시스템들 및 방법들 - Google Patents

갭 충진 애플리케이션들에서 실리콘 다이옥사이드 막의 원자층 증착에서의 심들을 제거하기 위한 시스템들 및 방법들 Download PDF

Info

Publication number
KR102616699B1
KR102616699B1 KR1020160072291A KR20160072291A KR102616699B1 KR 102616699 B1 KR102616699 B1 KR 102616699B1 KR 1020160072291 A KR1020160072291 A KR 1020160072291A KR 20160072291 A KR20160072291 A KR 20160072291A KR 102616699 B1 KR102616699 B1 KR 102616699B1
Authority
KR
South Korea
Prior art keywords
trench
substrate
filling
layer
silicon dioxide
Prior art date
Application number
KR1020160072291A
Other languages
English (en)
Other versions
KR20160146565A (ko
Inventor
웨이 탕
제이슨 대진 박
슈라벤디즈크 바트 반
카이한 아쉬티아니
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20160146565A publication Critical patent/KR20160146565A/ko
Application granted granted Critical
Publication of KR102616699B1 publication Critical patent/KR102616699B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Abstract

기판 내의 트렌치를 충진하기 위한 방법은 제 1 실리콘 다이옥사이드 층으로 트렌치를 부분적으로 충진하는 단계를 포함한다. 비정질 실리콘 층은 실리콘 다이옥사이드 층 상에 증착된다. 트렌치는 제 2 실리콘 다이옥사이드 층으로 충진된다. 산화 처리가 비정질 실리콘 층을 산화시키도록 기판 상에서 수행된다.

Description

갭 충진 애플리케이션들에서 실리콘 다이옥사이드 막의 원자층 증착에서의 심들을 제거하기 위한 시스템들 및 방법들{SYSTEMS AND METHODS FOR ELIMINATING SEAMS IN ATOMIC LAYER DEPOSITION OF SILICON DIOXIDE FILM IN GAP FILL APPLICATIONS}
본 개시는 기판 프로세싱 시스템들, 보다 구체적으로 갭 충진 애플리케이션들에서 실리콘 다이옥사이드의 ALD (atomic layer deposition) 동안 심들을 제거하기 위한 시스템들 및 방법들에 관한 것이다.
본 명세서에 제공된 배경 기술 설명은 일반적으로 본 개시의 맥락을 제공하기 위한 것이다. 본 발명자들의 성과로서 본 배경기술 섹션에 기술되는 정도의 성과, 뿐만 아니라 출원시 종래 기술로서 인정되지 않을 수도 있는 기술의 양태들은 본 개시에 대한 종래 기술로서 명시적으로나 암시적으로 인정되지 않는다.
STI들 (shallow trench insulators) 은 IC들 (integrated circuits) 내의 개별 트랜지스터 디바이스들 사이에 전기적 절연을 제공한다. STI들은 보통 고품질 실리콘 다이옥사이드 (SiO2) 막으로 충진되는 트렌치들을 포함한다. 일부 예들에서, 트렌치의 AR (aspect ratio) 은 8:1만큼 높을 수 있고 그리고 트렌치의 개구는 20 ㎚로 좁아진다. 프로세싱 동안 보이드 프리 (free) STI 갭 충진은 기판이 차후의 통합 단계들 동안 습식 화학적 프로세스를 받을 수도 있기 때문에 중요하다.
통상적으로, STI들은 HDPCVD (high density plasma chemical vapor deposition) 프로세스를 사용하여 충진된다. 약 4:1 초과의 AR을 가진 트렌치들에 대해, HDPCVD 옥사이드는 보이드들 없이 STI들을 충진할 수 없다. 보이드들은 심지어 순환적인 증착-에칭-증착 프로세스가 사용될 때에도 발생한다.
SACVD (sub-atmospheric CVD) 와 같은 대안적인 충진 기법들이 사용된다. 그러나, SACVD는 SACVD가 100 % 미만의 컨포멀성을 갖기 때문에 충진 프로파일에 민감하다. 최근에 생긴 유동성 옥사이드 프로세스들은 액체와 유사한 충진 거동을 제공하지만 막 품질은 막 내에 존재하는 고 탄소 함량에 의해 대체로 제한된다.
기판 내의 트렌치를 충진하기 위한 방법은 제 1 실리콘 다이옥사이드 층으로 트렌치를 부분적으로 충진하는 단계를 포함한다. 비정질 실리콘 층은 실리콘 다이옥사이드 층 상에 증착된다. 트렌치는 제 2 실리콘 다이옥사이드 층으로 충진된다. 산화 처리가 비정질 실리콘 층을 산화시키도록 기판 상에서 수행된다.
다른 특징들에서, 트렌치는 STI (shallow trench insulator) 를 포함한다. 제 1 실리콘 다이옥사이드 층 및 제 2 실리콘 다이옥사이드 층은 ALD (atomic layer deposition) 프로세스를 사용하여 증착된다. ALD 프로세스는 컨포멀한 (conformal) 막을 증착한다. ALD 프로세스는 BTBAS (Bis(tertiary-butyl-amino)silane), 아산화질소 (N2O) 및 산소 (O2) 를 포함한 프로세스 가스들을 사용한다.
다른 특징들에서, 산화 처리는 기판을 프로세스 온도로 가열하는 단계 및 기판을 수증기에 노출시키는 단계를 포함한다. 산화 처리는 기판을 프로세스 온도로 가열하는 단계 및 기판을 분자 산소에 노출시키는 단계를 포함한다. 기판은 퍼니스 (furnace) 내에서 가열된다. 프로세스 온도는 600 ℃ 내지 1000 ℃이다. 프로세스 온도는 875 ℃ 내지 925 ℃이다. 프로세스 시간은 1 시간 내지 5 시간이다. 트렌치는 4:1 초과인 종횡비를 갖는다. 트렌치는 8:1 초과인 종횡비를 갖는다.
다른 특징들에서, 비정질 실리콘 층은 열 CVD (chemical vapor deposition) 프로세스를 사용하여 증착된다. 열 CVD 프로세스는 프로세스 가스로서 디실란을 사용한다. 비정질 실리콘 층은 2 ㎚ 내지 4 ㎚의 두께를 갖는다.
본 개시의 적용 가능성의 추가의 영역들은 상세한 기술, 청구항들 및 도면들로부터 분명해질 것이다. 상세한 기술 및 구체적인 예들은 오직 예시의 목적들을 위해 의도된 것이고 본 개시의 범위를 제한하도록 의도되지 않는다.
본 개시는 상세한 기술 및 첨부된 도면들로부터 보다 완전히 이해될 것이다.
도 1은 본 개시에 따른, 실리콘 다이옥사이드 (SiO2) 층에 의해 부분적으로 충진되는 트렌치를 포함한 기판의 예의 측단면도이다.
도 2는 본 개시에 따른, 트렌치 내의 SiO2 상에 증착된 비정질 실리콘 (a-Si) 층을 더 포함한 도 1의 기판의 측단면도이다.
도 3은 본 개시에 따른, 트렌치 내를 충진하고 심을 생성하는 추가의 SiO2 층을 더 포함한 도 2의 기판의 측단면도이다.
도 4는 본 개시에 따른, 산화 단계를 사용하여 심을 제거한 후의 도 3의 기판의 측단면도이다.
도 5는 본 개시에 따른, SiO2 층을 사용한 트렌치의 갭 충진, 비정질 실리콘 층의 증착, SiO2 층의 증착, 및 산화 단계를 수행하기 위한 방법의 예이다.
도면들에서, 참조 번호들은 유사한 그리고/또는 동일한 엘리먼트들 (elements) 을 식별하기 위해 재사용될 수도 있다.
실리콘 다이옥사이드 (SiO2) 의 증착은 기판의 트렌치를 갭 충진하도록 사용될 수도 있다. 그러나, 고 습식 에칭 레이트 심은 반대편의 측벽들 상의 막을 합친 후에 트렌치의 중심에 남아 있다. 트렌치가 완전히 충진될 때까지 행해지는 SiO2 막의 연속적인 증착과 대조적으로, 본 개시에 따른 시스템들 및 방법들은, 처음에 트렌치를 부분적으로 충진하도록 SiO2를 증착하고 이어서 반대편의 측벽들 상의 막을 만나기 전에 비정질 실리콘 (a-Si) 층을 증착한다. 그 뒤에, SiO2 증착은 트렌치를 완전히 충진하도록 재개된다. 막 스택은 후속하여 a-Si 층을 SiO2로 변환하도록 산화 처리에 노출된다. 산화 처리 동안 유도된 체적 팽창은 심 재료를 치밀화한다.
이제 도 1 및 도 2를 참조하면, SiO2 막으로 트렌치 (12) 를 충진하기 위한 기판 (10) 의 프로세싱이 도시된다. 일부 예들에서, 트렌치 (12) 는 고 종횡비 (AR) 를 갖는다. 일부 예들에서, AR은 4:1 초과이다. 다른 예들에서, AR은 8:1 초과이다. 또 다른 예들에서, AR은 10:1 초과이다. 일부 예들에서, 트렌치 (12) 는 STI 트렌치이다.
도 1에서, 실리콘 다이옥사이드 (SiO2) 층 (16) 은 트렌치 (12) 를 부분적으로 충진하도록 트렌치 (12) 내에 증착된다. 일부 예들에서, SiO2 층 (16) 은 컨포멀하게 증착된다. 일부 예들에서, SiO2 층 (16) 은 ALD 프로세스를 사용하여 증착된다.
일부 예들에서, SiO2의 컨포멀한 ALD 증착은, 전체가 참조로서 본 명세서에 인용되는, 2014년 5월 20일에 LaVoie 등에 허여되고 발명의 명칭이 "METHOD OF PLASMA ACTIVATED DEPOSITION OF A CONFORMAL FILM ON A SUBSTRATE SURFACE"인 공동으로 양도된 미국 특허 제 8,728,955 호에 기술된 ALD 프로세스들에 따라 수행된다. 일부 예들에서, 전구체 가스는 BTBAS (Bis(tertiary-butyl-amino)silane), 아산화질소 (N2O) 및 산소 (O2) 를 포함한다.
도 2에서, 비정질 실리콘 (a-Si) 층 (18) 이 트렌치 (12) 내의 SiO2 층 (16) 상에 증착된 후의 도 1의 기판 (10) 이 도시된다. 일부 예들에서, a-Si 층 (18) 은 2 내지 4 ㎚의 두께를 갖는다. 다른 예들에서, a-Si 층 (18) 은 3 ㎚의 두께를 갖는다. 일부 예들에서, a-Si 층 (18) 은 컨포멀하다.
일부 예들에서, a-Si 층 (18) 의 증착은 열 CVD 프로세스 또는 다른 적합한 증착 프로세스를 사용하여 수행된다. 일부 예들에서, a-Si 층 (18) 을 증착하기 위한 증착 프로세스는 전구체 가스로서 디실란 (Si2H6) 을 사용하고 그리고 프로세스 온도는 400 ℃ 내지 600 ℃이다. 다른 예들에서, 프로세스 온도는 450 ℃ 내지 550 ℃이다. 또 다른 예들에서, 프로세스 온도는 500 ℃이다. 다른 예들에서, a-Si 층 (18) 은 ALD를 사용하여 증착된다. 단지 예를 들면, 컨포멀한 옥사이드, 나이트라이드 또는 카바이드 층들을 증착하도록 사용되는 ALD 프로세스들이 사용될 수도 있다.
이제 도 3 및 도 4를 참조하면, 기판 (10) 의 추가의 프로세싱이 도시된다. 도 3에서, SiO2 층 (20) 의 측벽들이 트렌치 (12) 를 충진하고 심 (22) 을 생성하는 것을 충족한 후의 기판 (10) 이 도시된다. 일부 예들에서, SiO2 층 (20) 은 또한 컨포멀한 프로세스를 사용하여 증착된다. 일부 예들에서, SiO2 층 (20) 은 ALD 프로세스를 사용하여 증착된다.
도 4에서, 산화 처리 단계가 심 (22) 을 제거하도록 사용된다. 일부 예들에서, a-Si 층을 산화시키기 위한 프로세스는 퍼니스 또는 다른 디바이스 내에서 기판을 프로세스 온도로 가열하는 것을 포함한다. 일부 예들에서, 프로세스 온도는 600 ℃ 내지 1000 ℃이다. 일부 예들에서, 수증기를 사용하는 습식 산화 처리가 사용된다. 일부 예들에서, 분자 산소, 오존, 또는 이산화탄소 (CO2) 가 사용된다. 다른 예들에서, 프로세스 온도는 대략 900 ℃ (예를 들어 875 ℃ 내지 925 ℃) 이다. 일부 예들에서, 프로세스 시간은 1 시간 내지 5 시간이지만, 다른 프로세스 시간이 사용될 수도 있다. 일부 예들에서, 산소는 a-Si 층을 SiO2로 적어도 부분적으로 변환하도록 SiO2 층을 통해 a-Si 층으로 확산한다. 습식 산화의 사용은 수증기가 SiO2 층 내로의 용해성을 증가시키기 때문에 프로세스 시간을 감소시킬 수도 있다.
다른 예들에서, 산화 단계는 산화제 함유 플라즈마를 생성하는 프로세싱 챔버 내에서 수행된다. 플라즈마 시스템들은 플라즈마를 챔버 내에서 또는 원격으로 생성할 수도 있다. 다른 예들에서, 플라즈마 시스템들은 RF (radio frequency), MW (microwave) 및 DC 플라즈마 전력 소스들을 사용할 수도 있다. 다른 예들에서, 플라즈마는 ICP (inductively coupled plasma) 시스템, CCP (capacitively coupled plasma) 시스템, 또는 임의의 다른 적합한 플라즈마 생성 시스템에 의해 생성된다. 일부 예들에서, 산화 단계는 UV (ultraviolet) 광 및 오존을 사용하여 수행될 수도 있다. 또 다른 예들에서, 신속한 열 산화 시스템들은 산화 단계를 수행하도록 사용될 수도 있다.
이제 도 5를 참조하면, 트렌치의 갭 충진을 수행하기 위한 방법 (100) 의 예가 도시된다. 110에서, 제 1 SiO2 층이 트렌치를 부분적으로 충진하도록 기판의 트렌치 내에 증착된다.
114에서, 비정질 실리콘 (a-Si) 층이 제 1 SiO2 층 상에 증착된다. a-Si 층은 트렌치를 부분적으로 충진한다. 118에서, 제 2 SiO2 층이 a-Si 층 상에 증착된다. 트렌치가 충진되고 그리고 심이 제 2 SiO2 층에 의해 생성된다. 122에서, 심이 산화 처리 단계를 사용하여 제거된다.
전술한 기술은 단순히 특성을 예시하는 것이고 어떠한 방식으로도 본 개시, 이의 애플리케이션, 또는 용도를 제한하도록 의도되지 않는다. 본 개시의 광범위한 교시들은 다양한 형태들로 구현될 수 있다. 따라서, 본 개시는 특정한 예들을 포함하지만, 본 개시의 진정한 범위는 다른 수정들이 도면들, 명세서, 및 이하의 청구항들을 연구함으로써 명백해질 것이기 때문에 그렇게 제한되지 않아야 한다. 방법 내에서 하나 이상의 단계들은 본 개시의 원리들을 변경하지 않고 상이한 순서로 (또는 동시에) 실행될 수도 있다는 것이 이해되어야 한다. 또한, 실시예들 각각이 특정한 피처들을 갖는 것으로 상기에 기술되지만, 본 개시의 임의의 실시예에 대해 기술된 임의의 하나 이상의 이들 피처들은, 조합이 명시적으로 기술되지 않아도, 임의의 다른 실시예들의 피처들로 및/또는 임의의 다른 실시예들의 피처들과 조합하여 구현될 수 있다. 즉, 기술된 실시예들은 상호 배타적이지 않고, 하나 이상의 실시예들의 또 다른 실시예와의 치환들이 본 개시의 범위 내에 남는다.
엘리먼트들 간 (예를 들어, 모듈들, 회로 엘리먼트들, 반도체 층들, 등 간) 의 공간적 및 기능적 관계들은, "연결된 (connected)", "인게이지된 (engaged)", "커플링된 (coupled)", "인접한 (adjacent)", "옆에 (next to)", "~의 상단에 (on top of)", "위에 (above)", "아래에 (below)", 및 "배치된 (disposed)"을 포함하는, 다양한 용어들을 사용하여 기술된다. "직접적 (direct)"인 것으로 명시적으로 기술되지 않는 한, 제 1 엘리먼트와 제 2 엘리먼트 간의 관계가 상기 개시에서 기술될 때, 이 관계는 제 1 엘리먼트와 제 2 엘리먼트 사이에 다른 중개하는 엘리먼트가 존재하지 않는 직접적인 관계일 수 있지만, 또한 제 1 엘리먼트와 제 2 엘리먼트 사이에 (공간적으로 또는 기능적으로) 하나 이상의 중개하는 엘리먼트들이 존재하는 간접적인 관계일 수 있다. 본 명세서에서 사용된 바와 같이, 구 A, B, 및 C 중 적어도 하나는 비배타적인 논리 OR를 사용하여, 논리적으로 (A 또는 B 또는 C) 를 의미하는 것으로 해석되어야 하고, "적어도 하나의 A, 적어도 하나의 B, 및 적어도 하나의 C"를 의미하도록 해석되지 않아야 한다.

Claims (16)

  1. 기판 내의 트렌치를 충진하기 위한 방법에 있어서,
    제 1 실리콘 다이옥사이드 층으로 상기 트렌치를 부분적으로 충진하는 단계;
    상기 제 1 실리콘 다이옥사이드 층 상에 비정질 실리콘 층을 증착하는 단계;
    상기 비정질 실리콘 층 상에 ALD (atomic layer deposition) 프로세스를 사용하여 제 2 실리콘 다이옥사이드 층을 직접적으로 증착함으로써 상기 트렌치를 충진하는 단계; 및
    상기 비정질 실리콘 층을 산화시키도록 상기 기판 상에서 산화 처리를 수행하는 단계를 포함하는, 기판 내의 트렌치를 충진하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 트렌치는 STI (shallow trench insulator) 를 포함하는, 기판 내의 트렌치를 충진하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 제 1 실리콘 다이옥사이드 층은 상기 ALD 프로세스를 사용하여 증착되는, 기판 내의 트렌치를 충진하기 위한 방법.
  4. 제 3 항에 있어서,
    상기 ALD 프로세스는 컨포멀한 (conformal) 막을 증착하는, 기판 내의 트렌치를 충진하기 위한 방법.
  5. 제 3 항에 있어서,
    상기 ALD 프로세스는 BTBAS (Bis(tertiary-butyl-amino)silane), 아산화질소 (N2O) 및 산소 (O2) 를 포함한 프로세스 가스들을 사용하는, 기판 내의 트렌치를 충진하기 위한 방법.
  6. 제 1 항에 있어서,
    상기 산화 처리는,
    상기 기판을 프로세스 온도로 가열하는 단계; 및
    상기 기판을 수증기에 노출시키는 단계를 포함하는, 기판 내의 트렌치를 충진하기 위한 방법.
  7. 제 1 항에 있어서,
    상기 산화 처리는,
    상기 기판을 프로세스 온도로 가열하는 단계; 및
    상기 기판을 분자 산소에 노출시키는 단계를 포함하는, 기판 내의 트렌치를 충진하기 위한 방법.
  8. 제 6 항에 있어서,
    상기 기판은 퍼니스 (furnace) 내에서 가열되는, 기판 내의 트렌치를 충진하기 위한 방법.
  9. 제 6 항에 있어서,
    상기 프로세스 온도는 600 ℃ 내지 1000 ℃인, 기판 내의 트렌치를 충진하기 위한 방법.
  10. 제 6 항에 있어서,
    상기 프로세스 온도는 875 ℃ 내지 925 ℃인, 기판 내의 트렌치를 충진하기 위한 방법.
  11. 제 6 항에 있어서,
    프로세스 시간은 1 시간 내지 5 시간인, 기판 내의 트렌치를 충진하기 위한 방법.
  12. 제 1 항에 있어서,
    상기 트렌치는 4:1 초과인 종횡비를 갖는, 기판 내의 트렌치를 충진하기 위한 방법.
  13. 제 1 항에 있어서,
    상기 트렌치는 8:1 초과인 종횡비를 갖는, 기판 내의 트렌치를 충진하기 위한 방법.
  14. 제 1 항에 있어서,
    상기 비정질 실리콘 층은 열 CVD (chemical vapor deposition) 프로세스를 사용하여 증착되는, 기판 내의 트렌치를 충진하기 위한 방법.
  15. 제 14 항에 있어서,
    상기 열 CVD 프로세스는 프로세스 가스로서 디실란을 사용하는, 기판 내의 트렌치를 충진하기 위한 방법.
  16. 제 1 항에 있어서,
    상기 비정질 실리콘 층은 2 ㎚ 내지 4 ㎚의 두께를 갖는, 기판 내의 트렌치를 충진하기 위한 방법.
KR1020160072291A 2015-06-12 2016-06-10 갭 충진 애플리케이션들에서 실리콘 다이옥사이드 막의 원자층 증착에서의 심들을 제거하기 위한 시스템들 및 방법들 KR102616699B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/737,760 2015-06-12
US14/737,760 US9406544B1 (en) 2015-06-12 2015-06-12 Systems and methods for eliminating seams in atomic layer deposition of silicon dioxide film in gap fill applications

Publications (2)

Publication Number Publication Date
KR20160146565A KR20160146565A (ko) 2016-12-21
KR102616699B1 true KR102616699B1 (ko) 2023-12-26

Family

ID=56507285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160072291A KR102616699B1 (ko) 2015-06-12 2016-06-10 갭 충진 애플리케이션들에서 실리콘 다이옥사이드 막의 원자층 증착에서의 심들을 제거하기 위한 시스템들 및 방법들

Country Status (4)

Country Link
US (1) US9406544B1 (ko)
KR (1) KR102616699B1 (ko)
CN (1) CN106245002B (ko)
TW (1) TW201715566A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223952A (zh) * 2019-06-14 2019-09-10 武汉新芯集成电路制造有限公司 浅沟槽隔离结构的形成方法及半导体器件的形成方法
US11075123B2 (en) * 2019-09-16 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming isolation structure having improved gap-fill capability
JP2023500828A (ja) * 2019-10-29 2023-01-11 ラム リサーチ コーポレーション 継ぎ目のない高品質のギャップフィルを可能にする方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090269569A1 (en) 2004-07-01 2009-10-29 Janos Fucsko Low Temperature Process for Polysilazane Oxidation/Densification
US20120256264A1 (en) 2011-04-05 2012-10-11 Fujitsu Semiconductor Limited Semiconductor device and fabrication method
JP2014086494A (ja) 2012-10-22 2014-05-12 Renesas Electronics Corp 半導体装置の製造方法
JP2014532304A (ja) * 2011-09-23 2014-12-04 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ プラズマ活性化されるコンフォーマル誘電体膜
US20150014807A1 (en) 2013-07-10 2015-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a shallow trench isolation structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020071063A (ko) * 2001-03-02 2002-09-12 삼성전자 주식회사 덴트 없는 트렌치 격리 구조 및 그 형성 방법
US7112513B2 (en) * 2004-02-19 2006-09-26 Micron Technology, Inc. Sub-micron space liner and densification process
US7176105B2 (en) * 2004-06-01 2007-02-13 Applied Materials, Inc. Dielectric gap fill with oxide selectively deposited over silicon liner
US7541297B2 (en) * 2007-10-22 2009-06-02 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
KR100972675B1 (ko) * 2008-01-10 2010-07-27 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
JP5977002B2 (ja) * 2011-08-25 2016-08-24 東京エレクトロン株式会社 トレンチの埋め込み方法および半導体集積回路装置の製造方法
US8728955B2 (en) 2012-02-14 2014-05-20 Novellus Systems, Inc. Method of plasma activated deposition of a conformal film on a substrate surface
US9209040B2 (en) * 2013-10-11 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Amorphorus silicon insertion for STI-CMP planarity improvement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090269569A1 (en) 2004-07-01 2009-10-29 Janos Fucsko Low Temperature Process for Polysilazane Oxidation/Densification
US20120256264A1 (en) 2011-04-05 2012-10-11 Fujitsu Semiconductor Limited Semiconductor device and fabrication method
JP2014532304A (ja) * 2011-09-23 2014-12-04 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ プラズマ活性化されるコンフォーマル誘電体膜
JP2014086494A (ja) 2012-10-22 2014-05-12 Renesas Electronics Corp 半導体装置の製造方法
US20150014807A1 (en) 2013-07-10 2015-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a shallow trench isolation structure

Also Published As

Publication number Publication date
KR20160146565A (ko) 2016-12-21
CN106245002B (zh) 2019-09-13
CN106245002A (zh) 2016-12-21
US9406544B1 (en) 2016-08-02
TW201715566A (zh) 2017-05-01

Similar Documents

Publication Publication Date Title
JP7171604B2 (ja) 高アスペクト比トレンチをアモルファスシリコン膜で間隙充填するための２段階プロセス
TWI693641B (zh) 圖案化低介電常數介電膜之方法
KR102655396B1 (ko) 고품질 얇은 필름들을 형성하기 위한 사이클식 순차 프로세스들
US20090104774A1 (en) Method of manufacturing a semiconductor device
US8716149B2 (en) Methods for fabricating integrated circuits having improved spacers
CN104928654A (zh) 用于无缝特征填充的抑制剂等离子体介导的原子层沉积
US20170148625A1 (en) Method for depositing insulating film on recessed portion having high aspect ratio
CN112219261A (zh) 利用h2等离子体的可流动膜固化
KR102616699B1 (ko) 갭 충진 애플리케이션들에서 실리콘 다이옥사이드 막의 원자층 증착에서의 심들을 제거하기 위한 시스템들 및 방법들
KR20090036873A (ko) 반도체 소자의 소자 분리막 형성 방법
JP2023145565A (ja) Ｐｅｃｖｄによるｓｉギャップ充填の方法
KR20060083249A (ko) 플래쉬 메모리소자의 소자분리막 형성방법
US8716102B2 (en) Methods of forming isolation structures for semiconductor devices by performing a dry chemical removal process
JP2010050145A (ja) 素子分離構造の製造方法および素子分離構造
KR20060075399A (ko) 반도체 소자의 소자분리막 형성방법
WO2022134474A1 (zh) 半导体表面缺陷的处理方法和半导体器件的制备方法
KR100842904B1 (ko) 반도체 소자의 소자분리막 형성방법
KR101081854B1 (ko) 반도체 소자의 소자분리막 제조방법
US20180122693A1 (en) Method for forming semiconductor structure
KR20100003600A (ko) 반도체 소자의 소자분리막 형성방법
KR20090106883A (ko) 반도체 소자의 제조방법
KR20080013269A (ko) 반도체 소자 제조를 위한 박막형성방법
KR20100075084A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20090056676A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant