JP4413947B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4413947B2
JP4413947B2 JP2007163686A JP2007163686A JP4413947B2 JP 4413947 B2 JP4413947 B2 JP 4413947B2 JP 2007163686 A JP2007163686 A JP 2007163686A JP 2007163686 A JP2007163686 A JP 2007163686A JP 4413947 B2 JP4413947 B2 JP 4413947B2
Authority
JP
Japan
Prior art keywords
semiconductor device
film
manufacturing
compound
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007163686A
Other languages
English (en)
Other versions
JP2009004541A (ja
Inventor
展英 山田
日出人 松山
秀史 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007163686A priority Critical patent/JP4413947B2/ja
Priority to US12/142,858 priority patent/US8008190B2/en
Publication of JP2009004541A publication Critical patent/JP2009004541A/ja
Application granted granted Critical
Publication of JP4413947B2 publication Critical patent/JP4413947B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1212—Zeolites, glasses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Description

本発明は、半導体基板上に形成された絶縁膜の加工部の表面の平坦化を行なう半導体装置の製造方法に関する。
ダマシン配線の形成においては、シリコン酸化膜などの絶縁膜を加工する際に、ＲＩＥ（反応性イオンエッチング）やその後のウェット洗浄処理などが行なわれるが、そのＲＩＥやウェット洗浄などによって、絶縁膜の加工表面が荒れたり、ダメージが生じたりして、絶縁膜の表面が平坦に形成されず、それが半導体装置の品質に影響を与えている。特に、近年の絶縁膜に対する低誘電率（Ｌｏｗ−ｋ）化の要求にともなって絶縁膜を低密度化する場合や、絶縁膜としてシリコン酸化膜にメチル基などを導入した材料を用いる場合などに、この傾向が顕著である。例えば、表面の荒れは、バリア・メタルの段切れを引き起こして配線信頼性を悪化する場合があり、また、メチル基が脱離するなどのダメージは、洗浄工程において表面の荒れを悪化させたり、吸湿性を増大することによって誘電率を増加させてデバイス特性を悪化させたり、また、メタルのコロージョンの原因となって配線の信頼性を低下させたりする。
このような問題を解決するために、修復材を用いて荒れやダメージなどによって平坦に形成されなかった絶縁膜を修復する様々な方法が提案されている。例えば、修復材である表面疎水化用組成物をスピンコートによる塗布や気化による蒸着によってダメージ層に接触させて疎水性膜を形成することにより、ダメージ層の修復が行われている（特許文献１）。しかしながら、スピンコートによる塗布や気化による蒸着によって修復膜を形成する方法は、過剰な修復材が供給されて残渣を形成して形状や性能を悪化させたり、薄い修復膜では修復された表面にダメージ層などの凹凸が反映されてしまうなどダメージ層を十分に平坦化させることができないという問題がある。
特開２００６−１０４４１８号公報
そこで、本発明は、半導体基板上に形成された絶縁膜の加工部の表面の平坦化を行なう半導体装置の製造方法を提供することを目的とする。
本発明の一実施形態に係る半導体装置の製造方法は、半導体基板上に形成された絶縁膜に所定の加工を施し、前記絶縁膜の加工部の表面に、少なくともＳｉ含有化合物を含む原料を反応させた１次反応物を供給し、その１次反応物について脱水縮合を行なうことにより、前記加工部の表面にシリコン酸化膜を形成することを特徴とする。
本発明によれば、半導体基板上に形成された絶縁膜の加工部の表面の平坦化を行なう半導体装置の製造方法を提供することができる。
次に、本発明の第１実施形態に係る半導体装置の製造方法について、図面に基づいて説明する。先ず、図１に示すように、図示しない半導体基板上の、バリアメタル層１２ａ及びＣｕ１２ｂからなる配線層１２が形成された下層配線層２０上に、ＳｉＣＮ膜１４及びシリコン酸化膜１６を積層し、そこにバリアメタル層１８ａ及びＣｕ１８ｂからなる配線層１８を形成する。次に、その表面上にｋ＝２．５で平均ポア径２．５ｎｍのポアを有するポーラス有機Ｌｏｗ−ｋ膜２４、及びキャップとなるシリコン酸化膜２６を形成する。次に、その表面上にレジスト塗布を行ない、露光、現像、ＲＩＥ及びウェット洗浄工程を経て、図２に示すように配線溝２８を形成する。この際、加工部である配線溝２８の表面２８ａには、ポーラス有機Ｌｏｗ−ｋ膜２４のポアが露出して荒れた平坦でない形状となっている。
第１実施形態に係る半導体装置の製造方法においては、凝縮ＣＶＤによりこの加工部の表面２８ａにシリコン酸化膜３０を形成することによって、図３に示すように、ポアが露出して荒れた平坦でない形状の平坦化を行なう。
一般に、凝縮ＣＶＤ法は、テトラエトキシシラン（ＴＥＯＳ）若しくはメチルシランなどの有機系シラン又はシラン（ＳｉＨ４）などＳｉ含有化合物と、過酸化水素（Ｈ２Ｏ２）やオゾンガスなどの酸素源化合物を原料として、半導体基板上に流動性を有するシラノールを形成した後に脱水縮合を行なうことによりシリコン酸化膜を形成する方法である。
第１実施形態に係る半導体装置の製造方法においては、先ず、チャンバ（図示省略）内に収容された上記半導体基板を例えば−１０℃〜１５℃程度に冷却し、そのチャンバ内に凝縮ＣＶＤの原料化合物を供給する。第１実施形態においては、凝縮ＣＶＤの原料化合物として、トリメチルシラン（ＳｉＨ（ＣＨ３）３）と酸素を用いる。これら原料化合物の混合ガスを上記半導体基板が収容されたチャンバとは異なる反応室（図示省略）内で放電を行なうことによって活性化し、その活性化した状態で上記半導体基板が収容されたチャンバ内に供給する。これら原料化合物が反応して形成された１次反応物であるシラノールは、その冷却された半導体基板の表面に付着する。付着したシラノールは、半導体基板の冷却温度である−１０℃〜１５℃程度であれば、流動性に富んでいるので、細い凹部であっても埋め込むことができるとともに、その表面張力によって薄い膜であっても膜表面が平坦化される。また、ポーラス有機Ｌｏｗ−ｋ膜２４が、加工過程において、有機基が脱離してＯＨ基に転換されることによって、ダメージ層が生じている場合には、シラノールは、脱水縮合反応を起こして絶縁膜と結合し、表面にメチル基を有する修復層を形成し、そのダメージ層を修復することができる。その後、チャンバ内で例えば３５０℃で真空加熱処理（キュア処理）を行なうと、数１に示すように脱水縮合反応が促進することによって、シリコン酸化膜３０が形成され、ポアが露出して荒れた加工部の表面２８ａが平坦化される。シリコン酸化膜３０の膜厚は、供給される原料化合物の量を制御することによって、１０ｎｍとなるように調整する。
Figure 0004413947
次に、スパッタによって、凝縮ＣＶＤによって形成された溝底のシリコン酸化膜を除去した後に、バリア・メタル３２ａ及びＣｕのシード膜を形成し、メッキによって配線溝２８全体にＣｕ３２ｂを埋め込み、ＣＭＰによって絶縁膜上の余分のＣｕを除去することによって、図４に示すように配線３２を形成する。
第１実施形態においては、凝縮ＣＶＤの原料化合物として、トリメチルシランと酸素を用いたが、これに限定されず、他のＳｉ含有化合物と酸素源化合物を用いても良い。また、第１実施形態においては、凝縮ＣＶＤの原料化合物を半導体基板が収容されたチャンバと異なる反応室内で活性化させポーラス有機Ｌｏｗ−ｋ膜の加工部の表面近傍に供給したが、半導体基板が収容されたチャンバ内で活性化させても良く、また反応性の高い原料化合物同士の組合せの場合は、活性化処理を行なわなくても良い。さらに、第１実施形態においては、絶縁膜として、ポーラス有機Ｌｏｗ−ｋ膜の加工部の表面の平坦化や修復を行なったが、これに限定されず、有機シリコン酸化膜など他の絶縁膜の修復や平坦化を行なっても良い。
以上のように、第１実施形態に係る半導体装置の製造方法によれば、流動性に富んだシラノールが、加工部の表面に付着するので、細い凹部であっても埋め込むことができるとともに、その表面張力によって薄い膜であっても膜表面を十分に平坦化することができる。また、第１実施形態に係る半導体装置の製造方法によれば、シラノールは、液状であるので、浸透性や拡散性がガスに比して低く、絶縁材料の内部を充填することはほとんどない。さらに、第１実施形態に係る半導体装置の製造方法によれば、加工部の表面に原料化合物が１次反応物の状態で供給されるので、加工部の表面のダメージ層の修復も行なう場合、従来の修復材よりも高い修復能を期待できる。
次に、本発明の第２実施形態に係る半導体装置の製造方法について、図面に基づいて説明する。第２実施形態に係る半導体装置の製造方法は、加工部の表面に、水酸基を有する化合物を液体状態で付着させた後に、原料化合物の１次反応物を供給する。先ず、図５に示すように、図示しない半導体基板上の、バリアメタル層４２ａ及びＣｕ４２ｂからなる配線層４２が形成された下層配線層４４上に、Ｃｕの拡散防止膜となるＳｉＣＮ膜４６、及びｋ＝２．５のメチル基を含有するシリコン酸化膜４８を形成する。次に、その表面上にレジスト塗布を行ない、露光、現像、ＲＩＥ、レジッストアッシング及びウェット洗浄工程を２回繰り返して、ビア孔５０及び配線溝５２を形成する。
このとき、図６に示すように、主にＲＩＥやレジストアッシングによって、シリコン酸化膜４８の加工部の表面４８ａ近傍のメチル基が脱離して吸湿性を有するＳｉ−ＯＨ基に転換し、また、主にウェット洗浄によってメチル基の脱離したダメージ層の一部が溶解し、表面が荒れた状態となる。第２実施形態に係る半導体装置の製造方法は、この加工部の表面４８ａに凝縮ＣＶＤによりシリコン酸化膜５３を形成することによって、ビア孔５０や配線溝５２のダメージ層を修復するとともに、その平坦化を行なう。
第２実施形態においては、先ず、チャンバ内に収容された上記半導体基板を例えば−１０℃〜１５℃程度に冷却し、そのチャンバ内に水酸基を有する化合物として、例えば水蒸気を供給する。供給された水蒸気の水分子は、ダメージを受けて形成された親水性のシラノール基の周りに優先的に吸着する。吸着した水は、液体として有する流動性と表面張力の性質から、凹部を埋め込んで、荒れた表面に平坦な水膜を形成する。次いで、凝縮ＣＶＤの原料化合物を供給する。第２実施形態においては、凝縮ＣＶＤの原料化合物として、トリメチルシランと酸素を用いた。これら原料化合物の混合ガスは、例えば、半導体基板が収容されたチャンバに隣接して設けられた反応室において、放電することによって活性化させ、その活性化させた状態で上記半導体基板が収容されたチャンバ内に供給する。これら原料化合物が反応することによって形成された１次反応物であるシラノールは、親水性の水酸基（ＯＨ）を有するために、絶縁膜表面に堆積した水膜に溶解するが、未反応のトリメチルシランは、水への溶解性が低いため、この水膜に溶解しない。溶解したシラノールは、続く排気、熱処理工程を経て脱水縮合反応を起こして絶縁膜と結合し、表面にメチル基を有する修復層を形成することによって、ダメージ層の修復を行なうことができる。水膜に溶解したシラノールが修復層を形成し、余分に供給されたシラノールは、排気されるため、過剰な堆積物が形成されることはない。この際、シラノールは、流動性に富んでいるので、その表面張力によって薄い修復層であっても膜表面を十分に平坦化することができる。これにより、配線抵抗を上昇することはなく、信頼性の高い半導体装置を製造することができる。
次に、バリア・メタル５４ａ及びＣｕのシード膜を形成し、メッキによってビア孔５０及び配線溝５２全体にＣｕ５４ｂを埋め込み、ＣＭＰによって絶縁膜上の余分のＣｕを除去することによって、図８に示すように配線５４を形成する。
第２実施形態において、凝縮ＣＶＤの原料化合物として、トリメチルシランと酸素を用いたが、これに限定されず、他のＳｉ含有化合物と酸素源化合物を用いても良い。また、第２実施形態において、凝縮ＣＶＤの原料化合物を半導体基板が収容されたチャンバと異なる反応室内で活性化させシリコン酸化膜の加工部の表面近傍に供給したが、半導体基板が収容されたチャンバ内で活性化させても良く、また反応性の高い原料化合物の組合せの場合は、活性化処理を行なわなくても良い。さらに、第２実施形態においては、原料化合物を半導体基板が収容されたチャンバ内に供給する前に水蒸気を供給したが、これに限定されず、アルコールのような水酸基を有する有機溶媒など液体状態で半導体基板表面に付着する水酸基を有する化合物であれば良い。またさらに、第２実施形態において、絶縁膜として、シリコン酸化膜の修復を行なったが、これに限定されず、ポーラス有機Ｌｏｗ−ｋ膜など他の絶縁膜の修復や平坦化を行なっても良い。
以上のように、第２実施形態に係る半導体装置の製造方法によれば、流動性に富んだシラノールが、加工部の表面に付着するので、細い凹部であっても埋め込んで修復することができ、さらにその表面張力によって薄い修復層であっても膜表面を十分に平坦化することができる。また、第２実施形態に係る半導体装置の製造方法によれば、シラノールは、液状であるので、浸透性や拡散性がガスに比して低く、絶縁材料の内部を充填することはほとんどない。さらに、第２実施形態に係る半導体装置の製造方法によれば、水酸基を有する化合物が、液体状態でダメージを受けて形成された親水性のシラノール基の周りに優先的に吸着するので、絶縁膜の表面のダメージを受けた箇所などを集中的に修復することができる。またさらに、第２実施形態に係る半導体装置の製造方法によれば、水酸基を有する化合物に溶解したシラノールだけが、シリコン酸化膜を形成して修復を行ない、溶解しなかった余分なシラノールや未反応のＳｉ含有化合物は、シリコン酸化膜の形成に関与しないので、水酸基を有する化合物の供給量を調整することによって、修復に用いられるシリコン酸化膜の膜厚を容易に調整することができる。さらに、第２実施形態に係る半導体装置の製造方法によれば、加工部の表面に原料化合物が１次反応物の状態で供給されるので、従来の修復材よりも高い修復能を期待できる。
次に、本発明の第３実施形態に係る半導体装置の製造方法について説明する。第３実施形態に係る半導体装置の製造方法は、加工部の表面に、酸素源化合物を液体状態で付着させた後に、Ｓｉ含有化合物を絶縁膜上で酸素源化合物と反応させてシラノールを供給する。第３実施形態に係る半導体装置の製造方法は、第２実施形態と同様に、ビア孔及び配線溝が形成された半導体基板上の加工部の表面を凝縮ＣＶＤにより平坦化することによって修復を行なう。図９にダメージなどが生じたシリコン酸化膜の拡大概念図を示す。図９に示すように、シリコン酸化膜のメチル基が脱離して吸湿性を有するシラノール（Ｓｉ−ＯＨ）基に転換している。
第３実施形態に係る半導体装置の製造方法においては、先ず、チャンバ内に収容された上記半導体基板を例えば−１０℃〜１５℃程度に冷却し、そのチャンバ内に過酸化水素水（Ｈ２Ｏ２＋Ｈ２Ｏ）を供給する。供給された過酸化水素水は、図１０に示すように、ダメージを受けて形成された親水性のシラノール基の周りに優先的に吸着する。吸着した過酸化水素水は、流動性と表面張力を有することから、凹部を埋め込んで、荒れた表面に平坦な液膜を形成する。続いて、過酸化水素水の供給を停止した後に、モノメチルシラン（ＳｉＨ３ＣＨ３）とジメチルシラン（ＳｉＨ２（ＣＨ３）２）の混合ガスをチャンバ内に供給すると、過酸化水素水の液膜に接触したモノメチルシランとジメチルシランが酸化力を有する過酸化水素と反応してシラノール基を形成して、この液膜に溶け込む。続いて、モノメチルシラン及びジメチルシランから形成されたシラノール同士、又はこのシラノールとＬｏｗ−ｋ膜表面近傍でダメージを受けて形成されたシラノール基との脱水縮合反応が進行し、図１１に示すように、シロキサン（Ｓｉ−Ｏ）結合を形成して修復が行われる。この際、シラノールは、流動性に富んでいるので、その表面張力によって薄い修復層であっても膜表面を十分に平坦化することができる。シロキサン結合の形成は、シラノールの堆積後に基板を例えば５０℃〜４５０℃の範囲で加熱することによって加速させることができる。
第３実施形態においては、流動性を有し、親水性表面に優先的に吸着する性質を持つ過酸化水素を先に供給し、修復材を形成するモノメチルシラン及びジメチルシランを別個に後から供給することによって、ダメージを受けた加工部の凹凸表面を優先的に平坦化しつつ疎水性表面となる修復面を形成することができ、かつ表面に堆積した過酸化水素水が消費されたところで反応が停止するため、過剰な修復材の堆積による孔や溝の縮小を防ぐことができる。その後、第２実施形態と同様にバリア・メタル及びＣｕのシード膜を形成し、メッキによって配線溝全体にＣｕを埋め込み、ＣＭＰによって絶縁膜上の余分のＣｕを除去することによって配線を形成する。
第３実施形態において、凝縮ＣＶＤの原料化合物である酸素源化合物として、過酸化水素水を用いたが、これに限定されず、他の酸素源化合物を用いても良く、また、Ｓｉ含有化合物として、モノメチルシランとジメチルシランを混合させて用いたが、これに限定されず、これらを単独で用いても良く、他のＳｉ含有化合物を用いても良い。さらに、第３実施形態において、絶縁膜として、シリコン酸化膜の修復を行なったが、これに限定されず、ポーラス有機Ｌｏｗ−ｋ膜など他の絶縁膜の修復や平坦化を行なっても良い。
以上のように、第３実施形態に係る半導体装置の製造方法によれば、流動性に富んだシラノールが、加工部の表面に付着するので、細い凹部であっても埋め込んで修復することができ、さらにその表面張力によって薄い修復層であっても膜表面を十分に平坦化することができる。また、第３実施形態に係る半導体装置の製造方法によれば、シラノールは、液状であるので、浸透性や拡散性がガスに比して低く、絶縁材料の内部を充填することはほとんどない。さらに、第３実施形態に係る半導体装置の製造方法によれば、酸素源化合物が、液体状態でダメージを受けて形成された親水性のシラノール基の周りに優先的に吸着するので、絶縁膜の表面のダメージを受けた箇所などを集中的に修復することができる。またさらに、第３実施形態に係る半導体装置の製造方法によれば、酸素源化合物と反応してシラノールの形成に関与したＳｉ含有化合物だけが、シリコン酸化膜を形成して修復を行ない、反応に関与しなかったＳｉ含有化合物は、シリコン酸化膜の形成に関与しないので、酸素源化合物の供給量を調整することによって、修復に用いられるシリコン酸化膜の膜厚を容易に調整することができる。さらに、第３実施形態に係る半導体装置の製造方法によれば、加工部の表面に原料化合物が１次反応物の状態で供給されるので、従来の修復材よりも高い修復能を期待できる。
本発明の第１実施形態に係る半導体装置の製造方法によって加工される前の半導体装置を示す断面図である。 第１実施形態に係る半導体装置の製造方法によって修復される前の半導体装置を示す断面図である。 第１実施形態に係る半導体装置の製造方法によって修復された半導体装置を示す断面図である。 第１実施形態に係る半導体装置の製造方法によって修復され、配線が施された半導体装置を示す断面図である。 本発明の第２実施形態に係る半導体装置の製造方法によって加工される前の半導体装置を示す断面図である。 第２実施形態に係る半導体装置の製造方法によって修復される前の半導体装置を示す断面図である。 第２実施形態に係る半導体装置の製造方法によって修復された半導体装置を示す断面図である。 第２実施形態に係る半導体装置の製造方法によって修復され、配線が施された半導体装置を示す断面図である。 本発明の第３実施形態に係る半導体装置の製造方法によって修復される前の絶縁膜の拡大模式図である。 第３実施形態に係る半導体装置の製造方法によって修復される過程を示す絶縁膜の拡大模式図である。 第３実施形態に係る半導体装置の製造方法によって修復される過程を示す絶縁膜の拡大模式図である。
符号の説明
２０ 下層配線層
２４ ポーラス有機Ｌｏｗ−ｋ膜
２８ａ 加工部の表面
３０ シリコン酸化膜

Claims (2)

  1. 半導体基板上に形成された絶縁膜に所定の加工を施し、
    前記絶縁膜の加工部の表面に、水酸基を有する化合物を液体状態で付着させて液膜を形成した後に、その表面の近傍に少なくともＳｉ含有化合物と酸素源化合物を含む原料を活性化させた状態で供給し、その表面に前記原料を反応させた１次反応物である流動性を有するシラノールを供給し、
    その１次反応物について脱水縮合を行なうことにより、前記加工部の表面にシリコン酸化膜を形成することを特徴とする半導体装置の製造方法。
  2. 半導体基板上に形成された絶縁膜に所定の加工を施し、
    前記絶縁膜の加工部の表面に、水酸基を有する化合物及び前記酸素源化合物を液体状態で付着させて液膜を形成した後に、その表面の近傍に少なくともＳｉ含有化合物を含む原料を供給し、前記Ｓｉ含有化合物を前記加工部の表面で前記酸素源化合物と反応させて１次反応物である流動性を有するシラノールを供給し、
    その１次反応物について脱水縮合を行なうことにより、前記加工部の表面にシリコン酸化膜を形成することを特徴とする半導体装置の製造方法。
JP2007163686A 2007-06-21 2007-06-21 半導体装置の製造方法 Expired - Fee Related JP4413947B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007163686A JP4413947B2 (ja) 2007-06-21 2007-06-21 半導体装置の製造方法
US12/142,858 US8008190B2 (en) 2007-06-21 2008-06-20 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007163686A JP4413947B2 (ja) 2007-06-21 2007-06-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009004541A JP2009004541A (ja) 2009-01-08
JP4413947B2 true JP4413947B2 (ja) 2010-02-10

Family

ID=40136930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007163686A Expired - Fee Related JP4413947B2 (ja) 2007-06-21 2007-06-21 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8008190B2 (ja)
JP (1) JP4413947B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5119832B2 (ja) * 2007-09-27 2013-01-16 富士通株式会社 界面ラフネス緩和膜、配線層、半導体装置および半導体装置の製造方法
JP5862353B2 (ja) 2011-08-05 2016-02-16 東京エレクトロン株式会社 半導体装置の製造方法
KR101444527B1 (ko) * 2011-08-05 2014-09-24 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
KR101899481B1 (ko) * 2011-12-23 2018-09-18 삼성전자주식회사 전자 장치의 배선 형성 방법
TW201403711A (zh) * 2012-07-02 2014-01-16 Applied Materials Inc 利用氣相化學暴露之低ｋ介電質損傷修復
US11121025B2 (en) * 2018-09-27 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Layer for side wall passivation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098032A (ja) * 1995-06-20 1997-01-10 Sony Corp 絶縁膜形成方法
JPH09116011A (ja) * 1995-10-23 1997-05-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH1154504A (ja) 1997-08-04 1999-02-26 Sony Corp 積層絶縁体膜の形成方法およびこれを用いた半導体装置
DE60124674T2 (de) * 2000-09-14 2007-09-13 Japan As Represented By President Of Japan Advanced Institute Of Science And Technology Heizelement für einen cvd-apparat
US6521547B1 (en) * 2001-09-07 2003-02-18 United Microelectronics Corp. Method of repairing a low dielectric constant material layer
US6833322B2 (en) * 2002-10-17 2004-12-21 Applied Materials, Inc. Apparatuses and methods for depositing an oxide film
CN1839468B (zh) 2003-10-08 2010-11-24 霍尼韦尔国际公司 使用甲硅烷基化剂修复低k介电材料的损伤
JP2006104418A (ja) 2004-10-08 2006-04-20 Jsr Corp 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法
US20060128163A1 (en) * 2004-12-14 2006-06-15 International Business Machines Corporation Surface treatment of post-rie-damaged p-osg and other damaged materials
US7135402B2 (en) * 2005-02-01 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Sealing pores of low-k dielectrics using CxHy
JP2007335807A (ja) * 2006-06-19 2007-12-27 Toshiba Corp 半導体装置の製造方法
JP2008010441A (ja) * 2006-06-27 2008-01-17 Toshiba Corp シリコン酸化膜の形成方法

Also Published As

Publication number Publication date
US8008190B2 (en) 2011-08-30
US20080318408A1 (en) 2008-12-25
JP2009004541A (ja) 2009-01-08

Similar Documents

Publication Publication Date Title
JP5554951B2 (ja) 半導体装置の製造方法
TWI541898B (zh) 用於半導體整合之非敏性乾式移除製程
JP4413947B2 (ja) 半導体装置の製造方法
KR100375999B1 (ko) 층간 절연막의 형성방법, 및 반도체 장치
KR100801363B1 (ko) 실리콘 기판상에서 실리콘 질화물상의 실리콘 이산화물 증착율을 감소시키기 위한 웨이퍼 선처리 방법
KR100424969B1 (ko) 반도체 장치의 제조방법
US6962869B1 (en) SiOCH low k surface protection layer formation by CxHy gas plasma treatment
US20090093100A1 (en) Method for forming an air gap in multilevel interconnect structure
JP2008117903A (ja) 半導体装置の製造方法
JPH08153784A (ja) 半導体装置の製造方法
JPWO2008010591A1 (ja) 多孔質絶縁膜の形成方法
TW396368B (en) Semiconductor devicd and its manufacture thereof
KR100390322B1 (ko) 반도체 장치의 제조방법 및 반도체 장치
CN101647110A (zh) 半导体器件及其制造方法
US20080188074A1 (en) Peeling-free porous capping material
JP2005033189A (ja) 成膜方法、半導体装置の製造方法及び半導体装置
JP5823359B2 (ja) 半導体装置の製造方法
US20050095828A1 (en) Process for sealing plasma-damaged, porous low-k materials
US20060084279A1 (en) Method for forming a multi-layer low-K dual damascene
US8377823B2 (en) Semiconductor device including porous layer covered by poreseal layer
JP2007073914A (ja) 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置
KR100334245B1 (ko) 소자분리영역의 형성 방법
WO2007142172A1 (ja) 多層配線製造方法と多層配線構造と多層配線製造装置
JP2003209169A (ja) 半導体装置の製造方法
KR20060058583A (ko) 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees