KR101899481B1 - 전자 장치의 배선 형성 방법 - Google Patents

전자 장치의 배선 형성 방법 Download PDF

Info

Publication number
KR101899481B1
KR101899481B1 KR1020110141720A KR20110141720A KR101899481B1 KR 101899481 B1 KR101899481 B1 KR 101899481B1 KR 1020110141720 A KR1020110141720 A KR 1020110141720A KR 20110141720 A KR20110141720 A KR 20110141720A KR 101899481 B1 KR101899481 B1 KR 101899481B1
Authority
KR
South Korea
Prior art keywords
wiring
surface treatment
material layer
treatment film
forming
Prior art date
Application number
KR1020110141720A
Other languages
English (en)
Other versions
KR20130073722A (ko
Inventor
이승호
홍영기
강성규
김중혁
정재우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110141720A priority Critical patent/KR101899481B1/ko
Priority to US13/601,658 priority patent/US9153487B2/en
Publication of KR20130073722A publication Critical patent/KR20130073722A/ko
Application granted granted Critical
Publication of KR101899481B1 publication Critical patent/KR101899481B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

전자 장치의 배선 형성 방법에 관해 개시되어 있다. 본 발명의 일 실시예에 의한 전자 장치의 배선 형성 방법은 기판의 일부 영역 상에 제1 배선을 형성하고, 상기 제1 배선을 제외한 상기 기판 상에 상기 제1 배선보다 두껍게 물질층을 형성하고, 상기 물질층의 상부면에 표면 처리막을 형성한 다음, 상기 제1 배선 상에 제2 배선을 형성한다. 상기 표면 처리막은 상기 제1 배선의 표면과 반대되는 물성을 갖는다. 상기 제1 배선은 상기 물질층을 형성하기 전이나 후에 형성할 수 있다.

Description

전자 장치의 배선 형성 방법{Method of forming line in electric device}
본 발명의 일 실시예는 전자 장치의 제조와 관련된 것으로써, 보다 자세하게는 전자 장치의 배선 형성 방법에 관한 것이다.
최근 박막 트랜지스터 액정 디스플레이(Thin Film Transistor-Liquid Crystal Display;TFT-LCD)용 패널의 개발 동향은 기존의 Full-HD(Full High Definition)를 넘어 UD(Ultra Definition) 및 SUD(Super Ultra Definition) 급의 초고해상도 수준까지의 연구가 활발히 진행되고 있다. TFT-LCD가 대면적화 될수록 전극 배선의 높은 저항 때문에 RC 지연(Resistance Capacitance Delay) 현상이 발생하며, 여기에 패널의 해상도가 높아질수록 사용되는 픽셀 및 TFT 개수가 증가하게 되어 RC 지연 현상은 더욱 큰 문제가 될 수 있다. 따라서 RC 지연을 줄이기 위해 전극 배선의 저항을 낮추기 위한 시도가 진행되고 있다.
본 발명의 일 실시예는 RC 지연 현상을 완화할 수 있는, 전자장치에 사용되는 배선의 형성 방법을 제공한다.
본 발명의 일 실시예에 의한 전자 장치의 배선 형성 방법은 기판의 일부 영역 상에 제1 배선을 형성하고, 상기 제1 배선을 제외한 상기 기판 상에 상기 제1 배선보다 두껍게 물질층을 형성하고, 상기 물질층의 상부면에 표면 처리막을 형성한 다음, 상기 제1 배선 상에 제2 배선을 형성한다. 상기 표면 처리막은 상기 제1 배선의 표면과 반대되는 물성을 갖는다.
이러한 배선 형성 방법에서, 상기 제1 배선은 상기 기판 상에 물질층을 형성하기 전이나 후에 형성할 수 있다.
상기 표면 처리막을 형성하는 과정은,
상기 표면 처리막의 성분을 포함하는 용액을 상기 제1 배선 및 상기 물질층 상에 도포하고, 상기 도포된 용액을 건조한 다음, 상기 제1 배선 상에서 상기 건조된 결과물을 제거하는 과정을 포함할 수 있다.
또한, 상기 물질층을 형성하고, 상기 물질층의 상부면에 표면 처리막을 형성하는 과정은, 상기 기판 상에 상기 물질층 및 상기 표면 처리막을 순차적으로 형성하고, 상기 표면 처리막에서 상기 제1 배선에 대응되는 부분을 제거한 다음, 상기 물질층의 상기 제1 배선에 대응되는 부분을 제거하는 과정을 더 포함할 수 있다.
상기 제1 배선 상에 상기 제2 배선을 형성하는 과정은,
상기 제1 배선 상에 상기 제2 배선의 성분을 포함하는 전도성 잉크를 사용하여 잉크젯 프린팅하는 과정을 더 포함할 수 있다.
상기 표면 처리막을 형성하기 전에 상기 표면 처리막이 형성될 표면에서 오염물을 제거하는 과정을 더 포함할 수 있다.
상기 물질층은 유기물층 또는 무기물층일 수 있다.
상기 표면 처리막은 소수성막으로써, 자기 조립 단일막 또는 불소계 고분자 화합물을 포함하는 유기물막일 수 있다.
상기 제1 배선은 반도체 소자와 전원을 연결하는 배선, 반도체 소자와 반도체 소자를 연결하는 배선, 반도체 소자와 배선을 연결하는 연결배선, 반도체 소자와 화소(pixel)를 연결하는 배선 및 이격된 두 콘택을 연결하는 배선 중 적어도 하나일 수 있다.
상기 제1 배선 상에서 상기 건조된 결과물을 제거하는 과정은 상기 용액의 건조 후 남은 막에 대해 자외선을 조사하되, 상기 제1 배선이 노출될 때까지 조사하는 과정을 포함할 수 있다.
상기 표면 처리막에서 상기 제1 배선에 대응되는 부분을 제거하는 과정은 상기 표면 처리막의 상기 제1 배선에 대응되는 부분에 자외선을 조사하는 과정을 더 포함할 수 있다.
상기 제1 배선은 상기 물질층 형성 전에 형성할 수 있다.
상기 제1 배선은 상기 물질층의 상기 제1 배선에 대응되는 부분을 제거한 다음, 형성할 수 있다.
상기 표면 처리막을 형성하기 전에 상기 표면 처리막이 형성될 표면에서 오염물을 제거하는 과정을 더 포함할 수 있다.
상기 자기 조립 단일막은 유기 실리콘 화합물막일 수 있다.
상기 자외선은 원자외선 또는 자외선-오존일 수 있다.
상기 오염물을 제거하는 과정은 상기 표면 처리막이 형성될 표면에 자외선 또는 플라즈마를 조사하는 과정을 더 포함할 수 있다.
상기 플라즈마는 산소 플라즈마 또는 아르곤(Ar) 플라즈마일 수 있다.
상기 유기 실리콘 화합물은 RSiX3(R은 n-알킬실란 화합물, X는 할로겐 또는 알콕시기)일 수 있다.
본 발명의 일 실시예에 의한 전자 장치의 배선 형성 방법은 포토 리소그래피방법으로 형성된 배선 상에 잉크젯 프린팅 방법으로 전도성 잉크를 프린팅하여 상기 배선을 두껍게 형성한다. 이 과정에서 상기 배선 주변은 상기 배선 보다 높은 물질층을 형성하고, 상기 물질층은 상기 전도성 잉크에 대해 소수성을 갖는 막으로 코팅한다. 이에 따라 포토 리소그래피 방법으로 형성되는 복잡한 패턴의 배선도 동일한 패턴을 유지하면서 두께를 증가시킬 수 있다. 배선의 두께가 증가되면서 배선 저항은 낮아지는 바, 상기 배선이 사용되는 전자장치, 예를 들면 TFT-LCD 또는 다른 반도체 장치에서 RC 지연 현상이 완화될 수 있다. 이에 따라 상기 전자 장치용 패널의 대면적화 및 UD, SUD 급의 초고해상도를 갖는 평판 디스플레이 패널의 상용화에 도움이 될 수 있다.
도 1a는 반도체 소자와 제1 배선의 연결을 나타낸 평면도이다.
도 1b는 도 1a에서 1-1’방향으로 절개한 부분의 단면도이다.
도 2 내지 도 9는 본 발명의 일 실시예에 의한 배선 형성 방법을 단계별로 나타낸 단면도들이다.
도 10 및 도 11은 잉크젯 프린팅 과정에서 잉크의 일부가 제1 배선 밖으로 떨어진 순간을 나타낸 단면도들이다.
도 12는 본 발명의 일 실시예에 의한 배선 형성 방법에서 자외선 조사에 따른 잉크의 접촉각의 변화를 나타낸 그래프이다.
도 13은 잉크의 접촉각을 설명하기 위한 단면도이다.
도 14는 본 발명의 일 실시예에 의한 배선 형성 방법에서 자외선 조사 전후에 제1 배선과 그 둘레의 물질층 상에서 잉크의 크기 변화를 나타낸 평면도이다.
도 15는 본 발명의 일 실시예에 의한 배선 형성 방법에 따른 제2 배선의 프린팅 두께 증가와 전체 배선의 시트 저항(sheet resistance)의 관계를 나타낸 그래프이다.
도 16 내지 도 18은 본 발명의 다른 실시예에 의한 배선 형성 방법을 단계별로 나타낸 단면도들이다.
이하, 본 발명의 일 실시예에 의한 전자 장치의 배선 형성 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
도 1의 (a)도는 반도체 소자(38)와 제1 배선(32)의 연결을 보여주고, (b)는 (a)에서 제1 배선(32)을 가로지르는 1-1’방향으로 절개한 부분의 단면을 보여준다.
도 1의 (a)도를 참조하면, 기판(30) 상에 제1 배선(32)과 반도체 소자(38)가 이격되어 구비되어 있다. 제1 배선(32)과 반도체 소자(38)는 연결 배선(36)으로 연결된다. 제1 배선(32)에 복수의 반도체 소자가 더 연결될 수 있다. 반도체 소자(38)는, 예를 들면 박막 트랜지스터(TFT) 또는 스토리지 노드(storage node)일 수 있다. 제1 배선(32)은, 예를 들면 데이터 라인일 수 있다. 반도체 소자(38)는 다른 요소와 연결될 수 있는데, 예를 들면, 화소(pixel)(미도시)와 연결될 수 있다. 제1 배선(32)은 반도체 소자와 전원을 연결하는 배선, 반도체 소자와 반도체 소자를 연결하는 배선, 반도체 소자와 특정 배선(예컨대, 데이터 배선)을 연결하는 연결배선, 반도체 소자와 화소(pixel)를 연결하는 배선 및 이격된 두 콘택을 연결하는 배선 중 적어도 하나일 수 있다.
도 1의 (b)를 참조하면, 기판(30) 상에 제1 배선(32)이 소정의 두께로 형성되어 있다.
이하, 제1 배선(32) 상에 다른 배선을 더 형성하여 배선의 전체 두께를 증가시키는 방법을 설명한다. 제1 배선(32)은 사진 식각 방식(photolithography)이나 섀도우 마스크(shadow mask)를 이용하여 금속막을 선택적으로 증착하는 방법으로 형성할 수 있다. 제1 배선(32)은 반도체 소자(38)와 전원(power supply)을 연결하는 배선이거나 반도체 소자(38)가 포함된 전자 제품에서 반도체 소자(38)와 상기 전자 제품 내의 다른 부분을 연결하는 배선일 수도 있다. 예를 들면, 제1 배선(32)은 디스플레이 장치에서 박막 트랜지스터와 화소(pixel)를 연결하는 배선일 수 있다. 또한, 제1 배선(32)은 박막 트랜지스터의 소스에 연결되는 소스 라인, 드레인에 연결되는 드레인 라인, 게이트에 연결되는 게이트 라인일 수도 있다. 기판(30)은, 예를 들면 유리(glass) 기판 또는 플라스틱 기판일 수 있고, 유연성을 갖는(flexible) 기판일 수 있다. 제1 배선(32)의 재질은 금속일 수 있는데, 예를 들면 알루미늄(Al), 몰리브덴(Mo), 구리(Cu), 크롬(Cr) 등일 수 있다.
다음, 도 2를 참조하면, 기판(30) 상에 제1 배선(32)의 둘레를 덮는 물질층(40)을 형성한다. 물질층(40)은 제1 배선(32)보다 두껍게 형성한다. 따라서 물질층(40)이 형성된 후, 제1 배선(32)과 물질층(40) 사이에는 단차(step)가 존재한다. 물질층(40)을 형성할 때, 기판(30) 상에 형성된 반도체 소자들은 물질층(40)으로 덮을 수 있다. 물질층(40)은 유기물층 또는 무기물층으로 형성할 수 있다. 상기 유기물층은, 예를 들면 포토레지스트(photoresist)층일 수 있다. 상기 무기물층은, 예를 들면 SiO2와 같은 실리콘 산화물 계열의 층일 수 있다.
도 3 및 도 4는 물질층(40)을 형성하는 과정을 보여준다.
도 3을 참조하면, 기판(30) 상에 제1 배선(32)을 덮는 물질층(40)을 형성한다. 이때, 물질층(40)은 포지티브(positive) 포토레지스트층일 수 있다. 물질층(40) 위쪽에 포토 마스크(M1)를 정렬한다. 포토 마스크(M1)는 차광영역(M1a)을 포함한다. 포토 마스크(M1)는 차광영역(M1a)이 제1 배선(32)을 제외한 나머지 부분 위에 위치하도록 정렬할 수 있다. 이렇게 정렬된 포토 마스크(M1)를 통해서 물질층(40)을 노광한다. 이 결과, 물질층(40)에서 제1 배선(32) 상에 형성된 부분만 노광된다. 이후, 포토 마스크(M1)을 제거하고, 노광된 결과물을 현상하면, 물질층(40)에서 제1 배선(32) 상에 형성된 부분이 제거되어 도 2의 결과물이 얻어진다.
한편, 물질층(40)이 하드 물질층인 경우, 예컨대, SiO2층인 경우, 물질층(40) 상에 마스크(M2)를 형성한다. 이때, 마스크(M2)는 물질층(40)에서 제1 배선(32) 둘레의 부분을 덮고, 제1 배선(32) 상에 형성된 부분은 노출시키도록 형성될 수 있다. 마스크(M2)를 형성한 다음, 마스크(M2) 둘레의 물질층(40)을 식각한다. 식각은 제1 배선(32)이 노출될 때까지 실시할 수 있다. 식각 후, 마스크(M2)를 제거하면, 도 2의 결과물이 형성된다.
다른 한편으로, 물질층(40)이 네가티브(negative) 포토레지스트층인 경우, 도 5에 도시한 바와 같이, 기판(30)의 아래에서 기판(30)을 통해 노광(백 노광)할 수 있다. 이러한 노광에서 제1 배선(32)은 차광막 역할을 한다. 이에 따라 상기 백 노광에서 물질층(40)의 제1 배선(32) 둘레에 형성된 부분은 노광되고, 제1 배선(32) 상에 형성된 부분(40A)은 노광되지 않는다. 상기 백노광 후의 현상 공정에서, 물질층(40)의 백 노광된 부분은 남고, 제1 배선(32) 상에 형성된 부분만 제거되어, 도 2의 결과물이 얻어진다. 도 5의 경우는 별도의 포토 마스크가 필요치 않으며, 제1 배선(32)으로 인해 자기 정렬(self-align)이 이루어질 수 있다.
계속해서, 도 2의 결과물을 얻은 후의 공정을 설명한다.
도 6을 참조하면, 물질층(40)을 형성한 다음, 물질층(40)과 제1 배선(32) 상에 소수성의 표면 처리막(42)을 형성한다. 표면 처리막(42)은 자기 조립 단막층(SAM, Self-Assembled Monolayer) 또는 유기물층으로 형성할 수 있다. 자기 조립 단막층은 자기 조립 물질을 포함할 수 있다. 상기 자기 조립 물질은 씨드(seed) 역할을 하는 물질로 간주할 수 있다. 상기 자기 조립 물질은, 예를 들면 유기 실리콘 화합물일 수 있다. 상기 유기 실리콘 화합물은, 예를 들면 RSiX3일 수 있고, R은 n-알킬기(n-CnH2n+1)인 n-알킬실란(n-alkylsilane) 화합물일 수 있고, X는 할로겐 또는 알콕시기일 수 있다. 이에 따라 상기 유기 실리콘 화합물은, 예를 들면 n-알킬트리클로로실란 또는 n-알킬트리알콕시실란일 수 있다. 상기 유기물층은, 예를 들면 불소계 고분자 화합물을 포함할 수 있다.
상기 물질들을 이용한 표면 처리막(42)을 형성하는 공정은 상기 자기 조립 물질과 용매를 혼합한 용액 또는 상기 불소계 고분자 화합물이 포함된 유기물질과 용매를 혼합한 용액을 형성한 다음, 이 용액을 제1 배선(32)과 물질층(40)이 형성된 기판(30) 상에 도포하고, 상기 용매를 휘발시키는 공정 순으로 진행할 수 있다. 이때, 상기 용액의 도포는 딥 코팅 또는 스핀 코팅을 이용하여 실시할 수 있다. 표면 처리막(42)을 형성하기 전에, 기판(30)의 표면의 오염을 제거하는 공정을 실시할 수 있다. 예를 들면, 기판(30) 상에 형성된 제1 배선(32)과 물질층(40)의 상기 용액이 도포될 부분의 오염을 제거할 수 있는데, 예를 들면, 상기 용액이 도포될 제1 배선(32)과 물질층(40)의 표면을 자외선이나 플라즈마에 노출시켜 상기 표면으로부터 오염을 제거할 수 있다. 이때, 상기 자외선으로는 원자외선(deep UV) 또는 자외선 오존(UV-Ozone)을 조사할 수 이다. 상기 플라즈마로는 산소 플라즈마 또는 아르곤 플라즈마를 이용할 수 있다.
다음, 도 7을 참조하면, 표면 처리막(42)에 자외선(46)을 조사한다. 자외선(46)은, 예를 들면 원자외선 또는 자외선-오존일 수 있다. 자외선(46)이 조사되면서 표면 처리막(42)이 제거되기 시작한다. 따라서 자외선(46)이 조사되기 전에 표면 처리막(42)의 두께(t1)는 소정 시간 동안 자외선(46)이 조사된 후에는 얇아질 수 있다. 자외선(46) 조사에 따른 표면 처리막(42)의 제거율은 제1 배선(32) 위에서와 물질층(40) 위에서 다를 수 있다. 곧, 자외선(46)이 제1 배선(32) 둘레에 입사되면, 표면 처리막(42)과 물질층(40)을 통과해서 기판(30)에 까지 도달된다. 반면, 제1 배선(32) 상에 형성된 표면 처리막(42) 상에 입사된 자외선(46)은 점선으로 도시한 바와 같이 표면 처리막(42)을 통과한 다음, 금속층인 제1 배선(32)의 표면에서 반사나 산란되어 다시 표면 처리막(42) 안으로 진행한다. 이에 따라 표면 처리막(42)에 대한 자외선(46) 조사에서 표면 처리막(42)의 제1 배선(32) 상에 형성된 부분의 제거율이 물질층(40) 상에 형성된 부분의 제거율보다 크다. 따라서 자외선(46) 조사가 시작된 후, 시간이 지남에 따라 제1 배선(32) 상에 형성된 표면 처리막(42)의 제거가 빨라지는 시점이 발생된다. 이에 따라 표면 처리막(42)의 제1 배선(32) 상에 형성된 부분이 다른 부분보다 더 빨리 제거될 수 있다. 자외선(46) 조사는 도 8에 도시한 바와 같이 제1 배선(32)의 표면이 노출될 때까지 실시할 수 있다. 자외선(46)의 조사가 시작되면서 표면 처리막(42)은 제거되기 시작한다. 따라서 자외선(46)의 조사가 일정시간 진행된 후, 예를 들면 제1 배선(32)의 표면이 노출된 후, 물질층(40) 상에 남은 표면 처리막(42)의 두께(t2)는 자외선(46)이 조사되기 전의 표면 처리막(42)의 두께(t1)보다 얇다.
도 9를 참조하면, 제1 배선(32) 상의 트랜치(80)에 제2 배선(50)을 형성한다. 트랜치(80)는 제2 배선(50)으로 채워진다. 물질층(40)은 트랜치(80)를 형성하는 벽의 역할을 한다. 제1 및 제2 배선(32, 50)은 하나의 배선이 된다. 제1 배선(32) 상에 제2 배선(50)이 형성되어 전체 배선의 두께는 증가된다. 따라서 제1 배선(32)만 있을 때보다 배선 저항은 낮아지므로, RC 지연 현상도 완화될 수 있다. 제2 배선(50)은 제2 배선(50)의 성분, 예를 들면 은(Ag)이나 몰리브덴(Mo) 또는 알루미늄(Al)과 같은 금속 성분을 포함하는 전도성 잉크를 잉크젯 프린팅 방식으로 프린트하여 형성할 수 있다. 제2 배선(50)을 형성한 후에는 제2 배선(50)에 대한 건조 공정을 실시할 수 있다. 제2 배선(50)의 건조 후, 필요하다면, 물질층(40)과 그 위에 형성된 표면 처리막(42)은 제거할 수도 있다.
상술한 자외선(46)의 조사로 인해, 물질층(40) 상에는 소수성의 표면 처리막(42)이 남아 있고, 제1 배선(32)의 상부면의 대부분에는 표면 처리막(42)이 존재하지 않는다. 제1 배선(32)의 표면은 친수성이다. 따라서 자외선(46)의 조사 후, 친수성인 제1 배선(32)의 표면과 남은 표면 처리막(42)으로 인해 결과적으로 소수성이 된 물질층(42)의 표면 사이에 표면 에너지 차이가 발생된다. 이러한 표면 에너지 차이는 상기 잉크젯 프린팅 공정에서 상기 전도성 잉크를 제1 배선(32) 상으로 모아주는 원인의 하나가 된다. 또한, 상기 프린팅 공정에서 제1 배선(32)과 물질층(40) 사이의 단차는 제1 배선(32) 상으로 프린트된(떨어진) 상기 전도성 잉크를 제1 배선(32) 상의 트랜치(80)로 모아주는 효과를 제공한다. 이에 따라 제1 배선(32)의 폭이 좁더라도 충분히 제1 배선(32) 상에 전도성 잉크를 프린트하여 제2 배선(50)을 형성할 수 있다. 이러한 결과는 상기 표면 에너지 차이와 상기 단차로 인해 제1 및 제2 배선(32, 50)을 포함하는 배선을 미세한 선폭으로 형성할 수 있음을 의미하다. 따라서 본 발명의 일 실시예에 의한 전극 배선 형성방법은 화소 집적도가 높아 미세 선폭의 배선이 요구되는 디스플레이 장치에도 적용될 수 있다.
도 10은 상기 잉크젯 프린팅 공정에서 전도성 잉크(52)가 제1 배선(32) 상의 트랜치(80)의 일부와 물질층(42) 상의 표면 처리막(42)의 일부 상에 떨어진 경우를 보여주고, 도 11은 전도성 잉크(52)가 트랜치(80)를 채우고, 트랜치(80) 양쪽의 표면 처리막(42)의 일부 영역 상에도 떨어진 경우를 보여준다. 도 10과 도 11의 경우도 상기한 표면 에너지 차이와 단차로 인해 전도성 잉크(52)는 제1 배선(32)의 트랜치(80)로 모이게 되고, 결국에는 도 9에 도시한 바와 같이 제1 배선(32) 상에 제2 배선(50)이 형성된다.
도 12는 도 7에서 자외선 조사 시간과 잉크젯 프린팅에 사용되는 전도성 잉크의 접촉각의 관계에 대한 실험 결과를 나타낸다. 도 12에서 가로축은 자외선 조사 시간(분)을 나타내고, 세로축은 잉크 접촉각을 나타낸다. 도 12에서 제1 그래프(G1)는 제1 배선(32) 상에 남은 표면 처리막(42) 상에 떨어진 전도성 잉크의 접촉각의 변화를 나타낸다. 제2 그래프(G2)는 물질층(40) 상에 남은 표면 처리막(42) 상에 떨어진 전도성 잉크의 접촉각의 변화를 나타낸다.
도 12의 결과를 얻기 위한 실험에서, 기판(30)은 유리 기판을 사용하고, 제1 배선(32)으로 2000Å 두께의 몰리브덴(Mo)을 사용하고, 물질층(40)은 1.6㎛ 두께의 포토레지스트를 사용하고, 표면 처리막(42)으로는 불소 계열의 소수성막을 코팅하였다. 또한, 전도성 잉크로는 금속 성분으로 은(Ag)을 포함하고, 용매(solvent)로 N-Tetradecane을 포함하는 잉크를 사용하였다. 또한, 자외선 소스로는 자외선-오존 클리너(UV Ozone Cleaner)를 사용하였다.
전도성 잉크의 접촉각은 도 13에 도시한 바와 같이 전도성 잉크(72)가 떨어진 기판(70)의 표면과 전도성 잉크(72)에 접촉하는 가상의 접촉면(74) 사이의 각을 의미한다. 기판(70)의 표면이 제1 배선(32)과 같이 친수성이면, 접촉각은 작아질 것이고, 기판(70)의 표면이 표면 처리막(42)의 표면처럼 소수성이면, 접촉각은 커질 것이다.
도 12의 제1 및 제2 그래프(G1, G2)를 참조하면, 자외선 조사가 시작되는 초기에 접촉각의 감소는 제1 배선(32) 상에서나 물질층(40) 상에서 큰 차이가 없음을 알 수 있다. 그러나 자외선 조사 시간이 어느 시점을 지나면서 접촉각의 감소율은 물질층(40) 상에서보다 제1 배선(32) 상에서 더 커지고, 물질층(40)과 제1 배선(32) 사이에 접촉각의 차이가 발생되는 것을 알 수 있다. 제1 배선(32)과 물질층(40) 사이의 잉크 접촉각의 차이는 자외선 조사 시간이 45분 정도일 때, 가장 크고, 그 후 접촉각의 차이는 감소하는 것을 알 수 있다. 잉크 접촉각의 차이가 가장 크다는 것은 제1 배선(32)의 표면에서 표면 처리막(42)이 완전히 제거되어 제1 배선(32)의 표면은 완전히 친수성이고, 물질층(40)의 표면 상에는 여전히 표면 처리막(42)이 남아 있어 제1 배선(32) 둘레의 표면은 완전히 소수성이라는 것을 의미한다. 이와 같이 잉크에 대한 두 표면의 특성이 완전히 반대가 되면, 제1 배선(32)과 그 둘레의 표면 에너지 차이는 가장 크게 되고, 제1 배선(32) 둘레에 떨어진 잉크는 표면 에너지가 보다 큰 제1 배선(32) 상으로 모이게 된다. 이러한 이유로 도 10 및 도 11에 도시한 바와 같이 잉크젯 프린팅 공정에서 잉크(52)의 일부가 제1 배선(32) 둘레에 떨어지더라도 결국 제1 배선(32) 상에 모이게 된다.
도 12를 계속 참조하면, 자외선 조사 시간이 길어지면 제1 및 제2 그래프(G1, G2)는 한 점으로 수렴되는데, 이는 물질층(40)과 제1 배선(32) 상에서 잉크 접촉각은 같아짐을 의미한다. 잉크 접촉각이 같다는 것은 물질층(40)과 제1 배선(32)의 표면이 모두 친수성인 것을 의미한다.
도 12의 결과를 감안하여, 도 7에서 표면 처리막(42)에 대한 자외선(46)의 조사 시간을 잉크 접촉각의 차이가 가장 크게 되는 시간으로 설정하면, 자외선 조사가 완료된 후, 제1 배선(32)의 표면 에너지와 그 둘레의 표면 에너지의 차이를 가장 크게 할 수 있다. 이러한 상태에서 상술한 잉크젯 프린팅을 실시하면, 제1 배선(32) 둘레에 떨어진 잉크도 제1 배선(32) 상으로 모이게 되므로, 제1 배선(32) 상에만 정확히 제2 배선(50)을 형성할 수 있다. 결과적으로, 동일한 배선들에 대해서는 동일한 형태로 배선의 두께를 증가시킬 수 있다. 또한, 배선 둘레에 물질층(40)이 존재하는 상태로 잉크젯 프린팅이 진행되므로, 쉽게 프린팅 공정을 수행할 수 있어 복잡한 전극 배선의 두께와 집적도가 높은 배선의 두께도 쉽게 증가시킬 수 있다.
도 14는 자외선 조사 전후에 있어서 도 12의 결과를 얻는데 사용한 잉크의 크기 변화를 보여준다.
도 14에서 왼쪽은 자외선 조사 전에 표면 처리막(42)으로 코팅된 물질층(40)과 제1 배선(32) 상에 떨어뜨린 잉크(65)의 크기를 보여주고, 오른쪽은 표면 처리막(42)에 대한 자외선 조사가 완료되어 제1 배선(32)의 표면이 노출되고, 물질층(40) 상에만 표면 처리막(42)이 남은 상태에서 제1 배선(32) 상에 및 물질층(40) 위에 떨어뜨린 잉크(65)의 크기를 보여준다. 도 14에는 편의 상, 표면 처리막(42)은 도시되지 않는다.
왼쪽의 경우, 제1 배선(32) 및 물질층(40) 상에 표면 처리막(42)이 존재하기 때문에, 제1 배선(32)과 물질층(40) 위의 잉크 (65)의 사이즈는 동일하다. 반면, 오른쪽의 경우, 물질층(40) 상에만 표면 처리막(42)이 존재하므로, 물질층(40) 위의 잉크(65)의 사이즈는 왼쪽과 차이가 없다. 그러나 제1 배선(32) 상의 잉크(65)의 사이즈는 왼쪽에 비해 증가하였음을 알 수 있다. 잉크(65)의 면적 증가는 잉크(65)가 옆으로 퍼졌음을 의미하는 바, 잉크(65)의 접촉각의 감소를 의미한다. 따라서 도 14는 자외선 조사에 따라 제1 배선(32)의 표면에서 표면 처리막(42)이 제거되었고, 제1 배선(32)의 표면은 친수성이 되었음을 증거하는 것으로 볼 수 있다.
도 15는 제2 배선(50)의 프린팅 두께와 시트 저항(sheet resistance)의 관계를 보여준다. 도 15에서 가로축은 제2 배선(50)의 프린팅 두께를 나타낸다. 세로축은 시트 저항을 나타낸다. 도 15에서 제1 그래프(G11)는 제1 배선(32)이 구리배선이고, 제2 배선(50)이 은 배선일 때의 관계를 나타내고, 제2 그래프(G22)는 제1 배선(32)이 몰리브덴 배선이고, 제2 배선(50)이 은 배선일 때의 관계를 나타낸다.
제1 및 제2 그래프(G11, G22)를 참조하면, 제1 및 제2 배선(32, 50)으로 구성된 배선의 두께가 증가함에 따라 상기 배선의 시트 저항은 감소됨을 알 수 있다. 배선의 두께는 제2 배선(50)의 프린팅 두께에 따라 달라짐을 고려할 때, 제1 및 제2 그래프(G11, G22)는 제2 배선(50)의 프린팅 두께가 증가할 수록 배선의 시트 저항이 감소됨을 보여준다.
한편, 도 16 내지 도 18을 참조하면, 기판(30) 상에 제1 배선(32)을 덮는 물질층(40) 및 표면 처리막(42)을 순차적으로 형성할 수 있다. 표면 처리막(42)의 형성 과정은 앞에서 설명한 바와 동일할 수 있다. 표면 처리막(42) 상에 제1 배선(32)에 대응되는 영역을 한정하는 마스크(M3)를 형성할 수 있다. 마스크(M3)를 형성한 다음, 표면 처리막(42)에 자외선을 조사하여 표면 처리막(42)에서 제1 배선(32)에 대응되는 부분을 제거할 수 있다(도 17).
계속해서, 물질층(40)에서 제1 배선(32)에 대응되는 부분을, 예를 들면 제1 배선(32)이 먼저 형성된 경우이면, 제1 배선(32) 상에 형성된 부분을, 제1 배선(32)이 후에 형성되는 경우이면, 제1 배선(32)이 형성될 부분을 제거할 수 있다. 이렇게 해서, 도 18에 도시한 바와 같이 물질층(40)의 제1 배선(32)에 대응되는 부분이 제거된다. 이후의 공정은 제1 배선(32)이 물질층(40) 형성 전에 형성되는 경우(이하, 제1 경우)와 제1 배선(32)이 표면 처리막(42) 형성 이후에 형성되는 경우(이하, 제2 경우)에 따라 달라질 수 있다. 상기 제1 경우, 도 18에서 마스크(M3)를 제거한 다음, 도 9에서 설명한 바와 같이 제1 배선(32) 상에 제2 배선(50)을 형성할 수 있다.
한편, 상기 제2 경우, 상기한 물질층(40)의 제거 공정에서 제1 배선(32)이 형성될 부분을 제거하여 제1 배선(32)이 형성될 기판(30)의 일부 영역을 노출시킨다. 이어서, 마스크(M3)가 존재하는 상태에서 기판(30)의 노출된 일부 영역을 덮는 배선층을 형성한다. 이때, 상기 배선층은 마스크(M3) 상에도 형성된다. 이후, 마스크(M3)를 제거하는 공정에서 마스크(M3) 상에 형성된 배선층도 함께 제거된다. 이 결과, 상기 배선층은 기판(30)의 노출된 일부 영역 상에만 남아 제1 배선(32)이 된다. 이후, 마스크(M3)를 제거하고, 도 9에서 설명한 공정에 따라 제1 배선(32) 상에 제2 배선(50)을 형성할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
30:기판 32, 50:제1 및 제2 배선
36:연결 배선 38:반도체 소자
40A:물질층(40)의 제1 배선(32) 상에 형성된 부분
40:물질층 42:표면 처리막
46:자외선 52, 65:잉크
70:기판 72:잉크
74:잉크에 접촉하는 가상 접촉면
80:트랜치
M1:포토 마스크 M1a:포토 마스크의 차광영역
M2, M3:마스크
t1:자외선 조사 전 표면 처리막의 두께
t2:자외선 조사 후 물질층(40) 상에 남은 표면 처리막의 두께

Claims (19)

  1. 기판의 일부 영역 상에 제1 배선을 형성하는 단계;
    상기 제1 배선을 형성한 다음, 상기 제1 배선을 제외한 상기 기판 상에 상기 제1 배선보다 두껍게 물질층을 형성하는 단계;
    상기 물질층의 상부면에 표면 처리막을 형성하는 단계; 및
    상기 제1 배선 상에 제2 배선을 형성하는 단계;를 포함하고,
    상기 표면 처리막은 소수성이고, 상기 제1 배선의 표면은 친수성인 배선 형성 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 표면 처리막을 형성하는 단계는,
    상기 표면 처리막의 성분을 포함하는 용액을 상기 제1 배선 및 상기 물질층 상에 도포하는 단계;
    상기 도포된 용액을 건조하는 단계; 및
    상기 제1 배선 상에서 상기 건조된 결과물을 제거하는 단계;를 포함하는 배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 물질층을 형성하는 단계와 상기 물질층의 상부면에 표면 처리막을 형성하는 단계는,
    상기 기판 상에 상기 물질층 및 상기 표면 처리막을 순차적으로 형성하는 단계;
    상기 표면 처리막에서 상기 제1 배선에 대응되는 부분을 제거하는 단계; 및
    상기 물질층에서 상기 제1 배선에 대응되는 부분을 제거하는 단계;를 더 포함하는 배선 형성 방법.
  5. 제 1 항에 있어서,
    상기 제1 배선 상에 상기 제2 배선을 형성하는 단계는,
    상기 제1 배선 상에 상기 제2 배선의 성분을 포함하는 전도성 잉크를 사용하여 잉크젯 프린팅하는 단계를 더 포함하는 배선 형성 방법.
  6. 제 1 항에 있어서,
    상기 표면 처리막을 형성하기 전에 상기 표면 처리막이 형성될 표면에서 오염물을 제거하는 단계를 더 포함하는 배선 형성 방법.
  7. 제 1 항에 있어서,
    상기 물질층은 유기물층 또는 무기물층인 배선 형성 방법.
  8. 제 1 항에 있어서,
    상기 표면 처리막은 소수성막으로써, 자기 조립 단일막 또는 불소계 고분자 화합물을 포함하는 유기물막인 배선 형성 방법.
  9. 제 1 항에 있어서,
    상기 제1 배선은 반도체 소자와 전원을 연결하는 배선, 반도체 소자와 반도체 소자를 연결하는 배선, 반도체 소자와 배선을 연결하는 연결배선, 반도체 소자와 화소(pixel)를 연결하는 배선 및 이격된 두 콘택을 연결하는 배선 중 적어도 하나인 배선 형성 방법.
  10. 제 3 항에 있어서, 상기 제1 배선 상에서 상기 건조된 결과물을 제거하는 단계는,
    상기 용액의 건조 후 남은 막에 대해 자외선을 조사하되, 상기 제1 배선이 노출될 때까지 조사하는 배선 형성 방법.
  11. 제 4 항에 있어서,
    상기 표면 처리막에서 상기 제1 배선에 대응되는 부분을 제거하는 단계는,
    상기 표면 처리막의 상기 제1 배선에 대응되는 부분에 자외선을 조사하는 단계를 더 포함하는 배선 형성 방법.
  12. 삭제
  13. 삭제
  14. 제 4 항에 있어서,
    상기 표면 처리막을 형성하기 전에 상기 표면 처리막이 형성될 표면에서 오염물을 제거하는 단계를 더 포함하는 배선 형성 방법.
  15. 제 8 항에 있어서,
    상기 자기 조립 단일막은 유기 실리콘 화합물막인 배선 형성 방법.
  16. 제 10 항에 있어서,
    상기 자외선은 원자외선 또는 자외선-오존인 배선 형성 방법.
  17. 제 14 항에 있어서,
    상기 오염물을 제거하는 단계는,
    상기 표면 처리막이 형성될 표면에 자외선 또는 플라즈마를 조사하는 단계를 더 포함하는 배선 형성 방법.
  18. 제 15 항에 있어서,
    상기 유기 실리콘 화합물은 RSiX3(R은 n-알킬실란 화합물, X는 할로겐 또는 알콕시기)인 배선 형성 방법.
  19. 제 17 항에 있어서,
    상기 플라즈마는 산소 플라즈마 또는 아르곤(Ar) 플라즈마인 배선 형성 방법.
KR1020110141720A 2011-12-23 2011-12-23 전자 장치의 배선 형성 방법 KR101899481B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110141720A KR101899481B1 (ko) 2011-12-23 2011-12-23 전자 장치의 배선 형성 방법
US13/601,658 US9153487B2 (en) 2011-12-23 2012-08-31 Methods of forming wirings in electronic devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110141720A KR101899481B1 (ko) 2011-12-23 2011-12-23 전자 장치의 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20130073722A KR20130073722A (ko) 2013-07-03
KR101899481B1 true KR101899481B1 (ko) 2018-09-18

Family

ID=48654969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110141720A KR101899481B1 (ko) 2011-12-23 2011-12-23 전자 장치의 배선 형성 방법

Country Status (2)

Country Link
US (1) US9153487B2 (ko)
KR (1) KR101899481B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101968635B1 (ko) * 2012-11-22 2019-04-12 삼성전자주식회사 잉크젯 프린팅을 이용한 배선 형성 방법
JP6070672B2 (ja) * 2014-10-21 2017-02-01 トヨタ自動車株式会社 蓄電モジュール
EP3035122B1 (en) * 2014-12-16 2019-03-20 ATOTECH Deutschland GmbH Method for fine line manufacturing
KR102421600B1 (ko) * 2015-11-20 2022-07-18 삼성디스플레이 주식회사 터치 센싱 유닛, 표시 장치 및 터치 센싱 유닛의 제조 방법
WO2018182637A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Bottom-up fill using blocking layers and adhesion promoters
CN112768559A (zh) * 2021-01-06 2021-05-07 中国科学院上海高等研究院 太阳电池结构及基于丝网印刷制备太阳电池栅线的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631358B1 (ko) * 2003-05-12 2006-10-09 세이코 엡슨 가부시키가이샤 패턴과 그 형성 방법, 디바이스와 그 제조 방법, 전기광학 장치, 전자 기기 및 액티브 매트릭스 기판의 제조 방법
KR100822799B1 (ko) * 2006-04-25 2008-04-17 삼성전자주식회사 나노크기의 도전성 구조물을 위한 선택적인 촉매 형성 방법및 선택적인 나노크기의 도전성 구조물 형성 방법
US20080318408A1 (en) * 2007-06-21 2008-12-25 Nobuhide Yamada Method of manufacturing semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2842426B2 (ja) 1997-01-28 1999-01-06 日本電気株式会社 アクティブマトリクス型液晶表示装置およびその製造方法
JP2003228081A (ja) 2002-01-31 2003-08-15 Nec Corp 液晶表示装置及びその製造方法
JP4629997B2 (ja) 2003-06-02 2011-02-09 株式会社リコー 薄膜トランジスタ及び薄膜トランジスタアレイ
JP4516518B2 (ja) 2005-03-15 2010-08-04 株式会社フューチャービジョン 薄膜トランジスタを用いた液晶表示装置及びその製造方法
KR100725251B1 (ko) 2005-04-26 2007-06-04 국민대학교산학협력단 저온 선택 증착기술을 이용한 비광학적 방식의 금속배선 형성방법, 이를 이용하여 제조된 ｔｆｔ의 제조방법, 및 ｔｆｔ 기판의 제조방법
JP4919738B2 (ja) * 2006-08-31 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4561934B2 (ja) 2008-11-19 2010-10-13 コニカミノルタホールディングス株式会社 有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタ
JP5419441B2 (ja) * 2008-12-26 2014-02-19 富士フイルム株式会社 多層配線基板の形成方法
KR20110063052A (ko) 2009-12-04 2011-06-10 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631358B1 (ko) * 2003-05-12 2006-10-09 세이코 엡슨 가부시키가이샤 패턴과 그 형성 방법, 디바이스와 그 제조 방법, 전기광학 장치, 전자 기기 및 액티브 매트릭스 기판의 제조 방법
KR100822799B1 (ko) * 2006-04-25 2008-04-17 삼성전자주식회사 나노크기의 도전성 구조물을 위한 선택적인 촉매 형성 방법및 선택적인 나노크기의 도전성 구조물 형성 방법
US20080318408A1 (en) * 2007-06-21 2008-12-25 Nobuhide Yamada Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US20130164932A1 (en) 2013-06-27
KR20130073722A (ko) 2013-07-03
US9153487B2 (en) 2015-10-06

Similar Documents

Publication Publication Date Title
KR101899481B1 (ko) 전자 장치의 배선 형성 방법
US7033951B2 (en) Process for forming pattern and method for producing liquid crystal display apparatus
JP5284582B2 (ja) 有機薄膜トランジスタの製造方法
US8127674B2 (en) Stamp and fabricating method thereof, thin film transistor using the stamp, and liquid crystal display device having the thin film transistor
JP6437574B2 (ja) 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置
CN109075204B (zh) 薄膜晶体管、具有该薄膜晶体管的阵列基板、显示面板和显示装置、及其制造方法
JP4737386B2 (ja) 電子機器用回路基板の製造方法、電子機器用回路基板、および表示装置
KR100803426B1 (ko) 기판 및 그 제조 방법과 표시 장치 및 그 제조 방법
JP2007288130A (ja) 有機薄膜トランジスタ、この製造方法及びこれを利用した表示装置
KR101997073B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101051586B1 (ko) 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법
JP2007533117A (ja) 素子配置基板及びその製造方法
WO2005057530A1 (ja) 薄膜トランジスタ集積回路装置、アクティブマトリクス表示装置及びそれらの製造方法
US20130043474A1 (en) Active array substrate and method for manufacturing the same
US20060240359A1 (en) Patterning process and contact structure
CN109728003B (zh) 显示基板、显示装置和显示基板的制造方法
JP5194526B2 (ja) 薄膜トランジスタの製造方法、画素アレイの製造方法
KR100875801B1 (ko) 액정 디스플레이 장치의 바닥 기판을 제조하는 방법
US20090325331A1 (en) Method for manufacturing pixel structure
TWI469224B (zh) 有機薄膜電晶體及其製造方法
KR20090080286A (ko) 기판의 평탄화 방법, 어레이 기판 및 이 평탄화 방법을이용한 어레이 기판의 제조 방법
JP5299190B2 (ja) 光マトリックスデバイスの製造方法
TW202113443A (zh) 半導體裝置
WO2004059718A1 (en) Method of fabricating a tft device formed by printing
US20090053861A1 (en) Method for fabricating pixel structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant