KR100875801B1 - 액정 디스플레이 장치의 바닥 기판을 제조하는 방법 - Google Patents
액정 디스플레이 장치의 바닥 기판을 제조하는 방법 Download PDFInfo
- Publication number
- KR100875801B1 KR100875801B1 KR1020060130160A KR20060130160A KR100875801B1 KR 100875801 B1 KR100875801 B1 KR 100875801B1 KR 1020060130160 A KR1020060130160 A KR 1020060130160A KR 20060130160 A KR20060130160 A KR 20060130160A KR 100875801 B1 KR100875801 B1 KR 100875801B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal layer
- thickness
- substrate
- patterned
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 69
- 239000002184 metal Substances 0.000 claims abstract description 69
- 238000000206 photolithography Methods 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 230000008569 process Effects 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 239000010409 thin film Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 238000001039 wet etching Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 115
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000599 Cr alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910010421 TiNx Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000000788 chromium alloy Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910004304 SiNy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명에 따르면 단지 세 개의 마스크만을 이용하여 액정 디스플레이 장치의 바닥 기판을 제조하는 방법이 기술된다. 이 방법은 다음의 단계들을 포함한다. 첫째로, 기판 위로 패터닝된 제 1 금속층, 절연층, 반도체층 및 제 2 금속층이 차례대로 형성된다. 그 후에, 제 2 금속층이 포토리소그래피 공정을 이용함으로써 두 개의 다른 두께를 갖도록 제조된다. 이후에, 평면층이 제 2 금속층 위로 형성되고 그리고 나서 평면층이 제 2 금속층의 일부분이 노출될 때까지 식각된다. 최종적으로, 패터닝된 투명 전극층이 제 2 금속층 위로 형성된다.
마스크, 액정 디스플레이 장치, 바닥 기판, 제 1 금속층, 제 2 금속층, 평면층, 포토리소그래피
Description
도 1a 내지 도 1h는 본 발명의 실시형태에 따른 공정 순서를 보여주는 단면도이다.
본 발명은 액정 디스플레이 장치를 제조하는 방법에 관한 것이며, 특히 액정 디스플레이 장치의 바닥 기판을 제조하는 방법에 관한 것이다.
음극선관(CRT; cathode ray tube) 모니터들과 비교하여, 액정 디스플레이 장치는 낮은 전력 소비, 소형의 크기, 및 비방사(non-radiation)의 이점을 갖는다. 그러나, 박막 트랜지스터 액정 디스플레이 장치(TFT-LCD; thin film transistor liquid crystal display device)의 가격이 상대적으로 높다. 특히, 액정 디스플레이 장치의 트랜지스터 어레이를 형성하기 위한 포토리소그래피 공정에 사용되는 마스크의 양이 효과적으로 줄어들지 않기 때문에, 박막 트랜지스터 액정 디스플레이 장치의 제조 비용은 더 낮아질 수 없다.
박막 트랜지스터 어레이 기판을 제조하는 통상의 방법은 그 포토리소그래피 공정에 다섯 개의 마스크를 사용하는 것이다. 제 1 마스크는 제 1 금속층을 한정하는 데 사용되고, 그리고 그에 따라 박막 트랜지스터의 스캔 라인(scan lines) 및 게이트(gate)를 형성한다. 제 2 마스크는 박막 트랜지스터의 채널층(channel layer) 및 저항 접촉층(ohmic contact layer)을 한정한다. 제 3 마스크는 제 2 금속층에 패턴을 형성하기 위해 사용되며 따라서 박막 트랜지스터의 데이터 라인(data lines) 및 소스 및 드레인 전극들(source and drain electrodes)을 형성한다. 제 4 마스크는 패시베이션층을 패턴화한다. 제 5 마스크로서, 이는 투명 전극층을 패턴화하여 픽셀 전극을 형성한다.
액정 디스플레이 장치가 더욱 큰 크기의 디스플레이를 갖는 박막 트랜지스터 액정 디스플레이 장치를 개발하는 추세에 있기 때문에, 해결하여야 하는, 수율 및 생산량 감소와 같은 많은 문제점이 필연적으로 존재한다. 그러므로, 만일 박막 트랜지스터의 제조 중에 사용되는 마스크의 양(개수)이 줄어들 수 있다면, 즉 노광 공정의 양(회수)이 줄어든다면, 제조 시간이 감소되고, 따라서 생산량이 증가할 수 있고, 그에 따라 제조 비용이 낮아진다.
덧붙여, 박막 트랜지스터 액정 디스플레이 장치의 제조에 사용되는 포토리소그래피 공정은 매우 고가이다. 따라서, 포토리소그래피 공정의 감소는 실질적으로 비용을 낮출 수 있다.
그러므로, 상술한 문제점들을 완화시키고 및/또는 예방하기 위한 개선된 제조 방법을 제공하는 것이 바람직하다.
본 발명에 따르면 액정 디스플레이 장치의 바닥 기판을 제조하는 방법은 제조 공정을 간단히 하기 위하여 사용되는 마스크의 양(개수)을 줄일 수 있고, 그리고 제조 비용을 절감할 수 있다.
이러한 목적을 달성하기 위하여, 본 발명은 다음의 단계들을 포함하는 액정 디스플레이 장치의 바닥 기판을 제조하는 방법을 제공한다. 첫째로, 기판이 제공되고, 그 후에 패터닝된 제 1 금속층, 절연층 및 반도체층이 기판 전체에 걸쳐 형성되고, 이때 패터닝된 제 1 금속층은 절연층 및 기판 사이에 개재된다. 그 후에, 제 2 금속층이 반도체층 위로 형성되고 그리고 나서 포토레지스트층이 제 2 금속층 위로 코팅된다. 뒤에, 포토레지스트층이 포토리소그래피 공정에 의해 패터닝되어 제 1 두께 및 제 2 두께를 형성하고, 이때 제 1 두께는 제 2 두께와 상이하다. 다음으로, 포토레지스트층 및 제 2 금속층이 식각되어 제 3 두께 및 제 4 두께를 갖는 패터닝된 제 2 금속층을 형성하며, 이때 제 3 두께는 제 4 두께와 상이하다. 그 후에, 폴리머층이 제 2 금속층 위로 코팅되고, 그리고 나서 폴리머층이 경화되어 평면층을 형성한다. 그리고 나서, 평면층이 식각되어 패터닝된 제 2 금속층의 일부분을 노출한다. 마지막으로, 패터닝된 투명 전극층이 평면층 및 패터닝된 제 2 금속층 위로 형성된다.
그 결과로서, 본 발명에 따르면 액정 디스플레이 장치의 바닥 기판을 제조하기 위하여 단지 세 개의 마스크만이 요구된다. 노광 회수의 감소에 기인하여, 제조 시간이 짧아지고, 생산량이 증가하며, 그리고 따라서 제조 비용이 효과적으로 낮아진다. 덧붙여, 본 발명의 방법은 또한 다양한 소스/드레인 전극들의 설계(형태)를 갖는 액정 디스플레이 장치의 바닥 기판을 제조하는 데 적합하다.
본 발명의 일 실시형태에서, 이 방법은 또한 패터닝된 제 2 금속층이 형성된 이후에 제 2 금속층 위로 패시베이션층을 형성하는 단계를 더 포함한다.
본 발명의 일 실시형태에서, 이 방법은 또한 경화가 이루어진 이후에 미경화된 폴리머층을 제거하는 단계를 더 포함한다.
본 발명의 일 실시형태에서, 제 1 금속층의 일부분은 박막 트랜지스터의 게이트이고 그리고 제 1 금속층의 일부분은 보조 커패시터의 하부 전극이다. 본 발명에 따른 방법에서, 제 2 금속층의 일부분은 보조 커패시터의 상부 전극인 것이 바람직하고, 그리고 제 2 금속층의 일부분은 박막 트랜지스터의 소스 전극 또는 드레인 전극인 것이 바람직하다.
본 발명에 따른 방법에서, 기판은 어떠한 기판이 될 수도 있다. 바람직하게는, 기판은 유리 기판이다.
본 발명에 따른 방법에서, 절연층은 어떠한 절연층이 될 수도 있다. 바람직하게는, 절연층은 산화실리콘(silicon oxide) 또는 질화실리콘(silicon nitride)으로 형성된다.
본 발명에 따른 방법에서, 반도체층은 어떠한 반도체층이 될 수도 있다. 바람직하게는, 반도체층은 비결정 실리콘층(amorphous silicon layer)을 포함한다.
본 발명의 일 실시형태에서, 이 방법은 반도체층 위에 저항 접촉층(ohmic contact layer)을 형성하는 단계를 더 포함하고 그리고 바람직하게는 이 저항 접촉 층은 N+ 비결정 실리콘층을 포함한다.
본 발명에 따른 방법에서, 투명 전극층은 어떠한 투명 전극층이 될 수도 있다. 바람직하게는, 투명 전극층은 IZO(Indium-Zic-Oxide; 아연첨가 산화인듐) 층 또는 ITO(Indium-Tin-Oxide; 주석첨가 산화인듐) 층을 포함한다.
본 발명의 방법의 포토리소그래피 공정에 사용되는 마스크는 하프톤 마스크(half-tone mask)인 것이 바람직하다.
패터닝된 제 2 금속층의 제 3 두께 및 제 4 두께의 차이는 제한되지 않는다. 바람직하게는, 패터닝된 제 2 금속층의 제 3 두께 및 제 4 두께 사이의 차이는 대략 1000 Å이다.
본 발명의 다른 목적들, 이점들 및 신규의 특징들은 첨부된 도면과 결부되어 뒤따르는 발명의 상세한 설명으로부터 더욱 명확해질 것이다.
( 본 발명의 실시형태들의 상세한 설명 )
실시형태 1
도 1a 내지 도 1h를 참조하면, 본 발명의 바람직한 실시형태의 개략적인 순서가 도시된다.
본 발명의 방법에 의해 제조되는 박막 트랜지스터는 바닥 게이트 박막 트랜지스터이다(bottom gate thin film transistor). 도 1a에 도시된 것처럼, 첫째로, 기판(30)이 제공된다. 기판(30)은 유리 기판(glass substrate), 석영 기판(quartz substrate), 또는 플라스틱 기판(plastic substrate)일 수 있다. 이 실시형태에 서, 기판(30)은 유리 기판이다. 다음으로, 패터닝된 제 1 금속층(32), 절연층(34), 반도체층(36), 및 저항 접촉층(38)이 기판(30) 전체에 걸쳐 차례로 형성된다. 제 1 금속층(32)은 박막 트랜지스터(TFT)의 게이트의 역할을 한다. 다른 한편으로, 보조 커패시터의 하부 전극으로써 기능하는 제 1 금속층(32)의 일부분이 또한 존재한다. 제 1 금속층(32)은 알루미늄(Al), 텅스텐(W), 크롬(Cr), 구리(Cu), 티타늄(Ti), 질화티타늄(TiNx), 알루미늄 합금, 크롬 합금, 또는 몰리브뎀(Mo)으로 제작된 단일층 또는 다수층 구조를 가질 수 있다. 이 실시형태에서, 제 1 금속층(32)은 예컨대, 알루미늄(Al)으로 제작된다. 절연층(34)은 산화실리콘(SiOx), 질화실리콘(SiNy), 또는 질산화실리콘(silicon oxynitride)으로 구성될 수 있다. 본 실시형태에서, 절연층(34)은 예컨대, 산화실리콘(SiOx)으로 제작된다. 반도체층(36)은 비결정 실리콘(α-Si)층이다. 저항 접촉층(38)으로서, n+-Si(n형 도프된 실리콘)와 같은 도프된 반도체가 형성될 수 있다.
이후에, 도 1b에 도시된 것처럼, 제 2 금속층(42) 및 제 1 포토레지스트층(44)이 저항 접촉층(38) 위로 차례로 형성된다. 그 이후에, 제 1 포토레지스트층(44)이 하프톤 마스크를 통해 노광되고 그리고 나서 두께의 차이를 생성한다. 그 결과로써, 도 1c에 도시된 것처럼, 기판의 접촉 영역(60) 내 제 1 포토레지스트층(44)의 두께는 기판의 잔여 영역 내 제 1 포토레지스트층(44)의 경우보다 높아진다. 본 실시형태에서, 제 1 포토레지스트층(44)은 제 1 두께(d1) 및 제 2 두께(d2)를 갖고, 제 1 두께(d1)는 제 2 두께(d2)보다 적다.
하프톤 마스크(100)의 활용에 의해서, 상이한 두께를 구비한 두 개의 영역이 제 1 포토레지스트층(44) 내에 동시에 형성될 수 있다. 그 이후에, 상이한 두께를 갖는 두 개의 영역이 제 1 포토레지스트층(44)을 식각함으로써 제 2 금속층(42) 내에 형성될 수 있다. 제 1 금속층(32)과 유사하게, 제 2 금속층(42)은 또한 알루미늄(Al), 텅스텐(W), 크롬(Cr), 구리(Cu), 티타늄(Ti), 질화티타늄(TiNx), 알루미늄 합금, 크롬 합금, 또는 몰리브뎀(Mo)으로 제작된 단일층 또는 다수층 구조를 가질 수 있다. 본 실시형태에서, 제 2 금속층(42)은 알루미늄으로 제작된다. 노광에 사용되는 광원은 한정되지 않는다. 본 실시형태에서, 노광용 광원은 예컨대, 자외선이다.
다음으로, 도 1d에 도시된 것처럼, 제 1 포토레지스트층(44) 및 제 2 금속층(42)이 식각되어 제 2 금속층(42)을 패터닝한다. 패터닝된 제 2 금속층(42)은 제 3 두께(d3) 및 제 4 두께(d4)를 가지며, 그리고 제 3 두께(d3)는 제 4 두께(d4)보다 얇다. 그 결과로써, 기판의 접촉 영역(60) 내 제 2 금속층(42)의 두께는 기판의 잔여 영역 내 제 2 금속층(42)의 경우보다 크고, 이때 그 높이 차이(d)가 형성된다. 본 실시형태에서, 제 2 금속층(42)의 높이 차이(d)는 대략 1000 Å이며, 그리고 접촉 영역(60)으로써 기능하도록 설정된 제 2 금속층은 가장 높다. 본 실시형태에서, 패터닝된 제 2 금속층(42)의 일부분은 보조 커패시터의 상부 전극으로써 기능하고,그리고 패터닝된 제 2 금속층(42)의 일부분은 박막 트랜지스터의 소스 전극 또는 드레인 전극으로써 기능할 수 있다.
그 이후에, 도 1e에 도시된 것처럼, 제 2 금속층(42) 위로 패시베이션층(46) 이 형성된다. 그 후에, 도 1f에 도시된 것처럼, 패시베이션층(46)은 평면의 제 2 포토레지스트층(48)으로 코팅되고, 이는 그 후에 경화용 자외선(UV light)에 의해 조사된다. 제 2 포토레지스트층(48)의 재료는 폴리머 포토레지스트(polymeric photoresist), 유기 재료, 또는 높은 유동성을 갖는 포토레지스트가 될 수 있다.
그 이후에, 제 2 금속층(42)의 일부분은 건식 식각에 의해 패터닝된다. 제 2 금속층의 표면 사이의 높이 차이(d)는 예컨대, 대략 1000 Å이다. 덧붙여, 접촉 영역(60) 내 제 2 금속층(42)은 최대의 높이를 갖도록 설정된다. 왜냐하면, 접촉 영역(60) 내 제 2 금속층(42)의 표면은 상부 표면이고, 접촉 영역(60) 내 제 2 금속층(42)은 식각에 제일 먼저 노출될 것이다. 본 실시형태에서, 경화된 제 2 포토레지스트층(48) 대 패시베이션층(46)에 대한 식각의 선택비(selection ratio)는 예컨대, 1:5이고, 건식 식각의 종료점은 제 2 금속층(42)과의 접촉하는 때로 설정된다. 그 결과로써, 도 1g에 도시된 것처럼, 접촉홀(62)이 형성된다.
접촉 영역(60) 내 상부 표면이 다른 영역의 표면들과 비교하여 가장 높은 표면이기 때문에, 접촉 영역 내 제 2 금속층(42)은 본 실시형태에서 전체-후부-식각(overall-back-etching) 이후에 접촉홀(62)을 형성하도록 노출될 수 있다. 따라서, 접촉홀을 형성하기 위한 추가의 포토리소그래피 공정이 필요하지 않다.
그리고 나서, 잔여의 제 2 포토레지스트층(48)(경화된 감광폴리머층)이 제거되고, 그리고 잔여 제 2 포토레지스트층(48) 하부의 패시베이션층(46)이 존재한다. 도 1h에 도시된 것처럼, 그 후에 패터닝된 투명 전극층(50)이 패시베이션층(48) 및 접촉홀(62; 노출된 제 2 금속층(42)) 위로 형성된다. 투명 전극층(50)은 IZO(아연 첨가 산화인듐) 층 또는 ITO(주석첨가 산화인듐) 층이 될 수 있다.
결론적으로, 본 실시형태에 의해 제안되는 제조 방법은 액정 디스플레이 장치의 바닥 기판을 제조하기 위하여 단지 세 번의 포토리소그래피 공정만을 필요로 하고, 그리고 그 수율이 상승된다. 따라서, 본 발명에 의해 제조된 바닥 기판을 사용한 액정 디스플레이 장치의 디스플레이 품질이 보증된다.
실시형태 2
본 실시형태의 소스/드레인 전극들의 배치 또는 형상이 실시형태 1의 경우와 상이하다는 점을 제외하고는, 본 실시형태에 사용되는 단계들 및 재료들은 실시형태 1의 경우와 동일하다. 본 실시형태의 박막 트랜지스터는 U형 박막 트랜지스터이다. 본 실시형태에서 U형 트랜지스터 및 다른 요소들을 활용함으로써, 박막 트랜지스터의 전류 Ion 및 개구율(aperture ratio)가 상승한다. 유사하게, 액정 디스플레이 장치의 바닥 기판은 세 개의 마스크를 이용한 포토리소그래피를 통해 제작될 수 있다. 본 실시형태에서 기술된 방법을 통하여, 수율이 증가할 수 있다. 덧붙여, LCD의 디스플레이 품질이 또한 향상될 수 있다.
본 발명이 그 바람직한 실시형태들과 결부되어 설명되었음에도 불구하고, 다른 다양한 수정 및 변형이 이하에 청구된 바와 같은 본 발명의 범위로부터 벗어남 없이 이루어질 수 있다는 점이 자명하다.
본 발명에 따른 제조 방법은 액정 디스플레이 장치의 바닥 기판을 제조하기 위하여 단지 세 번의 포토리소그래피 공정만을 필요로 하고, 그리고 그 수율을 높일 수 있다. 따라서, 본 발명에 의해 제조된 바닥 기판을 사용한 액정 디스플레이 장치의 디스플레이 품질이 보증된다.
Claims (18)
- (a) 기판을 제공하는 단계;(b) 상기 기판 위에 패터닝된 제 1 금속층, 절연층 및 반도체 층을 차례로 형성하고, 상기 패터닝된 제 1 금속층이 상기 절연층 및 상기 기판 사이에 개재됨을 특징으로 하는 형성 단계;(c) 상기 반도체층 위로 제 2 금속층을 형성하는 단계;(d) 상기 제 2 금속층 위로 포토레지스트층을 코팅하는 단계;(e) 포토리소그래피 공법에 의해 제 1 두께(d1) 및 제 2 두께(d2)를 형성하기 위해 포토레지스트층을 패터닝하고, 이때 상기 제 1 두께(d1)는 상기 제 2 두께(d2)와 다른 것을 특징으로 하는 패터닝 단계;(f) 제 3 두께(d3) 및 제 4 두께(d4)를 갖는 상기 제 2 금속층을 형성하기 위해 상기 제 2 금속층 및 상기 포토레지스트층을 식각하고, 이때 상기 제 3 두께(d3)는 상기 제 4 두께(d4)와 다른 것을 특징으로 하는 식각 단계;(g) 상기 패터닝된 제 2 금속층 위로 폴리머층을 코팅하는 단계;(h) 상기 폴리머층을 경화시켜 평면층을 형성하는 단계;(i) 상기 평면층을 식각하여 상기 패터닝된 제 2 금속층의 일부분을 노출하는 단계;(j) 상기 평면층 및 및 상기 패터닝된 제 2 금속층 위로 패터닝된 투명 전극층을 형성하는 단계;를 포함하고,상기 제 4 두께를 갖는 상기 제 2 금속층 부분이 상기 기판의 접촉영역으로서 기능하도록, 상기 제 4 두께는 상기 기판의 다른 영역의 두께보다 더 큰 것을 특징으로 하는 액정 디스플레이 장치의 바닥 기판을 제조하는 방법.
- 제 1 항에 있어서, 상기 패터닝된 제 2 금속층이 형성된 이후에 상기 제 2 금속층 위로 패시베이션층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 디스플레이 장치의 바닥 기판을 제조하는 방법.
- 제 1 항에 있어서, 상기 (f) 단계의 식각은 건식 식각 또는 습식 식각인 것을 특징으로 하는 액정 디스플레이 장치의 바닥 기판을 제조하는 방법.
- 제 1 항에 있어서, 상기 포토리소그래피 공정은 자외선을 사용하는 것을 특징으로 하는 액정 디스플레이 장치의 바닥 기판을 제조하는 방법.
- 제 1 항에 있어서, 상기 제 1 금속층은 박막 트랜지스터의 게이트인 것을 특징으로 하는 액정 디스플레이 장치의 바닥 기판을 제조하는 방법.
- 제 1 항에 있어서, 상기 제 1 금속층의 일부분은 보조 커패시터의 하부 전극인 것을 특징으로 하는 액정 디스플레이 장치의 바닥 기판을 제조하는 방법.
- 제 1 항에 있어서, 상기 제 2 금속층의 일부분은 보조 커패시터의 상부 전극인 것을 특징으로 하는 액정 디스플레이 장치의 바닥 기판을 제조하는 방법.
- 제 1 항에 있어서, 상기 (i) 단계의 식각은 건식 식각을 포함하는 것을 특징으로 하는 액정 디스플레이 장치의 바닥 기판을 제조하는 방법.
- 제 1 항에 있어서, 상기 기판은 유리 기판을 포함하는 것을 특징으로 하는 액정 디스플레이 장치의 바닥 기판을 제조하는 방법.
- 제 1 항에 있어서, 상기 절연층은 산화실리콘(silicon oxide) 또는 질화실리콘(silicon nitride)으로 형성되는 것을 특징으로 하는 액정 디스플레이 장치의 바닥 기판을 제조하는 방법.
- 제 1 항에 있어서, 상기 제 2 금속층의 일부분은 박막 트랜지스터의 소스 전극 또는 드레인 전극인 것을 특징으로 하는 액정 디스플레이 장치의 바닥 기판을 제조하는 방법.
- 제 1 항에 있어서, 상기 반도체층은 비결정 실리콘층을 포함하는 것을 특징으로 하는 액정 디스플레이 장치의 바닥 기판을 제조하는 방법.
- 제 1 항에 있어서, 상기 반도체층 위에 저항 접촉층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 디스플레이 장치의 바닥 기판을 제조하는 방법.
- 제 13 항에 있어서, 상기 저항 접촉층은 N+ 비결정 실리콘층을 포함하는 것을 특징으로 하는 액정 디스플레이 장치의 바닥 기판을 제조하는 방법.
- 제 1 항에 있어서, 상기 투명 전극층은 IZO(Indium-Zic-Oxide; 아연첨가 산화인듐) 층 또는 ITO(Indium-Tin-Oxide; 주석첨가 산화인듐) 층을 포함하는 것을 특징으로 하는 액정 디스플레이 장치의 바닥 기판을 제조하는 방법.
- 제 1 항에 있어서, 상기 포토리소그래피 공정은 하프톤 마스크(half-tone mask)를 적용하는 것을 특징으로 하는 액정 디스플레이 장치의 바닥 기판을 제조하는 방법.
- 제 1 항에 있어서, 상기 제 3 두께(d3) 및 상기 제 4 두께(d4) 사이의 차이는 1000 Å인 것을 특징으로 하는 액정 디스플레이 장치의 바닥 기판을 제조하는 방법.
- 제 1 항에 있어서, 상기 폴리머층은 상기 (h) 단계에서 조사(illumination)에 의해 경화되는 것을 특징으로 하는 액정 디스플레이 장치의 바닥 기판을 제조하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW094147579A TWI273712B (en) | 2005-12-30 | 2005-12-30 | A method for manufacturing a bottom substrate of a liquid crystal display device with three mask processes |
| TW094147579 | 2005-12-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070072371A KR20070072371A (ko) | 2007-07-04 |
| KR100875801B1 true KR100875801B1 (ko) | 2008-12-26 |
Family
ID=38224951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060130160A KR100875801B1 (ko) | 2005-12-30 | 2006-12-19 | 액정 디스플레이 장치의 바닥 기판을 제조하는 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7435632B2 (ko) |
| JP (1) | JP4553392B2 (ko) |
| KR (1) | KR100875801B1 (ko) |
| TW (1) | TWI273712B (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4740203B2 (ja) | 2006-08-04 | 2011-08-03 | 北京京東方光電科技有限公司 | 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法 |
| TWI346391B (en) | 2007-08-20 | 2011-08-01 | Au Optronics Corp | Liquid crystal display device and the manufacturing method thereof |
| KR20120036186A (ko) | 2010-10-07 | 2012-04-17 | 삼성전자주식회사 | 배선, 배선 형성 방법, 상기 배선을 이용한 표시 장치, 및 상기 표시 장치의 제조 방법 |
| US8956809B2 (en) * | 2012-08-03 | 2015-02-17 | Applied Materials, Inc. | Apparatus and methods for etching quartz substrate in photomask manufacturing applications |
| CN107910300B (zh) * | 2017-11-20 | 2020-04-21 | 合肥京东方光电科技有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100212409B1 (ko) * | 1990-11-21 | 1999-08-02 | 윌리엄 비. 켐플러 | 수직 및 수평 절연 게이트, 전계 효과 트랜지스터 및 그 제조방법 |
| KR20000033047A (ko) * | 1998-11-19 | 2000-06-15 | 윤종용 | 박막트랜지스터의제조방법 |
| KR20000067257A (ko) * | 1999-04-26 | 2000-11-15 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
| JP2002098994A (ja) * | 2000-09-25 | 2002-04-05 | Sharp Corp | 液晶用マトリクス基板およびその製造方法ならびにコンタクトホール形成方法 |
| KR20050038051A (ko) * | 2003-10-21 | 2005-04-27 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2914559B2 (ja) * | 1994-11-08 | 1999-07-05 | 松下電器産業株式会社 | 液晶パネル用基板とその製造方法 |
| JPH11340462A (ja) * | 1998-05-28 | 1999-12-10 | Fujitsu Ltd | 液晶表示装置およびその製造方法 |
| JPH11352515A (ja) * | 1998-06-09 | 1999-12-24 | Mitsubishi Electric Corp | 液晶表示装置およびその製造方法 |
| TW546853B (en) * | 2002-05-01 | 2003-08-11 | Au Optronics Corp | Active type OLED and the fabrication method thereof |
| JP2004311520A (ja) * | 2003-04-02 | 2004-11-04 | Advanced Display Inc | 表示装置の製造方法 |
| KR101086478B1 (ko) * | 2004-05-27 | 2011-11-25 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
| TWI279918B (en) * | 2005-06-29 | 2007-04-21 | Quanta Display Inc | A method for forming a liquid crystal display |
| KR20070045824A (ko) * | 2005-10-28 | 2007-05-02 | 삼성전자주식회사 | 박막 트랜지스터, 표시판 및 그 제조 방법 |
-
2005
- 2005-12-30 TW TW094147579A patent/TWI273712B/zh active
-
2006
- 2006-12-15 US US11/639,189 patent/US7435632B2/en active Active
- 2006-12-19 JP JP2006341273A patent/JP4553392B2/ja active Active
- 2006-12-19 KR KR1020060130160A patent/KR100875801B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100212409B1 (ko) * | 1990-11-21 | 1999-08-02 | 윌리엄 비. 켐플러 | 수직 및 수평 절연 게이트, 전계 효과 트랜지스터 및 그 제조방법 |
| KR20000033047A (ko) * | 1998-11-19 | 2000-06-15 | 윤종용 | 박막트랜지스터의제조방법 |
| KR20000067257A (ko) * | 1999-04-26 | 2000-11-15 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
| JP2002098994A (ja) * | 2000-09-25 | 2002-04-05 | Sharp Corp | 液晶用マトリクス基板およびその製造方法ならびにコンタクトホール形成方法 |
| KR20050038051A (ko) * | 2003-10-21 | 2005-04-27 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070155034A1 (en) | 2007-07-05 |
| JP2007183623A (ja) | 2007-07-19 |
| TWI273712B (en) | 2007-02-11 |
| TW200725900A (en) | 2007-07-01 |
| US7435632B2 (en) | 2008-10-14 |
| JP4553392B2 (ja) | 2010-09-29 |
| KR20070072371A (ko) | 2007-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7615336B2 (en) | Method of fabricating a display device by using a stepped halftone mask to form a three-step photoresist pattern on a material layer for etching and ashing | |
| KR100462861B1 (ko) | 블랙매트릭스를 구비한 평판표시장치 및 그의 제조방법 | |
| US6337284B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR100910445B1 (ko) | 어레이 기판의 제조방법 | |
| CN107086181B (zh) | 薄膜晶体管及其制作方法、阵列基板和显示器 | |
| JP2008166671A (ja) | 薄膜トランジスターの製造方法 | |
| KR100881819B1 (ko) | 액정 표시 장치의 바닥기판 제조방법 | |
| KR100875801B1 (ko) | 액정 디스플레이 장치의 바닥 기판을 제조하는 방법 | |
| CN100456139C (zh) | 利用三道掩膜制造液晶显示装置用下基板的方法 | |
| KR20100133170A (ko) | 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법 | |
| JP3706043B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP3548711B2 (ja) | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 | |
| JP2002250934A (ja) | 液晶用マトリクス基板の製造方法 | |
| US7811867B2 (en) | Method for manufacturing pixel structure | |
| TWI396916B (zh) | 薄膜電晶體陣列基板之製作方法 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP2004157151A (ja) | 表示装置用マトリクス基板およびその製造方法 | |
| TWI466298B (zh) | 畫素結構的製作方法 | |
| KR20080015619A (ko) | 마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법 | |
| KR100983593B1 (ko) | 액정표시소자의 제조방법 | |
| US20090053861A1 (en) | Method for fabricating pixel structure | |
| KR20060059579A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR20060064810A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| WO2011061976A1 (ja) | アレイ基板、その製造方法及び表示装置 | |
| KR20060064812A (ko) | 박막 트랜지스터 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121119 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20131119 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20141120 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20161122 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20171120 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20181129 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20191202 Year of fee payment: 12 |