KR20050038051A - 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents

액정표시장치용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20050038051A
KR20050038051A KR1020030073237A KR20030073237A KR20050038051A KR 20050038051 A KR20050038051 A KR 20050038051A KR 1020030073237 A KR1020030073237 A KR 1020030073237A KR 20030073237 A KR20030073237 A KR 20030073237A KR 20050038051 A KR20050038051 A KR 20050038051A
Authority
KR
South Korea
Prior art keywords
electrode
gate
pad
data
pattern
Prior art date
Application number
KR1020030073237A
Other languages
English (en)
Other versions
KR100984823B1 (ko
Inventor
김웅권
조흥렬
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030073237A priority Critical patent/KR100984823B1/ko
Publication of KR20050038051A publication Critical patent/KR20050038051A/ko
Application granted granted Critical
Publication of KR100984823B1 publication Critical patent/KR100984823B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

본 발명에서는 공정이 단순화된 액정표시장치 및 그 제조 방법을 제공하기 위하여, 반도체층과 데이터 배선을 회절노광법을 이용하여 하나의 마스크 공정에서 동시에 형성하고, 리프트 오프(lift off) 공정에 의해 콘택홀 공정을 생략하고 화소 전극과 드레인 전극을 직접 접촉시키는 공정에 의해, 기존보다 2개의 마스크 공정이 단축된 3 마스크 어레이 공정을 제공함으로써, 공정을 단순화할 수 있고, 제조 비용을 줄일 수 있으며, 생산성 향상으로 생산수율을 높일 수 있는 장점을 가진다.

Description

액정표시장치용 어레이 기판 및 그 제조방법{Array Panel for Liquid Crystal Display Device and Method for fabricating the same}
본 발명은 액정표시장치에 관한 것이며, 특히 마스크 공정수를 절감한 액정표시장치용 어레이 기판 및 그 제조 방법에 관한 것이다.
최근에, 액정표시장치는 소비전력이 낮고 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 표시장치 소자로 각광받고 있다.
상기 액정표시장치는 투명 전극이 형성된 두 기판 사이에 액정을 주입하고, 상부 및 하부 기판 외부에 상부 및 하부 편광판을 위치시켜 형성되며, 액정분자의 이방성에 따른 빛의 편광특성을 변화시켜 영상효과를 얻는 비발광 소자에 해당된다.
도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도이다.
도시한 바와 같이, 서로 일정간격 이격되어 상부 및 하부 기판(10, 30)이 대향하고 있고, 이 상부 및 하부 기판(10, 30) 사이에는 액정층(50)이 개재되어 있다.
상기 하부 기판(30) 상부에는 다수 개의 게이트 및 데이터 배선(32, 34)이 서로 교차되어 있고, 이 게이트 및 데이터 배선(32, 34)이 교차되는 지점에 박막트랜지스터(T)가 형성되어 있으며, 게이트 및 데이터 배선(32, 34)이 교차되는 영역으로 정의되는 화소 영역(P)에는 박막트랜지스터(T)와 연결된 화소 전극(46)이 형성되어 있다.
도면으로 상세히 도시하지는 않았지만, 박막트랜지스터(T)는 게이트 전압을 인가받는 게이트 전극과, 데이터 전압을 인가받는 소스 및 드레인 전극과, 게이트 전압과 데이터 전압 차에 의해 전압의 온/오프를 조절하는 채널(ch ; channel)로 구성된다.
그리고, 상부 기판(10) 하부에는 컬러필터층(12), 공통 전극(16)이 차례대로 형성되어 있다.
도면으로 상세히 도시하지 않았지만, 컬러필터층(12)은 특정한 파장대의 빛만을 투과시키는 컬러필터와, 컬러필터의 경계부에 위치하여 액정의 배열이 제어되지 않는 영역상의 빛을 차단하는 블랙매트릭스로 구성된다.
그리고, 상부 및 하부 기판(10, 30)의 각 외부면에는 편광축과 평행한 빛만을 투과시키는 상부 및 하부 편광판(52, 54)이 위치하고, 하부 편광판(54) 하부에는 별도의 광원인 백라이트(back light)가 배치되어 있다.
이러한 적층 구조를 가지는 액정표시장치에 있어서, 화면을 구현하는 주요 신호가 인가되는 어레이 기판의 어레이 소자 들은, 감광성 물질을 이용한 패터닝 공정으로 정의할 수 있는 사진식각 공정 즉, 마스크 공정에 의해 이루어진다.
이하, 도 2, 도 3a 내지 3e, 도 4a 내지 4e, 도 5a 내지 5e는 종래의 5 마스크 공정에 의한 액정표시장치용 어레이 기판에 대한 도면으로서, 도 2는 평면도이고, 도 3a 내지 3e, 도 4a 내지 4e, 도 5a 내지 5e는 상기 도 2의 절단선 "IIIa-IIIa", "IIIb-IIIb", "IIIc-IIIc"에 따라 각각 절단된 단면에 대해서 제조 공정에 따라서 단계별로 나타낸 단면도이다.
도 2는, 서로 교차되게 게이트 배선(62) 및 데이터 배선(72)이 형성되어 있고, 게이트 배선(62) 및 데이터 배선(72)의 교차 지점에는 스위칭 소자인 박막트랜지스터(T)가 형성되어 있으며, 게이트 배선(62) 및 데이터 배선(72)의 교차 영역으로 정의되는 화소 영역(P)에는, 박막트랜지스터(T)와 연결되는 화소 전극(88)이 형성되어 있다.
그리고, 상기 게이트 배선(62) 및 데이터 배선(72)의 각각의 끝단에는 외부회로(미도시)와 연결되는 게이트 패드(66) 및 데이터 패드(84)가 형성되어 있고, 게이트 패드(66) 및 데이터 패드(84) 각각을 덮는 영역에는 아일랜드 패턴 구조를 이루는 게이트패드 전극(90) 및 데이터패드 전극(92)이 각각 형성되어 있다.
또한, 상기 화소 전극(88)은 전단 게이트 배선(62)과 일정간격 중첩되게 위치하여, 화소 전극(88)과 게이트 배선(62)의 중첩 영역은 절연막이 개재된 상태에서 스토리지 캐패시턴스(CST)를 이룬다.
이하, 상기 도 2에 따른 액정표시장치용 어레이 기판의 제조 공정에 대해서 마스크 공정을 중심으로 설명한다.
도 3a, 4a, 5a는, 기판(60) 상에 제 1 마스크 공정에 의해 게이트 배선(62), 게이트 전극(64), 게이트 패드(66)를 형성하는 단계이다.
그리고, 상기 게이트 배선(62)의 일부 영역은 스토리지 전극(67)을 이루고 있다.
도면으로 제시하지 않았지만, 상기 게이트 전극(64)은 게이트 배선(62)에서 분기되고, 게이트 패드(66)는 게이트 배선(62)의 일끝단에서 형성된다.
도 3b, 4b, 5b는, 상기 게이트 배선(62), 게이트 전극(64), 게이트 패드(66)를 덮는 기판 전면에 게이트 절연막(68)을 형성하는 단계와, 제 2 마스크 공정에 의해 게이트 절연막(68) 상부의 게이트 전극(64)을 덮는 영역에 반도체층(70)을 형성하는 단계이다.
한 예로 상기 반도체층(70)은, 순수 비정질 실리콘 물질로 이루어진 액티브층(70a)과, 불순물 비정질 실리콘 물질로 이루어진 오믹콘택층(70b)이 차례대로 적층된 구조로 이루어진다.
도 3c, 4c, 5c는, 제 3 마스크 공정에 의해 상기 반도체층(70) 상부에서 서로 이격되게 위치하는 소스 전극(74) 및 드레인 전극(76)과, 상기 소스 전극(74)과 연결되는 데이터 배선(72)과, 데이터 패드(84)를 형성하는 단계이다.
도면으로 제시하지 않았지만, 상기 데이터 패드(84)는 데이터 배선(72)의 일끝단에 형성된다.
이 단계에서는, 상기 소스 전극(74)과 드레인 전극(76)의 이격 구간에 위치하는 오믹콘택층(70b)을 제거하고, 그 하부층을 이루는 액티브층(70a)을 노출시켜, 노출된 액티브층(70a) 영역을 채널(ch)로 형성하는 단계를 포함한다.
상기 게이트 전극(64), 반도체층(70), 소스 전극(74) 및 드레인 전극(76)은 박막트랜지스터(T)를 이룬다.
도 3d, 4d, 5d는, 제 4 마스크 공정에 의해, 상기 박막트랜지스터(T) 및 데이터 패드(84)를 덮는 기판 전면에 위치하며, 상기 드레인 전극(76), 게이트 패드(66), 데이터 패드(84)를 각각 일부 노출시키는 드레인 콘택홀(80), 게이트패드 콘택홀(82), 데이터패드 콘택홀(84)을 가지는 보호층(86)을 형성하는 단계이다.
이때, 상기 게이트패드 콘택홀(82)은 보호층(86) 및 게이트 절연막(68)이 동시에 가지는 콘택홀에 해당된다.
도 3e, 4e, 5e는, 제 5 마스크 공정에 의해, 전술한 게이트 배선(62) 및 데이터 배선(72)의 교차 영역으로 정의되는 화소 영역(P)에, 상기 드레인 콘택홀(80)을 통해 드레인 전극(76)과 연결되는 화소 전극(88)과, 상기 게이트패드 콘택홀(82)을 통해 게이트 패드(66)와 연결되는 게이트패드 전극(90)과, 상기 데이터패드 콘택홀(84)을 통해 데이터 패드(84)와 연결되는 데이터패드 전극(92)을 각각 형성하는 단계이다.
상기 화소 전극(88), 게이트패드 전극(90), 데이터패드 전극(92)은 투명 도전성 물질에서 선택되며, 게이트패드 전극(90) 및 데이터패드 전극(92)은 각각 게이트 패드(66) 및 데이터 패드(84)를 덮는 영역에서 일종의 아일랜드 패턴으로 형성한다.
이와 같이, 종래의 액정표시장치용 어레이 기판의 마스크 공정은 5 마스크 공정에 의해 이루어지는데, 마스크 공정은 화학적, 물리적 공정이 반복되어 진행됨에 따라 마스크 공정수가 길어질수록 제조를 위한 시설투자 및 장비투자비가 상승되므로 생산수율과 관련되어 마스크 공정수의 절감이 절실하다.
상기 문제점을 해결하기 위하여, 본 발명에서는 공정이 단순화된 액정표시장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
이를 위하여, 본 발명에서는 반도체층과 데이터 배선을 회절노광법을 이용하여 하나의 마스크 공정에서 동시에 형성하고, 리프트 오프(lift off) 공정에 의해 콘택홀 공정을 생략하고 화소 전극과 드레인 전극을 직접 접촉시키는 공정에 의해, 기존보다 2개의 마스크 공정이 단축된 3 마스크 어레이 공정을 제공하고자 한다.
전술한 리프트 오프 공정은, 감광성 물질인 포토레지스트 물질로 이루어진 PR 패턴을 덮는 영역에 원하는 패턴물질을 전면 형성한 다음, 상기 PR 패턴의 스트립(strip) 공정을 통해 PR 패턴을 덮는 영역의 패턴물질을 리프트 오프하고, 남겨진 패턴물질을 패턴으로 이용하는 공정이고, 이때, 상기 PR 패턴의 형성범위는 패턴 간의 이격 영역에 해당된다.
이와 비교해서 일반적인 마스크 공정에서는, 패턴 물질을 전면 형성한 다음 PR 패턴을 형성하고, PR 패턴을 마스크로 이용하여 노출된 패턴 물질 영역을 식각하고, PR 패턴을 스트립하는 공정을 거쳐 패턴을 형성한다. 즉, 전술한 리프트 오프 공정은 마스크 공정보다 공정이 단순하고, 공정 조건의 조절을 통해 전체 마스크 공정을 단축할 수 있는 이점을 가진다.
상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는 기판 상에, 제 1 방향으로 형성되며 일 끝단에 게이트 패드를 가지는 게이트 배선과; 상기 제 1 방향과 교차되는 제 2 방향으로 형성되며, 일 끝단에 데이터 패드를 가지는 데이터 배선과; 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성되며, 게이트 전극, 반도체층, 소스 전극, 드레인 전극으로 이루어진 박막트랜지스터와; 상기 게이트 배선 및 데이터 배선의 교차 영역은 화소 영역으로 정의되고, 상기 화소 영역과 대응된 위치에서 기판면을 노출시키는 영역 및 상기 드레인 전극을 일부 노출시키는 영역에 형성된 오픈부와, 상기 게이트 패드 및 데이터 패드를 일부 노출시키는 게이트패드 콘택홀 및 데이터패드 콘택홀을 각각 가지는 절연층과; 상기 오픈부 영역 내에서, 상기 드레인 전극과 직접 접촉 방식으로 연결되며, 감광성 물질 패턴의 스트립(strip) 공정을 통해 리프트 오프(lift off) 방법으로 패터닝하는 리프트 오프 공정을 통해 형성되는 화소 전극과; 상기 화소 전극과 동일 공정에서 동일 물질로 이루어지며, 상기 게이트패드 콘택홀 영역 내에서 게이트 패드와 연결되는 게이트패드 전극과, 상기 데이터패드 콘택홀 영역 내에서 데이터 패드와 연결되는 데이터패드 전극을 포함하는 액정표시장치용 기판을 제공한다.
상기 화소 전극, 게이트패드 전극, 데이터패드 전극은 투명 도전성 물질로 이루어지고, 상기 화소 전극은, 전단 게이트 배선과 일정간격 중첩되게 위치하고, 상기 화소 전극과 중첩된 게이트 배선 영역은 스토리지 전극을 이루며, 상기 화소 전극과 스토리지 전극 간 중첩된 영역은 절연체가 개재된 상태에서 스토리지 캐패시턴스를 이루고, 상기 반도체층은, 상기 데이터 배선, 소스 전극, 드레인 전극, 데이터 패드와 대응되는 패턴 구조를 가지는 반도체 물질층과 연결되고, 상기 데이터 배선, 소스 전극, 드레인 전극, 데이터 패드, 반도체층, 반도체 물질층은 동일 공정에서 동일 물질로 이루어지는 것을 특징으로 한다.
본 발명의 제 2 특징에서는, 기판 상에, 감광성 물질을 이용하여 노광, 현상, 식각 공정을 통해 패터닝하는 공정으로 정의되는 사진식각 공정인 제 1 마스크 공정에 의해, 제 1 방향으로 위치하며, 게이트 전극과, 일 끝단에 게이트 패드를 가지는 게이트 배선을 형성하는 단계와; 제 2 마스크 공정에 의해, 상기 제 1 방향과 교차되는 제 2 방향으로 위치하며, 반도체층을 가지는 반도체 물질층과, 소스 전극과, 일 끝단에 위치하는 데이터 패드를 가지는 데이터 배선과, 상기 소스 전극과 이격되게 위치하는 드레인 전극과, 상기 소스 전극과 드레인 전극 사이에 이격구간에 순수 반도체 물질 영역으로 이루어진 채널을 형성하는 단계와; 상기 게이트 배선 및 데이터 배선의 교차 영역은 화소 영역으로 정의되고, 상기 게이트 전극, 반도체층, 소스 전극, 드레인 전극은 박막트랜지스터를 이루며, 상기 박막트랜지스터를 덮는 기판 전면에 보호층을 형성하고, 상기 보호층 상부에 화소 영역과 드레인 전극을 덮는 영역 상의 보호층을 노출시키는 제 1 오픈부와, 상기 게이트 패드 및 데이터 패드의 보호층을 일부 노출시키는 제 2, 3 오픈부를 가지는 제 1 PR 패턴을 형성하는 단계와; 상기 제 1 PR 패턴을 이용한 제 3 마스크 공정에 의해, 노출된 영역의 보호층, 게이트 절연막을 일괄식각하여, 상기 제 1 오픈부와 대응된 위치에 기판면과 상기 드레인 전극을 노출시키는 화소 오픈부와, 상기 제 2, 3 오픈부와 대응된 위치에서 게이트 패드 및 데이터 패드를 각각 노출시키는 게이트패드 콘택홀 및 데이터패드 콘택홀을 각각 형성하는 단계와; 상기 제 1 PR 패턴을 덮는 기판 전면에 투명 도전성 물질을 형성하는 단계와; 상기 제 1 PR 패턴을 스트립(strip)하는 단계에서, 상기 제 1 PR 패턴을 덮는 영역 상의 투명 도전성 물질 영역을 리프트 오프하는 단계와; 상기 리프트 오프 공정 후 남겨진 투명 도전성 물질은, 상기 드레인 전극과 직접 접촉방식으로 연결되며, 상기 화소 오픈부 내에 위치하는 화소 전극과, 상기 게이트패드 콘택홀 내에서 게이트 패드와 연결되는 게이트패드 전극과, 상기 데이터패드 콘택홀 내에서 데이터 패드와 연결되는 데이터패드 전극과 연결되는 데이터패드 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법을 제공한다.
상기 제 2 마스크 공정은, 상기 데이터 배선, 소스 전극, 드레인 전극, 데이터 패드, 채널 형성부와 대응된 위치에 형성되는 제 2 PR 패턴을 이용하여 이루어지고, 상기 제 2 PR 패턴은 회절 노광법에 의해 상기 채널 형성부와 대응된 위치에서 다른 영역보다 얇은 두께의 오목부를 가지며, 상기 화소 전극은, 전단 게이트 배선과 일정간격 중첩되게 위치하고, 상기 화소 전극과 중첩되는 게이트 배선 영역은 스토리지 전극을 이루며, 상기 스토리지 전극과 화소 전극의 중첩영역은 게이트 절연막, 보호층이 개재된 상태에서 스토리지 캐패시턴스를 이루고, 상기 제 1 PR 패턴은, 상기 스토리지 전극을 덮는 영역에서 다른 영역보다 얇은 두께를 가지고 있고, 상기 제 3 마스크 공정과 리프트 오프 공정 사이에는, 상기 스토리지 전극을 덮는 제 1 PR 패턴의 두께를 에슁처리하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
-- 제 1 실시예 --
도 6, 도 7a 내지 7c는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판에 대한 도면으로서, 도 6은 평면도이고, 도 7a 내지 7c는 상기 도 6의 절단선 "VIIa-VIIa", "VIIb-VIIb", "VIIc-VIIc"에 따라 절단된 각각의 단면을 도시한 단면도이다.
도 6은, 기판(110) 상에 제 1 방향으로 게이트 배선(112)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(134)이 형성되어 있으며, 게이트 배선(112) 및 데이터 배선(134)이 교차되는 지점에는, 게이트 배선(112)에서 분기된 게이트 전극(114)과, 데이터 배선(134)에서 분기된 소스 전극(136)과, 소스 전극(136)과 일정간격 이격되게 위치하는 드레인 전극(138)과, 게이트 전극(114), 소스 전극(136), 드레인 전극(138)과 중첩되는 영역에 위치하는 반도체층(144)으로 이루어진 박막트랜지스터(T)가 위치하고 있고, 상기 게이트 배선(112) 및 데이터 배선(134)의 일 끝단에는 각각 게이트 패드(116) 및 데이터 패드(140)가 형성되어 있다.
그리고, 상기 화소 영역(P)을 노출시키는 오픈부(154)와, 상기 게이트 패드(116) 및 데이터 패드(140)를 일부 노출시키는 게이트패드 콘택홀(156), 데이터패드 콘택홀(158)을 가지는 보호층(146)이 형성되어 있고, 상기 오픈부(154)는 드레인 전극(138)을 일부 노출시키는 영역을 포함한다. 상기 오픈부(154) 영역 내에는 드레인 전극(138)과 별도의 콘택홀없이 직접 연결방식으로 화소 전극(162)이 형성되어 있고, 상기 게이트패드 콘택홀(156), 데이터패드 콘택홀(158) 영역 내에는 게이트패드 전극, 데이터패드 전극이 각각 형성되어 있다.
상기 게이트패드 전극(164), 데이터패드 전극(166)은 화소 전극(162)과 동일 공정에서 동일 물질로 이루어지며, 본 실시예에서는 투명 도전성 물질을 이용한 리프트 오프 공정에 의해 게이트패드 전극(164), 데이터패드 전극(166), 화소 전극(162)을 동시에 형성하는 것을 특징으로 한다.
또한, 상기 반도체층(144)은, 상기 데이터 배선(134), 소스 전극(136), 드레인 전극(138), 데이터 패드(140)와 대응된 패턴 구조를 가지는 반도체 물질층(142)에 포함되는 것으로, 상기 반도체 물질층(142), 데이터 배선(134)을 회절 노광법을 이용한 동일 마스크 공정에서 형성하는 것을 특징으로 한다.
그리고, 상기 화소 전극(162)은 전단 게이트 배선(112)과 일정간격 중첩되게 위치하며, 상기 화소 전극(162)과 중첩되는 게이트 배선(112) 영역은 스토리지 전극(118)을 이루고, 상기 화소 전극(162)과 스토리지 전극(118)은 절연체가 개재된 상태에서 스토리지 캐패시턴스(CST)를 이룬다.
이하, 도 6에 따른 어레이 기판의 적층 구조를 도 7a 내지 7c를 참조하여 상세히 설명하면 다음과 같다.
도시한 바와 같이, 기판(110) 상에 게이트 배선(112), 게이트 전극(114), 게이트 패드(116)가 형성되어 있고, 게이트 배선(112)의 일부 영역은 스토리지 전극(118)을 이루고 있다.
그리고, 상기 게이트 배선(112), 게이트 전극(114), 게이트 패드(116)를 덮는 영역에는 게이트 절연막(120)이 형성되어 있고, 게이트 절연막(120) 상부의 게이트 전극(114)을 덮는 영역에는 반도체층(144)과, 반도체층(144) 상부에서 서로 이격되게 위치하는 소스 전극(136) 및 드레인 전극(138)이 서로 대응된 패턴 구조로 차례대로 형성되어 있다. 상기 반도체층(144)과 연결되어 반도체 물질층(142)이 형성되고, 소스 전극(136)과 연결되어 데이터 배선(134)이 형성되어 있다. 그리고, 상기 데이터 배선(134)과 동일 공정에서 동일 물질로 형성된 데이터 패드(140)가 반도체 물질층(142)을 하부층으로 하여 형성되어 있다.
상기 게이트 전극(114), 반도체층(144), 소스 전극(136), 드레인 전극(138)은 박막트랜지스터(T)를 이루고, 박막트랜지스터(T), 데이터 패드(140)를 덮는 기판 전면에 위치하며, 상기 게이트 절연막(120)과 함께 화소 영역(P)을 노출시키는 오픈부(154)를 가지는 보호층(146)이 형성되어 있다. 상기 오픈부(154)의 형성범위에는 드레인 전극(138)을 일부 노출시키는 영역을 포함한다. 그리고, 상기 보호층(146)은 데이터 패드(140)를 일부 노출시키는 데이터패드 콘택홀(158)을 가지고, 상기 보호층(146) 및 게이트 절연막(120)은 게이트 패드(116)를 일부 노출시키는 게이트패드 콘택홀(156)을 가진다.
그리고, 상기 오픈부(154)를 통해 노출된 드레인 전극(138)과 직접 접촉 방식으로 화소 전극(162)이 형성되어 있다. 이때 상기 화소 전극(162)은 스토리지 전극(118)과 중첩된 영역을 포함하여 형성된다. 상기 화소 전극(162)과 스토리지 전극(118)의 중첩된 영역은 게이트 절연막(120), 보호층(146)이 개재된 상태에서 스토리지 캐패시턴스(CST)를 이룬다.
그리고, 상기 게이트패드 콘택홀(156)을 통해 게이트 패드(116)와 연결되는 게이트패드 전극(164)과, 상기 데이터패드 콘택홀(158)을 통해 데이터 패드(140)와 연결되는 데이터패드 전극(166)이 각각 형성되어 있다.
상기 화소 전극(162), 게이트패드 전극(164), 데이터패드 전극(166)은 리프트 오프 공정을 통해 형성되는 것을 특징으로 하며, 공정 특성상 상기 게이트패드 전극(164) 및 데이터패드 전극(166)은 게이트패드 콘택홀(156) 및 데이터패드 콘택홀(158) 내에 형성된 구조를 가진다.
그리고, 상기 화소 전극(162)은 보호층(146) 및 게이트 절연막(120) 물질이 완전히 제거된 화소 영역(P)에 형성됨으로, 실질적으로 화소 전극(162)은 기판면 상에 바로 형성된 구조를 가지고 있다.
이하, 본 실시예에 따른 3 마스크 어레이 공정에 대해서 도면을 참조하여 상세히 설명한다.
-- 제 2 실시예 --
본 실시예는, 상기 제 1 실시예에 따른 액정표시장치용 어레이 기판의 제조 공정에 대한 실시예로서, 리프트 오프 공정을 포함하는 3 마스크 공정에 대한 것이다.
도 8a 내지 8k, 도 9a 내지 9k, 도 10a 내지 10k, 도 11a 내지 11k는 본 발명의 제 2 실시예에 따른 3 마스크 액정표시장치용 어레이 기판의 제조 공정을 단계별로 나타낸 공정 도면으로서, 도 8a 내지 8j는 평면도이고, 도 9a 내지 9k, 도 10a 내지 10k, 도 11a 내지 11k는 상기 도 8a 내지 8j의 절단선 "IX-IX", "X-X", "XI-XI"에 따라 절단된 단면을 도시한 단면도이다.
본 실시예에서는 PR 패턴의 두께치 변경을 통해 마스크 공정을 절감하는 공정의 특성상, PR 패턴을 이용한 공정 조건을 중심으로 설명한다.
도 8a, 9a, 10a, 11a는, 기판(210) 상에 제 1 금속물질을 이용한 제 1 마스크 공정에 의해 제 1 방향으로 게이트 배선(212)을 형성하는 단계와, 게이트 배선(212)에서 분기되는 게이트 전극(214)과, 게이트 배선(212)의 끝단에 위치하는 게이트 패드(216)를 형성하는 단계이다.
상기 게이트 배선(212)을 형성하는 단계에서는, 상기 게이트 배선(212)의 일부 영역을 이루는 스토리지 전극(218)을 형성하는 단계를 포함한다.
도 8b, 9b, 10b, 11b는, 상기 게이트 배선(212), 게이트 전극(214), 게이트 패드(216)를 덮는 영역에 게이트 절연막(220), 순수 비정질 실리콘 물질층(222), 불순물 비정질 실리콘 물질층(224), 제 2 금속물질층(226)을 차례대로 형성하고, 제 2 마스크 공정에 의해 제 1 방향과 교차되는 제 2 방향으로 제 1 PR 패턴(228)을 형성하는 단계이다.
상기 제 1 PR 패턴(228)은, 상기 제 2 방향으로 형성된 제 1a PR 패턴(228a)과, 상기 제 1a PR 패턴(228b)에서 게이트 전극(214)을 덮는 영역으로 분기된 제 1b PR 패턴(228b)과, 상기 제 1a PR 패턴(228a)의 일끝단에 위치하는 제 1c PR 패턴(228c)으로 이루어진다. 특히, 상기 제 1b PR 패턴(228b)은 채널 형성영역(XII)에서 오목부(232)를 가지는 것을 특징으로 한다.
도 8c, 9c, 10c, 11c는, 상기 제 1 PR 패턴(228)을 일종의 마스크로 이용하여, 노출된 영역에 위치하는 제 2 금속물질층(226), 불순물 비정질 실리콘 물질층(224), 순수 비정질 실리콘 물질층(222)을 식각하는 단계이고, 도 8d, 9d, 10d, 11d는, 상기 제 1b PR 패턴(228b)의 오목부(232)와 대응된 위치의 제 2 금속물질층(226)을 노출하기 위해, 제 1 PR 패턴(228)을 에슁(ashing)처리하는 단계이다. 상기 제 1 PR 패턴(228)의 에슁 두께는, 상기 제 1 PR 패턴(228)의 오목부(232) 두께치에 해당된다.
다음, 도 8e, 9e, 10e, 11e는, 상기 채널 형성영역(상기 도 8b의 XII)에서 노출된 제 2 금속물질층(226), 불순물 비정질 실리콘층(224)을 제거하고, 그 하부층을 이루는 순수 비정질 실리콘층(222)을 노출시키는 단계이다. 이 단계에서는 순수 비정질 실리콘층(222)의 완전한 노출을 위하여 과식각(over etching)처리가 이루어진다.
도 8f, 9f, 10f, 11f는, 상기 제 1 PR 패턴(상기 도 8e의 228)을 스트립하여 제거하는 단계이다. 상기 제 1a PR 패턴(상기 도 8e의228a)과 대응된 영역의 제 2 금속물질층(상기 도 9e의226)은 데이터 배선(234)을 이루고, 상기 제 1b PR 패턴(상기 도 8e의 228b)과 대응된 영역의 제 2 금속물질층(상기 도 9e의 226)은 채널 형성영역(XII)을 기준으로 서로 이격되게 위치하는 소스 전극(236) 및 드레인 전극(238)을 이루며, 상기 제 1c PR 패턴(228c)과 대응된 영역의 제 2 금속물질층(226)은 데이터 패드(240)를 이룬다.
그리고, 상기 데이터 배선(234), 소스 전극(236), 드레인 전극(238), 데이터 패드(240)와 대응된 패턴으로 이루어진 불순물 비정질 실리콘층(상기 도 8e의 224), 순수 비정질 실리콘층(상기 도 8e의 222)은 반도체 물질층(242)을 이루고, 상기 소스 전극(236) 및 드레인 전극(238)과 중첩된 영역의 반도체 물질층(242)은 반도체층(244)에 해당된다. 상기 반도체층(244)은, 순수 비정질 실리콘 물질층(222)으로 이루어진 액티브층(244a)과, 불순물 비정질 실리콘 물질층(224)으로 이루어진 오믹콘택층(244b)으로 이루어진다.
그리고, 상기 소스 전극(236) 및 드레인 전극(238)간 순수 비정질 실리콘 물질층(222) 영역은 채널(ch)을 이룬다.
상기 게이트 전극(214), 반도체층(244), 소스 전극(236) 및 드레인 전극(238)은 박막트랜지스터(T)를 이룬다.
다음, 도 8g, 9g, 10g, 11g는, 상기 박막트랜지스터(T) 및 데이터 패드(240)를 덮는 기판 전면에 보호층(246)을 형성하고, 상기 보호층(246) 상부에 화소 영역(P)을 제외한 영역을 덮는 제 2 PR 패턴(248)을 형성하는 단계이다.
이때, 후속 공정에서 화소 전극과 드레인 전극(238)을 직접 접촉 방식으로 연결하기 위해, 제 2 PR 패턴(248)은 드레인 전극(238)의 일부 영역은 노출시키는 패턴 구조를 가지고 있다.
특히, 상기 제 2 PR 패턴(248)은 스토리지 전극(218) 형성부와 대응된 영역에서는 낮은 두께치를 가지는 회절 영역(XIII)을 가지고 있고, 상기 게이트 패드(216) 및 데이터 패드(240)의 일부를 노출시키는 제 1, 2 오픈부(250, 252)를 가지는 것을 특징으로 한다.
그리고, 도 8h, 9h, 10h, 11h는, 상기 제 2 PR 패턴(248)을 일종의 마스크로 이용하여, 제 3 마스크 공정에 의해 노출된 보호층(246) 및 게이트 절연막(220) 영역을 식각하는 단계이다.
본 식각 단계를 거쳐, 상기 보호층(246) 및 게이트 절연막(220)은 화소 영역(P)에서 베이스 기판(210)면을 노출시키는 제 3 오픈부(254)를 가지고, 전술한 제 1 오픈부(250)와 대응된 위치에서 보호층(246) 및 게이트 절연막(220)은 게이트 패드(216)를 노출시키는 게이트패드 콘택홀(256)을 가지고, 제 2 오픈부(252)와 대응된 위치에서 보호층(246)은 데이터 패드(240)를 노출시키는 데이터패드 콘택홀(258)을 가진다.
다음, 도 8i, 9i, 10i, 11i는, 상기 회절 영역(XIII)에 위치하는 제 2 PR 패턴(248)의 두께치만큼 상기 제 2 PR 패턴(248)을 에슁처리하는 단계이고, 도 8j, 9j, 10j, 11j는, 상기 에슁처리된 제 2 PR 패턴(248)을 덮는 기판 전면에 투명 도전성 물질층(260)을 형성하는 단계이다.
한 예로, 상기 투명 도전성 물질층(260)은 ITO, ITZO, IZO 중 어느 하나에서 선택될 수 있다.
도 8k, 9k, 10k는, 상기 제 2 PR 패턴(248)을 스트립하여, 상기 제 2 PR 패턴(상기 도 8j의 248)을 덮고 있는 투명 도전성 물질층(상기 도 8j의 260)을 리프트 오프하여, 남겨진 투명 도전성 물질층(260)을 화소 전극(262), 게이트패드 전극(264), 데이터패드 전극(266)으로 형성하는 단계이다.
좀 더 상세히 설명하면, 상기 제 3 오픈부(254)에 위치하며, 노출된 드레인 전극(238)과 접촉되는 영역 상의 투명 도전성 물질층(260)은 화소 전극(262)을 이루고, 게이트패드 콘택홀(256)을 통해 게이트 패드(216)와 연결되는 부분은 게이트패드 전극(264)을 이루며, 데이터패드 콘택홀(258)을 통해 데이터 패드(240)와 연결되는 부분은 데이터패드 전극(266)을 이룬다.
상기 화소 전극(262)과 중첩된 스토리지 전극(218) 영역은 게이트 절연막(220), 보호층(246)이 개재된 상태에서 스토리지 캐패시턴스(CST)를 이룬다.
그러나, 본 발명은 상기 실시예들로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경가능하다.
예를 들어, 본 발명은 상기 제 1, 2 실시예에 따른 액정표시장치용 어레이 기판과, 또 하나의 대향 기판과, 두 기판 사이에 개재된 액정층을 포함하는 액정표시장치를 포함한다.
이와 같이, 본 발명에 따른 3 마스크 공정에 의한 액정표시장치 및 그 제조 방법에 의하면, 공정을 단순화할 수 있고, 제조 비용을 줄일 수 있으며, 생산성 향상으로 생산수율을 높일 수 있는 장점을 가진다.
도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도.
도 2, 도 3a 내지 3e, 도 4a 내지 4e, 도 5a 내지 5e는 종래의 5 마스크 공정에 의한 액정표시장치용 어레이 기판에 대한 도면으로서, 도 2는 평면도이고, 도 3a 내지 3e, 도 4a 내지 4e, 도 5a 내지 5e는 상기 도 2의 절단선 "IIIa-IIIa", "IIIb-IIIb", "IIIc-IIIc"에 따라 각각 절단된 단면에 대해서 제조 공정에 따라서 단계별로 나타낸 단면도.
도 6, 도 7a 내지 7c는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판에 대한 도면으로서, 도 6은 평면도이고, 도 7a 내지 7c는 상기 도 6의 절단선 "VIIa-VIIa", "VIIb-VIIb", "VIIc-VIIc"에 따라 절단된 각각의 단면을 도시한 단면도.
도 8a 내지 8k, 도 9a 내지 9k, 도 10a 내지 10k, 도 11a 내지 11k는 본 발명의 제 2 실시예에 따른 3 마스크 액정표시장치용 어레이 기판의 제조 공정을 단계별로 나타낸 공정 도면으로서, 도 8a 내지 8j는 평면도이고, 도 9a 내지 9k, 도 10a 내지 10k, 도 11a 내지 11k는 상기 도 8a 내지 8j의 절단선 "IX-IX", "X-X", "XI-XI"에 따라 절단된 단면을 도시한 단면도.
<도면의 주요부분에 대한 간단한 설명>
110 : 기판 116 : 게이트 패드
120 : 게이트 절연막 138 : 드레인 전극
140 : 데이터 패드 146 : 보호층
154 : 오픈부 156 : 게이트패드 콘택홀
158 : 데이터패드 콘택홀 162 : 화소 전극
164 : 게이트패드 전극 166 : 데이터패드 전극
P : 화소 영역 T : 박막트랜지스터

Claims (8)

  1. 기판 상에, 제 1 방향으로 형성되며 일 끝단에 게이트 패드를 가지는 게이트 배선과;
    상기 제 1 방향과 교차되는 제 2 방향으로 형성되며, 일 끝단에 데이터 패드를 가지는 데이터 배선과;
    상기 게이트 배선 및 데이터 배선의 교차 지점에 형성되며, 게이트 전극, 반도체층, 소스 전극, 드레인 전극으로 이루어진 박막트랜지스터와;
    상기 게이트 배선 및 데이터 배선의 교차 영역은 화소 영역으로 정의되고, 상기 화소 영역과 대응된 위치에서 기판면을 노출시키는 영역 및 상기 드레인 전극을 일부 노출시키는 영역에 형성된 오픈부와, 상기 게이트 패드 및 데이터 패드를 일부 노출시키는 게이트패드 콘택홀 및 데이터패드 콘택홀을 각각 가지는 절연층과;
    상기 오픈부 영역 내에서, 상기 드레인 전극과 직접 접촉 방식으로 연결되며, 감광성 물질 패턴의 스트립(strip) 공정을 통해 리프트 오프(lift off) 방법으로 패터닝하는 리프트 오프 공정을 통해 형성되는 화소 전극과;
    상기 화소 전극과 동일 공정에서 동일 물질로 이루어지며, 상기 게이트패드 콘택홀 영역 내에서 게이트 패드와 연결되는 게이트패드 전극과, 상기 데이터패드 콘택홀 영역 내에서 데이터 패드와 연결되는 데이터패드 전극
    을 포함하는 액정표시장치용 기판.
  2. 제 1 항에 있어서,
    상기 화소 전극, 게이트패드 전극, 데이터패드 전극은 투명 도전성 물질로 이루어진 액정표시장치용 기판.
  3. 제 1 항에 있어서,
    상기 화소 전극은, 전단 게이트 배선과 일정간격 중첩되게 위치하고, 상기 화소 전극과 중첩된 게이트 배선 영역은 스토리지 전극을 이루며, 상기 화소 전극과 스토리지 전극 간 중첩된 영역은 절연체가 개재된 상태에서 스토리지 캐패시턴스를 이루는 액정표시장치용 기판.
  4. 제 1 항에 있어서,
    상기 반도체층은, 상기 데이터 배선, 소스 전극, 드레인 전극, 데이터 패드와 대응되는 패턴 구조를 가지는 반도체 물질층과 연결되고, 상기 데이터 배선, 소스 전극, 드레인 전극, 데이터 패드, 반도체층, 반도체 물질층은 동일 공정에서 동일 물질로 이루어지는 액정표시장치용 기판.
  5. 기판 상에, 감광성 물질을 이용하여 노광, 현상, 식각 공정을 통해 패터닝하는 공정으로 정의되는 사진식각 공정인 제 1 마스크 공정에 의해, 제 1 방향으로 위치하며, 게이트 전극과, 일 끝단에 게이트 패드를 가지는 게이트 배선을 형성하는 단계와;
    제 2 마스크 공정에 의해, 상기 제 1 방향과 교차되는 제 2 방향으로 위치하며, 반도체층을 가지는 반도체 물질층과, 소스 전극과, 일 끝단에 위치하는 데이터 패드를 가지는 데이터 배선과, 상기 소스 전극과 이격되게 위치하는 드레인 전극과, 상기 소스 전극과 드레인 전극 사이에 이격구간에 순수 반도체 물질 영역으로 이루어진 채널을 형성하는 단계와;
    상기 게이트 배선 및 데이터 배선의 교차 영역은 화소 영역으로 정의되고, 상기 게이트 전극, 반도체층, 소스 전극, 드레인 전극은 박막트랜지스터를 이루며, 상기 박막트랜지스터를 덮는 기판 전면에 보호층을 형성하고, 상기 보호층 상부에 화소 영역과 드레인 전극을 덮는 영역 상의 보호층을 노출시키는 제 1 오픈부와, 상기 게이트 패드 및 데이터 패드의 보호층을 일부 노출시키는 제 2, 3 오픈부를 가지는 제 1 PR 패턴을 형성하는 단계와;
    상기 제 1 PR 패턴을 이용한 제 3 마스크 공정에 의해, 노출된 영역의 보호층, 게이트 절연막을 일괄식각하여, 상기 제 1 오픈부와 대응된 위치에 기판면과 상기 드레인 전극을 노출시키는 화소 오픈부와, 상기 제 2, 3 오픈부와 대응된 위치에서 게이트 패드 및 데이터 패드를 각각 노출시키는 게이트패드 콘택홀 및 데이터패드 콘택홀을 각각 형성하는 단계와;
    상기 제 1 PR 패턴을 덮는 기판 전면에 투명 도전성 물질을 형성하는 단계와;
    상기 제 1 PR 패턴을 스트립(strip)하는 단계에서, 상기 제 1 PR 패턴을 덮는 영역 상의 투명 도전성 물질 영역을 리프트 오프하는 단계와;
    상기 리프트 오프 공정 후 남겨진 투명 도전성 물질은, 상기 드레인 전극과 직접 접촉방식으로 연결되며, 상기 화소 오픈부 내에 위치하는 화소 전극과, 상기 게이트패드 콘택홀 내에서 게이트 패드와 연결되는 게이트패드 전극과, 상기 데이터패드 콘택홀 내에서 데이터 패드와 연결되는 데이터패드 전극과 연결되는 데이터패드 전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  6. 제 5 항에 있어서,
    상기 제 2 마스크 공정은, 상기 데이터 배선, 소스 전극, 드레인 전극, 데이터 패드, 채널 형성부와 대응된 위치에 형성되는 제 2 PR 패턴을 이용하여 이루어지고, 상기 제 2 PR 패턴은 회절 노광법에 의해 상기 채널 형성부와 대응된 위치에서 다른 영역보다 얇은 두께의 오목부를 가지는 액정표시장치용 어레이 기판의 제조 방법.
  7. 제 5 항에 있어서,
    상기 화소 전극은, 전단 게이트 배선과 일정간격 중첩되게 위치하고, 상기 화소 전극과 중첩되는 게이트 배선 영역은 스토리지 전극을 이루며, 상기 스토리지 전극과 화소 전극의 중첩영역은 게이트 절연막, 보호층이 개재된 상태에서 스토리지 캐패시턴스를 이루는 액정표시장치용 어레이 기판의 제조 방법.
  8. 제 5 항 또는 제 7 항 중 어느 하나의 항에 있어서,
    상기 제 1 PR 패턴은, 상기 스토리지 전극을 덮는 영역에서 다른 영역보다 얇은 두께를 가지고 있고, 상기 제 3 마스크 공정과 리프트 오프 공정 사이에는, 상기 스토리지 전극을 덮는 제 1 PR 패턴의 두께를 에슁처리하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
KR1020030073237A 2003-10-21 2003-10-21 액정표시장치용 어레이 기판 및 그 제조방법 KR100984823B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030073237A KR100984823B1 (ko) 2003-10-21 2003-10-21 액정표시장치용 어레이 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030073237A KR100984823B1 (ko) 2003-10-21 2003-10-21 액정표시장치용 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050038051A true KR20050038051A (ko) 2005-04-27
KR100984823B1 KR100984823B1 (ko) 2010-10-04

Family

ID=37240546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030073237A KR100984823B1 (ko) 2003-10-21 2003-10-21 액정표시장치용 어레이 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100984823B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875801B1 (ko) * 2005-12-30 2008-12-26 우 옵트로닉스 코포레이션 액정 디스플레이 장치의 바닥 기판을 제조하는 방법
KR100920483B1 (ko) * 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
CN106855762A (zh) * 2017-03-10 2017-06-16 上海中航光电子有限公司 一种阵列基板、触控显示面板及触控显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000002804A (ko) * 1998-06-23 2000-01-15 김영환 액정 표시 소자
JP2002098995A (ja) * 2000-09-25 2002-04-05 Sharp Corp 液晶用マトリクス基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875801B1 (ko) * 2005-12-30 2008-12-26 우 옵트로닉스 코포레이션 액정 디스플레이 장치의 바닥 기판을 제조하는 방법
KR100920483B1 (ko) * 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
US8045078B2 (en) 2007-07-20 2011-10-25 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of fabricating the same
CN106855762A (zh) * 2017-03-10 2017-06-16 上海中航光电子有限公司 一种阵列基板、触控显示面板及触控显示装置
CN106855762B (zh) * 2017-03-10 2019-11-19 上海中航光电子有限公司 一种阵列基板、触控显示面板及触控显示装置

Also Published As

Publication number Publication date
KR100984823B1 (ko) 2010-10-04

Similar Documents

Publication Publication Date Title
KR100920483B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP4594292B2 (ja) フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法
US8183070B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US8969876B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101241129B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US8237903B2 (en) Method for manufacturing a liquid crystal display device having a composite data line with a line opening exposing the top surface and sidewalls
KR20070070382A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20110076372A (ko) 액정표시장치용 어레이 기판의 제조방법
CN102087449A (zh) 液晶显示设备的阵列基板和制造该阵列基板的方法
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101229415B1 (ko) 반사투과형 액정표시장치용 기판 및 그 제조방법
KR100984823B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20010028042A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR101386189B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR101113065B1 (ko) 액정표시장치용 광학 마스크
KR20080058762A (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20050117846A (ko) 액정표시장치용 어레이 기판 제조방법
KR100417915B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
KR20110018577A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101396809B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101006474B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조 방법
KR100694576B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100631372B1 (ko) 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 9