CN102087449A - 液晶显示设备的阵列基板和制造该阵列基板的方法 - Google Patents

液晶显示设备的阵列基板和制造该阵列基板的方法 Download PDF

Info

Publication number
CN102087449A
CN102087449A CN2010105425512A CN201010542551A CN102087449A CN 102087449 A CN102087449 A CN 102087449A CN 2010105425512 A CN2010105425512 A CN 2010105425512A CN 201010542551 A CN201010542551 A CN 201010542551A CN 102087449 A CN102087449 A CN 102087449A
Authority
CN
China
Prior art keywords
layer
gate insulation
electrode
drain electrode
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105425512A
Other languages
English (en)
Inventor
安成勋
林京男
金焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN102087449A publication Critical patent/CN102087449A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

本发明涉及液晶显示设备的阵列基板和制造该阵列基板的方法。一种液晶显示设备的阵列基板包括：位于基板上的选通线；与选通线相连的栅极；位于选通线和栅极上并包括栅开口的栅绝缘层；位于栅绝缘层上并与栅极交叠的有源层；位于有源层上的欧姆接触层；位于欧姆接触层上的源极；位于欧姆接触层上并与源极隔开的漏极，其中漏极的一端被设置在栅开口中；位于栅绝缘层上并与源极相连的数据线，数据线与选通线交叉；位于数据线、源极以及漏极上并包括像素开口的钝化层，其中，像素开口露出栅开口中的漏极和栅绝缘层的一部分；以及位于栅绝缘层上和像素开口中的像素电极，像素电极与漏极在栅开口中的一端相接触。

Description

液晶显示设备的阵列基板和制造该阵列基板的方法
技术领域
本发明涉及液晶显示(LCD)设备，更具体地，涉及包括具有改善的特性的薄膜晶体管的阵列基板和制造该阵列基板的方法。 
背景技术
本申请要求2009年12月2日提交的韩国专利申请No.10-2009-0118281的权益，此处以引证的方式并入其内容。 
由于液晶显示(LCD)设备具有重量轻、纤薄和低能耗的特性，LCD设备已经得到了广泛的使用。在已知类型的LCD设备中，由于其高分辨率和在显示运动图像方面的超卓能力，具有以矩阵形式布置的薄膜晶体管(TFT)的有源矩阵LCD(AM-LCD)设备是重要的研究和开发课题。 
总体上，LCD设备是通过阵列基板制造工艺、滤色基板制造工艺和单元工艺(cell process)制造而成的。在阵列基板制造工艺中，在第一基板上形成了诸如TFT和像素电极的阵列元件。在滤色基板制造工艺中，在第二基板上形成了滤色器和公共电极。在单元工艺中，第一基板和第二基板被相互粘接起来，并且在其间插入了液晶。 
图1是相关技术LCD设备的分解立体图。该LCD设备包括第一基板12和第二基板22、以及液晶层30。第一基板12和第二基板22彼此相对，并且在其间插入了液晶层30。 
第一基板12包括选通线14、数据线16、TFT“Tr”、以及像素电极18。选通线14和数据线16相互交叉，使得在选通线14和数据线16之间形成了被定义为像素区“P”的区域。TFT“Tr”形成在选通线14和数据线16之间的交叉部分处，像素电极18形成在像素区“P”中并且与TFT“Tr”相连。 
第二基板22包括黑底25、滤色层26和公共电极28。黑底25具有 格子形状以覆盖第一基板12的非显示区，诸如选通线14、数据线16、TFT“Tr”。滤色层26包括第一子滤色器26a、第二子滤色器26b和第三子滤色器26c。子滤色器26a、26b和26c中的每一个都具有红色R、绿色G和蓝色B中的一种，并且对应于各个像素区“P”。公共电极28形成在黑底25和滤色层26上，并且位于第二基板22的整个表面的上方。可以将包括TFT“Tr”、像素电极18等的第一基板12称为阵列基板10，并且将包括滤色层26、公共电极28等的第二基板22称为滤色基板20。 
尽管没有示出，但是为了防止液晶层30泄漏，可以沿着第一基板12和第二基板22的边缘形成密封图案。第一配向层和第二配向层可以形成在第一基板12与液晶层30之间以及第二基板22与液晶层30之间。偏振器可以形成在第一基板12和第二基板22的外表面上。 
该LCD设备还包括位于第一基板12下面的背光组件(未示出)以向液晶层30提供光。当向选通线14施加扫描信号以控制TFT“Tr”时，通过数据线16向像素电极18施加数据信号，使得在像素电极18和公共电极28之间感应出电场。结果，LCD设备利用来自背光组件的光产生图像。 
图2是相关技术LCD设备的阵列基板的一个像素区的截面图。参照图2，选通线(未示出)和数据线73被设置在基板59上。选通线和数据线73彼此交叉以限定像素区P。与选通线相连的栅极60被设置在像素区P中和基板59上。栅绝缘层68被设置在选通线和栅极60上。包括有源层70a和欧姆接触层70b的半导体层70被布置在栅绝缘层68上以与栅极60相对应。源极76和漏极78被设置在欧姆接触层70b上。源极76与数据线73相连，并且漏极78与源极76分隔开。栅极60、栅绝缘层68、半导体层70、源极76和漏极78构成了TFT Tr。由于半导体层70和源极76以及漏极78是通过不同的掩模工艺形成的，因此源极76和漏极78分别覆盖半导体层70的两端。 
包括漏接触孔80的钝化层86被设置在数据线73和TFT Tr上。漏接触孔80露出了漏极78的一部分。像素电极88被设置在钝化层86上和各个像素区P中，并且通过漏接触孔87与漏极78接触。 
阵列基板的这些元件是通过光刻工艺形成的。可以将光刻工艺称为掩模工艺。掩模工艺包括在对象层上形成光刻胶(PR)层的步骤、利用第一掩模使PR层曝光的步骤、将曝光的PR层显影以形成PR图案的步骤、使用PR图案作为蚀刻掩模来蚀刻对象层以形成需要的图案的步骤、以及剥离PR图案的步骤。用于PR层的PR材料被分成正型和负型。在正型中，显影了曝光部分。相反，在负型中，保留曝光部分以形成PR图案。 
下面将阐释图2中示出的阵列基板的制造方法。 
通过沉积第一金属材料，在基板59上形成了第一金属层(未示出)。利用第一掩模工艺对第一金属层构图，以形成选通线和栅极60。接着，通过沉积或涂敷第一绝缘材料，形成了栅绝缘层68。接着，通过沉积本征非晶硅和掺杂非晶硅，在栅绝缘层68上依次地形成了本征非晶硅层(未示出)和掺杂非晶硅层(未示出)。利用第二掩模工艺对本征非晶硅层和掺杂非晶硅层构图，以形成包括有源层70a和欧姆接触层70b的半导体层70。 
接着，通过沉积第二金属材料，在半导体层70上形成了第二金属层(未示出)。利用第三掩模工艺对第二金属层进行构图，以形成数据线73、源极76和漏极78。通过将源极76和漏极78用作蚀刻掩模，去除了欧姆接触层70b的中央部分，使得露出了有源层70a的中央部分。栅极60、栅绝缘层68、半导体层70、源极76和漏极78构成了TFT Tr。 
接着，通过沉积或涂敷第二绝缘材料，在数据线73和TFT Tr上形成了钝化层86。利用第四掩模工艺对钝化层86进行构图，以形成漏接触孔80。接着，通过沉积透明导电材料，在钝化层86上形成透明导电材料层(未示出)。利用第五掩模工艺对透明导电材料层进行构图，以形成像素电极88。 
即，图2中的阵列基板是利用五道掩模工艺制造而成的。随着掩模工艺数量的增加，制造成本上升，并且产量下降。 
为了解决这些问题，引入了利用四道掩模工艺制造的阵列基板。图3是相关技术LCD设备的阵列基板的一个像素区的截面图。 
参照图3，在形成选通线(未示出)和栅极105后，依次沉积了绝缘材料、本征非晶硅、掺杂非晶硅、以及金属材料，以形成栅绝缘层110、本征非晶硅层(未示出)、掺杂非晶硅层(未示出)、以及金属材料层。通过使用了衍射曝光掩模或半色调掩模的一道掩模工艺对金属材料层、本征非晶硅层和掺杂非晶硅层进行构图，以形成包括了有源层120a和欧姆接触层120b、数据线127、源极130和漏极135的半导体层120。由于图3中示出的阵列基板中的半导体层120、数据线127、源极130和漏极135通过一道掩模工艺形成，因此可以利用四道掩模工艺来制造图3中的阵列基板。 
遗憾的是，通过四道掩模工艺制造而成的阵列基板仍然存在某些问题。在这四道掩模工艺中，由于半导体层120、数据线127、源极130和漏极135是通过使用衍射曝光掩模或半色调掩模的一道掩模工艺形成的，因此有源层120a的端部121没有被源极130和漏极135覆盖。来自外部空间的光被照射到有源层120a的端部121中，使得在TFT Tr中产生了例如光电流泄漏的问题。 
此外，有源图案122a和欧姆接触图案122b形成在数据线127下面。来自阵列基板下面的背光单元的光被照射在有源图案122a上，使得产生了例如波动噪声的问题。结果，显示图像质量恶化。 
此外，由于有源图案122a突出超过了数据线127且其宽度比数据线127更大，因此降低了孔径比。像素电极应当与数据线相距一定距离。即，再次参照图2，为了避免数据线73与像素电极88之间的电干扰，像素电极88与数据线73相距第一距离d1。参照图3，由于存在突出超过数据线127的有源图案122a，因此像素电极150应当与数据线127相距第二距离d2，该第二距离d2大于(图2中的)第一距离d1。即，为了避免有源图案122a和像素电极150之间的电干扰，像素电极150与有源图案122a相距第三距离d3，该第三距离d3等于(图2中的)+第一距离d1。由于像素电极150应当与数据线127相距更大的距离，因此被设置在相对的基板上的用于防止光泄漏穿过像素电极150与数据线127之间的空间的黑底应当具有更大的宽度。结果，降低了孔径比。 
发明内容
因此，本发明致力于一种用于液晶显示设备的阵列基板和制造该阵列基板的方法，其能够基本上克服因相关技术的局限和缺点带来的一个或更多个问题。 
本发明的一个目的是提供一种在制造成本方面具有优势的阵列基板。 
本发明的另一个目的是提供一种能够防止光电流泄漏问题和波动噪声问题的阵列基板。 
本发明的另一个目的是提供一种在孔径比方面具有优势的阵列基板。 
本发明的附加特征和优点将在下面的描述中描述且将从描述中部分地显现，或者可以通过本发明的实践来了解。通过书面的说明书及其权利要求以及附图中特别指出的结构可以实现和获得本发明的目的和其它优点。 
为了实现这些和其它优点，按照本发明的目的，作为具体和广义的描述，一种液晶显示设备的阵列基板包括：位于基板上的选通线；与所述选通线相连的栅极；位于所述选通线和所述栅极上并包括栅开口的栅绝缘层；位于所述栅绝缘层上并与所述栅极交叠的有源层；位于所述有源层上的欧姆接触层；位于所述欧姆接触层上的源极；位于所述欧姆接触层上并与所述源极隔开的漏极，其中所述漏极的一端被设置在所述栅开口中；位于所述栅绝缘层上并与所述源极相连的数据线，所述数据线与所述选通线交叉；位于所述数据线、所述源极以及所述漏极上并包括像素开口的钝化层，其中，所述像素开口露出所述栅开口中的所述漏极和所述栅绝缘层的一部分；以及位于所述栅绝缘层上和所述像素开口中的像素电极，所述像素电极与所述漏极在所述栅开口中的所述一端相接触。 
在本发明的另一个方面，一种制造液晶显示设备的阵列基板的方法包括以下步骤：在基板上形成选通线和栅极，所述栅极与所述选通线相 连；在所述选通线和所述栅极上形成栅绝缘层，在所述栅绝缘层上形成有源层，并且在所述有源层上形成掺杂非晶硅图案，其中，所述栅绝缘层包括栅开口，并且所述有源层与所述栅极交叠；在所述栅绝缘层上形成数据线，并且在所述掺杂非晶硅图案上形成源极和漏极，所述数据线与所述源极相连并与所述选通线交叉，所述漏极与所述源极隔开，其中，所述漏极的一端被设置在所述栅开口中；蚀刻所述掺杂非晶硅图案的通过所述源极和所述漏极之间的空间而露出的部分，以露出所述有源层的一部分；以及形成钝化层，该钝化层被设置在所述数据线、所述源极以及所述漏极上并包括像素开口，并且在所述像素开口中形成像素电极，其中，所述像素开口露出了所述栅开口中的所述漏极和所述栅绝缘层的一部分，使得所述像素电极与所述栅开口中的所述漏极相接触并且被设置在所述栅绝缘层上。 
应当理解，上述一般描述和下述详细描述是示例性和说明性的，且旨在提供所要求保护的本发明的进一步解释。 
附图说明
附图被包括在本说明书中以提供对本发明的进一步理解，并结合到本说明书中且构成本说明书的一部分，附图示出了本发明的实施方式，且与说明书一起用于解释本发明的原理。 
图1是相关技术LCD设备的分解立体图； 
图2是相关技术LCD设备的阵列基板的一个像素区的截面图； 
图3是相关技术LCD设备的阵列基板的一个像素区的截面图；以及 
图4A到图4M是示出了根据本发明的阵列基板的制造工艺的截面图。 
具体实施方式
下面将详细描述本发明的优选实施方式，在附图中例示出了其示例。 
图4A到图4M是示出了根据本发明的阵列基板的制造工艺的截面图。将形成了薄膜晶体管(TFT)的区域定义为像素区P中的开关区TrA。 
图4A示出了第一掩模工艺。在图4A中，在基板201上形成了第一金属材料层(未示出)。基板201透明并具有绝缘特性。利用第一掩模工艺对第一金属材料层进行构图，以形成选通线(未示出)和栅极208。栅极208与选通线相连并设置在开关区TrA中。尽管没有示出，但是第一掩模工艺包括形成光刻胶(PR)层的步骤、利用第一掩模将PR层曝光的步骤、将曝光的PR层显影以形成PR图案的步骤、使用PR图案作为蚀刻掩模来蚀刻第一金属材料层的步骤、以及剥离PR图案的步骤。 
第一金属材料包括铝(Al)、Al合金、铜(Cu)、Cu合金和铬(Cr)。例如，Al合金可以是铝钕(AlNd)。第一金属材料层可以具有多层结构。在此情况下，选通线和栅极208中的每一个都具有多层结构。例如，通过依次沉积第一金属材料组中的两种，选通线和栅极208中的每一个都具有双层结构。栅极208从选通线伸出。或者，选通线的一部分用作栅极208。 
图4B到图4G示出了第二掩模工艺。在图4B中，在形成了选通线和栅极208的基板201上沉积诸如硅氧化物(SiO2)和硅氮化物(SiNx)的无机绝缘材料，以形成栅绝缘层215。在栅绝缘层215上依次地形成本征非晶硅层216和掺杂非晶硅层217。 
通过涂敷PR材料，在掺杂非晶硅层217上形成第一PR层280。PR材料是正型，使得通过显影步骤去除了露出的部分。或者，可以使用负型PR材料。在此情况下，应当改变透光区域和遮光区域的位置。 
在第一PR层280上方设置包括透光区域TA、半透光区域HTA和遮光区域BA的曝光掩模291。 
透光区域TA具有相对较高的透射率，因此通过透光区域TA的光可以通过化学的方式完全地改变第一PR层280。遮光区域BA完全地遮挡住光。半透光区域HTA具有狭缝结构或半透光膜，因此通过半透光区域HTA的光的强度或透射率都被降低。结果，半透光区域HTA的透射率小于透光区域TA的透射率，并且大于遮光区域BA的透射率。遮光区域BA与(图4M的)半导体层224相对应，并且透光区域TA与(图4M的)栅开口(gate opening)GOP相对应。半透光区域HTA与其它部分相 对应。 
通过曝光掩模291将第一PR层280曝光。接着，将第一PR层280显影以形成第一PR图案281a和第二PR图案281b，如图4C所示。第一PR图案281a具有第一厚度并且与栅极208相对应。去除(图4B的)第一PR层280的位于透光区域TA下方的一部分，使得掺杂非晶硅层217的一部分通过第一PR图案281a和第二PR图案281b露出。第二PR图案281b具有小于第一厚度的第二厚度，并且与半透光区域HTA相对应。 
接着，在图4D中，掺杂非晶硅层217通过第一PR图案281a和第二PR图案281b露出，并且使用第一PR图案28 1a和第二PR图案281b作为蚀刻掩模对本征非晶硅层216和栅绝缘层215进行干蚀刻，使得形成栅开口GOP。基板201的一部分通过栅开口GOP露出。 
在对钝化层进行构图以露出漏极时，栅绝缘层的一部分也被蚀刻，使得在漏极下方产生空穴。如果在漏极下方存在空穴，则可能在漏极和像素电极之间存在接触问题。在本发明中，形成了栅开口GOP以防止空穴。由于在用于钝化层250的蚀刻工艺中没有蚀刻基板201，因此在具有栅开口GOP的漏极243下方不存在空穴。因此，没有产生漏极243与像素电极260之间的接触问题。 
由于用第一PR图案281a和第二PR图案281b覆盖了掺杂非晶硅层217的一部分，因此掺杂非晶硅层217、本征非晶硅层216和栅绝缘层215仍然保留在第一PR图案281a和第二PR图案281b的下方。 
接着，在图4E中，通过灰化工艺去除了(图4D的)第二PR图案281b，使得露出了掺杂非晶硅层217的一部分。降低了(图4D的)第一PR图案281a的厚度，使得在掺杂非晶硅层217上和开关区TrA中形成了厚度比第一PR图案的厚度小的第三PR图案281c。 
接着，在图4F中，对(图4E的)掺杂非晶硅层217的露出部分、(图4E的)掺杂非晶硅层217的露出部分下方的本征非晶硅层216进行干蚀刻，以在开关区TrA中形成掺杂非晶硅图案221和有源层218。掺杂非晶硅图案221和有源层218为岛状。同时，露出了栅绝缘层215。即，栅绝缘层215覆盖了基板201的除开关区TrA和栅开口GOP以外的区域。 
接着，在图4G中，在基板201上执行剥离工艺以去除(图4F的)第三PR图案281c。 
图4H和图4I示出了第三掩模工艺。在图4H中，通过沉积第二金属材料，在掺杂非晶硅图案221和栅绝缘层215上形成了第二金属层(未示出)。例如，第二金属材料包括钼(Mo)、钼钛合金(MoTi)、Cr、Al、Al合金、Cu和Cu合金中的一种。例如，Al合金可以是铝钕(AlNd)。通过沉积PR材料，在第二金属层上形成了第二PR层(未示出)。利用掩模对第二PR层进行曝光和显影以形成第四PR图案283。第四PR图案283与像素区P的边界和开关区TrA的边缘相对应。即，第四PR图案283的一部分与数据线235相对应，开关区TrA中的第二金属层的中央部分通过第四PR图案283露出。 
使用第四PR图案283作为蚀刻掩模对第二金属层的露出部分进行湿蚀刻，以形成数据线235、源极240和漏极243。数据线235与选通线(未示出)交叉，因此限定了像素区P。源极240和漏极243被设置在开关区TrA中的掺杂非晶硅图案221上。源极240与数据线235相连并且与漏极243分隔开。即，源极240的一端与漏极243的一端相对并分隔开一段距离，使得掺杂非晶硅图案221的一部分通过源极240和漏极243之间的空间露出。此外，掺杂非晶硅图案221的一端与有源层218的一端被源极240的另一端覆盖，并且掺杂非晶硅图案221的另一端和有源层218的另一端被漏极243的另一端覆盖。漏极243的另一端伸入栅开口GOP中以与基板201的顶面和栅绝缘层215的侧表面相接触。 
接着，在图4I中，使用源极240和漏极243作为蚀刻掩模对(图4H的)掺杂非晶硅层221的露出部分进行干蚀刻，以形成欧姆接触层222并露出有源层218的一部分。 
由于有源层218的相对两端分别被源极240和漏极243覆盖，因此不存在光电流的问题。此外，由于数据线235没有通过(图3的)半导体图案122而直接接触栅绝缘层，因此防止了波动噪声问题并降低了孔径比。 
栅极208、栅绝缘层215、包括有源层218和欧姆接触层222的半导 体层224、源极240和漏极243构成了开关区中的薄膜晶体管(TFT)Tr。数据线235、源极240、漏极243以及欧姆接触层222通过图4H和图4I中示出的第三掩模工艺形成。 
图4J到图4M示出了第四掩模工艺。在图4J中，在基板201上执行剥离工艺以去除(图4I的)第四PR图案283。接着，在基板201的整个表面上形成了钝化层250。即，通过沉积绝缘材料，在数据线235、TFT Tr的源极240和漏极243、和栅绝缘层215上形成了钝化层250。例如，钝化层250的绝缘层由例如硅氧化物或硅氮化物的无机绝缘材料形成。 
通过涂敷PR材料，在钝化层250上形成第三PR层(未示出)。利用掩模(未示出)将第三PR层曝光并显影，以形成第五PR图案285。第五PR图案285与数据线235和开关区TrA相对应。即，通过第五PR图案285露出了钝化层的形成(图4M的)像素电极260的部分。 
接着，在图4K中，使用第五PR图案285作为蚀刻掩模对钝化层250的露出部分进行干蚀刻，以形成像素开口POP。漏极243位于栅开口GOP中的端部与像素区P中的栅绝缘层21 5通过像素开口POP露出。 
在相关技术中，当对钝化层进行构图以露出漏极时，执行了过蚀刻工艺以完全地去除钝化层，使得还蚀刻了栅绝缘层的一部分，由此在漏极的下方产生了空穴。因此，漏极与像素电极之间的电连接存在问题。 
但是，在本发明中，形成了栅开口GOP以防止空穴。由于在钝化层250的蚀刻工艺中没有蚀刻基板201，因此在具有栅开口GOP的漏极243下方不存在空穴。因此，没有产生漏极243与像素电极260之间的接触问题。 
钝化层250被过蚀刻。结果，第五PR图案285下面的钝化层250具有底切形状。 
接着，在图4L中，通过沉积透明导电材料，在第五PR图案285、漏极243和栅绝缘层215上形成了透明导电材料层258。例如，透明导电材料包括氧化铟锡(ITO)和氧化铟锌(IZO)中的一种。由于钝化层250相对于第五PR图案285具有底切形状，因此透明导电材料层258在钝化层250与第五PR图案285之间的边界处具有中断部分。如果透明导电材 料层258的厚度大于钝化层250的厚度，则即使在钝化层250与第五PR图案285之间的边界处存在底切形状，在透明导电材料层258处也不存在中断部分。因此，本发明的透明导电材料层258的厚度小于钝化层250的厚度。 
接着，在图4M中，包括(图4L的)透明导电材料层258的基板201被暴露于剥离溶液。基板201被浸入剥离溶液中。或者，将剥离溶液喷洒到基板201上。第五PR图案285与剥离溶液发生反应，使得从基板201去除了(图4L的)第五PR图案285以及第五PR图案285上的透明导电材料层258。由于透明导电材料层258具有中断部分，使得露出了第五PR图案285的一部分，所以剥离溶液可以与第五PR图案285的露出部分发生反应。钝化层250与第五PR图案285之间的粘接强度由于剥离溶液而变弱，使得可以从钝化层250去除第五PR图案。同时，还去除了覆盖第五PR图案285的上表面和侧表面的透明导电材料层258。可以将同时去除第五PR图案285和透明导电材料层258的工艺称为掀离工艺。 
结果，在栅绝缘层215上和像素开口POP中形成了像素电极260。像素电极260的一端与栅开口GOP中的漏极243相接触。由于利用一道掩模工艺对钝化层250和像素电极260进行构图，因此像素电极260的端部与钝化层250的端部相接触。尽管没有示出，但是像素开口POP露出了栅绝缘层215的与前一条选通线相对应的部分。像素电极260的直接设置在栅绝缘层215上的部分与前一条选通线交叠，使得前一条选通线的交叠部分、像素电极260的交叠部分与其间的栅绝缘层215构成了存储电容器。 
由于钝化层250和像素电极260是利用掀离工艺通过一道掩模工艺形成的，因此本发明中的阵列基板通过四道掩模工艺制造而成。与通过四道掩模工艺制造而成的相关技术的阵列基板不同，有源层218在开关区TrA中为岛状。因此，不存在光电流泄漏问题。 
此外，在数据线235下方不存在有源图案，因此防止了波动噪声问题。 
此外，由于露出了基板201的表面的栅开口，在漏极243与栅绝缘 层215之间不存在空穴，所以漏极243与像素电极260之间的电连接不存在问题。 
对于本领域技术人员而言很明显，在不偏离本发明的精神或范围的条件下，可以在本发明中做出各种修改和变型。因而，本发明旨在涵盖落入所附权利要求及其等同物的范围内的本发明的修改和变型。 

Claims (16)

1.一种液晶显示设备的阵列基板，该阵列基板包括：
位于基板上的选通线；
与所述选通线相连的栅极；
位于所述选通线和所述栅极上并包括栅开口的栅绝缘层；
位于所述栅绝缘层上并与所述栅极交叠的有源层；
位于所述有源层上的欧姆接触层；
位于所述欧姆接触层上的源极；
位于所述欧姆接触层上并与所述源极隔开的漏极，其中所述漏极的一端被设置在所述栅开口中；
位于所述栅绝缘层上并与所述源极相连的数据线，所述数据线与所述选通线交叉；
位于所述数据线、所述源极以及所述漏极上并包括像素开口的钝化层，其中，所述像素开口露出所述栅开口中的所述漏极和所述栅绝缘层的一部分；以及
位于所述栅绝缘层上和所述像素开口中的像素电极，所述像素电极与所述漏极在所述栅开口中的所述一端相接触。
2.根据权利要求1所述的阵列基板，其中，所述有源层的一端被所述源极的一端覆盖，并且所述有源层的另一端被所述漏极的所述一端覆盖。
3.根据权利要求1所述的阵列基板，其中，所述像素电极的厚度小于所述钝化层的厚度。
4.根据权利要求1所述的阵列基板，其中，所述像素电极的端部与所述钝化层的端部相接触。
5.根据权利要求1所述的阵列基板，其中，所述栅开口露出所述基板的顶面，使得所述栅开口中的所述漏极与所述基板的顶面和所述栅绝缘层的侧表面相接触。
6.根据权利要求1所述的阵列基板，其中，所述像素电极的一部分与前一条选通线交叠，使得所述前一条选通线的交叠部分、所述像素电极的交叠部分以及位于所述前一条选通线的所述交叠部分与所述像素电极的所述交叠部分之间的所述栅绝缘层构成了存储电容器。
7.一种制造液晶显示设备的阵列基板的方法，该方法包括以下步骤：
在基板上形成选通线和栅极，所述栅极与所述选通线相连；
在所述选通线和所述栅极上形成栅绝缘层，在所述栅绝缘层上形成有源层，并且在所述有源层上形成掺杂非晶硅图案，其中，所述栅绝缘层包括栅开口，并且所述有源层与所述栅极交叠；
在所述栅绝缘层上形成数据线，并且在所述掺杂非晶硅图案上形成源极和漏极，所述数据线与所述源极相连并与所述选通线交叉，所述漏极与所述源极隔开，其中，所述漏极的一端被设置在所述栅开口中；
蚀刻所述掺杂非晶硅图案的通过所述源极和所述漏极之间的空间而露出的部分，以露出所述有源层的一部分；以及
形成钝化层，该钝化层被设置在所述数据线、所述源极以及所述漏极上并包括像素开口，并且在所述像素开口中形成像素电极，其中，所述像素开口露出了所述栅开口中的所述漏极和所述栅绝缘层的一部分，使得所述像素电极与所述栅开口中的所述漏极相接触并且被设置在所述栅绝缘层上。
8.根据权利要求7所述的方法，其中，形成所述钝化层和所述像素电极的步骤包括以下步骤：
在所述基板的包括所述数据线、所述源极和所述漏极的整个表面上形成钝化层；
在所述钝化层上与所述数据线、所述源极和所述漏极的一部分相对应地形成光刻胶图案；
使用所述光刻胶图案作为蚀刻掩模对所述钝化层的一部分进行蚀刻，以露出所述栅绝缘层的一部分和所述漏极在所述栅开口中的所述一端；
在所述基板的包括所述光刻胶图案的整个表面上形成透明导电材料层；以及
同时去除所述光刻胶图案和所述光刻胶图案上的所述透明导电材料层的一部分，以在所述栅绝缘层上形成像素电极，所述像素电极与所述漏极在所述栅开口中的所述一端相接触。
9.根据权利要求8所述的方法，其中，将所述钝化层的所述一部分过蚀刻，使得所述光刻胶图案下面的所述钝化层具有底切形状。
10.根据权利要求9所述的方法，其中，所述透明导电材料层在所述钝化层与所述光刻胶图案的边界处具有中断部分。
11.根据权利要求8所述的方法，其中，所述透明导电材料层的厚度小于所述钝化层的厚度。
12.根据权利要求7所述的方法，其中，有源层的一端被所述源极的一端覆盖，并且所述有源层的另一端被所述漏极的所述一端覆盖。
13.根据权利要求7所述的方法，其中，所述栅开口中的所述漏极与所述基板的顶面和所述栅绝缘层的侧表面相接触。
14.根据权利要求7所述的方法，其中，形成所述栅绝缘层、所述有源层和所述掺杂非晶硅图案的步骤包括以下步骤：
依次地形成所述栅绝缘层、本征非晶硅层和掺杂非晶硅层；
在所述掺杂非晶硅层上形成第一光刻胶图案和第二光刻胶图案，所述第一光刻胶图案的厚度大于所述第二光刻胶图案的厚度，所述第一光刻胶图案与所述掺杂非晶硅图案相对应，其中，所述掺杂非晶硅层的与所述栅开口相对应的部分通过所述第一光刻胶图案和所述第二光刻胶图案露出；
蚀刻所述掺杂非晶硅层的露出部分和位于所述掺杂非晶硅层的所述露出部分下面的所述本征非晶硅层和所述栅绝缘层，以形成所述栅开口；
通过灰化工序去除所述第二光刻胶图案，以露出所述掺杂非晶硅层的另一个部分；
蚀刻所述掺杂非晶硅层的所述另一个部分和位于所述掺杂非晶硅层的所述另一个部分下面的所述本征非晶硅层，以形成所述有源层和所述掺杂非晶硅图案；以及
去除所述第一光刻胶图案。
15.根据权利要求7所述的方法，其中，所述数据线被直接设置在所述栅绝缘层上。
16.根据权利要求7所述的方法，其中，所述像素电极的一部分与前一条选通线的一部分交叠，使得所述前一条选通线的交叠部分、所述像素电极的交叠部分以及位于所述前一条选通线的交叠部分与所述像素电极的交叠部分之间的所述栅绝缘层构成了存储电容器。
CN2010105425512A 2009-12-02 2010-11-10 液晶显示设备的阵列基板和制造该阵列基板的方法 Pending CN102087449A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090118281A KR20110061773A (ko) 2009-12-02 2009-12-02 액정표시장치용 어레이 기판 및 그 제조방법
KR10-2009-0118281 2009-12-02

Publications (1)

Publication Number Publication Date
CN102087449A true CN102087449A (zh) 2011-06-08

Family

ID=44068175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105425512A Pending CN102087449A (zh) 2009-12-02 2010-11-10 液晶显示设备的阵列基板和制造该阵列基板的方法

Country Status (3)

Country Link
US (1) US8748893B2 (zh)
KR (1) KR20110061773A (zh)
CN (1) CN102087449A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315228A (zh) * 2010-07-09 2012-01-11 乐金显示有限公司 用于显示设备的阵列基板及其制造方法
CN103901691A (zh) * 2012-12-26 2014-07-02 上海天马微电子有限公司 液晶显示面板及制造方法
WO2021190123A1 (zh) * 2020-03-23 2021-09-30 昆山国显光电有限公司 掩模版、显示面板及掩模版的制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130066247A (ko) 2011-12-12 2013-06-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103560113B (zh) 2013-11-15 2017-02-01 北京京东方光电科技有限公司 一种阵列结构及其制作方法、阵列基板和显示装置
KR102247048B1 (ko) 2013-12-04 2021-05-03 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
CN104218041B (zh) * 2014-08-15 2017-12-08 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
US20160178959A1 (en) * 2014-12-22 2016-06-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. BOA Substrate and Method of Forming the Same
TWI561894B (en) * 2015-05-29 2016-12-11 Hon Hai Prec Ind Co Ltd Manufacturing method of making electronic connection structure, tft substrate, and insulation layer
KR102598970B1 (ko) * 2016-07-29 2023-11-06 엘지디스플레이 주식회사 유기발광 다이오드 표시장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1506737A (zh) * 2002-12-09 2004-06-23 Lg.飞利浦Lcd有限公司 用于液晶显示器件的具有薄膜晶体管上滤色器结构的阵列基板的制造方法
CN1606125A (zh) * 2003-10-10 2005-04-13 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板的制造方法
US20060128047A1 (en) * 2000-12-29 2006-06-15 Seung-Kyu Choi Array substrate for liquid crystal display device and manufacturing method thereof
US7064347B2 (en) * 2003-10-14 2006-06-20 Lg.Philips Lcd Co., Ltd. Thin film transistor substrate for display device and fabricating method thereof
CN1797150A (zh) * 2004-12-31 2006-07-05 Lg.菲利浦Lcd株式会社 液晶显示器件及其制作方法
KR20070106260A (ko) * 2006-04-28 2007-11-01 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
CN101510031A (zh) * 2008-02-15 2009-08-19 乐金显示有限公司 阵列基板、包括阵列基板的液晶显示模块和阵列基板的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101121620B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060128047A1 (en) * 2000-12-29 2006-06-15 Seung-Kyu Choi Array substrate for liquid crystal display device and manufacturing method thereof
CN1506737A (zh) * 2002-12-09 2004-06-23 Lg.飞利浦Lcd有限公司 用于液晶显示器件的具有薄膜晶体管上滤色器结构的阵列基板的制造方法
CN1606125A (zh) * 2003-10-10 2005-04-13 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板的制造方法
US7064347B2 (en) * 2003-10-14 2006-06-20 Lg.Philips Lcd Co., Ltd. Thin film transistor substrate for display device and fabricating method thereof
CN1797150A (zh) * 2004-12-31 2006-07-05 Lg.菲利浦Lcd株式会社 液晶显示器件及其制作方法
KR20070106260A (ko) * 2006-04-28 2007-11-01 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
CN101510031A (zh) * 2008-02-15 2009-08-19 乐金显示有限公司 阵列基板、包括阵列基板的液晶显示模块和阵列基板的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315228A (zh) * 2010-07-09 2012-01-11 乐金显示有限公司 用于显示设备的阵列基板及其制造方法
CN102315228B (zh) * 2010-07-09 2014-04-23 乐金显示有限公司 用于显示设备的阵列基板及其制造方法
CN103901691A (zh) * 2012-12-26 2014-07-02 上海天马微电子有限公司 液晶显示面板及制造方法
CN103901691B (zh) * 2012-12-26 2016-08-17 上海天马微电子有限公司 液晶显示面板及制造方法
WO2021190123A1 (zh) * 2020-03-23 2021-09-30 昆山国显光电有限公司 掩模版、显示面板及掩模版的制备方法

Also Published As

Publication number Publication date
US8748893B2 (en) 2014-06-10
US20110127532A1 (en) 2011-06-02
KR20110061773A (ko) 2011-06-10

Similar Documents

Publication Publication Date Title
CN102096255B (zh) 液晶显示设备的阵列基板及其制造方法
CN102087449A (zh) 液晶显示设备的阵列基板和制造该阵列基板的方法
US6960484B2 (en) Method of manufacturing liquid crystal display device
CN1312524C (zh) 显示器件的薄膜晶体管基板及其制造方法
CN100523971C (zh) 用于液晶显示器件的阵列基板及其制造方法
KR101235106B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
CN100395598C (zh) 液晶显示器件的阵列基板及其制造方法
CN1987643B (zh) 光掩模以及使用光掩模制造液晶显示器件阵列基板的方法
CN101598876B (zh) 用于液晶显示装置的阵列基板及其制造方法
US20110097857A1 (en) Array substrate for liquid crystal display device and method of fabricating the same
CN102236227B (zh) 液晶显示设备及其制造方法
KR20080001181A (ko) 액정표시장치용 어레이 기판과 그 제조방법
CN104614902A (zh) 边缘场切换模式的液晶显示装置及其阵列基板
CN101206361B (zh) 液晶显示器件及其制造方法
CN103809340A (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
CN100447643C (zh) 薄膜晶体管基板及其制造方法
CN101191967A (zh) 液晶显示装置的阵列基板及其制造方法
KR101012718B1 (ko) 액정표시장치용 어레이기판 제조방법
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
KR20130027207A (ko) 액정표시장치용 어레이 기판의 제조방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR100615438B1 (ko) 액정표시장치용 어레이 기판 제조 방법
KR101263725B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR101271527B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110608