CN1312524C - 显示器件的薄膜晶体管基板及其制造方法 - Google Patents

显示器件的薄膜晶体管基板及其制造方法 Download PDF

Info

Publication number
CN1312524C
CN1312524C CNB2004100837027A CN200410083702A CN1312524C CN 1312524 C CN1312524 C CN 1312524C CN B2004100837027 A CNB2004100837027 A CN B2004100837027A CN 200410083702 A CN200410083702 A CN 200410083702A CN 1312524 C CN1312524 C CN 1312524C
Authority
CN
China
Prior art keywords
electrode
gate
pixel
diaphragm
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100837027A
Other languages
English (en)
Other versions
CN1610110A (zh
Inventor
赵兴烈
柳洵城
安炳喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1610110A publication Critical patent/CN1610110A/zh
Application granted granted Critical
Publication of CN1312524C publication Critical patent/CN1312524C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种按三轮掩模工序制造薄膜晶体管(TFT)基板的方法。在第一掩模工序中形成栅极线和栅极。在第二掩模工序中用栅极绝缘膜，非掺杂和掺杂的非晶硅层和数据金属层形成数据线，源极，漏极，半导体层和与栅极线重叠的第一上存储电极。在第三掩模工序中形成在像素区内、外贯穿保护膜和栅极绝缘膜的像素孔，局部去除第一上存储电极，像素电极在像素区上的像素孔内接触到漏极的侧面，而第二上存储电极在像素区外的像素孔内接触到第一上存储电极的侧面。

Description

显示器件的薄膜晶体管基板及其制造方法
本申请要求享有2003年10月14日递交的韩国专利申请P2003-71504号的权益，该申请可供参考。
技术领域
本发明涉及到液晶显示(LCD)器件。本发明具体涉及到用于LCD器件的一种薄膜晶体管(TFT)基板及其采用少量掩模工序的制造方法。
背景技术
液晶显示器(LCD)一般是通过选择改变具有按矩阵设置的许多像素的LCD面板内部的液晶材料的光透射比特性显示图像。可以在一驱动电路的控制下产生一穿过液晶材料的电场(即驱动液晶材料)，选择改变液晶材料的光透射比特性。
LCD面板主要包括与滤色片基板彼此接合并在中间形成一盒间隙的TFT基板，分布在盒间隙内的衬垫料在TFT和滤色片基板之间维持均匀的距离，并且在含有衬垫料的盒间隙内设置液晶材料。
典型的TFT基板包括栅极线，与栅极线交叉并限定显示区的数据线，在栅极线和数据线的交叉点上的开关器件(即TFT)，在各显示区内连接到各TFT的像素电极，以及覆盖在上面的定向膜。栅极线和数据线通过相应的焊盘部分从驱动电路接收信号。TFT从相应的数据线向相应的像素电极发送像素信号。
典型的滤色片基板包括设置在各显示区内的滤色片，用来分隔滤色片并且反射外部光的黑矩阵，以及覆盖在上面的定向膜。
用密封剂将具有上述结构的TFT和滤色片基板接合到一起，并在盒间隙内注入液晶材料就制成了LCD面板。
以上所述制造TFT基板的现有技术方法因其包括了许多半导体加工技术并需要多轮掩模工序而显得复杂并且昂贵。众所周知，每轮掩模工序包括许多独立工序，诸如薄膜淀积，清洗，光刻，蚀刻，光刻胶剥离和检测工序等等。为了降低与TFT基板制造有关的复杂性和成本，需要开发出尽量减少掩模工序的工序。为此已经开发出了不需要标准的五轮掩模工序的四轮掩模工序的制造工序。
图1的平面图表示用现有技术的四轮掩模工序制造的LCD器件的TFT基板。图2表示沿图1中I-I’线提取的TFT基板的截面图。
参见图1和图2，TFT基板包括一下基板42，上面设置有栅极线2，与栅极线2交叉限定了许多像素区的数据线4，栅极线2和数据线4之间的栅极绝缘膜44，设置在栅极线2和数据线4的各交叉点上的TFT6，以及设置在各像素区上的像素电极18。TFT基板还包括设置在像素电极18与前级栅极线2重叠区域上的存储电容20，连接到栅极线2的栅极焊盘部分26，以及连接到数据线4的数据焊盘部分34。
TFT6响应从栅极线2提供的栅极信号将施加在相应数据线4上的像素信号充入像素电极18并且保持。为此，各TFT6包括连接到相应栅极线2的栅极8，连接到相应数据线4的源极10，连接到相应像素电极18的漏极12，以及与栅极8重叠的有源层14。有源层14与数据线4，下数据焊盘电极36和存储电极22重叠，并在同样与有源层14重叠的源极10和漏极12之间限定一沟道。在有源层14上形成一欧姆接触层48，并且与数据线4，源极10，漏极12，下数据焊盘电极36和存储电极22形成欧姆接触。
各像素电极18通过贯穿保护膜50形成的第一接触孔16连接到相应TFT6的漏极12。在工作中，在像素电极18与上基板(未示出)上包括的公共电极之间会产生一电场。液晶材料具有特殊的介电各向异性。由于存在电场，液晶材料内部的分子本身发生旋转，在TFT和滤色片基板之间垂直对准。这样，通过改变所施加的电场大小就能从像素区发射出从一光源(未示出)发射出的不同灰度级的光。
各存储电容20包括栅极线2，与栅极线2重叠的部分存储电极22，两个导体被栅极绝缘膜44，有源层14和欧姆接触层48隔开。像素电极18通过贯穿保护膜50形成的第二接触孔24连接到存储电极22。按照上述结构，存储电容20能使充入像素电极18的像素信号一直保持到对像素电极18充入下一像素信号。
各栅极线2通过相应的栅极焊盘部分26连接到栅极驱动器(未示出)。相应的栅极焊盘部分26由下栅极焊盘电极28和上栅极焊盘电极32组成。下栅极焊盘电极28是栅极线2的延伸，并且通过贯穿栅极绝缘膜44和保护膜50形成的第三接触孔30连接到上栅极焊盘电极32。
各数据线4通过相应的数据焊盘部分34连接到数据驱动器(未示出)。数据焊盘部分34由下数据焊盘电极36和上数据焊盘电极40组成。下数据焊盘电极36是数据线4的延伸，并且通过贯穿保护膜50形成的第四接触孔38连接到上数据焊盘电极40。
以下要具体参照图3A到图3D详细描述按照现有技术的四轮掩模工序的具有上述结构的TFT的一种制造方法。
参见图3A，在下基板42上用第一掩模工序形成包括栅极线2，栅极8和下栅极焊盘电极28的栅极金属图案。
具体地说，在下基板42的整个表面上用溅射等淀积技术形成栅极金属层。栅极金属层由单层或双层结构的铬(Cr)、钼(Mo)或铝族金属等等构成。然后用光刻和蚀刻技术配合着重叠的第一掩模图案对栅极金属层构图，形成上述的栅极金属图案。
参见图3B，栅极绝缘膜44覆盖在下基板42的整个表面和栅极金属图案上面。在第二掩模工序中，在栅极绝缘膜44上形成半导体图案和数据金属图案。半导体图案包括有源层14和欧姆接触层48。数据金属图案包括数据线4，源极10，漏极12，下数据焊盘电极36和存储电极22。
具体地说，利用诸如等离子体增强化学汽相淀积(PECVD)和溅射等淀积技术在下基板32的表面和栅极金属图案上依次形成栅极绝缘膜44，第一和第二半导体层，以及数据金属层。典型的栅极绝缘膜44包括诸如氮化硅(SiNx)或氧化硅(SiOx)等无机绝缘材料。用第一半导体层形成的典型的有源层14包括无掺杂非晶硅。用第二半导体层形成的典型的欧姆接触层48包括N型或P型掺杂的非晶硅。典型的数据金属层包括钼(Mo)、钛(Ti)和钽(Ta)。
然后在数据金属层上面形成一光刻胶膜并采用第二掩模图案用光刻方法构图。具体形成的第二掩模在对应着此后形成的TFT的沟道区域有一作为衍射曝光掩模的衍射曝光区域。在通过第二掩模图案曝光并且显影时产生一光刻胶图案，在对应着沟道部分留下的一部分光刻胶膜具有比沟道区域以外剩余区域内的那部分光刻胶膜降低的高度。
接着用光刻胶图案按湿蚀刻法对数据金属层构图，并且形成上述数据金属图案(即数据线4，源极10，漏极12，以及存储电极22)，源极和漏极10和12在对应着沟道区域的区域内彼此连接。接着用光刻胶图案作为掩模按干蚀刻法依次对第一和第二半导体层构图，形成有源层14和欧姆接触层48。
在形成有源层14和欧姆接触层48之后，采用灰化工序从对应着沟道区域的区域上去除高度比较低的那部分光刻胶。在执行灰化工序的过程中，沟道区域以外区域内的那部分比较厚的光刻胶变薄但仍然保留。然后用光刻胶图案作为掩模按干蚀刻法蚀刻掉这部分数据金属层和设置在沟道部分的欧姆接触层48。这样就暴露出沟道区域内的有源层14，将源极10与漏极12断开，并且用剥离工序去除剩余的光刻胶图案。
参见图3C，在包括栅极绝缘图案44，数据金属图案和有源层14的下基板42的整个表面上面涂覆保护膜50。在第三掩模工序中分别形成贯穿保护膜50和栅极绝缘膜44的第一到第四接触孔16，24，30和38。
具体地说，在包括栅极绝缘膜44，数据金属图案和有源层14的下基板42的整个表面上用诸如等离子体增强化学汽相淀积(PECVD)等淀积技术形成保护膜50。典型的保护膜50包括无机绝缘材料例如是氮化硅(SiNx)或氧化硅(SiOx)，或是一种有机绝缘材料，例如是具有小介电常数的丙烯酸有机化合物，BCB(苯并环丁烯)，或是PFCB(全氟环丁烷)等等。然后在保护膜50上面设置第三掩模图案，并且用光刻和蚀刻工序构图，从而限定第一到第四接触孔16，24，30和38。
形成的第一接触孔16贯穿保护膜50暴露出漏极12，形成的第二接触孔24贯穿保护膜50暴露出存储电极22，  形成的第三接触孔30贯穿保护膜50和栅极绝缘膜44暴露出下栅极焊盘电极28，而形成的第四接触孔38贯穿保护膜50暴露出下数据焊盘电极36。
参见图3D，在保护膜50上用第四掩模工序形成包括像素电极18，上栅极焊盘电极32和上数据焊盘电极40的透明导电图案。
具体地说，在保护膜50的整个表面上和第一到第四接触孔16，24，30和38内用溅射等淀积技术涂覆透明导电材料。典型的透明导电材料包括铟锡氧化物(ITO)，氧化锡(TO)，铟锌氧化物(IZO)或是铟锡锌氧化物(ITZO)。在第四掩模工序中，用光刻和蚀刻技术对透明导电材料构图，形成上述透明导电图案(即像素电极18，上栅极焊盘电极32和上数据焊盘电极40)。
这样，像素电极18通过第一接触孔16电连接到漏极12，同时通过第二接触孔24电连接到存储电极22。上栅极焊盘电极32通过第三接触孔30电连接到下栅极焊盘电极28，并且上数据焊盘电极40通过第四接触孔38电连接到下数据焊盘电极36。
尽管上述的TFT阵列基板采用优于以往的五轮掩模工序的四轮掩模工序形成，四轮掩模工序仍然比较复杂并且成本过高。因此总希望按照更加简单和低成本的工序制造TFT基板。
发明内容
本发明涉及到薄膜晶体管(TFT)基板及其制造方法，能够基本上克服因现有技术的局限和缺点而产生的一个或多个问题。
本发明的优点是提供了一种显示器件的TFT基板及其减少掩模工序数量的制造方法。
以下要说明本发明的附加特征和优点，有些内容可以从说明书中看出，或者是通过对本发明的实践来学习。采用说明书及其权利要求书和附图中具体描述的结构就能实现并达到本发明的目的和其他优点。
为了按照本发明的意图实现上述目的和其他优点，以下要具体和广泛地说明，一种显示器件的TFT基板包括栅极线；与栅极线交叉限定一像素区的数据线；栅极线和数据线之间的栅极绝缘膜；栅极线和数据线交叉点上的TFT，TFT包括连接到栅极线的栅极，连接到数据线的源极，面对源极的漏极，半导体图案，以及源极和漏极之间的沟道区；栅极线，数据线和TFT上的保护膜；限定在保护膜和栅极绝缘膜内的像素孔，像素孔设置在像素区内和像素区外；设置在像素区内的一部分像素孔内、并且接触到漏极侧面的像素电极；包括栅极线的第一部分，栅极线第一部分上面的第一上存储电极，以及栅极线第一部分和第一上存储电极之间的半导体层的第一存储电容；包括栅极线的第二部分，栅极线第二部分上面的第二上存储电极、并且接触到第一上存储电极侧面的第二存储电容，以及栅极线第二部分与第二上存储电极之间的栅极绝缘膜。
按照本发明的一方面，像素电极和第二上存储电极直接接触到保护膜。
按照本发明的另一方面，半导体层包括有源层和形成在沟道区以外的有源层上的欧姆接触层，有源层位于第二上存储电极和栅极绝缘膜之间。
按照本发明的再一方面，TFT基板还包括从栅极线延伸的下栅极焊盘电极；贯穿保护膜和栅极绝缘膜的第一接触孔，用第一接触孔暴露出下栅极焊盘电极；以及在接触孔内直接连接到保护膜的栅极焊盘部分，栅极焊盘部分包括在接触孔内接触到下栅极焊盘电极的上栅极焊盘电极。
按照本发明的又一方面，TFT基板还包括从数据线延伸的下数据焊盘电极；贯穿保护膜和下数据焊盘电极的第二接触孔；以及在第二接触孔内直接连接到保护膜的数据焊盘部分，数据焊盘部分包括在第二接触孔内接触到下数据焊盘电极表面的上数据焊盘电极。
按照本发明的另一方面，数据焊盘部分可以包括设置在下数据焊盘电极和栅极绝缘膜之间的欧姆接触层和有源层；第二接触孔可以沿着欧姆接触层延伸并至少是部分穿过有源层。延伸的第二接触孔还完全贯穿有源层并且暴露出栅极绝缘膜。
按照本发明的原理，制造显示器件的TFT基板的一种方法可以包括在一基板上形成栅极线和连接到栅极线的栅极；用一栅极绝缘膜覆盖栅极线和栅极；在栅极绝缘膜的预定区域上形成一半导体层；形成数据线，连接到数据线的源极，漏极，和第一上存储电极，数据线与栅极线交叉限定一像素区，沟道区上的漏极与源极被半导体层隔开，第一上存储电极与栅极线的第一部分重叠，并且栅极绝缘膜和半导体层处在第一上存储电极和栅极线的第一部分之间；在栅极线，数据线和TFT上面形成保护膜；像素孔设置在像素区内和像素区外，并且形成像素孔包括去除像素区外的一部分第一上存储电极；在设置在像素区内的那部分像素孔内形成像素电极，像素电极接触到漏极的侧面；并且形成从像素孔内的像素电极延伸并且接触到第一上存储电极侧面的第二上存储电极。
按照本发明的一方面，半导体层可以包括有源层和形成在沟道区以外的有源层上的欧姆接触层，有源层的上表面暴露在像素孔内。
按照本发明的再一方面，该方法还包括形成一从栅极线延伸的下栅极焊盘电极；形成一贯穿保护膜和栅极绝缘膜的第一接触孔，第一接触孔暴露出下栅极焊盘电极；并且形成一在第一接触孔内直接接触到保护膜的上栅极焊盘电极，上栅极焊盘电极接触到下栅极焊盘电极。
按照本发明的又一方面，该方法还包括形成从数据线延伸并与半导体层重叠的下数据焊盘电极；形成贯穿保护膜和下数据焊盘电极的第二接触孔；并且形成一在第二接触孔内直接接触到保护膜的上数据焊盘电极，上数据焊盘电极接触到下数据焊盘电极的侧面。
按照本发明的另一方面，可以通过在栅极绝缘膜上面形成有源层来形成第二接触孔；并在有源层上面形成一欧姆接触层，第二接触孔贯穿欧姆接触层和有源层延伸。
按照本发明的原理，制造显示器件的薄膜晶体管基板的一种方法可以包括在基板上形成栅极金属层；用栅极金属层形成栅极金属图案，栅极金属图案包括栅极线和栅极；在栅极金属图案上面淀积一栅极绝缘膜，一无掺杂非晶硅层，一掺杂非晶硅层和一数据金属层；形成数据金属图案，欧姆接触层和一有源层，数据金属图案包括数据线，源极，漏极和第一上存储电极，数据线与栅极线交叉限定一像素区，在一沟道部分用有源层将漏极与源极隔开，并且第一上存储电极与栅极线重叠；形成一在像素区内和像素区外贯穿栅极绝缘膜的像素孔，形成像素孔包括去除像素区外的一部分第一上存储电极；在像素区内的那部分像素孔内形成一像素电极，像素电极在像素孔内接触到漏极的侧面；并且形成从像素孔内的像素电极延伸并且接触到第一上存储电极侧面的第二存储电极。
按照本发明的再一方面，形成数据金属图案，欧姆接触层和有源层可以包括在数据金属层上形成光刻胶图案，光刻胶图案在沟道区外的第一部分具有第一厚度，光刻胶图案在沟道区内的第二部分具有小于第一厚度的第二厚度；用光刻胶图案对数据金属层，掺杂非晶硅层和无掺杂非晶硅层构图；使光刻胶图案灰化去除光刻胶图案的第二部分；用灰化的光刻胶图案作为掩模去除沟道区内的那部分数据金属图案和掺杂非晶硅层；并且去除灰化的光刻胶图案。
按照本发明的再一方面，形成像素电极可以包括在数据金属图案上面形成保护膜；在保护膜上面形成光刻胶图案，光刻胶图案暴露出像素区上和像素区外的那部分保护膜；用光刻胶图案作为掩模蚀刻保护膜和栅极绝缘膜的暴露部分形成像素孔；在光刻胶图案上面和像素孔内形成一透明导电材料；并且用提升方法去除光刻胶图案和光刻胶图案上的那部分透明导电膜，从而形成像素电极和第二上存储电极。
按照本发明的又一方面，可以通过对光刻胶图案暴露出的一部分漏极和一部分上存储电极进行蚀刻来形成像素孔。
按照本发明的另一方面，有源层的上面可以暴露在像素孔内。
按照本发明的再一方面，该方法还可以包括在形成像素孔的同时形成连接到栅极线的下栅极焊盘电极；形成贯穿保护膜和栅极绝缘膜暴露出下栅极焊盘电极的第一接触孔；并且形成在第一接触孔内接触到保护膜的上栅极焊盘电极，上栅极焊盘电极接触到下栅极焊盘电极。
按照本发明的又一方面，该方法还包括形成连接到数据线的下数据焊盘电极；形成贯穿保护膜和下数据焊盘电极的第二接触孔；并且形成直接接触到保护膜的上数据焊盘电极，上数据焊盘电极接触到下数据焊盘电极的侧面。
按照本发明的另一方面，该方法还包括形成与下数据焊盘电极重叠的无掺杂和掺杂的非晶硅层；并且形成第二接触孔，它贯穿至少一无掺杂和掺杂的非晶硅层的至少一部分。还可以形成完全贯穿无掺杂非晶硅层暴露出栅极绝缘膜的第二接触孔。
应该意识到以上对本发明的概述和下文的详细说明都是解释性的描述，都是为了进一步解释所要求保护的发明。
附图说明
所包括的用来便于理解本发明并且作为本申请一个组成部分的附图表示了本发明的实施例，连同说明书一起可用来解释本发明的原理。
在附图中：
图1的平面图表示用现有技术的四轮掩模工序制造的薄膜晶体管(TFT)基板；
图2表示沿图1中I-I’线提取的TFT基板的截面图；
图3A到图3D表示图2中TFT基板的一种制造方法；
图4表示现有技术的TFT基板的局部平面图；
图5表示图4中沿II-II’线提取的现有技术TFT基板的截面图；
图6表示按照本发明原理的TFT基板的平面图；
图7表示沿图6中III-III’，IV-IV’和V-V’线提取的TFT基板的截面图；
图8A和8B分别表示的平面和截面图说明按照本发明的原理制造TFT基板的方法中的第一掩模工序；
图9A和9B分别表示的平面和截面图大致说明按照本发明的原理制造TFT基板的方法中的第二掩模工序；
图10A到10D表示的截面图具体说明按照本发明的原理制造TFT基板的方法中的第二掩模工序；
图11A和11B分别表示的平面和截面图大致说明按照本发明的原理制造TFT基板的方法中的第三掩模工序；以及
图12A到12D表示的截面图具体说明按照本发明的原理制造TFT基板的方法中的第三掩模工序。
具体实施方式
以下要具体描述在附图中例举的本发明的实施例。
图4的平面图表示韩国专利申请2002-88323号中所述现有技术的TFT基板的一部分。图5表示沿图4中II-II’线提取的现有技术TFT基板的截面图。
参见图4和图5，现有技术的TFT基板包括设有TFT80的下基板88，TFT80包括连接到栅极线52的栅极54，连接到数据线58的源极60，连接到像素电极72并且被下面的有源层92中的沟道与源极60隔开的漏极62，以及形成在沟道70外的有源层92上并与源极和漏极60和62有欧姆接触的欧姆接触层94。
有源层92和欧姆接触层94重叠在栅极54和栅极线52上面，并且与源极60，漏极62，数据线58，数据焊盘64和上存储电极66重叠。
像素电极72设置在像素区内并连接到保护膜98所暴露出的一部分漏极62。
存储电容78包括上存储电极66，它与前级栅极线52的一部分重叠并被栅极绝缘膜90、有源层92以及欧姆接触层94与前级栅极线52隔开。上存储电极66连接到像素电极72。
栅极焊盘部分82包括从栅极线52延伸的下栅极焊盘电极56和连接到下栅极焊盘部分56的上栅极焊盘电极74。
数据焊盘部分84包括从数据线58延伸的下数据焊盘电极64和连接到下数据焊盘电极64的上数据焊盘电极76。
参照图4和5所述的TFT基板是按三轮掩模工序形成的。按照提升方法淀积透明导电材料(例如是用来形成像素电极72，上栅极焊盘电极74和上数据焊盘电极76的薄膜)可以将用来获得图4和5中所示TFT阵列基板的掩模工序的数量从四轮减少到三轮。第一掩模工序包括在下基板88上面形成栅极金属图案，栅极金属图案包括栅极线52，栅极54和下栅极焊盘电极56。第二掩模工序包括在栅极金属图案上面形成数据金属图案，数据金属图案包括源极60，漏极62，数据线58，下数据焊盘电极64和上存储电极66。第三掩模工序包括在保护膜88上面形成一掩模图案，用掩模图案作为掩模去除一部分保护膜98和栅极绝缘膜90(即构图)形成多个内部接触孔，在所得结构上面和接触孔内淀积一透明导电层，并且按提升方法去除掩模图案，用不是处于留在接触孔内及其侧面的掩模图案上的那部分透明导电层形成像素电极72，上栅极焊盘电极74和上数据焊盘电极76。
尽管可以将采用的掩模工序从四轮有益地减少到三轮，按照图4和5所述制造现有技术的TFT基板仍存在缺点，因为设置在形成于像素区上的接触孔内的像素电极72与设置于接触孔外和像素区外的上存储电极66之间有很大的高度差D1。另外，限定像素电极72所在的接触孔的侧壁是笔直的并且比较陡峭。大高度差和陡峭侧壁结构的综合作用会造成液晶材料难以对准，其害处是导致器件漏光。另外，上存储电极66与存储电容78内的前级栅极线52之间的距离很大，其害处是导致存储电容78的电容值很低，并且难以稳定维持像素电极72上的电荷。
为了克服这些缺点，按照本发明原理的TFT基板能够缩小像素电极的边沿与中心部分之间的阶梯差，基本上避免漏光并且提高存储电容的电容值。
图6表示按照本发明原理的TFT基板的平面图。图7表示图6中沿III-III’、IV-IV’和V-V’线提取的TFT基板的截面图。
参见图6和7，按照本发明用于LCD面板内的TFT基板可以包括彼此交叉形成在下基板142上限定多个像素区的栅极线102和数据线104；形成在栅极线102和数据线104之间的栅极绝缘膜144；栅极线102和数据线104交叉点上的薄膜晶体管106；以及设置在各个像素区内的像素电极。TFT基板还可以包括设置在上存储电极与前级栅极线102重叠的区域上的存储电容120，连接到各栅极线102的栅极焊盘部分126，以及连接到各数据线104的数据焊盘部分134。上存储电极连接到像素电极118。
TFT106响应提供给栅极线102的栅极信号将提供给相应数据线104的像素信号充入像素电极118并且维持。各TFT106包括连接到相应栅极线102的栅极108，连接到相应数据线104的源极110，以及连接到相应像素电极118的漏极112。各薄膜晶体管106还包括与栅极108重叠并被栅极绝缘图案144绝缘的有源层114。这样就能在源极110与漏极112之间的有源层114处形成一沟道。可以在有源层114上形成一欧姆接触层146，与数据线104，源极110和漏极112形成欧姆接触。另外，数据线104，下数据焊盘电极136和第一上存储电极122与有源层114和欧姆接触层146重叠。
按照本发明的原理，像素电极118充入由TFT106传递的像素信号，与滤色片基板(未示出)所包括的公共电极产生一电场。液晶材料具有特殊的介电各向异性。由于存在电场，液晶材料内部的分子本身发生旋转，在TFT基板和滤色片基板之间垂直对准。施加电场的大小决定了液晶分子的旋转程度。这样，通过改变所施加的电场大小能从像素区发射出从一光源(未示出)发射出的不同灰度级的光。
如上所述，栅极线102和数据线104的交叉点限定了像素区。按照本发明的原理，可以用构图的保护膜150和像素区内及像素区外的栅极绝缘膜144形成像素孔160。按照本发明的一方面，像素孔160的侧壁可以包括暴露出漏极112，有源层114，欧姆接触层146，栅极绝缘图案114，和第一上存储电极122的阶梯部。除了漏极112的侧面，有源层114的侧面，漏极112暴露出的有源层114的上面，第一上存储电极122的侧面，和栅极绝缘膜144的侧面之外，像素电极118还直接接触到像素孔160内构图的保护膜150。形成在像素孔160内并与像素区外的前级栅极线102重叠的第二上存储电极124接触到设置在像素区内的像素电极118。按照本发明的一方面，第二上存储电极124直接接触到像素孔160暴露出的第一上存储电极122的侧面和第一上存储电极122暴露出的有源层114的上部。
本发明的存储电容120包括下存储电极(即前级栅极线102的一部分)，第一存储电容C1，和第二存储电容C2，第二存储电容C2并联连接到第一存储电容C1。按照本发明的一方面，第一存储电容C1包括下存储电极与第一上存储电极122重叠的第一部分，用栅极绝缘膜144，有源层114和欧姆接触层146将第一上存储电极122与下存储电极的第一部分隔开。按照本发明的另一方面，第二存储电容C2包括下存储电极与第二上存储电极124重叠的第二部分，用栅极绝缘膜144将第二上存储电极124与下存储电极的第二部分并且最好是有源层114的一部分隔开。
由于第二存储电容C2的上、下电极之间的距离小于第一存储电容C1的上、下电极之间的距离，第二存储电容C2的电容大于第一存储电容C1的电容值。其结果是，由并联连接的第一和第二存储电容C1和C2构成的存储电容120的总电容是C1+C2。可以使这一总电容大于图4和5中所示存储电容78的电容。这样就能比像素电极72更加稳定地维持像素电极118中的电荷。
另外，由于像素孔160的侧壁结构是阶梯形，像素区上的像素孔160内的像素电极118与像素区外的像素孔160内的第二上存储电极124之间的高度差D2比较小。这样就能基本上解决以上参照图4和5所述的液晶对准问题，避免制成的器件出现漏光缺陷。
栅极线102通过栅极焊盘部分126连接到栅极驱动器(未示出)。按照本发明的一方面，栅极焊盘部分126包括连接到上栅极焊盘电极132的下栅极焊盘电极128。按照本发明的另一方面，从栅极线102上延伸出下栅极焊盘电极128。按照本发明的再一方面，上栅极焊盘电极132通过贯穿构图的保护膜150和栅极绝缘膜144形成的第一接触孔130连接到下栅极焊盘电极128。
数据线104通过数据焊盘部分134连接到数据驱动器(未示出)。按照本发明的一方面，数据焊盘部分134包括连接到上数据焊盘电极140的下数据焊盘电极136。按照本发明的另一方面，从数据线104上延伸出下数据焊盘电极136。按照本发明的再一方面，上数据焊盘电极140通过贯穿构图的保护膜150形成的第二接触孔138连接到下数据焊盘电极136侧面。按照本发明的另一方面，第二接触孔138延伸通过下数据焊盘电极136。按照本发明的再一方面，第二接触孔138延伸通过欧姆接触层146。按照本发明的又一方面，第二接触孔138至少是部分延伸通过有源层114。按照本发明的再一方面，第二接触孔132暴露出至少一部分栅极绝缘膜144。
按照本发明的原理，可以按照提升方法用透明导电图案集中形成像素电极118，第二上存储电极124，上栅极焊盘电极132，和上数据焊盘电极140，可以在用来形成构图的保护膜150和栅极绝缘膜144的光刻胶图案上面淀积透明导电层(即用来形成透明导电图案的层)，然后将光刻胶图案提升。这样就形成直接接触到保护膜150且不会与其上表面重叠的透明导电图案。
图8A和8B分别表示的平面和截面图说明按照本发明的原理制造TFT基板的方法中的第一掩模工序。
参见图8A和8B，按第一掩模工序在下基板142上形成栅极金属图案。按照本发明的一方面，栅极金属图案包括栅极线102，连接到栅极线102的栅极108，以及下栅极焊盘电极128。
按照本发明的原理，用诸如溅射等淀积技术在下基板142上面淀积一栅极金属层来形成栅极金属图案。然后用光刻术对栅极金属层构图并用第一掩模蚀刻形成所述的栅极金属图案。按照本发明的一方面，栅极金属可以包括的材料有Cr，MoW，Cr/Al，Cu，Al(Nd)，Mo/Al，Mo/Al(Nd)或Cr/Al(Nd)等等及其组合。
图9A和9B分别表示的平面和截面图大致说明按照本发明的原理制造TFT基板的方法中的第二掩模工序。
参见图9A和9B，可以按第二掩模工序在下基板142和栅极金属图案上形成栅极绝缘膜144A，由有源层114和欧姆接触层146构成的半导体图案，以及由数据线104，源极110，漏极112，下数据焊盘电极136，和第一上存储电极122构成的数据金属图案。
图10A到10D表示的截面图具体说明按照本发明的原理制造TFT基板的方法中的第二掩模工序。
参见图10A，可以在下基板142和栅极金属图案上面形成栅极绝缘膜144A。按照本发明的一方面，可以按照PECVD，溅射等淀积技术形成栅极绝缘膜144A。按照本发明的另一方面，栅极金属膜144A可以包括氮化硅(SiNx)或氧化硅(SiOx)等无机绝缘材料。
接着在栅极绝缘层144A上依次形成第一半导体层114A，第二半导体层146A和数据金属层105。按照本发明的一方面，按照PECVD，溅射等淀积技术形成第一和第二半导体层144A和146A。按照本发明的另一方面，第一半导体层114A包括非掺杂的非晶硅。按照本发明的再一方面，第二半导体层146A包括n+非晶硅。按照本发明的又一方面，数据金属层105包括的金属有Mo，Cu，Al，Cr等等及其组合，按照干蚀刻法工序，它们相对于构图的保护膜150具有适当的蚀刻选择性。
然后可以在数据金属层105的整个表面上形成第一光刻胶膜并且用第二掩模图案依次进行光刻构图。按照本发明的原理，第二掩模图案可以是一局部曝光掩模。例如，第二掩模图案可以包括用适当透明材料形成的掩模基板，多个屏蔽区和一个局部曝光区(例如是衍射区或透射反射区)。应该注意到掩模上没有包含屏蔽或局部曝光区的区域是曝光区。
接着利用第二掩模图案通过曝光和局部曝光区使第一光刻胶膜选择曝光并且显影，产生的第一光刻胶图案148在设置在后续形成的包括栅极108的TFT的沟道区内的屏蔽和局部曝光区之间具有一阶梯差。这样就能使沟道区内的光刻胶图案高度低于沟道区外的光刻胶图案高度。
参见图10B，用第一光刻胶图案148作为掩模按湿蚀刻技术对数据金属层105构图，形成上述数据金属图案(即数据线104，源极110，漏极110，第一上存储电极122，和下数据焊盘电极136)，源极和漏极108和110在沟道区内彼此连接，并且第一上存储电极122与栅极线102重叠。
接着用第一光刻胶图案作为掩模按干蚀刻工序对第一和第二接触层114A和146A构图，分别形成有源层114和欧姆接触层146。按照本发明的一方面，构图可以包括去除与数据金属图案没有重叠的那部分有源层114A和欧姆接触层146A。
在形成有源层114和欧姆接触层146之后，可以按灰化工序用氧(O2)等离子体去除第一光刻胶图案148上高度比较低的那一部分(即第一光刻胶图案148设置在沟道区内的那一部分)。在执行灰化工序时，第一光刻胶图案148上比较厚的部分(即第一光刻胶图案148设置在沟道区外的那一部分)变薄但是仍然保留。
参见图10C，按蚀刻工序用变薄的第一光刻胶图案148作为掩模去除沟道区内的那部分数据金属图案和欧姆接触层146。这样就能暴露出沟道区内的有源层114并且使源极110从漏极112上断开。参见图10D，然后用剥离工序去除剩下的第一光刻胶图案148。
图11A和11B分别表示的平面和截面图大致说明按照本发明的原理制造TFT基板的方法中的第三掩模工序。
参见图11A和11B，按第三掩模工序形成构图的保护膜150，栅极绝缘图案144，上述透明导电图案和上数据焊盘电极140。按照本发明的原理，透明导电图案直接接触到构图的保护膜150，但是不会与其上表面重叠。
图12A到12D表示的截面图具体说明按照本发明的原理制造TFT基板的方法中的第三掩模工序。
参见图12A，可以在整个栅极绝缘膜144A和数据金属图案上面形成保护膜150。按照本发明的一方面，保护膜150包括一种无机绝缘材料例如是氮化硅(SiNx)或氧化硅(SiOx)及其组合，一种有机绝缘材料，例如是具有小介电常数的丙烯酸有机化合物，BCB(苯并环丁烯)，或是PFCB(全氟环丁烷)等等及其组合。
然后在保护膜150A的整个表面上形成第二光刻胶膜并且用第三掩模图案进行光刻构图。例如，第三掩模图案包括用适当透明材料制成的掩模基板，以及被多个曝光区隔开的多个屏蔽区。接着利用第三掩模图案通过曝光和局部曝光区使第二光刻胶膜选择曝光并且显影，产生第二光刻胶图案152。按照本发明的原理，第二光刻胶图案152暴露出基板在像素区内和像素区外的部分。这样，第二光刻胶图案152就暴露出漏极112与一部分前级栅极线102上面之间的那一部分保护膜层150A。
参见图12B，按干蚀刻工序用第二光刻胶图案152作为掩模去除被第二光刻胶图案152暴露出的那部分保护膜层150A和栅极绝缘膜144A(即构图)。按照本发明的一方面，还按干蚀刻法工序去除数据金属层的一部分(即漏极112，第二上存储电极122，和上数据焊盘电极136)等部分，还去除欧姆接触层146和有源层114。
干蚀刻法的结果分别形成构图的保护膜150，栅极绝缘图案144，以及像素及第一和第二接触孔160，130和138。按照本发明的一方面，局部蚀刻有源层114，并且通过构图分别暴露出有源层114在像素孔160和接触孔138内的上面和侧面。按照本发明的另一方面，完全蚀刻掉有源层114，通过构图分别暴露出栅极绝缘图案144在像素孔160和接触孔138内的上面和侧面。
仍然参见图12B，在最终要形成像素电极118的像素区内限定像素孔160。按照本发明的一方面，像素孔160暴露出基板142，和漏极112的侧面。按照本发明的另一方面，像素孔160从漏极112延伸到前级栅极线102上面的区域，暴露出第二上存储电极122的侧面。按照本发明的再一方面，像素电极118直接接触到像素孔160内的保护膜图案150。
第一接触孔130限定在栅极焊盘部分126上(即需要形成上栅极焊盘电极132的部分)，并且暴露出下栅极焊盘电极128。
第二接触孔138限定在数据焊盘部分134上(即需要形成上数据焊盘电极136的部分)，并且通过下数据焊盘电极136，欧姆接触层146和下数据焊盘电极136下面的有源层114形成，暴露出一部分有源层114。按照本发明的一方面，第二接触孔138延伸进入至少一部分有源层114。按照本发明的另一方面，延伸的第二接触孔138完全贯穿有源层114并且暴露出一部分栅极绝缘层144。
参见图12C，在TFT基板和第二光刻胶图案152上面形成透明导电材料154。按照本发明的一方面，按照溅射等淀积技术形成透明导电材料154。按照本发明的另一方面，透明导电材料154包括铟锡氧化物(ITO)，氧化锡(TO)，铟锌氧化物(IZO)，SnO2等等及其组合。
参见图12D，可以按提升工序同时去除第二光刻胶图案152和在其上形成的部分透明导电材料154，形成的透明导电图案包括像素电极118，第二上存储电极124，上栅极焊盘电极132和上数据焊盘电极140。透明导电图案直接接触到各自孔内构图的保护膜150，但是不会与其上表面部分重叠。
例如，像素电极118直接接触到漏极112的侧面。第二上存储电极124从像素电极118延伸到前级栅极线102并且直接接触到第一上存储电极122的侧面。第二上存储电极124仅仅接触到栅极绝缘膜144，或是接触到栅极绝缘膜144和一部分有源层114，以缩小相对于像素电极118的高度差。上栅极焊盘电极132通过第一接触孔130直接接触到下栅极焊盘电极128。上数据焊盘电极132通过第二接触孔138直接接触到下数据焊盘电极136。
如上所述，本发明的原理包括用来简化TFT基板制造工序的提升工序，这样能降低制造成本并提高TFT基板的产量。
其次可以缩小第二上存储电极124与像素孔160内的像素电极118之间的高度差，基本上消除对准缺陷，并且有助于解决漏光问题。
最后，本发明的存储电容包括彼此并联连接的第一和第二存储电容，为了提高存储电容的整体容量，并且稳定地维持充入像素电极的信号，第一和第二存储电容内的电极之间的距离不同。
显然，本领域的技术人员无需脱离本发明的原理和范围还能对本发明作出各种各样的修改和变更。因此，本发明的意图是要覆盖权利要求书及其等效物范围内的修改和变更。

Claims (21)

1.一种显示器件的薄膜晶体管(TFT)基板，包括：
栅极线；
与栅极线交叉限定一像素区的数据线；
栅极线和数据线之间的栅极绝缘膜；
栅极线和数据线交叉点上的TFT，TFT包括连接到栅极线的栅极，连接到数据线的源极，面对源极的漏极，栅极与源极和漏极之间的半导体图案，以及源极和漏极之间的沟道区；
位于栅极线、数据线和TFT上的保护膜；
限定在保护膜和栅极绝缘膜内的像素孔，像素孔设置在像素区内和像素区外；
设置在像素区内的部分像素孔内、并且接触到漏极侧面的像素电极；
第一存储电容，包括：
栅极线的第一部分；
栅极线第一部分上的第一上存储电极；以及
栅极线第一部分和第一上存储电极之间的栅极绝缘膜和半导体层；
第二存储电容，包括：
栅极线的第二部分；
栅极线第二部分上的第二上存储电极，其中的第二上存储电极接触到第一上存储电极的侧面；以及
栅极线第二部分与第二上存储电极之间的栅极绝缘膜。
2.按照权利要求1所述的薄膜晶体管基板，其特征在于，所述像素电极和第二上存储电极直接接触到保护膜。
3.按照权利要求2所述的薄膜晶体管基板，其特征在于，所述半导体层包括：
有源层；和
形成在沟道区以外的有源层上的欧姆接触层，
有源层位于第二上存储电极和栅极绝缘膜之间。
4.按照权利要求1所述的薄膜晶体管基板，其特征在于，还包括：
从栅极线延伸的下栅极焊盘电极；
贯穿保护膜和栅极绝缘膜的第一接触孔，用第一接触孔暴露出下栅极焊盘电极；以及
在第一接触孔内直接连接到保护膜的栅极焊盘部分，该栅极焊盘部分包括在第一接触孔内接触到下栅极焊盘电极的上栅极焊盘电极。
5.按照权利要求4所述的薄膜晶体管基板，其特征在于，还包括：
从数据线延伸的下数据焊盘电极；
贯穿保护膜和下数据焊盘电极的第二接触孔；以及
在第二接触孔内直接连接到保护膜的数据焊盘部分，该数据焊盘部分包括在第二接触孔内接触到下数据焊盘电极侧面的上数据焊盘电极。
6.按照权利要求5所述的薄膜晶体管基板，其特征在于，所述数据焊盘部分包括：
欧姆接触层；以及
设置在下数据焊盘电极和栅极绝缘膜之间的有源层，
第二接触孔延伸通过欧姆接触层并至少是部分穿过有源层。
7.按照权利要求6所述的薄膜晶体管基板，其特征在于，所述第二接触孔延伸通过有源层并且暴露出栅极绝缘膜。
8.一种显示器件的薄膜晶体管(TFT)基板的制造方法，包括：
在基板上形成栅极线和连接到栅极线的栅极；
用栅极绝缘膜覆盖栅极线和栅极；
在栅极绝缘膜的预定区域上形成半导体层；
形成数据线，连接到数据线的源极，漏极和第一上存储电极，数据线与栅极线交叉限定一像素区，沟道区上的漏极与源极被半导体层隔开，第一上存储电极与栅极线的第一部分重叠，并且栅极绝缘膜和半导体层处在第一上存储电极和栅极线的第一部分之间；
在栅极线、数据线和TFT上形成保护膜；
形成贯穿保护膜和栅极绝缘膜的像素孔，该像素孔设置在像素区内和像素区外，并且形成像素孔包括去除像素区外的一部分第一上存储电极；
在设置在像素区内的部分像素孔内形成像素电极，所述像素电极接触到漏极的侧面；并且
形成从像素区内的像素孔延伸并且接触到第一上存储电极侧面的第二上存储电极。
9.按照权利要求8所述的方法，其特征在于，所述形成半导体层包括：
在栅极绝缘膜上形成有源层；并且
在沟道区外的有源层上形成欧姆接触层，
有源层的上表面暴露在像素孔内。
10.按照权利要求8所述的方法，其特征在于，还包括：
形成一从栅极线延伸的下栅极焊盘电极；
形成一贯穿保护膜和栅极绝缘膜的第一接触孔，所述第一接触孔暴露出下栅极焊盘电极；并且
形成一在第一接触孔内直接接触到保护膜的上栅极焊盘电极，所述上栅极焊盘电极接触到下栅极焊盘电极。
11.按照权利要求8所述的方法，其特征在于，还包括：
形成从数据线延伸并与半导体层重叠的下数据焊盘电极；
形成贯穿保护膜和下数据焊盘电极的第二接触孔；并且
形成一在第二接触孔内直接接触到保护膜的上数据焊盘电极，该上数据焊盘电极接触到下数据焊盘电极的侧面。
12.按照权利要求11所述的方法，其特征在于，所述形成第二接触孔包括：
在栅极绝缘膜上形成有源层；并
在有源层上形成欧姆接触层，
第二接触孔贯穿欧姆接触层和有源层延伸。
13.一种显示器件的薄膜晶体管(TFT)基板的制造方法，包括：
在基板上形成栅极金属层；
用栅极金属层形成栅极金属图案，该栅极金属图案包括栅极线和栅极：
在栅极金属图案上淀积栅极绝缘膜、非掺杂非晶硅层、掺杂非晶硅层和数据金属层；
形成数据金属图案、欧姆接触层和有源层，该数据金属图案包括数据线，源极，漏极和第一上存储电极，数据线与栅极线交叉限定一像素区，漏极与源极由有源层形成的沟道区隔开，并且第一上存储电极与栅极线重叠；
形成一在像素区内和像素区外贯穿栅极绝缘膜的像素孔，形成像素孔包括去除像素区外的部分第一上存储电极；
在像素区内的部分像素孔内形成像素电极，像素电极在像素孔内接触到漏极的侧面；并且
形成从像素孔内的像素电极延伸并且接触到第一上存储电极侧面的第二上存储电极。
14.按照权利要求13所述的方法，其特征在于，所述形成数据金属图案，欧姆接触层和有源层包括：
在数据金属层上形成光刻胶图案，光刻胶图案在沟道区外的第一部分具有第一厚度，光刻胶图案在沟道区内的第二部分具有小于第一厚度的第二厚度；
用光刻胶图案对数据金属层、掺杂非晶硅层和非掺杂非晶硅层构图；
使光刻胶图案灰化去除光刻胶图案的第二部分；
用灰化的光刻胶图案作为掩模去除沟道区内的那部分数据金属图案和掺杂非晶硅层；并且
去除灰化的光刻胶图案。
15.按照权利要求14所述的方法，其特征在于，形成像素电极包括：
在数据金属图案上形成保护膜；
在保护膜上形成光刻胶图案，光刻胶图案暴露出像素区上和像素区外的那部分保护膜；
用光刻胶图案作为掩模蚀刻保护膜和栅极绝缘膜的暴露部分形成像素孔；
在光刻胶图案上和像素孔内形成透明导电材料；并且
用提升法去除光刻胶图案和光刻胶图案上的那部分透明导电薄膜，从而形成像素电极和第二上存储电极。
16.按照权利要求15所述的方法，其特征在于，形成像素孔包括：
对光刻胶图案暴露出的部分漏极和部分第一上存储电极进行蚀刻。
17.按照权利要求16所述的方法，其特征在于，形成像素孔包括在像素孔内暴露出有源层的上表面。
18.按照权利要求13所述的方法，其特征在于，还包括：
形成连接到栅极线的下栅极焊盘电极；
在形成像素孔的同时形成贯穿保护膜和栅极绝缘膜暴露出下栅极焊盘电极的第一接触孔；并且
形成在第一接触孔内接触到保护膜的上栅极焊盘电极，该上栅极焊盘电极接触到下栅极焊盘电极。
19.按照权利要求13所述的方法，其特征在于，还包括：
形成连接到数据线的下数据焊盘电极；
形成贯穿保护膜和下数据焊盘电极的第二接触孔；并且
形成直接接触到保护膜的上数据焊盘电极，该上数据焊盘电极接触到下数据焊盘电极的侧面。
20.按照权利要求19所述的方法，其特征在于，还包括：
形成与下数据焊盘电极重叠的非掺杂和掺杂的非晶硅层；并且
形成第二接触孔，贯穿至少一非掺杂和掺杂的非晶硅层的至少一部分。
21.按照权利要求20所述的方法，其特征在于，还包括形成完全贯穿非掺杂非晶硅层暴露出栅极绝缘膜的第二接触孔。
CNB2004100837027A 2003-10-14 2004-10-14 显示器件的薄膜晶体管基板及其制造方法 Expired - Fee Related CN1312524C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020030071504A KR100556702B1 (ko) 2003-10-14 2003-10-14 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR1020030071504 2003-10-14
KR10-2003-0071504 2003-10-14

Publications (2)

Publication Number Publication Date
CN1610110A CN1610110A (zh) 2005-04-27
CN1312524C true CN1312524C (zh) 2007-04-25

Family

ID=34420661

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100837027A Expired - Fee Related CN1312524C (zh) 2003-10-14 2004-10-14 显示器件的薄膜晶体管基板及其制造方法

Country Status (4)

Country Link
US (2) US7205571B2 (zh)
JP (1) JP4173851B2 (zh)
KR (1) KR100556702B1 (zh)
CN (1) CN1312524C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244034A (zh) * 2010-05-14 2011-11-16 北京京东方光电科技有限公司 阵列基板及其制造方法
CN102543861A (zh) * 2010-12-17 2012-07-04 奇美电子股份有限公司 阵列基板的形成方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7316784B2 (en) * 2003-02-10 2008-01-08 Lg.Philips Lcd Co., Ltd. Method of patterning transparent conductive film, thin film transistor substrate using the same and fabricating method thereof
KR100663624B1 (ko) * 2004-04-29 2007-01-02 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR101121620B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100654569B1 (ko) * 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
TWI287869B (en) * 2005-02-16 2007-10-01 Hannstar Display Corp Structure and manufacturing method of imager array unit
KR20070001647A (ko) 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 반사투과형 액정 표시 장치 및 그 제조 방법
KR101165849B1 (ko) * 2005-06-30 2012-07-13 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100919636B1 (ko) * 2005-06-30 2009-09-30 엘지디스플레이 주식회사 리프트 오프를 이용한 패턴 형성 방법과 이를 이용한액정표시장치용 어레이 기판의 제조방법
KR101171056B1 (ko) * 2005-08-16 2012-08-03 삼성전자주식회사 액정 표시 장치
KR101216171B1 (ko) 2005-09-12 2012-12-28 엘지디스플레이 주식회사 표시장치와 그 제조방법
KR20070070806A (ko) * 2005-12-29 2007-07-04 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101263196B1 (ko) 2006-01-02 2013-05-10 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101261450B1 (ko) * 2006-02-06 2013-05-10 삼성디스플레이 주식회사 액정 표시 장치와 그 제조 방법
KR101263193B1 (ko) * 2006-05-02 2013-05-10 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 표시 기판
TWI352430B (en) 2006-10-14 2011-11-11 Au Optronics Corp Lcd tft array substrate and fabricating method the
CN101187765B (zh) * 2006-11-21 2010-07-21 友达光电股份有限公司 液晶显示器的薄膜晶体管阵列基板及其制造方法
CN100452304C (zh) * 2007-01-17 2009-01-14 友达光电股份有限公司 薄膜晶体管的制造方法及液晶显示器用的下基板
KR101421166B1 (ko) * 2007-03-02 2014-07-18 엘지디스플레이 주식회사 액정표시장치의 제조방법
CN101364603A (zh) * 2007-08-10 2009-02-11 北京京东方光电科技有限公司 一种tft阵列基板结构及其制造方法
KR20100035318A (ko) * 2008-09-26 2010-04-05 삼성전자주식회사 액정 표시 장치
JP2010135384A (ja) * 2008-12-02 2010-06-17 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置
TW201039034A (en) * 2009-04-27 2010-11-01 Chunghwa Picture Tubes Ltd Pixel structure and the method of forming the same
WO2011033911A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102034751B (zh) * 2009-09-24 2013-09-04 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR101807848B1 (ko) 2010-08-17 2017-12-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI438539B (zh) 2010-12-16 2014-05-21 Innolux Corp 陣列基板的形成方法
US8329518B1 (en) * 2011-08-11 2012-12-11 Shenzhen China Star Optoelectronics Technology Co., Ltd. Methods for manufacturing thin film transistor array substrate and display panel
US10048551B2 (en) * 2012-01-11 2018-08-14 Sharp Kabushiki Kaisha Semiconductor device, display device, and semiconductor device manufacturing method
KR101444777B1 (ko) 2012-08-10 2014-09-26 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법
KR101987384B1 (ko) * 2012-11-23 2019-06-11 엘지디스플레이 주식회사 표시장치
KR102207063B1 (ko) * 2012-12-12 2021-01-25 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
TWI523239B (zh) * 2013-05-31 2016-02-21 國立交通大學 薄膜電晶體及其製作方法
CN105452949B (zh) * 2013-08-07 2019-02-19 夏普株式会社 半导体装置、显示装置和半导体装置的制造方法
KR102124025B1 (ko) * 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
CN103811502A (zh) * 2014-02-17 2014-05-21 北京京东方光电科技有限公司 阵列基板、阵列基板的制备方法、显示装置
CN104538394B (zh) * 2014-12-31 2019-02-12 深圳市华星光电技术有限公司 阵列基板、显示装置及阵列基板的制备方法
CN105446027A (zh) * 2015-12-28 2016-03-30 深圳市华星光电技术有限公司 液晶显示面板的像素构造及其制作方法
JP6663249B2 (ja) * 2016-02-26 2020-03-11 株式会社ジャパンディスプレイ 表示装置
CN110571226B (zh) * 2019-09-05 2021-03-16 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517341A (en) * 1992-06-01 1996-05-14 Samsung Electronics Co., Ltd. Liquid crystal display with TFT and capacitor electrodes with redundant connection
US5546205A (en) * 1993-05-25 1996-08-13 Nec Corporation Active matrix liquid crystal display panel having compensating capacitor provided without lowering pixel aperture ratio
CN1363920A (zh) * 2000-12-30 2002-08-14 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695299B1 (ko) * 2000-05-12 2007-03-14 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100801153B1 (ko) * 2001-12-31 2008-02-05 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100476366B1 (ko) * 2002-04-17 2005-03-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101198819B1 (ko) * 2003-06-25 2012-11-07 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 그 제조방법
KR100556701B1 (ko) * 2003-10-14 2006-03-07 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517341A (en) * 1992-06-01 1996-05-14 Samsung Electronics Co., Ltd. Liquid crystal display with TFT and capacitor electrodes with redundant connection
US5546205A (en) * 1993-05-25 1996-08-13 Nec Corporation Active matrix liquid crystal display panel having compensating capacitor provided without lowering pixel aperture ratio
CN1363920A (zh) * 2000-12-30 2002-08-14 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244034A (zh) * 2010-05-14 2011-11-16 北京京东方光电科技有限公司 阵列基板及其制造方法
CN102244034B (zh) * 2010-05-14 2014-02-19 北京京东方光电科技有限公司 阵列基板及其制造方法
CN102543861A (zh) * 2010-12-17 2012-07-04 奇美电子股份有限公司 阵列基板的形成方法
CN102543861B (zh) * 2010-12-17 2014-12-31 群创光电股份有限公司 阵列基板的形成方法

Also Published As

Publication number Publication date
KR100556702B1 (ko) 2006-03-07
JP2005122182A (ja) 2005-05-12
US7488632B2 (en) 2009-02-10
US7205571B2 (en) 2007-04-17
US20050077523A1 (en) 2005-04-14
US20070164331A1 (en) 2007-07-19
CN1610110A (zh) 2005-04-27
KR20050036049A (ko) 2005-04-20
JP4173851B2 (ja) 2008-10-29

Similar Documents

Publication Publication Date Title
CN1312524C (zh) 显示器件的薄膜晶体管基板及其制造方法
CN100421020C (zh) 液晶显示器件及其制造方法
CN100407036C (zh) 液晶显示装置及其制造方法
CN100444013C (zh) 液晶显示器件及其制造方法
CN100435015C (zh) 液晶显示器件及其制造方法
CN100514169C (zh) 液晶显示器件及其制造方法
US7916229B2 (en) Liquid crystal display device and method for fabricating the same
CN100397223C (zh) 液晶显示器件及其制作方法
JPH1041519A (ja) 液晶表示装置の製造方法及びその製造方法による液晶表示装置
KR20130054780A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR19990003712A (ko) 초고개구율 액정 표시 소자 및 그의 제조방법
KR20040095045A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN102466934A (zh) 高透光率面内切换模式液晶显示设备及其制造方法
JP2003241687A (ja) 薄膜トランジスタ装置及びその製造方法
CN100447643C (zh) 薄膜晶体管基板及其制造方法
CN1987643A (zh) 光掩模以及使用光掩模制造液晶显示器件阵列基板的方法
WO2014187113A1 (zh) 阵列基板及制备方法、显示装置
CN111223815B (zh) 薄膜晶体管阵列基板及其制作方法
KR100322968B1 (ko) 프린지 필드 구동 액정 표시 장치의 제조방법
CN102096255A (zh) 液晶显示设备的阵列基板及其制造方法
CN102087449A (zh) 液晶显示设备的阵列基板和制造该阵列基板的方法
CN108873526B (zh) 阵列基板及其制造方法、显示装置
CN103137555B (zh) 薄膜晶体管液晶显示器件及其制造方法
US20020038893A1 (en) Thin film transistor flat display
CN100464235C (zh) 液晶显示器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: LG DISPLAY CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Seoul, South Kerean

Patentee after: LG DISPLAY Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG.Philips LCD Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070425

Termination date: 20211014