CN1606125A - 薄膜晶体管阵列基板的制造方法 - Google Patents

薄膜晶体管阵列基板的制造方法 Download PDF

Info

Publication number
CN1606125A
CN1606125A CNA2004100705314A CN200410070531A CN1606125A CN 1606125 A CN1606125 A CN 1606125A CN A2004100705314 A CNA2004100705314 A CN A2004100705314A CN 200410070531 A CN200410070531 A CN 200410070531A CN 1606125 A CN1606125 A CN 1606125A
Authority
CN
China
Prior art keywords
pattern
passivating film
electrode
gate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100705314A
Other languages
English (en)
Other versions
CN1326201C (zh
Inventor
柳洵城
赵兴烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1606125A publication Critical patent/CN1606125A/zh
Application granted granted Critical
Publication of CN1326201C publication Critical patent/CN1326201C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种薄膜晶体管阵列基板的制造方法，能够简化基板结构和制造工艺。薄膜晶体管阵列基板的制造方法，包括如下步骤：在基板上形成栅极图案；在具有栅极图案的所述基板上形成栅极绝缘膜；形成源极/漏极图案和半导体图案；在所述基板的整个表面上形成钝化膜以保护薄膜晶体管；在所述钝化膜上形成光刻胶图案；用所述光刻胶图案对所述钝化膜构图以形成钝化膜图案，钝化膜图案的线宽窄于光刻胶图案的线宽；形成透明电极图案，所述透明电极图案从钝化膜图案的侧平面延伸并形成于不包括钝化膜图案的区域。

Description

薄膜晶体管阵列基板的制造方法
本申请要求享有2003年10月10日递交的韩国专利申请No.P2003-70698的权益，该申请在此引用以作参考。
技术领域
本发明涉及一种薄膜晶体管阵列基板的制造方法。更具体而言，是涉及一种可以减少掩模工序数量的薄膜晶体管阵列基板的制造方法。
背景技术
通常，液晶显示器件通过电场调节液晶材料的透射比显示画面。因此，液晶显示器件包括内部以矩阵形式排列的液晶单元的液晶显示板，以及用于驱动液晶显示板的驱动电路。
液晶显示板包括相对设置的薄膜晶体管阵列基板以及滤色片阵列基板。两基板通过衬垫料隔开以形成固定的盒间隙，在盒间隙中填充液晶。
薄膜晶体管阵列基板包括栅极线和数据线，作为开关装置形成在每条栅极线与数据线的交叉处的薄膜晶体管；与由一单位液晶单元形成的薄膜晶体管相连的像素电极；以及设置在薄膜晶体管和像素电极两者之上的定向膜。栅极线和数据线通过各焊盘部分接收从驱动电路传来的信号。薄膜晶体管响应施加到栅极线的扫描信号，向像素电极施加一提供给数据线的像素电压信号。
滤色片阵列基板包括由一单位液晶单元形成的滤色片，用于反射外部光以及分隔各滤色片的黑色矩阵，一向液晶单元提供基准电压的公共电极以及覆盖在它们上面的定向膜。
液晶显示板通过将分别制成的薄膜晶体管阵列基板和滤色片基板粘接，在两基板之间注入液晶材料，并将两基板密封使液晶材料存留其中而制成。
在这种液晶显示器件中，薄膜晶体管阵列基板的制造需要半导体工艺以及大量掩模工艺。复杂的制造工艺是使液晶显示板的制造成本升高的重要因素。为了解决这一问题，薄膜晶体管的开发向减少掩模工序数量的方向发展。这是因为在掩模工艺中包括大量诸如薄膜淀积、清洗、照相平板印刷、蚀刻、光刻胶剥离及检测工艺等。最近，出现了一种引人关注的四轮掩模工艺，这是一种由现有的标准五轮掩模工艺减少一次掩模处理发展而来的。
图1为采用四轮掩模工艺的薄膜晶体管阵列基板的平面图。图2为沿图1中I-I’线提取的薄膜晶体管阵列基板的截面图。
如图1和图2所示，薄膜晶体管阵列基板包括：在下基板42上相交的栅极线2和数据线4，它们之间有一栅极绝缘膜；在每一交叉点处形成的薄膜晶体管6以及以交叉方式设置的形成在液晶单元区域的像素电极18。此外，薄膜晶体管阵列基板还包括一形成于像素电极18与前级栅极线2交叠部分的存储电容20；连接到栅极线2的栅极焊盘部分26和连接到数据线4的数据焊盘部分34。
薄膜晶体管6包括连接到栅极线2的栅极8、连接到数据线4的源极10、与像素电极18相连的漏极12以及半导体图案47的有源层14，其在源极10和漏极12之间限定了沟道并与栅极8交叠。有源层14与下数据焊盘电极36、存储电容22、数据线4、源极10、漏极12以及源极10和漏极12之间限定的沟道部分相交叠。下数据焊盘电极36、存储电容22、数据线4、源极10、漏极12和形成欧姆接触的半导体图案47的欧姆接触层48进一步在有源层14上形成。薄膜晶体管6响应提供给栅极线2的栅极信号，通过向数据线4提供的像素电压信号给像素电极18充电。
像素电极18通过穿过钝化膜50的第一接触孔16连接到薄膜晶体管6的漏极12。像素电极18与形成于上基板上的公共电极(未示出)在施加的像素电压作用下产生电势差。在此电势差的作用下，在薄膜晶体管基板和上基板间的液晶材料因介电各向异性而发生旋转，使得来自光源(未示出)的入射光通过像素电极18传送到上基板。
存储电容20包括一前级栅极线2；与前级栅极线交叠的存储电极22，且在其间设有栅极绝缘膜44、有源层14和欧姆接触层48；以及像素电极18，其通过形成在钝化膜50上的第二接触孔连接，并与存储电极22交叠，在像素电极与存储电极之间设有钝化膜50。存储电容20维持施加到像素电极18上的像素电压，直到下一次施加像素电压。
栅极线2通过栅极焊盘部分26连接到栅极驱动器(未示出)。栅极焊盘部分26包括由数据线2延伸的下栅极焊盘电极28和通过穿过栅极绝缘膜44和钝化膜50的第三接触孔与下栅极焊盘电极28连接的上栅极焊盘电极32。数据线4通过数据焊盘部分34与数据驱动器(未示出)连接。数据焊盘部分34包括从数据线4延伸的下数据焊盘电极36和通过穿过钝化膜50的第四接触孔39与下数据焊盘电极36连接的上数据焊盘电极40。
上述薄膜晶体管基板结构通过四轮掩模工艺形成。
图3A-3D顺序示出了薄膜晶体管基板制造方法的截面图。
参见图3A，栅极图案形成于下基板42上。
在下基板42上，采用如溅射工艺的淀积方法形成栅极金属层。进而，通过照相平板印刷工艺和蚀刻工艺，使用第一掩模，对栅极金属层进行构图，形成包括栅极线2、栅极8和下栅极焊盘电极28的栅极图案。栅极金属，铬(Cr)、钼(Mo)、铝(Al)等用于形成单层结构或双层结构。
参见图3B，栅极绝缘膜44、有源层14、欧姆接触层48和源极/漏极图案顺序形成于具有栅极图案的下基板42上。
采用诸如等离子增强型化学汽相淀积(PECVD)和溅射等淀积技术，在具有栅极图案的下基板42上依次形成栅极绝缘膜44、非晶硅层、n+非晶硅层和源极/漏极金属层。
使用第二掩模，通过照相平板印刷工艺在源极/漏极金属层上形成光刻胶图案。在这种情况下，用一在薄膜晶体管的沟道部分具有衍射曝光部分的衍射曝光掩模作为第二掩模，从而使得沟道部分的光刻胶图案的高度低于其它源极/漏极图案。
接着，使用光刻胶图案，通过湿蚀刻工艺对源极/漏极金属层构图，形成包括数据线4、源极10、与源极10集成的漏极12以及存储电极22的源极/漏极图案。
然后，通过干蚀刻工艺用相同的光刻胶图案同时对非晶硅层和n+非晶硅层构图，从而形成包括欧姆接触层48和有源层14的半导体图案47。
用灰化工艺从沟道部分去除高度较低的光刻胶图案，然后采用干蚀刻工艺蚀刻源极/漏极和沟道部分的欧姆接触层48。这样就暴露出沟道部分的有源层48，将源极10与漏极12分开。
然后采用剥离工艺去除源极/漏极上剩余的光刻胶图案。
栅极绝缘膜44由诸如氧化硅(SiOx)或氮化硅(SiNx)等无机绝缘材料制成。构成源极/漏极图案的金属包括钼(Mo)、钛(Ti)、钽(Ta)或钼合金等。
参见图3C，在具有源极/漏极图案的栅极绝缘膜44上形成包括第一到第四接触孔16、24、30和38的钝化膜50。
钝化膜50通过如等离子增强化学汽相淀积(PECVD)等淀积技术，形成在包括源极/漏极图案的栅极绝缘膜44的整个表面上。采用照相平板印刷工艺和蚀刻工艺，使用第三掩模对钝化膜50构图，从而形成第一至第四接触孔16、24、30和38。第一接触孔16穿过钝化膜50，将漏极12暴露出来，第二接触孔24穿过钝化膜50，将存储电极22暴露出来。第三接触孔30穿过钝化膜50和栅极绝缘膜44，将下栅极焊盘电极28暴露出来，第四接触孔38穿过钝化膜50，将下数据焊盘电极36暴露出来。
钝化膜50由如构成栅极绝缘膜44的无机绝缘材料或具有小介电常数的有机绝缘材料，如丙烯酸有机化合物、BCB(苯并环丁烯)或PFCB(全氟环丁烷)等构成。
参见图3D，透明电极图案形成于钝化膜50之上。
具体地说，采用如溅射等的淀积技术，在整个钝化膜50上淀积透明电极材料。然后，通过第四掩模，采用照相平板印刷技术和蚀刻工艺对透明电极材料构图，进而形成包括像素电极18、上栅极焊盘电极32和上数据焊盘电极40的透明电极图案。象素电极18通过第一接触孔16电连接到漏极12，并通过第二接触孔24电连接到与前级栅极线2交叠的存储电极22。上栅极焊盘电极32通过第三接触孔30电连接到下栅极焊盘电极28。上数据焊盘电极40通过第四接触孔38电连接到下数据焊盘电极36。在此连接中，透明电极可以采用铟锡氧化物(ITO)、氧化锡(TO)，或铟锌氧化物(IZO)形成。
如上所述，现有技术的薄膜晶体管阵列基板及其制造方法采用了四轮掩模工艺，与五轮掩模工艺相比能够减少制造步骤从而在一定程度上降低制造成本。然而，由于四轮掩模工艺的制造步骤仍然复杂，对降低成本构成了一定限制，还需要有一种能够进一步简化制造工艺并进一步降低制造成本的方法。
发明内容
为此，本发明的目的是提供一种薄膜晶体管阵列基板的制造方法，该方法通过采用三轮掩模工艺能够简化基板的结构和制造工艺。
为了实现本发明的上述和其它目的，根据本发明一实施例，一种薄膜晶体管的制造方法包括以下步骤：在基板上形成栅极图案，在具有栅极图案的基板上形成栅极绝缘膜，形成源极/漏极图案和半导体图案，在基板的整个表面上形成钝化膜以保护薄膜晶体管，在钝化膜上形成光刻胶图案，使用光刻胶图案对钝化膜构图以形成钝化膜图案；形成透明电极图案，所述透明电极图案从钝化膜图案的侧平面延伸，并形成于不包括钝化膜图案的区域。
形成栅极图案的步骤包括：在基板上形成包括薄膜晶体管栅极、与栅极相连的栅极线、与栅极线相连的下栅极焊盘电极的栅极图案。
形成源极/漏极图案的步骤包括：形成包含薄膜晶体管源极、薄膜晶体管漏极和连接到源极的数据线的源极/漏极图案。
形成半导体图案的步骤包括：形成在源极/漏极图案下并沿源极/漏极图案的半导体图案。
形成透明电极图案的步骤包括：形成与薄膜晶体管相连的像素电极、与下栅极焊盘电极相连的上栅极焊盘电极以及与下数据焊盘电极相连的上数据焊盘电极的透明电极图案。
本方法进一步包括：与数据线共平面，形成与数据线相同材料的下数据焊盘电极，并从数据线延伸连接到上数据焊盘电极。
本方法进一步包括：与栅极图案共平面，形成与栅极图案材料相同、通过上数据焊盘电极连接到数据线的下数据焊盘电极。
形成钝化膜图案的步骤包括：形成一线宽窄于光刻胶图案线宽的钝化膜图案。
形成一线宽窄于光刻胶图案线宽的钝化膜图案的步骤包括：使用六氟化硫SF6含量高于氧气O2的蚀刻气体构图钝化膜。
六氟化硫SF6与氧气O2的比例为3∶1至10∶1。
形成一线宽窄于光刻胶图案线宽的钝化膜图案的步骤包括：在300毫托至400毫托的压力下对钝化膜进行蚀刻以形成钝化图案。
形成一线宽窄于光刻胶图案线宽的钝化膜图案的步骤包括：使用光刻胶图案为掩模，采用六氟化硫SF6构图钝化膜；使用六氟化硫SF6与氧气O2的混合气体构图栅极绝缘膜。
混合气体中六氟化硫SF6与氧气O2的混合比例约为1∶3。
形成一线宽窄于光刻胶图案线宽的钝化膜图案的步骤包括，使用光刻胶图案为掩模，采用六氟化硫SF6构图钝化膜和栅极绝缘膜。
构图透明电极图案的步骤包括：在留有钝化膜图案和光刻胶图案的基板上形成透明电极材料；通过剥离工艺，去除光刻胶图案和光刻胶图案上的透明电极材料，以形成透明电极图案。
本方法进一步包括：形成包括不同于上述栅极线的又一栅极线和存储电极的存储电容，存储电极与所述又一栅极线交叠，通过置于其间的半导体图案与栅极线绝缘。
形成透明电极图案的步骤包括：使薄膜晶体管的漏极和存储电极与像素电极相连，其中漏极和存储电极由钝化膜图案部分暴露出来。
为了实现本发明的上述和其他目的，基于本发明的薄膜晶体管阵列基板的制造方法包括：在基板上形成薄膜晶体管；形成钝化膜以在含有薄膜晶体管的基板的整个表面保护薄膜晶体管；在钝化薄膜上形成光刻胶图案；使用光刻胶图案对钝化膜构图，形成钝化膜图案；在不包括钝化膜图案的区域形成从钝化膜的侧平面延伸的像素电极。
形成钝化膜图案的步骤包括形成线宽度窄于光刻胶图案线宽的钝化膜图案。
形成像素电极的步骤包括：在留有钝化膜图案和光刻胶图案的基板上形成透明电极材料；通过剥离工艺，去除光刻胶图案和透明电极材料，以形成透明电极图案。
为了实现本发明的上述和其他目的，基于本发明的薄膜晶体管阵列基板的制造方法包括：在基板上形成栅极图案；在含有栅极图案的基板上形成栅极绝缘膜；形成源极/漏极图案和半导体图案；形成钝化膜以在基板的整个表面上保护薄膜晶体管；在钝化膜上形成光刻胶图案；通过光刻胶图案对钝化膜构图以形成钝化膜图案，钝化膜图案的线宽窄于光刻胶图案的线宽；以及在不包括钝化膜图案的区域形成从钝化薄膜图案的侧平面延伸的透明电极图案。
形成一线宽窄于光刻胶图案线宽的钝化膜图案的步骤包括，通过使用六氟化硫SF6含量高于氧气O2的蚀刻气体对钝化薄膜构图。
六氟化硫SF6与氧气O2的比例为3∶1至10∶1。
形成一线宽窄于光刻胶图案线宽的钝化薄膜图案的步骤包括：在300毫托(mtorr)至400毫托的压力下对钝化膜蚀刻以形成钝化膜图案。
形成一线宽窄于光刻胶图案线宽的钝化膜图案的步骤包括：使用光刻胶图案为掩模，采用六氟化硫SF6对钝化薄膜构图；使用六氟化硫SF6与氧气O2的混合气体对栅极绝缘膜构图。
混合气体中六氟化硫SF6与氧气O2的混合比例约为1∶3。
形成一线宽窄于光刻胶图案线宽的钝化膜图案的步骤包括使用光刻胶图案为掩模，采用六氟化硫SF6对钝化薄膜和栅极绝缘膜构图。
形成一线宽窄于光刻胶图案线宽的钝化薄膜图案的步骤包括：在留有钝化图案和光刻胶图案的基板上形成透明电极材料；通过剥离工艺，去除光刻胶图案和透明电极材料，以形成透明电极图案。
附图说明
本申请所包含的附图用于进一步理解本发明，其与本申请相结合并构成本申请的一部分，所述附图表示本发明的实施例并与说明书一起解释本发明的原理。在附图中：
图1示出了现有技术薄膜晶体管阵列基板的平面示意图；
图2示出了沿图1中I-I’线提取的薄膜晶体管阵列基板的截面图；
图3A至3D依次示出了制造如图2所示的薄膜晶体管阵列基板的方法截面图；
图4示出了根据本发明一实施例的薄膜晶体管阵列基板的平面图；
图5示出了沿图4中II-II’线提取的薄膜晶体管阵列基板的截面图；
图6A至9E示出了根据本发明一实施例的薄膜晶体管阵列基板的制造方法截面图；
图10A至10C示出了图9C所示的凹陷底切结构形成的试验结果。
图11A和11B示出了根据本发明制造的薄膜晶体管阵列基板的制造方法的第二步的蚀刻工艺的截面图。
具体实施方法
以下根据附图示例，具体描述本发明的优选实施例。
以下参照图4到11具体描述本发明的优选实施例。
图4示出了根据本发明实施例的薄膜晶体管阵列基板的平面图，图5示出了沿图4中II-II’线提取的薄膜晶体管阵列基板的截面图。
参见图4、图5，薄膜晶体管阵列基板包括在下基板88上的相互交叉形成的栅极线52和数据线58，二者之间有一栅极绝缘图案90，薄膜晶体管80在每一交叉点处形成，像素电极72形成在由交叉点限定的单元区域。此外，薄膜晶体管阵列基板包括形成在前级栅极线52和连接到像素电极72的存储电极66交叠部分的存储电容78，与栅极线52连接的栅极焊盘部分82以及与数据线58相连的数据焊盘部分84。
薄膜晶体管80包括连接到栅极线52的栅极54、与数据线58相连的源极60、与像素电极72相连的漏极62，以及包含有与栅极54交叠的有源层92并在其间设有栅极绝缘图案90的半导体图案，并在源极60与漏极62之间形成沟道70。薄膜晶体管80，响应施加到栅极线52的栅极信号，将提供给数据线的像素电压信号施加到像素电极72并加以保持。
半导体图案包括在源极60和漏极62之间形成沟道的有源层92。有源层92与源极60、漏极62、数据线58和下数据焊盘电极64交叠。另外，有源层92与存储电极66交叠，并与栅极线52部分交叠形成，其间设有栅极绝缘图案90。半导体图案进一步包括形成在有源层92上提供与源极60、漏极62、存储电极66、数据线58和下数据焊盘电极64欧姆接触的欧姆接触层94。
像素电极72与由钝化膜图案98暴露出来的薄膜晶体管80的漏极相连。像素电极72通过存储的像素电压与形成在上基板的公共电极(未示出)产生电势差。通过这一电势差，薄膜晶体管基板与上基板之间的液晶材料由于介电各项异性发生旋转，使通过像素电极72的从光源(未示出)发来的入射光传播到下基板。
存储电容78包括前级栅极线52、与前级栅极线交叠且连接到位于前级栅极线52和存储电极66之间的像素电极72、有源层92和欧姆接触层94的存储电极66，在所述前级栅极线52和存储电极66之间设有栅极绝缘图案90。这里，像素电极72连接到通过钝化膜图案98暴露到外部的存储电极66。存储电容78持续保持施加在像素电极72上的像素电压直到施加下一个像素电压。
栅极线52通过栅极焊盘部分82连接到栅极驱动器(未示出)。栅极焊盘部分82包括从栅极线52延伸的下栅极焊盘电极56和连接到下栅极焊盘电极56的上栅极焊盘电极74。
数据线58通过数据焊盘部分84连接到数据驱动器(未示出)。数据焊盘部分84包括由数据线58延伸的下数据焊盘电极64和连接到下数据焊盘电极64的上数据焊盘电极76。进而，数据焊盘部分84包括形成在下数据焊盘电极64和下基板88之间的栅极绝缘图案90、有源层92和欧姆接触层94。
栅极绝缘图案90和钝化膜图案98在未形成像素电极72、上栅极焊盘电极74和上数据焊盘电极76的区域形成。
此处，钝化膜图案98和栅极绝缘图案90通过六氟化硫SF6与氧气O2的比例为3∶1至10∶1的蚀刻气体进行干刻构图，或者，钝化膜图案98和栅极绝缘图案90在例如300毫托至400毫托高压下进行构图。另外，钝化膜图案98也可以只由六氟化硫SF6构图，栅极绝缘图案90可以通过六氟化硫SF6与氧气O2的混合蚀刻气体构图，但此蚀刻气体中的六氟化硫SF6比例与前述方法相比有所下降。近而，钝化膜图案98和栅极绝缘图案90通过六氟化硫SF6蚀刻气体进行干蚀刻，这样钝化膜图案98被过蚀刻。
具有上述结构的薄膜晶体管阵列基板，通过三轮掩模工艺形成。通过三轮掩模工艺，本发明实施例的薄膜晶体管阵列基板的制造方法包括：通过第一轮掩模工艺形成栅极图案，通过第二轮掩模工艺形成半导体图案和源极/漏极图案，通过第三轮掩模工艺，形成栅极绝缘层90、钝化膜图案98和透明电极图案。
图6A至9E顺序示出了根据本发明实施例的薄膜晶体管阵列基板的制造方法的平面图和截面图。
图6A和6B为分别示出了在根据本发明实施例的薄膜晶体管阵列基板的制造方法中，通过第一轮掩模工艺在下基板上形成栅极图案的平面图和截面图。
栅极金属层通过如溅射的淀积工艺形成在下基板88上。接着，栅极金属层通过使用第一掩模和蚀刻工艺的照相平板印刷工艺，形成包括栅极线52的栅极图案，栅极54以及下栅极焊盘电极56。如Cr，MoW，Cr/Al，Cu，Al(Nd)，Mo/Al，Mo/Al(Nd)等的栅极金属用于单层和多层的结构中。
图7A和7B分别示出了包括通过在根据本发明实施例的薄膜晶体管阵列基板制造方法中的第二轮掩模工艺形成的源极/漏极图案和半导体图案的基板的平面图和截面图。
更具体地，如图8A所示，栅极绝缘层90a、非晶硅层92a和n+非晶硅层94a以及源极/漏极金属层58a依次形成于其上有采用诸如等离子增强化学汽相淀积(PECVD)和溅射等等淀积技术形成的栅极图案的下基板88上。其中，栅极绝缘层90a由诸如氧化硅(SiOx)或氮化硅(SiNx)等无机绝缘材料形成。构成源/栅极图案的金属包括钼(Mo)、钛(Ti)、钽(Ta)或钼合金等。
其后，如图8A所示，光刻胶层71b通过使用第二掩模和蚀刻工艺的照相平板印刷工艺形成在源极/漏极金属层58a上。在此种情况下，采用在薄膜晶体管沟道部分具有衍射曝光部分的衍射曝光掩模作为第二掩模，以使沟道部分的光刻胶图案的高度低于源极/漏极的光刻胶图案高度。
如图8B所示，源极/漏极金属层58a通过使用光刻胶图案71b的湿蚀刻工艺构图，以提供包括数据线58、源极60、与源极60集成的漏极62、存储电极66和下数据焊盘电极64的源极/漏极图案，。
接着，非晶硅层和n+非晶硅层通过采用同样的光刻胶图案71b的干蚀刻工艺构图，以提供包括欧姆接触层94和有源层92的半导体图案147。如图8C所示，在沟道部分具有较低高度的光刻胶图案71b，通过灰化工艺移除，随后，对源极/漏极图案和沟道部分的欧姆接触层74通过蚀刻工艺进行蚀刻。从而沟道部分的有源层92被暴露出来，将源极60和漏极62分离开来，如图8D所示。
残留在源极/漏极图案部分上的光刻胶图案，通过剥离工艺被移除。
图9A-图9E为基板的平面图和截面图，根据本发明的实施例，在薄膜晶体管阵列基板的制造方法中，用第三轮掩模工艺形成的基板包括栅绝缘图案90、钝化膜图案98和透明电极图案。
通过淀积技术，如溅射法，钝化膜98a全部淀积在具有源极/漏极的栅极绝缘膜90a上，该钝化膜98a由无机绝缘材料如氧化硅(SiOx)和氮化硅(SiNx)或其他介电常数小的有机绝缘材料如压克力有机化合物、BCB(苯丙环丁烯)、PFCB(过氟环丁烷)等等。并且，光刻胶材料全部施加于钝化膜98a上。从而，如图9B所示，采用第三掩模，使用平板印刷工艺形成光刻胶图案71c，。
然后，钝化膜98a和栅极绝缘膜90a通过采用光刻胶图案71c为掩模，用干蚀刻构图，在不包括将要形成透明电极图案的区域，形成钝化膜图案98和栅极绝缘图案90。此处，现有技术采用六氟化硫SF6与氧气O2的比例为1∶3的蚀刻气体，本发明采用的蚀刻气体通过提高六氟化硫SF6的比例，使六氟化硫SF6与氧气O2的比例为3∶1至10∶1。从而，在光刻胶图案71c下的钝化膜98a在以线宽比光刻胶图案的线宽窄的范围内被过蚀刻。钝化膜98a被过蚀刻，使得通过提升法在形成透明电极后形成透明电极图案得到简化。钝化膜98a的过蚀刻区d1的宽度为小于2μm。
更具体地，六氟化硫SF6与诸如氧化硅(SiOx)或氮化硅(SiNx)等无机绝缘材料充分反应，氧气O2与光刻胶图案充分反应。因此，钝化膜98a和栅极绝缘膜90a采用光刻胶图案71c为掩模，使用干蚀刻工艺构图，如果使用六氟化硫SF6与氧气O2的比例为3∶1至10∶1的蚀刻气体，六氟化硫SF6将与钝化膜98a暴露的侧平面相互作用。从而，暴露的钝化膜98a侧平面被过蚀刻。
此外，在根据本发明的薄膜晶体管阵列基板的制造方法中，使钝化薄膜98a过蚀刻的另一方法是，在如300-400毫托的高压下，对钝化膜98a构图。
更具体地，如果压力升高，气体分子的碰撞时间也会增加，平均自由行程缩短。因此，分子的直线运动减少，向左右、上下的不规则运动增多。从而，在光刻胶图案71c下形成的钝化膜98a的侧平面，将受到更多的向左右、上下的不规则运动气体分子的影响。这样，在光刻胶图案71c下形成的钝化膜98a被过蚀刻。
在根据本发明的薄膜晶体管阵列基板的制造方法中，使钝化膜98a过蚀刻的另一方法是在对钝化膜98构图时采用分为两步的蚀刻工艺。
在第一步中，只使用六氟化硫SF6对钝化膜98a构图，如图11A所示。如上所述，当对钝化膜98a用光刻胶图案为掩模构图，钝化膜98a的侧平面受到更多的六氟化硫SF6作用，这样，形成在光刻胶图案71c下的钝化膜98a被过蚀刻。
接着，在第二步中，栅极绝缘膜90a通过六氟化硫SF6与氧气O2的混合蚀刻气体进行构图。混合气体中六氟化硫SF6的混合比例降低，六氟化硫SF6与氧气O2的混合比例为大约1∶3。这是为了防止由于减少了六氟化硫SF6，在栅极绝缘膜90a上产生过蚀刻。换句话说，如果栅极绝缘膜90a只被六氟化硫SF6蚀刻，栅极绝缘膜90a的侧平面也会被过时刻，这将造成在栅极绝缘膜90a上形成的透明电极图案连接断开。因此，可以通过使用六氟化硫SF6与氧气O2的混合蚀刻气体，混合气体中六氟化硫SF6的混合比例降低，以防止栅极绝缘图案90的侧平面被过蚀刻。
接着，透明电极材料74a通过如溅射方法的淀积方法，在残留有光刻胶图案71c的基板88的整个表面上淀积。这时，透明电极材料74由于与光刻胶图案相比更多地过蚀刻钝化膜图案而在钝化图案98和光刻胶图案71c之间分离，如图9D所示。透明电极材料74a可以采用铟锡氧化物(ITO)、氧化锡(TO)，或铟锌氧化物(IZO)。
其后，光刻胶图案71c通过采用提升方法剥离工艺，从整体沉积透明电极材料74a的薄膜晶体管阵列基板上移除。同时，淀积在光刻胶图案71c上的透明电极材料74a也与光刻胶图案71c一起被移除，从而，如图9E所示，形成包括上栅极焊盘电极74、像素电极71、上数据焊盘电极85的透明图案。由于透明电极材料74a在过蚀刻区被分离，淀积在光刻胶图案71c上的透明电极材料74a在光刻胶图案71c被移除时，将很容易被分离。
在采用提升方法剥离工艺时，剥离溶液易于渗透到透明电极材料74a的分离区域，从而易于分离透明电极材料74a。
因此，上栅极焊盘电极74与下栅极焊盘电极56相连，像素电极72电连接到薄膜晶体管的漏极和存储电容78的存储电极66，上数据焊盘电极85电连接到下数据焊盘电极64。
如上所述，根据本发明的薄膜晶体管阵列基板的制造方法，能够在采用提升方法和采用蚀刻气体的蚀刻工艺对栅极绝缘膜和钝化膜构图的过程中，通过进一步增加六氟化硫SF6的混合含量或者加压，过蚀刻光刻胶图案下的钝化膜。在干蚀刻钝化膜和栅极绝缘膜时，钝化膜和栅极绝缘膜可以通过蚀刻气体的不同含量组合，进行构图。
因此，在通过提升方法形成透明电极图案时，透明电极图案可以容易地形成。
如上所述，根据本发明的薄膜晶体管阵列基板的制造方法，可以通过采用使用提升方法的三轮掩模简化基板的结构和制造过程，从而可以降低生产成本，提高产量。
具体地，根据按照本发明的薄膜晶体管阵列基板的制造方法，钝化膜的侧平面被过蚀刻，透明电极图案被过蚀刻隔离，使得在剥离工艺中剥离溶液易于渗透。从而，在通过提升方法采取光刻胶图案的剥离工艺时，淀积在光刻胶图案上的透明材料易于构图。
由于本领域技术人员很容易在本发明基础上进行修改和变化。因此，本发明将覆盖落入本发明权利要求保护范围内的所有本发明的修改和变化。

Claims (28)

1.一种薄膜晶体管阵列基板的制造方法，包括如下步骤：
在基板上形成栅极图案；
在形成栅极图案的所述基板上形成栅极绝缘膜；
形成源极/漏极图案和半导体图案；
在所述基板的整个表面上，形成钝化膜以保护薄膜晶体管；
在所述钝化膜上形成光刻胶图案；
用所述光刻胶图案对所述钝化膜构图以形成钝化膜图案；
形成一从钝化膜图案侧表面延伸且位于没有钝化膜图案的区域的透明电极图案。
2.按照权利要求1所述的方法，其特征在于，所述形成栅极图案的步骤包括：在基板上形成栅极图案，该栅极图案包括薄膜晶体管的栅极，与该栅极相连的栅极线，以及与栅极线相连的下栅极焊盘电极。
3.按照权利要求1所述的方法，其特征在于，所述形成源极/漏极图案的步骤包括：形成包括薄膜晶体管的源极、漏极以及与源极相连的数据线的源极/漏极图案。
4.按照权利要求1所述的方法，其特征在于，所述形成半导体图案的步骤包括：在源极/漏极图案下方，沿着源极/漏极图案形成半导体图案。
5.按照权利要求1所述的方法，其特征在于，所述形成透明电极图案的步骤包括：形成包括与薄膜晶体管相连的像素电极、与下栅极焊盘电极相连的上栅极焊盘电极，以及与下数据焊盘电极相连的上数据焊盘电极。
6.按照权利要求1所述的方法，还包括：与数据线共平面，形成一与数据线形成材料一致并从数据线延伸连接至上数据焊盘电极的下数据焊盘电极。
7.按照权利要求1所述的方法，还包括：与栅极图案共平面，形成一通过上数据焊盘电极连接到数据线，且与栅极图案形成材料一致的下数据焊盘电极。
8.按照权利要求1所述的方法，其特征在于，所述形成钝化膜图案的步骤包括：形成一比光刻胶图案线宽窄的线宽的钝化膜图案。
9.按照权利要求8所述的方法，其特征在于，形成一比光刻胶图案线宽窄的线宽的钝化膜图案的步骤包括：用蚀刻气体构图钝化膜，在蚀刻气体中，六氟化硫的比率高于氧气。
10.按照权利要求9所述的方法，其特征在于，六氟化硫和氧气的比率为3∶1到10∶1。
11.按照权利要求8所述的方法，其特征在于，形成一比光刻胶图案线宽窄的线宽的钝化膜图案的步骤包括：在约300毫托到400毫托的压力下，蚀刻钝化膜以形成钝化图案。
12.按照权利要求8所述的方法，其特征在于，形成一比光刻胶图案线宽窄的线宽的钝化膜图案的步骤包括：
用光刻胶图案作为掩模，用六氟化硫构图钝化膜；
用六氟化硫和氧气的混合气体构图栅极绝缘膜。
13.按照权利要求12所述的方法，其特征在于，六氟化硫和氧气混合气体的混合比率为1∶3。
14.按照权利要求8所述的方法，其特征在于，所述形成一比光刻胶图案线宽窄的线宽的钝化膜图案的步骤包括：用光刻胶图案作为掩模，用六氟化硫气体构图钝化膜和栅极绝缘膜。
15.按照权利要求1所述的方法，其特征在于，所述形成透明电极图案的步骤包括：
在其上留有剩余钝化膜图案和光刻胶图案的基板上形成透明电极材料；
用剥离工艺除去光刻胶图案和光刻胶图案上的透明电极材料，以形成透明电极图案。
16.按照权利要求2所述的方法，其特征在于，还包括：形成一包括不同于所述栅极线的另一栅极线、存储电极的存储电容，所述存储电极与所述另一栅极线交叠且其间设有半导体图案。
17.按照权利要求3或16所述的方法，其特征在于，所述形成透明电极图案的步骤包括：
将薄膜晶体管的漏极和存储电极连接至像素电极，其中漏极和存储电极由钝化膜图案部分暴露。
18.一种薄膜晶体管阵列基板的制造方法，包括如下步骤：
在一基板上形成一薄膜晶体管；
在具有薄膜晶体管的基板的整个表面上，形成一钝化膜，以保护薄膜晶体管；
在所述钝化膜上形成一光刻胶图案；
用所述光刻胶图案对所述钝化膜构图以形成钝化膜图案；以及
形成一从钝化膜图案侧表面延伸且位于没有钝化膜图案的区域的像素电极。
19.按照权利要求18所述的方法，其特征在于，所述形成钝化膜图案的步骤包括：形成一比光刻胶图案线宽窄的线宽的钝化膜图案。
20.按照权利要求18所述的方法，其特征在于，所述形成像素电极的步骤包括：
在其上留有剩余钝化膜图案和光刻胶图案的基板上形成透明电极材料；
用剥离工艺除去光刻胶图案和光刻胶图案上的透明电极材料，以形成透明电极图案。
21.一种薄膜晶体管阵列基板的制造方法，包括如下步骤：
在基板上形成栅极图案；
在具有栅极图案的所述基板上形成栅极绝缘膜；
形成源极/漏极图案和半导体图案；
在所述基板的整个表面上，形成钝化膜以保护薄膜晶体管；
在所述钝化膜上形成光刻胶图案；
用所述光刻胶图案对所述钝化膜构图以形成钝化膜图案，所述钝化膜图案与光刻胶图案线宽相比，具有较窄的宽度；
形成从钝化膜图案侧表面延伸且位于没有钝化膜图案的区域的透明电极图案。
22.按照权利要求21所述的方法，其特征在于，形成比光刻胶图案线宽窄的线宽的钝化膜图案的步骤包括：用蚀刻气体构图钝化膜，在蚀刻气体中，六氟化硫的比率高于氧气。
23.按照权利要求22所述的方法，其特征在于，六氟化硫和氧气的比率为3∶1到10∶1。
24.按照权利要求21所述的方法，其特征在于，形成比光刻胶图案线宽窄的线宽的钝化膜图案的步骤包括：在约300毫托到400毫托的压力下，蚀刻钝化膜以形成钝化图案。
25.按照权利要求21所述的方法，其特征在于，形成一比光刻胶图案线宽窄的线宽的钝化膜图案的步骤包括：
用光刻胶图案作为掩模，用六氟化硫构图钝化膜；
用六氟化硫和氧气的混合气体构图栅极绝缘膜。
26.按照权利要求25所述的方法，其特征在于，六氟化硫和氧气混合气体的混合比率为1∶3。
27.按照权利要求21所述的方法，其特征在于，所述形成比光刻胶图案线宽窄的线宽的钝化膜图案的步骤包括：用光刻胶图案作为掩模，用六氟化硫气体构图钝化膜和栅极绝缘膜。
28.按照权利要求21所述的方法，其特征在于，所述形成透明电极图案的步骤包括：
在其上留有剩余钝化膜图案和光刻胶图案的基板上形成透明电极材料；
用剥离工艺除去光刻胶图案和光刻胶图案上的透明电极材料，以形成透明电极图案。
CNB2004100705314A 2003-10-10 2004-08-06 薄膜晶体管阵列基板的制造方法 Expired - Fee Related CN1326201C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2003-0070698A KR100500779B1 (ko) 2003-10-10 2003-10-10 박막 트랜지스터 어레이 기판의 제조 방법
KR1020030070698 2003-10-10
KR10-2003-0070698 2003-10-10

Publications (2)

Publication Number Publication Date
CN1606125A true CN1606125A (zh) 2005-04-13
CN1326201C CN1326201C (zh) 2007-07-11

Family

ID=33411801

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100705314A Expired - Fee Related CN1326201C (zh) 2003-10-10 2004-08-06 薄膜晶体管阵列基板的制造方法

Country Status (8)

Country Link
US (1) US7078279B2 (zh)
JP (1) JP4475578B2 (zh)
KR (1) KR100500779B1 (zh)
CN (1) CN1326201C (zh)
DE (1) DE102004048723B4 (zh)
FR (1) FR2860918B1 (zh)
GB (1) GB2407704B (zh)
TW (1) TWI249814B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508476B2 (en) 2005-08-25 2009-03-24 Chunghwa Picture Tubes, Ltd. Multi-domain vertical alignment LCD panel with plurality of main slits corresponding to edge of dielectric lining layers in pixel electrode of thin film transistor array
CN102087449A (zh) * 2009-12-02 2011-06-08 乐金显示有限公司 液晶显示设备的阵列基板和制造该阵列基板的方法
US8089072B2 (en) 2004-07-27 2012-01-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
CN103151359A (zh) * 2013-03-14 2013-06-12 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
CN107079560A (zh) * 2014-09-26 2017-08-18 东丽株式会社 有机el显示装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560400B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101107246B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI339442B (en) 2005-12-09 2011-03-21 Samsung Mobile Display Co Ltd Flat panel display and method of fabricating the same
KR100818887B1 (ko) * 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법
CN100367488C (zh) * 2006-02-13 2008-02-06 友达光电股份有限公司 薄膜晶体管阵列基板的制造方法
JPWO2007099690A1 (ja) * 2006-02-28 2009-07-16 パイオニア株式会社 有機トランジスタ及びその製造方法
KR101228475B1 (ko) * 2006-06-05 2013-01-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
KR101326134B1 (ko) * 2007-02-07 2013-11-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN100446222C (zh) * 2007-03-28 2008-12-24 友达光电股份有限公司 薄膜晶体管基板的制造方法
TWI383502B (zh) * 2007-10-02 2013-01-21 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
TWI396916B (zh) * 2009-07-17 2013-05-21 Chunghwa Picture Tubes Ltd 薄膜電晶體陣列基板之製作方法
US8871590B2 (en) 2009-12-31 2014-10-28 Lg Display Co., Ltd. Thin film transistor array substrate, liquid crystal display device including the same and fabricating methods thereof
KR101801974B1 (ko) * 2009-12-31 2017-11-28 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 액정표시장치 및 이들의 제조방법
KR102151235B1 (ko) * 2013-10-14 2020-09-03 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323373A (ja) * 1992-05-22 1993-12-07 Fujitsu Ltd 薄膜トランジスタパネルの製造方法
EP0638202A1 (en) * 1993-03-01 1995-02-15 General Electric Company Self-aligned thin-film transistor constructed using lift-off technique
EP0619601A2 (en) 1993-04-05 1994-10-12 General Electric Company Self-aligned thin-film transistor constructed using lift-off technique
US5391507A (en) * 1993-09-03 1995-02-21 General Electric Company Lift-off fabrication method for self-aligned thin film transistors
JP2661561B2 (ja) * 1994-10-27 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
KR100225098B1 (ko) * 1996-07-02 1999-10-15 구자홍 박막트랜지스터의 제조방법
US5830774A (en) * 1996-06-24 1998-11-03 Motorola, Inc. Method for forming a metal pattern on a substrate
US6107641A (en) * 1997-09-10 2000-08-22 Xerox Corporation Thin film transistor with reduced parasitic capacitance and reduced feed-through voltage
KR100453176B1 (ko) * 1998-06-13 2005-04-08 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
TW415109B (en) * 1999-04-01 2000-12-11 Hannstar Display Corp Structure and fabrication of thin-film transistor (TFT) array
KR100653467B1 (ko) * 1999-12-24 2006-12-04 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터-액정표시소자의 제조방법
KR100583979B1 (ko) * 2000-02-11 2006-05-26 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP2002237594A (ja) * 2001-02-02 2002-08-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス
JP2002250934A (ja) * 2001-02-26 2002-09-06 Sharp Corp 液晶用マトリクス基板の製造方法
KR100748857B1 (ko) 2001-03-30 2007-08-13 엘지.필립스 엘시디 주식회사 박막트랜지스터와 이를 포함하는 어레이기판 제조방법
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR100796795B1 (ko) * 2001-10-22 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
TW522570B (en) * 2001-11-06 2003-03-01 Hannstar Display Corp Manufacturing method of thin film transistor array substrate and its structure

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089072B2 (en) 2004-07-27 2012-01-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US7508476B2 (en) 2005-08-25 2009-03-24 Chunghwa Picture Tubes, Ltd. Multi-domain vertical alignment LCD panel with plurality of main slits corresponding to edge of dielectric lining layers in pixel electrode of thin film transistor array
CN102087449A (zh) * 2009-12-02 2011-06-08 乐金显示有限公司 液晶显示设备的阵列基板和制造该阵列基板的方法
CN103151359A (zh) * 2013-03-14 2013-06-12 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
CN103151359B (zh) * 2013-03-14 2015-11-11 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
US9465264B2 (en) 2013-03-14 2016-10-11 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and display device
CN107079560A (zh) * 2014-09-26 2017-08-18 东丽株式会社 有机el显示装置
CN107079560B (zh) * 2014-09-26 2018-09-25 东丽株式会社 有机el显示装置

Also Published As

Publication number Publication date
JP2005123610A (ja) 2005-05-12
US20050079657A1 (en) 2005-04-14
FR2860918A1 (fr) 2005-04-15
FR2860918B1 (fr) 2007-02-23
TWI249814B (en) 2006-02-21
DE102004048723B4 (de) 2011-05-19
GB2407704B (en) 2005-09-14
KR100500779B1 (ko) 2005-07-12
US7078279B2 (en) 2006-07-18
TW200514198A (en) 2005-04-16
GB2407704A (en) 2005-05-04
KR20050034924A (ko) 2005-04-15
CN1326201C (zh) 2007-07-11
DE102004048723A1 (de) 2005-06-09
JP4475578B2 (ja) 2010-06-09
GB0421633D0 (en) 2004-10-27

Similar Documents

Publication Publication Date Title
CN1606125A (zh) 薄膜晶体管阵列基板的制造方法
CN100350319C (zh) 液晶显示板及其制造方法
CN1677209A (zh) 液晶显示器件及其制造方法
CN1702531A (zh) 液晶显示器件及其制造方法
CN1610110A (zh) 显示器件的薄膜晶体管基板及其制造方法
CN1612344A (zh) 用于显示器件的薄膜晶体管基板及其制造方法
CN1797150A (zh) 液晶显示器件及其制作方法
CN1713057A (zh) 薄膜晶体管阵列基板及其制造方法
CN1388405A (zh) 用喷墨系统形成液晶层的方法
CN1845341A (zh) 薄膜晶体管及其制造方法
CN1782838A (zh) 液晶显示器件及其制造方法
CN1614742A (zh) 采用水平电场的薄膜晶体管基板及其制造方法
CN1892382A (zh) 液晶显示面板及其制造方法
CN1892395A (zh) 多晶硅薄膜晶体管液晶显示面板及其制造方法
CN1797163A (zh) 液晶显示器件及其制造方法
CN1375733A (zh) 具有双金属层源极和漏极的液晶显示器及其制造方法
CN1550857A (zh) 水平电场施加型液晶显示器及其制造方法
CN1991547A (zh) 共平面开关模式液晶显示器件的阵列基板及其制造方法
CN1854834A (zh) 显示装置及其制造方法
CN1819217A (zh) 有源矩阵衬底及其制造方法
CN1991539A (zh) 液晶显示器件及其制造方法
CN1797158A (zh) 液晶显示器件及其制造方法
CN1707342A (zh) 液晶显示器件及其制造方法
CN1503042A (zh) Tft阵列电路板及其制造方法
CN1614485A (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: LG DISPLAY CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Seoul, South Kerean

Patentee after: LG DISPLAY Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG.Philips LCD Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070711