FR2860918A1 - Procede de fabrication d'un substrat de matrice de transistors a couche mince - Google Patents

Procede de fabrication d'un substrat de matrice de transistors a couche mince Download PDF

Info

Publication number
FR2860918A1
FR2860918A1 FR0410642A FR0410642A FR2860918A1 FR 2860918 A1 FR2860918 A1 FR 2860918A1 FR 0410642 A FR0410642 A FR 0410642A FR 0410642 A FR0410642 A FR 0410642A FR 2860918 A1 FR2860918 A1 FR 2860918A1
Authority
FR
France
Prior art keywords
pattern
passivation film
electrode
forming
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0410642A
Other languages
English (en)
Other versions
FR2860918B1 (fr
Inventor
Soon Sung Yoo
Heung Lyul Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of FR2860918A1 publication Critical patent/FR2860918A1/fr
Application granted granted Critical
Publication of FR2860918B1 publication Critical patent/FR2860918B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Un procédé de fabrication d'un transistor à couche mince capable de simplifier une structure de substrat et un procédé de fabrication sont décrits. Le procédé de fabrication d'un substrat de matrice de transistors à couche mince comprend un procédé de masquage en trois étapes, lequel comprend : la formation d'un motif de grille sur un substrat ; la formation d'un film d'isolation de grille sur le substrat ayant le motif de grille dessus ; la formation d'un motif de source/drain et d'un motif de semi-conducteur ; la formation d'un film de passivation pour protéger le transistor à couche mince sur la surface entière du substrat ; la formation d'un motif de résine photosensible sur le film de passivation ; le modelage du film de passivation en utilisant le motif de résine photosensible pour former un motif de film de passivation ; et la formation d'un motif d'électrode transparent s'étendant à partir d'une surface latérale du motif de film de passivation et formé dans une zone excluant le motif de film de passivation.

Description

PROCÉDÉ DE FABRICATION D'UN SUBSTRAT DE MATRICE
DE TRANSISTORS À COUCHE MINCE ARRIERE-PLAN DE L'INVENTION DOMAINE DE L'INVENTION La présente invention concerne un procédé de fabrication d'un substrat de matrice de transistors à couche mince, et plus particulièrement, un procédé de fabrication d'un substrat de matrice de transistors à couche mince capable de réduire l0 le nombre d'opérations de masquage.
DESCRIPTION DE L'ART APPARENTE
En général, un dispositif d'affichage à cristaux liquides représente une image par ajustement d'une transmittance d'un matériau de cristaux liquides en utilisant un champ électrique. À cette fin, le dispositif d'affichage à cristaux liquides comprend un écran d'affichage à cristaux liquides, dans lequel les cellules de cristaux liquides sont disposées suivant un motif de matrice, et un circuit de commande pour commander l'écran d'affichage à cristaux liquides.
L'écran d'affichage à cristaux liquides comprend un substrat de matrice de transistors à couche mince et un substrat de matrice de filtre coloré placés l'un en face de l'autre, un espaceur placé pour maintenir de manière fixe un espace cellulaire entre deux substrats et un cristal liquide injecté dans l'espace cellulaire.
Le substrat de matrice de transistors à couche mince comprend des lignes de grille et des lignes de données, un transistor à couche mince formé en tant que dispositif de commutation à chaque croisement des lignes de grille et des lignes de données, une électrode de pixel connectée au transistor à couche mince définissant sensiblement une cellule de cristaux liquides, et un film d'alignement appliqué au substrat. Les lignes de grille et les lignes de données reçoivent un signal des circuits de commande par l'intermédiaire de chacune de leurs parties de connexion respec- tives. Le transistor à couche mince, en réponse à un signal de balayage fourni à une ligne de grille, fournit à l'électrode de pixel un signal de tension de pixel appliqué à une ligne de données.
Le substrat de matrice de filtre coloré comprend un filtre coloré formé pour correspondre aux cellules à cristaux liquides, une matrice noire pour refléter la lumière extérieure et séparer les filtres colorés, une électrode commune pour fournir une tension de référence commune aux cellules à cristaux liquides, et le film d'alignement appliqué au substrat.
R.\Brevets\22900\22993.doc - 8 octobre 2004 - 1/25 L'écran d'affichage à cristaux liquides est réalisé en combinant le substrat de matrice de transistors à couche mince et le substrat de matrice de filtre coloré, qui sont fabriqués séparément, en injectant le matériau de cristaux liquides entre les substrats, et en scellant les substrats entre lesquels se trouve le matériau de cristaux liquides.
Dans un tel dispositif d'affichage à cristaux liquides, la fabrication d'un substrat de matrice de transistors à couche mince implique de procéder avec des semi-conducteurs et nécessite une pluralité d'opérations de masquage, ce qui complique le procédé de fabrication. Ceci constitue un facteur majeur dans le coût de fabrication d'un écran d'affichage à cristaux liquides. Afin de résoudre ce problème, un substrat de matrice de transistors à couche mince a été mis au point dans le but de réduire le nombre d'opérations de masquage. Cela s'explique par le fait qu'une opération de masquage comprend une pluralité de sous- opérations telles que le dépôt d'un film fin, le nettoyage, la photolithographie, la gravure, le décapage de la résine photosensible, les opérations de contrôle et similaires. Des efforts de développement récents ont abouti à un procédé de masquage en quatre étapes qui a éliminé une opération de masquage d'un procédé standard déjà existant en cinq étapes.
La figure 1 est une vue de dessus illustrant un substrat de matrice de transistors à couche mince adoptant un procédé de masquage en quatre étapes de l'art apparenté, et la figure 2 est une vue en coupe illustrant le substrat de matrice de transistors à couche mince le long de la ligne I-I' sur la figure 1.
Le substrat de matrice de transistors à couche mince, représenté sur la figure 1 et la figure 2, comprend des lignes de grille 2 et des lignes de données 4 qui se croisent l'une l'autre et ayant un film d'isolation de grille entre elles sur un substrat inférieur 42, un transistor à couche mince 6 formé à chaque croisement, et une électrode de pixel 18 formée dans la zone de cellules sensiblement définie par le croisement des lignes de grille 2 et des lignes de données 4. En outre, le substrat de matrice de transistors à couche mince comprend un condensateur de stockage 20 formé au niveau d'une partie recouverte de l'électrode de pixel 18, une ligne de grille de niveau antérieur 2, une partie de connexion de grille 26 connectée à la ligne de grille 2, et une partie de connexion de données 34 connectée à la ligne de données 4.
Le transistor à couche mince 6 comprend une électrode de grille 8 connectée à la ligne de grille 2, une électrode source 10 connectée à la ligne de données 4, une électrode de drain 12 connectée à une électrode de pixel 18 et à une couche active 14 d'un motif de semi-conducteur 47, qui définit un canal entre l'électrode source 10 et l'électrode de drain 12, et qui recouvre l'électrode de grille 8. En référence à la figure 2, la couche active 14 recouvre à l'aide d'une électrode de connexion de données inférieure 36, une électrode de stockage 22, la ligne de données 4, R:\Brevets\ 22900\22993.doc - 8 octobre 2004 - 2/25 l'électrode source 10 et l'électrode de drain 12, et comprend en outre une partie formant canal définie entre l'électrode source 10 et l'électrode de drain 12. De plus, formées sur la couche active 14, se trouvent l'électrode de connexion de données inférieure 36, l'électrode de stockage 22, la ligne de données 4, l'électrode source 10, l'électrode de drain 12, et une couche de contact ohmique 48 du motif de semi-conducteur 47 pour créer un contact ohmique. Le transistor à couche mince 6 répond au signal de grille fourni à la ligne de grille 2 et applique un signal de tension de pixel fourni à la ligne de données 4 à l'électrode de pixel 18.
L'électrode de pixel 18 est connectée en général à l'électrode de drain 12 du transistor à couche mince 6 via un premier trou de contact 16 qui passe à travers un film de passivation 50. L'électrode de pixel 18 génère une différence de potentiel avec l'électrode commune formée sur le substrat supérieur (non représentée) lorsqu'une tension de pixel est appliquée à l'électrode. Grâce à cette différence de potentiel, les molécules de cristal liquide situées entre le substrat de matrice de transistors à couche mince et le substrat supérieur tournent sous l'effet de l'anisotropie diélectrique des molécules, et font se transmettre une lumière incidente à travers l'électrode de pixel 18 à partir de la lumière source (non représentée) au substrat supérieur.
Le condensateur de stockage 20 comprend une ligne de grille de niveau antérieur 2; une électrode de stockage 22 recouvrant la ligne de grille de niveau antérieur 2 ayant un film d'isolation de grille 44; la couche active 14 et la couche de contact ohmique 48 entre la couche active 14 et l'électrode de stockage 22. L'électrode de pixel 18, qui se connecte à l'électrode de stockage 22 à travers un trou de contact 24, est formée sur le film de passivation 50 et recouvre l'électrode de stockage 22. Le condensateur de stockage 20 maintient sensiblement la tension de pixel appliquée à l'électrode de pixel IP jusqu'à ce qu'une nouvelle tension de pixel soit appliquée.
La ligne de grille 2 est connectée à une commande de grille (non représentée) à travers la partie de connexion de grille 26. La partie de connexion de grille 26 comprend une électrode de connexion de grille inférieure 28 s'étendant à partir de la ligne de grille 2 et une électrode de connexion de grille supérieure 32 connectée à l'électrode de connexion de grille inférieure 28 via un troisième trou de contact 30 passant à la fois à travers le film d'isolation de grille 44 et le film de passivation 50.
La ligne de données 4 est connectée à la commande de ligne (non représentée) à travers la partie de connexion de données 34. La partie de connexion de données 34 comprend l'électrode de connexion de données inférieure 36 s'étendant à partir de la ligne de données 4 et une électrode de connexion de données supérieure 40 R:\Brevets\22900\22993. doc - 8 octobre 2004 - 3/25 connectée à l'électrode de connexion de données 36 via un quatrième trou de contact 38 passant à travers le film de passivation 50.
Le substrat de transistors à couche mince ayant la configuration mentionnée ci-dessus est formé grâce à l'utilisation d'un procédé de masquage en quatre étapes, 5 conformément à l'art apparenté.
Les figures 3A à 3D sont des vues en coupe illustrant séquentiellement un procédé de fabrication du substrat de transistors à couche mince.
En référence à la figure 3A, des motifs de grille sont formés sur le substrat inférieur 42.
Sur le substrat inférieur 42, une couche métallique de grille est formée par un procédé de dépôt tel qu'un procédé de pulvérisation. Ensuite, la couche métallique de grille est alors modelée par photolithographie et une opération de gravure utilisant un premier masque pour former ainsi les motifs de grille comprenant la ligne de grille 2, l'électrode de grille 8 et l'électrode de connexion de grille inférieure 28. Un métal de grille, qui peut comprendre du chrome (Cr), du molybdène (Mo), de l'aluminium (Al) et similaires, est utilisé sous la forme d'une structure à couche unique ou d'une structure à double couche.
En référence à la figure 3B, le film d'isolation de grille 44, la couche active 14, la couche de contact ohmique 48 et les motifs de source/drain sont formés 20 séquentiellement sur le substrat inférieur 42 pourvu du motif de grille.
Le film d'isolation de grille 44, une couche de silicium amorphe, une couche de silicium amorphe n+ et une couche de source/drain métallique sont formés séquentiellement sur le substrat inférieur 42 sur lequel se trouvent les motifs de grille, par une technique de dépôt telle que le dépôt chimique en phase vapeur assisté par plasma (PECVD) ou la pulvérisation.
Un motif de résine photosensible est formé sur la couche de source/drain métallique par un procédé de photolithographie utilisant un second masque. Dans ce cas, un masque d'exposition par diffraction ayant une partie d'exposition par diffraction à une partie formant canal du transistor à couche mince est utilisé en tant que second masque, permettant ainsi à un motif de résine photosensible de la partie formant canal d'avoir une hauteur inférieure à celle des autres motifs de source/drain.
Ensuite, la couche de source/drain métallique est alors modelée par un procédé de gravure humide en utilisant le motif de résine photosensible pour former ainsi les motifs source/drain comprenant la ligne de données 4, l'électrode source 10, l'électrode de drain 12 étant intégrée à l'électrode source 10 et à l'électrode de stockage 22.
Ensuite, la couche de silicium amorphe et la couche de silicium amorphe n+ sont modelées en même temps par un procédé de gravure sèche qui utilise le même R:\Brevets\22900\22993.doc - 8 octobre 2004 - 4/25 motif de résine photosensible pour ainsi former le motif semi-conducteur 47 comprenant la couche de contact ohmique 48 et la couche active 14.
Le motif de résine photosensible ayant une hauteur relativement peu élevée est éliminé de la partie formant canal par une opération de calcination, puis le motif source/drain et la couche de contact ohmique 48 de la partie formant canal sont gravés par un procédé de gravure sèche. Par conséquent, la couche active 14 de la partie de canal est exposée pour séparer l'électrode source 10 de l'électrode de drain 12.
Ensuite, un résidu du motif de résine photosensible restant sur le motif 10 source/drain est éliminé en utilisant une opération de décapage.
Le film d'isolation de grille 44 est constitué d'un matériau d'isolation inorganique, tel que de l'oxyde de silicium (SiOX) ou du nitrure de silicium (SiNX). Un métal pour le motif source/drain comprend du molybdène (Mo), du titane (Ti), du tantale (Ta) ou un alliage de molybdène.
En référence à la figure 3C, le film de passivation 50 comprend les quatre premiers trous de contact 16, 24, 30 et 38, qui sont formés sur le film d'isolation de grille 44 comportant les motifs source/drain.
Le film de passivation 50 est entièrement formé sur le film d'isolation de grille 44 comportant les motifs source/drain par un procédé de dépôt tel qu'un dépôt chimique en phase vapeur assisté par plasma (PECVD). Le film de passivation 50 est modelé par photolithographie et un procédé de gravure utilisant un troisième masque pour former ainsi les quatre premiers trous de contact 16, 24, 30 et 38. Le premier trou de contact 16 est formé de façon à passer à travers le film de passivation 50 et à exposer l'électrode de drain 12, alors que le second trou de contact 24 est formé de façon à passer à travers le film de passivation 50 et à exposer l'électrode de stockage 22. Le troisième trou de contact 30 est formé de façon à passer à travers le film de passivation 50 et le film d'isolation de grille 44 et à exposer l'électrode de connexion de grille inférieure 28, alors que le quatrième trou de contact 38 est formé de façon à passer à travers le film de passivation 50 et à exposer l'électrode de connexion de grille inférieure 36.
Le film de passivation 50 est généralement fait d'un matériau d'isolation inorganique comme un matériau du film d'isolation de grille 44 ou un matériau d'isolation organique ayant une petite constante diélectrique comme un composé organique acrylique, BCB (benzocyclobutène), ou PFCB (perfluorocyclobutane).
En référence à la figure 3D, les motifs d'électrode transparents sont formés sur le film de passivation 50. Plus précisément, un matériau d'électrode transparent est entièrement déposé sur le film de passivation 50 par une technique de dépôt telle que la pulvérisation et similaire. Ensuite, le matériau d'électrode transparent est modelé R:\Brevets\ 22900\22993.doc - 8 octobre 2004 - 5/25 par un procédé de photolithographie et de gravure en utilisant un quatrième masque, pour ainsi fournir les motifs d'électrode transparents comprenant l'électrode de pixel 18, l'électrode de connexion de grille supérieure 32, et l'électrode de connexion de données supérieure 40. L'électrode de pixel 18 est connectée électriquement via le premier trou de contact 16, à l'électrode de drain 12 et est connectée électriquement, via le second trou de contact 24, à l'électrode de stockage 22 recouvrant une ligne de grille de niveau antérieur 2. L'électrode de connexion de grille supérieure 32 est connectée électriquement, via le troisième trou de contact 30, à l'électrode de connexion de grille inférieure 28. L'électrode de connexion de données supérieure 40 est connectée électriquement, via le quatrième trou de contact 38 à l'électrode de connexion de données inférieure 36. Le matériau d'électrode transparent peut être fait d'oxyde d'indium et d'étain (ITO), d'oxyde d'étain (TO) ou d'oxyde d'indium et de zinc (IZO).
Comme décrit ci-dessus, le substrat de matrice de transistors à couche mince de l'art apparenté et le procédé de fabrication de celui-ci adopte un procédé de masquage en quatre étapes, réduisant ainsi le nombre d'opérations de fabrication comparé au procédé de masquage en cinq étapes et réduisant ainsi les coûts de fabrication en conséquence. Cependant, comme le procédé de masquage en quatre étapes a encore un procédé de fabrication complexe et une limite dans la réduction des coûts de fabrication, il y a besoin d'une approche qui soit capable de simplifier davantage le procédé de fabrication et de réduire davantage les coûts de fabrication.

Claims (28)

RESUME DE L'INVENTION Par conséquent, la présente invention a pour objet un procédé de fabrication d'un substrat de matrice de transistors à couche mince qui remédie sensiblement à un ou plusieurs des problèmes dus aux limites et aux inconvénients de l'art apparenté. Un avantage de la présente invention est de proposer un procédé de fabrication d'un substrat de matrice de transistors à couche mince. Un autre avantage de la présente invention est de réduire le nombre 30 d'opérations de masquage nécessaire pour la fabrication d'un substrat de matrice de transistors à couche mince. Afin d'obtenir ces avantages de l'invention et d'autres, un procédé de fabrication d'un substrat de matrice de transistors à couche mince comprend la formation d'un motif de grille sur un substrat; la formation d'un film d'isolation de grille sur le substrat; la formation d'un motif source/drain et d'un motif de semi-conducteur sur un substrat; la formation d'un film de passivation sur le substrat; la formation d'un motif de résine photosensible sur le film de passivation; le modelage du film de passivation en utilisant le motif de résine photosensible pour former le R:\Brevets\22900\22993.doc - 8 octobre 2004 - 6/25 motif de film de passivation, le modelage du film de passivation comprenant la surgravure du film de passivation; la formation d'un film d'électrode transparent sur le substrat; et l'élimination du motif de résine photosensible et du film d'électrode transparent disposés sur le motif de résine photosensible, formant un motif d'électrode transparent. La formation du motif de film de passivation comprend la formation du motif de film de passivation ayant une ligne de largeur plus étroite que celle du motif de résine photosensible. La formation du motif de film de passivation comprend le modelage du film de 10 passivation en utilisant un gaz de gravure dans lequel la proportion de l'hexafluorure de soufre SF6 est supérieure à celle de l'oxygène 02. Le rapport de l'hexafluorure de soufre SF6 sur l'oxygène 02 est d'environ de 3 à 1 (3:1) à environ de 10 à 1 (10:1). La formation du motif de film de passivation comprend la gravure du film de 15 passivation sous une pression d'environ 300 mtorr à 400 mtorr pour former le motif de passivation. La formation du motif de film de passivation comprend le modelage du film de passivation en utilisant de l'hexafluorure de soufre SF6 en utilisant le motif de résine photosensible comme masque, et en modelant le film d'isolation de grille en utilisant un mélange de gaz comprenant de l'hexafluorure de soufre SF6 et de l'oxygène 02. Le mélange de gaz comprend de l'hexafluorure de soufre SF6 et de l'oxygène 02 dans un rapport de mélange d'environ de 1 à 3 (1:3). La formation du motif de film de passivation comprend le modelage du film de passivation et du film d'isolation de grille en utilisant de l'hexafluorure de soufre SF6 25 et en utilisant le motif de résine photosensible comme masque. La formation du motif de grille comprend la formation d'une électrode de grille d'un transistor à couche mince; la formation d'une ligne de grille connectée à l'électrode de grille; et la formation d'une électrode de connexion de grille inférieure connectée à la ligne de grille, sur le substrat. Le motif d'électrode transparent comprend une électrode de pixel connectée au transistor à couche mince, une électrode de connexion de grille supérieure connectée à une électrode de connexion de grille inférieure, et une électrode de connexion de données supérieure connectée à l'électrode de connexion de données inférieure. Le procédé comprend en outre la formation d'une ligne de grille supplémentaire; et la formation d'une électrode de stockage recouvrant l'autre ligne de grille, dans laquelle une partie du motif semiconducteur est disposée entre l'autre ligne de grille et l'électrode de stockage, formant ainsi sensiblement un condensateur de stockage. R:\Brevets\22900\22993.doc - 8 octobre 2004 - 7/25 La formation du motif source/drain comprend la formation d'une électrode source du transistor à couche mince; la formation d'une électrode de drain du transistor à couche mince; et la formation d'une ligne de données connectée à l'électrode source. L'électrode de drain et l'électrode de stockage se connectent à une électrode de pixel, dans laquelle l'électrode de drain et l'électrode de stockage sont partiellement exposées par le motif de film de passivation. Le procédé comprend en outre la formation d'une électrode de connexion de données inférieure et d'une électrode de connexion de données supérieure, l'électrode de connexion de données inférieure formée avec un matériau sensiblement similaire à celui de la ligne de données sur un même plan le long de la ligne de données, et s'étendant à partir de la ligne de données pour se connecter à l'électrode de connexion de données supérieure. La formation d'un motif semi-conducteur comprend la formation d'un motif semi-conducteur en dessous du motif source/drain le long du motif source/drain. L'élimination du motif de résine photosensible comprend l'élimination du motif de résine photosensible et du matériau d'électrode transparent sur le motif de résine photosensible en utilisant un procédé de décapage pour former le motif d'électrode transparent. Le procédé comprend en outre la formation d'une électrode de connexion de données inférieure et d'une électrode de connexion de données supérieure, l'électrode de connexion de données inférieure étant connectée à la ligne de données via l'électrode de connexion de données supérieure, et formée avec un matériau sensiblement similaire à celui du motif de grille sur un même plan le long du motif de grille. Afin d'obtenir ces avantages de l'invention et d'autres, un procédé de fabrication du substrat de matrice de transistors à couche mince comprend la formation d'un transistor à couche mince sur un substrat; la formation d'un film de passivation sur le substrat; la formation d'un motif de résine photosensible sur le film de passivation; le modelage du film de passivation en utilisant le motif de résine photosensible pour former un motif de film de passivation, le modelage comprenant la surgravure du film de passivation; et la formation d'une électrode de pixel s'étendant à partir d'une surface latérale du motif de film de passivation et formée sur une zone sensiblement exclusive du motif de film de passivation. La formation du motif de film de passivation comprend la formation du motif de film de passivation ayant une largeur de ligne plus étroite que celle du motif de résine photosensible. R:\Brevets\22900\22993.doc - 8 octobre 2004 - 8/25 La formation de l'électrode de pixel comprend la formation d'un matériau d'électrode transparent sur le substrat ayant un résidu du motif de film de passivation et du motif de résine photosensible laissé dessus; et l'élimination du motif de résine photosensible et du matériau d'électrode transparent sur le motif de résine photosensible en utilisant une opération de décapage. Afin d'obtenir ces avantages de l'invention et d'autres, un procédé de fabrication d'un substrat de matrice de transistors à couche mince comprend la formation d'un motif de grille sur un substrat; la formation d'un film d'isolation de grille sur le substrat; la formation d'un motif de source/drain et d'un motif semi- conducteur sur le substrat; la formation d'un film de passivation sur le substrat; la formation d'un motif de résine photosensible sur le film de passivation; le modelage du film de passivation en utilisant le motif de résine photosensible pour former un motif de film de passivation, le motif de film de passivation ayant une largeur plus étroite que la largeur de la ligne du motif de résine photosensible; et la formation d'un motif d'électrode transparent sur le substrat. La formation du motif de film de passivation comprend le modelage du film de passivation en utilisant un gaz de gravure dans lequel la proportion d'hexafluorure de soufre SF6 est plus élevée que la proportion d'oxygène 02. Le rapport a de l'hexafluorure de soufre SF6 sur l'oxygène 02 est 20 approximativement de 3 à 1 (3:1) à 10 à 1 (10:1). La formation du motif de film de passivation comprend la gravure du film de passivation sous une pression d'environ 300 mtorr à 400 mtorr. La formation du motif de film de passivation comprend les étapes de modelage du film de passivation en utilisant de l'hexafluorure de soufre SF6 et en utilisant le motif de résine photosensible comme masque; et le modelage du film d'isolation de grille en utilisant un mélange de gaz comprenant de l'hexafluorure de soufre SF6 et de l'oxygène 02. Le mélange de gaz comprend un rapport de mélange d'hexafluorure de soufre SF6 sur oxygène 02 d'environ 1 à 3 (1:3). La formation du motif de film de passivation comprend l'utilisation d'hexafluorure de soufre SF6 et l'utilisation du motif de résine photosensible comme masque. La formation du motif d'électrode transparent comprend la formation d'un matériau d'électrode transparent sur un substrat ayant un résidu du motif de film de passivation et du motif de résine photosensible laissé dessus; et l'élimination du motif de résine photosensible et du matériau d'électrode transparent disposé sur le motif de résine photosensible en utilisant une opération de décapage. RiBrevets\22900\22993.doc - 8 octobre 2004 - 9/25 Il doit être compris que la description générale précédente et la description détaillée suivante sont toutes deux exemplaires et explicatives et sont destinées à fournir plus d'explications sur l'invention telle que revendiquée. BREVE DESCRIPTION DES DESSINS Les dessins ci joints, qui sont inclus pour permettre une meilleure compréhension de l'invention et qui sont incorporés et constituent une partie de cette description, illustrent des modes de réalisation de l'invention et conjointement à la description, servent à expliquer les principes de l'invention. La figure 1 est une vue de dessus représentant un substrat de matrice de transistors à couche mince de l'art apparenté. La figure 2 est une vue en coupe du substrat de matrice de transistors à couche mince le long de la ligne I-I' sur la figure 1. Les figures 3A à 3D sont des vues en coupe illustrant séquentiellement un 15 procédé de fabrication du substrat de matrice de transistors à couche mince représenté sur la figure 2. La figure 4 est une vue de dessus représentant un substrat de matrice de transistors à couche mince conformément à un mode de réalisation de la présente invention. La figure 5 est une vue en coupe du substrat de matrice de transistors à couche mince le long de la ligne II-II' sur la figure 4. Les figures 6A, 6B, 7A, 7B, 8A, 8B, 8C, 8D, 9A, 9B, 9C, 9D, 9E sont des vues en coupe représentant un procédé de fabrication du substrat de matrice de transistors à couche mince conformément au mode de réalisation de la présente invention. Les figures 10A à 1OC sont des configurations représentant un résultat d'expérimentation sur la génération d'une gravure sous-jacente représentée sur la figure 9C. Les figures 11A à 11B sont des vues en coupe illustrant une opération de gravure d'une seconde étape dans le procédé de fabrication du substrat de matrice de 30 transistors à couche mince selon la présente invention. Description détaillée des modes de réalisation illustrés On fera maintenant référence en détail aux modes de réalisation exemplaires de la présente invention, dont les exemples sont illustrés dans les dessins cijoints. Ci-après, les modes de réalisation exemplaires de la présente invention seront décrits en détail en référence aux figures 4 à 11B. La figure 4 est une vue en coupe représentant un substrat de matrice de transistors à couche mince selon un mode de réalisation exemplaire de la présente \V-IIRSCH6\BREVETS\Brevets\22900\22993doc - 8 octobre 2004 10/25 invention, et la figure 5 est une vue en coupe du substrat de matrice de transistors à couche mince le long de la ligne II-II' sur la figure 4. En référence aux figures 4 et 5, le substrat de matrice de transistors à couche mince comprend une ligne de grille 52, une ligne de données 58, et un motif d'isolation de grille 90 entre eux, tous pouvant être formés sur un substrat inférieur 88. Les lignes de grille 52 et les lignes de données 58 se croisent généralement les unes les autres, avec un transistor à couche mince 80 formé à chaque croisement, et une électrode de pixel 72 formée dans une zone de cellule définie par le croisement. En outre, le substrat de matrice de transistors à couche mince comprend un condensateur de stockage 78 formé à une partie recouverte, entre une ligne de grille de niveau antérieur 52 et une électrode de stockage 66 connectée à une électrode de pixel 72, une partie de connexion de grille 82 connectée à la ligne de grille 52, et une partie de connexion de données 84 connectée à la ligne de donnée 58. Le transistor à couche mince 80 comprend une électrode de grille 54 connectée à la ligne de grille 52, une électrode source 60 connectée à la ligne de grille 58, une électrode de drain 62 connectée à l'électrode de pixel 72, et un motif semi-conducteur comprenant une couche active 92 recouvrant l'électrode de grille 54 avec le motif d'isolation de grille 90 positionné entre eux et formant un canal entre l'électrode source 60 et l'électrode de drain 62. Le transistor à couche mince 80, en réponse à un signal de grille fourni à la ligne de grille 52, provoque un signal de tension de pixel fourni à la ligne de données 58 pour être appliqué à l'électrode de pixel 72 et y être maintenu. Le motif semi-conducteur comprend une couche active 92 ayant une partie formant canal entre l'électrode source 60 et l'électrode de drain 62. La couche active 92 peut être recouverte avec l'électrode source 60, l'électrode de drain 62, la ligne de données 58 et l'électrode de connexion de données inférieure 64. La couche active 92 peut également recouvrir l'électrode de stockage 66 et peut être formée pour recouvrir partiellement la ligne de grille 52 avec le motif d'isolation de grille 90 positionné entre eux. Le motif semi-conducteur peut en outre comprendre une couche de contact ohmique 94 formée sur la couche active 92 pour créer un contact ohmique avec l'électrode source 60, l'électrode de drain 62, l'électrode de stockage 66, la ligne de données 58, et l'électrode de connexion de données 64. L'électrode de pixel 72 peut être connectée à l'électrode de drain 62 du transistor à couche mince 80 exposé à l'extérieur par un motif de film de passivation 98. L'électrode de pixel 72 peut former une différence de potentiel avec une électrode commune (non représentée) formée sur un substrat supérieur en accumulant des charges selon la tension de pixel. Grâce à cette différence de R:\Brevets\22900\22993.doc - 8 octobre 2004 11/25 potentiel, les molécules constituant le matériau de cristaux liquides situé entre le substrat de transistors à couche mince et le substrat supérieur, tournent généralement sous l'effet d'une anisotropie diélectrique du matériau de cristaux liquides. La rotation des molécules de cristal liquide réalise la transmission de la lumière incidente sur l'électrode de pixel 72 depuis une source de lumière (non représentée) vers le substrat supérieur. Le condensateur de stockage 78 peut comprendre une ligne de grille de niveau antérieur 52 et l'électrode de stockage 66 recouvrant la ligne de grille de niveau antérieur. L'électrode de stockage 66 peut être connectée à l'électrode de pixel 72. Le film d'isolation de grille 90 forme sensiblement le milieu diélectrique du condensateur de stockage 78, avec la ligne de grille 52 sur un coté du motif d'isolation de grille 90, et l'électrode de stockage 66, la couche active 92 et la couche de contact ohmique 94 sur l'autre coté. Ici, l'électrode de pixel 72 peut être connectée à l'électrode de stockage 66 sensiblement à une interface exempte de film de passivation 98. Le condensateur de stockage 78 peut maintenir de façon stable la tension de pixel appliquée chargée à l'électrode de pixel 72 jusqu'à ce qu'une nouvelle tension de pixel soit appliquée. La ligne de grille 52 peut être connectée à une commande de grille (non représentée) à travers une partie de connexion de grille 82. La partie de connexion de grille 82 peut comprendre une électrode de connexion de grille 56 s'étendant à partir de la ligne de grille 52 et une électrode de connexion de grille supérieure 74 connectée à l'électrode de connexion de grille inférieure 56. La ligne de données 58 peut être connectée à une commande de données (non représentée) à travers une partie de connexion de données 84. La partie de connexion de données 84 peut comprendre une électrode de connexion de données inférieure 64 s'étendant à partir de la ligne de données 58 et une électrode de connexion de données supérieure 76 connectée à l'électrode de connexion de données inférieure 64. En outre, la partie de connexion de données 84 peut comprendre la couche d'isolation de grille 90, la couche active 92 et la couche de contact ohmique 94 formées entre l'électrode de connexion de données inférieure 64 et le substrat inférieur 88. Le motif d'isolation de grille 90 et le motif de film de passivation 98 sont généralement formés dans la zone où l'électrode de pixel 72, l'électrode de connexion de grille supérieure 74 et l'électrode de connexion de données supérieure 76 ne sont pas formées. Ici, la couche de passivation 98 et la couche d'isolation de grille 90 peuvent être modelées par une technique de gravure sèche utilisant un gaz de gravure dans lequel de l'hexafluorure de soufre SF6 et de l'oxygène 02 sont mélangés avec un R:\Brevets\22900\22993.doc - 8 octobre 2004 - 12/25 rapport d'environ 3:1 à environ 10:1, ou le motif de passivation 98 et le motif d'isolation de grille 90 peuvent être modelés sous une haute pression, par exemple une pression d'environ 300 mtorr à 400 mtorr. En variante, la couche de passivation 98 peut être modelé en utilisant un gaz de gravure constitué presque exclusivement d'hexafluorure de soufre SF6, et la couche d'isolation de grille 90 peut être modelée au moyen d'un gaz de gravure dans lequel l'hexafluorure de soufre SF6 et l'oxygène 02 sont mélangés, mais la proportion d'hexafluorure de soufre SF6 dans le mélange est diminuée en comparaison du mélange ci-dessus. En outre, le motif de film de passivation 98 et le motif d'isolation de grille 90 peuvent être modelés au moyen d'une gravure sèche utilisant un gaz de gravure constitué d'hexafluorure de soufre SF6, afin que le motif de film de passivation 98 soit surgravé. Le substrat de matrice de transistors à couche mince ayant la configuration susmentionnée peut être formé grâce à l'utilisation d'un procédé de masquage en trois étapes. Le procédé de fabrication du substrat de matrice de transistors à couche mince selon le mode de réalisation de la présente invention utilisant le procédé de masquage en trois étapes peut comprendre la première opération de masquage pour former les motifs de grille, la seconde opération de masquage pour former le motif semi-conducteur et le motif source/drain, et la troisième opération de masquage pour former le motif d'isolation de grille 90, le motif de film de passivation 98 et les motifs d'électrode transparents. Les figures 6A à 9E sont des vues de dessus et des vues en coupe illustrant séquentiellement un procédé exemplaire de fabrication du substrat de matrice de transistors à couche mince selon un mode de réalisation exemplaire de la présente invention. Les figure 6A et 6B sont respectivement une vue de dessus et une vue en coupe, représentant les motifs de grille formés sur le substrat inférieur 88 par la première opération de masquage dans un procédé exemplaire de fabrication du substrat de matrice de transistors à couche mince selon la présente invention. La couche métallique de grille peut être formée sur le substrat inférieur 88 au moyen d'un procédé de dépôt tel qu'un procédé de pulvérisation. Par la suite, la couche métallique de grille peut être modelée par un procédé de photolithographie utilisant le premier masque et un procédé de gravure, pour former les motifs de grille comprenant la ligne de grille 52, l'électrode de grille 54, et l'électrode de connexion de grille 56. Comme métal de grille, les éléments Cr, MoW, Cr/Al, Cu, Al(Nd), Mo/Al, Mo/Al(Nd) , Cr/Al(Nd) et similaires peuvent être utilisés sous la forme d'une structure à couche simple ou à double-couche. R:\Brevets\22900\22993. doc - 8 octobre 2004 - 13/25 Les figures 7A et 7B sont respectivement une vue de dessus et une vue en coupe du substrat, comprenant le motif source/drain et le motif semi-conducteur formé par la seconde opération de masquage dans le procédé de fabrication du substrat de matrice de transistors à couche mince conformément au mode de réalisation exemplaire de la présente invention. Plus précisément, comme représenté sur la figure 8A, une couche d'isolation de grille 90a, une couche de contact ohmique de silicium amorphe 92a, une couche de silicium amorphe n+ 94a, et une couche métallique source/drain 58a peuvent être séquentiellement formées sur un substrat inférieur 88 ayant des motifs de grille dessus par une technique de dépôt telle que le dépôt chimique en phase vapeur assisté par plasma (PECVD) et la pulvérisation. Selon un mode de réalisation exemplaire, la couche d'isolation de grille 90a peut être faite d'un matériau d'isolation inorganique comme l'oxyde de silicium (SiOX), ou le nitrure de silicium (SiNX). La couche métallique source/drain peut être faite de molybdène (Mo), de titane (Ti), de tantale (Ta) ou d'un alliage de molybdène. Ensuite, un motif de résine photosensible 71b peut être formé sur la couche métallique source/drain 58a, par un procédé de photolithographie utilisant un second masque et un procédé de gravure, comme représenté sur la figure 8A. Dans ce cas, un masque d'exposition par diffraction ayant une partie d'exposition par diffraction au niveau d'une partie formant canal du transistor à couche mince peut être utilisé comme second masque, permettant ainsi à un motif de résine photosensible de la partie formant canal d'avoir une hauteur moins élevée qu'un motif de résine photosensible d'un motif source/drain. Par la suite, comme représenté sur la figure 8B, la couche métallique source/drain 58a peut être modelée au moyen d'un procédé de gravure humide utilisant le motif de résine photosensible 71b pour fournir ainsi des motifs source/drain comprenant la ligne de données 58, l'électrode source 60, l'électrode de drain 62, qui est alors intégrée à l'électrode source 60; l'électrode de stockage 66; et l'électrode de connexion de données inférieure 64. En utilisant le même motif de résine photosensible 71b, la couche de silicium amorphe 92a et la couche de silicium amorphe n+ 94a peuvent être modelées lors d'une unique opération de gravure sèche fournissant ainsi un motif semi-conducteur 147 comprenant la couche de contact ohmique 94 et la couche active 92. Ensuite, comme représenté sur la figure 8C, le motif de résine photosensible 71b ayant une hauteur relativement peu élevée au niveau de la partie formant canal, peut être éliminé au moyen d'un procédé de calcination. Ci-après, le motif source/drain et la couche de contact ohmique 94 de la partie formant canal peuvent être gravés, au moyen, par exemple d'un procédé de gravure sèche. Par R.\Brevets\22900\22993. doc - 8 octobre 2004 - 14/25 conséquent, la couche active 92 de la partie formant canal est de préférence exposée pour séparer l'électrode source 60 de l'électrode de drain 62, comme représenté sur la figure 8D. Ci-après, un résidu du motif de résine photosensible laissé sur la partie de motif 5 source/drain peut être éliminé en utilisant un procédé de décapage. Les figures 9A à 9E sont des vues de dessus et des vues en coupe du substrat comprenant la couche d'isolation de grille 90, la couche de film de passivation 98 et la couche d'électrode transparente formée par la troisième opération de masquage dans le procédé de fabrication du substrat de matrice de transistors à couche mince selon un procédé exemplaire de la présente invention. Un film de passivation 98a, qui peut comprendre un matériau d'isolation inorganique comme l'oxyde de silicium (SiOX) et le nitrure de silicium (SiNX), ou un matériau d'isolation organique ayant une petite constante diélectrique tel qu'un composé organique acrylique, du BCB (benzocyclobutène), du PFCB (perfluorocyclobutane) ou similaires, peut être entièrement déposé au moyen d'une technique de dépôt tel qu'une pulvérisation sur le film d'isolation de grille 90a ayant des motifs source/drain dessus. Et, une résine photosensible peut être entièrement appliquée sur le film de passivation 98a. Ensuite, un motif de résine photosensible 71c peut être formé par un procédé de photolithographie utilisant un troisième masque, comme représenté sur la figure 9B. Par la suite, le film de passivation 98a et le film d'isolation de grille 90a peuvent être modelés par une gravure sèche en utilisant le motif de résine photosensible 71c comme masque, modelant ainsi le motif de couche de passivation 98 et la couche d'isolation de grille 90 dans une zone sauf dans la zone où le motif d'électrode transparent sera formé. La présente invention emploie un gaz de gravure dans lequel de l'hexafluorure de soufre SF6 et de l'oxygène 02 sont mélangés dans un rapport d'environ 3:1 à 10:1 en augmentant la proportion d'hexafluorure de soufre SF6. Par conséquent, une largeur de ligne du film de passivation 98a en dessous du motif de résine photosensible 71c est étroitement surgravée par rapport à la largeur de la résine photosensible. Le film de passivation 98a est surgravé pour aider au modelage de l'électrode transparente en permettant sensiblement à la couche de résine photo-sensible 71c d'être décollée. Selon un mode de réalisation préféré, une zone surgravée dl du film de passivation 98a a une largeur de moins de 2 gm environ. Plus précisément, l'hexafluorure de soufre SF6 réagit bien avec un matériau d'isolation inorganique tel que le SiO,t ou le SiNX, et l'oxygène 02 réagit bien avec un motif de résine photosensible. Par conséquent, quand le film de passivation 98a et le film d'isolation de grille 90a sont modelés par un procédé de gravure sèche R\Brevets\22900\22993.doc - 8 octobre 2004 - 15/25 utilisant le motif de résine photosensible 71c comme masque, si un gaz de gravure dans lequel l'hexafluorure de soufre SF6 et l'oxygène 02 sont mélangés dans une rapport d'environ 3:1 à 10:1, est utilisé, l'hexafluorure de soufre SF6 peut avoir un effet sur une surface latérale exposée du film de passivation 98a. Il en résulte que la surface latérale exposée du film de passivation 98a devient surgravée. Aussi, dans le procédé de fabrication du substrat de matrice de transistors à couche mince selon la présente invention, un autre procédé pour réaliser la surgravure du film de passivation 98a est de modeler le film de passivation 98a sous pression élevée, par exemple, sous une pression d'environ 300 mtorr à environ 400 mtorr. Plus précisément, si la pression est augmentée, le nombre de collisions entre les molécules de gaz par unité de temps augmente et le parcours moyen libre devient donc plus court. Il en résulte que la rectitude de latrajectoire des molécules de gaz diminue et ainsi le mouvement irrégulier, vers la gauche et la droite, vers le haut et le bas, des molécules de gaz s'accentue. Par conséquent, la surface latérale du film de passivation 98a formée en dessous du motif de résine photosensible 71c subit beaucoup plus d'influence du fait du nombre accru de molécules de gaz se mouvant vers la gauche et la droite, et vers le haut et le bas. Ainsi, le film de passivation 98a formé en dessous du motif de résine photosensible 71c devient surgravé. Dans le procédé de fabrication du substrat de matrice de transistors à couche mince selon la présente invention, un autre procédé exemplaire pour réaliser la surgravure du film de passivation 98a peut être de mettre en oeuvre un procédé de gravure qui se divise en deux étapes exemplaires lors du modelage du film de passivation 98a. Dans une première étape exemplaire, le film de passivation 98a peut être modelé uniquement par l'hexafluorure de soufre SF6, comme représenté sur la figure 11A. Comme décrit ci-dessus, dans le cas où le film de passivation 98a est modelé en utilisant le motif de résine photosensible comme masque, la surface latérale du film de passivation 98a subit beaucoup plus d'influences de la part de l'hexafluorure de soufre SF6 par rapport à l'oxygène. Par conséquent, le film de passivation 98a formé sous le motif de résine photosensible 71c est surgravé. Par la suite, lors d'une deuxième étape exemplaire, le film d'isolation de grille 90a est modelé au moyen d'un gaz de gravure dans lequel de l'oxygène 02 est mélangé à de l'hexafluorure de soufre SF6 dont la quantité dans le rapport de mélange diminue ainsi. Ici, le rapport de mélange de SF6:O2 est d'environ 1:3. La diminution de la quantité d'hexafluorure de soufre SF6 est généralement pour empêcher une surgravure du film d'isolation de grille 90a. En d'autres termes, si le film d'isolation de grille 90a est gravé seulement par l'hexafluorure de soufre SF6, la R:\Brevets\22900\22993. doc - 8 octobre 2004 - 16/25 2860918 17 surface latérale du film d'isolation de grille 90a est aussi surgravée, ce qui peut causer une déconnexion du motif d'électrode transparent devant être formé sur le film d'isolation de grille 90a. Ainsi, il est possible d'empêcher la surface latérale du motif d'isolation de grille 90 d'être surgravée en modelant le film d'isolation de grille 90a en utilisant un gaz de gravure dans lequel de l'oxygène 02 est mélangé avec de l'hexafluorure de soufre SF6 dont la proportion de mélange est diminuée. Par la suite, un matériau d'électrode transparent 74a peut être déposé sur l'intégralité du substrat au moyen d'un procédé de dépôt tel qu'un procédé de pulvérisation sur le substrat 88 ayant le résidu du motif de résine photosensible 71c. À ce stade du procédé, le matériau d'électrode transparent 74 est formé, de manière à ce qu'il puisse être séparé entre le motif de passivation 98 et le motif de résine photosensible 71c, au moyen d'un motif de passivation surgravé, plus facilement que sur le motif de résine photosensible, comme représenté sur la figure 9D. Le matériau d'électrode transparent 74a peut être fait d'oxyde d'indium et d'étain (ITO), d'oxyde d'étain (TO), ou d'oxyde d'indium et de zinc (IZO). Le motif de résine photosensible 71c peut être éliminé au moyen d'un procédé de décapage utilisant un procédé de décollage sur le substrat de matrice de transistors à couche mince sur lequel un matériau d'électrode transparent 74a est sensiblement entièrement déposé. Le matériau d'électrode transparent 74a déposé sur le motif de résine photosensible 71c peut être éliminé avec le motif de résine photosensible 71c, comme représenté sur la figure 9E, pour former le motif transparent comprenant l'électrode de connexion de grille 74 supérieure, l'électrode de pixel 72, et l'électrode de connexion de données supérieure 85. Il en est ainsi parce que le matériau d'électrode transparent 74a est séparé au niveau de la zone de surgravure, le matériau d'électrode transparent 74a déposé sur le motif de résine photosensible 71c peut être éliminé facilement avec le motif de résine photosensible 71c lorsqu'on l'enlève. En d'autres termes, une solution de décapage pénètre facilement dans une zone séparée du matériau d'électrode transparent 74 formé sensiblement à l'endroit là où la couche de passivation 98a est surgravée. Pendant l'opération de décapage, en utilisant le procédé de décollage, le matériau d'électrode transparent 74a formé sur la couche de résine photosensible 71C peut être facilement éliminé. Par conséquent, suite à l'élimination de la résine photosensible, l'électrode de connexion de grille supérieure 74 peut être connectée à l'électrode de connexion de grille 56 inférieure, l'électrode de pixel 72 peut être connectée électriquement à l'électrode de drain du transistor à couche mince et à l'électrode de stockage 66 du condensateur de stockage 78, et l'électrode de connexion de données supérieure 85 R:\Brevets\ 22900\22993.doc - 8 octobre 2004 - 17/25 peut être connectée électriquement à l'électrode de connexion de données inférieure 64. Comme décrit ci-dessus, le procédé de fabrication du substrat de matrice de transistors à couche mince selon la présente invention implique de surgraver le film de passivation en dessous du motif de résine photosensible en augmentant davantage la proportion dans le mélange de SF6 ou une pression exercée dessus, un film de passivation et un film d'isolation de grille modelés, en utilisant une combinaison d'un procédé de décollage et d'un procédé de gravure utilisant un gaz de gravure. En variante, lors de l'exécution de la gravure sèche du film de passivation et du film d'isolation de grille, le film de passivation et le film d'isolation de grille peuvent être modelés en différenciant la composition de chaque gaz de gravure. Par conséquent, le motif d'électrode transparent peut être facilement formé en utilisant un procédé de décollage selon la présente invention. Comme décrit ci-dessus, le procédé de fabrication du substrat de matrice de transistors à couche mince selon la présente invention peut être capable de simplifier la configuration du substrat et le procédé de fabrication en adoptant un masquage en trois étapes en utilisant le procédé de décollage. Par conséquent, il peut être possible de diminuer davantage les coûts de fabrication et d'augmenter le rendement de fabrication. Précisément, conformément au procédé de fabrication du substrat de matrice de transistors à couche mince selon la présente invention, la surface latérale du film de passivation peut être surgravée et le motif d'électrode transparent réalisé séparé au moyen de la surgravure, permettant ainsi à la solution de décapage de pénétrer dans la résine photosensible au niveau de la séparation pendant le procédé de décapage. Par conséquent, lors de l'exécution du procédé de décapage du motif de résine photosensible au moyen du procédé de décollage, le matériau d'électrode transparent déposé sur le motif de résine photosensible peut être facilement modelé. Bien que la présente invention ait été expliquée au moyen des modes de réalisation représentés dans les dessins décrits ci-dessus, l'homme de l'art doit bien comprendre que l'invention ne se limite pas aux modes de réalisation, mais plutôt que divers changements ou modifications de celles-ci sont possibles sans s'écarter de l'esprit de l'invention. Par conséquent, la portée de l'invention doit être déterminée seulement par les revendications annexées et leurs équivalents. R:\Brevets\22900\22993.doc - 8 octobre 2004 - 18/25 LEGENDE DES FIGURES Figure 1, 2, 3A, 3B, 3C, 3D Anglais Related art Français Réf. Art apparenté R:\Brevets\22900\22993.doc - 8 octobre 2004 - 19/25 REVENDICATIONS
1. Un procédé de fabrication d'une matrice de transistors à couche mince comprenant: la formation d'un motif de grille sur un substrat; la formation d'un film d'isolation de grille sur le substrat; la formation d'un motif de source/drain et d'un motif de semi-conducteur sur le substrat; la formation d'un film de passivation sur le substrat; la formation d'un motif de résine photosensible sur le film de passivation; le modelage du film de passivation en utilisant le motif de résine photosensible pour former un motif de film de passivation, le modelage du film de passivation comprenant la surgravure du film de passivation; la formation d'un film d'électrode transparent sur le substrat; l'élimination du motif de résine photosensible et du film d'électrode transparent disposés sur le motif de résine photosensible; et la formation d'un motif d'électrode transparent.
2. Le procédé selon la revendication 1, dans lequel la formation du motif 20 de film de passivation comprend la formation du motif de film de passivation ayant une largeur de ligne plus étroite que celle du motif de résine photosensible.
3. Le procédé selon la revendication 1, dans lequel la formation du motif de film de passivation comprend le modelage du film de passivation en utilisant un 25 gaz décapant dans lequel la proportion de l'hexafluorure de soufre SF6 est plus élevée que celle de l'oxygène 02.
4. Le procédé selon la revendication 3, dans lequel le rapport de l'hexafluorure de soufre SF6 sur l'oxygène 02 est d'environ de 3 à 1 (3:1) à environ 30 de 10 à 1 (10:1).
5. Le procédé selon la revendication 1, dans lequel la formation du motif de film de passivation comprend la gravure du film de passivation sous une pression d'environ 300 mtorr à 400 mtorr pour former le motif de passivation.
6. Le procédé selon la revendication 1, dans lequel la formation du motif de film de passivation comprend: R.\Brevets\22900\22993.doc - 8 octobre 2004 - 20/25 le modelage du film de passivation en utilisant de l'hexafluorure de soufre SF6, en utilisant le motif de résine photosensible comme masque; et le modelage du film d'isolation de grille en utilisant un mélange de gaz comprenant de l'hexafluorure de soufre SF6 et de l'oxygène 02.
7. Le procédé selon la revendication 6, dans lequel le mélange de gaz comprend de l'hexafluorure de soufre SF6 et de l'oxygène 02 avec un rapport de mélange d'environ 1 à 3 (1:3).
Io
8. Le procédé selon la revendication 1, dans lequel la formation du motif de film de passivation comprend le modelage du film de passivation et du film d'isolation de grille en utilisant de l'hexafluorure de soufre SF6 et en utilisant le motif de résine photosensible comme masque.
9. Le procédé selon la revendication 1, dans lequel la formation du motif de grille comprend: la formation d'une électrode de grille d'un transistor à couche mince; la formation d'une ligne de grille connectée à l'électrode de grille; et la formation d'une électrode de connexion de grille inférieure connectée à la ligne de grille, sur le substrat.
10. Le procédé selon la revendication 9, dans lequel le motif d'électrode transparent comprend une électrode de pixel connectée au transistor à couche mince, une électrode de connexion de grille supérieure connectée à l'électrode de connexion de grille inférieure, et une électrode de connexion de données supérieure électriquement connectée à la ligne de données du motif de source/drain.
11. Le procédé selon la revendication 9, comprenant en outre: la formation d'une ligne de grille supplémentaire; et la formation d'une électrode de stockage recouvrant l'autre ligne de grille, dans laquelle une partie du motif de semi-conducteur est disposée entre l'autre ligne de grille et l'électrode de stockage, formant ainsi sensiblement un condensateur de stockage.
12. Le procédé selon la revendication 1, dans lequel la formation du motif de source/drain comprend: la formation d'une électrode source du transistor à couche mince; la formation d'une électrode de drain du transistor à couche mince; et R:\Brevets\22900\22993.doc - 8 octobre 2004 - 21/25 la formation d'une ligne de données connectée à l'électrode source.
13. Le procédé selon la revendication 12, dans lequel l'électrode de drain et l'électrode de stockage se connectent avec une électrode de pixel, et dans lequel 5 l'électrode de drain et l'électrode de stockage sont partiellement exposées par le motif de film de passivation.
14. Le procédé selon la revendication 12, comprenant en outre la formation d'une électrode de connexion de données inférieure et une électrode de connexion de données supérieure, l'électrode de connexion de données inférieure étant formée avec un matériau sensiblement similaire à celui de la ligne de données avec de la ligne de données, et s'étendant à partir de la ligne de données pour se connecter à l'électrode de connexion de données supérieure.
15. Le procédé selon la revendication 1, dans lequel la formation du motif de semi-conducteur comprend la formation du motif de semi- conducteur au-dessous du motif de source/drain le long du motif de source/drain.
16. Le procédé selon la revendication 1, dans lequel l'élimination du motif de résine photosensible comprend l'élimination du motif de résine photosensible et du matériau d'électrode transparent sur le motif de résine photosensible en utilisant un procédé de décapage pour former le motif d'électrode transparent.
17. Le procédé selon la revendication 1, comprenant en outre la formation d'une électrode de connexion de données inférieure et d'une électrode de connexion de données supérieure, l'électrode de connexion de données inférieure étant connectée à la ligne de données via l'électrode de connexion de données supérieure, et formée avec un matériau sensiblement similaire à celui du motif de grille dans le même plan et avec le motif de grille.
18. Un procédé de fabrication d'un substrat de matrice de transistors à couche mince comprenant: la formation d'un transistor à couche mince sur un substrat; la formation d'un film de passivation sur le substrat; la formation d'un motif de résine photosensible sur le film de passivation; \\HIRSCH6\BREVETS\Brevets\22900\22993.doc - 8 octobre 2004 - 22/25 le modelage du film de passivation en utilisant le motif de résine photosensible pour former un motif de film de passivation, le modelage comprenant la surgravure du film de passivation; et la formation d'une électrode de pixel s'étendant à partir d'une surface latérale 5 du motif de film de passivation et formée sur une zone sensiblement exclusive du motif de film de passivation.
19. Le procédé selon la revendication 18, dans lequel la formation du motif de film de passivation comprend la formation du motif de film de passivation l0 ayant une largeur de ligne plus étroite que celle du motif de résine photosensible.
20. Le procédé selon la revendication 18, dans lequel la formation de l'électrode de pixel comprend: la formation d'un matériau d'électrode transparent sur le substrat ayant un résidu du motif de film de passivation et du motif de résine photosensible laissé dessus; et l'élimination du motif de résine photosensible et du matériau d'électrode transparent sur le motif de résine photosensible en utilisant un procédé de décapage.
21. Un procédé de fabrication d'un substrat de matrice de transistors à couche mince comprenant: la formation d'un motif de grille sur un substrat; la formation d'un film d'isolation de grille sur le substrat; la formation d'un motif de source/drain et d'un motif de semi-conducteur sur le 25 substrat; la formation d'un film de passivation sur le substrat; la formation d'un motif de résine photosensible sur le film de passivation; le modelage du film de passivation en utilisant le motif de résine photosensible pour former un motif de film de passivation, le motif de film de passivation ayant une largeur de ligne plus étroite qu'une largeur de ligne du motif de résine photosensible; et la formation d'un motif d'électrode transparent sur le substrat.
22. Le procédé selon la revendication 21, dans lequel la formation du motif de film de passivation comprend le modelage du film de passivation en utilisant un gaz de gravure dans lequel la proportion de l'hexafluorure de soufre SF6 est plus élevée que la proportion de l'oxygène 02.
\\HIRSCH6\BREVETS\Brevets\22900\22993.doc - 8 octobre 2004 - 23/25
23. Le procédé selon la revendication 22, dans lequel le rapport de l'hexafluorure de soufre SF6 sur l'oxygène 02 est approximativement de 3 à 1 (3:1) et de 10 à1(10:1).
24. Le procédé selon la revendication 21, dans lequel la formation du motif de film de passivation comprend la gravure du film de passivation sous une pression d'environ 300 mtorr à 400 mtorr.
25. Le procédé selon la revendication 21, dans lequel la formation du 1 o motif de film de passivation comprend: le modelage du film de passivation en utilisant de l'hexafluorure de soufre SF6 et l'utilisation du motif de résine photosensible comme masque; et le modelage du film d'isolation de grille en utilisant un mélange de gaz comprenant de l'hexafluorure de soufre SF6 et de l'oxygène 02.
26. Le procédé selon la revendication 25, dans lequel le mélange de gaz a un rapport de mélange de l'hexafluorure de soufre SF6 sur l'oxygène 02 d'environ de 1 à 3 (1:3).
27. Le procédé selon la revendication 21, dans lequel la formation du motif de film de passivation comprend l'utilisation d'hexafluorure de soufre SF6 et l'utilisation du motif de résine photosensible comme masque.
28. Le procédé selon la revendication 21, dans lequel la formation d'un motif d'électrode transparent comprend: la formation d'un matériau d'électrode transparent sur le substrat ayant un résidu du motif de film de passivation et du motif de résine photosensible laissé dessus; et l'élimination du motif de résine photosensible et du matériau d'électrode 30 transparent disposés sur le motif de résine photosensible en utilisant un procédé de décapage.
\\HIRSCH6\BREVETS\Brevets\22900\22993.doc - 8 octobre 2004 - 24/25
FR0410642A 2003-10-10 2004-10-08 Procede de fabrication d'un substrat de matrice de transistors a couche mince Expired - Fee Related FR2860918B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0070698A KR100500779B1 (ko) 2003-10-10 2003-10-10 박막 트랜지스터 어레이 기판의 제조 방법

Publications (2)

Publication Number Publication Date
FR2860918A1 true FR2860918A1 (fr) 2005-04-15
FR2860918B1 FR2860918B1 (fr) 2007-02-23

Family

ID=33411801

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0410642A Expired - Fee Related FR2860918B1 (fr) 2003-10-10 2004-10-08 Procede de fabrication d'un substrat de matrice de transistors a couche mince

Country Status (8)

Country Link
US (1) US7078279B2 (fr)
JP (1) JP4475578B2 (fr)
KR (1) KR100500779B1 (fr)
CN (1) CN1326201C (fr)
DE (1) DE102004048723B4 (fr)
FR (1) FR2860918B1 (fr)
GB (1) GB2407704B (fr)
TW (1) TWI249814B (fr)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560400B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101112538B1 (ko) 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101107246B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI287659B (en) 2005-08-25 2007-10-01 Chunghwa Picture Tubes Ltd Multi-domain vertical alignment liquid crystal display panel, thin film transistor array, and methods of fabricating the same
TWI339442B (en) 2005-12-09 2011-03-21 Samsung Mobile Display Co Ltd Flat panel display and method of fabricating the same
KR100818887B1 (ko) * 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법
CN100367488C (zh) * 2006-02-13 2008-02-06 友达光电股份有限公司 薄膜晶体管阵列基板的制造方法
JPWO2007099690A1 (ja) * 2006-02-28 2009-07-16 パイオニア株式会社 有機トランジスタ及びその製造方法
KR101228475B1 (ko) * 2006-06-05 2013-01-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
KR101326134B1 (ko) * 2007-02-07 2013-11-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN100446222C (zh) * 2007-03-28 2008-12-24 友达光电股份有限公司 薄膜晶体管基板的制造方法
TWI383502B (zh) * 2007-10-02 2013-01-21 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
TWI396916B (zh) * 2009-07-17 2013-05-21 Chunghwa Picture Tubes Ltd 薄膜電晶體陣列基板之製作方法
KR20110061773A (ko) * 2009-12-02 2011-06-10 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101801974B1 (ko) * 2009-12-31 2017-11-28 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 액정표시장치 및 이들의 제조방법
US8871590B2 (en) 2009-12-31 2014-10-28 Lg Display Co., Ltd. Thin film transistor array substrate, liquid crystal display device including the same and fabricating methods thereof
CN103151359B (zh) * 2013-03-14 2015-11-11 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
KR102151235B1 (ko) * 2013-10-14 2020-09-03 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
KR102144328B1 (ko) * 2014-09-26 2020-08-13 도레이 카부시키가이샤 유기 el 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541128A (en) * 1993-04-05 1996-07-30 General Electric Company Self-aligned thin-film transistor constructed using lift-off technique
US6156583A (en) * 1998-06-13 2000-12-05 Lg Philips Lcd Co., Ltd. Method for manufacturing a liquid crystal display device
US20020139983A1 (en) * 2001-03-30 2002-10-03 Jae-Sik Choi Fabricating method of an array substrate having polysilicon thin film transistor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323373A (ja) * 1992-05-22 1993-12-07 Fujitsu Ltd 薄膜トランジスタパネルの製造方法
WO1994020982A1 (fr) * 1993-03-01 1994-09-15 General Electric Company Transistor a couche mince a auto-alignement realise par 'decollage'
US5391507A (en) * 1993-09-03 1995-02-21 General Electric Company Lift-off fabrication method for self-aligned thin film transistors
JP2661561B2 (ja) * 1994-10-27 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
KR100225098B1 (ko) * 1996-07-02 1999-10-15 구자홍 박막트랜지스터의 제조방법
US5830774A (en) * 1996-06-24 1998-11-03 Motorola, Inc. Method for forming a metal pattern on a substrate
US6107641A (en) * 1997-09-10 2000-08-22 Xerox Corporation Thin film transistor with reduced parasitic capacitance and reduced feed-through voltage
TW415109B (en) * 1999-04-01 2000-12-11 Hannstar Display Corp Structure and fabrication of thin-film transistor (TFT) array
KR100653467B1 (ko) * 1999-12-24 2006-12-04 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터-액정표시소자의 제조방법
KR100583979B1 (ko) * 2000-02-11 2006-05-26 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP2002237594A (ja) * 2001-02-02 2002-08-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス
JP2002250934A (ja) * 2001-02-26 2002-09-06 Sharp Corp 液晶用マトリクス基板の製造方法
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR100796795B1 (ko) * 2001-10-22 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
TW522570B (en) * 2001-11-06 2003-03-01 Hannstar Display Corp Manufacturing method of thin film transistor array substrate and its structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541128A (en) * 1993-04-05 1996-07-30 General Electric Company Self-aligned thin-film transistor constructed using lift-off technique
US6156583A (en) * 1998-06-13 2000-12-05 Lg Philips Lcd Co., Ltd. Method for manufacturing a liquid crystal display device
US20020139983A1 (en) * 2001-03-30 2002-10-03 Jae-Sik Choi Fabricating method of an array substrate having polysilicon thin film transistor

Also Published As

Publication number Publication date
FR2860918B1 (fr) 2007-02-23
JP4475578B2 (ja) 2010-06-09
GB2407704B (en) 2005-09-14
US7078279B2 (en) 2006-07-18
DE102004048723A1 (de) 2005-06-09
TW200514198A (en) 2005-04-16
DE102004048723B4 (de) 2011-05-19
KR100500779B1 (ko) 2005-07-12
CN1606125A (zh) 2005-04-13
US20050079657A1 (en) 2005-04-14
GB2407704A (en) 2005-05-04
TWI249814B (en) 2006-02-21
JP2005123610A (ja) 2005-05-12
GB0421633D0 (en) 2004-10-27
KR20050034924A (ko) 2005-04-15
CN1326201C (zh) 2007-07-11

Similar Documents

Publication Publication Date Title
FR2860918A1 (fr) Procede de fabrication d&#39;un substrat de matrice de transistors a couche mince
US7468527B2 (en) Liquid crystal display device and fabricating method thereof
US7095460B2 (en) Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
US8652886B2 (en) Thin film transistor array substrate for a display panel and a method for manufacturing a thin film transistor array substrate for a display panel
FR2872344A1 (fr) Substrat de reseau de transistors a couches minces et procede de fabrication de celui-ci
TWI294184B (fr)
FR2838562A1 (fr) Procede de fabrication d&#39;un substrat de matrice d&#39;un dispositif d&#39;affichage a cristaux liquides
FR2895809A1 (fr) Procede de fabrication d&#39;un substrat de transistor en couche mince.
US7413938B2 (en) Thin film transistor array substrate and method of manufacturing the same
FR2919113A1 (fr) Substrat de reseau pour dispositif d&#39;affichage a cristaux liquides et son procede de fabrication
FR2734082A1 (fr) Procede de fabrication d&#39;un condensateur de stockage dans un dispositif d&#39;affichage a cristaux liquides et dispositif d&#39;affichage a cristaux liquides
FR2873826A1 (fr) Substrat de matrice pour un ecran a cristaux liquides et procede de fabrication de ce dernier
FR2899982A1 (fr) Substrat de reseau, son procede de fabrication et dispositif d&#39;affichage a cristaux liquides le comportant
FR2874746A1 (fr) Transistor organique en couches minces, dispositif d&#39;affichage a cristaux liquides utilisant ce transistor, et leur procede de fabrication
JP2005122182A (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
JP2004334214A (ja) 薄膜トランジスタ・アレイ基板及びその製造方法
FR2909194A1 (fr) Substrat formant reseau pour un dispositif d&#39;affichage a cristaux liquides et son procede de fabrication.
FR2880475A1 (fr) Substrat de matrice de transistors en couche mince et son procede de fabrication
JP5568317B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板、及びその製造方法
JP2003309269A (ja) 液晶表示装置用アレー基板とその製造方法
US7300830B2 (en) Method of fabricating liquid crystal display panel
US8828149B2 (en) Apparatus for fabricating thin film transistor array substrate
FR2809523A1 (fr) Afficheur a cristal liquide et procede de fabrication d&#39;un tel afficheur
US20050142704A1 (en) Method for fabricating liquid crystal display device
FR2905802A1 (fr) Procede de fabrication d&#39;un motif en couche mince, et panneau d&#39;affichage a cristaux liquides et son procede de fabrication utilisant le motif.

Legal Events

Date Code Title Description
CD Change of name or company name
PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 17

ST Notification of lapse

Effective date: 20220605