DE102004048723A1 - Herstellverfahren für ein Dünnschichttransistorarray-Substrat - Google Patents

Herstellverfahren für ein Dünnschichttransistorarray-Substrat Download PDF

Info

Publication number
DE102004048723A1
DE102004048723A1 DE102004048723A DE102004048723A DE102004048723A1 DE 102004048723 A1 DE102004048723 A1 DE 102004048723A1 DE 102004048723 A DE102004048723 A DE 102004048723A DE 102004048723 A DE102004048723 A DE 102004048723A DE 102004048723 A1 DE102004048723 A1 DE 102004048723A1
Authority
DE
Germany
Prior art keywords
pattern
passivation film
electrode
gate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004048723A
Other languages
English (en)
Other versions
DE102004048723B4 (de
Inventor
Soon Sung Gungpo Yoo
Lyul Heung Suwon Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of DE102004048723A1 publication Critical patent/DE102004048723A1/de
Application granted granted Critical
Publication of DE102004048723B4 publication Critical patent/DE102004048723B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Es wird ein Verfahren zum Herstellen eines Dünnschichttransistors angegeben, mit dem die Substratstruktur und ein Herstellprozess vereinfacht werden können. Das Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats beinhaltet einen Maskenprozess mit drei Umläufen, der Folgendes beinhaltet: Herstellen eines Gatemusters auf einem Substrat; Herstellen eines Gateisolierfilms auf dem Substrat; Herstellen eines Source/Drain-Musters und eines Halbleitermusters auf dem Substrat; Herstellen eines Passivierungsfilms auf dem Substrat; Herstellen eines Fotoresistmusters auf dem Passivierungsfilm; Strukturieren des Passivierungsfilms unter Verwendung des Fotoresistmusters, um ein Passivierungsfilmmuster auszubilden, wobei zum Strukturieren des Passivierungsfilms ein Überätzen desselben gehört; Herstellen eines transparenten Elektrodenfilms auf dem Substrat; Entfernen des Fotoresistmusters und des auf diesem vorhandenen tranparenten Elektrodenfilms; und Herstellen eines tranparenten Elektrodenmusters.

Description

  • HINTERGRUND DER ERFINDUNG Gebiet der Erfindung
  • Die Erfindung betrifft ein Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats, und spezieller betrifft sie ein Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats, mit dem die Anzahl von Maskenprozessen verringert werden kann.
  • BESCHREIBUNG DER EINSCHLÄGIGEN TECHNIK
  • Im Allgemeinen zeigt ein Flüssigkristalldisplay ein Bild durch Einstellen des Transmissionsvermögens eines Dünnschichttransistormaterials unter Verwendung eines elektrischen Felds an. Zu diesem Zweck verfügt das Flüssigkristalldisplay über eine Flüssigkristalldisplay-Tafel, in der Flüssigkristallzellen mit einem Matrixmuster angeordnet sind, und eine Treiberschaltung zum Ansteuern der Flüssigkristalldisplay-Tafel.
  • Die Flüssigkristalldisplay-Tafel verfügt über das Dünnschichttransistorarray-Substrat und ein Farbfilterarray-Substrat, die einander zugewandt sind, einen Abstandshalter, der so positioniert ist, dass er einen Zellenzwischenraum zwischen den zwei Substraten fest aufrechterhält, und ein in den Zellenzwischenraum injiziertes Flüssigkristallmaterial.
  • Das Dünnschichttransistorarray-Substrat verfügt über Gateleitungen und Datenleitungen, wobei an jeder Schnittstelle zwischen den Gateleitungen und den Datenleitungen ein Dünnschichttransistor als Schaltbauteil ausgebildet ist, eine mit dem Dünnschichttransistor verbundene Pixelelektrode, um im Wesentlichen eine Flüssigkristallzelle zu bilden, und einen Ausrichtungsfilm, der auf das Substrat aufgetragen ist. Die Gateleitungen und die Datenleitungen empfangen über jeweilige Kontaktfleckteile Signale von den Treiberschaltungen. Der Dünnschichttransistor liefert, auf ein an eine Gateleitung gelegtes Scansignal hin, eine Pixelspannung, wie sie an die Datenleitung geliefert wird, an die Pixelelektrode.
  • Das Farbfilterarray-Substrat verfügt über ein Farbfilter, das entsprechend den Flüssigkristallzellen ausgebildet ist, eine Schwarzmatrix zum Reflektieren externen Lichts und zur Trennung zwischen den Farbfiltern, eine gemeinsame Elektrode zum gemeinsamen Anlegen einer Bezugsspannung an die Flüssigkristallzellen sowie einen auf das Substrat aufgetragenen Ausrichtungsfilm.
  • Die Flüssigkristalldisplay-Tafel wird durch Kombinieren des Dünnschichttransistorarray-Substrats und des Farbfilterarray-Substrats, die getrennt hergestellt werden, durch Injizieren des Flüssigkristallmaterials zwischen die Substrate und durch Abdichten der Substrate mit dem Flüssigkristallmaterial zwischen diesen hergestellt.
  • Bei einem derartigen Flüssigkristalldisplay gehört zur Herstellung des Dünnschichttransistorarray-Substrats ein Halbleiterprozess, und es sind mehrere Maskenprozesse erforderlich, was den Herstellprozess verkompliziert. Dies ist ein Hauptfaktor bei den Herstellkosten der Flüssigkristalldisplay-Tafel. Um dies zu lösen, wurde ein Dünnschichttransistorarray-Substrat mit dem Ziel einer Verringerung der Anzahl der Maskenprozesse entwickelt. Dies, da zu einem Maskenpro zess mehrere Unterprozesse gehören, wie eine Dünnfilmabscheidung, Reinigen, Fotolithografie, Ätzen, Abziehen eines Fotoresists, Inspektionsprozesse und dergleichen. Jüngere Entwicklungsbemühungen haben zu einem Maskenprozess mit vier Umläufen geführt, so dass ein Maskenprozess aus einem existierenden Standards-Maskenprozess mit fünf Umläufen beseitigt ist.
  • Die 1 ist eine Draufsicht zum Veranschaulichen eines Dünnschichttransistorarray-Substrats unter Verwendung eines einschlägigen Maskenprozesses mit vier Umläufen, und die 2 ist eine Schnittansicht zum Veranschaulichen des Dünnschichttransistorarray-Substrats entlang einer Linie I-I' in der 1.
  • Das in den 1 und 2 dargestellte Dünnschichttransistorarray-Substrat verfügt über Gateleitungen 2 und Datenleitungen 4, die einander schneiden, wobei zwischen ihnen auf einem unteren Substrat 42 ein Gateisolierfilm vorhanden ist, einen Dünnschichttransistor 6, der an jeder Schnittstelle ausgebildet ist, und eine Pixelelektrode 18, die im Zellenbereich ausgebildet ist, der im Wesentlichen durch den Schnittpunkt der Gateleitungen 2 und der Datenleitungen 4 definiert ist. Ferner verfügt das Dünnschichttransistorarray-Substrat über einen Speicherkondensator 20, der in einem Überlappungsteil der Pixelelektrode 18 ausgebildet ist, eine Gateleitung 2 einer Vorstufe, einen mit der Gateleitung 2 verbundenen Gatekontaktfleck-Teil 26 und einen mit der Datenleitung 4 verbundenen Datenkontaktfleck-Teil 34.
  • Der Dünnschichttransistor 6 verfügt über eine mit der Gateleitung 2 verbundene Gateelektrode 8, eine mit der Datenleitung 4 verbundene Sourceelektrode 10, eine mit einer Pixelelektrode 18 verbundene Drainelektrode 12 und eine aktive Schicht 14 eines Halbleitermusters 47, das zwischen der Sourceelektrode 10 und der Drainelektrode 12 in Überlappung mit der Gateelektrode 8 einen Kanal bildet. Gemäß der 2 überlappt die aktive Schicht 14 mit einer unteren Datenkontaktfleck-Elektrode 36, einer Speicherelektrode 22, der Datenleitung 4, der Sourceelektrode 10 und der Drainelektrode 12, und sie verfügt ferner über einen zwischen der Sourceelektrode 10 und der Drainelektrode 12 ausgebildeten Kanalabschnitt. Ferner sind auf der aktiven Schicht 14 die untere Datenkontaktfleck-Elektrode 36, die Speicherelektrode 22, die Datenleitung 4, die Sourceelektrode 10, die Drainelektrode 12 und eine ohmsche Kontaktschicht 48 des Halbleitermusters 14, um einen ohmschen Kontakt herzustellen, ausgebildet. Der Dünnschichttransistor 6 reagiert auf das an die Gateleitung 2 angelegte Gatesignal, und er legt ein an die Datenleitung 4 geliefertes Pixelspannungssignal an die Pixelelektrode 18 an.
  • Die Pixelelektrode 18 ist allgemein durch ein erstes Kontaktloch 16, das einen Passivierungsfilm 50 durchdringt, mit der Drainelektrode 12 des Dünnschichttransistors 6 verbunden. Die Pixelelektrode 18 erzeugt gemeinsam mit der auf dem oberen Substrat (nicht dargestellt) ausgebildeten gemeinsamen Elektrode eine Potenzialdifferenz, wenn an die Elektrode eine Pixelspannung angelegt wird. Durch diese Potenzialdifferenz verdrehen sich die zwischen dem Dünnschichttransistor-Substrat und dem oberen Substrat liegenden Flüssigkristallmoleküle auf Grund ihrer dielektrischen Anisotropie, und dies sorgt dafür, dass durch die Pixelelektrode 18 von einer Lichtquelle (nicht dargestellt) einfallendes Licht zum oberen Substrat durchläuft.
  • Der Speicherkondensator 20 verfügt über eine Gateleitung 2 einer Vorstufe; eine Speicherelektrode 22 in Überlappung mit der Gateleitung 2 einer Vorstufe mit einem Flüssigkristalldisplay 44; die aktive Schicht 14 und die ohmsche Kontakt schicht 48 zwischen der aktiven Schicht 14 und der Speicherelektrode 22. Die Pixelelektrode 18, die durch das Kontaktloch 24 mit der Speicherelektrode 22 verbunden ist, ist auf dem Passivierungsfilm 50 ausgebildet, und sie überlappt mit der Speicherelektrode 22. Der Speicherkondensator 20 hält im Wesentlichen die an die Pixelelektrode IP angelegte Pixelspannung aufrecht bis die nächste Pixelspannung angelegt wird.
  • Die Gateleitung 2 ist über den Gatekontaktfleck-Teil 26 mit einem Gatetreiber (nicht dargestellt) verbunden. Der Gatekontaktfleck-Teil 26 verfügt über eine sich ausgehend von der Gateleitung 2 erstreckende untere Gatekontaktfleck-Elektrode 28 und eine obere Gatekontaktfleck-Elektrode 32, die durch ein drittes Kontaktloch 30, das sowohl den Passivierungsfilm 44 als auch den Passivierungsfilm 50 durchdringt, mit der unteren Gatekontaktfleck-Elektrode 28 verbunden ist. Die Datenleitung 4 ist über den Datenkontaktfleck-Teil 34 mit dem Datentreiber (nicht dargestellt) verbunden. Der Datenkontaktfleck-Teil 34 verfügt über die sich ausgehend von der Datenleitung 4 erstreckende untere Datenkontaktfleck-Elektrode 36 sowie eine obere Datenkontaktfleck-Elektrode 40, die durch ein viertes Kontaktloch 38, das den Passivierungsfilm 50 durchsetzt, mit der unteren Datenkontaktfleck-Elektrode 36 verbunden ist.
  • Das Dünnschichttransistorarray-Substrat mit der oben angegebenen Konfiguration wird unter Verwendung eines einschlägigen Maskenprozesses mit vier Umläufen hergestellt.
  • Die 3A bis 3D sind Schnittansichten zum sequenziellen Veranschaulichen eines Herstellverfahrens für das Dünnschichttransistorarray-Substrat.
  • Gemäß der 3A werden auf dem unteren Substrat 42 Gate muster hergestellt.
  • Auf dem unteren Substrat 42 wird durch ein Abscheidungsverfahren wie ein Sputterverfahren eine Gatemetallschicht hergestellt. Anschließend wird diese Gatemetallschicht durch Fotolithografie und einen Ätzprozess unter Verwendung einer ersten Maske strukturiert, um dadurch die Gatemuster mit der Gateleitung 2, der Gateelektrode 8 und der unteren Gatekontaktfleck-Elektrode 28 auszubilden. Es wird ein Gatemetall, das Chrom (Cr), Molybdän (Mo), Aluminium, (Al) und dergleichen enthalten kann, in Form einer Einzelschichtstruktur oder einer Doppelschichtstruktur verwendet.
  • Gemäß der 3B werden der Gateisolierfilm 44, die aktive Schicht 14, die ohmsche Kontaktschicht 48 sowie Source/Drain-Muster sequenziell auf dem mit dem Gatemuster versehenen unteren Substrat 42 ausgebildet.
  • Auf dem unteren Substrat 42 mit den Gatemustern werden durch eine Abscheidungstechnik wie plasmaverstärkte chemische Dampfabscheidung (PECVD) oder Sputtern der Gateisolierfilm 44, eine Schicht aus amorphem Silicium, eine amorphe n+-Siliciumschicht und eine Source/Drain-Metallschicht sequenziell hergestellt.
  • Auf der Source/Drain-Metallschicht wird durch einen Fotolithografieprozess unter Verwendung einer zweiten Maske ein Fotoresistmuster ausgebildet. In diesem Fall wird als zweite Maske eine brechende Belichtungsmaske mit einem brechenden Belichtungsteil in einem Kanalabschnitt des Dünnschichttransistors verwendet, wodurch das Fotoresistmuster des Kanalabschnitts eine geringere Höhe als die anderen Source/Drain-Muster aufweisen kann.
  • Anschließend wird die Source/Drain-Metallschicht durch einen Nassätzprozess unter Verwendung des Fotoresistmusters strukturiert, um dadurch Source/Drain-Muster mit der Datenleitung 4, der Sourceelektrode 10, der mit dieser integral vorliegenden Drainelektrode 12 sowie der Speicherelektrode 22 auszubilden.
  • Als Nächstes werden die amorphe Siliciumschicht und die amorphe n+-Siliciumschicht gleichzeitig durch einen Trockenätzprozess unter Verwendung desselben Fotoresistmusters strukturiert, um dadurch das Halbleitermuster 47 mit der ohmschen Kontaktschicht 48 und der aktiven Schicht 14 auszubilden.
  • Das Fotoresistmuster mit relativ geringer Höhe wird durch einen Veraschungsprozess vom Kanalabschnitt entfernt, und danach werden das Source/Drain-Muster und die ohmsche Kontaktschicht 48 des Kanalabschnitts durch einen Trockenätzprozess geätzt. Demgemäß wird die aktive Schicht 14 des Kanalabschnitt freigelegt, um die Sourceelektrode 10 von der Drainelektrode 12 zu trennen.
  • Danach wird der Rest der auf dem Source/Drain-Muster verbliebenen Fotoresistmuster unter Verwendung eines Abhebeprozesses entfernt.
  • Der Gateisolierfilm 44 wird aus einem anorganischen, isolierenden Material wie Siliciumoxid (SiOx) oder Siliciumnitrid (SiNx) hergestellt. Zu Metallen für das Source/Drain-Muster gehören Molybdän (Mo), Titan (Ti), Tantal (Ta) oder eine Molybdänlegierung.
  • Gemäß der 3C verfügt der Passivierungsfilm 50 über ein erstes bis viertes Kontaktloch 16, 24, 30 und 38, die auf dem Gateisolierfilm 44 mit den Source/Drain-Mustern ausgebildet werden.
  • Der Passivierungsfilm 50 wird durch eine Abscheidungstechnik wie plasmaverstärkte chemische Dampfabscheidung (PECVD) vollständig auf dem Gateisolierfilm 44 mit den Source/Drain-Mustern ausgebildet. Der Passivierungsfilm 50 wird durch Fotolithografie und einen Ätzprozess unter Verwendung einer dritten Maske strukturiert, um dadurch das erste bis vierte Kontaktloch 16, 24, 30 und 38 auszubilden. Das erste Kontaktloch 16 wird auf solche Weise hergestellt, dass es den Passivierungsfilm 50 durchdringt und die Drainelektrode 12 freilegt, wohingegen das zweite Kontaktloch 24 auf solche Weise hergestellt wird, dass es den Passivierungsfilm 50 durchdringt und die Speicherelektrode 22 freilegt. Das dritte Kontaktloch 30 wird auf solche Weise hergestellt, dass es den Passivierungsfilm 50 und den Gateisolierfilm 44 durchdringt und die untere Gatekontaktfleck-Elektrode 28 freilegt, wohingegen das vierte Kontaktloch 38 auf solche Weise hergestellt wird, dass es den Passivierungsfilm 50 durchdringt und die untere Datenkontaktfleck-Elektrode 36 freilegt.
  • Der Passivierungsfilm 50 wird allgemein aus einem anorganischen, isolierenden Material, wie dem Material des Gateisolierfilms 44, oder einem organischen, isolierenden Material mit kleiner Dielektrizitätskonstante, wie einer organischen Acrylverbindung, BCB (Benzocyclobuten) oder PFCB (Perfluorcyclobutan) hergestellt.
  • Gemäß der 3D werden auf dem Passivierungsfilm 50 transparente Elektrodenmuster hergestellt. Genauer gesagt, wird ein transparentes Elektrodenmaterial durch eine Abscheidungstechnik wie Sputtern und dergleichen vollständig auf dem Passivierungsfilm 50 abgeschieden. Dann wird das transparente Elektrodenmaterial durch einen Fotolithografie- und Ätzprozess unter Verwendung einer vierten Maske struktu riert, um dadurch die transparenten Elektrodenmuster mit der Pixelelektrode 18, der oberen Gatekontaktfleck-Elektrode 32 und der oberen Datenkontaktfleck-Elektrode 40 auszubilden. Die Pixelelektrode 18 ist durch das erste Kontaktloch 16 elektrisch mit der Drainelektrode 12 verbunden, und sie ist durch das zweite Kontaktloch 24 elektrisch mit der Speicherelektrode 22 in überlappung mit einer Gateleitung 2 einer Vorstufe verbunden. Die obere Gatekontaktfleck-Elektrode 32 ist durch das dritte Kontaktloch 30 elektrisch mit der unteren Gatekontaktfleck-Elektrode 28 verbunden. Die obere Datenkontaktfleck-Elektrode 40 ist durch das vierte Kontaktloch 38 elektrisch mit der unteren Datenkontaktfleck-Elektrode 36 verbunden. Das transparente Elektrodenmaterial kann Indiumzinnoxid (ITO), Zinnoxid (TO) oder Indiumzinkoxid (IZO) sein.
  • Wie oben beschrieben, werden für das einschlägige Dünnschichttransistorarray-Substrat und das zugehörige Herstellverfahren ein Maskenprozess mit vier Umläufen verwendet, wodurch die Anzahl der Herstellprozesse im Vergleich zum Maskenprozess mit fünf Umläufen verringert ist und demgemäß die Herstellkosten gesenkt sind. Da jedoch der Maskenprozess mit vier Umläufen immer noch ein komplexer Herstellprozess ist, und da eine Beschränkung hinsichtlich einer Senkung der Herstellkosten existiert, besteht Bedarf an einer Vorgehensweise, mit der der Herstellprozess weiter vereinfacht werden kann und die Herstellkosten weiter gesenkt werden können.
    •
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Demgemäß ist die Erfindung auf ein Herstellverfahren für ein Dünnschichttransistorarray-Substrat gerichtet, das im Wesentlichen eines oder mehrere der Probleme auf Grund von Einschränkungen und Nachteilen bei der einschlägigen Technik vermeidet.
  • Ein Vorteil der Erfindung besteht in der Bereitstellung eines vereinfachten Herstellprozesses für Dünnschichttransistor-Arrays.
  • Ein anderer Vorteil der Erfindung besteht in einer Verringerung der Anzahl der Maskenprozesse, die zur Herstellung eines Dünnschichttransistorarray-Substrats erforderlich sind.
  • Um diese und andere Vorteile der Erfindung zu erzielen, umfasst ein Herstellverfahren für ein Dünnschichttransistor-Array das Folgende:- Herstellen eines Gatemusters auf einem Substrat; Herstellen eines Gateisolierfilms auf dem Substrat; Herstellen eines Source/Drain-Musters und eines Halbleitermusters auf dem Substrat; Herstellen eines Passivierungsfilms auf dem Substrat; Herstellen eines Fotoresistmusters auf dem Passivierungsfilm; Strukturieren des Passivierungsfilms unter Verwendung des Fotoresistmusters, um ein Passivierungsfilmmuster auszubilden, wobei zum Strukturieren des Passivierungsfilms ein Überätzen desselben gehört; Herstellen eines transparenten Elektrodenfilms auf dem Substrat; Entfernen des Fotoresistmusters und des auf diesem vorhandenen transparenten Elektrodenfilms; und Herstellen eines transparenten Elektrodenmusters.
  • Zur Herstellung des Passivierungsfilmmusters gehört das Herstellen desselben mit einer Linienbreite, die kleiner als die des Fotoresistmusters ist.
  • Zur Herstellung des Passivierungsfilmmusters gehört das Strukturieren des Passivierungsfilms unter Verwendung eines Ätzgases, bei dem der Anteil von Schwefelhexafluorid SF6 höher als der von Sauerstoff O2 ist.
  • Das Verhältnis von Schwefelhexafluorid SF6 und Sauerstoff O2 beträgt ungefähr 3:1 bis ungefähr 10:1.
  • Zur Herstellung des Passivierungsfilmmusters gehört das Ätzen des Passivierungsfilms bei einem Druck von ungefähr 300 mTorr bis 400 mTorr zum Herstellen des Passivierungsmusters.
  • Zur Herstellung des Passivierungsfilmmusters gehören das Strukturieren des Passivierungsfilms unter Verwendung von Schwefelhexafluorid SF6 unter Verwendung des Fotoresistmusters als Maske; und das Strukturieren des Gateisolierfilms unter Verwendung eines Mischgases, das Schwefelhexafluorid SF6 und Sauerstoff O2 enthält.
  • Das Mischgas enthält Schwefelhexafluorid SF6 und Sauerstoff O2 mit einem Mischungsverhältnis von ungefähr 1:3.
  • Zur Herstellung des Passivierungsfilmmusters gehört das Strukturieren des Dünnschichttransistorarray-Substrats und des Fotoresistmusters unter Verwendung von Schwefelhexafluorid SF6 und die Verwendung des Fotoresistmusters als Maske.
  • Zur Herstellung des Gatemusters gehören: das Herstellen einer Gateelektrode eines Dünnschichttransistors; das Herstellen einer mit der Gateelektrode verbundenen Gateleitung und das Herstellen einer mit der Gateleitung verbundenen unteren Gatekontaktfleck-Elektrode auf dem Substrat.
  • Das transparente Elektrodenmuster enthält über eine mit dem Dünnschichttransistor verbundene Pixelelektrode, eine mit der unteren Gatekontaktfleck-Elektrode verbundene obere Gatekontaktfleck-Elektrode und eine mit der Datenleitung des Source/Drain-Musters elektrisch verbundene obere Datenkontaktfleck-Elektrode.
  • Das Verfahren umfasst ferner Folgendes: Herstellen einer zusätzlichen Gateleitung; und Herstellen einer Speicherelektrode in überlappung mit der anderen Gateleitung, wobei ein Teil des Halbleitermusters zwischen der anderen Gateleitung und der Speicherelektrode angeordnet ist, um dadurch im Wesentlichen einen Speicherkondensator zu bilden.
  • Zur Herstellung des Source/Drain-Musters gehören: Herstellen einer Sourceelektrode des Dünnschichttransistors; Herstellen einer Drainelektrode des Dünnschichttransistors und Herstellen einer mit der Sourceelektrode verbundenen Datenleitung.
  • Die Drainelektrode und die Speicherelektrode sind mit einer Pixelelektrode verbunden, wobei die Drainelektrode und die Speicherelektrode durch das Passivierungsfilmmuster teilweise freigelegt werden.
  • Das Verfahren umfasst ferner das Herstellen einer unteren Datenkontaktfleck-Elektrode und einer oberen Datenkontaktfleck-Elektrode, wobei die untere Datenkontaktfleck-Elektrode gemeinsam mit der Datenleitung aus einem Material hergestellt wird, das im Wesentlichen dem der Datenleitung ähnlich ist, und wobei sie sich ausgehend von der Datenleitung für Verbindung mit der oberen Datenkontaktfleck-Elektrode erstreckt.
  • Zur Herstellung des Halbleitermusters gehört die Herstellung desselben unter dem Source/Drain-Muster gemeinsam mit diesem.
  • Zum Entfernen des Fotoresistmusters gehört das Entfernen desselben und des transparenten Elektrodenmaterials auf demselben unter Verwendung eines Abziehprozesses zum Ausbilden des transparenten Elektrodenmusters.
  • Das Verfahren umfasst ferner das Herstellen einer unteren Datenkontaktfleck-Elektrode und einer oberen Datenkontaktfleck-Elektrode, wobei die untere Datenkontaktfleck-Elektrode über die obere Datenkontaktfleck-Elektrode mit der Datenleitung verbunden ist, wobei sie gemeinsam mit dem Gatemuster aus einem Material, das dem des Gatemuster ähnlich ist, in einer Ebene mit diesem hergestellt wird.
  • Um diese und andere Vorteile der Erfindung zu erzielen, umfasst ein Herstellverfahren für ein Dünnschichttransistorarray-Substrat das Folgende: Herstellen eines Dünnschichttransistors auf einem Substrat; Herstellen eines Passivierungsfilms auf dem Substrat; Herstellen eines Fotoresistmusters auf dem Passivierungsfilm; Strukturieren des Passivierungsfilms unter Verwendung des Fotoresistmusters, um ein Passivierungsfilmmuster auszubilden, wobei zum Strukturieren ein Überätzen des Passivierungsfilms gehört; und Herstellen einer Pixelelektrode, die sich ausgehend von einer Lateralfläche des Passivierungsfilmmusters erstreckt und auf einem Gebiet ausgebildet wird, in dem im Wesentlichen das Passivierungsfilmmuster nicht vorhanden ist.
  • Zur Herstellung des Passivierungsfilmmusters gehört das Herstellen desselben mit einer Linienbreite unter der des Fotoresistmusters.
  • Zur Herstellung der Pixelelektrode gehören das Herstellen eines transparenten Elektrodenmaterials auf dem Substrat, auf dem ein Rest des Passivierungsfilmmusters und des Fotoresistmusters verblieben sind; und das Entfernen des Fotoresistmusters und des transparenten Elektrodenmaterials auf diesem unter Verwendung eines Abziehprozesses.
  • Um diese und andere Vorteile der Erfindung zu erzielen, umfasst ein Herstellverfahren für ein Dünnschichttransistor-Arraysubstrat das Folgende: Herstellen eines Gatemusters auf einem Substrat; Herstellen eines Gateisolierfilms auf dem Substrat; Herstellen eines Source/Drain-Musters und eines Halbleitermusters auf dem Substrat; Herstellen eines Passivierungsfilms auf dem Substrat; Herstellen eines Fotoresistmusters auf dem Passivierungsfilm; Strukturieren des Passivierungsfilms unter Verwendung des Fotoresistmusters, um ein Passivierungsfilmmuster auszubilden, das über eine geringere Breite verfügt, als es der Linienbreite des Fotoresistmusters entspricht; und; Herstellen eines transparenten Elektrodenmusters auf dem Substrat.
  • Zur Herstellung des Passivierungsfilmmusters gehört das Strukturieren des Passivierungsfilms unter Verwendung eines Ätzgases, bei dem der Anteil von Schwefelhexafluorid SF6 höher als der von Sauerstoff O2 ist.
  • Das Verhältnis von Schwefelhexafluorid SF6 und Sauerstoff O2 beträgt ungefähr 3:1 bis ungefähr 10:1.
  • Zur Herstellung des Passivierungsfilmmusters gehört das Ätzen des Passivierungsfilms bei einem Druck von ungefähr 300 mTorr bis 400 mTorr zum Herstellen des Passivierungsmusters.
  • Zur Herstellung des Passivierungsfilmmusters gehören die Schritte eines Strukturierens des Passivierungsfilms unter Verwendung von Schwefelhexafluorid SF6 unter Verwendung des Fotoresistmusters als Maske; und eines Strukturierens des Gateisolierfilms unter Verwendung eines Mischgases, das Schwefelhexafluorid SF6 und Sauerstoff O2 enthält.
  • Das Mischgas Schwefelhexafluorid SF6 und Sauerstoff O2 verfügt über ein Mischungsverhältnis von ungefähr 1:3.
  • Zur Herstellung des Passivierungsfilmmusters gehören die Verwendung von Schwefelhexafluorid SF6 und die Verwendung des Fotoresistmusters als Maske.
  • Zur Herstellung eines transparenten Elektrodenmusters gehören: Herstellen einer transparenten Elektrodenmaterials auf dem Substrat, auf dem ein Rest des Passivierungsfilmmusters und des Fotoresistmusters verblieben sind; und Entfernen des Fotoresistmusters und des transparenten Elektrodenmaterials auf diesem unter Verwendung eines Abziehprozesses.
  • Es ist zu beachten, dass sowohl die vorstehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung beispielhaft und erläuternd sind und dazu vorgesehen sind, für eine weitere Erläuterung der beanspruchten Erfindung zu sorgen.
    •
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen, die enthalten sind, um für ein weiteres Verständnis der Erfindung zu sorgen, und die in diese Beschreibung eingeschlossen sind und einen Teil derselben bilden, veranschaulichen Ausführungsformen der Erfindung, und sie dienen gemeinsam mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern.
  • 1 ist eine Draufsicht zum Veranschaulichen eines einschlägigen Dünnschichttransistorarray-Substrats.
  • 2 ist eine Schnittansicht des Dünnschichttransistorarray-Substrats entlang der Linie I-I' in der 1.
  • 3A bis 3D sind Schnittansichten zum sequenziellen Veranschaulichen eines Herstellverfahrens für das in der 2 dargestellte Dünnschichttransistorarray-Substrat.
  • 4 ist eine Draufsicht zum Veranschaulichen eines Dünnschichttransistorarray-Substrats gemäß einer Ausführungsform der Erfindung.
  • 5 ist eine Schnittansicht des Dünnschichttransistorarray-Substrats entlang der Linie II-II' in der 4.
  • 6A bis 6E sind Schnittansichten zum Veranschaulichen eines Herstellverfahrens für das Dünnschichttransistorarray-Substrat gemäß der Ausführungsform der Erfindung.
  • 10A bis 10C sind Konfigurationen zum Repräsentieren eines Versuchsergebnisses zur Erzeugung einer in der 9C dargestellten Unterschneidung.
  • 11A bis 11B sind Schnittansichten zum Veranschaulichen eines Ätzprozesses bei einem zweiten Schritt beim erfindungsgemäßen Herstellverfahren für ein Dünnschichttransistorarray-Substrat.
  • DETAILLIERTE BESCHREIBUNG DER VERANSCHAULICHEN AUSFÜHRUNGSFORM
  • Nun wird detailliert auf beispielhafte Ausführungsformen der Erfindung Bezug genommen, zu denen in den beigefügten Zeichnungen Beispiele veranschaulicht sind.
  • Nachfolgend werden die beispielhaften Ausführungsformen der Erfindung unter Bezugnahme auf die 4 bis 11B detailliert beschrieben.
  • Die 4 ist eine Draufsicht, die ein Dünnschichttransistorarray-Substrat gemäß einer beispielhaften Ausführungsform der Erfindung zeigt, und die 5 ist eine Schnittansicht des Dünnschichttransistorarray-Substrats entlang der Linie II-II' in der 4.
  • Gemäß den 4 und 5 verfügt das Dünnschichttransistorarray-Substrat über eine Gateleitung 52, eine Datenleitung 58 und ein Gateisoliermuster 90 zwischen diesen, die alle auf einem unteren Substrat 88 ausgebildet sein können. Die Gateleitungen 52 und die Datenleitungen 58 schneiden einander allgemein, wobei an jeder Schnittstelle ein Dünnschichttransistor 80 ausgebildet ist und in einem durch die Schnittstelle definierten Zellenbereich eine Pixelelektrode 72 ausgebildet ist. Ferner verfügt das Dünnschichttransistorarray-Substrat über einen Speicherkondensator 78, der in einem Überlappungsabschnitt zwischen einer Gateleitung 52 einer Vorstufe und einer mit der Pixelelektrode 73 verbundenen Speicherelektrode 66 ausgebildet ist, einen mit der Gateleitung 52 verbundenen Gatekontaktfleck-Teil 82 und einen mit der Datenleitung 58 verbundenen Datenkontaktfleck-Teil 84.
  • Der Dünnschichttransistor 80 verfügt über eine mit der Gateleitung 52 verbundene Gateelektrode 54, eine mit der Datenleitung 58 verbundene Sourceelektrode 60, eine mit der Pixelelektrode 72 verbundene Drainelektrode 62 sowie ein Halbleitermuster mit einer aktiven Schicht 92 in Überlappung mit der Gateelektrode 54, wobei sich dazwischen das Gateisoliermuster 90 befindet, wodurch zwischen der Sourceelektrode 60 und der Drainelektrode 62 ein Kanal ausgebildet ist. Der Dünnschichttransistor 80 sorgt auf eine an die Gateleitung 52 gelegtes Gatesignal hin dafür, dass ein an die Datenleitung 58 gelegtes Pixelspannungssignal an die Pixelelektrode 72 angelegt und und in dieser aufrechterhalten wird.
  • Das Halbleitermuster verfügt über eine aktive Schicht 92 mit einem Kanalabschnitt zwischen der Sourceelektrode 60 und der Drainelektrode 62. Die aktive Schicht 92 kann mit der Sourceelektrode 60, der Drainelektrode 62, der Datenleitung 58 und der unteren Datenkontaktfleck-Elektrode 64 überlappen. Auch kann die aktive Schicht 92 mit der Speicherelektrode 66 überlappen, und sie kann so ausgebildet sein, dass sie teilweise mit der Gateleitung 52 überlappt, wobei das Gateisoliermuster 90 dazwischen positioniert ist. Das Halbleitermuster kann ferner über eine auf der aktiven Schicht 92 ausgebildete ohmsche Kontaktschicht 94 zur Herstellung eines ohmschen Kontakts mit der Sourceelektrode 60, der Drainelektrode 62, der Speicherelektrode 66, der Datenleitung 58 und der unteren Datenkontaktfleck-Elektrode 64 verfügen.
  • Die Pixelelektrode 72 kann mit der Drainelektrode 62 des Dünnschichttransistors 80, mit freier Lage nach außen durch ein Passivierungsfilmmuster 98, verbunden sein. Die Pixelelektrode 72 kann gemeinsam mit einer auf einem oberen Substrat ausgebildeten gemeinsamen Elektrode (nicht dargestellt) dadurch eine Potenzialdifferenz erzeugen, dass eine Ladung entsprechend der Pixelspannung angesammelt wird. Durch diese Potenzialdifferenz verdrehen sich die Moleküle, die das zwischen dem Dünnschichttransistor-Substrat und dem oberen Substrat liegende Flüssigkristallmaterial bilden, auf Grund der dielektrischen Anisotropie desselben. Die Drehung der LC-Moleküle sorgt dafür, dass Licht, das von einer Lichtquelle (nicht dargestellt) auf die Pixelelektrode 72 fällt, zum oberen Substrat durchläuft.
  • Der Speicherkondensator 78 kann über eine Gateleitung 52 einer Vorstufe und die mit dieser überlappende Speicherelektrode 66 verfügen. Die Speicherelektrode 66 kann mit der Pixelelektrode 72 verbunden sein. Der Gateisolierfilm 90 bildet im Wesentlichen das Dielektrikums des Speicherkondensators 78, mit der Gateleitung 52 auf einer Seite des Gateisoliermusters 90 und der Speicherelektrode 66, der aktiven Schicht 92 und der ohmschen Kontaktschicht 94 auf der ande ren. Hierbei kann die Pixelelektrode 72 im Wesentlichen an einer Grenzfläche, die frei vom Passivierungsfilm 98 ist, mit der Speicherelektrode 66 verbunden sein. Der Speicherkondensator 78 kann die in die Pixelelektrode 72 geladene Pixelspannung stabil aufrechterhalten bis eine nächste Pixelspannung angelegt wird.
  • Die Gateleitung 52 kann über einen Gatekontaktfleck-Teil 82 mit einem Gatetreiber (nicht dargestellt) verbunden sein. Der Gatekontaktfleck-Teil 82 kann über eine sich ausgehend von der Gateleitung 52 erstreckende untere Gatekontaktfleck-Elektrode 56 und eine mit dieser verbundene obere Gatekontaktfleck-Elektrode 74 verfügen.
  • Die Datenleitung 58 kann über einen Datenkontaktfleck-Teil 84 mit einem Datentreiber (nicht dargestellt) verbunden sein. Der Datenkontaktfleck-Teil 84 kann über eine sich ausgehend von der Datenleitung 58 erstreckende untere Datenkontaktfleck-Elektrode 64 und eine mit dieser verbundene obere Datenkontaktfleck-Elektrode 76 verfügen. Ferner kann der Datenkontaktfleck-Teil 84 über die Gateisolierschicht 90, die aktive Schicht 92 und die zwischen der unteren Datenkontaktfleck-Elektrode 64 und dem unteren Substrat 88 ausgebildete ohmsche Kontaktschicht 94 verfügen.
  • Das Gateisoliermuster 90 und das Passivierungsfilmmuster 98 sind im Wesentlichen im Bereich ausgebildet, in dem die Pixelelektrode 72, die obere Gatekontaktfleck-Elektrode 74 und die obere Datenkontaktfleck-Elektrode 76 nicht vorhanden sind.
  • Hierbei können die Passivierungsschicht 98 und die Gateisolierschicht 90 durch eine Trockenätztechnik unter Verwendung eines Ätzgases mit Schwefelhexafluorid SF6 und Sauerstoff O2, die im Verhältnis vonungefähr 3:1 bis ungefähr 10.1 ge mischt sind, strukturiert werden, oder das Passivierungsmuster 98 und das Gateisoliermuster 90 können unter hohem Druck strukturiert werden, z. B. einem Druck von ungefähr 300 mTorr bis ungefähr 400 mTorr. Alternativ kann die Passivierungsschicht 98 unter Verwendung eines Ätzgases strukturiert werden, das beinahe ausschließlich aus Schwefelhexafluorid SF6 besteht, und die Gateisolierschicht 90 kann durch ein Ätzgas strukturiert werden, in dem Schwefelhexafluorid SF6 und Sauerstoff O2 gemischt sind, wobei jedoch der Mischungsanteil von Schwefelhexafluorid SF6 im Vergleich zum Obigen verringert ist. Ferner können das Passivierungsfilmmuster 98 und das Gateisoliermuster 90 durch Trockenätzen unter Verwendung eines Schwefelhexafluorid-SF6-Ätzgases so geätzt werden, dass das Passivierungsfilmmuster 98 überätzt wird.
  • Das Dünnschichttransistorarray-Substrat mit der oben angegebenen Konfiguration kann unter Verwendung eines Maskenprozesses mit drei Umläufen hergestellt werden. Das Herstellverfahren für das Dünnschichttransistorarray-Substrat gemäß der Ausführungsform der Erfindung unter Verwendung eines Maskenprozesses mit drei Umläufen kann über den ersten Maskenprozess zum Herstellen der Gatemuster, den zweiten Maskenprozess zum Herstellen des Halbleitermusters und des Source/Drain-Musters sowie den dritten Maskenprozess zum Herstellen des Gateisoliermusters 90, des Passivierungsfilmmusters 98 und der transparenten Elektrodenmuster verfügen.
  • Die 6A bis 9E sind Draufsichten und Schnittansichten zum sequenziellen Veranschaulichen eines beispielhaften Verfahrens zur Herstellung des Dünnschichttransistorarray-Substrats gemäß einer beispielhaften Ausführungsform der Erfindung.
  • Die 6A und 6B sind eine Draufsicht bzw. eine Schnittansicht zum Veranschaulichen der Gatemuster, wie sie bei einem beispielhaften Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats gemäß der Erfindung durch den ersten Maskenprozess auf dem unteren Substrat 88 hergestellt werden.
  • Die Gatemetallschicht kann durch ein Abscheidungsverfahren wie ein Sputterverfahren auf dem unteren Substrat 88 hergestellt werden. Anschließend kann die Gatemetallschicht durch einen Fotolithografieprozess unter Verwendung der ersten Maske sowie einen Ätzprozess strukturiert werden, um die Gatemuster mit der Gateleitung 52, der Gateelektrode 54 und der unteren Gatekontaktfleck-Elektrode 56 auszubilden. Als Gatemetall können Cr, MoW, Cr/Al, Cu, Al(Nd), Mo/Al, Mo/Al(-Nd), Cr/Al(Nd) und dergleichen in Form einer Einzelschicht- oder einer Doppelschichtstruktur verwendet werden.
  • Die 7A und 7B sind eine Draufsicht bzw. eine Schnittansicht des Substrats mit dem Source/Drain-Muster und dem Halbleitermuster, wie sie durch den zweiten Maskenprozess beim Herstellverfahren für ein Dünnschichttransistorarray-Substrat gemäß einer beispielhaften Ausführungsform der Erfindung ausgebildet werden.
  • Genauer gesagt, können, wie es in der 8A dargestellt ist, eine Gateisolierschicht 90a, eine ohmsche Kontaktschicht 92a aus amorphem Silicium, eine amorphe n+-Siliciumschicht 94a und eine Source/Drain-Metallschicht 58a durch eine Abscheidungstechnik wie plasmaverstärkte chemische Dampfabscheidung (PECVD) und Sputtern sequenziell auf dem unteren Substrat 98, das die Gatemuster trägt, hergestellt werden. Bei einer beispielhaften Ausführungsform kann die Gateisolierschicht 90a aus einem anorganischen, isolierenden Material wie Siliciumoxid (SiOx) oder Siliciumnitrid (SiNx) hergestellt werden. Die Source/Drain-Metallschicht kann aus Molybdän (Mo), Titan (Ti), Tantal (Ta) oder einer Molybdän legierung hergestellt werden.
  • Dann kann auf der Source/Drain-Metallschicht 58a durch einen Fotolithografieprozess unter Verwendung einer zweiten Maske und einen Ätzprozess Fotoresistmuster 71b hergestellt werden, wie es in der 8A dargestellt ist. In diesem Fall kann als zweite Maske eine brechende Belichtungsmaske mit einem brechenden Belichtungsteil in einem Kanalabschnitt des Dünnschichttransistors verwendet werden, damit ein Fotoresistmuster des Kanalabschnitts eine geringere Höhe als ein Fotoresistmuster des Source/Drain-Musters aufweisen kann.
  • Anschließend kann, wie es in der 8B dargestellt ist, die Source/Drain-Metallschicht 58a durch einen Nassätzprozess unter Verwendung des Fotoresistmusters 71b strukturiert werden, um dadurch Source/Drain-Muster mit der Datenleitung 58, der Sourceelektrode 60, der Drainelektrode 62, die zu diesem Zeitpunkt integral mit der Sourceelektrode 60 ausgebildet ist, der Speicherelektrode 66 und der unteren Datenkontaktfleck-Elektrode 64 auszubilden.
  • Unter Verwendung desselben Fotoresistmusters 71b können die amorphe Siliciumschicht 93a und die amorphe n+-Siliciumschicht 94a in einem einzelnen Trockenätzprozess strukturiert werden, um dadurch ein Halbleitermuster 147 mit der ohmschen Kontaktschicht 94 und der aktiven Schicht 92 zu erzeugen.
  • Als Nächstes kann, wie es in der 8C dargestellt ist, das Fotoresistmuster 71b mit relativ geringer Höhe im Kanalabschnitt durch einen Veraschungsprozess entfernt werden. Danach können das Source/Drain-Muster und die ohmsche Kontaktschicht 94 des Kanalabschnitts durch z. B. einen Trockenätzprozess geätzt werden. Demgemäß wird die aktive Schicht 92 des Kanalabschnitts vorzugsweise freigelegt, um die Sourceelektrode 60 von der Drainelektrode 62 zu trennen, wie es in der 8B dargestellt ist.
  • Danach kann der auf dem Source/Drain-Musterteil verbliebene Rest des Fotoresistmusters unter Verwendung eines Abhebeprozesses entfernt werden.
  • Die 9A bis 9E sind Draufsichten und Schnittansichten des Substrats mit der Gateisolierschicht 90, der Passivierungsfilmschicht 98 und der transparenten Elektrodenschicht, die durch den dritten Maskenprozess beim Herstellverfahren für ein Dünnschichttransistorarray-Substrat gemäß einem beispielhaften Prozess der Erfindung hergestellt werden.
  • Auf dem Gateisolierfilm 90a, der die Source/Drain-Muster trägt, kann durch eine Abscheidungstechnik wie Sputtern ein Passivierungsfilm 98a vollständig abgeschieden werden, der über ein anorganisches, isolierendes Material wie Siliciumoxid (SiOx) und Siliciumnitrid (SiNx) oder ein organisches, isolierendes Material mit kleiner Dielektrizitätskonstante wie eine organische Acrylverbindung, PCB (Benzocyclobuten), PFCB (Perfluorcyclobutan) oder dergleichen verfügen kann. Außerdem kann ein Fotoresist vollständig auf den Passivierungsfilm 98a aufgebracht werden. Anschließend kann durch einen Fotolithografieprozess unter Verwendung einer dritten Maske ein Fotoresistmuster 71c hergestellt werden, wie es in der 9B dargestellt ist.
  • Anschließend können der Passivierungsfilm 98a und der Gateisolierfilm 90a durch Trockenätzen unter Verwendung des Fotoresistmusters 71c als Maske strukturiert werden, um dadurch das Passivierungsschichtmuster 98 und die Gateisolierschicht 90 in einem Gebiet mit Ausnahme desjenigen Gebiets zu strukturieren, in dem ein transparentes Elektrodenmuster hergestellt werden soll.
  • Bei der Erfindung wird ein Ätzgas verwendet, in dem Schwefelhexafluorid SF6 und Sauerstoff O2 mit einem Verhältnis von ungefähr 3:1 bis 10:1 gemischt sind, wobei der Anteil von Schwefelhexafluorid SF6 erhöht ist. Demgemäß wird die Linienbreite des Passivierungsfilms 98a unter dem Fotoresistmuster 71c geringfügig in Bezug auf die Breite des Fotoresistmusters überätzt. Der Passivierungsfilm 98a wird überätzt, um die Strukturierung der transparenten Elektrode dadurch zu unterstützen, dass es im Wesentlichen ermöglicht wird, die Fotoresistmuster 71c abzuheben. In einer bevorzugten Ausführungsform verfügt ein überätzter Bereich d1 des Passivierungsfilms 98a über eine Breite von weniger als ungefähr 2 μm.
  • Genauer gesagt, reagiert das Schwefelhexafluorid SF6 gut mit einem anorganischen Isoliermaterial wie SiOx oder SiNx, und der Sauerstoff O2 reagiert gut mit einem Fotoresistmuster. Demgemäß kann, wenn der Passivierungsfilm 98a und der Gateisolierfilm 90a durch einen Trockenätzprozess unter Verwendung des Fotoresistmusters 71c als Maske strukturiert werden, und wenn ein Ätzgas verwendet wird, bei dem Schwefelhexafluorid SF6 und Sauerstoff O2 im Verhältnis von ungefähr 3:1 bis ungefähr 10:1 gemischt sind, das Schwefelhexafluorid SF6 einen Effekt auf eine freigelegte Lateralfläche des Passivierungsfilms 98a ausüben. Im Ergebnis wird die freigelegte Laterialfläche des Passivierungsfilms 98a überätzt.
  • Auch besteht beim erfindungsgemäßen Herstellverfahren für ein Dünnschichttransistorarray-Substrat ein anderes Verfahren zum Erzielen eines Überätzens des Passivierungsfilms 98a darin, denselben unter hohem Druck, z. B. einem Druck von ungefähr 300 mTorr bis ungefähr 400 mTorr zu strukturieren.
  • Genauer gesagt, nimmt, wenn der Druck erhöht wird, die An zahl der Kollisionen im Verlauf der Zeit zwischen Gasmolekülen zu, weswegen die mittlere freie Weglänge kürzer wird. Im Ergebnis nimmt die gerade Bahn der Gasmoleküle ab, und so nimmt die unregelmäßige Bewegung der Gasmoleküle, nach links und rechts sowie nach oben und unten, zu. Demgemäß erfährt die Laterialfläche des unter dem Fotoresistmuster 71c ausgebildeten Passivierungsfilms 98a durch die erhöhte Anzahl der sich nach links und rechts sowie nach oben und unten bewegenden Gasmoleküle einen stärkeren Einfluss. So wird der unter dem Fotoresistmuster 71c ausgebildete Passivierungsfilm 98a überätzt.
  • Beim erfindungsgemäßen Herstellverfahren für ein Dünnschichttransistorarray-Substrat kann ein anderes beispielhaftes Verfahren zum Erzielen eines Überätzens des Passivierungsfilms 98a darin bestehen, einen Ätzprozess auszuführen, der in zwei beispielhafte Schritte unterteilt ist, wenn der Passivierungsfilm 98a strukturiert wird.
  • Bei einem ersten beispielhaften Schritt kann der Passivierungsfilm 98a alleine durch Schwefelhexafluorid SF6 strukturiert werden, wie es in der 11A dargestellt ist. Wie es oben für den Fall beschrieben ist, dass der Passivierungsfilm 98a unter Verwendung des Fotoresistmusters als Maske strukturiert wird, erfährt die Laterialfläche des Passivierungsfilms 98a durch das Schwefelhexafluorid SF6 einen viel stärkeren Einfluss als durch den Sauerstoff. Demgemäß wird der unter dem Fotoresistmuster 71c ausgebildete Passivierungsfilm 98a überätzt.
  • Anschließend wird, in einem zweiten beispielhaften Schritt, der Gateisolierfilm 90a durch das Ätzgas gemischt, bei dem Sauerstoff O2 mit Schwefelhexafluorid SF6 vermischt ist, wobei der Anteil im Mischungsverhältnis verringert ist. Hierbei beträgt das Mischungsverhältnis SF6:O2 ungefähr 1:3.
  • Das Verringern der Menge an Schwefelhexafluorid SF6 dient im Wesentlichen zum Verhindern eines Überätzens des Gateisolierfilms 90a. Anders gesagt, wird, wenn der Gateisolierfilm 90a alleine durch Schwefelhexafluorid SF6 geätzt wird, auf die Lateralfläche des Gateisolierfilms 90a überätzt, was zu einer Trennung des transparenten Elektrodenmusters führen kann, das auf dem Gateisolierfilm 90a auszubilden ist. So ist es möglich, zu verhindern, dass die Lateralfläche des Gateisoliermusters 90 überätzt wird, wenn der Gateisolierfilm 90a unter Verwendung eines Ätzgases strukturiert wird, in dem Sauerstoff O2 mit Schwefelhexafluorid SF6, dessen Mischungsanteil verringert ist, gemischt ist.
  • Anschließend kann durch ein Abscheidungsverfahren wie ein Sputterverfahren auf dem gesamten Substrat 88, das den Rest des Fotoresistmusters 71c trägt, ein transparentes Elektrodenmaterial 74a abgeschieden werden. In diesem Stadium des Prozesses wird das transparente Elektrodenmaterial 74 so hergestellt, dass es durch das überätzte Passivierungsmuster leichter als auf dem Fotoresistmuster zwischen dem Passivierungsmuster 98 und dem Fotoresistmuster 71c getrennt werden kann, wie es in der 9B dargestellt ist. Das transparente Elektrodenmaterial 74a kann aus Indiumzinnoxid (ITO), Zinnoxid (TO) oder Indiumzinkoxid (IZO) bestehen.
  • Das Fotoresistmuster 71c kann dann durch einen Abziehprozess unter Verwendung eines Abhebeverfahrens am Dünnschichttransistorarray-Substrat, auf dem das transparente Elektrodenmaterial 74a im Wesentlichen vollständig abgeschieden wurde, entfernt werden. Das auf dem Fotoresistmuster 71c abgeschiedene transparente Elektrodenmaterial 74a kann gemeinsam mit dem Fotoresistmuster 71c entfernt werden, wie es in der 9E dargestellt ist, um das transparente Muster mit der oberen Gatekontaktfleck-Elektrode 74, der Pixelelektrode 72 und der oberen Datenkontaktfleck-Elektrode 85 auszubilden. Das heißt, dass, da das transparente Elektrodenmaterial 74a im überätzten Bereich abgetrennt wird, dasselbe, das auf dem Fotoresistmuster 71c abgeschieden ist, leicht gemeinsam mit dem Fotoresistmuster 71c entfernt werden, wenn dieses abgehoben wird.
  • Anders gesagt, dringt eine Abhebelösung leicht in einen Trennbereich des transparenten Elektrodenmaterials 74 ein, der im Wesentlichen dort ausgebildet ist, wo die Passivierungsschicht 98 überätzt ist. Während des Abziehprozesses, unter Verwendung des Abhebeverfahrens, kann das auf der Fotoresistmuster 71c ausgebildete transparente Elektrodenmaterial 74a leicht entfernt werden.
  • Demgemäß kann, anschließend auf das Entfernen des Fotoresists, die obere Gatekontaktfleck-Elektrode 72 elektrisch mit der Drainelektrode des Dünnschichttransistors verbunden werden, und die Speicherelektrode 66 des Speicherkondensators 78 sowie die obere Datenkontaktfleck-Elektrode 85 können elektrisch mit der unteren Datenkontaktfleck-Elektrode 64 verbunden werden.
  • Wie oben beschrieben, gehört zum erfindungsgemäßen Herstellverfahren für ein Dünnschichttransistorarray-Substrat ein Überätzen des Passivierungsfilms unter dem Fotoresistmuster durch weiteres Erhöhen des Mischungsanteils von SF6 oder des Drucks, in Anwendung auf einen strukturierten Gateisolierfilm und einen Passivierungsfilm, unter Verwendung einer Kombination eines Abhebeverfahren-Ätzprozesses mit einem Ätzgas. Alternativ können, beim Ausführen des Trockenätzens des Passivierungsfilms und des Gateisolierfilms, diese durch Verändern der Zusammensetzung jedes Ätzgases strukturiert werden.
  • Demgemäß kann das transparente Elektrodenmuster leicht unter Verwendung eines Abhebeverfahrens gemäß der Erfindung hergestellt werden.
  • Wie oben beschrieben, kann das erfindungsgemäße Herstellverfahren für ein Dünnschichttransistorarray-Substrat die Konfiguration des Substrats und den Herstellprozess dadurch vereinfachen, dass eine Maske in drei Runden unter Verwendung des Abhebeverfahrens verwendet wird. Demgemäß kann es möglich sein, die Herstellkosten weiter zu senken und die Herstellausbeute zu erhöhen.
  • Genauer gesagt, kann beim erfindungsgemäßen Herstellverfahren für ein Dünnschichttransistorarray-Substrat die Lateralfläche des Passivierungsfilms überätzt werden, und es kann dafür gesorgt werden, dass das transparente Elektrodenmuster durch das Überätzen aufgetrennt wird, um es dadurch zu ermöglichen, dass die Abhebelösung während des Abhebeprozesses an der Trennstelle in den Fotoresist eindringt. Demgemäß kann beim Ausführen des Abziehprozesses für das Fotoresistmuster durch das Abziehverfahren, das auf dem Fotoresistmuster abgeschiedene transparente Elektrodenmaterial leicht strukturiert werden.
  • Obwohl die Erfindung durch die in den oben beschriebenen Zeichnungen dargestellten Ausführungsformen erläutert wurde, ist es vom Fachmann zu beachten, dass die Erfindung nicht auf die Ausführungsformen eingeschränkt ist, sondern dass vielmehr verschiedene Änderungen oder Modifizierungen derselben möglich sind, ohne dass vom Grundgedanken der Erfindung abgewichen wird. Demgemäß soll der Schutzumfang der Erfindung nur durch die beigefügten Ansprüche und deren Äquivalente bestimmt sein.

Claims (28)

  1. Verfahren zum Herstellen eines Dünnschichttransistorarrays, umfassend: – Herstellen eines Gatemusters auf einem Substrat; – Herstellen eines Gateisolierfilms auf dem Substrat; – Herstellen eines Source/Drain-Musters und eines Halbleitermusters auf dem Substrat; – Herstellen eines Passivierungsfilms auf dem Substrat; – Herstellen eines Fotoresistmusters auf dem Passivierungsfilm; – Strukturieren des Passivierungsfilms unter Verwendung des Fotoresistmusters, um ein Passivierungsfilmmuster auszubilden, wobei zum Strukturieren des Passivierungsfilms ein Überätzen desselben gehört; – Herstellen eines transparenten Elektrodenfilms auf dem Substrat; – Entfernen des Fotoresistmusters und des auf diesem vorhandenen transparenten Elektrodenfilms; und. – Herstellen eines transparenten Elektrodenmusters.
  2. Verfahren nach Anspruch 1, bei dem zur Herstellung des Passivierungsfilmmusters das Herstellen desselben mit einer Linienbreite, die kleiner als die des Fotoresistmusters ist, gehört.
  3. Verfahren nach Anspruch 1, bei dem zur Herstellung des Passivierungsfilmmusters das Strukturieren des Passivierungsfilms unter Verwendung eines Ätzgases gehört, bei dem der Anteil von Schwefelhexafluorid SF6 höher als der von Sauerstoff O2 ist.
  4. Verfahren nach Anspruch 3, bei dem das Verhältnis von Schwefelhexafluorid SF6 und Sauerstoff O2 ungefähr 3:1 bis ungefähr 10:1 beträgt.
  5. Verfahren nach Anspruch 1, bei dem zur Herstellung des Passivierungsfilmmusters das Ätzen des Passivierungsfilms bei einem Druck von ungefähr 300 mTorr bis 400 mTorr zum Herstellen des Passivierungsmusters gehört.
  6. Verfahren nach Anspruch 1, bei dem zur Herstellung des Passivierungsfilmmusters Folgendes gehört: – Strukturieren des Passivierungsfilms unter Verwendung von Schwefelhexafluorid SF6 unter Verwendung des Fotoresistmusters als Maske; und – Strukturieren des Gateisolierfilms unter Verwendung eines Mischgases, das Schwefelhexafluorid SF6 und Sauerstoff O2 enthält.
  7. Verfahren nach Anspruch 6, bei dem das Mischgas Schwefelhexafluorid SF6 und Sauerstoff O2 mit einem Mischungsverhältnis von ungefähr 1:3 enthält.
  8. Verfahren nach Anspruch 1, bei dem zur Herstellung des Passivierungsfilmmusters das Strukturieren des Dünnschichttransistorarray-Substrats und des Fotoresistmusters unter Verwendung von Schwefelhexafluorid SF6 und die Verwendung des Fotoresistmusters als Maske gehören.
  9. Verfahren nach Anspruch 1, bei dem zur Herstellung des Gatemusters Folgendes gehört: – Herstellen einer Gateelektrode eines Dünnschichttransistors; – Herstellen einer mit der Gateelektrode verbundenen Gateleitung und – Herstellen einer mit der Gateleitung verbundenen unteren Gatekontaktfleck-Elektrode auf dem Substrat.
  10. Verfahren nach Anspruch 9, bei dem das transparente Elektrodenmuster über eine mit dem Dünnschichttransistor verbundene Pixelelektrode, eine mit der unteren Gatekontaktfleck-Elektrode verbundene obere Gatekontaktfleck-Elektrode und eine mit der Datenleitung des Source/Drain-Musters elektrisch verbundene obere Datenkontaktfleck-Elektrode verfügt.
  11. Verfahren nach Anspruch 9, ferner umfassend: – Herstellen einer zusätzlichen Gateleitung; und – Herstellen einer Speicherelektrode in überlappung mit der anderen Gateleitung, wobei ein Teil des Halbleitermusters zwischen der anderen Gateleitung und der Speicherelektrode angeordnet ist, um dadurch im Wesentlichen einen Speicherkondensator zu bilden.
  12. Verfahren nach Anspruch 1, bei dem zur Herstellung des Source/Drain-Musters Folgendes gehört: – Herstellen einer Sourceelektrode des Dünnschichttransistors; – Herstellen einer Drainelektrode des Dünnschichttransistors und – Herstellen einer mit der Sourceelektrode verbundenen Datenleitung.
  13. Verfahren nach Anspruch 12, bei dem die Drainelektrode und die Speicherelektrode mit einer Pixelelektrode verbunden werden und die Drainelektrode und die Speicherelektrode durch das Passivierungsfilmmuster teilweise freigelegt werden.
  14. Verfahren nach Anspruch 12, ferner umfassend das Herstellen einer unteren Datenkontaktfleck-Elektrode und einer oberen Datenkontaktfleck-Elektrode, wobei die untere Datenkontaktfleck-Elektrode gemeinsam mit der Datenleitung aus einem Material hergestellt wird, das im Wesentlichen dem der Datenleitung ähnlich ist, und wobei sie sich ausgehend von der Datenleitung für Verbindung mit der oberen Datenkontaktfleck-Elektrode erstreckt.
  15. Verfahren nach Anspruch 1, bei dem zur Herstellung des Halbleitermusters die Herstellung desselben unter dem Source/Drain-Muster gemeinsam mit diesem gehört.
  16. Verfahren nach Anspruch 1, bei dem zum Entfernen des Fotoresistmusters das Entfernen desselben und des transparenten Elektrodenmaterials auf demselben unter Verwendung eines Abziehprozesses zum Ausbilden des transparenten Elektrodenmusters gehört.
  17. Verfahren nach Anspruch 1, ferner umfassend das Herstellen einer unteren Datenkontaktfleck-Elektrode und einer oberen Datenkontaktfleck-Elektrode, wobei die untere Datenkontaktfleck-Elektrode über die obere Datenkontaktfleck-Elektrode mit der Datenleitung verbunden ist, wobei sie gemeinsam mit dem Gatemuster aus einem Material, das dem des Gatemuster ähnlich ist, in einer Ebene mit diesem hergestellt wird.
  18. Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats, umfassend: – Herstellen eines Dünnschichttransistors auf einem Substrat; – Herstellen eines Passivierungsfilms auf dem Substrat; – Herstellen eines Fotoresistmusters auf dem Passivierungsfilm; – Strukturieren des Passivierungsfilms unter Verwendung des Fotoresistmusters, um ein Passivierungsfilmmuster auszubilden, wobei zum Strukturieren ein Überätzen des Passivierungsfilms gehört; und – Herstellen einer Pixelelektrode, die sich ausgehend von einer Lateralfläche des Passivierungsfilmmusters erstreckt und auf einem Gebiet ausgebildet wird, in dem im Wesentlichen das Passivierungsfilmmuster nicht vorhanden ist.
  19. Verfahren nach Anspruch 18, bei dem zur Herstellung des Passivierungsfilmmusters das Herstellen desselben mit einer Linienbreite unter der des Fotoresistmusters gehört.
  20. Verfahren nach Anspruch 18, bei dem zur Herstellung der Pixelelektrode Folgendes gehört: – Herstellen eines transparenten Elektrodenmaterials auf dem Substrat, auf dem ein Rest des Passivierungsfilmmusters und des Fotoresistmusters verblieben sind; und – Entfernen des Fotoresistmusters und des transparenten Elektrodenmaterials auf diesem unter Verwendung eines Abziehprozesses.
  21. Verfahren zum Herstellen eines Dünnschichttransistor-Arraysubstrats, umfassend: – Herstellen eines Gatemusters auf einem Substrat; – Herstellen eines Gateisolierfilms auf dem Substrat; – Herstellen eines Source/Drain-Musters und eines Halbleitermusters auf dem Substrat; – Herstellen eines Passivierungsfilms auf dem Substrat; – Herstellen eines Fotoresistmusters auf dem Passivierungsfilm; – Strukturieren des Passivierungsfilms unter Verwendung des Fotoresistmusters, um ein Passivierungsfilmmuster auszubilden, das über eine geringere Breite verfügt, als es der Linienbreite des Fotoresistmusters entspricht; und; – Herstellen eines transparenten Elektrodenmusters auf dem Substrat.
  22. Verfahren nach Anspruch 21, bei dem zur Herstellung des Passivierungsfilmmusters das Strukturieren des Passivierungsfilms unter Verwendung eines Ätzgases gehört, bei dem der Anteil von Schwefelhexafluorid SF6 höher als der von Sauerstoff O2 ist.
  23. Verfahren nach Anspruch 22, bei dem das Verhältnis von Schwefelhexafluorid SF6 und Sauerstoff O2 ungefähr 3:1 bis ungefähr 10:1 beträgt.
  24. Verfahren nach Anspruch 21, bei dem zur Herstellung des Passivierungsfilmmusters das Ätzen des Passivierungsfilms bei einem Druck von ungefähr 300 mTorr bis 400 mTorr zum Herstellen des Passivierungsmusters gehört.
  25. Verfahren nach Anspruch 21, bei dem zur Herstellung des Passivierungsfilmmusters Folgendes gehört: – Strukturieren des Passivierungsfilms unter Verwendung von Schwefelhexafluorid SF6 unter Verwendung des Fotoresistmusters als Maske; und – Strukturieren des Gateisolierfilms unter Verwendung eines Mischgases, das Schwefelhexafluorid SF6 und Sauerstoff O2 enthält.
  26. Verfahren nach Anspruch 23, bei dem das Mischgas Schwefelhexafluorid SF6 und Sauerstoff O2 mit einem Mischungsverhältnis von ungefähr 1:3 enthält.
  27. Verfahren nach Anspruch 21, bei dem zur Herstellung des Passivierungsfilmmusters die Verwendung von Schwefelhexafluorid SF6 und die Verwendung des Fotoresistmusters als Maske gehören.
  28. Verfahren nach Anspruch 21, bei dem die Herstellung eines transparenten Elektrodenmusters Folgendes umfasst: – Herstellen einer transparenten Elektrodenmaterials auf dem Substrat, auf dem ein Rest des Passivierungsfilmmusters und des Fotoresistmusters verblieben sind; und – Entfernen des Fotoresistmusters und des transparenten Elektrodenmaterials auf diesem unter Verwendung eines Abziehprozesses.
DE102004048723A 2003-10-10 2004-10-06 Herstellverfahren für ein Dünnschichttransistorarray-Substrat Expired - Fee Related DE102004048723B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2003-0070698A KR100500779B1 (ko) 2003-10-10 2003-10-10 박막 트랜지스터 어레이 기판의 제조 방법
KR10-2003-0070698 2003-10-10

Publications (2)

Publication Number Publication Date
DE102004048723A1 true DE102004048723A1 (de) 2005-06-09
DE102004048723B4 DE102004048723B4 (de) 2011-05-19

Family

ID=33411801

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004048723A Expired - Fee Related DE102004048723B4 (de) 2003-10-10 2004-10-06 Herstellverfahren für ein Dünnschichttransistorarray-Substrat

Country Status (8)

Country Link
US (1) US7078279B2 (de)
JP (1) JP4475578B2 (de)
KR (1) KR100500779B1 (de)
CN (1) CN1326201C (de)
DE (1) DE102004048723B4 (de)
FR (1) FR2860918B1 (de)
GB (1) GB2407704B (de)
TW (1) TWI249814B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560400B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101112538B1 (ko) 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101107246B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI287659B (en) 2005-08-25 2007-10-01 Chunghwa Picture Tubes Ltd Multi-domain vertical alignment liquid crystal display panel, thin film transistor array, and methods of fabricating the same
TWI339442B (en) * 2005-12-09 2011-03-21 Samsung Mobile Display Co Ltd Flat panel display and method of fabricating the same
KR100818887B1 (ko) * 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법
CN100367488C (zh) * 2006-02-13 2008-02-06 友达光电股份有限公司 薄膜晶体管阵列基板的制造方法
WO2007099690A1 (ja) * 2006-02-28 2007-09-07 Pioneer Corporation 有機トランジスタ及びその製造方法
KR101228475B1 (ko) * 2006-06-05 2013-01-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
KR101326134B1 (ko) * 2007-02-07 2013-11-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN100446222C (zh) * 2007-03-28 2008-12-24 友达光电股份有限公司 薄膜晶体管基板的制造方法
TWI383502B (zh) * 2007-10-02 2013-01-21 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
TWI396916B (zh) * 2009-07-17 2013-05-21 Chunghwa Picture Tubes Ltd 薄膜電晶體陣列基板之製作方法
KR20110061773A (ko) * 2009-12-02 2011-06-10 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
US8871590B2 (en) 2009-12-31 2014-10-28 Lg Display Co., Ltd. Thin film transistor array substrate, liquid crystal display device including the same and fabricating methods thereof
KR101801974B1 (ko) * 2009-12-31 2017-11-28 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 액정표시장치 및 이들의 제조방법
CN103151359B (zh) * 2013-03-14 2015-11-11 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
KR102151235B1 (ko) * 2013-10-14 2020-09-03 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
US20170293224A1 (en) * 2014-09-26 2017-10-12 Toray Industries, Inc. Organic el display device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323373A (ja) * 1992-05-22 1993-12-07 Fujitsu Ltd 薄膜トランジスタパネルの製造方法
JPH07506703A (ja) * 1993-03-01 1995-07-20 ゼネラル・エレクトリック・カンパニイ 持ち上げ方法を用いて構成されたセルフアライン薄膜トランジスタ
EP0619601A2 (de) 1993-04-05 1994-10-12 General Electric Company Selbstausrichtender Dünnschicht-Transistor mittels s.g. Lift-off Technik hergestellt
US5391507A (en) * 1993-09-03 1995-02-21 General Electric Company Lift-off fabrication method for self-aligned thin film transistors
JP2661561B2 (ja) * 1994-10-27 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
KR100225098B1 (ko) * 1996-07-02 1999-10-15 구자홍 박막트랜지스터의 제조방법
US5830774A (en) * 1996-06-24 1998-11-03 Motorola, Inc. Method for forming a metal pattern on a substrate
US6107641A (en) * 1997-09-10 2000-08-22 Xerox Corporation Thin film transistor with reduced parasitic capacitance and reduced feed-through voltage
KR100453176B1 (ko) * 1998-06-13 2005-04-08 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
TW415109B (en) * 1999-04-01 2000-12-11 Hannstar Display Corp Structure and fabrication of thin-film transistor (TFT) array
KR100653467B1 (ko) * 1999-12-24 2006-12-04 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터-액정표시소자의 제조방법
KR100583979B1 (ko) * 2000-02-11 2006-05-26 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP2002237594A (ja) * 2001-02-02 2002-08-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス
JP2002250934A (ja) * 2001-02-26 2002-09-06 Sharp Corp 液晶用マトリクス基板の製造方法
KR100748857B1 (ko) 2001-03-30 2007-08-13 엘지.필립스 엘시디 주식회사 박막트랜지스터와 이를 포함하는 어레이기판 제조방법
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR100796795B1 (ko) * 2001-10-22 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
TW522570B (en) * 2001-11-06 2003-03-01 Hannstar Display Corp Manufacturing method of thin film transistor array substrate and its structure

Also Published As

Publication number Publication date
TW200514198A (en) 2005-04-16
JP4475578B2 (ja) 2010-06-09
TWI249814B (en) 2006-02-21
FR2860918A1 (fr) 2005-04-15
CN1326201C (zh) 2007-07-11
GB2407704B (en) 2005-09-14
GB2407704A (en) 2005-05-04
FR2860918B1 (fr) 2007-02-23
DE102004048723B4 (de) 2011-05-19
KR100500779B1 (ko) 2005-07-12
KR20050034924A (ko) 2005-04-15
US7078279B2 (en) 2006-07-18
CN1606125A (zh) 2005-04-13
US20050079657A1 (en) 2005-04-14
GB0421633D0 (en) 2004-10-27
JP2005123610A (ja) 2005-05-12

Similar Documents

Publication Publication Date Title
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE102004051624B4 (de) Dünnschichttransistor-Substrat für eine Anzeigevorrichtung und Herstellungsverfahren desselben
DE102004048723B4 (de) Herstellverfahren für ein Dünnschichttransistorarray-Substrat
DE102005029265B4 (de) Arraysubstrat für ein LCD sowie zugehöriges Herstellverfahren
DE102004021157B4 (de) Dünnschichttransistor-Arraysubstrat und Verfahren zum Herstellen desselben
DE10355666B4 (de) Dünnschichttransistor-Matrixsubstrat sowie Verfahren zu dessen Herstellung
DE19814676C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE102015116395B4 (de) Dünnfilmtransistor-substrat und displayvorrichtung, welche diese verwendet
DE19916073B4 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE102006061869B4 (de) Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren desselben
DE102006057773B4 (de) Matrixsubstrat für eine In-Plane-Switching LCD-Vorrichtung, In-Plane Switching LCD-Vorrichtung und Verfahren zu dessen Herstellung
DE102007061259B4 (de) Arraysubstrat für ein Flüssigkristalldisplay sowie Verfahren zum Herstellen desselben
DE19758065C2 (de) Verfahren zur Herstellung eines aktiven Paneels für eine Flüssigkristallanzeigevorrichtung
DE102006060731B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu deren Herstellung
DE19808989B4 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE102005027445A1 (de) Dünnschichttransistorarray-Substrat und Herstellungsverfahren für ein solches
DE4318028A1 (de) Flüssigkristallanzeigeeinrichtung und Verfahren zu deren Herstellung
DE4344897A1 (de) Verfahren zur Herstellung von Dünnfilmtransistoren
DE102009044337A1 (de) Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben
DE10352404B4 (de) Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung und Verfahren zu dessen Herstellung
DE3714164A1 (de) Fluessigkristallanzeige
DE102011077647A1 (de) Dünnschichttransistorsubstrat mit einer widerstandsarmen Busleitungsstruktur und Herstellungsverfahren für dasselbe
DE19710248C2 (de) Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür
DE102004028991A1 (de) Dünnschichttransistorarray-Substrat und Herstellungsverfahren für ein solches
DE102006060734B4 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

8128 New person/name/address of the agent

Representative=s name: TER MEER STEINMEISTER & PARTNER GBR PATENTANWAELTE

R020 Patent grant now final

Effective date: 20110820

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee