DE4344897A1 - Verfahren zur Herstellung von Dünnfilmtransistoren - Google Patents

Verfahren zur Herstellung von Dünnfilmtransistoren

Info

Publication number
DE4344897A1
DE4344897A1 DE4344897A DE4344897A DE4344897A1 DE 4344897 A1 DE4344897 A1 DE 4344897A1 DE 4344897 A DE4344897 A DE 4344897A DE 4344897 A DE4344897 A DE 4344897A DE 4344897 A1 DE4344897 A1 DE 4344897A1
Authority
DE
Germany
Prior art keywords
gate insulation
layer
insulation film
semiconductor layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4344897A
Other languages
English (en)
Other versions
DE4344897B4 (de
Inventor
Eui Yeol Oh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
Gold Star Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019920026230A external-priority patent/KR100290919B1/ko
Priority claimed from KR1019920026233A external-priority patent/KR940016916A/ko
Priority claimed from KR1019930000263A external-priority patent/KR960008737B1/ko
Application filed by Gold Star Co Ltd filed Critical Gold Star Co Ltd
Publication of DE4344897A1 publication Critical patent/DE4344897A1/de
Application granted granted Critical
Publication of DE4344897B4 publication Critical patent/DE4344897B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Dünnfilmtransistors und insbesondere ein Verfahren zur Herstellung eines Dünnfilmtransistors für die Verwendung als Schaltelement einer Flüssigkristallanzeige­ einrichtung, das eine leichte Herstellung und eine Verbesserung der Elementeigenschaften durch die Anwendung einer Selbstjustierung ermöglicht.
Im allgemeinen weisen Dünnfilmtransistor-Flüssigkristall­ anzeigeeinrichtungen (TFT-LCD) eine mit TFT′s (Dünnfilm­ transistoren) und Bildpunktelektroden ausgebildete untere Platte und eine mit Farbfiltern und gemeinsamen Elektroden ausgebildete obere Platte auf. Ein Flüssigkristall ist in einen zwischen der oberen Platte und der unteren Platte ausgebildeten Bereich eingefüllt. An den gegenüberliegenden Oberflächen der Platten, die zum Beispiel jeweils aus Glassubstraten bestehen, sind Polarisationsplatten für eine lineare Polarisation sichtbarer Lichtstrahlen angebracht.
Fig. 8a stellt ein Schaltbild einer äquivalenten Schaltung eines üblichen TFT-LCD-Matrixfeldes mit der vorstehenden erwähnten Anordnung dar. Fig. 8b ist ein Schalt­ bild einer äquivalenten Schaltung eines Einzelbildpunktes des in Fig. 8a dargestelltem Matrixfeldes.
Die TFT-LCD-Einrichtung weist, wie in Fig. 8a darge­ stellt, eine Vielzahl von Gate-Signalleitungen G1 bis Gn, die jeweils zwischen benachbarten Bildpunktbereichen in einer Richtung angeordnet sind, eine Vielzahl von Datensignal­ leitungen D1 bis Dn, die jeweils zwischen benachbarten Bildpunktbereichen in einer Richtung senkrecht zur Richtung der Gate-Signalleitungen angeordnet sind, und eine Vielzahl von Dünnfilmtransistoren Q11 bis Qnm auf, die jeweils an dem entsprechenden Bildpunktbereich angeordnet und angepaßt sind, Datenspannungen von einer der jeweils entsprechenden Datenleitungen D1 bis Dn an die jeweils entsprechende Bild­ punktelektrode und den Flüssigkristall in Übereinstimmung mit einem Signal von einer jeweils entsprechenden Gate-Signal­ leitung G1 bis Gn anzulegen.
In jedem Einzelbildpunkt dieser TFT-LCD-Einrichtung sind ein Kondensator CSTO und ein zusätzlicher Kondensator CLC vorhanden, die aufgrund des als Schaltelement für den Einzelbildpunkt dienenden TFT′s und des zwischen der oberen und unteren Plattenelektroden vorliegenden Flüssigkristalls ausgebildet sind.
Bei dem Betrieb der TFT-LCD-Einrichtung mit der vor­ stehend erwähnten Anordnung wird eine Gate-Signalspannung selektiv an den TFT angelegt, welcher das Schaltelement des jeweiligen Einzelbildpunktes ist. Wenn der TFT die Gate- Signalspannung empfängt, wird er eingeschaltet, so daß die die Bildinformation beinhaltende Datenspannung über den TFT für 2 Stunden an die entsprechende Bildpunktelektrode und den Flüssigkristall angelegt werden kann.
Sobald die Datenspannung an den TFT des jeweiligen Einzelbildpunktes angelegt wird, ändert sich die Ausrichtung der Flüssigkristallmoleküle, was eine Änderung der optischen Eigenschaften ergibt. Als Ergebnis wird ein Bild dargestellt.
Um mit dieser TFT-LCD hochqualitative Bilddarstellungen zu erreichen, sollte der Anzeigebereich für die Darstellung eines Bildes, nämlich das Apertur- oder Öffnungsverhältnis groß sein. Desweiteren sollte der Leckstrom aus den TFT′s minimiert sein.
Zur Verbesserung des Aperturverhältnisses sollte die von TFT belegte Fläche jedes Einzelbildpunktes verringert werden. Der Grund dafür ist, daß der Bereich, auf dem TFT ausgebildet ist, keinerlei Bild darstellen kann.
Die Datenspannung, welche an die Bildpunktelektrode des jeweiligen Bildpunktes und Flüssigkristalls über den entsprechenden TFT angelegt wird, muß für eine vorgegebene Zeit von den sowohl von der Bildpunktelektrode und dem Flüssigkristall gebildeten Kondensatoren CSTO und CLC auch dann aufrecht erhalten werden, wenn keine Gate-Signalspannung angelegt ist.
Im Idealfall bleibt die gesamte Ladungsmenge in den von der Bildpunktelektrode und dem Flüssigkristall gebildeten Kondensatoren erhalten, bis ein nächstes Signal an den TFT angelegt wird, der sich in seinem ausgeschalteten Zustand befindet. In der Praxis tritt jedoch ein Leckstrom am TFT auf. Wenn ein derartiger Leckstrom nicht ausreichend reduziert ist, kann eine Störung der Spannung am Flüssig­ kristall auftreten, was das Auftreten eines Flackerphänomens ergeben kann.
Demzufolge ist der Aufbau der TFT′s sehr wichtig, um eine Verbesserung des Aperturverhältnisses und eine Verringerung des Leckstroms zu erreichen, die beide zur Erzielung hochqualitativer Bilder auf TFT-LCD-Einrichtungen erforder­ lich sind.
Mit anderen Worten, sobald die Anzahl der Bildpunkte zur Erzielung einer höheren Schärfe und höheren Auflösung in TFT- LCD-Einrichtungen gesteigert wird, sollten die Dimensionen des einzelnen TFT′s verringert werden. Desweiteren sollte der Leckstrom vernachlässigbar klein sein.
In letzter Zeit wurden aktive Untersuchungen angestellt, um die Leckströme in TFT′s mit kleinen Abmessungen zu reduzieren.
Ein herkömmliches Verfahren zur Herstellung von TFT′s wird nun in Verbindung mit den Fig. 9a bis 9e dargestellt.
Dieses konventionelle Verfahren wird zur Herstellung eines Ätzstop-TFT′s eingesetzt.
Nach diesem Verfahren wird eine aus Al, Ta oder Cr bestehende undurchsichtige Metallschicht auf einem isolierenden transparenten Substrat 1 aufgebracht, um wie in Fig. 9a dargestellt, ein Gate-Elektrode 2 auszubilden. Über die gesamte freiliegende Oberfläche der sich ergebenden Struktur wird ein Gate-Isolationsfilm 3, eine amorphe Siliziumschicht 4 und eine Ätzstopschicht 5 mittels des plasmaunterstützten chemischen Dampfabscheideverfahrens (PECVD - plasma enhanced chemical vapor deposition) nach­ einander abgeschieden. Danach wird die Ätzstopschicht 5 mit einem Fotoresistfilm 9 beschichtet.
Danach wird der Fotoresistfilm 9 einer Hartbackung bei einer Temperatur von 110°C unterzogen. Unter Verwendung der Gate-Elektrode 2 als Maske wird die sich ergebende Struktur an der Unterseite des Substrats 1 einer rückseitigen Belichtung durch Anwendung der Selbstjustierungstechniken, wie in Fig. 9b dargestellt unterzogen.
Nach dieser Belichtung von der Rückseite wird der Positiv-Fotoresistfilm 9 durch einen Entwickler in dem Bereich, der Lichtstrahlen empfangen hat, weggeätzt, während er teilweise an den Stellen stehen bleibt, die aufgrund der undurchlässigen Gate-Elektrode 2, nämlich genau über der Gate-Elektrode 2, keine Lichtstrahlen empfangen haben. Der stehengebliebene Fotoresistbereich dient als Fotoresist­ struktur.
Zu diesem Zeitpunkt werden die von hinten einfallenden Lichtstrahlen an den Kanten der Gate-Elektrode 2 aufgrund ihrer Streuungs- und Beugungseigenschaften zur Gate-Elektrode 2 hin nach innen gebeugt. Demzufolge hat die Fotoresist­ struktur Abmessungen, die kleiner als die Struktur der Gate- Elektrode 2 sind.
Unter Verwendung des strukturierten Fotoresistfilms 9 als Maske wird die Ätzstopschicht 5 selektiv an ihren belichteten Bereichen entfernt, wie es in Fig. 9c dargestellt ist. Zu diesem Zeitpunkt ist die Überlappungsstrecke ΔL zwischen der Gate-Elektrode 2 und der Ätzstopschicht 5 proportional zur Energie des einfallenden Lichtes. Beispielsweise ist die Überlappungsstrecke ΔL kleiner als 1 µm bei einer einfallenden Lichtenergie von 0,5 J/cm2.
Danach werden eine mit n-Typ-Verunreinigungsionen hoch konzentriert dotierte amorphe Siliziumschicht 6 und eine Metallschicht 7 nacheinander über der gesamten freiliegenden Fläche der sich ergebenden Struktur, wie in Fig. 9d dargestellt, aufgebracht.
Die amorphe hoch konzentriert dotierte n-Typ- Siliziumschicht 6 und die Metallschicht 7 werden an den Stellen, wo sie über der Ätzstopschicht 5 angeordnet sind, selektiv entfernt, so daß sie die Source- und Drain- Elektroden 7a und 7b, wie in Fig. 9e dargestellt, bilden. Auf diese Weise wird ein TFT erzielt.
Die Betriebsweise des nach dem herkömmlichen Verfahren hergestellten TFT′s wird nun beschrieben.
Wenn eine Spannung, die nicht niedriger als die Schwellenspannung ist, an die Gate-Elektrode 2 angelegt wird, wird ein Kanal an der Grenzschicht zwischen der amorphen Siliziumschicht 4 und dem Gate-Isolationsfilm 3 gebildet, wodurch eine elektrische Verbindung vom Source und Drain miteinander bewirkt wird.
Dieses konventionelle Verfahren weist jedoch die folgenden Nachteile auf.
In dem TFT, der als Schaltelement in den- LCD- Einrichtungen, wie in Fig. 10 dargestellt, eingesetzt wird, bildet sich im allgemeinen ein Kanal zwischen dem Gate- Isolationsfilm 3 und der amorphen Siliziumschicht (a-Si) aus. Folglich wird dort, wo keine Überlappung zwischen der Gate- Elektrode und den Source/Drain-Elektroden vorliegt, ein Versatzbereich zwischen der amorphen Siliziumschicht und der Source-Elektrode ausgebildet, wodurch ein nicht funktionierender TFT entsteht. Andererseits ist dort, wo die Überlappungstrecke exzessiv groß ist, der TFT in seinen Abmessungen vergrößert, wodurch sich eine Verringerung im Aperturverhältnis ergibt. Zusätzlich kann eine parasitäre Kapazität zwischen der Gate-Elektrode und der Source/Drain- Elektrode vorliegen. Wenn der TFT abgeschaltet wird, beeinträchtigt eine derartige parasitäre Kapazität aufgrund ihrer kapazitiven Kopplung die Spannung am Flüssigkristall. Demzufolge ändert sich die Spannung am Flüssigkristall um ΔV, was eine Verschlechterung der Bildqualität ergibt.
Demzufolge soll die Überlappungslänge zwischen der Gate- Elektrode und der Source/Drain-Elektrode vorzugsweise 1 bis 2 µm betragen.
Bei der Herstellung eines TFT nach dem herkömmlichen Verfahren wird eine Rückseitenbelichtung unter Verwendung der Selbstjustierungstechnik unter einer Bedingung eingesetzt, daß der einzelne Gate-Isolationsfilm 3 bereits ausgebildet ist und daß die Gate-Elektrode 2 als Maske benutzt wird. Bei dieser rückseitigen Belichtung werden die Lichtstrahlen aufgrund ihrer Streuungs- und Beugungseigenschaften, wie vorstehend erwähnt, an den Kanten der Gate-Elektrode 2 zur Gate-Elektrode 2 hin nach innen gebeugt. Demzufolge kann die Überlappungstrecke von nicht weniger als 1 µm auch dann nicht erzielt werden, wenn die Struktur des Fotoresistfilms 9 kleiner als die Struktur der Gate-Elektrode 2 ist. Zur Erzielung einer vergrößerten Überlappungsstrecke müßte die Belichtung mit einer hohen Energie über eine lange Zeit durchgeführt werden.
Eine derartige Belichtung ergibt jedoch eine verkürzte Lebensdauer eines Belichtungsgerätes und eine verlängerte Zeit für den Belichtungsprozeßschritt. Demzufolge sinkt die Ausbeute.
Da nur die Ätzstopschicht nach dem herkömmlichen Verfahren mittels der Selbstjustierungstechnik geätzt wird, weist die amorphe Siliziumschicht, die als aktive Schicht des TFT dient, eine größere Breite als die Gate-Elektrode auf. Demzufolge tritt ein Gegenlicht während des Betriebes der TFT-LCD-Einrichtung in die amorphe Siliziumschicht ein, und bewirkt dadurch eine Anregung von Elektronen in der amorphen Siliziumschicht. Dieses bewirkt ein Ansteigen des Leckstroms.
Insbesondere dann, wenn das herkömmliche Verfahren zur Herstellung von LCD-Einrichtungen für Overheadprojektoren eingesetzt wird, die eine Lichtmenge benötigen, die 40 mal so hoch oder noch höher als die für LCD-Einrichtungen für die Büroautomation sind, wird der Leckstrom stärker gesteigert, da das Ein-Aus-Verhältnis des TFT′s verringert wird. Demzufolge tritt ein Flackerphänomen auf, was eine Ver­ schlechterung der LCD-Leistung ergibt.
Daher ist es eine Aufgabe der Erfindung, die vorstehenden mit dem Stand der Technik einhergehenden Probleme zu lösen, und ein Verfahren zur Herstellung eines TFT′s bereitzustellen, das in der Lage ist, eine Überlappungslänge von bis zu 2 µm oder mehr durch den Einsatz einer vollständigen Selbstjustierung zu erzielen, und die Breite einer Halbleiterschicht auf die Breite einer Gate-Elektrode oder darunter zu reduzieren, wodurch eine Verbesserung der TFT-LCD-Leistung und eine vereinfachte Herstellung ermöglicht wird.
Erfindungsgemäß kann diese Aufgabe durch die Bereitstellung eines Verfahrens zur Herstellung eines Dünnfilmtransistors gelöst werden, das die folgenden Schritte aufweist: Ausbilden einer Gate-Elektrode auf einem isolierenden transparenten Substrat; Aufeinanderschichten mehrerer Gate-Isolationsfilme mit verschiedenen Brechungs­ indizes in der Reihenfolge zu einem höherem Brechungsindex über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur nach der Ausbildung der Gate-Elektrode, und darauffolgend Abscheiden einer Halbleiterschicht, einer Ätzstopschicht und eines Fotoresistfilms in dieser Reihenfolge über der gesamten freiliegenden Fläche der sich ergebenden Struktur nach der Ausbildung des Gate- Isolationsfilms; Unterziehen der sich ergebenden Struktur einer rückseitigen Belichtung unter Verwendung der Gate- Elektrode als Maske und dann einer Entwicklung zur Strukturierung des Fotoresistfilms in der Weise, daß die Gate-Elektrode sowohl mit einer in einem nachfolgenden Schritt auszubildenden Source-Elektrode bzw. Drain-Elektrode um eine vorgegebene Überlappungsstrecke überlappt werden kann; selektives Ätzen der Ätzstopschicht unter Verwendung des strukturierten Fotoresistfilms als Maske; Entfernen des strukturierten Fotoresistfilms und dann sequentielles Abscheiden einer hoch konzentriert dotierten n-Typ- Halbleiterschicht und einer Metallschicht über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur; und selektives Entfernen der entsprechenden Bereiche der hoch konzentriert dotierten n-Typ-Halbleiterschicht und der Metallschicht, die über der strukturierten Ätzstopschicht ausgebildet sind, um die Source-Elektrode und die Drain- Elektrode zu bilden.
Andere Aufgaben und Aspekte der vorliegenden Erfindung werden aus der nachstehenden Beschreibung der Ausführungs­ formen unter Bezugnahme auf die beigefügten Zeichnungen ersichtlich. Es stellen dar:
Fig. 1a bis 1f Querschnittsansichten, die jeweils ein Verfahren zur Herstellung eines TFT′s gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellen;
Fig. 2 eine schematische Ansicht, die den Weg des Lichts bei seinem Durchgang durch verschiedene Medien zeigt;
Fig. 3 eine Tabelle mit Brechungsindizes verschiedener Isolationsmaterialien;
Fig. 4 eine Querschnittsansicht, die ein Herstellungs­ verfahren für einen TFT gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 5a bis 5d Querschnittsansichten, die jeweils ein Herstellungsverfahren für einen TFT gemäß einer dritten Ausführungsform der vorliegenden Erfindung darstellen;
Fig. 6a bis 6d Querschnittsansichten, die jeweils ein Herstellungsverfahren für einen TFT gemäß einer vierten Ausführungsform der vorliegenden Erfindung darstellen;
Fig. 7a bis 7f Querschnittsansichten, die jeweils ein Herstellungsverfahren für einen TFT gemäß einer fünften Ausführungsform der vorliegenden Erfindung darstellen;
Fig. 8a ein Schaltbild einer äquivalenten Schaltung eines üblichen TFT-LCD-Matrixfeldes;
Fig. 8b ein Schaltbild einer äquivalenten Schaltung eines Bildpunktes des in Fig. 8a gezeigten Matrixfeldes;
Fig. 9a bis 9e Querschnittsansichten, die jeweils ein konventionelles Verfahren zur Herstellung eines TFT′s darstellen; und
Fig. 10 eine schematische Querschnittsansicht zur Erläuterung der in Verbindung mit TFT′s auftretenden Probleme, die nach dem herkömmlichen Verfahren hergestellt wurden.
Fig. 1a bis 1f sind Querschnittsansichten, die jeweils ein Herstellungsverfahren für einen TFT gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellen.
Nach der ersten Ausführungsform wird eine aus Al, Cr, Ta oder Ti bestehende undurchsichtig Metallschicht auf einem isolierenden transparenten Substrat 11 ausgebildet und dann strukturiert um eine Gate-Elektrode 12, wie in Fig. 1a dargestellt, zu schaffen.
Über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur wird ein erster Gate-Isolationsfilm 13 mit einem hohen Brechungsindex und ein zweiter Gate- Isolationsfilm 14 mit einem niedrigen Brechungsindex nacheinander abgeschieden, wie es in Fig. 1b dargestellt ist. Der erste Gate-Isolationsfilm 13 weist vorzugsweise einen Brechungsindex größer als 2 auf, während der zweite Gate- Isolationsfilm 14 einen Brechungsindex von nicht mehr als 2 aufweist. Gemäß Fig. 3, die Brechungsindizes verschiedener Isolationsmaterialien darstellt, können Ta2O5 und TiO2, die einen Brechungsindex von größer als 2 aufweisen, für den ersten Gate-Isolationsfilm 13 verwendet werden, während Al2O3, SiO2 und SiOxNy für den zweiten Gate-Isolationsfilm 14 verwendet werden können. Aufgrund eines derartigen Unterschiedes im Brechungsindex zwischen den Gate- Isolationsfilmen 13 und 14 ist es möglich, eine Überlappungsstrecke von etwa 2 µm, wie es nachstehend be­ schrieben werden wird, zu erzielen.
Dort, wo der erste Gate-Isolationsfilm 13 aus einem Ta2O5 Isolationsfilm besteht, der durch anodische Oxidation hergestellt wird, kann dessen Brechungsindex abhängig von den Herstellungsbedingungen in einem Bereich von 2 bis 2,7 eingestellt werden.
Danach werden eine Halbleiterschicht 15, eine Ätzstop­ schicht 16 und ein Fotoresistfilm 17 der Reihe nach über dem zweiten Gate-Isolationsfilm 14 abgeschieden. Die Halbleiter­ schicht 15 kann aus Polysilizium oder amorphem Silizium bestehen. Die Ätzstopschicht 16 besteht aus SiNx.
Unter Verwendung der Gate-Elektrode 12 als Maske wird die sich ergebende Struktur einer rückseitigen Belichtung unter Verwendung der Selbstjustierungstechnik ausgesetzt, wie es in Fig. 1c dargestellt ist. Bei dieser rückseitigen Belichtung werden die einfallenden Lichtstrahlen an den Gate- Isolationsfilmen 13 und 14 nach innen gebeugt.
Fig. 2 stellt den Weg des Lichts bei seinem Durchgang durch verschiedene Medien dar. Ein in zwei optischen Medien mit verschiedenen Brechungsindizes n1 und n2 verlaufender optischer Pfad kann durch die folgende Gleichung nach dem Gesetz von Snellius beschrieben werden:
n1 sinR1 = n2 sinR2 (1)
Lichts ist;
R2 der Winkel des durch das n2-Medium durchlaufenden Lichts ist.
Im Falle von n1 < n2, ist R1 kleiner R2. Andererseits ist R2 kleiner als R1, wenn n1 < n2 ist.
Dementsprechend werden dort, wo der erste Gate- Isolationsfilm 13 und der zweite Gate-Isolationsfilm 14, wie vorstehend erwähnt aus einem Material mit hohem Brechungsindex bzw. einem Material mit niedrigen Brechungs­ index bestehen, die einfallenden Strahlen aufgrund ihrer Brechungseigenschaften bei dem rückseitigen Belichtungs­ schritt bei den über den Kanten der Gate-Elektroden 12 angeordneten Abschnitten "a" des ersten Gate-Isolationsfilms 13 zu der Gate-Elektrode 12 hin nach innen gebeugt. An den Grenzschichtabschnitten "b" zwischen dem ersten Gate- Isolationsfilm 13 und dem zweiten Gate-Isolationsfilm 14 werden die einfallenden Lichtstrahlen weiter nach innen zur Gate-Elektrode 12 hin gebrochen. Demzufolge wird der Fotoresistfilm dem Licht in der Weise ausgesetzt, daß eine vergrößerte Überlappungstrecke erzielt wird.
Danach wird der belichtete Fotoresistfilm 17 entwickelt und strukturiert, so daß er nur noch über der Gate-Elektrode 12 stehenbleibt, um eine Fotoresistfilmstruktur zu bilden, wie sie in Fig 1d dargestellt ist. Dann wird unter Verwendung des Fotoresistfilms 17 als Maske die Ätzstopschicht 16 selektiv an den Stellen entfernt, die nach der Strukturierung des Fotoresistfilms 17 freiliegen. Danach wird der Foto­ resistfilm 17 entfernt.
Auf der gesamten freiliegenden Oberfläche der sich ergebenden Struktur werden eine mit n-Typ-Verunreinigungs­ ionen hoch konzentriert dotierte Halbleiterschicht 18 und eine Metallschicht 19 nacheinander, wie in Fig. 1e darge­ stellt, abgeschieden.
Die hoch konzentriert dotierte n-Typ-Halbleiterschicht 18 und die Metallschicht 19 werden selektiv an ihren über der Ätzstopschicht 16 angeordneten Stellen entfernt, um Source- und Drain-Elektroden 19a und 19b, wie in Fig. 1f dargestellt, zu bilden. Auf diese Weise wird ein TFT erzielt.
Andererseits ist die Fig. 4 eine Querschnittsansicht, die ein Verfahren zur Herstellung eines TFT′s nach einer zweiten Ausführungsform der vorliegenden Erfindung darstellt. Diese zweite Ausführungsform ist ähnlich wie die erste Ausführungsform mit der Ausnahme, daß eine dreifache Gate- Isolationsfilmstruktur mit drei Gate-Isolationsfilmen mit verschiedenen Brechungsindizes verwendet wird. In Fig. 4 sind Elemente, die denen in den Fig. 1a bis 1f entsprechen, mit denselben Bezugszeichen bezeichnet.
Nach der zweiten Ausführungsform wird eine aus Ta oder Ti bestehende undurchsichtige Metallschicht auf einem isolierenden Glassubstrat 11 aufgebracht und danach strukturiert, um eine Gate-Elektrode 12 zu bilden.
Über der Gate-Elektrode 12 wird ein aus TaO5 oder TiO2 bestehender erster Gate-Isolationsfilm 20 mit einem Brechungsindex größer als 2 durch einen anodischen Oxidationsprozeß aufgebracht. Über der gesamten frei­ liegenden Oberfläche der sich ergebenden Struktur werden ein aus einem Material wie z. B. SiO2 mit einem Brechungsindex von 1 bis 2 bestehender zweiter Gate-Isolationsfilm 21 und ein aus einem Material mit einem Brechungsindex von 1 bestehender dritter Gate-Isolationsfilm 22 nacheinander abgeschieden. Danach werden eine Halbleiterschicht 15, eine Ätzstopschicht 16 und ein Fotoresistfilm 17 nacheinander über dem dritten Isolationsfilm 22 abgeschieden. Unter Verwendung der Gate- Elektrode 12 als Maske wird die sich ergebende Struktur danach einer rückseitigen Belichtung mittels der Selbstjustierungstechnik in einer Weise unterworfen, wie sie in Verbindung mit Fig. 1c beschrieben wurde. Danach wird zur Strukturierung des Fotoresistfilms 17 eine Entwicklung durchgeführt. Die nachfolgenden Schritte zur Herstellung eines TFT′s sind dieselben wie bei der ersten Ausführungs­ form.
Die Dicke eines jeden Gate-Isolationsfilms 20, 21 und 22 ist nicht kleiner als 100 nm (1000 Å).
Alternativ kann der dritte Gate-Isolationsfilm 22 mit einem Brechungsindex von 1 eine Dicke kleiner als 100 nm (1000 Å) aufweisen, während der erste Gate-Isolationsfilm 20 mit dem Brechungsindex von mehr als 2 und der zweite Gate- Isolationsfilm 21 mit dem Brechungsindex von 1 bis 2 eine Dicke von nicht weniger als 100 nm (1000 Å) aufweisen. Auch in dem letzteren Falle kann nach der rückseitigen Belichtung derselbe Effekt wie in dem ersteren Fall erzielt werden. Im letzteren Falle zieht man es vor, einen SiO2-Film als zweiten Gate-Isolationsfilm mit dem Brechungsindex von 1-2 und einer Dicke von nicht weniger als 100 nm (1000 Å) und einen SiNx Film als dritten Gate-Isolationsfilm mit einem Brechungsindex von 1 bis 2 und einer Dicke von weniger als 100 nm (1000 Å) einzusetzen.
Die Fig. 5a bis 5d sind Querschnittsansichten, die je­ weils ein Verfahren zur Herstellung eines TFT′s gemäß einer dritten Ausführungsform der vorliegenden Erfindung dar­ stellen. Dieses Verfahren nutzt die Selbstjustierungstechnik zur Erzielung einer rückseitigen Belichtung und die Fotolithografie und den Ätzprozeß zur Erzielung einer gleichzeitigen Strukturierung sowohl einer Ätzstopschicht als auch einer Halbleiterschicht. In den Fig. 5a bis 5d sind Elemente die denen in Fig. 1a bis 1f entsprechen mit denselben Bezugszeichen bezeichnet.
Der dritten Ausführungsform gemäß wird eine undurch­ sichtige Metallschicht auf einem isolierenden transparenten Substrat 11 ausgebildet und danach strukturiert, um eine Gate-Elektrode 12 zu erzeugen, wie sie in Fig. 5a dargestellt ist. Über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur werden ein erster Gate-Isolationsfilm 13 mit einem hohen Brechungsindex und ein zweiter Gate- Isolationsfilm 14 mit einem niedrigen Brechungsindex nacheinander abgeschieden. Danach werden eine Halbleiter­ schicht 15, eine Ätzstopschicht 16 und ein Fotoresistfilm 17 nacheinander über den zweiten Gate-Isolationsfilm 14 abgeschieden. Die Halbleiterschicht 15 kann aus Polysilizium oder amorphem Silizium bestehen. Die Ätzstopschicht 16 besteht aus SiNx. Unter der Verwendung der Gate-Elektrode 12 als Maske wird die sich ergebende Struktur dann unter Verwendung der Selbstjustierungstechnik einer rückseitigen Belichtung in einer Weise ausgesetzt, wie sie in Verbindung mit Fig. 1c beschrieben wurde. Danach wird zur Strukturierung des Fotoresistfilms 17 eine Entwicklung in der Weise durchgeführt, daß der Fotoresistfilm 17 eine ausreichende Überlappung aufweisen kann.
Unter Verwendung des strukturierten Fotoresistfilms 17 als Maske werden dann sowohl die Ätzstopschicht 16 als auch die Halbleiterschicht 15 selektiv einer Schrägätzung (taper etching) unterworfen, um auf diese Weise ihre nach der Strukturierung des Fotoresistfilms 17 freiliegenden Abschnitte zu entfernen, wie es in Fig. 5b dargestellt ist. Natürlich kann auch ein vertikaler Ätzprozeß für die Entfernung der freiliegenden Abschnitte der Schichten 15 und 16 verwendet werden. Danach wird der Fotoresistfilm 17 entfernt.
Der Schrägätzprozeß wird durch Naßätzen der Ätzstop­ schicht 16 unter Verwendung einer gepufferten Oxidätzlösung (BOE) und dann durch Trockenätzen der Halbleiterschicht 15 mittels eines Ätzgases aus CF4 + O2 oder C2ClF5 : O2 erzielt. Dort, wo die Halbleiterschicht 15 aus einer amorphen Siliziumschicht besteht, kann die Schrägätzung mit einem Schrägwinkel von nicht mehr als 20° unter Verwendung eines Ätzgases aus C2ClF5 : O2 = 5 : 4 geteilt werden.
Alternativ werden sowohl die Ätzstopschicht 16 als auch die Halbleiterschicht 15 mittels des Trockenätzprozesses strukturiert. Dort, wo die Ätzstopschicht 16 und die Halb­ leiterschicht 15 aus einer SiNx-Schicht bzw. einer amorphen Siliziumschicht bestehen, können sie gleichzeitig unter Ver­ wendung eines Ätzgases aus C2ClF5 : SF6O2 = 6 : 4 : 3 schräg geätzt werden.
Danach werden eine hoch konzentriert dotierte n-Typ- Halbleiterschicht 18 und eine Metallschicht 19 nacheinander über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur abgeschieden, wie es in Fig. 5c dargestellt ist. Die hoch konzentriert dotierte n-Typ- Halbleiterschicht 18 und die Metallschicht 19 werden selektiv an ihren über der Ätzstopschicht 16 liegenden Stellen entfernt, um auf diese Weise Source- und Drain-Elektroden 19a und 19b zu bilden, wie es in Fig. 1f dargestellt ist. Auf diese Weise wird ein TFT erzielt.
Bei diesem, gemäß der dritten Ausführungsform herge­ stellten TFT, weist die Halbleiterschicht 15, die als aktive Schicht des TFT dient, eine kleinere Breite als die Gate- Elektrode 12 auf.
Die Fig. 6a bis 6d sind Querschnittsansichten, die jeweils ein Verfahren zur Herstellung eines TFT′s gemäß einer vierten Ausführungsform der vorliegenden Erfindung dar­ stellen. Nach diesem Verfahren wird die in den Fig. 5a und 5b dargestellte Schrägätztechnik sowohl zur Strukturierung einer Ätzstopschicht als auch einer Halbleiterschicht verwendet. Ein freiliegender Bereich der Halbleiterschicht wird hoch konzentriert mit n-Typ-Verunreinigungsionen implantiert, um eine hoch konzentriert dotierte n-Typ-Halbleiterschicht zu bilden. Diesem Verfahren gemäß wird ebenfalls eine Silizidschicht ausgebildet, um einen Kontaktwiderstand an einer Grenzschicht zwischen der hoch konzentriert dotierten n-Typ-Halbleiterschicht und einer danach abgeschiedenen Metallschicht zu reduzieren. In den Fig. 6a bis 6d sind Elemente, die denen der Fig. 1a bis 1f entsprechen, mit denselben Bezugszeichen bezeichnet.
Der vierten Ausführungsform gemäß, wird eine undurch­ sichtige Metallschicht auf einem isolierenden Substrat 11 ausgebildet und danach strukturiert, um eine Gate-Elektrode 12 zu erzeugen, wie sie in Fig. 6a dargestellt ist. Über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur werden ein erster Gate-Isolationsfilm 13 mit einem hohen Brechungsindex und ein zweiter Gate-Isolationsfilm 14 mit einem niedrigen Brechungsindex, eine Halbleiterschicht 15, eine Ätzstopschicht 16 und ein Fotoresistfilm 17 nachein­ ander abgeschieden. Unter der Verwendung der Gate-Elektrode 12 als Maske wird die sich ergebende Struktur dann unter Verwendung der Selbstjustierungstechnik einer rückseitigen Belichtung ausgesetzt. Danach wird zur Strukturierung des Fotoresistfilms 17 eine Entwicklung durchgeführt.
Unter Verwendung des strukturierten Fotoresistfilms 17 als Maske (bezeichnet durch die Andeutungslinie in Fig. 6a) werden dann sowohl die Ätzstopschicht 16 als auch die Halbleiterschicht 15 selektiv geätzt. Danach wird der Fotoresistfilm 17 entfernt.
N-Typ-Verunreinigungsionen werden in hoher Konzentration in beide frei liegenden Seitenoberflächen der strukturierten Halbleiterschicht 15 implantiert, um hoch konzentriert dotierte n-Typ-Halbleiterschichten 23 zu bilden, wie es in Fig. 6b dargestellt ist. Die Ionenimplantation wird ohne jeden zusätzlichen Maskenprozeß, nur unter Verwendung der strukturierten Ätzstopschicht 16 als Maske ausgeführt.
Bei der Ionenimplantation werden Phosphorionen unter Verwendung von PH3-Gas und H2-Gas implantiert.
Danach wird eine aus einem Metall wie Cr oder Mo mit hohen Schmelzpunkt bestehende hochschmelzende Metallschicht 19 über der gesamten freiliegenden Oberfläche der sich er­ gebenden Struktur abgeschieden und danach einer Wärmebe­ handlung oder einem Ausheilprozeß (annealing step) unter­ zogen, wie es in Fig. 6c dargestellt ist. Während des Aus­ heilprozesses reagiert die hochschmelzende Metallschicht 19 mit den Halbleiterschichten 23, wodurch an deren Grenzschichten jeweils Silizidschichten 24 gebildet werden, wie es in Fig. 6d dargestellt ist. Dort wo die hochschmelzende Metallschicht 19 aus Cr besteht, wird ein Silizid in der Form von crXix gebildet. Andererseits wird ein Silizid in der Form von MoSix in dem Falle gebildet, daß Mo verwendet wird. Zum Schluß wird die hochschmelzende Metallschicht 19 an ihren Stellen, die über der Ätzstopschicht 16 angeordnet sind, selektiv entfernt, um auf diese Weise Source- und Drain-Elektroden 19a und 19b zu bilden. Auf diese Weise wird ein TFT erzielt.
Nach der vierten Ausführungsform werden die Ätzstop­ schicht, die Halbleiterstruktur und die hoch konzentriert dotierten n-Typ-Halbleiterschichten mittels einer sich vollständig selbst justierenden Technik ausgebildet. Dement­ sprechend wird die Herstellung vereinfacht.
Die Fig. 7a bis 7f sind Querschnittsansichten, die jeweils ein Verfahren zur Herstellung eines TFT′s gemäß einer fünften Ausführungsform der vorliegenden Erfindung dar­ stellen. Nach diesem Verfahren werden anstelle der vorstehend erwähnten gleichzeitigen Strukturierung zwei unabhängige Strukturierungsschritte für eine Ätzstopschicht und eine Halbleiterschicht ausgeführt. Für die Ausbildung einer hoch konzentriert dotierten n-Typ-Halbleiterschicht wird eine Ionenimplantation durchgeführt. Diesem Verfahren gemäß wird auch eine Silizidschicht ausgebildet. In den Fig. 7a bis 7f sind Elemente, die denen in den Fig. 1a bis 1f entsprechen, mit denselben Bezugszeichen bezeichnet.
Der fünften Ausführungsform gemäß, wird eine undurch­ sichtige Metallschicht auf einem isolierenden transparenten Substrat 11 ausgebildet und danach strukturiert, um eine Gate-Elektrode 12 zu erzeugen, wie sie in Fig. 7a dargestellt ist. Über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur werden ein erster Gate-Isolationsfilm 13 mit einem hohen Brechungsindex und ein zweiter Gate- Isolationsfilm 14 mit einem niedrigen Brechungsindex, eine Halbleiterschicht 15, eine Ätzstopschicht 16 und ein erster Fotoresistfilm 17 nacheinander abgeschieden.
Danach wird die sich ergebende Struktur unter Verwendung der Gate-Elektrode 12 als Maske einer rückseitigen Belichtung mittels der Selbstjustierungstechnik unterzogen. Anschließend wird zur Strukturierung des ersten Fotoresistfilms 17 ein Entwicklung durchführt, wie es in Fig. 7b dargestellt ist. Unter Verwendung des Fotoresistfilms als Maske wird dann die Ätzstopschicht 16 selektiv geätzt. Anschließend wird der Fotoresistfilm entfernt.
Über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur wird dann ein zweiter Fotoresistfilm 25, wie in Fig. 7c dargestellt, abgeschieden. Unter der Verwendung der Gate-Elektrode 12 als Maske wird die sich ergebende Struktur dann unter Verwendung der Selbst­ justierungstechnik einer rückseitigen Belichtung ausgesetzt. Danach wird zur Strukturierung des zweiten Fotoresistfilms 25 eine Entwicklung durchgeführt. Unter Verwendung des strukturierten Fotoresistfilms 17 als Maske wird dann die Halbleiterschicht 15 selektiv geätzt.
Nach dem Abschluß der Strukturierungsschritte sollte die strukturierte Halbleiterschicht 15 ein Breite aufweisen, die größer als die der Ätzstopschicht 16, aber kleiner als die der Gate-Elektrode 12 ist. Zu diesem Zweck wird die Belichtung des ersten Fotoresistfilms 17 unter Verwendung einer höheren Energie (Leistung × Zeit) als der, die für den zweiten Fotoresistfilm 25 verwendet wird, ausgeführt. Alternativ fällt ein linear polarisiertes Licht in einem Winkel von 45° bei der Belichtung für den ersten Fotoresistfilm 17 auf das Substrat 11 und in einem Winkel von 90° bei der Belichtung für den zweiten Fotoresistfilm 25. Dementsprechend können die Fotoresistfilme 17 und 25 für verschiedene Breiten strukturiert werden. Durch die Verwendung der in der vorstehend erwähnten Art strukturierten Fotoresistfilme 17 und 25 wird die Halbleiterschicht 15 so strukturiert, daß sie eine größere Breite als die der Ätzstopschicht 16, aber eine kleinere als die der Gate- Elektrode 12 aufweist.
Dann wird der zweite Fotoresistfilm 25, wie in Fig. 7 dargestellt, entfernt. Unter Verwendung der Ätzstopschicht 16 als Maske werden in beide freiliegenden seitlichen Endabschnitte der strukturierten Halbleiterschicht 15 n-Typ- Verunreinigungsionen in hoher Konzentration implantiert, um hoch konzentriert dotierte n-Typ-Halbleiterschichten 23 zu erzeugen.
Danach wird eine aus einem Metall wie z. B. Cr oder Mo mit hohen Schmelzpunkt bestehende hochschmelzende Metallschicht 19 über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur abgeschieden und danach einem Ausheilprozeß unterzogen, wie es in Fig. 7e dargestellt ist. Während des Ausheilprozesses reagiert die hochschmelzende Metallschicht 19 mit den Halbleiterschichten 15 und 23, wodurch an Stellen, an denen die hochschmelzende Metallschicht 19 mit der Halbleiterschicht 15 bzw. 23 in Kontakt steht, Silizidschichten 24 gebildet werden. Das Silizid jeder Schicht 24 ist ein aus der Reaktion zwischen der Metallschicht 19 und beider Halbleiterschichten 15 und 23 entstandenes Reaktionsprodukt und weist eine Ätzselektivität auf, die höher als die der Metallschicht 19 und der Halbleiterschichten 15 und 23 ist.
Zum Schluß wird die hochschmelzende Metallschicht 19 an ihren Stellen, die über der Ätzstopschicht 16 angeordnet sind, selektiv entfernt, um auf diese Weise Source- und Drain-Elektroden 19a und 19b zu bilden. Auf diese Weise wird ein TFT erzielt.
Um, wie vorstehend erwähnt, nur den Bereich der Metallschicht 19, der über der Ätzstopschicht 16 angeordnet ist, zu entfernen, kann eine Fotoresistfilmmaske zur ausschließlichen Belichtung derjenigen Metallschichtab­ schnitte, die über der Ätzstopschicht 16 angeordnet sind, unter Verwendung eines weiteren Fotoresistfilms eingesetzt werden. Danach wird die freiliegende Metallschicht unter Verwendung der Fotoresistfilmmaske selektiv entfernt. In diesem Falle wird im Vergleich zum Fotolithographieprozeß ein größerer Rand erzielt. Dieses beruht darauf, daß die an der Grenzschicht zwischen der Metallschicht 19 und jeder Halbleiterschicht 15 und 23 ausgebildete Silizidschicht 24 als Ätzstop auch dann dient, wenn eine leichte Fehlausrichtung bei der Ausrichtung der Fotoresistfilmmaske auftritt. In diesem Falle können die Source- und Drain- Elektroden 19a und 19b direkt ohne Ausbildung der Silizidschichten 24 gebildet werden.
Die vorstehend erwähnten Verfahren der vorliegenden Erfindung haben die folgenden Wirkungen:
Es wird erstens eine ausreichende Überlappungstrecke erzielt, da die Überlappungsstrecke bis zu einer Länge von 2 µm oder größer unter Ausnutzung einer Berechungs­ indexdifferenz von zwei oder drei Gate-Isolationsfilmen mit unterschiedlichen Brechungsindizes justiert werden kann. Demzufolge wird eine Verbesserung der Ausbeute erreicht.
Es wird zweitens der Leckstrom aufgrund von Gegenlicht auf ein Minimum reduziert, da die Halbleiterschicht ein Breite aufweist, die kleiner als die der Gate-Elektrode ist. Da die Silizidschicht zwischen der Halbleiterschicht und der Metallschicht ausgebildet ist, ist es möglich, den Kontaktwiderstand zu verringern und somit die Bauelement­ eigenschaften zu verbessern.
Es wird drittens ein vereinfachter Herstellungsprozeß und eine verbesserte Ausbeute erzielt, da die hoch konzentriert dotierte n-Typ-Halbleiterschicht durch eine Implantation von n-Typ-Verunreinigungsionen unter Verwendung eines selbstjustierenden Prozesses hergestellt wird; und
es wird viertens eine verbesserte Bildqualität der LCD- Einrichtung erreichte wenn ein TFT, der nach einem der vorstehend erwähnten Verfahren hergestellt wird, als Schaltelement der LCD verwendet wird.
Nachdem die bevorzugten Ausführungsformen der Erfindung zum Zwecke der Darstellung offenbart wurden, sind für Fachleute auf diesem Gebiet verschiedene Modifikationen; Zusätze und Ersetzungen möglich, ohne vom dem Umfang und der Idee der Erfindung abzuweichen, so wie sie in den beigefügten Patentansprüchen offenbart ist.

Claims (23)

1. Verfahren zur Herstellung eines Dünnfilmtransistors mit den Schritten:
Ausbilden einer Gate-Elektrode auf einem isolierenden transparenten Substrat;
Aufeinanderschichten mehrerer Gate-Isolationsfilme mit verschiedenen Brechungsindizes in der Reihenfolge zu einem höherem Brechungsindex über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur nach der Ausbildung der Gate-Elektrode, und darauffolgend Abscheiden einer Halbleiterschicht, einer Ätzstopschicht und eines Fotoresist­ films in dieser Reihenfolge über der gesamten freiliegenden Fläche der sich ergebenden Struktur nach der Ausbildung des Gate-Isolationsfilms;
Unterziehen der sich ergebenden Struktur einer rück­ seitigen Belichtung unter Verwendung der Gate-Elektrode als Maske und dann einer Entwicklung zur Strukturierung des Fotoresistfilms in der Weise, daß die Gate-Elektrode sowohl mit einer in einem nachfolgenden Schritt auszubildenden Source-Elektrode bzw. Drain-Elektrode um eine vorgegebene Überlappungsstrecke (-länge) überlappt werden kann;
selektives Ätzen der Ätzstopschicht unter Verwendung des strukturierten Fotoresistfilms als Maske;
Entfernen des strukturierten Fotoresistfilms und dann sequentielles Abscheiden einer hoch konzentriert dotierten n- Typ-Halbleiterschicht und einer Metallschicht über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur; und
selektives Entfernen der entsprechenden Bereiche der hoch konzentriert dotierten n-Typ-Halbleiterschicht und der Metallschicht, die über der strukturierten Ätzstopschicht ausgebildet sind, um die Source-Elektrode und die Drain- Elektrode zu bilden.
2. Verfahren nach Anspruch 1, wobei die Gate- Isolationsfilme einen Doppelschichtaufbau mit einem ersten Gate-Isolationsfilm mit einem Brechungsindex von größer als 2 und einem zweiten Gate-Isolationsfilm mit einem Brechungs­ index von nicht größer als 2 bilden.
3. Verfahren nach Anspruch 2, wobei der erste Gate- Isolationsfilm aus Ta2O5 oder TiO2 und der zweite Gate- Isolationsfilm aus einem aus der Gruppe Al2O5, SiO2 und SiOxNy ausgewählten Material besteht.
4. Verfahren nach Anspruch 1, wobei die Gate-Isolations­ filme einen Dreifachschichtaufbau mit einem ersten Gate- Isolationsfilm mit einem Brechungsindex von größer als 2 und einem zweiten Gate-Isolationsfilm mit einem Brechungsindex von 1 bis 2 und einen dritten Gate-Isolationsfilm mit einem Brechungsindex von nicht mehr als 1 bilden.
5. Verfahren nach Anspruch 4, wobei der erste Gate- Isolationsfilm aus einem ersten Isolationsfilm mit einem Brechungsindex von mehr als 2 besteht, der bis zu einer Dicke von nicht weniger als 100 nm (1000 Å) abgeschieden ist, der zweite Gate-Isolationsfilm aus einem Isolationsfilm mit einem Brechungsindex von 1 bis 2 besteht, der bis zu einer Dicke von nicht weniger als 100nm (1000 Å) abgeschieden ist, und der dritte Gate-Isolationsfilm aus einem Isolationsfilm mit einem Brechungsindex von 1 besteht, der bis zu einer Dicke von weniger 100 nm (1000 Å) abgeschieden ist.
6. Verfahren nach Anspruch 4 oder 5, wobei der zweite Gate-Isolationsfilm und der dritte Gate-Isolationsfilm aus SiO2 bzw. SiNx bestehen.
7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Schritte zum Ausbilden der Gate-Elektrode und zum Auf­ einanderschichten mehrerer Gate-Isolationsfilme die folgenden Schritte umfassen:
Ausbilden der Gate-Elektrode mittels eines anodisch auftragbaren Metalls;
Anodisches Oxidieren der Gate-Elektrode, um einen ersten Gate-Isolationsfilm über einer Oberfläche der Gate-Elektrode auszubilden; und
sequentielles Ausbilden eines zweiten Gate-Isolations­ films mit einem kleineren Brechungsindex als dem des ersten Gate-Isolationsfilms und eines dritten Gate-Isolationsfilms mit einem kleineren Brechungsindex als dem des zweiten Gate- Isolationsfilms über der gesamten freiliegenden Fläche der sich ergebenden Struktur.
8. Verfahren nach Anspruch 7, wobei die Gate-Elektrode aus Ta oder Ti besteht.
9. Verfahren nach einem der Ansprüche 1 bis 8, wobei die vorgegebene Überlappungslänge 1 bis 2 µm beträgt.
10. Verfahren zur Herstellung eines Dünnfilmtransistors mit den Schritten:
  • a) Ausbilden einer Gate-Elektrode auf einem isolierenden transparenten Substrat;
  • b) Aufeinanderschichten mehrerer Gate-Isolationsfilme mit verschiedenen Brechungsindizes in der Reihenfolge zu einem höherem Brechungsindex über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur nach der Ausbildung der Gate-Elektrode, und darauffolgend Abscheiden einer Halbleiterschicht, einer Ätzstopschicht und eines Fotoresist­ films in dieser Reihenfolge über der gesamten freiliegenden Fläche der sich ergebenden Struktur nach der Ausbildung des Gate-Isolationsfilms;
  • c) Unterziehen der sich ergebenden Struktur einer rück­ seitigen Belichtung unter Verwendung der Gate-Elektrode als Maske und dann einer Entwicklung zur Strukturierung des Fotoresistfilms;
  • d) selektives Schrägätzen der Ätzstopschicht und der Halbleiterschicht unter Verwendung des strukturierten Foto­ resistfilms als Maske;
  • e) Entfernen des strukturierten Fotoresistfilms und dann sequentielles Abscheiden einer hoch konzentriert dotierten n- Typ-Halbleiterschicht und einer Metallschicht über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur; und
  • f) selektives Entfernen der entsprechenden Bereiche der hoch konzentriert dotierten n-Typ-Halbleiterschicht und der Metallschicht, die über der strukturierten Ätzstopschicht ausgebildet sind, um die Source-Elektrode und die Drain- Elektrode zu bilden.
11. Verfahren nach Anspruch 10, wobei die Ätzstopschicht und die Halbleiterschicht in dem Schritt (d) selektiv vertikal geätzt werden.
12. Verfahren nach Anspruch 10 oder 11, das ferner anstelle des Schrittes (e) nach dem Schritt (d) die folgenden Schritte aufweist:
Implantieren von n-Typ-Verunreinigungsionen in hoher Kon­ zentration in beide freiliegenden Seitenoberflächen der strukturierten Halbleiterschicht, um eine hoch konzentriert dotierte n-Typ-Halbleiterschicht auszubilden; und
Abscheiden einer hochschmelzenden Metallschicht über der gesamten frei liegenden Oberfläche der sich ergebenden Struk­ tur und Wärmebehandlung oder Ausheilen der hochschmelzenden Metallschicht, um eine Silizidschicht an einer Grenzschicht zwischen der Metallschicht und jeder der hoch konzentriert dotierten n-Typ-Halbleiterschichten herzustellen.
13. Verfahren nach Anspruch 12, wobei bei dem Schritt, der die hoch konzentrierten n-Typ-Verunreinigungsionen betrifft, Phosphorionen mittels eines PH3-Gases und eines H2- Gases implantiert werden.
14. Verfahren nach Anspruch 12 oder 13, wobei die hochschmelzende Metallschicht aus Cr oder Mo besteht.
15. Verfahren nach einem der Ansprüche 10 bis 14, wobei der Schritt (d) die folgenden Schritte umfaßt:
Naßätzen der Ätzstopschicht mittels einer gepufferten Oxidätzlösung unter einer Bedingung, daß der strukturierte Fotoresistfilm als Maske verwendet wird; und
Trockenätzen der Halbleiterschicht mittels eines Ätzgases aus CF4 + O2 oder C2ClF5 : O2 unter derselben Maskenbedingung wie bei dem Naßätzen.
16. Verfahren nach Anspruch 15, wobei in einem Falle, bei dem die Halbleiterschicht aus einem amorphen Silizium besteht, die Halbleiterschicht in dem Trockenätzschritt mittels eines Ätzgases aus C2ClF5 : O2 = 5 : 4 schräg geätzt wird.
17. Verfahren nach einem der Ansprüche 10 bis 16, wobei die Ätzstopschicht und die Halbleiterschicht aus SiNx bzw. amorphen Silizium bestehen, so daß sie gleichzeitig mittels eine Ätzgases aus C2ClF5 : SF6 : O2 = 6 : 4 : 3 in dem Schritt (d) geätzt werden können.
18. Verfahren nach 10 oder 12, wobei das Schrägätzen in dem Schritt (d) bei einem Schrägwinkel von nicht mehr als 20° durchgeführt wird.
19. Verfahren zur Herstellung eines Dünnfilmtransistors mit den Schritten:
Ausbilden einer Gate-Elektrode auf einem isolierenden transparenten Substrat;
Aufeinanderschichten mehrerer Gate-Isolationsfilme mit verschiedenen Brechungsindizes in der Reihenfolge zu einem höherem Brechungsindex über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur nach der Ausbildung der Gate-Elektrode, und darauffolgend Abscheiden einer Halbleiterschicht, einer Ätzstopschicht und eines ersten Fotoresistfilms in dieser Reihenfolge über der gesamten freiliegenden Fläche der sich ergebenden Struktur nach der Ausbildung der Gate-Isolationsfilme;
Unterziehen der sich ergebenden Struktur einer ersten rückseitigen Belichtung unter Verwendung der Gate-Elektrode als Maske und dann einer Entwicklung zur Strukturierung des ersten Fotoresistfilms in der Weise, so daß der strukturierte erste Fotoresistfilm eine Breite aufweist, die kleiner als die der Gate-Elektrode ist;
selektives Ätzen der Ätzstopschicht unter Verwendung des strukturierten ersten Fotoresistfilms als Maske und dann Entfernen des strukturierten ersten Fotoresistfilms;
Abscheiden eines zweiten Fotoresistfilms über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur, Unterziehen der sich ergebenden Struktur einer zweiten rückseitigen Belichtung unter Verwendung der Gate- Elektrode als Maske und dann einer Entwicklung zur Strukturierung des zweiten Fotoresistfilms in der Weise, so daß der strukturierte zweite Fotoresistfilm eine Breite aufweist, die kleiner als die der Gate-Elektrode, aber größer als die der strukturierten Ätzstopschicht ist;
selektives Ätzen der Halbleiterschicht unter Verwendung des strukturierten zweiten Fotoresistfilms als Maske und dann Entfernen des strukturierten zweiten Fotoresistfilms;
Implantieren von n-Typ-Verunreinigungsionen in hoher Kon­ zentration in beide freiliegenden seitlichen Endabschnitte der strukturierten Halbleiterschicht unter Verwendung der Ätzstopschicht als Maske, und dann Abscheiden einer hoch­ schmelzenden Metallschicht über der gesamten freiliegenden Oberfläche der sich ergebenden Struktur;
Wärmebehandeln oder Ausheilen der hochschmelzenden Metallschicht, um eine Silizidschicht an einer Grenzschicht zwischen der Metallschicht und der Halbleiterschicht auszu­ bilden; und
selektives Entfernen des Bereichs der Metallschicht, der über der strukturierten Ätzstopschicht ausgebildet ist, um die Source-Elektrode und die Drain-Elektrode zu bilden.
20. Verfahren nach Anspruch 19, wobei die erste rück­ seitige Belichtung und die zweite rückseitige Belichtung unter einer Bedingung ausgeführt werden, daß die bei der ersten Belichtung eingesetzte Energie höher als die bei der zweiten rückseitigen Belichtung eingesetzte ist, so daß die Halbleiterschicht in der Weise strukturiert werden kann, daß sie eine größere Breite als die strukturierte Ätzstopschicht, aber eine kleinere Breite als die Gate-Elektrode aufweist.
21. Verfahren nach Anspruch 19 oder 20, wobei linear polarisiertes Licht mit einem Winkel von 45° bei der ersten rückseitigen Belichtung und mit einem Winkel von 90° bei der zweiten rückseitigen Belichtung auf das Substrat fällt.
22. Verfahren nach einem der Ansprüche 19 bis 21, wobei die Source-Elektrode und die Drain-Elektrode ohne Ausbildung der Silizidschicht ausgebildet werden.
23. Dünnfilmtransistor, der nach einem Verfahren nach einem der vorstehenden Ansprüche hergestellt werden kann.
DE4344897A 1992-12-29 1993-12-29 Verfahren zur Herstellung von Dünnfilmtransistoren Expired - Lifetime DE4344897B4 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR26230/92 1992-12-29
KR1019920026230A KR100290919B1 (ko) 1992-12-29 1992-12-29 박막트랜지스터제조방법
KR26233/92 1992-12-29
KR1019920026233A KR940016916A (ko) 1992-12-29 1992-12-29 박막트랜지스터 제조방법
KR263/93 1993-01-11
KR1019930000263A KR960008737B1 (ko) 1993-01-11 1993-01-11 자기 정합을 이용한 박막트랜지스터

Publications (2)

Publication Number Publication Date
DE4344897A1 true DE4344897A1 (de) 1994-07-07
DE4344897B4 DE4344897B4 (de) 2005-11-17

Family

ID=27348896

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4344897A Expired - Lifetime DE4344897B4 (de) 1992-12-29 1993-12-29 Verfahren zur Herstellung von Dünnfilmtransistoren

Country Status (4)

Country Link
US (1) US5610082A (de)
JP (1) JP3537854B2 (de)
DE (1) DE4344897B4 (de)
FR (1) FR2700062B1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261880B1 (en) * 1999-05-24 2001-07-17 Chi Mei Electronics Corp Process for manufacturing thin film transistors
DE19655412B4 (de) * 1995-11-25 2009-05-28 Lg Display Co., Ltd. Flüssigkristallanzeigevorrichtung mit aktiver Matrix und Herstellverfahren

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007965B1 (en) * 1994-05-12 1997-05-19 Lg Semicon Co Ltd Structure and fabrication method of tft
JP3323889B2 (ja) * 1996-10-28 2002-09-09 三菱電機株式会社 薄膜トランジスタの製造方法
JP2985838B2 (ja) * 1997-07-18 1999-12-06 日本電気株式会社 薄膜トランジスタアレイ基板の製造方法
KR100453176B1 (ko) * 1998-06-13 2005-04-08 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
US6063653A (en) * 1998-07-07 2000-05-16 Industrial Technology Research Institute Method of fabricating a TFT-LCD
JP4246298B2 (ja) * 1998-09-30 2009-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶ディスプレイパネルの製造方法
KR100601168B1 (ko) * 1999-05-13 2006-07-13 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
TW428328B (en) * 1999-07-30 2001-04-01 Hannstar Display Corp Fabricating method of thin film transistor
TW415110B (en) * 1999-08-12 2000-12-11 Hannstar Display Corp Fabrication method of thin-film transistor
GB9919913D0 (en) * 1999-08-24 1999-10-27 Koninkl Philips Electronics Nv Thin-film transistors and method for producing the same
KR100583979B1 (ko) 2000-02-11 2006-05-26 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
GB0021030D0 (en) * 2000-08-26 2000-10-11 Koninkl Philips Electronics Nv A method of forming a bottom-gate thin film transistor
KR100726132B1 (ko) * 2000-10-31 2007-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP4801248B2 (ja) * 2000-10-31 2011-10-26 アプライド マテリアルズ インコーポレイテッド 酸化膜形成方法及び装置
KR100480331B1 (ko) * 2002-04-08 2005-04-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
US6710409B1 (en) * 2002-10-15 2004-03-23 Matrix Semiconductor, Inc. Inverted staggered thin film transistor with etch stop layer and method of making same
JP3991883B2 (ja) * 2003-02-20 2007-10-17 日本電気株式会社 薄膜トランジスタ基板の製造方法
TWI285929B (en) * 2006-02-15 2007-08-21 Au Optronics Corp Manufacturing method of pixel structure
TW200746534A (en) * 2006-06-06 2007-12-16 Univ Yuan Ze Manufacturing method of fuel cell having integrated catalyst layer and micro-sensor
US7629206B2 (en) * 2007-02-26 2009-12-08 3M Innovative Properties Company Patterning self-aligned transistors using back surface illumination
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
US8558978B2 (en) * 2009-02-13 2013-10-15 Apple Inc. LCD panel with index-matching passivation layers
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US9401431B2 (en) * 2009-04-21 2016-07-26 Cbrite Inc. Double self-aligned metal oxide TFT
KR101113354B1 (ko) * 2010-04-16 2012-02-29 삼성모바일디스플레이주식회사 표시 장치 및 그 제조방법
KR20120042143A (ko) 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101757443B1 (ko) * 2010-12-08 2017-07-13 엘지디스플레이 주식회사 미세 결정 실리콘 박막 트랜지스터와 이를 포함하는 표시장치 및 그 제조 방법
CN102800705B (zh) * 2011-05-24 2015-01-07 北京大学 一种金属氧化物半导体薄膜晶体管的制作方法
TWI605590B (zh) * 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102651322A (zh) * 2012-02-27 2012-08-29 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示器件
CN103811417B (zh) * 2012-11-08 2016-07-27 瀚宇彩晶股份有限公司 像素结构的制作方法
TWI511200B (zh) * 2013-07-25 2015-12-01 Ye Xin Technology Consulting Co Ltd 顯示面板製作方法
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147069A (ja) * 1982-02-25 1983-09-01 Sharp Corp 薄膜トランジスタ
DE3680806D1 (de) * 1985-03-29 1991-09-19 Matsushita Electric Ind Co Ltd Duennschicht-transistorenanordnung und methode zu deren herstellung.
EP0236629B1 (de) * 1986-03-06 1994-05-18 Kabushiki Kaisha Toshiba Steuerschaltung einer Flüssigkristallanzeige
JPS62291067A (ja) * 1986-06-10 1987-12-17 Nec Corp 薄膜トランジスタの製造方法
JPH0687503B2 (ja) * 1987-03-11 1994-11-02 株式会社日立製作所 薄膜半導体装置
US5248630A (en) * 1987-07-27 1993-09-28 Nippon Telegraph And Telephone Corporation Thin film silicon semiconductor device and process for producing thereof
JPH01173650A (ja) * 1987-12-26 1989-07-10 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタの製造方法
US5254488A (en) * 1988-01-04 1993-10-19 International Business Machines Corporation Easily manufacturable thin film transistor structures
US4888632A (en) * 1988-01-04 1989-12-19 International Business Machines Corporation Easily manufacturable thin film transistor structures
US4960719A (en) * 1988-02-04 1990-10-02 Seikosha Co., Ltd. Method for producing amorphous silicon thin film transistor array substrate
GB2220792B (en) * 1988-07-13 1991-12-18 Seikosha Kk Silicon thin film transistor and method for producing the same
JPH0824191B2 (ja) * 1989-03-17 1996-03-06 富士通株式会社 薄膜トランジスタ
JPH0823643B2 (ja) * 1989-03-28 1996-03-06 シャープ株式会社 アクティブマトリクス表示装置
JPH0316214A (ja) * 1989-06-14 1991-01-24 Matsushita Electric Ind Co Ltd 絶縁膜の製造方法
US5041888A (en) * 1989-09-18 1991-08-20 General Electric Company Insulator structure for amorphous silicon thin-film transistors
JPH03149883A (ja) * 1989-11-07 1991-06-26 Toppan Printing Co Ltd 薄膜トランジスタ
JP2938121B2 (ja) * 1990-03-30 1999-08-23 株式会社東芝 薄膜半導体装置の製造方法
JPH043469A (ja) * 1990-04-19 1992-01-08 Nec Corp 薄膜トランジスタ及びその製造方法
US5243202A (en) * 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
JP3019405B2 (ja) * 1990-11-20 2000-03-13 セイコーエプソン株式会社 半導体装置の製造方法
JPH04304677A (ja) * 1991-04-01 1992-10-28 Ricoh Co Ltd アモルファスシリコン薄膜半導体装置とその製法
JP3092186B2 (ja) * 1991-04-05 2000-09-25 セイコーエプソン株式会社 薄膜トランジスタの製造方法
KR940008227B1 (ko) * 1991-08-27 1994-09-08 주식회사 금성사 박막 트랜지스터 제조방법
KR940007451B1 (ko) * 1991-09-06 1994-08-18 주식회사 금성사 박막트랜지스터 제조방법
US5326712A (en) * 1991-12-03 1994-07-05 Samsung Electronics Co., Ltd. Method for manufacturing a thin film transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19655412B4 (de) * 1995-11-25 2009-05-28 Lg Display Co., Ltd. Flüssigkristallanzeigevorrichtung mit aktiver Matrix und Herstellverfahren
US6261880B1 (en) * 1999-05-24 2001-07-17 Chi Mei Electronics Corp Process for manufacturing thin film transistors

Also Published As

Publication number Publication date
FR2700062B1 (fr) 1996-08-23
DE4344897B4 (de) 2005-11-17
JP3537854B2 (ja) 2004-06-14
FR2700062A1 (fr) 1994-07-01
US5610082A (en) 1997-03-11
JPH06244204A (ja) 1994-09-02

Similar Documents

Publication Publication Date Title
DE4344897B4 (de) Verfahren zur Herstellung von Dünnfilmtransistoren
DE102006061869B4 (de) Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren desselben
DE19712233C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE102013111753B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
DE102006057773B4 (de) Matrixsubstrat für eine In-Plane-Switching LCD-Vorrichtung, In-Plane Switching LCD-Vorrichtung und Verfahren zu dessen Herstellung
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE19839063B4 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE10150432B4 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE102007027645B4 (de) IPS-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
DE102004051624B4 (de) Dünnschichttransistor-Substrat für eine Anzeigevorrichtung und Herstellungsverfahren desselben
DE102005030339B4 (de) Verfahren zum Herstellen eines Farbfilter-Arraysubstrats
DE102007061259B4 (de) Arraysubstrat für ein Flüssigkristalldisplay sowie Verfahren zum Herstellen desselben
DE102009044914B4 (de) Elektrophoretische Anzeigevorrichtung und Verfahren zum Herstellen derselben
DE102007023223B4 (de) Flüssigkristalldisplay, Substrat für ein solches sowie Verfahren zum Herstellen des Substrats
DE102004024924B4 (de) Verfahren zum Herstellen polykristallinen Siliciums, Verfahren zum Herstellen einer Ausrichtungsmarkierung, sowie Verfahren zum Herstellen eines Schaltelements
DE602005003087T2 (de) Verfahren zur Herstellung einer Flüssigkristallanzeige und Maske zur Verwendung darin
DE60037707T2 (de) Herstellungsverfahren für dünnfilmtransistoren
DE10317627A1 (de) Verfahren zur Herstellung eines Matrixsubstrats für eine Flüssigkristallanzeigevorrichtung
DE10354866B4 (de) Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung
DE102014118443A1 (de) Array-Substrat, Verfahren zu dessen Herstellung und Flüssigkristallanzeigefeld
DE10352404B4 (de) Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung und Verfahren zu dessen Herstellung
DE19648083B4 (de) Flüssigkristall-Anzeigeeinrichtung und Verfahren zu deren Herstellung
DE10297732T5 (de) Mehrdomänen-Flüssigkristallanzeige und ein Dünnfilmtransistorsubstrat derselben
DE102006060734B4 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung
DE102004048723A1 (de) Herstellverfahren für ein Dünnschichttransistorarray-Substrat

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: LG PHILIPS LCD CO., LTD., SEOUL/SOUL, KR

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

R071 Expiry of right
R071 Expiry of right