JPH04304677A - アモルファスシリコン薄膜半導体装置とその製法 - Google Patents
アモルファスシリコン薄膜半導体装置とその製法Info
- Publication number
- JPH04304677A JPH04304677A JP9479391A JP9479391A JPH04304677A JP H04304677 A JPH04304677 A JP H04304677A JP 9479391 A JP9479391 A JP 9479391A JP 9479391 A JP9479391 A JP 9479391A JP H04304677 A JPH04304677 A JP H04304677A
- Authority
- JP
- Japan
- Prior art keywords
- sio2
- insulating film
- amorphous silicon
- film
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000010409 thin film Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 52
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 26
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 26
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 26
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 26
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 26
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 26
- 229910004205 SiNX Inorganic materials 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000007789 gas Substances 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000203 mixture Substances 0.000 claims abstract description 11
- 239000012495 reaction gas Substances 0.000 claims abstract description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 4
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910000077 silane Inorganic materials 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 claims description 44
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000001704 evaporation Methods 0.000 claims description 8
- 230000008020 evaporation Effects 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 5
- 239000002994 raw material Substances 0.000 claims description 2
- 239000011521 glass Substances 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- ZNOKGRXACCSDPY-UHFFFAOYSA-N tungsten(VI) oxide Inorganic materials O=[W](=O)=O ZNOKGRXACCSDPY-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【技術分野】本発明は、a−Si薄膜半導体とその製法
に関する。
に関する。
【0002】
【従来技術】最近例えばフラットパネルディスプレイ’
91(日経エレクトロニクス社発行)に著述されるよう
に、ゲート絶縁膜としてSiNxをアモルファスシリコ
ン薄膜半導体(a−Si TFT)のゲート絶縁膜とし
て採用するケースが多くなってきている。しかし、Si
Nxは成膜条件の微妙な変化によりポーラスな膜になり
易いため、ゲート絶縁膜に起因する層間短絡をおこすお
それが大きいので、通常はゲート電極に用いた金属(例
えばAl)の表面を酸化したり、それらの金属の酸化物
を堆積させたりするなどして、二層構造をもつゲート絶
縁膜とする必要がある。一方、p−Siを主体とするT
FTにおいてはSiO2がゲート絶縁膜として採用され
、その安定性、信頼性には定評があるが、SiO2をa
−Si TFTのゲート絶縁膜として使用すると、a−
Si層は正確にはa−Si:Hであり、水素が結合して
いるため、SiO2中の酸素原子がa−Si:Hの水素
と結合し、非晶質の構造に変化をもたらし、劣化の一因
となる。また、同時にSiO2よりなる絶縁膜自体も変
質するため、SiO2は必らずしもa−Si:Hを主体
とするTFTのゲート絶縁膜としては適当でないとされ
ている。そこで、本発明者は、SiO2をSiNxの下
地層とすることを考え、独立プロセスでSiO2を堆積
し、ついでその上にSiNxを堆積させてみたが、Si
O2とSiNxとの界面に望ましくないバリア層が形成
されることがあるのが判明した。
91(日経エレクトロニクス社発行)に著述されるよう
に、ゲート絶縁膜としてSiNxをアモルファスシリコ
ン薄膜半導体(a−Si TFT)のゲート絶縁膜とし
て採用するケースが多くなってきている。しかし、Si
Nxは成膜条件の微妙な変化によりポーラスな膜になり
易いため、ゲート絶縁膜に起因する層間短絡をおこすお
それが大きいので、通常はゲート電極に用いた金属(例
えばAl)の表面を酸化したり、それらの金属の酸化物
を堆積させたりするなどして、二層構造をもつゲート絶
縁膜とする必要がある。一方、p−Siを主体とするT
FTにおいてはSiO2がゲート絶縁膜として採用され
、その安定性、信頼性には定評があるが、SiO2をa
−Si TFTのゲート絶縁膜として使用すると、a−
Si層は正確にはa−Si:Hであり、水素が結合して
いるため、SiO2中の酸素原子がa−Si:Hの水素
と結合し、非晶質の構造に変化をもたらし、劣化の一因
となる。また、同時にSiO2よりなる絶縁膜自体も変
質するため、SiO2は必らずしもa−Si:Hを主体
とするTFTのゲート絶縁膜としては適当でないとされ
ている。そこで、本発明者は、SiO2をSiNxの下
地層とすることを考え、独立プロセスでSiO2を堆積
し、ついでその上にSiNxを堆積させてみたが、Si
O2とSiNxとの界面に望ましくないバリア層が形成
されることがあるのが判明した。
【0003】
【目的】本発明の目的は、比誘電率が小さく、ピンホー
ル等による絶縁破壊の少ない良質で新規なゲート絶縁膜
をもつ半導体装置およびその製法を提供する点にある。
ル等による絶縁破壊の少ない良質で新規なゲート絶縁膜
をもつ半導体装置およびその製法を提供する点にある。
【0004】
【構成】本発明の1つは、アモルファスシリコン薄膜半
導体装置において、ゲート絶縁膜がゲート電極側よりア
モルファスシリコン側にSiO2−SiON−SiN2
と連続的に組成変化した膜で構成されていることを特徴
とするアモルファスシリコン薄膜半導体装置に関する。 前記ゲート電極と前記ゲート絶縁膜の間に前記ゲート電
極を構成する金属の酸化物よりなる層を介在させること
が好ましい。これにより一層絶縁特性を上げることがで
きる。本発明の他の1つは、プラズマ蒸着装置内に、ゲ
ート電極を有する基板をセットし、まず、SiO2層形
成用反応ガスを導入してSiO2層を形成し、ついで反
応ガス中のO2を順次N2におきかえてゆき、最終的に
反応ガス中のO2を完全にN2におきかえることにより
SiO2−SiON−SiNxと連続的に組成変化した
ゲート絶縁膜を形成し、ひきつづきその上にシラン(S
iH4)、ジシラン(Si2H6)を原料ガスとするE
CR法もしくはAr+H2又はH2ガスを導入ガスとし
Siを蒸発源とするプラズマ蒸着法によりアモルファス
シリコン層を形成することを特徴とする請求項1記載の
アモルファスシリコン薄膜半導体装置の製法に関する。
導体装置において、ゲート絶縁膜がゲート電極側よりア
モルファスシリコン側にSiO2−SiON−SiN2
と連続的に組成変化した膜で構成されていることを特徴
とするアモルファスシリコン薄膜半導体装置に関する。 前記ゲート電極と前記ゲート絶縁膜の間に前記ゲート電
極を構成する金属の酸化物よりなる層を介在させること
が好ましい。これにより一層絶縁特性を上げることがで
きる。本発明の他の1つは、プラズマ蒸着装置内に、ゲ
ート電極を有する基板をセットし、まず、SiO2層形
成用反応ガスを導入してSiO2層を形成し、ついで反
応ガス中のO2を順次N2におきかえてゆき、最終的に
反応ガス中のO2を完全にN2におきかえることにより
SiO2−SiON−SiNxと連続的に組成変化した
ゲート絶縁膜を形成し、ひきつづきその上にシラン(S
iH4)、ジシラン(Si2H6)を原料ガスとするE
CR法もしくはAr+H2又はH2ガスを導入ガスとし
Siを蒸発源とするプラズマ蒸着法によりアモルファス
シリコン層を形成することを特徴とする請求項1記載の
アモルファスシリコン薄膜半導体装置の製法に関する。
【0005】この結果、SiO2層はゲート電極を形成
する金属(例えばAl,Ta,W等)またはその酸化物
(例えば、Al2O3,Ta2O5,WO3等)と接し
、他方、SiNx層はa−Si:H層と接することにな
るので、SiO2からa−Si:Hへの酸素原子の移動
は防止され、さらに、金属又は金属酸化物とシリコンの
酸化物であるSiO2との界面は金属酸化膜と窒化物で
あるSiNxとの界面よりもバリアーを形成する可能性
が少なく、かつSiNxがポーラスな構造となっても、
SiO2部分で絶縁できる。また、SiO2はSiNx
よりも比誘電率が小さいため、SiO2もしくはSiO
Nで構成される部分の膜厚を大きくし、SiNx部の膜
厚を小さくすることにより、ゲート絶縁膜の比誘電率を
小さくすることが可能である。このように(金属酸化物
−)SiO2−SiON−SiNx連続膜をゲート絶縁
膜として用いることにより、従来の金属酸化物−SiN
xの二層構造のゲート絶縁膜よりも絶縁特性、ゲート遅
延特性が向上し、また歩留りも向上する。さらに、ゲー
ト電極金属の表面プラズマ酸化から、SiO2,SiO
N,SiNxの形成を真空を破ること無しに同一の真空
槽内で行なえるため、各層の界面に不純物が存在する確
率が従来法に比して極端に低く、工程の簡略化、歩留り
の向上に大きく寄与する。また、プラズマ蒸着法を用い
ることにより各成膜のプロセス温度を120℃以下の低
温で達成することが可能であり、従来のプラズマCVD
法(PCVD法)によるSiNx,SiONの成膜温度
(250℃以上)に比して大幅なプロセス温度の低減を
達成できる。 従って高分子フィルム基板等、耐熱性がガラス基板に劣
るような素材の使用も可能となる。
する金属(例えばAl,Ta,W等)またはその酸化物
(例えば、Al2O3,Ta2O5,WO3等)と接し
、他方、SiNx層はa−Si:H層と接することにな
るので、SiO2からa−Si:Hへの酸素原子の移動
は防止され、さらに、金属又は金属酸化物とシリコンの
酸化物であるSiO2との界面は金属酸化膜と窒化物で
あるSiNxとの界面よりもバリアーを形成する可能性
が少なく、かつSiNxがポーラスな構造となっても、
SiO2部分で絶縁できる。また、SiO2はSiNx
よりも比誘電率が小さいため、SiO2もしくはSiO
Nで構成される部分の膜厚を大きくし、SiNx部の膜
厚を小さくすることにより、ゲート絶縁膜の比誘電率を
小さくすることが可能である。このように(金属酸化物
−)SiO2−SiON−SiNx連続膜をゲート絶縁
膜として用いることにより、従来の金属酸化物−SiN
xの二層構造のゲート絶縁膜よりも絶縁特性、ゲート遅
延特性が向上し、また歩留りも向上する。さらに、ゲー
ト電極金属の表面プラズマ酸化から、SiO2,SiO
N,SiNxの形成を真空を破ること無しに同一の真空
槽内で行なえるため、各層の界面に不純物が存在する確
率が従来法に比して極端に低く、工程の簡略化、歩留り
の向上に大きく寄与する。また、プラズマ蒸着法を用い
ることにより各成膜のプロセス温度を120℃以下の低
温で達成することが可能であり、従来のプラズマCVD
法(PCVD法)によるSiNx,SiONの成膜温度
(250℃以上)に比して大幅なプロセス温度の低減を
達成できる。 従って高分子フィルム基板等、耐熱性がガラス基板に劣
るような素材の使用も可能となる。
【0006】ゲート電極の材料は、Al,Ta,Wなど
が使用できる。例えば、絶縁性基板上にマトリクス状に
配設された複数の画素電極と、各画素電極の配設方向の
一方に平行であるように配線された複数のゲート配線と
、各ゲート配線とは直交するように配線され、各ゲート
配線は絶縁状態で交差する複数のソース配線と、前記画
素電極にそれぞれのドレイン電極が電気的に接続される
ようにマトリクス状に配設されており、それぞれのソー
ス電極がデータ線に接続されると共に、それぞれのゲー
ト線がゲート配線に接続された複数のa−Si TFT
を具備するアクティブマトリクス型表示素子において、
前記a−SiTFTを本発明のものを用い、そのゲート
電極、ゲートおよびソース配線をすべてAlで行うこと
ができる。また、ゲート電極をWとTaの2層構造とし
、Ta表面を酸化してTa2O5よりなる絶縁膜とし、
その上にSiO2→SiON→SiNxよりなる絶縁膜
を形成すると、高速駆動が可能で、かつ欠陥発生確率の
極めて低いゲート絶縁膜とすることができる。本発明の
半導体装置は、アクティブマトリクス型液晶表示装置の
TFTをはじめ各種用途に有用である。
が使用できる。例えば、絶縁性基板上にマトリクス状に
配設された複数の画素電極と、各画素電極の配設方向の
一方に平行であるように配線された複数のゲート配線と
、各ゲート配線とは直交するように配線され、各ゲート
配線は絶縁状態で交差する複数のソース配線と、前記画
素電極にそれぞれのドレイン電極が電気的に接続される
ようにマトリクス状に配設されており、それぞれのソー
ス電極がデータ線に接続されると共に、それぞれのゲー
ト線がゲート配線に接続された複数のa−Si TFT
を具備するアクティブマトリクス型表示素子において、
前記a−SiTFTを本発明のものを用い、そのゲート
電極、ゲートおよびソース配線をすべてAlで行うこと
ができる。また、ゲート電極をWとTaの2層構造とし
、Ta表面を酸化してTa2O5よりなる絶縁膜とし、
その上にSiO2→SiON→SiNxよりなる絶縁膜
を形成すると、高速駆動が可能で、かつ欠陥発生確率の
極めて低いゲート絶縁膜とすることができる。本発明の
半導体装置は、アクティブマトリクス型液晶表示装置の
TFTをはじめ各種用途に有用である。
【0007】
【実施例】ガラス基板1上に形成されたAl製ゲート電
極2をもつ基板を図2に示すプラズマ蒸着装置の真空槽
12中にキットし、該槽12にO26SCCM、Ar2
SCCMの混合気体を導入し4×1/102〜1/10
Paの圧力範囲で直流電界をグリッド18と対向電極兼
基板ホルダー20間に24の直流電源を用いて150〜
200Vの電圧を印加する。これにより発生した酸素プ
ラズマによりAlの酸化を行ないAl2O3よりなる第
1絶縁層3を形成した。ついで、フィラメント16には
、交流電源23により熱電子発生に必要な5〜10V,
70〜80Aの電圧、電流を印加することにより蒸発源
Siのイオン化を行う。さらにSiはグリッド電極18
を通過し、グリッド電極18と対向電極20との間に印
加された直流電圧(350V)により発生した活性(も
しくは不活性ガスArとの混合ガス)ガスによるプラズ
マ中で反応し、被蒸着基板21に到達し、堆積される。 このとき、金属電極のプラズマ酸化に用いたのと同一の
ガス(O2:6SCCM、Ar:2SCCM)によりS
iを酸化することによりSiO2膜が得られる。SiO
2を所定の膜厚(1000Å)に堆積した後、導入ガス
の組成比を(O2:6SCCM、Ar:2SCCM)か
ら(N2:6SCCM、Ar:2SCCM)へと連続的
に変化させる。(O2,Ar)から(N2,Ar)へと
移行する際に、被蒸着基板上にはSiO2〜SiON〜
SiNxへと組成が連続的に変化する絶縁膜が堆積され
る。この時、O2→N2へとガスの成分比を急激に変化
させるとSiO2とSiNxの界面にポテンシャル障壁
が形成され易くなるため好ましくない。SiON中間体
の厚さが100Å程度(蒸着速度1.2Å/sec)で
ある条件が好ましい。また最終のSiNxは約800Å
の膜厚で形成されている。これによりSiO2100%
からSiONを経てSiNx100%にいたる組成が連
続的に変化した第2のゲート絶縁膜4を得た。その後プ
ラズマCVD(P−CVD)法によりa−Si半導体層
5を積層する。この表面にオーミックコンタクトをとる
ためにη+a−SiをCVD法、イオン注入法により形
成した後、ソース電極8、ドレイン電極6をCr,W,
Al,Niなどの金属を用いてスパッタ法により形成し
、最後に入射光によるリーク電流をカットオフするため
の遮光膜7を形成する。各工程では、TFTの設計パタ
ーンに基づき、フォトリソグラフィー法−エッチング法
を用いたパターン加工が行なわれることは言うまでもな
い。
極2をもつ基板を図2に示すプラズマ蒸着装置の真空槽
12中にキットし、該槽12にO26SCCM、Ar2
SCCMの混合気体を導入し4×1/102〜1/10
Paの圧力範囲で直流電界をグリッド18と対向電極兼
基板ホルダー20間に24の直流電源を用いて150〜
200Vの電圧を印加する。これにより発生した酸素プ
ラズマによりAlの酸化を行ないAl2O3よりなる第
1絶縁層3を形成した。ついで、フィラメント16には
、交流電源23により熱電子発生に必要な5〜10V,
70〜80Aの電圧、電流を印加することにより蒸発源
Siのイオン化を行う。さらにSiはグリッド電極18
を通過し、グリッド電極18と対向電極20との間に印
加された直流電圧(350V)により発生した活性(も
しくは不活性ガスArとの混合ガス)ガスによるプラズ
マ中で反応し、被蒸着基板21に到達し、堆積される。 このとき、金属電極のプラズマ酸化に用いたのと同一の
ガス(O2:6SCCM、Ar:2SCCM)によりS
iを酸化することによりSiO2膜が得られる。SiO
2を所定の膜厚(1000Å)に堆積した後、導入ガス
の組成比を(O2:6SCCM、Ar:2SCCM)か
ら(N2:6SCCM、Ar:2SCCM)へと連続的
に変化させる。(O2,Ar)から(N2,Ar)へと
移行する際に、被蒸着基板上にはSiO2〜SiON〜
SiNxへと組成が連続的に変化する絶縁膜が堆積され
る。この時、O2→N2へとガスの成分比を急激に変化
させるとSiO2とSiNxの界面にポテンシャル障壁
が形成され易くなるため好ましくない。SiON中間体
の厚さが100Å程度(蒸着速度1.2Å/sec)で
ある条件が好ましい。また最終のSiNxは約800Å
の膜厚で形成されている。これによりSiO2100%
からSiONを経てSiNx100%にいたる組成が連
続的に変化した第2のゲート絶縁膜4を得た。その後プ
ラズマCVD(P−CVD)法によりa−Si半導体層
5を積層する。この表面にオーミックコンタクトをとる
ためにη+a−SiをCVD法、イオン注入法により形
成した後、ソース電極8、ドレイン電極6をCr,W,
Al,Niなどの金属を用いてスパッタ法により形成し
、最後に入射光によるリーク電流をカットオフするため
の遮光膜7を形成する。各工程では、TFTの設計パタ
ーンに基づき、フォトリソグラフィー法−エッチング法
を用いたパターン加工が行なわれることは言うまでもな
い。
【0008】
【効果】(1) 本発明は、SiO2100%からSi
ONを経てSiNx100%にいたる範囲で組成が連続
的に変化したゲート絶縁膜を採用することにより、Si
O2絶縁膜やSiNx絶縁膜の持つ長所を失うことなく
、それぞれのもつ欠点を解消し、絶縁破壊の少ない良質
なゲート絶縁膜とすることができ、また、その製法もプ
ラズマ蒸着法の採用により、1回の薄膜堆積工程で達成
することができた。 (2) 本発明のSiO2→SiON→SiNxゲート
絶縁膜とゲート電極上に形成された金属酸化物絶縁膜の
組み合せにより、欠陥発生率をより一層低減することが
できた。
ONを経てSiNx100%にいたる範囲で組成が連続
的に変化したゲート絶縁膜を採用することにより、Si
O2絶縁膜やSiNx絶縁膜の持つ長所を失うことなく
、それぞれのもつ欠点を解消し、絶縁破壊の少ない良質
なゲート絶縁膜とすることができ、また、その製法もプ
ラズマ蒸着法の採用により、1回の薄膜堆積工程で達成
することができた。 (2) 本発明のSiO2→SiON→SiNxゲート
絶縁膜とゲート電極上に形成された金属酸化物絶縁膜の
組み合せにより、欠陥発生率をより一層低減することが
できた。
【図1】本発明の実施例TFTの断面図である。
【図2】本発明の実施例で使用するプラズマ蒸着装置の
概略図を示す。
概略図を示す。
1 ガラス基板
2 ゲート電極
3 金属酸化物よりなるゲート絶縁膜4 SiO2
→SiON→SiNxと組成が連続的に変化したゲート
絶縁膜 5 a−Si半導体膜 6 ドレイン電極 7 ソース電極 8 遮光膜 11 真空槽ベースプレート 12 真空槽 13 蒸発源電極・支柱 14 蒸発源 15 フィラメント電極・支柱 16 フィラメント 17 グリッド電極・支柱 18 グリッド 19 対向電極・基板ホルダー支柱 20 対向電極兼基板ホルダー 21 被蒸着基板 22 蒸発源用交流電源 23 フィラメント用交流電源 24 グリッド用直流電源
→SiON→SiNxと組成が連続的に変化したゲート
絶縁膜 5 a−Si半導体膜 6 ドレイン電極 7 ソース電極 8 遮光膜 11 真空槽ベースプレート 12 真空槽 13 蒸発源電極・支柱 14 蒸発源 15 フィラメント電極・支柱 16 フィラメント 17 グリッド電極・支柱 18 グリッド 19 対向電極・基板ホルダー支柱 20 対向電極兼基板ホルダー 21 被蒸着基板 22 蒸発源用交流電源 23 フィラメント用交流電源 24 グリッド用直流電源
Claims (3)
- 【請求項1】 アモルファスシリコン薄膜半導体装置
において、ゲート絶縁膜がゲート電極側よりアモルファ
スシリコン側にSiO2−SiON−SiN2と連続的
に組成変化した膜で構成されていることを特徴とするア
モルファスシリコン薄膜半導体装置。 - 【請求項2】 前記ゲート電極と前記ゲート絶縁膜の
間に前記ゲート電極を構成する金属の酸化物よりなる層
が介在する請求項1記載のアモルファスシリコン薄膜半
導体装置。 - 【請求項3】 プラズマ蒸着装置内に、ゲート電極を
有する基板をセットし、まずSiO2層形成用反応ガス
を導入してSiO2層を形成し、ついで反応ガス中のO
2を順次N2におきかえてゆき、最終的に反応ガス中の
O2を完全にN2におきかえることによりSiO2−S
iON−SiNxと連続的に組成変化したゲート絶縁膜
を形成し、ひきつづきその上にシラン(SiH4)、ジ
シラン(Si2H6)を原料ガスとするECR法もしく
はAr+H2又はH2ガスを導入ガスとしSiを蒸発源
とするプラズマ蒸着法によりアモルファスシリコン層を
形成することを特徴とする請求項1記載のアモルファス
シリコン薄膜半導体装置の製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9479391A JPH04304677A (ja) | 1991-04-01 | 1991-04-01 | アモルファスシリコン薄膜半導体装置とその製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9479391A JPH04304677A (ja) | 1991-04-01 | 1991-04-01 | アモルファスシリコン薄膜半導体装置とその製法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04304677A true JPH04304677A (ja) | 1992-10-28 |
Family
ID=14119957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9479391A Pending JPH04304677A (ja) | 1991-04-01 | 1991-04-01 | アモルファスシリコン薄膜半導体装置とその製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04304677A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0794751A (ja) * | 1993-09-16 | 1995-04-07 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US5610082A (en) * | 1992-12-29 | 1997-03-11 | Lg Electronics Inc. | Method for fabricating thin film transistor using back light exposure |
US5620910A (en) * | 1994-06-23 | 1997-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device with a gate insulating film consisting of silicon oxynitride |
US5773325A (en) * | 1994-06-16 | 1998-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a variable concentration SiON gate insulating film |
JP2016171327A (ja) * | 2010-12-17 | 2016-09-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2017508275A (ja) * | 2013-12-25 | 2017-03-23 | 深▲セン▼市華星光電技術有限公司 | 低温ポリシリコン薄膜トランジスタ及びその製造方法 |
-
1991
- 1991-04-01 JP JP9479391A patent/JPH04304677A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5610082A (en) * | 1992-12-29 | 1997-03-11 | Lg Electronics Inc. | Method for fabricating thin film transistor using back light exposure |
JPH0794751A (ja) * | 1993-09-16 | 1995-04-07 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US5773325A (en) * | 1994-06-16 | 1998-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a variable concentration SiON gate insulating film |
US5620910A (en) * | 1994-06-23 | 1997-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device with a gate insulating film consisting of silicon oxynitride |
JP2016171327A (ja) * | 2010-12-17 | 2016-09-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9812544B2 (en) | 2010-12-17 | 2017-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2017508275A (ja) * | 2013-12-25 | 2017-03-23 | 深▲セン▼市華星光電技術有限公司 | 低温ポリシリコン薄膜トランジスタ及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100741435B1 (ko) | 필름 형성 전구체를 제어함으로써 실리콘 질화물 필름의 특성 및 균일성을 제어하는 방법 및 실리콘 질화물을 포함하는 tft 소자 | |
US7884035B2 (en) | Method of controlling film uniformity and composition of a PECVD-deposited A-SiNx : H gate dielectric film deposited over a large substrate surface | |
JP5308019B2 (ja) | 薄膜トランジスタ、及びその製造方法、並びに表示装置 | |
US6545295B2 (en) | Transistor having ammonia free nitride between its gate electrode and gate insulation layers | |
KR102169861B1 (ko) | 어레이기판 및 이의 제조방법 | |
US8299466B2 (en) | Thin film transistors having multiple doped silicon layers | |
US20110095402A1 (en) | Gate dielectric film with controlled structural and physical properties over a large surface area substrate | |
US6525341B1 (en) | Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor | |
JP2000183359A (ja) | 薄膜トランジスタとその製造方法および液晶表示装置ならびに薄膜成膜装置 | |
JPH08228011A (ja) | 半導体装置およびその製造方法 | |
JP3054862B2 (ja) | ダイヤモンド状炭素膜を含むゲート絶縁膜とこれを用いた薄膜トランジスタ及びゲート絶縁膜の形成方法並びにこれらの製造方法 | |
US6869834B2 (en) | Method of forming a low temperature polysilicon thin film transistor | |
US20040198046A1 (en) | Method for decreasing contact resistance of source/drain electrodes | |
JPH04304677A (ja) | アモルファスシリコン薄膜半導体装置とその製法 | |
JPS63304670A (ja) | 薄膜半導体装置の製造方法 | |
US5808316A (en) | Microcrystal silicon thin film transistor | |
JPH0794749A (ja) | 薄膜トランジスタの製造方法 | |
JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
JPH09232586A (ja) | 被膜作製方法 | |
JPS63140580A (ja) | 薄膜トランジスタ | |
JP4224661B2 (ja) | 銅配線基板及びその製造方法並びに液晶表示装置 | |
JPH07245403A (ja) | 金属配線、薄膜トランジスタおよびtft液晶表示装置 | |
JP2005327836A (ja) | 成膜方法 | |
JPH01106470A (ja) | 薄膜トランジタ | |
JPH07153962A (ja) | 液晶表示装置 |