JPS63304670A - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JPS63304670A JPS63304670A JP13889987A JP13889987A JPS63304670A JP S63304670 A JPS63304670 A JP S63304670A JP 13889987 A JP13889987 A JP 13889987A JP 13889987 A JP13889987 A JP 13889987A JP S63304670 A JPS63304670 A JP S63304670A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon
- thin film
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 239000010409 thin film Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 230000001590 oxidative effect Effects 0.000 claims abstract description 12
- 239000012298 atmosphere Substances 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 claims description 101
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 2
- 229910001882 dioxygen Inorganic materials 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 30
- 239000011521 glass Substances 0.000 abstract description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 239000000306 component Substances 0.000 abstract 2
- 238000005530 etching Methods 0.000 abstract 1
- 230000000873 masking effect Effects 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 230000008021 deposition Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 241001267494 Microdes Species 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜トランジスタの製造方法に関し、特にアク
ティブマトリックス方式のディスプレイ用として好適な
ように、ゲート用絶縁膜の特性向上を図った薄膜トラン
ジスタの製造方法に関する。
ティブマトリックス方式のディスプレイ用として好適な
ように、ゲート用絶縁膜の特性向上を図った薄膜トラン
ジスタの製造方法に関する。
薄膜トランジスタは、一般的に、絶縁性基板上に酸化膜
を介し、または介することなしに被着形成したシリコン
膜上にゲート酸化膜が形成され、この酸化膜上に形成さ
れたゲート電極をマスクとして、シリコン膜にソース領
域とドレイン領域とが形成された構造になっている。
を介し、または介することなしに被着形成したシリコン
膜上にゲート酸化膜が形成され、この酸化膜上に形成さ
れたゲート電極をマスクとして、シリコン膜にソース領
域とドレイン領域とが形成された構造になっている。
そして、安価で高品質の薄膜トランジスタを形成するた
め、基板にガラス基板を、またシリコン層に多結晶シリ
コン層を用いるための研究が進められている。
め、基板にガラス基板を、またシリコン層に多結晶シリ
コン層を用いるための研究が進められている。
このためには、薄膜トランジスタ形成プロセスをガラス
の耐熱温度以下の低温にしなければならない。このため
、ゲート酸化膜も低温で形成する必要がアリ、一般に低
温形成の容易な常圧CVD法、プラズマCVD法、スパ
ッタ法等により形成された膜が用いられている。
の耐熱温度以下の低温にしなければならない。このため
、ゲート酸化膜も低温で形成する必要がアリ、一般に低
温形成の容易な常圧CVD法、プラズマCVD法、スパ
ッタ法等により形成された膜が用いられている。
しかし、これらの方法では、ゲート酸化膜を多結晶シリ
コンの表面上に堆積するため、多結晶シリコン層とゲー
ト酸化膜との界面に不飽和結合(ダンプリングボンド)
が残シ、トラップとなる界面準位が多く形成されること
、および多結晶シリコン表面が汚染され易く、さらに界
面の平坦性やゲート酸化膜の厚みの均一性が悪いなどの
問題があった。
コンの表面上に堆積するため、多結晶シリコン層とゲー
ト酸化膜との界面に不飽和結合(ダンプリングボンド)
が残シ、トラップとなる界面準位が多く形成されること
、および多結晶シリコン表面が汚染され易く、さらに界
面の平坦性やゲート酸化膜の厚みの均一性が悪いなどの
問題があった。
これらの問題点を解決するために、特開@60−251
66附公報では熱酸化でゲー)1に化膜を形成しており
、また特開昭60−164362号公報では、多結晶シ
リコン層の表面に熱酸化膜を形成した後、所定のゲート
酸化膜厚にするためにCVD酸化膜なその上に堆積させ
ている。しかし、これらの公知技術は、基板に石英を用
いた高温酸化プロセスを採用してお9、ガラス基板には
適用することができないという問題がある。
66附公報では熱酸化でゲー)1に化膜を形成しており
、また特開昭60−164362号公報では、多結晶シ
リコン層の表面に熱酸化膜を形成した後、所定のゲート
酸化膜厚にするためにCVD酸化膜なその上に堆積させ
ている。しかし、これらの公知技術は、基板に石英を用
いた高温酸化プロセスを採用してお9、ガラス基板には
適用することができないという問題がある。
一方、形成されたゲート酸化膜の表面に凹凸があった9
、酸化膜厚分布が不均一であったシすると、絶縁破壊電
圧が低下する。
、酸化膜厚分布が不均一であったシすると、絶縁破壊電
圧が低下する。
前記公知技術では、石英基板上に堆積された多結晶シリ
コンを熱酸化しているが、多結晶シリコンは結晶方位に
よってその生長速度が異なるために、その表面に凹凸を
生じ易く、このために多結晶シリコン/熱酸化膜界面の
平坦性や熱酸化膜の厚みの均一性の改善が十分でないと
いう問題があった。
コンを熱酸化しているが、多結晶シリコンは結晶方位に
よってその生長速度が異なるために、その表面に凹凸を
生じ易く、このために多結晶シリコン/熱酸化膜界面の
平坦性や熱酸化膜の厚みの均一性の改善が十分でないと
いう問題があった。
これに関しては、多結晶シリコンを高温に加熱すると、
酸化速度の面方位依存性が小さくなることが知られてお
シ、多結晶シリコンでも、ランプによる高温加熱(11
50℃)によっても、その表面に平坦な酸化膜が得られ
たことが報告されている(NIKKEI MICROD
EVICE 1986年11月号第45〜47頁)。
酸化速度の面方位依存性が小さくなることが知られてお
シ、多結晶シリコンでも、ランプによる高温加熱(11
50℃)によっても、その表面に平坦な酸化膜が得られ
たことが報告されている(NIKKEI MICROD
EVICE 1986年11月号第45〜47頁)。
しかし、ランプによる高温加熱では基板まで加熱される
ので、基板がガラスである場合には基板に歪を生じる1
、このために、多結晶シリコン/熱酸化膜界面の平坦性
や熱酸化膜の厚みの均一性が低下し、結果的に薄膜半導
体装置の電気的特性が低下することになる。
ので、基板がガラスである場合には基板に歪を生じる1
、このために、多結晶シリコン/熱酸化膜界面の平坦性
や熱酸化膜の厚みの均一性が低下し、結果的に薄膜半導
体装置の電気的特性が低下することになる。
〔発明が解決しようとする問題点1
以上に述べた従来技術では、多結晶シリコン膜の上に形
成されるゲート酸化膜厚の均一性、多結晶シリコン/ゲ
ート酸化膜界面の平坦性、界面単位の低減、および処理
工程の低温化などの諸要求の9ち、一部を達成すること
は可能であるが、その全部を同時に達成することはでき
ないといり問題があった。
成されるゲート酸化膜厚の均一性、多結晶シリコン/ゲ
ート酸化膜界面の平坦性、界面単位の低減、および処理
工程の低温化などの諸要求の9ち、一部を達成すること
は可能であるが、その全部を同時に達成することはでき
ないといり問題があった。
したがって本発明の目的は、前記諸要求のすべてを同時
に達成することができ、換言すれは、ガラス基板の使用
可能な低温プロセスで、シリコン膜上にゲート酸化膜を
形成し、しかもシリコン/ゲート酸化膜界面の平坦化及
び界面単位の低減、ならびにゲート酸化膜厚の均一化を
図ることのできる薄膜半導体装置の製造方法を提供する
ことにある。
に達成することができ、換言すれは、ガラス基板の使用
可能な低温プロセスで、シリコン膜上にゲート酸化膜を
形成し、しかもシリコン/ゲート酸化膜界面の平坦化及
び界面単位の低減、ならびにゲート酸化膜厚の均一化を
図ることのできる薄膜半導体装置の製造方法を提供する
ことにある。
上記目的は、非晶質シリコンを主成分とするシリコン膜
を形成した後、その結晶性向上および表面の熱酸化膜形
成のための熱処理を、低温の酸化性雰囲気中で行なうこ
とで達成できる。
を形成した後、その結晶性向上および表面の熱酸化膜形
成のための熱処理を、低温の酸化性雰囲気中で行なうこ
とで達成できる。
つtb、非晶質シリコンを主成分とするシリコン膜の結
晶性向上と同時に、多結晶シリコン膜表面を低温で直接
酸化することKよp1界面準位の少ない、平坦な多結晶
シリコン/ゲート絶縁膜界面が実現できる。
晶性向上と同時に、多結晶シリコン膜表面を低温で直接
酸化することKよp1界面準位の少ない、平坦な多結晶
シリコン/ゲート絶縁膜界面が実現できる。
基板上に低温で形成された非晶質シリコンの表面は、多
結晶シリコンに比較してその表面の平坦性に優れ【いる
。このために、その表面に形成される熱酸化膜は厚みが
均一となυ、シリコンと熱酸化膜との界面の平坦性も良
好となる。
結晶シリコンに比較してその表面の平坦性に優れ【いる
。このために、その表面に形成される熱酸化膜は厚みが
均一となυ、シリコンと熱酸化膜との界面の平坦性も良
好となる。
このよりに界面が平坦となることにより、界面での不飽
和結合が減少し、界面準位も減少するので、半導体装置
の電気的特性や信頼性が改善される。しかもこの熱処理
はガラスの軟化点以下の低温で行なうことができるので
、ガラス基板の使用が可能となシ、コストの低減が実現
される。
和結合が減少し、界面準位も減少するので、半導体装置
の電気的特性や信頼性が改善される。しかもこの熱処理
はガラスの軟化点以下の低温で行なうことができるので
、ガラス基板の使用が可能となシ、コストの低減が実現
される。
以下に図面を参照して本発明の詳細な説明する。
第2図は減圧CVD法で形成したシリコン膜の結晶性の
堆積温度依存性を示す。なお、この場合のシリコンの膜
厚は1500人である。
堆積温度依存性を示す。なお、この場合のシリコンの膜
厚は1500人である。
堆積温度約560℃以下においては、X線回折法によっ
ては結晶成分は検出されない。すなわち、この温度範囲
では非晶質成分を主成分とするシリコン膜が堆積される
。堆積温度570℃以上では、結晶成分を含むシリコン
膜が堆積されることがわかる。
ては結晶成分は検出されない。すなわち、この温度範囲
では非晶質成分を主成分とするシリコン膜が堆積される
。堆積温度570℃以上では、結晶成分を含むシリコン
膜が堆積されることがわかる。
第3図(、)は、堆積時に結晶成分を多く含むように、
580℃で堆積した減圧CVDシリコン膜を、続<60
0℃の常圧飽和水蒸気中で熱処理した際の多結晶シリコ
ン/熱酸化膜界面のlfi′面形状を示したものである
。
580℃で堆積した減圧CVDシリコン膜を、続<60
0℃の常圧飽和水蒸気中で熱処理した際の多結晶シリコ
ン/熱酸化膜界面のlfi′面形状を示したものである
。
図中1はガラス基板、2は多結晶シリコン膜、31は熱
酸化膜である。多結晶シリコン/熱酸化膜界面は凹凸が
激しいことがわかる。
酸化膜である。多結晶シリコン/熱酸化膜界面は凹凸が
激しいことがわかる。
その理由としては、多結晶シリコンを構成する各単位結
晶の方位によって生長速度が異なるために、減圧CVD
シリコン膜自体の表面の平坦度が必ずしも良くないこと
、および熱酸化の速度も均一でないことなどが考えられ
る。
晶の方位によって生長速度が異なるために、減圧CVD
シリコン膜自体の表面の平坦度が必ずしも良くないこと
、および熱酸化の速度も均一でないことなどが考えられ
る。
第3図伽)は、非晶質成分が主成分となるように550
℃で堆積した減圧CVDシリコン膜を、同様に熱処理し
、非晶質成分を多結晶化すると共に、その表面を熱酸化
した際の、多結晶シリコン/熱酸化膜界面の断面形状を
示したものである。同図(荀に比べて、非常に平担な多
結晶シリコン/熱酸化膜界面が得られていることがわか
る。。
℃で堆積した減圧CVDシリコン膜を、同様に熱処理し
、非晶質成分を多結晶化すると共に、その表面を熱酸化
した際の、多結晶シリコン/熱酸化膜界面の断面形状を
示したものである。同図(荀に比べて、非常に平担な多
結晶シリコン/熱酸化膜界面が得られていることがわか
る。。
このことから、約560℃以下の温度範囲で堆積した減
圧CVDシリコン膜(非晶質成分を主成分とする)を、
ガラスに歪みを与えない640℃以下の温度範囲の酸化
性ず囲気中で熱処理することにより、多結晶シリコン膜
の上でも、平坦な界面を有する均一な膜厚の熱酸化膜が
得られることが確認された。
圧CVDシリコン膜(非晶質成分を主成分とする)を、
ガラスに歪みを与えない640℃以下の温度範囲の酸化
性ず囲気中で熱処理することにより、多結晶シリコン膜
の上でも、平坦な界面を有する均一な膜厚の熱酸化膜が
得られることが確認された。
また、プラズマCVD法で、3oo℃以下の温匿で堆積
したシリコン膜の場合も、同様に非晶質成分を主成分と
する膜が得られていることから、同様の熱処理効果が期
待できる。
したシリコン膜の場合も、同様に非晶質成分を主成分と
する膜が得られていることから、同様の熱処理効果が期
待できる。
第4図は、550℃で堆積した減圧CVDシリコン膜を
600℃の常圧飽和水蒸気中で熱処理した際の、熱処理
時間(横軸)と形成した酸化膜厚(縦軸)との関係を示
したものである。これより、例えば24時間の熱処理で
300人の熱酸化膜が形成できることがわかる。
600℃の常圧飽和水蒸気中で熱処理した際の、熱処理
時間(横軸)と形成した酸化膜厚(縦軸)との関係を示
したものである。これより、例えば24時間の熱処理で
300人の熱酸化膜が形成できることがわかる。
第5図には、この時の減圧CVDシリコン膜の結晶性の
時間的変化を示した。酸化性雰囲気中での熱処理により
、前記減圧CVDシリコン膜の結晶性は向上し、熱処理
時間24時間ではy完全に飽和していることがわかる。
時間的変化を示した。酸化性雰囲気中での熱処理により
、前記減圧CVDシリコン膜の結晶性は向上し、熱処理
時間24時間ではy完全に飽和していることがわかる。
この場合のX線回折強度の飽和値はほぼ3Kcpaであ
シ、表面の810.膜形成で、シリコン膜厚が薄くなっ
たことを考慮すると、窒素気流中熱処現時のXa回折強
度にほぼ一致しているとみることができ、結晶性が十分
に改善されていると考えられる。
シ、表面の810.膜形成で、シリコン膜厚が薄くなっ
たことを考慮すると、窒素気流中熱処現時のXa回折強
度にほぼ一致しているとみることができ、結晶性が十分
に改善されていると考えられる。
以上のような実験および解析結果から、絶縁性基板上に
堆積された、非晶質成分を主成分としたシリコン膜を、
酸化性雰囲気中で熱処理してその表面に酸化シリコン膜
を形成すると共に、非晶質成分を多結晶化することによ
り、多結晶シリコン/絶縁属界面が平坦で、界面準位の
少ない清浄な熱酸化膜が得られることがわかる。同時に
シリコン膜の結晶性も、窒素搭囲気での結晶化熱処理時
と同程度に向上できる。
堆積された、非晶質成分を主成分としたシリコン膜を、
酸化性雰囲気中で熱処理してその表面に酸化シリコン膜
を形成すると共に、非晶質成分を多結晶化することによ
り、多結晶シリコン/絶縁属界面が平坦で、界面準位の
少ない清浄な熱酸化膜が得られることがわかる。同時に
シリコン膜の結晶性も、窒素搭囲気での結晶化熱処理時
と同程度に向上できる。
本発明は、以上に詳述した新たな昶見に基づいてなされ
たものである。
たものである。
第1図に本発明の実施例を示す。第1図(、)は、ガラ
ス基板1上に、非晶質シリコンを主成分とするシリコン
M2を形成した状態を示す断面図である。この多結晶シ
リコンは、例えば減圧CVD法を用いて、550℃、1
torrの条件で1500人堆積させる。
ス基板1上に、非晶質シリコンを主成分とするシリコン
M2を形成した状態を示す断面図である。この多結晶シ
リコンは、例えば減圧CVD法を用いて、550℃、1
torrの条件で1500人堆積させる。
つぎに、第1図(b)に示したように、例えば常圧の飽
和水蒸気中で600℃、24時1間の熱処理を行ない、
上記シリコン膜2の表面を酸化すると同時に、シリコン
膜2の結晶性を高める。これにより形成される熱酸化膜
31の厚さは約300人である。
和水蒸気中で600℃、24時1間の熱処理を行ない、
上記シリコン膜2の表面を酸化すると同時に、シリコン
膜2の結晶性を高める。これにより形成される熱酸化膜
31の厚さは約300人である。
なン、低温における熱識化膜形成速度は一般に小さいた
め、電気的絶縁に必要な厚さの膜を形成しようとすると
、熱処理時間が長くなるので、ここでは多結晶シリコン
/絶縁膜界面の特性向上に必要かつ十分な最少厚さの酸
化膜を形成した。
め、電気的絶縁に必要な厚さの膜を形成しようとすると
、熱処理時間が長くなるので、ここでは多結晶シリコン
/絶縁膜界面の特性向上に必要かつ十分な最少厚さの酸
化膜を形成した。
第1図(c)では、上記酸化膜31を選択的にマスキン
グして多結晶シリコン膜2を酸化膜31とともに島状に
エツチングする。
グして多結晶シリコン膜2を酸化膜31とともに島状に
エツチングする。
tJ1図(d)では、上記酸化膜31上に、2層目の酸
化膜32を常圧CVD法にょ9堆積させる。この酸化膜
32の厚さは、例えばゲート絶縁膜として必要f金膜J
11ヲ100OAトすルト、700λ(=1000−3
00)となる。
化膜32を常圧CVD法にょ9堆積させる。この酸化膜
32の厚さは、例えばゲート絶縁膜として必要f金膜J
11ヲ100OAトすルト、700λ(=1000−3
00)となる。
最後に、第1図(、)に示したように、上記酸化膜31
.32を選択的にエツチングして、ゲート形状を形成す
る。
.32を選択的にエツチングして、ゲート形状を形成す
る。
上記の方法を用いれば、多結晶シリコンとゲート絶縁膜
界面は、下層であるシリコン膜の熱酸化によって形成さ
れるため、多結晶シリコン膜表面の不純物や欠陥等によ
る界面準位の少ない清浄な界面が得られる。
界面は、下層であるシリコン膜の熱酸化によって形成さ
れるため、多結晶シリコン膜表面の不純物や欠陥等によ
る界面準位の少ない清浄な界面が得られる。
また、このようにし【得られる多結晶シリコン/酸化膜
界面は凹凸の少ない平坦な形状であるばかりでなく、酸
化膜の厚みも均一となるため、絶縁破壊電圧が高く、リ
ーク電流の少ない良質な絶縁膜が得られる。
界面は凹凸の少ない平坦な形状であるばかりでなく、酸
化膜の厚みも均一となるため、絶縁破壊電圧が高く、リ
ーク電流の少ない良質な絶縁膜が得られる。
なお、上記実施例では酸化性雰囲気として、常圧の飽和
水蒸気を用いたが、加圧し【酸化速度を大きくして熱酸
化膜を形成することもできる。また、酸化性雰囲気とし
て、常圧または加圧酸素ガスを用いることもできる。
水蒸気を用いたが、加圧し【酸化速度を大きくして熱酸
化膜を形成することもできる。また、酸化性雰囲気とし
て、常圧または加圧酸素ガスを用いることもできる。
また、非晶質シリコンを主成分とするシリコン膜として
、300℃以下の温度で堆積したプラズマCVDシリコ
ン膜を適用することもできる。
、300℃以下の温度で堆積したプラズマCVDシリコ
ン膜を適用することもできる。
非晶質シリコンを主成分にしたシリコン膜を堆積した後
に、これを酸化性雰囲気中で熱処理することにより、前
記シリコン膜の表面に熱酸化膜を形成するようにしたの
で、平坦で界面準位の少ない、清浄なシリコン膜/酸化
膜界面を得ることができ、また同時に、酸化膜の厚みが
均一化されるとともに、シリコ/膜の結晶性も向上する
ので、動作特性が良好で、信頼性の高いTPTを実現で
きる。
に、これを酸化性雰囲気中で熱処理することにより、前
記シリコン膜の表面に熱酸化膜を形成するようにしたの
で、平坦で界面準位の少ない、清浄なシリコン膜/酸化
膜界面を得ることができ、また同時に、酸化膜の厚みが
均一化されるとともに、シリコ/膜の結晶性も向上する
ので、動作特性が良好で、信頼性の高いTPTを実現で
きる。
また、すべて640℃以下の低温プロセスであるので、
耐熱性の低いガラス基板も使用可能であ択低コスト化が
達成される。また、プロセス上、結晶化熱処理と酸化膜
形成を同時にできるので、新たなプロセスを加えること
もない。
耐熱性の低いガラス基板も使用可能であ択低コスト化が
達成される。また、プロセス上、結晶化熱処理と酸化膜
形成を同時にできるので、新たなプロセスを加えること
もない。
Claims (6)
- (1)絶縁性基板と、該基板上に形成された半導体層と
、該半導体層上に形成された絶縁層とを有する薄膜半導
体装置の製造方法において、 非晶質部分を主成分とした半導体層を絶縁性基板上に堆
積する工程と、 その後、酸化性雰囲気下で熱処理し、前記半導体層の表
面に平坦な熱酸化膜を形成するとともに、前記半導体層
の結晶性を向上することを特徴とする薄膜半導体装置の
製造方法。 - (2)前記特許請求の範囲第1項において、該半導体層
が、減圧CVD法で、約560℃以下の温度範囲で堆積
したシリコン膜であることを特徴とする薄膜半導体装置
の製造方法。 - (3)前記特許請求の範囲第1項において、該半導体層
が、プラズマCVD法で、約300℃以下の温度で堆積
したシリコン膜であることを特徴とした薄膜半導体装置
の製造方法。 - (4)前記特許請求の範囲第1項において、酸化性雰囲
気は、常圧または加圧水蒸気中、約640℃以下である
ことを特徴とする薄膜半導体装置の製造方法。 - (5)前記特許請求の範囲第1項において、酸化性雰囲
気は、常圧または加圧酸素ガス中、約640℃以下であ
ることを特徴とする薄膜半導体装置の製造方法。 - (6)前記特許請求の範囲第1項において、絶縁基板は
透明であることを特徴とする薄膜半導体装置の製造方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13889987A JPS63304670A (ja) | 1987-06-04 | 1987-06-04 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13889987A JPS63304670A (ja) | 1987-06-04 | 1987-06-04 | 薄膜半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63304670A true JPS63304670A (ja) | 1988-12-12 |
Family
ID=15232724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13889987A Pending JPS63304670A (ja) | 1987-06-04 | 1987-06-04 | 薄膜半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63304670A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994011901A1 (en) * | 1992-11-17 | 1994-05-26 | Tadahiro Ohmi | Apparatus for forming low-temperature oxide films and method of forming low-temperature oxide films |
JPH0936373A (ja) * | 1995-07-18 | 1997-02-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US5733793A (en) * | 1994-12-19 | 1998-03-31 | Electronics And Telecommunications Research Institute | Process formation of a thin film transistor |
JP2002124678A (ja) * | 2000-10-13 | 2002-04-26 | Sony Corp | 薄膜トランジスタの製造方法 |
JP2002270837A (ja) * | 2001-03-12 | 2002-09-20 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
US6808965B1 (en) * | 1993-07-26 | 2004-10-26 | Seiko Epson Corporation | Methodology for fabricating a thin film transistor, including an LDD region, from amorphous semiconductor film deposited at 530° C. or less using low pressure chemical vapor deposition |
JP2008277839A (ja) * | 2008-05-26 | 2008-11-13 | Seiko Epson Corp | 半導体装置の製造方法及び半導体製造装置 |
US7465614B2 (en) | 2004-07-22 | 2008-12-16 | Samsung Sdi Co., Ltd. | Method of fabricating semiconductor device and semiconductor fabricated by the same method |
US7544550B2 (en) | 2004-07-05 | 2009-06-09 | Samsung Mobile Display Co., Ltd. | Method of fabricating semiconductor device and semiconductor fabricated by the same method |
US7696030B2 (en) | 2004-06-30 | 2010-04-13 | Samsung Mobile Display Co., Ltd. | Method of fabricating semiconductor device and semiconductor fabricated by the same method |
US7964456B2 (en) | 2004-02-19 | 2011-06-21 | Samsung Mobile Display Co., Ltd. | Method of fabricating polysilicon thin film and thin film transistor using polysilicon fabricated by the same method |
-
1987
- 1987-06-04 JP JP13889987A patent/JPS63304670A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994011901A1 (en) * | 1992-11-17 | 1994-05-26 | Tadahiro Ohmi | Apparatus for forming low-temperature oxide films and method of forming low-temperature oxide films |
US5840368A (en) * | 1992-11-17 | 1998-11-24 | Ohmi; Tadahiro | Apparatus for forming low-temperature oxide films and method of forming low-temperature oxide films |
US6808965B1 (en) * | 1993-07-26 | 2004-10-26 | Seiko Epson Corporation | Methodology for fabricating a thin film transistor, including an LDD region, from amorphous semiconductor film deposited at 530° C. or less using low pressure chemical vapor deposition |
US5733793A (en) * | 1994-12-19 | 1998-03-31 | Electronics And Telecommunications Research Institute | Process formation of a thin film transistor |
JPH0936373A (ja) * | 1995-07-18 | 1997-02-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2002124678A (ja) * | 2000-10-13 | 2002-04-26 | Sony Corp | 薄膜トランジスタの製造方法 |
JP2002270837A (ja) * | 2001-03-12 | 2002-09-20 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
US7964456B2 (en) | 2004-02-19 | 2011-06-21 | Samsung Mobile Display Co., Ltd. | Method of fabricating polysilicon thin film and thin film transistor using polysilicon fabricated by the same method |
US7696030B2 (en) | 2004-06-30 | 2010-04-13 | Samsung Mobile Display Co., Ltd. | Method of fabricating semiconductor device and semiconductor fabricated by the same method |
US7544550B2 (en) | 2004-07-05 | 2009-06-09 | Samsung Mobile Display Co., Ltd. | Method of fabricating semiconductor device and semiconductor fabricated by the same method |
US7465614B2 (en) | 2004-07-22 | 2008-12-16 | Samsung Sdi Co., Ltd. | Method of fabricating semiconductor device and semiconductor fabricated by the same method |
JP2008277839A (ja) * | 2008-05-26 | 2008-11-13 | Seiko Epson Corp | 半導体装置の製造方法及び半導体製造装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03231472A (ja) | 薄膜トランジスタの作製方法 | |
JP3471966B2 (ja) | 薄膜半導体装置の作製方法 | |
JPS63304670A (ja) | 薄膜半導体装置の製造方法 | |
JPH10247723A (ja) | 半導体装置のキャパシタの製造方法 | |
CN107342260B (zh) | 一种低温多晶硅tft阵列基板制备方法及阵列基板 | |
JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3122699B2 (ja) | 薄膜状半導体装置の作製方法。 | |
KR100269021B1 (ko) | 절연 게이트형 전계효과 반도체 장치 및 그 제조방법 | |
JP3606991B2 (ja) | 被膜作製方法 | |
JP3125931B2 (ja) | 半導体作製方法 | |
JPH04304677A (ja) | アモルファスシリコン薄膜半導体装置とその製法 | |
JP3535465B2 (ja) | 半導体装置の作製方法 | |
JPS58192375A (ja) | 薄膜トランジスタの製造方法 | |
JPH0319340A (ja) | 半導体装置の製造方法 | |
JPS62124736A (ja) | シリコン薄膜およびその作成方法 | |
JPH113887A (ja) | 薄膜トランジスタの製造方法 | |
JP2535654B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3284414B2 (ja) | 薄膜半導体装置の製造方法 | |
JPH0281421A (ja) | 多結晶シリコン膜の形成方法 | |
JP2797361B2 (ja) | 半導体装置 | |
JP3284230B2 (ja) | 非晶質シリコン薄膜トランジスタ及びその製法 | |
JPH09246557A (ja) | 半導体装置およびその製造方法 | |
JP3357347B2 (ja) | 薄膜トランジスタを有する表示装置の作製方法 | |
KR100209586B1 (ko) | 다결정 실리콘 박막트랜지스터의 제조방법 | |
JP4112451B2 (ja) | 半導体装置の作製方法 |