JP3284230B2 - 非晶質シリコン薄膜トランジスタ及びその製法 - Google Patents

非晶質シリコン薄膜トランジスタ及びその製法

Info

Publication number
JP3284230B2
JP3284230B2 JP5708994A JP5708994A JP3284230B2 JP 3284230 B2 JP3284230 B2 JP 3284230B2 JP 5708994 A JP5708994 A JP 5708994A JP 5708994 A JP5708994 A JP 5708994A JP 3284230 B2 JP3284230 B2 JP 3284230B2
Authority
JP
Japan
Prior art keywords
amorphous silicon
thin film
film transistor
substrate
aqueous solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5708994A
Other languages
English (en)
Other versions
JPH07273334A (ja
Inventor
彰久 松田
道雄 近藤
好彦 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP5708994A priority Critical patent/JP3284230B2/ja
Publication of JPH07273334A publication Critical patent/JPH07273334A/ja
Application granted granted Critical
Publication of JP3284230B2 publication Critical patent/JP3284230B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、非晶質シリコン薄膜ト
ランジスタにおいて、移動度(電界効果移動度)μを3
cm2 /Vs前後程度ないしはそれ以上に高度化することが
できた非晶質シリコン薄膜トランジスタとその製法に関
する。各種スイッチング素子として、例えばアクティブ
マトリックス型液晶ディスプレイに、また電荷移動型素
子として、例えばビデオカメラの受像用の固体撮像素子
あるいはコピー用のイメージセンサー等に優れた性能を
発現する有用な非晶質シリコン薄膜トランジスタとその
製法を提供することができるものである。
【0002】
【従来技術】最近ことに、非晶質シリコン膜(以下aー
Si膜ともいう)を半導体膜として用いる薄膜トランジス
タ(以下TFT ともいう)が、種々の点から注目されてき
ている。
【0003】例えば、液晶ディスプレイ(以下LCD とも
いう)、ことにカラーLCD では高精細化、高輝度化が求
められ、最大の課題としては開口部の開口率をどれだけ
大きくできるか、すなわちTFT 部をどれだけ小さくでき
るかにあり、一方TFT 部の大きさは走査線一本当たりの
書き込み時間内画素電位を充分書き込むだけのON電流に
することから決められ、aーSi TFT-LCDでは高精細化に
伴い、走査線の数が増え、したがって書き込み時間は短
くなり、短時間で充電させるために、より多くのON電流
が必要となる。
【0004】そこで、水素化非晶質シリコン(以下aー
Si;Hともいう)TFT の移動度μが充分大きく、例えば移
動度μの値を3cm2 /Vs前後程度より大きくすれば、チ
ャンネル幅は小さくできることとなる。一般に量産化さ
れているaーSi TFT-LCDにおける移動度μは約0.4 〜0.
7cm2/Vs程度または1cm2 /Vs程度であって、高精細
化、高輝度化のaーSi TFT-LCDにおけるスイッチング素
子としてのaーSi;H TFTでは、さらに移動度μの値を3
cm2 /Vs前後程度より大きくできることが必要であり、
大いに望まれているものである。
【0005】そのなかで、安定でかつ移動度を増大しON
電流が大きいものとして、例えば、特開昭64ー4070号公
報には薄膜トランジスタとその製造方法が記載されてお
り、表面を絶縁した基板上の一部に設けられたゲート電
極と、当該ゲート電極を覆いかつ基板も覆うように設け
られたシリコンと窒素を主成分とする絶縁膜及び当該シ
リコンと窒素を主成分とする絶縁膜を覆うように設けら
れたSiOx絶縁膜(但し、1.95≦x≦2.35)とからなるゲ
ート電極の絶縁膜と、当該ゲート電極の絶縁膜上の一部
で上記ゲート電極に対応する位置に設けられたシリコン
を主成分とする半導体膜と、当該ゲート電極の絶縁膜上
の上記ゲート電極に対応する位置に対向して設けられた
ドレイン電極ならびにソース電極とからなる薄膜トラン
ジスタが開示されている。
【0006】また該薄膜トランジスタを製造するに当た
り、金属膜からなるゲート電極を形成し、シリコンと窒
素を主成分とする絶縁膜を形成し、当該絶縁膜表面を気
体の酸素化合物でプラズマ処理を施してSiOx絶縁膜(但
し、1.95≦x≦2.35)を形成し、半導体膜を形成し、金
属膜からなるドレイン電極ならびにソース電極を形成す
る薄膜トランジスタの製造方法が開示されており、さら
にSiOx膜の膜厚が1nm以上、シリコンと窒素を主成分と
する絶縁膜の膜厚の1/2以下であることが記載されて
いる等が提案されている。
【0007】いずれにしても、aーSi TFT-LCDだけでは
なく、種々の製品に使用されるスイッチング素子として
aーSi;H TFTの高移動度等高性能化が求められている。
【0008】
【発明が解決しようとする問題点】上記した従来の公報
に開示されている、例えば特開昭64ー4070号公報に記載
のTFT およびその製造方法等では、TFT の特性が半導体
層とゲート電極の絶縁膜(SiN 膜)の性質の他に、半導
体層とゲート電極の絶縁膜の間の界面状態に依存するの
に対し、該界面にSiOx絶縁膜(但し、1.95≦x≦2.35)
を用いるようにしたものの、aーSi;H TFT-LCDにおける
高精細化、高輝度化を達成するためには、得られた移動
度程度では充分とは言い難く、さらにまた前記LCD だけ
ではなくことにカラー化が進む等のなかで、各種製品で
使用が増大しつつあるスイッチング素子としてのaーS
i;H TFTを高移動度化する必要があり、具体的には移動
度μの値を3cm2 /Vs前後程度ないしはそれ以上にする
ことが必要である。
【0009】
【問題点を解決するための手段】本発明は、従来のかか
る問題点に鑑みてなされたものであって、逆スタガード
形TFT を基本的な構成とするなかで、SiO2からなる絶縁
膜と、その表面をエッチング処理表層とし、その処理表
層上に例えばプラズマCVD (以下PECVD ともいう)法に
よるaーSi;H薄膜をよりよく形成し、ドレイン電極なら
びにソース電極を形成した当該基板をアニール処理を施
すことにより、PECVD 法によるaーSi;H薄膜の成膜条件
等を最適化するとともに、当該薄膜を成膜する前後にお
ける付加処理による相互作用により、所期の高移動度化
である移動度μの値を3cm2 /Vs前後程度ないしはそれ
以上にすることができる有用な非晶質シリコン薄膜トラ
ンジスタ及びその製法を提供するものである。
【0010】すなわち、本発明は、基板と、該基板上に
形成したゲート電極と、SiO2でなる絶縁膜と、水素化非
晶質シリコン膜と、ソース電極およびドレイン電極とか
ら成る非晶質シリコン薄膜トランジスタにおいて、少な
くともHFを含む混合水溶液を用いてエッチング処理を施
したSiO2でなる絶縁膜のエッチング処理表層を形成して
成り、しかも当該基板にアニールを施してなることを特
徴とする非晶質シリコン薄膜トランジスタ。
【0011】ならびに、基板と、該基板上に形成した導
電性のゲート電極と、該ゲート電極および該基板を被覆
するSiO2でなるゲート絶縁膜と、少なくともHFを含む混
合水溶液を用いてエッチング処理を施したSiO2でなるゲ
ート絶縁膜のエッチング処理表層と、該エッチング処理
表層面上でゲート電極に対応し係わるような領域を被覆
する水素化非晶質シリコン膜と、該水素化非晶質シリコ
ン膜と前記ゲート絶縁膜表面を覆いかつ該水素化非晶質
シリコン膜上の前記ゲート電極に対応する頭上位置で対
向するように設けたソース電極およびドレイン電極とか
ら成り、しかも当該基板にアニールを施してなることを
特徴とする上述した非晶質シリコン薄膜トランジスタ。
【0012】また、前記少なくともHFを含む混合水溶液
が,HFとNH4Fとからなる混合水溶液であることを特徴と
する上述した非結晶シリコン薄膜トランジスタ。またさ
らに、前記HFとNH4Fとからなる混合水溶液におけるHFと
NH4Fの割合が,10/100 以上15/100 以下であることを
特徴とする上述した非晶質シリコン薄膜トランジスタ。
【0013】またさらに、前記アニールを施す温度が、
170 ℃以上190 ℃以下で成したことを特徴とする上述し
た非晶質シリコン薄膜トランジスタ。またさらに、前記
水素化非晶質シリコン膜を成膜する際に、100 ℃以上34
0 ℃以下の基板温度内で成膜したものでなることを特徴
とする上述した非晶質シリコン薄膜トランジスタ。
【0014】さらに、基板上にゲート電極を形成し、Si
O2でなる絶縁膜を成膜し、水素化非晶質シリコン膜を成
膜し、ソース電極およびドレイン電極とを形成する非晶
質シリコン薄膜トランジスタの製法において、少なくと
もHFを含む混合水溶液を用いてエッチング処理を施した
SiO2でなる絶縁膜のエッチング処理表層を形成し、さら
に当該基板にアニーリングをすることを特徴とする非晶
質シリコン薄膜トランジスタの製法。
【0015】ならびに、基板上に導電性のゲート電極を
形成し、該ゲート電極および該基板を被覆するSiO2でな
るゲート絶縁膜を成膜し、次いで少なくともHFを含む混
合水溶液を用いてエッチング処理を施したSiO2でなるゲ
ート絶縁膜のエッチング処理表層を形成し、該エッチン
グ処理表層面上でゲート電極に対応し係わるような領域
を被覆する水素化非晶質シリコン膜を成膜し、該水素化
非晶質シリコン膜と前記ゲート絶縁膜表面を覆いかつ該
水素化非晶質シリコン膜上の前記ゲート電極に対応する
頭上位置で対向するように設けたソース電極およびドレ
イン電極を形成した後、さらに当該基板にアニーリング
することを特徴とする上述した非晶質シリコン薄膜トラ
ンジスタの製法。
【0016】また、前記少なくともHFを含む混合水溶液
が,HFとNH4Fとからなる混合水溶液であることを特徴と
する上述した非結晶シリコン薄膜トランジスタタの製
法。またさらに、前記HFとNH4Fとからなる混合水溶液に
おけるHFとNH4Fの割合が,10/100 以上15/100 以下で
あることを特徴とする上述した非晶質シリコン薄膜トラ
ンジスタの製法。
【0017】またさらに、前記アニールを施す温度が、
170 ℃以上190 ℃以下で成したことを特徴とする上述し
た非晶質シリコン薄膜トランジスタの製法。またさら
に、前記水素化非晶質シリコン膜が、100 ℃以上340 ℃
以下の基板温度内で成膜したことを特徴とする上述した
非晶質シリコン薄膜トランジスタの製法の製法。
【0018】ここで、前記基板としては、例えばソーダ
石灰系ガラス、ホウケイ酸系ガラス、無アルカリガラス
等のガラス基板、または表面を絶縁膜化したフロートガ
ラス基板、あるいは石英基板、Siウエハー等であり、経
済的にはソーダ石灰系ガラス基板、またガラス中のアル
カリ成分が例えば前記高精細化、高輝度化を達成するた
めに阻害となるようなことが懸念される高性能品用の際
には無アルカリガラス基板あるいは石英基板、両者の中
間でホウケイ酸系ガラス基板や表面を絶縁膜化したフロ
ートガラス基板、導電性でもよい際にはSiウエハーがそ
れぞれ用いられる等、適宜最適な基板を選択し用いるも
のである。
【0019】また、前記ゲート電極としては、Al、Cr、
Mo、Ta等の金属膜を蒸着等の手段で形成し、またドレイ
ン電極とソース電極としては、Al、Cr、Ti、Mo等の金属
膜を、例えばステンレス製マスクを用いて蒸着等の手段
で形成する。厚みとしては約150 〜200nm 程度であり、
形状または大きさは適宜その都度選択採用できるもので
ある。
【0020】さらにまた、前記水素化非晶質シリコン膜
は、RF-PECVD法により、低いバルク欠陥密度が得られる
成膜条件、すなわち低速成膜、低圧力、ベーキング温
度、高到達真空度、SiH4流量、成膜温度等による最適化
とすることが肝心であり、例えばベーキング(焼き出
し)温度は約400 ℃前後であり、かつターボポンプで真
空排気し到達真空度を0.2 〜1.0 x10-7Torr程度で、例
えばNd<1014〜1015cm-3のオーダーの欠陥密度のクリー
ン化、成膜時の圧力としては約30mTorr 程度であり、RF
パワーは約1〜5wで、成膜基板の最適温度の約220 〜
230 ℃、SiH4ガスを約5sccm程度の流量、成膜速度とし
ては0.6 〜0.7 Å/秒程度であり、これらを適宜最適な
条件になるよう選択採用するようにする。aーSi;H 薄
膜の膜厚としては、高移動度化に繋げるため50nm以上50
0nm 程度、より安定かつ確実とするために、好ましくは
100 nm以上400nm 程度である。
【0021】さらにまた、前記水素化非晶質シリコン膜
を成膜する際における基板温度が100 ℃以上340 ℃以下
となるようにしたのは、図4に示すように、aーSi;H薄
膜をよりよく形成する際の基板温度が100 ℃以上340 ℃
以下となる範囲にあると、移動度μが2cm2 /Vs以上と
なり、高移動度化に繋がるからである。ことに基板の温
度としては200 〜250 ℃のところで移動度が3.5 〜4.2c
m2/Vsとピークとなって好ましいものである。
【0022】さらにまた、前記SiO2からなる絶縁膜は、
SiO2からなる熱酸化膜とSiO2からなるCVD 膜があり、熱
酸化膜としては約800 〜1200℃の高温酸化炉に例えば基
板を入れ、Siガスと高純度な酸素(O2)を吹き込みドラ
イ酸化するものであり、またCVD 膜としてはSiH4ガスと
N2O を主原料とし、プラズマCVD によって得られるもの
である。厚みとしては約 100〜400nm 程度、好ましくは
約 140〜300nm 程度である。
【0023】さらにまた、前記少なくともHFを含む混合
水溶液を用い、SiO2からなる絶縁膜にエッチング処理表
層を形成することとしたのは、表面の汚れ、表層の不純
物を取り除くことはもちろん、表面表層がSiリッチとな
ること、さらにH2のターミネーション的挙動等が発現す
るからであり、SiO2からなる絶縁膜とaーSi;H薄膜の界
面に特異な層ができ、高移動度化に何らかの作用効果を
及ぼし、とくに後述するアニールと組み合うときにより
重要な役目をなすこととなる。該表層の厚みとしては約
1nm以上30nm以下程度、好ましくは約2nm以上20nm以下
である。
【0024】さらにまた、前記少なくともHFを含む混合
水溶液がHFとNH4Fとからなる混合水溶液であることとし
たのは、HFの濃度としては淡過ぎると効果がないことは
もちろんであるが数%以下程度であることがよく、これ
にNH4Fを用いることとしたのは、pH調整に適し、混合水
溶液としてSiO2膜のエッチングの程度の調整がし易く好
ましいものである。
【0025】さらにまた、混合水溶液におけるHFとNH4F
の割合を10/100 以上15/100 以下とすることとしたの
は、該範囲外になると、HFの濃度およびNH4FのpH調整の
制御がより難しなり、不安定さが出てくることとなっ
て、高移動度化に寄与し難くなってくるからである。好
ましくは11/100 以上13/100 以下程度である。
【0026】さらにまた、当該基板にアニールを施すこ
ととしたのは、蒸着直後のAlの金属膜とaーSi;H薄膜の
半導体の間は良好なコンタクトが充分取れておらず(整
流性がある)、これがアニールすることによってオーミ
ックコンタクトを得ることにより、電気的に円滑な接続
が行われ所定の素子特性が得られることとなり、さらに
前記エッチング処理表層をも影響を及ぼすこととなるよ
うになり、図3に示すように、明らかに相乗効果をもた
らすものである。
【0027】さらにまた、アニールを施す温度を170 ℃
以上190 ℃以下としたのは、この範囲外、例えば150 ℃
程度では高移動度化に寄与する程度が薄らぎ、また例え
ば250 ℃となると他の膜に悪影響を及ぼすようになると
ともに高移動度化にも効果が期待するほどではなくなる
からである。
【0028】
【作用】前述したように、本発明の非晶質シリコン薄膜
トランジスタとその製法によれば、逆スタガード形TFT
のような構成とするなかで、SiO2からなる絶縁膜と、そ
の表面をエッチング処理表層とし、その処理表層上に例
えばプラズマCVD (以下PECVD ともいう)法によるaー
Si;H薄膜をよりよく形成し、ドレイン電極ならびにソー
ス電極を形成し、当該基板をアニール処理を施すことに
より、aーSi;H薄膜等の成膜条件を最適化し、当該薄膜
を成膜する前後における付加処理による相互作用によ
り、所期の高移動度化である移動度μの値を3cm2 /Vs
前後程度ないしはそれ以上にする高度化をすることがで
きる有用な非晶質シリコン薄膜トランジスタ及びその製
法となし得、例えばLCD 、ことにカラーLCD でも高精細
化、高輝度化を、また最大の課題としてのTFT 部を小さ
くすることができる可能性を高めることとなり、各種ス
イッチング素子として、例えばアクティブマトリックス
型液晶ディスプレイに、また電荷移動型素子として、例
えばビデオカメラの受像用の固体撮像素子あるいはコピ
ー用のイメージセンサー等に優れた性能を発現する有用
な非晶質シリコン薄膜トランジスタとその製法を提供す
ることができるものである。
【0029】
【実施例】以下、実施例により本発明を具体的に説明す
る。ただし本発明は係る実施例に限定されるものではな
い。
【0030】図1は、本発明の非晶質シリコン薄膜トラ
ンジスタの一実施例を示す部分拡大した側断面図であ
り、非晶質シリコン薄膜トランジスタは、基板2と、
該基板上にゲート電極5を形成し、またSiO2絶縁膜3を
成膜し、該絶縁膜にエッチング処理表層を施し、該表
層上にaーSi;H薄膜6を成膜し、ソース電極8およびド
レイン電極7とを形成して成る。
【0031】図2は、本発明の他の一実施例を示す部分
拡大した側断面図であり、非晶質シリコン薄膜トランジ
スタ’は、基板2と、該基板上に形成したゲート電極
5と、該ゲート電極および該基板を被覆するSiO2絶縁膜
3と、該絶縁膜のエッチング処理表層と、該表層上で
ゲート電極に対応し係わるような領域を被覆するaーS
i;H薄膜6と、該aーSi;H薄膜と前記ゲート絶縁膜表面
を覆いかつ該aーSi;H薄膜上の前記ゲート電極に対応す
る頭上位置で対向するように設けたソース電極8および
ドレイン電極7とから成る。
【0032】図3は、移動度(cm2/Vs)とその頻度
(数)の関係で、実施例1と各比較例を対比し、その作
用効果を示す説明図である。図4は、aーSi;H薄膜を成
膜する際における、成膜基板の温度(℃)と移動度(cm
2/Vs)の関係を示す説明図である。○印はアニールした
もの、●印は無処理のものをそれぞれ示す。
【0033】実施例1 基板として大きさ約6cm2 程度のSiウエハーを用い、約
1000℃前後(通常800℃以上1200℃以下程度の範囲)の
高温酸化炉に上記Siウエハーを入れ、Siガスと高純度酸
素(O2)ガスを送り込み、ドライ酸化により熱酸化膜で
あるSiO2膜を約150nm 程度の膜厚で絶縁膜として基板上
に形成した。
【0034】次いで、まずHFの50%水溶液とNH4Fの40%
水溶液を約12/100 程度の割合で混合水溶液とし、上記
したSiO2からなる絶縁膜付き基板を常温の該混合水溶液
中に約10秒程度浸漬することでエッチング処理を当該Si
O2からなる絶縁膜の表面に施し、素早く取り出し、純水
にて洗浄し、その後エタノールで脱水処理を行った後、
当該基板を乾燥し、エッチング処理を施したSiO2からな
る絶縁膜のエッチング処理表層を約1nm以上20nm以下程
度の範囲内になるよう処理した。
【0035】続いて、RF-PECVD法により、該室内をベー
キング(焼き出し)温度を約400 ℃程度にし、かつター
ボポンプで真空排気し到達真空度を0.2 〜1.0 x10-7To
rr程度にてクリーン化(例えば、Nd<1014〜1015cm-3
オーダーの欠陥密度)した後、室内の成膜時の圧力を約
30mTorr 程度でかつRFパワーを2wで、成膜基板の温度
を約250 ℃にて、SiH4ガスを約5sccm程度流し、成膜速
度として0.6 〜0.7 Å/秒程度でもって成膜し、約300n
m 程度の膜厚のaーSi;H 薄膜を成膜した。
【0036】次に、冷却して取り出し、蒸着器に基板を
セットし、基板上にゲート電極として約150nm 程度のAl
の金属膜を、またaーSi;H 薄膜上にソース電極ならび
にドレイン電極として当該電極用ステンレス製マスクを
用い、約200nm 程度のAlの金属膜を蒸着し形成した。
【0037】さらに、当該基板を2〜3Torr程度の真空
加熱オーブン中で、約180 ℃前後、約1時間程度アニー
ルし、その後そのままの状態で徐冷することで、図1に
示すような非晶質シリコン薄膜トランジスタ1を得た。
【0038】得られた非晶質シリコン薄膜トランジスタ
の複数について、半導体パラメータアナライザー(横河
ヒューレットパッカード社製)を用いて移動度μ(cm2
/Vs)を測定した結果、図3に示すようになり、その頻
度(数)のピークが移動度μ3〜4cm2 /Vsにあり、ま
た移動度μの範囲が2.2 〜4.4cm2/Vsとなり、従来の移
動度に比して約3〜10倍程度となって、成膜条件を最適
化するとともに、エッチング処理とアニール処理とが相
乗効果を発現し、めざす所期の性能を発揮する非晶質シ
リコン薄膜トランジスタを得ることができた。
【0039】なお、図2に示すような非晶質シリコン薄
膜トランジスタ’においても同様の結果であった。実施例2 実施例1と同様にし、実施例1におけるaーSi;H 薄膜
の成膜基板温度のみを約100 ℃〜400 ℃の範囲で変化さ
せ、エッチングとアニールの両処理を施したものとエッ
チング処理のみとを比較すると、明らかなように、両処
理を施した場合、移動度μは約2〜4.4cm2/Vsで温度と
しては100 〜300 ℃程度であり、移動度μのピークは4.
4cm2/Vsにあり、その温度は220 ℃前後程度にあり、従
来の移動度に比して約3〜10倍程度となって、成膜条件
を最適化するとともに、エッチング処理とアニール処理
とが相乗効果を発現し、めざす所期の性能を発揮する非
晶質シリコン薄膜トランジスタを得ることができた。
【0040】比較例1 実施例1と同様にするなかで、エッチング処理ならびに
アニール処理を行わない無処理の場合であって、実施例
1と同様に測定したところ、図3に示されているよう
に、頻度のピークが移動度0.3cm2/Vs程度、範囲が高い
方で0.6cm2/Vs程度の移動度であり明らかに、従来の移
動度に比してより低いか同等の値となっている。
【0041】比較例2 実施例1と同様にするなかで、エッチング処理のみを行
い、アニール処理を行わない場合であって、実施例1と
同様に測定したところ、図3に示されているように、従
来の移動度に比して同等程度の値となっている。
【0042】比較例3 実施例1と同様にするなかで、エッチング処理を行わ
ず、アニール処理のみ行った場合であって、実施例1と
同様に測定したところ、図3に示されているように、エ
ッチング処理のみ行った場合より移動度は改善され、頻
度のピークでの移動度が1.2cm2/Vsとなり、その範囲は
0.3 〜1.7cm2/Vsとなり、従来の移動度に比して同等か
多少改善されてるものの、めざす所期のものからは、ま
だまだ離れている程度の値となっている。
【0043】
【発明の効果】前述したように、本発明によれば、逆ス
タガード形TFT のような構成において、SiO2からなる絶
縁膜と、その表面をエッチング処理表層とし、その処理
表層上にaーSi;H薄膜をよりよく形成し、ドレイン電極
ならびにソース電極を形成し、当該基板をアニール処理
を施すことにより、成膜条件を最適化し、当該薄膜を成
膜する前後における付加処理による相互作用により、所
期の高移動度化である移動度μの値を3cm2 /Vs前後程
度ないしはそれ以上にする高度化ができ得、LCD、こと
にカラーLCD でも高精細化、高輝度化を、またTFT 部を
小さくすることができるようになし得ることとなり、各
種スイッチング素子として、例えばアクティブマトリッ
クス型液晶ディスプレイに、また電荷移動型素子とし
て、例えばビデオカメラの受像用の固体撮像素子あるい
はコピー用のイメージセンサー等に優れた性能を発現す
る有用な非晶質シリコン薄膜トランジスタとその製法を
提供するものである。
【図面の簡単な説明】
【図1】本発明の非晶質シリコン薄膜トランジスタの一
実施例を示す部分拡大した側断面図である。
【図2】本発明の他の一実施例を示す部分拡大した側断
面図である。
【図3】移動度(cm2/Vs)とその頻度(数)の関係で、
実施例1と各比較例を対比し、その作用効果を示す説明
図である。
【図4】aーSi;H薄膜を成膜する際における、成膜基板
の温度(℃)と移動度(cm2/Vs)の関係を示す説明図で
ある。
【符号の説明】 非晶質シリコン薄膜トランジスタ ’非晶質シリコン薄膜トランジスタ 2 基板 3 SiO2絶縁膜 エッチング処理表層 5 ゲート電極 6 aーSi;H薄膜 7 ドレイン電極 8 ソース電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/336 G02F 1/1368

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項1】基板と、該基板上に形成したゲート電極
    と、SiO2でなる絶縁膜と、水素化非晶質シリコン膜と、
    ソース電極およびドレイン電極とから成る非晶質シリコ
    ン薄膜トランジスタにおいて、少なくともHFを含む混合
    水溶液を用いてエッチング処理を施したSiO2でなる絶縁
    膜のエッチング処理表層を形成して成り、しかも上記薄
    膜トランジスタにアニールを施してなることを特徴とす
    る非晶質シリコン薄膜トランジスタ。
  2. 【請求項2】基板と、該基板上に形成した導電性のゲー
    ト電極と、該ゲート電極および該基板を被覆するSiO2
    なるゲート絶縁膜と、少なくともHFを含む混合水溶液を
    用いてエッチング処理を施したSiO2でなるゲート絶縁膜
    のエッチング処理表層と、該エッチング処理表層面上で
    ゲート電極に対応する領域を被覆する水素化非晶質シリ
    コン膜と、該水素化非晶質シリコン膜と前記ゲート絶縁
    膜表面を覆いかつ該水素化非晶質シリコン膜上の前記ゲ
    ート電極に対応する位置において対向するように設けた
    ソース電極およびドレイン電極とから成り、しかも上記
    薄膜トランジスタにアニールを施してなることを特徴と
    する請求項1記載の非晶質シリコン薄膜トランジスタ。
  3. 【請求項3】 前記少なくともHFを含む混合水溶液が,
    HFとNH4Fとからなる混合水溶液であることを特徴とする
    請求項1乃至2記載の非結晶シリコン薄膜トランジス
    タ。
  4. 【請求項4】前記HFとNH4Fとからなる混合水溶液におけ
    るHFとNH4Fの割合が,10/100 以上15/100 以下である
    ことを特徴とする請求項記載の非晶質シリコン薄膜ト
    ランジスタ。
  5. 【請求項5】 前記アニールを施す温度が、170 ℃以上
    190 ℃以下で成したことを特徴とする請求項1乃至4記
    載の非晶質シリコン薄膜トランジスタ。
  6. 【請求項6】 前記水素化非晶質シリコン膜を成膜する
    際に、100 ℃以上340 ℃以下の基板温度内で成膜したも
    のでなることを特徴とする請求項1乃至5記載の非晶質
    シリコン薄膜トランジスタ。
  7. 【請求項7】基板上にゲート電極を形成し、SiO2でなる
    絶縁膜を成膜し、水素化非晶質シリコン膜を成膜し、ソ
    ース電極およびドレイン電極とを形成する非晶質シリコ
    ン薄膜トランジスタの製法において、少なくともHFを含
    む混合水溶液を用いてエッチング処理を施したSiO2でな
    る絶縁膜のエッチング処理表層を形成し、さらに上記薄
    膜トランジスタにアニーリングをすることを特徴とする
    非晶質シリコン薄膜トランジスタの製法。
  8. 【請求項8】 基板上に導電性のゲート電極を形成し、
    該ゲート電極および該基板を被覆するSiO2でなるゲート
    絶縁膜を成膜し、次いで少なくともHFを含む混合水溶液
    を用いてエッチング処理を施したSiO2でなるゲート絶縁
    膜のエッチング処理表層を形成し、該エッチング処理表
    層面上でゲート電極に対応する領域を被覆する水素化非
    晶質シリコン膜を成膜し、該水素化非晶質シリコン膜と
    前記ゲート絶縁膜表面を覆いかつ該水素化非晶質シリコ
    ン膜上の前記ゲート電極に対応する位置において対向す
    るように設けたソース電極およびドレイン電極を形成し
    た後、さらに上記薄膜トランジスタにアニーリングする
    ことを特徴とする請求項7記載の非晶質シリコン薄膜ト
    ランジスタの製法。
  9. 【請求項9】 前記少なくともHFを含む混合水溶液が,
    HFとNH4Fとからなる混合水溶液であることを特徴とする
    請求項7乃至8記載の非結晶シリコン薄膜トランジスタ
    の製法。
  10. 【請求項10】前記HFとNH4Fとからなる混合水溶液にお
    けるHFとNH4Fの割合が,10/100 以上15/100 以下であ
    ることを特徴とする請求項記載の非晶質シリコン薄膜
    トランジスタの製法。
  11. 【請求項11】 前記アニールを施す温度が、170 ℃以上
    190 ℃以下で成したことを特徴とする請求項7乃至10記
    載の非晶質シリコン薄膜トランジスタの製法。
  12. 【請求項12】 前記水素化非晶質シリコン膜を成膜する
    際に、100 ℃以上340 ℃以下の基板温度内で成膜したこ
    とを特徴とする請求項7乃至11記載の非晶質シリコン薄
    膜トランジスタの製法。
JP5708994A 1994-03-28 1994-03-28 非晶質シリコン薄膜トランジスタ及びその製法 Expired - Lifetime JP3284230B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5708994A JP3284230B2 (ja) 1994-03-28 1994-03-28 非晶質シリコン薄膜トランジスタ及びその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5708994A JP3284230B2 (ja) 1994-03-28 1994-03-28 非晶質シリコン薄膜トランジスタ及びその製法

Publications (2)

Publication Number Publication Date
JPH07273334A JPH07273334A (ja) 1995-10-20
JP3284230B2 true JP3284230B2 (ja) 2002-05-20

Family

ID=13045780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5708994A Expired - Lifetime JP3284230B2 (ja) 1994-03-28 1994-03-28 非晶質シリコン薄膜トランジスタ及びその製法

Country Status (1)

Country Link
JP (1) JP3284230B2 (ja)

Also Published As

Publication number Publication date
JPH07273334A (ja) 1995-10-20

Similar Documents

Publication Publication Date Title
US6017779A (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
JPH06232158A (ja) 薄膜トランジスタ及びその作製方法
JP2001217424A (ja) 薄膜トランジスタおよびそれを用いた液晶表示装置
JPH0563196A (ja) 薄膜半導体装置及びその製造方法並び液晶表示装置
CN107342260B (zh) 一种低温多晶硅tft阵列基板制备方法及阵列基板
JP3440291B2 (ja) 微結晶シリコン薄膜トランジスタ
JP3416723B2 (ja) 非晶質シリコン薄膜トランジスタ及びその製法
US5733793A (en) Process formation of a thin film transistor
JPS63304670A (ja) 薄膜半導体装置の製造方法
JPH0794749A (ja) 薄膜トランジスタの製造方法
JP3284230B2 (ja) 非晶質シリコン薄膜トランジスタ及びその製法
JP3204735B2 (ja) 水素化アモルファスシリコン薄膜トランジスタの製造方法
JP3281431B2 (ja) 薄膜トランジスタ
JP2717233B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP3125931B2 (ja) 半導体作製方法
JP2002299235A (ja) 半導体薄膜形成方法及び薄膜半導体装置
JP2751420B2 (ja) 半導体装置の製造方法
JPH0282578A (ja) 薄膜トランジスタの製造方法
JPH09181324A (ja) 多結晶シリコン薄膜トランジスターの製造方法
JPH0613607A (ja) 多結晶シリコン薄膜トランジスタ
JP3357347B2 (ja) 薄膜トランジスタを有する表示装置の作製方法
JP3707287B2 (ja) 半導体装置の製造方法
JP3357346B2 (ja) 半導体装置の作製方法
JP2535654B2 (ja) 薄膜トランジスタの作製方法
JP2715282B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term