JP3440291B2 - 微結晶シリコン薄膜トランジスタ - Google Patents
微結晶シリコン薄膜トランジスタInfo
- Publication number
- JP3440291B2 JP3440291B2 JP12609295A JP12609295A JP3440291B2 JP 3440291 B2 JP3440291 B2 JP 3440291B2 JP 12609295 A JP12609295 A JP 12609295A JP 12609295 A JP12609295 A JP 12609295A JP 3440291 B2 JP3440291 B2 JP 3440291B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- microcrystalline silicon
- substrate
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021424 microcrystalline silicon Inorganic materials 0.000 title claims description 81
- 239000010409 thin film Substances 0.000 title claims description 78
- 239000010408 film Substances 0.000 claims description 114
- 239000000758 substrate Substances 0.000 claims description 58
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 21
- 239000007864 aqueous solution Substances 0.000 claims description 19
- 239000002344 surface layer Substances 0.000 claims description 19
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 10
- 229910004205 SiNX Inorganic materials 0.000 claims description 3
- 239000013081 microcrystal Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 210000003800 pharynx Anatomy 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 43
- 239000004065 semiconductor Substances 0.000 description 20
- 239000007789 gas Substances 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 description 18
- 238000000034 method Methods 0.000 description 11
- 239000011521 glass Substances 0.000 description 6
- 239000011777 magnesium Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910052749 magnesium Inorganic materials 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 150000003377 silicon compounds Chemical class 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000012895 dilution Substances 0.000 description 3
- 238000010790 dilution Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000005329 float glass Substances 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000010979 pH adjustment Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004050 hot filament vapor deposition Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002681 magnesium compounds Chemical class 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- HUAUNKAZQWMVFY-UHFFFAOYSA-M sodium;oxocalcium;hydroxide Chemical compound [OH-].[Na+].[Ca]=O HUAUNKAZQWMVFY-UHFFFAOYSA-M 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ノンド−プの微結晶シ
リコン層のみで金属電極とオ−ミックコンタクトを得る
ことができ、安全性を高めかつ製造工程を格段に簡素化
することができ、水素化非晶質薄膜トランジスタと同等
かそれ以上の性能を得ることが可能である微結晶シリコ
ン薄膜トランジスタに関する。
リコン層のみで金属電極とオ−ミックコンタクトを得る
ことができ、安全性を高めかつ製造工程を格段に簡素化
することができ、水素化非晶質薄膜トランジスタと同等
かそれ以上の性能を得ることが可能である微結晶シリコ
ン薄膜トランジスタに関する。
【０００２】したがって、その簡便さと安価さならびに
その性能から広く種々の分野に採用される物品に応用が
できる。
その性能から広く種々の分野に採用される物品に応用が
できる。
【０００３】
【従来技術】最近とみに薄膜トランジスタ（以下、TFT
ともいう）が使用されつつあるなか、ｎ+ 型の非晶質シ
リコン膜（以下、ｎ+ ａ−Si膜ともいう）あるいはｎ+
型の微結晶シリコン膜（以下、ｎ+ μｃ−Si膜ともい
う）を半導体膜として用いるTFT が、種々提案されてい
る。
ともいう）が使用されつつあるなか、ｎ+ 型の非晶質シ
リコン膜（以下、ｎ+ ａ−Si膜ともいう）あるいはｎ+
型の微結晶シリコン膜（以下、ｎ+ μｃ−Si膜ともい
う）を半導体膜として用いるTFT が、種々提案されてい
る。
【０００４】例えば、特開昭61-59873号公報には薄膜電
界効果トランジスタおよびその製造方法が記載されてお
り、絶縁性基板上にゲ─トとなる第１の金属層が選択的
に形成され、第１の絶縁層を介して第１の金属層を含む
絶縁性基板上に、第１の半導体層として非晶質シリコン
化合物半導体層、第２の半導体として微結晶シリコン化
合物半導体層の二層が島状に選択形成され、前記二層か
らなる島状の半導体層上で第１の金属層と一部重なり合
うように形成された一対の不純物を含む非単結晶シリコ
ン化合物半導体層をソ−ス・ドレインを除く前記二層か
らなる島状の半導体層上には第２の絶縁層が選択形成さ
れ、前記不純物を含む非単結晶シリコン層よりなるソ−
ス・ドレイン上に第２の金属層よりなるソ−ス・ドレイ
ン配線が形成されているものが開示されている。
界効果トランジスタおよびその製造方法が記載されてお
り、絶縁性基板上にゲ─トとなる第１の金属層が選択的
に形成され、第１の絶縁層を介して第１の金属層を含む
絶縁性基板上に、第１の半導体層として非晶質シリコン
化合物半導体層、第２の半導体として微結晶シリコン化
合物半導体層の二層が島状に選択形成され、前記二層か
らなる島状の半導体層上で第１の金属層と一部重なり合
うように形成された一対の不純物を含む非単結晶シリコ
ン化合物半導体層をソ−ス・ドレインを除く前記二層か
らなる島状の半導体層上には第２の絶縁層が選択形成さ
れ、前記不純物を含む非単結晶シリコン層よりなるソ−
ス・ドレイン上に第２の金属層よりなるソ−ス・ドレイ
ン配線が形成されているものが開示されている。
【０００５】また例えば、特開昭61-65477号公報には半
導体装置が記載されており、薄膜電界効果トランジスタ
の半導体活性領域に非単結晶シリコン化合物半導体を用
いた逆スタガ構造を有し、半導体活性領域とソ−ス・ド
レイン両電極金属との間に、ｎ型またはｐ型の微結晶シ
リコン化合物半導体層を含むオ─ミック接触層を設けた
ものが開示されている。
導体装置が記載されており、薄膜電界効果トランジスタ
の半導体活性領域に非単結晶シリコン化合物半導体を用
いた逆スタガ構造を有し、半導体活性領域とソ−ス・ド
レイン両電極金属との間に、ｎ型またはｐ型の微結晶シ
リコン化合物半導体層を含むオ─ミック接触層を設けた
ものが開示されている。
【０００６】さらに例えば、特開平2-47633 号公報には
マトリックス型液晶表示パネルが記載されており、アモ
ルファスシリコン膜を用いたTFT をアドレス素子として
マトリックス表示を行なうマトリックス型液晶表示パネ
ルにおいて、上記TFT のチヤネル部のアモルフアスシリ
コン膜とソ−ス・ドレイン電極との間のコンタクト層
を、導電率が10°Ｓ／cm以上の微結晶ｎ型半導体膜で形
成するものが開示されている。
マトリックス型液晶表示パネルが記載されており、アモ
ルファスシリコン膜を用いたTFT をアドレス素子として
マトリックス表示を行なうマトリックス型液晶表示パネ
ルにおいて、上記TFT のチヤネル部のアモルフアスシリ
コン膜とソ−ス・ドレイン電極との間のコンタクト層
を、導電率が10°Ｓ／cm以上の微結晶ｎ型半導体膜で形
成するものが開示されている。
【０００７】さらにまた例えば、特開平3-23679 号公報
には光電変換素子が記載されており、ナトリウムイオン
をほとんど含まないガラス、石英、透光性セラミックス
等から成る透光性基板上に、マグネシウムシリサイド
層、真性微結晶シリコン層、及び真性アモルファスシリ
コン層を順次積層し、該真性アモルファスシリコン層上
に、この真性アモルファスシリコン層との接合部がマグ
ネシウム若しくはマグネシウム化合物からなる電極を取
着して成るものが開示されている。
には光電変換素子が記載されており、ナトリウムイオン
をほとんど含まないガラス、石英、透光性セラミックス
等から成る透光性基板上に、マグネシウムシリサイド
層、真性微結晶シリコン層、及び真性アモルファスシリ
コン層を順次積層し、該真性アモルファスシリコン層上
に、この真性アモルファスシリコン層との接合部がマグ
ネシウム若しくはマグネシウム化合物からなる電極を取
着して成るものが開示されている。
【０００８】さらにまた例えば、特開平5-304171号公報
には薄膜トランジスタが記載されており、絶縁性基板
と、この基板上に形成されたゲ−ト電極と、このゲ−ト
電極が形成された基板上にゲ−ト絶縁膜を介して形成さ
れた微結晶シリコンからなる活性層と、この活性層上に
微結晶シリコンよりも低抵抗の非晶質シリコンからなる
オ−ミックコンタクト層を介して形成されたソ−ス・ド
レイン電極と、を備えたものが開示されている。
には薄膜トランジスタが記載されており、絶縁性基板
と、この基板上に形成されたゲ−ト電極と、このゲ−ト
電極が形成された基板上にゲ−ト絶縁膜を介して形成さ
れた微結晶シリコンからなる活性層と、この活性層上に
微結晶シリコンよりも低抵抗の非晶質シリコンからなる
オ−ミックコンタクト層を介して形成されたソ−ス・ド
レイン電極と、を備えたものが開示されている。
【０００９】またさらに、前記したｎ+ 層をなくしてし
まうようなものとしては、例えば特公平5-50865 号公報
に記載されている薄膜トランジスタ素子があり、薄膜ト
ランジスタ及び信号電極を形成したパネル基板上におい
て、薄膜トランジスタのアモルフアスシリコン又はポリ
シリコン半導体層と接続される電極の構成が、マグネシ
ウム、マンガン、ジルコニウムあるいは前記各金属の化
合物を含有し、且つ仕事関数が上記アモルフアスシリコ
ン又はポリシリコン半導体層より小さい第１の電極層
と、該第１の電極層の上に形成される第２の電極層とを
有するものが開示されている。
まうようなものとしては、例えば特公平5-50865 号公報
に記載されている薄膜トランジスタ素子があり、薄膜ト
ランジスタ及び信号電極を形成したパネル基板上におい
て、薄膜トランジスタのアモルフアスシリコン又はポリ
シリコン半導体層と接続される電極の構成が、マグネシ
ウム、マンガン、ジルコニウムあるいは前記各金属の化
合物を含有し、且つ仕事関数が上記アモルフアスシリコ
ン又はポリシリコン半導体層より小さい第１の電極層
と、該第１の電極層の上に形成される第２の電極層とを
有するものが開示されている。
【００１０】
【発明が解決しようとする問題点】上記した例えば特開
昭61ー59873 号公報および特開昭61ー65477 号公報に記
載の薄膜電界効果トランジスタあるいはその製造方法、
特開平2-47633 号公報に記載のマトリツクス型液晶表示
パネル、特開平3-23679 号公報に記載の光電変換素子、
特開平5-304171号公報に記載のTFT 等では、ｎ+ ａ−Si
膜あるいはｎ+ μｃ−Si膜を半導体膜として用いるTFT
であり、ｎ+ 型化のためには例えばシラン系ガスにホス
フィン（PH3）を添加する等、安全性が悪い処理作業を
伴い、必ずしも安全性が高い作業とは言い難く、しかも
製造工程ならびにその設備としても簡素化とすることが
でき難いものである。
昭61ー59873 号公報および特開昭61ー65477 号公報に記
載の薄膜電界効果トランジスタあるいはその製造方法、
特開平2-47633 号公報に記載のマトリツクス型液晶表示
パネル、特開平3-23679 号公報に記載の光電変換素子、
特開平5-304171号公報に記載のTFT 等では、ｎ+ ａ−Si
膜あるいはｎ+ μｃ−Si膜を半導体膜として用いるTFT
であり、ｎ+ 型化のためには例えばシラン系ガスにホス
フィン（PH3）を添加する等、安全性が悪い処理作業を
伴い、必ずしも安全性が高い作業とは言い難く、しかも
製造工程ならびにその設備としても簡素化とすることが
でき難いものである。
【００１１】また例えば特公平5-50865 号公報に記載の
薄膜トランジスタ素子では、ｎ+ 型層がなくオ−ミック
コンタクト層を含まないため電導率が低く、半導体の仕
事関数φs ならびに金属の仕事関数φm とすると、φs
＞φm であることがオ−ミツク接続を得るために必要で
あり、半導体層がａ−Siの場合にはφs ≒4eV であり、
これより小さなφm をもつ金属にする必要があるもので
あって制約を受け、より複雑な金属層とする必要を伴う
ものである。
薄膜トランジスタ素子では、ｎ+ 型層がなくオ−ミック
コンタクト層を含まないため電導率が低く、半導体の仕
事関数φs ならびに金属の仕事関数φm とすると、φs
＞φm であることがオ−ミツク接続を得るために必要で
あり、半導体層がａ−Siの場合にはφs ≒4eV であり、
これより小さなφm をもつ金属にする必要があるもので
あって制約を受け、より複雑な金属層とする必要を伴う
ものである。
【００１２】
【問題点を解決するための手段】本発明は、従来のかか
る問題点に鑑みてなされたものであって、活性層および
コンタクト層に導電率が高い同一のノンド−プの微結晶
シリコン薄膜を用い、ノンド−プの微結晶シリコン薄膜
のみで金属電極とオ−ミックコンタクトが発現する微結
晶シリコン薄膜トランジスタとしたことにより、ｎ+ 型
層をなくし安全性を高めることはもちろん、製造工程な
らびにその設備を大幅に簡素化することができ、しかも
低抵抗を確保できるものであって、従来のａーSi;H TFT
と同等程度かそれ以上の電界効果移動度（例えば、μ＝
約１〜1.2cm2／Vs程度）あるいはしきい値（例えば、Vt
h ＝約０V 程度）と低い値を得ることができる有用な微
結晶シリコン薄膜トランジスタを提供するものである。
る問題点に鑑みてなされたものであって、活性層および
コンタクト層に導電率が高い同一のノンド−プの微結晶
シリコン薄膜を用い、ノンド−プの微結晶シリコン薄膜
のみで金属電極とオ−ミックコンタクトが発現する微結
晶シリコン薄膜トランジスタとしたことにより、ｎ+ 型
層をなくし安全性を高めることはもちろん、製造工程な
らびにその設備を大幅に簡素化することができ、しかも
低抵抗を確保できるものであって、従来のａーSi;H TFT
と同等程度かそれ以上の電界効果移動度（例えば、μ＝
約１〜1.2cm2／Vs程度）あるいはしきい値（例えば、Vt
h ＝約０V 程度）と低い値を得ることができる有用な微
結晶シリコン薄膜トランジスタを提供するものである。
【００１３】すなわち、本発明は、基板と、該基板上に
形成したゲート電極と、絶縁膜と、水素化微結晶シリコ
ン膜と、ソース電極およびドレイン電極とから成る微結
晶シリコン薄膜トランジスタであって、当該ソース電極
およびドレイン電極とノンドープの微結晶シリコン膜と
でオーミックコンタクトを得るよう配設してなる微結晶
シリコン薄膜トランジスタを基本構成とするものであ
る。
形成したゲート電極と、絶縁膜と、水素化微結晶シリコ
ン膜と、ソース電極およびドレイン電極とから成る微結
晶シリコン薄膜トランジスタであって、当該ソース電極
およびドレイン電極とノンドープの微結晶シリコン膜と
でオーミックコンタクトを得るよう配設してなる微結晶
シリコン薄膜トランジスタを基本構成とするものであ
る。
【００１４】本発明は、上記構成の微結晶シリコン薄膜
トランジスタにおいて、前記絶縁膜が、絶縁膜表面を少
なくともHFを含む混合水溶液を用いてエッチング処理を
施したエッチング処理表層薄膜を形成し備えた絶縁膜で
あることを特徴とする微結晶シリコン薄膜トランジス
タ。
トランジスタにおいて、前記絶縁膜が、絶縁膜表面を少
なくともHFを含む混合水溶液を用いてエッチング処理を
施したエッチング処理表層薄膜を形成し備えた絶縁膜で
あることを特徴とする微結晶シリコン薄膜トランジス
タ。
【００１５】また、前記絶縁膜が、SiO2あるいはSiNxで
なる絶縁膜であることを特徴とする上述した微結晶シリ
コン薄膜トランジスタ。また、基板と、前記基板上に形
成した導電性のゲート電極と、前記ゲート電極および前
記基板を被覆するSiO2でなるゲート絶縁膜と、少なくと
もHFを含む混合水溶液を用いてエッチング処理を施した
SiO2でなるゲート絶縁膜のエッチング処理表層薄膜と、
前記エッチング処理表層薄膜面上で前記ゲート電極に対
応する領域を被覆するノンドープの微結晶シリコン膜
と、前記ノンドープの微結晶シリコン膜上の前記ゲート
電極に対応する位置において対向するように設けたソー
ス電極およびドレイン電極とから成ることを特徴とする
上述した微結晶シリコン薄膜トランジスタ。
なる絶縁膜であることを特徴とする上述した微結晶シリ
コン薄膜トランジスタ。また、基板と、前記基板上に形
成した導電性のゲート電極と、前記ゲート電極および前
記基板を被覆するSiO2でなるゲート絶縁膜と、少なくと
もHFを含む混合水溶液を用いてエッチング処理を施した
SiO2でなるゲート絶縁膜のエッチング処理表層薄膜と、
前記エッチング処理表層薄膜面上で前記ゲート電極に対
応する領域を被覆するノンドープの微結晶シリコン膜
と、前記ノンドープの微結晶シリコン膜上の前記ゲート
電極に対応する位置において対向するように設けたソー
ス電極およびドレイン電極とから成ることを特徴とする
上述した微結晶シリコン薄膜トランジスタ。
【００１６】さらに、前記少なくともHFを含む混合水溶
液が，HFとNH4Fとからなる混合水溶液であることを特徴
とする上述した微結晶シリコン薄膜トランジスタ。さら
にまた、前記HFとNH4Fとからなる混合水溶液におけるHF
とNH4Fの割合が，10／100 以上15／100 以下であること
を特徴とする上述した微結晶シリコン薄膜トランジス
タ。
液が，HFとNH4Fとからなる混合水溶液であることを特徴
とする上述した微結晶シリコン薄膜トランジスタ。さら
にまた、前記HFとNH4Fとからなる混合水溶液におけるHF
とNH4Fの割合が，10／100 以上15／100 以下であること
を特徴とする上述した微結晶シリコン薄膜トランジス
タ。
【００１７】さらにまた、前記ノンド−プの微結晶シリ
コン膜を成膜する際に、150 ℃以上340 ℃以下の基板温
度内で成膜したものでなることを特徴とする上述した微
結晶シリコン薄膜トランジスタをそれぞれ提供するもの
である。
コン膜を成膜する際に、150 ℃以上340 ℃以下の基板温
度内で成膜したものでなることを特徴とする上述した微
結晶シリコン薄膜トランジスタをそれぞれ提供するもの
である。
【００１８】ここで、前記基板としては、例えばソーダ
石灰系ガラス、ホウケイ酸系ガラス、無アルカリガラス
等のガラス基板、または表面を絶縁膜化したフロートガ
ラス基板、あるいは石英基板、Siウエハー等であり、経
済的にはソーダ石灰系ガラス基板、またガラス中のアル
カリ成分が例えば前記高精細化、高輝度化を達成するた
めに阻害となるようなことが懸念される高性能品用の際
には無アルカリガラス基板あるいは石英基板、両者の中
間でホウケイ酸系ガラス基板や表面を絶縁膜化したフロ
ートガラス基板、導電性でもよい際にはSiウエハーがそ
れぞれ用いられる等、適宜最適な基板を選択し用いるも
のである。
石灰系ガラス、ホウケイ酸系ガラス、無アルカリガラス
等のガラス基板、または表面を絶縁膜化したフロートガ
ラス基板、あるいは石英基板、Siウエハー等であり、経
済的にはソーダ石灰系ガラス基板、またガラス中のアル
カリ成分が例えば前記高精細化、高輝度化を達成するた
めに阻害となるようなことが懸念される高性能品用の際
には無アルカリガラス基板あるいは石英基板、両者の中
間でホウケイ酸系ガラス基板や表面を絶縁膜化したフロ
ートガラス基板、導電性でもよい際にはSiウエハーがそ
れぞれ用いられる等、適宜最適な基板を選択し用いるも
のである。
【００１９】また、前記ゲート電極としては、Al、Cr、
Mo、Ta、Zr、Mg、Mn、Ti、Ni等の金属膜およびこれらの
合金膜あるいは積層膜を蒸着等の手段で形成し、またド
レイン電極とソース電極としては、Al、Cr、Ti、Mo、Z
r、Mg、Mn、Ta等の金属膜およびこれらの合金膜あるい
は積層膜を、例えばステンレス製マスクを用いて蒸着等
の手段で形成する。厚みとしては約10nm程度以上400nm
程度以下、好ましくは約50nm程度以上300nm 程度以下で
あり、形状または大きさは適宜その都度選択採用できる
ものである。
Mo、Ta、Zr、Mg、Mn、Ti、Ni等の金属膜およびこれらの
合金膜あるいは積層膜を蒸着等の手段で形成し、またド
レイン電極とソース電極としては、Al、Cr、Ti、Mo、Z
r、Mg、Mn、Ta等の金属膜およびこれらの合金膜あるい
は積層膜を、例えばステンレス製マスクを用いて蒸着等
の手段で形成する。厚みとしては約10nm程度以上400nm
程度以下、好ましくは約50nm程度以上300nm 程度以下で
あり、形状または大きさは適宜その都度選択採用できる
ものである。
【００２０】さらにまた、前記ノンド−プの微結晶シリ
コン膜（μc ーSi;H膜）については、トライオ−ド法も
しくはダイオ−ド法によって成膜することができ、なか
でもトライオ−ド法が好ましい。その際RF-PECVD法によ
る成膜条件、すなわち低速成膜、低圧力、ベーキング温
度、高到達真空度、SiH4流量、成膜温度等による最適化
とすることが肝心であり、例えば成膜時の圧力としては
約30〜100mTorr程度、好ましくは約40〜70mTorr 程度で
あり、RFパワーとしては約５〜20ｗ程度、好ましくは８
〜15ｗ程度で、成膜基板の最適温度としては約150 〜34
0 ℃、好ましくは約200 〜300 ℃程度、SiH4ガスとH2ガ
スの比としては約1:14〜1:70sccm程度、好ましくは約1:
30乃至1:55sccm程度の流量、成膜速度としては約0.05〜
0.7 Å／秒程度、好ましくは約0.08〜0.3 Å／秒程度で
あり、これらを適宜最適な条件になるよう選択採用する
ようにする。ノンド−プであるμc ーSi；H 薄膜の膜厚
としては、高移動度化に繋げるため約10nm程度以上400n
m 程度以下、しきい値Vthを考慮しかつより安定かつ確
実とするために、好ましくは約30nm程度以上350nm程度
以下である。
コン膜（μc ーSi;H膜）については、トライオ−ド法も
しくはダイオ−ド法によって成膜することができ、なか
でもトライオ−ド法が好ましい。その際RF-PECVD法によ
る成膜条件、すなわち低速成膜、低圧力、ベーキング温
度、高到達真空度、SiH4流量、成膜温度等による最適化
とすることが肝心であり、例えば成膜時の圧力としては
約30〜100mTorr程度、好ましくは約40〜70mTorr 程度で
あり、RFパワーとしては約５〜20ｗ程度、好ましくは８
〜15ｗ程度で、成膜基板の最適温度としては約150 〜34
0 ℃、好ましくは約200 〜300 ℃程度、SiH4ガスとH2ガ
スの比としては約1:14〜1:70sccm程度、好ましくは約1:
30乃至1:55sccm程度の流量、成膜速度としては約0.05〜
0.7 Å／秒程度、好ましくは約0.08〜0.3 Å／秒程度で
あり、これらを適宜最適な条件になるよう選択採用する
ようにする。ノンド−プであるμc ーSi；H 薄膜の膜厚
としては、高移動度化に繋げるため約10nm程度以上400n
m 程度以下、しきい値Vthを考慮しかつより安定かつ確
実とするために、好ましくは約30nm程度以上350nm程度
以下である。
【００２１】さらにまた、前記ノンド−プの微結晶シリ
コン膜を成膜する際における基板温度が150 ℃以上340
℃以下となるようにしたのは、μc −Si;H薄膜をよりよ
く形成する際の基板温度が150 ℃以上340 ℃以下となる
範囲にあり、例えばそれにより得られた移動度μが1.0
〜1.2cm2／Vs程度となり、高移動度化に繋がり、しきい
値Vth が0V程度となり、ａ−Si;H TFTに比して同等かそ
れ以上の性能を示すようになるからである。ことに基板
の温度としては約200 〜300 ℃程度が好ましいものであ
る。
コン膜を成膜する際における基板温度が150 ℃以上340
℃以下となるようにしたのは、μc −Si;H薄膜をよりよ
く形成する際の基板温度が150 ℃以上340 ℃以下となる
範囲にあり、例えばそれにより得られた移動度μが1.0
〜1.2cm2／Vs程度となり、高移動度化に繋がり、しきい
値Vth が0V程度となり、ａ−Si;H TFTに比して同等かそ
れ以上の性能を示すようになるからである。ことに基板
の温度としては約200 〜300 ℃程度が好ましいものであ
る。
【００２２】さらにまた、上記希釈ガスとしてはH2ガス
が好ましいものであるが、他に例えばアルゴンガス、キ
セノンガス等が挙げられる。また上記シラン系ガスとし
てはSiH4ガスが好ましいものであるが、他に例えばジシ
ランガス、塩素系シランガス等が挙げられる。さらにシ
ラン系ガスに対する希釈ガスの希釈量としては14乃至70
倍程度であって、14倍未満では微結晶の発現が次第にみ
られ難くなり、70倍を超えると次第に成膜速度が遅くな
り、膜成長が悪化することとなる。好ましい希釈量とし
ては約30乃至55倍程度である。またさらに成膜法として
は他にスパッタリング法、熱CVD 法、触媒CVD 法等が挙
げられる。
が好ましいものであるが、他に例えばアルゴンガス、キ
セノンガス等が挙げられる。また上記シラン系ガスとし
てはSiH4ガスが好ましいものであるが、他に例えばジシ
ランガス、塩素系シランガス等が挙げられる。さらにシ
ラン系ガスに対する希釈ガスの希釈量としては14乃至70
倍程度であって、14倍未満では微結晶の発現が次第にみ
られ難くなり、70倍を超えると次第に成膜速度が遅くな
り、膜成長が悪化することとなる。好ましい希釈量とし
ては約30乃至55倍程度である。またさらに成膜法として
は他にスパッタリング法、熱CVD 法、触媒CVD 法等が挙
げられる。
【００２３】さらにまた、前記絶縁膜は、例えばSiO2、
SiNx、Ta2O5 等からなる膜が挙げられる。なかでもSiO2
からなる絶縁膜は、SiO2からなる熱酸化膜とSiO2からな
るCVD 膜があり、熱酸化膜としては約400 〜1200℃の高
温酸化炉に例えば基板を入れ、Siガスと高純度な酸素
（O2）を吹き込みドライ酸化するものであり、またCVD
膜としてはSiH4ガスとN2O を主原料とし、プラズマCVD
によって得られるものである。厚みとしては約 5〜500n
m 程度でその成分や組成または他の膜との組合せ等さら
に絶縁性能の必要程度に応じて適宜選択し、好ましくは
約 100〜400nm 程度、より好ましくは約 140〜300nm 程
度である。
SiNx、Ta2O5 等からなる膜が挙げられる。なかでもSiO2
からなる絶縁膜は、SiO2からなる熱酸化膜とSiO2からな
るCVD 膜があり、熱酸化膜としては約400 〜1200℃の高
温酸化炉に例えば基板を入れ、Siガスと高純度な酸素
（O2）を吹き込みドライ酸化するものであり、またCVD
膜としてはSiH4ガスとN2O を主原料とし、プラズマCVD
によって得られるものである。厚みとしては約 5〜500n
m 程度でその成分や組成または他の膜との組合せ等さら
に絶縁性能の必要程度に応じて適宜選択し、好ましくは
約 100〜400nm 程度、より好ましくは約 140〜300nm 程
度である。
【００２４】さらにまた、前記少なくともHFを含む混合
水溶液を用い、SiO2等からなる絶縁膜にエッチング処理
表層を形成することとしたのは、表面の汚れ、表層の不
純物を取り除くことはもちろん、例えば表面表層がSiリ
ッチとなること、さらにH2のターミネーション的挙動等
が発現するからであり、SiO2等からなる絶縁膜とμc−S
i;H薄膜の界面に特異な層ができ、高移動度化に何らか
の作用効果を及ぼすこととなる。該表層の厚みとしては
約１nm以上30nm以下程度、好ましくは約２nm以上20nm以
下である。
水溶液を用い、SiO2等からなる絶縁膜にエッチング処理
表層を形成することとしたのは、表面の汚れ、表層の不
純物を取り除くことはもちろん、例えば表面表層がSiリ
ッチとなること、さらにH2のターミネーション的挙動等
が発現するからであり、SiO2等からなる絶縁膜とμc−S
i;H薄膜の界面に特異な層ができ、高移動度化に何らか
の作用効果を及ぼすこととなる。該表層の厚みとしては
約１nm以上30nm以下程度、好ましくは約２nm以上20nm以
下である。
【００２５】さらにまた、前記少なくともHFを含む混合
水溶液がHFとNH4Fとからなる混合水溶液であることとし
たのは、HFの濃度としては淡過ぎると効果がないことは
もちろんであるが数％以下程度であることがよく、これ
にNH4Fを用いることとしたのは、pH調整に適し、混合水
溶液としてSiO2膜等のエッチングの程度の調整がし易く
好ましいものである。
水溶液がHFとNH4Fとからなる混合水溶液であることとし
たのは、HFの濃度としては淡過ぎると効果がないことは
もちろんであるが数％以下程度であることがよく、これ
にNH4Fを用いることとしたのは、pH調整に適し、混合水
溶液としてSiO2膜等のエッチングの程度の調整がし易く
好ましいものである。
【００２６】さらにまた、混合水溶液におけるHFとNH4F
の割合を10／100 以上15／100 以下とすることとしたの
は、該範囲外になると、HFの濃度およびNH4FのpH調整の
制御がより難しなり、不安定さが出てくることとなっ
て、高移動度化に寄与し難くなってくるからである。好
ましくは11／100 以上13／100 以下程度である。
の割合を10／100 以上15／100 以下とすることとしたの
は、該範囲外になると、HFの濃度およびNH4FのpH調整の
制御がより難しなり、不安定さが出てくることとなっ
て、高移動度化に寄与し難くなってくるからである。好
ましくは11／100 以上13／100 以下程度である。
【００２７】なお、必ずしも必要がないが場合によって
は当該基板にアニールを施してもよいものであり、例え
ば蒸着直後のAlの金属膜とμc-Si;H薄膜の半導体の間は
良好なコンタクトが充分取れ（整流性がない）、オーミ
ックコンタクトを得ることにより、電気的に円滑な接続
が行われ所定の素子特性が得られることとなり、さらに
前記エッチング処理表層をも影響を及ぼすこととなるよ
うになって相乗効果をもたらす。なおまた、アニールを
施す温度としては170 ℃以上190 ℃以下であり、例えば
170 ℃未満では高移動度化に寄与する程度が薄らぎ、ま
た例えば190 ℃を超えると他の膜に悪影響を及ぼすよう
になるとともに高移動度化にも効果が期待するほどでは
なくなるからである。
は当該基板にアニールを施してもよいものであり、例え
ば蒸着直後のAlの金属膜とμc-Si;H薄膜の半導体の間は
良好なコンタクトが充分取れ（整流性がない）、オーミ
ックコンタクトを得ることにより、電気的に円滑な接続
が行われ所定の素子特性が得られることとなり、さらに
前記エッチング処理表層をも影響を及ぼすこととなるよ
うになって相乗効果をもたらす。なおまた、アニールを
施す温度としては170 ℃以上190 ℃以下であり、例えば
170 ℃未満では高移動度化に寄与する程度が薄らぎ、ま
た例えば190 ℃を超えると他の膜に悪影響を及ぼすよう
になるとともに高移動度化にも効果が期待するほどでは
なくなるからである。
【００２８】
【作用】前述したように、本発明の微結晶シリコン薄膜
トランジスタによれば、逆スタガー型TFT のような構成
とするなかで、基板上の絶縁膜と、該絶縁膜の上に直接
または場合によっては絶縁膜の表面をエッチング処理表
層とし、その処理表層上に例えばプラズマCVD （以下PE
CVD ともいう）法によるμc-Si;H薄膜をよりよく形成
し、ドレイン電極ならびにソース電極を形成したことに
より、その製造工程ならびにその設備を格段に簡素化で
き、しかもその作業の安全性を高めることができ、ノン
ド−プであるμc −Si;H薄膜の成膜条件を最適化し得
て、ＰやＢ成分など電気的に活性な不純物を意図的に添
加しない電導率が高いノンド−プであるμc −Si;H薄膜
を安定して他の各膜層とバランスよくでき、ａ−Si;H T
FTと同等かそれ以上の性能を有するものとなる有用な微
結晶シリコン薄膜トランジスタとなし得、例えばLCD 、
ことにカラーLCD でも高精細化、高輝度化を、また最大
の課題としてのTFT 部を小さくすることができる可能性
を高めることとなり、各種スイッチング素子として、例
えばアクティブマトリックス型液晶ディスプレイに、ま
た電荷移動型素子として、例えばビデオカメラの受像用
の固体撮像素子あるいはコピー用のイメージセンサー等
に優れた性能を発現する微結晶シリコン薄膜トランジス
タを安価に提供することができるものである。
トランジスタによれば、逆スタガー型TFT のような構成
とするなかで、基板上の絶縁膜と、該絶縁膜の上に直接
または場合によっては絶縁膜の表面をエッチング処理表
層とし、その処理表層上に例えばプラズマCVD （以下PE
CVD ともいう）法によるμc-Si;H薄膜をよりよく形成
し、ドレイン電極ならびにソース電極を形成したことに
より、その製造工程ならびにその設備を格段に簡素化で
き、しかもその作業の安全性を高めることができ、ノン
ド−プであるμc −Si;H薄膜の成膜条件を最適化し得
て、ＰやＢ成分など電気的に活性な不純物を意図的に添
加しない電導率が高いノンド−プであるμc −Si;H薄膜
を安定して他の各膜層とバランスよくでき、ａ−Si;H T
FTと同等かそれ以上の性能を有するものとなる有用な微
結晶シリコン薄膜トランジスタとなし得、例えばLCD 、
ことにカラーLCD でも高精細化、高輝度化を、また最大
の課題としてのTFT 部を小さくすることができる可能性
を高めることとなり、各種スイッチング素子として、例
えばアクティブマトリックス型液晶ディスプレイに、ま
た電荷移動型素子として、例えばビデオカメラの受像用
の固体撮像素子あるいはコピー用のイメージセンサー等
に優れた性能を発現する微結晶シリコン薄膜トランジス
タを安価に提供することができるものである。
【００２９】
【実施例】以下、実施例により本発明を具体的に説明す
る。ただし本発明は係る実施例に限定されるものではな
い。
る。ただし本発明は係る実施例に限定されるものではな
い。
【００３０】図１は、本発明の微結晶シリコン薄膜トラ
ンジスタの一実施例を示す部分拡大した側断面図であ
り、微結晶シリコン薄膜トランジスタ１は、基板２と、
該基板上にゲート電極５を形成し、また絶縁膜３を成膜
し、該絶縁膜表面上にノンド−プであるμc −Si;H薄膜
４を成膜し、ソース電極７およびドレイン電極６とを形
成して成る。
ンジスタの一実施例を示す部分拡大した側断面図であ
り、微結晶シリコン薄膜トランジスタ１は、基板２と、
該基板上にゲート電極５を形成し、また絶縁膜３を成膜
し、該絶縁膜表面上にノンド−プであるμc −Si;H薄膜
４を成膜し、ソース電極７およびドレイン電極６とを形
成して成る。
【００３１】図２は、絶縁膜の表面にエッチング処理表
層を備えた本発明の微結晶シリコン薄膜トランジスタの
一実施例を示す部分拡大した側断面図であり、微結晶シ
リコン薄膜トランジスタ１' は、基板２と、該基板上に
ゲート電極５を形成し、またSiO2絶縁膜３' を成膜し、
該絶縁膜の表面にエッチング処理表層８を施し、該表層
上にノンド−プであるμc −Si;H薄膜４を成膜し、ソー
ス電極７およびドレイン電極６とを形成して成る。
層を備えた本発明の微結晶シリコン薄膜トランジスタの
一実施例を示す部分拡大した側断面図であり、微結晶シ
リコン薄膜トランジスタ１' は、基板２と、該基板上に
ゲート電極５を形成し、またSiO2絶縁膜３' を成膜し、
該絶縁膜の表面にエッチング処理表層８を施し、該表層
上にノンド−プであるμc −Si;H薄膜４を成膜し、ソー
ス電極７およびドレイン電極６とを形成して成る。
【００３２】図３は、本発明の他の一実施例を示す部分
拡大した側断面図であり、微結晶シリコン薄膜トランジ
スタ１''は、基板２と、該基板上に形成したゲート電極
５と、該ゲート電極および該基板を被覆するSiO2絶縁膜
３' と、該絶縁膜のエッチング処理表層８と、該表層上
でゲート電極に対応し係わるような領域を被覆するノン
ド−プであるμc −Si;H薄膜４と、該μc −Si;H薄膜と
前記ゲート絶縁膜表面を覆いかつ該μc −Si;H薄膜上の
前記ゲート電極に対応する頭上位置で対向するように設
けたソース電極７およびドレイン電極６とから成る。
拡大した側断面図であり、微結晶シリコン薄膜トランジ
スタ１''は、基板２と、該基板上に形成したゲート電極
５と、該ゲート電極および該基板を被覆するSiO2絶縁膜
３' と、該絶縁膜のエッチング処理表層８と、該表層上
でゲート電極に対応し係わるような領域を被覆するノン
ド−プであるμc −Si;H薄膜４と、該μc −Si;H薄膜と
前記ゲート絶縁膜表面を覆いかつ該μc −Si;H薄膜上の
前記ゲート電極に対応する頭上位置で対向するように設
けたソース電極７およびドレイン電極６とから成る。
【００３３】実施例１
先ず基板２として大きさ約６cm2 程度のSiウエハーを用
い、約1000℃前後（通常800 ℃以上1200℃以下程度の範
囲）の高温酸化炉に上記Siウエハーを入れ、Siガスと高
純度酸素（O2）ガスを送り込み、ドライ酸化により熱酸
化膜であるSiO2膜を約150nm 程度の膜厚でなる図１の絶
縁膜３として基板上に形成した。
い、約1000℃前後（通常800 ℃以上1200℃以下程度の範
囲）の高温酸化炉に上記Siウエハーを入れ、Siガスと高
純度酸素（O2）ガスを送り込み、ドライ酸化により熱酸
化膜であるSiO2膜を約150nm 程度の膜厚でなる図１の絶
縁膜３として基板上に形成した。
【００３４】次いで、RF-PECVD法により、該基板をベー
キング（焼き出し）温度を約400 ℃程度にし、かつター
ボポンプで真空排気し到達真空度を0.2 〜1.0 ｘ10-7To
rr程度にてクリーン化（例えば、Nd＜1014〜1015cm-3の
オーダーの欠陥密度）した後、成膜室内の成膜時の圧力
を約50mTorr 程度でかつRFパワーを10ｗで、成膜基板の
温度を約250 ℃にて、SiH4ガス：H2ガスを約1:49sccm程
度流し、D.C.バイアス電圧約-50V程度掛け、成膜速度と
して約0.1 Å／秒程度でもって成膜し、約50nm程度の膜
厚でなる図１のノンド−プであるμc −Si；H 薄膜４を
成膜した。なお、得られたノンド−プであるμc −Si；
H 薄膜のSi結晶粒径は多結晶質とは異なり約20nm程度と
微細であった。
キング（焼き出し）温度を約400 ℃程度にし、かつター
ボポンプで真空排気し到達真空度を0.2 〜1.0 ｘ10-7To
rr程度にてクリーン化（例えば、Nd＜1014〜1015cm-3の
オーダーの欠陥密度）した後、成膜室内の成膜時の圧力
を約50mTorr 程度でかつRFパワーを10ｗで、成膜基板の
温度を約250 ℃にて、SiH4ガス：H2ガスを約1:49sccm程
度流し、D.C.バイアス電圧約-50V程度掛け、成膜速度と
して約0.1 Å／秒程度でもって成膜し、約50nm程度の膜
厚でなる図１のノンド−プであるμc −Si；H 薄膜４を
成膜した。なお、得られたノンド−プであるμc −Si；
H 薄膜のSi結晶粒径は多結晶質とは異なり約20nm程度と
微細であった。
【００３５】次に、冷却して取り出し、蒸着器に基板２
をセットし、基板上にゲート電極５として約150nm 程度
のAlの金属膜を、またノンド−プであるμc −Si；H 薄
膜上にソース電極７ならびにドレイン電極６として当該
電極用ステンレス製マスクを用い、約200nm 程度のAl
（あるいはMg）の金属膜を蒸着し形成し、図１に示すよ
うな微結晶シリコン薄膜トランジスタ１を得た。
をセットし、基板上にゲート電極５として約150nm 程度
のAlの金属膜を、またノンド−プであるμc −Si；H 薄
膜上にソース電極７ならびにドレイン電極６として当該
電極用ステンレス製マスクを用い、約200nm 程度のAl
（あるいはMg）の金属膜を蒸着し形成し、図１に示すよ
うな微結晶シリコン薄膜トランジスタ１を得た。
【００３６】得られた微結晶シリコン薄膜トランジスタ
１の複数について、半導体パラメータアナライザー（横
河ヒューレットパッカード社製）を用いて移動度μ（cm
2 ／Vs）を測定し、またさらにしきい値Vth(V)を求めた
ところ、移動度μが約1.0 〜1.2cm2／Vs程度であり、ま
たしきい値Vth が約０V 程度であり、ａ−Si；H TFTと
同等かそれ以上の性能を示すものとなり、めざす所期の
性能を充分発揮する微結晶シリコン薄膜トランジスタを
得ることができた。
１の複数について、半導体パラメータアナライザー（横
河ヒューレットパッカード社製）を用いて移動度μ（cm
2 ／Vs）を測定し、またさらにしきい値Vth(V)を求めた
ところ、移動度μが約1.0 〜1.2cm2／Vs程度であり、ま
たしきい値Vth が約０V 程度であり、ａ−Si；H TFTと
同等かそれ以上の性能を示すものとなり、めざす所期の
性能を充分発揮する微結晶シリコン薄膜トランジスタを
得ることができた。
【００３７】実施例２
実施例１と同様にして、基板２上に約150nm 程度の膜厚
のSiO2膜でなる図２の絶縁膜３’を形成した。
のSiO2膜でなる図２の絶縁膜３’を形成した。
【００３８】次いで、まずHFの50％水溶液とNH4Fの40％
水溶液を約12／100 程度の割合で混合水溶液とし、上記
したSiO2からなる絶縁膜３’付き基板２を常温の該混合
水溶液中に約10秒程度浸漬することでエッチング処理を
当該SiO2からなる絶縁膜３’の表面に施し、素早く取り
出し、純水にて洗浄し、その後エタノールで脱水処理を
行った後、当該基板を乾燥し、エッチング処理を施した
SiO2からなる絶縁膜３’のエッチング処理表層８を約１
nm以上20nm以下程度の範囲内になるよう処理した。
水溶液を約12／100 程度の割合で混合水溶液とし、上記
したSiO2からなる絶縁膜３’付き基板２を常温の該混合
水溶液中に約10秒程度浸漬することでエッチング処理を
当該SiO2からなる絶縁膜３’の表面に施し、素早く取り
出し、純水にて洗浄し、その後エタノールで脱水処理を
行った後、当該基板を乾燥し、エッチング処理を施した
SiO2からなる絶縁膜３’のエッチング処理表層８を約１
nm以上20nm以下程度の範囲内になるよう処理した。
【００３９】続いて、実施例１と同様にして、約300nm
程度の膜厚のノンド−プであるμc−Si；H 薄膜を成膜
した後、基板上にゲート電極として約150nm 程度のAlの
金属膜を、またノンド−プのμc −Si；H 薄膜上にソー
ス電極ならびにドレイン電極として当該電極用ステンレ
ス製マスクを用い、約200nm 程度のAlの金属膜を蒸着し
形成し、図２に示すような微結晶シリコン薄膜トランジ
スタ１’を得た。
程度の膜厚のノンド−プであるμc−Si；H 薄膜を成膜
した後、基板上にゲート電極として約150nm 程度のAlの
金属膜を、またノンド−プのμc −Si；H 薄膜上にソー
ス電極ならびにドレイン電極として当該電極用ステンレ
ス製マスクを用い、約200nm 程度のAlの金属膜を蒸着し
形成し、図２に示すような微結晶シリコン薄膜トランジ
スタ１’を得た。
【００４０】得られた微結晶シリコン薄膜トランジスタ
１’の複数について、実施例１と同様にして移動度μ
（cm2 ／Vs）を測定し、しきい値Vth を求めた結果、エ
ッチングによる界面のクリ─ン化（不純物等を取り除
く）等をすることができ、実施例１と同様な性能をより
バラツキが小さく安定性に優れて再現性よく得ることが
できた。
１’の複数について、実施例１と同様にして移動度μ
（cm2 ／Vs）を測定し、しきい値Vth を求めた結果、エ
ッチングによる界面のクリ─ン化（不純物等を取り除
く）等をすることができ、実施例１と同様な性能をより
バラツキが小さく安定性に優れて再現性よく得ることが
できた。
【００４１】実施例３
実施例２と同様にし、基板２と、該基板上に形成したゲ
ート電極５と、該ゲート電極および該基板を被覆するSi
O2絶縁膜３' と、該絶縁膜のエッチング処理表層８と、
該表層上でゲート電極に対応し係わるような領域を被覆
するノンド−プであるμc −Si;H薄膜４と、該ノンド−
プのμc −Si;H薄膜と前記ゲート絶縁膜表面を覆いかつ
該ノンド−プのμc −Si;H薄膜上の前記ゲート電極に対
応する頭上位置で対向するように設けたソース電極７お
よびドレイン電極６とから成る微結晶シリコン薄膜トラ
ンジスタ１''とした。 得られた微結晶シリコン薄膜ト
ランジスタ１''の複数について、実施例１と同様にして
移動度μ（cm2 ／Vs）を測定し、しきい値Vth を求めた
結果、上記実施例２と同様に、めざす所期の性能を発揮
する微結晶シリコン薄膜トランジスタ１''を得ることが
できた。
ート電極５と、該ゲート電極および該基板を被覆するSi
O2絶縁膜３' と、該絶縁膜のエッチング処理表層８と、
該表層上でゲート電極に対応し係わるような領域を被覆
するノンド−プであるμc −Si;H薄膜４と、該ノンド−
プのμc −Si;H薄膜と前記ゲート絶縁膜表面を覆いかつ
該ノンド−プのμc −Si;H薄膜上の前記ゲート電極に対
応する頭上位置で対向するように設けたソース電極７お
よびドレイン電極６とから成る微結晶シリコン薄膜トラ
ンジスタ１''とした。 得られた微結晶シリコン薄膜ト
ランジスタ１''の複数について、実施例１と同様にして
移動度μ（cm2 ／Vs）を測定し、しきい値Vth を求めた
結果、上記実施例２と同様に、めざす所期の性能を発揮
する微結晶シリコン薄膜トランジスタ１''を得ることが
できた。
【００４２】なお、上記実施例では逆スタガ−型TFT の
場合について述べたが、本発明は該逆スタガ−型TFT の
みならずコプレ−ナ型などのTFT の場合についても適用
できること、ならびに本発明の要旨を逸脱しない範囲で
種々変形して実施できることは言うまでもない。
場合について述べたが、本発明は該逆スタガ−型TFT の
みならずコプレ−ナ型などのTFT の場合についても適用
できること、ならびに本発明の要旨を逸脱しない範囲で
種々変形して実施できることは言うまでもない。
【００４３】
【発明の効果】前述したように、本発明によれば、逆ス
タガー型TFT のような構成において、絶縁膜と、該膜の
表面上にノンド−プであるμc −Si;H薄膜をよりよく形
成し、ドレイン電極ならびにソース電極を形成したこと
により、該ノンド−プのμc −Si;H薄膜のみを用いて該
ノンド−プのμc −Si;H薄膜と金属膜でオ─ミックコン
タクトをもたらし、製造工程ならびにその設備の格段の
簡素化でａ−Si；H TFTと同等かそれ以上の性能を示す
ものとなし得、LCD 、ことにカラーLCD でも高精細化、
高輝度化を、またTFT 部を小さくすることができるよう
になし得ることとなり、各種スイッチング素子として、
例えばアクティブマトリックス型液晶ディスプレイに、
また電荷移動型素子として、例えばビデオカメラの受像
用の固体撮像素子あるいはコピー用のイメージセンサー
等に優れた性能を発現する有用な微結晶シリコン薄膜ト
ランジスタを提供するものである。
タガー型TFT のような構成において、絶縁膜と、該膜の
表面上にノンド−プであるμc −Si;H薄膜をよりよく形
成し、ドレイン電極ならびにソース電極を形成したこと
により、該ノンド−プのμc −Si;H薄膜のみを用いて該
ノンド−プのμc −Si;H薄膜と金属膜でオ─ミックコン
タクトをもたらし、製造工程ならびにその設備の格段の
簡素化でａ−Si；H TFTと同等かそれ以上の性能を示す
ものとなし得、LCD 、ことにカラーLCD でも高精細化、
高輝度化を、またTFT 部を小さくすることができるよう
になし得ることとなり、各種スイッチング素子として、
例えばアクティブマトリックス型液晶ディスプレイに、
また電荷移動型素子として、例えばビデオカメラの受像
用の固体撮像素子あるいはコピー用のイメージセンサー
等に優れた性能を発現する有用な微結晶シリコン薄膜ト
ランジスタを提供するものである。
【図１】本発明の微結晶シリコン薄膜トランジスタの一
実施例を示す部分拡大した側断面図である。
実施例を示す部分拡大した側断面図である。
【図２】絶縁膜にエッチング処理表層を備えた本発明の
一実施例を示す部分拡大した側断面図である。
一実施例を示す部分拡大した側断面図である。
【図３】本発明の他の一実施例を示す部分拡大した側断
面図である。
面図である。
【符号の説明】１
微結晶シリコン薄膜トランジスタ１
’微結晶シリコン薄膜トランジスタ１
''微結晶シリコン薄膜トランジスタ
２ 基板
３ 絶縁膜
３’SiO2絶縁膜
４ μｃーSi;H薄膜
５ ゲート電極
６ ドレイン電極
７ ソース電極
８ エッチング処理表層
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭59−141271（ＪＰ，Ａ)
特開 平６−196701（ＪＰ，Ａ)
特開 平７−273334（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/786
H01L 21/336
G02F 1/1368
Claims (6)
- 【請求項１】 基板と、前記基板上に形成したゲート電
極と、絶縁膜と、ノンドープの微結晶シリコン膜と、ソ
ース電極およびドレイン電極とから成る微結晶シリコン
薄膜トランジスタであって、前記絶縁膜が、前記絶縁膜
表面を少なくともHFを含む混合水溶液を用いてエッチン
グ処理を施したエッチング処理表面層膜を形成し備えた
絶縁膜であると共に、前記ソース電極およびドレイン電
極と前記ノンド−プの微結晶シリコン膜とでオーミック
コンタクトを得るよう配設してなることを特徴とする微
結晶シリコン薄膜トランジスタ。 - 【請求項２】 前記絶縁膜が、SiO2あるいはSiNxでなる
絶縁膜であることを特徴とする請求項１記載の微結晶シ
リコン薄膜トランジスタ。 - 【請求項３】 基板と、前記基板上に形成した導電性の
ゲート電極と、前記ゲート電極および前記基板を被覆す
るSiO2でなるゲート絶縁膜と、少なくともHFを含む混合
水溶液を用いてエッチング処理を施したSiO2でなるゲー
ト絶縁膜のエッチング処理表層薄膜と、前記エッチング
処理表層薄膜面上で前記ゲート電極に対応する領域を被
覆するノンドープの微結晶シリコン膜と、前記ノンド−
プの微結晶シリコン膜上の前記ゲート電極に対応する位
置において対向するように設けたソース電極およびドレ
イン電極とから成ることを特徴とする請求項１又は２記
載の微結晶シリコン薄膜トランジスタ。 - 【請求項４】 前記少なくともHFを含む混合水溶液が，
HFとNH4Fとからなる混合水溶液であることを特徴とする
請求項１乃至３のいずれかに記載の微結晶シリコン薄膜
トランジスタ。 - 【請求項５】 前記HFとNH4Fとからなる混合水溶液にお
けるHFとNH4Fの割合が，10／100 以上15／100 以下であ
ることを特徴とする請求項４記載の微結晶シリコン薄膜
トランジスタ。 - 【請求項６】 前記ノンドープの微結晶シリコン膜を成
膜する際に、150 ℃以上340 ℃以下の基板温度内で成膜
したものでなることを特徴とする請求項１乃至５のいず
れかに記載の微結晶シリコン薄膜トランジスタ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12609295A JP3440291B2 (ja) | 1995-05-25 | 1995-05-25 | 微結晶シリコン薄膜トランジスタ |
| US08/653,566 US5808316A (en) | 1995-05-25 | 1996-05-24 | Microcrystal silicon thin film transistor |
| EP96108338A EP0744775A3 (en) | 1995-05-25 | 1996-05-24 | Microcrystal silicon thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12609295A JP3440291B2 (ja) | 1995-05-25 | 1995-05-25 | 微結晶シリコン薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08321618A JPH08321618A (ja) | 1996-12-03 |
| JP3440291B2 true JP3440291B2 (ja) | 2003-08-25 |
Family
ID=14926414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12609295A Expired - Lifetime JP3440291B2 (ja) | 1995-05-25 | 1995-05-25 | 微結晶シリコン薄膜トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5808316A (ja) |
| EP (1) | EP0744775A3 (ja) |
| JP (1) | JP3440291B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3527034B2 (ja) * | 1996-09-20 | 2004-05-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US20040229412A1 (en) * | 1999-05-10 | 2004-11-18 | Sigurd Wagner | Inverter made of complementary p and n channel transistors using a single directly-deposited microcrystalline silicon film |
| US6713329B1 (en) | 1999-05-10 | 2004-03-30 | The Trustees Of Princeton University | Inverter made of complementary p and n channel transistors using a single directly-deposited microcrystalline silicon film |
| TW465112B (en) * | 2000-07-24 | 2001-11-21 | Hannstar Display Corp | A process to form thin film transistor and the improvement method thereof |
| TW200603287A (en) * | 2004-03-26 | 2006-01-16 | Ulvac Inc | Unit layer posttreating catalytic chemical vapor deposition apparatus and method of film formation therewith |
| KR101050351B1 (ko) * | 2004-09-24 | 2011-07-19 | 엘지디스플레이 주식회사 | 박막트랜지스터 및 그 제조방법 |
| JP2006148050A (ja) * | 2004-10-21 | 2006-06-08 | Seiko Epson Corp | 薄膜トランジスタ、電気光学装置、及び電子機器 |
| KR100645718B1 (ko) * | 2005-04-28 | 2006-11-14 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| JP5344205B2 (ja) * | 2006-03-22 | 2013-11-20 | Ｎｌｔテクノロジー株式会社 | 積層配線、該積層配線を用いた半導体装置及びその製造方法 |
| TW201017888A (en) | 2008-10-22 | 2010-05-01 | Au Optronics Corp | Bottom-gate thin-film transistor and method for fabricating the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6159873A (ja) * | 1984-08-31 | 1986-03-27 | Matsushita Electric Ind Co Ltd | 薄膜電界効果トランジスタおよびその製造方法 |
| JPH0746728B2 (ja) * | 1984-09-07 | 1995-05-17 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPS61135164A (ja) * | 1984-12-06 | 1986-06-23 | Canon Inc | 薄膜トランジスタ素子 |
| NL8801379A (nl) * | 1988-05-30 | 1989-12-18 | Imec Inter Uni Micro Electr | Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor. |
| JP2675587B2 (ja) * | 1988-08-09 | 1997-11-12 | シャープ株式会社 | マトリックス型液晶表示パネル |
| JPH0323679A (ja) * | 1989-06-21 | 1991-01-31 | Kyocera Corp | 光電変換素子 |
| JPH04103173A (ja) * | 1990-08-23 | 1992-04-06 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH05304171A (ja) * | 1992-04-27 | 1993-11-16 | Toshiba Corp | 薄膜トランジスタ |
| JPH0691256B2 (ja) * | 1992-08-07 | 1994-11-14 | シャープ株式会社 | 薄膜トランジスタ |
-
1995
- 1995-05-25 JP JP12609295A patent/JP3440291B2/ja not_active Expired - Lifetime
-
1996
- 1996-05-24 EP EP96108338A patent/EP0744775A3/en not_active Withdrawn
- 1996-05-24 US US08/653,566 patent/US5808316A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5808316A (en) | 1998-09-15 |
| JPH08321618A (ja) | 1996-12-03 |
| EP0744775A3 (en) | 1997-11-26 |
| EP0744775A2 (en) | 1996-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| JP3187086B2 (ja) | 半導体装置および半導体装置の作製方法 | |
| JPH0563196A (ja) | 薄膜半導体装置及びその製造方法並び液晶表示装置 | |
| JPH0555582A (ja) | 薄膜状半導体素子およびその作製方法 | |
| JP3440291B2 (ja) | 微結晶シリコン薄膜トランジスタ | |
| JPH06260645A (ja) | 薄膜半導体装置およびその製造方法 | |
| JP3416723B2 (ja) | 非晶質シリコン薄膜トランジスタ及びその製法 | |
| JP2004007004A (ja) | 半導体装置 | |
| KR20180125100A (ko) | 박막 트랜지스터의 제조 방법, 및 이를 이용한 박막 트랜지스터 | |
| JPH0897436A (ja) | 薄膜半導体素子とその製造方法 | |
| JP2751420B2 (ja) | 半導体装置の製造方法 | |
| JP3284230B2 (ja) | 非晶質シリコン薄膜トランジスタ及びその製法 | |
| JP2925007B2 (ja) | 薄膜トランジスタの製造方法 | |
| US11069724B2 (en) | Array substrate, manufacturing method thereof and display device using the same | |
| KR101201316B1 (ko) | 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법 | |
| JP3016486B2 (ja) | 薄膜トランジスタ | |
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3352998B2 (ja) | 半導体装置の作製方法 | |
| JP2001028449A (ja) | 半導体装置 | |
| JP3310654B2 (ja) | 半導体装置 | |
| JP3357347B2 (ja) | 薄膜トランジスタを有する表示装置の作製方法 | |
| KR100792315B1 (ko) | 미세결정 실리콘층의 형성방법 및 이를 이용한 박막트랜지스터의 제조방법 | |
| JPH08255915A (ja) | 液晶表示装置 | |
| JP3357346B2 (ja) | 半導体装置の作製方法 | |
| JPH09107104A (ja) | コプラナ型薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |