JP2001028449A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001028449A
JP2001028449A JP2000197258A JP2000197258A JP2001028449A JP 2001028449 A JP2001028449 A JP 2001028449A JP 2000197258 A JP2000197258 A JP 2000197258A JP 2000197258 A JP2000197258 A JP 2000197258A JP 2001028449 A JP2001028449 A JP 2001028449A
Authority
JP
Japan
Prior art keywords
film
silicon
silicon nitride
tft
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000197258A
Other languages
English (en)
Other versions
JP3701549B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000166266A external-priority patent/JP3310654B2/ja
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000197258A priority Critical patent/JP3701549B2/ja
Publication of JP2001028449A publication Critical patent/JP2001028449A/ja
Application granted granted Critical
Publication of JP3701549B2 publication Critical patent/JP3701549B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 【解決手段】絶縁性基板状に形成されたTFT等の薄膜
状半導体素子において、該半導体素子の下に緩衝用絶縁
膜を介して窒化珪素、酸化アルミニウム、酸化タンタル
等からなる第1のブロッキング膜を形成し、さらに、T
FTの上に第2のブロッキング膜を形成し,前記第1お
よび第2のブロッキング膜でTFTを覆うことによって
基板やその他外部からの可動イオンの侵入を阻止すると
ともに、TFTのチャネル領域とゲイト絶縁膜中にはハ
ロゲン元素が1×1018cm-3以上、5×10 18cm-3
以下だけ存在することを特徴とする薄膜状半導体素子お
よびその作製方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、信頼性および量産
性に優れ、歩留りの高い、薄膜トランジスタ等の薄膜状
半導体装置およびその製造方法に関する。本発明は、そ
の応用分野として、例えば、液晶ディスプレーや薄膜イ
メージセンサー等の駆動回路あるいは3次元集積回路等
を構成せんとするものである。
【0002】
【従来の技術】従来、半導体集積回路は、シリコン等の
半導体基板上に形成されたモノリシック型が中心であっ
たが、近年、ガラスやサファイヤ等の絶縁基板上に形成
することが試みられている。その理由としては、基板と
配線間の寄生容量が低下して動作速度が向上すること
と、特に石英その等のガラス材料は、シリコンウェファ
ーのような大きさの制限がなく、安価であること、素子
間の分離が容易で、特にCMOSのモノリシック集積回
路で問題となるようなラッチアップ現象がおこらないこ
と等のためである。また、以上のような理由とは別に液
晶ディスプレーや密着型イメージセンサーにおいては、
半導体素子と液晶素子あるいは光検出素子とを一体化し
て構成する必要から、透明な基板上に薄膜トラジスター
(TFT)等を形成する必要がある。
【0003】このような理由から絶縁性基板上に薄膜状
の半導体素子が形成されるようになった。従来の薄膜状
半導体素子の例として、TFTを図5に示す。図に示さ
れるように、絶縁性基板501上に、パッシベーション
膜として、酸化珪素等の被膜503が形成され、その上
にTFTが他のTFTとは独立して形成される。TFT
は、モノリシック集積回路のMOSFETと同様に、ソ
ース(ドレイン)領域507とドレイン(ソース)領域
509、それらに挟まれたチャネル形成領域(単にチャ
ネル領域ともいう)508、ゲイト絶縁膜504、ゲイ
ト電極510、そして、ソース(ドレイン)電極511
とドレイン(ソース)電極512を有している。また、
多層配線が可能なようにPSG等の層間絶縁物506が
設けられる。
【0004】図5の例は、順コプラナー型と呼ばれるも
のであるが、TFTでは、ゲイト電極とチャネル領域の
配置の様子によって、これ以外に逆コプラナー型、順ス
タガー型、逆スタガー型とよばれる形態があるが、その
詳細については他の文献に任せるとして、ここではこれ
以上、言及しない。
【0005】
【発明が解決しようとする課題】モノリシック集積回路
においても、ナトリウムやカリウムのようなアルカリイ
オン、あるいは鉄、銅、ニッケル等の遷移金属イオンに
よる汚染は深刻な問題であり、これらのイオンの侵入を
食い止めるために、非常な注意が払われてきた。TFT
でも、それらのイオンの問題は同様に重大なもので、極
力、汚染がないように生産工程の清浄化には注意が向け
られている。また、素子にもこれらの汚染が及ばないよ
うに対策が講じられている。
【0006】薄膜状半導体素子がモノリシック集積回路
と異なることは、基板中の汚染イオンの濃度が比較的高
いということである。すなわち、モノリシック集積回路
に使用される単結晶シリコンは、長年の技術の蓄積によ
って、これらの有害な汚染元素を排除するようにして生
産されており、現在市販されているものでは、これらの
汚染元素は1010cm-3以下である。
【0007】しかしながら、一般に薄膜状半導体素子用
の絶縁性基板の汚染元素濃度は低くない。もちろん、ス
ピネル基板やサファイヤ基板のような単結晶基板では、
上記汚染源となる異元素の濃度を低減することが理論的
には可能であるが、採算面から現実的ではない。また、
石英基板は、高純度シランガスと酸素を原料として、気
相反応で製造すれば、理想的には異元素の侵入を食い止
めることが可能であるが、構造がアモルファスであるの
で、いったん異元素が取り込まれた場合にこれを外部に
吐き出すことが困難である。また、液晶ディスプレーに
使用される基板は特にコストの問題が優先するため、価
格の低いものを用いる必要があり、そのようなものでは
製造・加工を容易にするため、最初から、各種の異元素
を含有している。これらの異元素自体が半導体素子にと
って好ましくないものもあるし、これらの異元素を添加
する過程で、外部から混入し、あるいは添加材料に不純
物として含まれる場合がある。
【0008】例えば、TNガラスは安価なガラス基板で
耐熱性がよく、熱膨張率等がシリコンに近いため、液晶
ディスプレー用の基板として好ましいものであるが、リ
チウムを5%程度含有している。このリチウムの一部は
イオン化し、可動イオンとして半導体素子に侵入し、素
子の劣化をもたらす。また、このリチウムは99%以上
の高純度のものを製造することが難しく、通常、0.7
%程度のナトリウムが含まれている。ナトリウムのイオ
ン化率は10%程度で、極めて大きく、このナトリウム
イオンは素子の特性に極めて深刻な影響をもたらす。
【0009】従来の薄膜状半導体素子では、図5に示す
ように、この可動イオンの侵入に対しては、酸化珪素等
をパッシベーション膜として使用し、また、層間絶縁物
をPSGやBPSGとすることによってこれらの可動イ
オンをゲッタリングすることによって対処されてきた。
しかしながら、これらの方法では汚染を十分に防ぐこと
は困難であった。本発明は、これらの汚染元素・イオン
を侵入によって素子が劣化することを抑制することを目
的とする。
【0010】
【課題を解決する手段】本発明では、以上のような汚染
を抑制するために薄膜半導体素子の下部と上部にそれぞ
れ窒化珪素、酸化アルミニウム、酸化タンタル等の可動
イオンに対するブロッキング作用を有する膜(ブロッキ
ング膜)を形成し、さらに、TFTを構成する半導体被
膜(チャネル領域)あるいはゲイト絶縁被膜のいずれか
一方、あるいは双方に、塩素、弗素等のハロゲン元素を
1×1018〜5×1020個/cm-3、好ましくは1×1
19〜1×1020個/cm3 含有させたことを特徴とす
る。ハロゲン元素は半導体被膜中あるいは絶縁被膜中に
おいて、ナトリウム等の可動イオンと強く結合し、その
効果を著しく低下せしめる作用を有する。
【0011】
【発明の実施の形態】本発明の典型的な例は図1に示さ
れる。図1では本発明を用いたTFTが示されている。
すなわち、絶縁性基板101上に第1のブロッキング膜
として第1の窒化珪素膜102が形成されている。第1
の窒化珪素皮膜は基板からの汚染を防ぐ効果を有する。
そして、第1の窒化珪素膜上に、例えば酸化珪素のよう
なシリコン材料と密着性のよい皮膜103を形成する。
この皮膜103を形成せずして、直接、半導体皮膜を第
1の窒化珪素上に形成し、TFTを作製すると、窒化珪
素と半導体材料の界面に生ずるトラップ準位によってチ
ャネル領域が導通化し、TFTが動作しなくなる。した
がって、このような緩衝体を設けることは重要である。
【0012】皮膜103上にはTFTが形成される。T
FTは、ソース(ドレイン)領域107とドレイン(ソ
ース)領域109、それらに挟まれたチャネル領域10
8、ゲイト絶縁膜104、ゲイト電極110を有する。
TFTのソース、ドレイン、チャネル各領域は単結晶も
しくは多結晶、あるいはアモルファスの半導体材料で形
成される。半導体材料としては、例えば、シリコン、ゲ
ルマニウム、炭化珪素、およびこれらの合金が使用され
うる。
【0013】そして、このTFTを覆って、第2のブロ
ッキング膜として第2の窒化珪素皮膜105が形成され
る。ここで、第2の窒化珪素皮膜が、TFTの作製の後
で、かつ、ソースおよび/またはドレインに電極が形成
される前に形成されることが本発明の特徴とするところ
である。従来の技術では、電極形成後にファイナルパッ
シベーション膜としての窒化珪素膜が形成されたが、本
発明はそのような意味で形成される窒化珪素膜とは目的
が異なる。すなわち、本発明における第2の窒化珪素膜
は、第1の窒化珪素膜とともにTFTを包み込んでしま
うために形成されるのであり、TFT形成後の電極形成
の工程での汚染をも防ぐことを意図するものである。し
たがって、本発明によってTFTとそれに付随する電極
や配線を形成した後、従来のようにファイナルパッシベ
ーション膜として窒化珪素膜を形成してもよい。
【0014】さて、第2の窒化珪素膜形成後に、層間絶
縁材料、例えばPSG等によって、層間絶縁膜106を
形成し、ソース(ドレイン)電極111とドレイン(ソ
ース)電極112を形成する。ブロッキング膜として
は、窒化珪素以外に、酸化アルミニウムや酸化タンタル
を用いてもよいことは先に述べたとおりである。
【0015】図1の例では、しかしながら、ゲイト絶縁
膜が遠方に延びており、その端部から可動イオン等がT
FT内部に侵入する可能性がある。これを改良したもの
が、図2に示される例で、ゲイト絶縁膜はTFT上にし
かないため、図1のような問題はない。しかしながら、
この場合はチャネル領域に隣接した部分のソース領域お
よびドレイン領域が窒化珪素膜に接触しているため、こ
の部分の窒化珪素がゲイト電圧によって分極し、あるい
は電子をトラップして、TFTの動作を妨げることがあ
る。
【0016】その問題を克服した例が図3に示される。
ここでは、チャネル領域に隣接したソース領域およびド
レイン領域は窒化珪素膜に隣接していない。したがっ
て、窒化珪素の分極や電子トラップという困難は解決さ
れる。しかしながら、ソースおよびドレイン領域の形成
にあたって、ゲイト電極をマスクとするセルフアライン
プロセスを採用する場合には、この例では図1の例と同
様に、ゲイト絶縁膜を通して、アクセプターあるいはド
ナー元素を注入しなければならず、そのためイオン注入
法を採用するのであれば、イオンの加速エネルギーを高
める必要がある。その際、高速イオンが注入される結
果、その2次散乱によってソースおよびドレイン領域が
広がることがある。
【0017】図2において、201は絶縁性基板、20
2は第1の窒化珪素膜、203は酸化珪素等の緩衝用絶
縁膜、204はゲイト絶縁膜、205は第2の窒化珪素
膜、206は層間絶縁膜、207はソース(ドレイン)
領域、208はチャネル領域、209はドレイン(ソー
ス)領域、210はゲイト電極、211はソース(ドレ
イン)電極、212はドレイン(ソース)電極である。
また、図3において、301は絶縁性基板、302は第
1の窒化珪素膜、303は酸化珪素等の緩衝用絶縁膜、
304はゲイト絶縁膜、305は第2の窒化珪素膜、3
06は層間絶縁膜、307はソース(ドレイン)領域、
308はチャネル領域、309はドレイン(ソース)領
域、310はゲイト電極、311はソース(ドレイン)
電極、312はドレイン(ソース)電極である。
【0018】本発明において、ブロッキング膜として窒
化珪素膜を使用する場合、化学式でSiNx で表したと
き、x=1.0からx=1.7が適し、特に、x=1.
3からx=1.35の化学量論的組成(x=1.33)
のもの、あるいはそれに近いのものでよい結果が得られ
た。したがって、本発明では、窒化珪素は減圧CVD法
によって形成する方が良かった。しかしながら、プラズ
マCVD法や光CVD法で形成された窒化珪素皮膜であ
っても、本発明を使用しない場合に比べて素子の信頼性
が向上することは言うまでもない。
【0019】減圧CVD法によって、窒化珪素膜を形成
しようとすれば、原料ガスとしてジクロールシラン(S
iCl22 )とアンモニア(NH3 )を用い、圧力1
0〜1000Paで500〜800℃、好ましくは55
0〜750℃で反応させればよい。もちろん、シラン
(SiH4 )やテトラクロロシラン(SiCl4 )を用
いてもよい。
【0020】また、本発明において、酸化アルミニウム
膜や酸化タンタル膜を用いる場合においても、化学量論
的組成、Al23 やTa25 に近い組成のものほどよ
い結果が得られた。これらの被膜はCVD法やスパッタ
法によって形成される。例えば、酸化アルミニウム膜
は、トリメチルアルミニウムAl(CH3 3 を酸化窒
素(N2O、NO、NO2 )によって酸化させればよ
い。
【0021】本発明をより効果的に実施せんとすれば、
TFT等の薄膜状半導体素子の半導体被膜中の水素原子
の濃度は、添加されるハロゲン原子の濃度の4倍以下、
好ましくは1倍以下であることが望まれ、また、炭素、
窒素、酸素等の有害元素の濃度は7×1019cm-3
下、好ましくは1×1019cm-3以下であることが望ま
れる。さらに、半導体被膜中に含まれるナトリウム、リ
チウム、カリウム等の可動イオンについても、その濃度
は5×1018cm-3以下であることが望まれる。以上の
ような目的を達成するためにも、原料ガスには十分な注
意を払い、5N以上の高純度ガスを使用することが望ま
れる。さらに、本発明では可動イオン源を多く含有する
絶縁性基板を用いることを念頭に置いているが、より本
発明を効果的に実施せんとすれば、そのような基板にお
いて、第1の窒化珪素膜を形成する際に、基板の周囲を
もれなく窒化珪素膜で覆ってしまうとよい。そのような
状態では、以後の取扱において、基板を源泉とする可動
イオンが素子領域に混入する確率を著しく低下せしめる
ことができる。
【0022】図4には、本発明を使用して、公知の技術
である低不純物濃度ドレイン(LDD)を形成する例を
示した。まず、石英あるいはANガラス等の絶縁性基板
401上に減圧CVD法によって窒化珪素膜402を厚
さ50〜1000nm形成する。このときには、先に述
べたように、基板の裏面も窒化珪素膜で覆ってしまう
と、後の工程において、裏面から発生した可動イオンが
表面に到達する確率が著しく低くなり、また、製造装置
の清浄度を保つうえでも好ましい。窒化珪素膜の上に緩
衝用の酸化珪素皮膜403を同じく減圧CVD法によっ
て、厚さ50〜1000nm形成する。この際、原料ガ
ス中に体積比で3%から6%、例えば5%ほどの塩化水
素(HCl)、弗化窒素(NF3 あるいはN24 )、
塩素(Cl2 )、弗素(F2 )、各種フロンガス、四塩
化炭素(CCl4 )等のハロゲンを含むガスを混入させ
ておくと、得られる酸化珪素膜中に塩素、弗素等のハロ
ゲン元素が取り込まれる。
【0023】このハロゲンはナトリウム等のアルカリイ
オンと結合して、ナトリウムを固定するので、ナトリウ
ム汚染を防ぐうえでより大きな効果が得られる。しか
し、過剰なハロゲンの添加は膜を粗にし、密着性や表面
の平坦性を損なうので好ましくない。また、減圧CVD
法のかわりに光CVD法やプラズマCVD法によって該
被膜を形成する場合にも、原料ガス中に上記のハロゲン
元素を有するガスを、2〜5体積%混入するとよい。さ
らに、スパッタ法によって該被膜を形成する場合には、
上記ハロゲンガスをスパッタ雰囲気中に、2〜20体積
%混入するとよい。スパッタ法による場合には、雰囲気
中のガス組成は被膜の組成に反映されにくいので、CV
D法の場合よりやや濃度を多くする必要がある。
【0024】次に非晶質シリコン膜あるいは微結晶また
は多結晶シリコン膜を減圧CVD法、あるいはプラズマ
CVD法、あるいはスパッタ法によって厚さ20〜50
0nmだけ形成する。そして、これを島上にエッチング
する。このシリコン膜を形成する際にも、先に被膜40
3を形成する場合と同様にハロゲン元素を被膜中に導入
するとよい。ハロゲン元素の導入の方法は先の被膜40
3の場合と同様に被膜形成時の雰囲気中にハロゲンを含
有するガスを混入させてもよいし、また、被膜形成後、
イオン注入法によって導入してもよい。このとき、ハロ
ゲン元素の被膜中での濃度は、1×1018〜5×1020
個/cm3 、好ましくは1×1019〜1×1020個/c
3 となるように原料ガスの濃度を制御しなければなら
ない。
【0025】さらにまた、同時に被膜中の水素原子の濃
度は、このハロゲンの濃度の4倍以下、好ましくは1倍
以下であると、ハロゲン添加の効果がより向上する。こ
の効果は以下のように説明される。水素原子は、シリコ
ンのダングリングボンドをターミネイトする上で必要で
あるが、その結合は弱く、簡単に結合が切れてしまう。
一方、ハロゲン元素はシリコンと強く結合する。もし、
シリコン中に水素が過剰に存在する場合には(それは被
膜中にダングリングボンドが多いということでもある
が)、ほとんどのハロゲンはシリコンと結合し、その結
果、被膜中を移動する可動イオンをゲッタリングするこ
とができない。したがって、水素濃度の大きいシリコン
中では、ハロゲン添加の効果が小さく、水素濃度の小さ
いシリコン中では、ハロゲン添加の効果が大きいものと
推測される。
【0026】また、シリコン等の半導体被膜では、可動
イオン以外の有害元素として、炭素、窒素、酸素の濃度
がいずれも7×1019個/cm3 以下、好ましくは1×
1019個/cm3 以下であるあることが望まれる。これ
らの元素はハロゲン添加によっても除去されないもので
あるからである。
【0027】さらに、ハロゲン添加によってナトリウム
やリチウム、カリウム等の可動イオンがゲッタリングで
きるとはいえ、過剰に存在する場合にはその効果も打ち
消されてしまうので、これら可動イオンの濃度は、いず
れも5×1018個/cm3 以下であるあることが望まれ
る。
【0028】さて、このようにして形成されたシリコン
被膜上に、ゲイト絶縁膜として、厚さ10〜200nm
の酸化珪素膜を減圧CVD法、あるいはスパッタ法によ
って形成する。この際も、先のように、原料ガス中、あ
るいはスパッタガス中にハロゲン材料ガスを混入させて
おくとよい。
【0029】そして、その上に減圧CVD法、あるいは
プラズマCVD法によって、リンが1021cm-3程度に
ドープされた多結晶あるいは微結晶シリコン膜を形成す
る。そして、このシリコン膜およびその下のゲイト絶縁
膜(酸化珪素)をパターニングし、ゲイト電極410と
ゲイト絶縁膜404を形成する。
【0030】さらに、このゲイト電極をマスクとしてセ
ルフアライン的にイオン注入をおこない、比較的不純物
濃度の小さい(1017〜1019cm-3程度)ソース(ド
レイン)領域407、ドレイン(ソース)領域408を
形成する。不純物の注入されなかった部分がチャネル領
域408として残る。こうして、図4(A)が得られ
る。
【0031】次に、図4(B)に示すように減圧CVD
法によって、全体にPSG膜413が形成される。そし
て、これを公知の方向性エッチングによってエッチング
し、ゲイト電極の横に側壁414を形成する。その後、
再び、イオン注入をおこない、不純物濃度の高いソース
(ドレイン)領域407aとドレイン(ソース)領域4
09aを形成する。不純物濃度の低い領域はソース(ド
レイン)領域407bとドレイン(ソース)領域409
bとなって、LDDを形成する。こうして、図4(C)
を得る。
【0032】その後、図4(D)に示すように、減圧C
VD法によって、全体に窒化珪素膜405を、厚さ50
〜1000nm形成する。その後、例えば、600℃程
度の低温アニールによってシリコン膜の結晶化をおこな
い、ソース、ドレイン領域の活性化をおこなう。この工
程はレーザーアニールでおこなってもよい。このように
して、TFTの中間体が得られる。
【0033】図4の例は、本発明の例を示したに過ぎ
ず、本発明が、上記の工程に制約されないことは明らか
であろう。図4の例では、図3の例と同様に、窒化珪素
膜とゲイト電極とソースあるいはドレイン領域が隣接す
る部分がない。すなわち、図2の場合とは違って、側壁
414が存在するため、図2で懸念されたような問題は
ない。さらに、図3とは異なって、ドナーやアクセプタ
ーの添加は絶縁膜を通さず容易におこなえるという特徴
を有する。
【0034】
【実施例】本発明を用いたTFTの特性について記述す
る。本実施例で使用したTFTは石英ガラス基板上に図
4のプロセスに従って作製したLDD型TFTである。
まず、石英ガラス基板401上および、その基板の裏面
に減圧CVD法によって窒化珪素膜402を厚さ100
nm形成し、さらに、連続的に減圧CVD法によって酸
化珪素膜(低温酸化膜(LTO膜)ともいう)403を
厚さ200nm形成し、最後に、やはり減圧CVD法に
よって非晶質シリコン膜を厚さ30nm形成した。この
ときの最高プロセス温度は600℃であった。そして、
以上の工程では、連続的に配置された3つの反応室より
なるCVD装置において成膜されたが、酸化珪素膜と非
晶質シリコン膜の成膜の際には、材料ガス以外にハロゲ
ン添加ガスとして塩化水素ガス(HCl)を5体積%添
加して反応させた。その結果、酸化珪素膜と非晶質シリ
コン膜の中に塩素を添加することができた。2次イオン
質量分析法による分析では、酸化珪素膜中および非晶質
シリコン膜中の塩素の濃度は、それぞれ、2.3×10
19個/cm3 、3.1×1019個/cm-3であった。な
お、窒化珪素膜の原料ガスとしては、ジクロールシラン
(SiCl22)とアンモニア(NH3 )、酸化珪素膜
の原料ガスとしては、ジシラン(Si26 )と酸素
(O2 )と塩化水素、非晶質シリコン膜の原料ガスとし
ては、ジシランと塩化水素をそれぞれ用いた。純度はい
ずれも6Nのものを用いた。このようにして得られた酸
化珪素膜と非晶質シリコン膜中の水素原子の量は、いず
れも1×1019個/cm3 以下であることが確認され
た。また、成膜は大気に触れることなく連続的におこな
ったため、シリコン膜においては、炭素、窒素、酸素の
濃度は1×1018個/cm3 以下であることが確認され
た。
【0035】次に、非晶質シリコン膜を島状にパターニ
ングした。そして、その非晶質シリコン膜の表面のごく
薄い部分、厚さ2〜10nmを陽極酸化法によって酸化
した。陽極酸化はKNO2 を添加したNメチルアセトア
ミド(NMA)あるいはテトラハイドロフルフリルアル
コール(THF)を電解液とし、白金電極をカソードと
して、10〜50℃で定電圧法によっておこなった。陽
極酸化終了後、アルゴン雰囲気中600℃で12時間ア
ニールした。その後、スパッタ法によって酸化珪素膜を
100nm形成した。ここで、スパッタ雰囲気は酸素と
アルゴンもしくは他の希ガスと塩化水素の混合気体と
し、かつ、酸素の分圧を80%以上とした。塩化水素ガ
スの濃度は10%とした。スパッタ成膜においては、ス
パッタ衝撃によって、下地の膜に欠陥が生じる。例え
ば、下地がシリコン膜であった場合には、シリコン中に
酸素原子が打ち込まれ、酸素の濃度が増加する。このよ
うな状態ではシリコンは極在準位の多いものとなってし
まう。すなわち、シリコンと酸化珪素の境界がはっきり
しないものとなってしまう。しかし、本実施例のように
予め薄い陽極酸化膜を形成しておけば、スパッタの際に
は既に酸化珪素が存在しているため、上記のような原子
の混合が避けられ、シリコン膜と酸化珪素膜の境界は保
たれる。
【0036】この酸化珪素膜の形成後、減圧CVD法に
よって、リンを1021cm-3程度含んだn+ 型の微結晶
珪素膜を厚さ300nm形成した。以上の被膜形成の最
高プロセス温度は650℃であった。その後、ゲイト電
極のパターニングをおこないゲイト電極410とゲイト
絶縁膜404を形成した。さらに、イオン打ち込みによ
って砒素イオンを2×1018cm-3だけ注入し、ソース
およびドレイン領域407、409を形成した。こうし
て、図4(A)を得た。
【0037】次いで、図4(B)のように減圧CVD法
によってPSG膜413を形成し、方向性エッチングに
よって、図4(C)に示される側壁414を形成した。
さらに、イオン打ち込み法によって砒素イオンを領域4
07aおよび409aに5×1020cm-3注入した。
【0038】その後、全体に窒化珪素膜405を減圧C
VD法によって形成した。こうして、図4(D)を得
た。その後、真空中620℃で48時間アニールして、
領域407a、407b、408、409a、409b
を活性化させた。そして、減圧CVD法によって層間絶
縁物として、全体にPSG膜を形成し、電極用の穴を開
け、アルミ電極をソース領域およびドレイン領域に形成
した。そして、最後に、パッシベーションの目的で全体
に再び、減圧CVD法によって窒化珪素膜を形成した。
【0039】このようにして形成されたTFTは極めて
信頼性の高いものであった。いわゆるバイアス−温度処
理(BT処理)によっても素子の動作特性が変化しない
ことが示された。BT処理とは、加温状態でソース、ド
レイン間とゲイト電極に電圧を加える処理のことで、正
常な素子であれば何ら問題が生じないが、例えば可動イ
オンが含まれているような素子では、特性の変化が見ら
れる。その様子を図6に示す。
【0040】図6(A)には、可動イオンがゲイト絶縁
膜中とチャネル領域に存在するTFTが示されている。
チャネル領域にアルカリの可動イオン(図中にA+ と示
される)が存在し、アルカリイオンはドナーとなるの
で、チャネル領域は弱いN型(N- 型)となる。この状
態を状態1とする。このTFTのゲイト電極とソース、
ドレイン間に、図6(B)に示すように正のバイアス電
圧を加えると、まず、チャネル領域の可動イオン(正イ
オン)がゲイト電極から遠ざかり、チャネル領域は真性
化(I型化)する。この状態を状態2とする。この結
果、TFTのID (ドレイン電流)−VG (ゲイト電
圧)特性は、図6(D)に示すように、右側に大きく移
動する。
【0041】しかしながら、ゲイト絶縁膜にも可動イオ
ンが存在する場合には、ゲイト電極にかかるバイアス電
圧のために、可動イオンがゲイト電極の下部(チャネル
領域側)に集まり、結果として、チャネル領域は正の電
界を感じるようになる。そのため、チャネル領域には電
子があつまり、再び、弱くN型化する。この状態を状態
3とすると、図6(E)に示されるように、状態2から
状態3へID −VG 特性曲線は左へ移動する。結局、バ
イアス電圧によって、TFTの特性は最初のものに比べ
て右に移動したものとなる。
【0042】また、逆に負のバイアスをかけた場合には
チャネル領域に可動イオンが集まり、その結果、チャネ
ル領域のN型化が進行し、ゲイト電圧によってドレイン
電流を制御できない状態となる。
【0043】本実施例では、具体的には、作製後直ちに
室温でTFTのゲイト電圧−ドレイン電流特性を測定し
(VB =0)、その後、150℃で1時間、ゲイト電極
に+20Vの電圧を加え、室温でTFTのゲイト電圧−
ドレイン電流特性を測定し(VB =+20V)、次に、
再び、150℃で1時間、ゲイト電極に今度は−20V
の電圧を加え、その後、室温でTFTのゲイト電圧−ド
レイン電流特性を測定し(VB =−20V)、TFTの
しきい値電圧の変動を調べた。
【0044】図7(B)が以上に記載した方法によって
作製したTFTの特性である。このように、バイアス電
圧VB に全く特性が影響されず、精密な測定の結果、し
きい値電圧の変動は0.2V以下であった。
【0045】一方、図7(A)に示されるものは、窒化
珪素膜402と405を設けず、かつ、TFTのいずれ
の皮膜のハロゲンの濃度をも1×1014cm-3以下とし
たもので、それらの点以外は本実施例に示した方法と全
く同じプロセスで作製したものであるが、図から明らか
なように特性がVB に大きく依存してしまっている。図
7(B)のしきい値電圧の変動幅から本実施例で作製し
たTFTのゲイト電極中の可動イオンの量は8×1010
cm-3程度であると推定される。以上の測定後、本実施
例で製作したTFTのシリコン膜(チャネル領域)とゲ
イト絶縁膜中のナトリウム、カリウム、リチウムの濃度
を調べたところ、それぞれ、3×1017cm-3、7×1
15cm-3、5×1015cm-3であった。このようにか
なり多量のアルカリ元素が存在していたにも関わらず、
可動イオンの量が少ないのは、ハロゲン(この場合は塩
素)によって、固定化されてしまったためであろうと推
測される。対比のために作製したTFTでは、ナトリウ
ム、カリウム、リチウムの濃度を調べたところ、それぞ
れ、7×1018cm-3、2×1016cm-3、4×1019
cm-3というように多量に含まれていた。このことか
ら、本発明の窒化珪素膜によるブロッキングの効果も推
測される。すなわち、本発明のように窒化珪素膜を設
け、かつ、ハロゲン元素をTFT(この場合はチャネル
領域を含むシリコン膜とゲイト絶縁膜)中に添加するこ
とによって、TFTの特性を著しく改善し、信頼性を向
上せしめることが可能であることが示された。
【0046】
【発明の効果】本発明によって、ナトリウム等の可動イ
オンの影響の少ないTFT等の薄膜状半導体素子を作製
することができる。従来、可動イオンが存在するため素
子が形成できなかった基板においても、TFTを形成す
ることが可能となった。本発明を実施するには、図1な
いし図4のようにコプラナ型であっても、また、逆コプ
ラナ型やスタガ型、逆スタガ型のTFTを用いても構わ
ない。また、本発明は、薄膜状半導体素子の動作につい
て制約を加えるものではないので、トランジスタのシリ
コンはアモルファスであっても、多結晶であっても、微
結晶であっても、またそれらの中間状態のものであって
も、さらには単結晶であっても構わないことは明らかで
あろう。
【図面の簡単な説明】
【図1】本発明によるTFTの例を示す。
【図2】本発明によるTFTの例を示す。
【図3】本発明によるTFTの例を示す。
【図4】本発明によるTFTの作製例を示す。
【図5】従来のTFTの例を示す。
【図6】可動イオンによるTFTの特性への影響を示
す。
【図7】本発明を利用したTFTと利用しないTFTの
特性を示す。
【符号の説明】
101 絶縁性基板 102 第1のブロッキング膜 103 緩衝絶縁膜 104 ゲイト絶縁膜 105 第2のブロッキング膜 106 層間絶縁膜 107 ソース(ドレイン)領域 108 チャネル領域 109 ドレイン(ソース)領域 110 ゲイト電極 111 ソース(ドレイン)電極 112 ドレイン(ソース)電極
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成12年7月26日(2000.7.2
6)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 基板表面に接する窒化珪素でなる第1の
    ブロッキング膜と、 前記ブロッキング膜の上方に形成された薄膜トランジス
    タと、 前記薄膜トランジスタを包んで形成された窒化珪素でな
    る第2のブロッキング膜と、を有する半導体装置。
JP2000197258A 1991-08-26 2000-06-29 半導体装置 Expired - Lifetime JP3701549B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000197258A JP3701549B2 (ja) 1991-08-26 2000-06-29 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000166266A JP3310654B2 (ja) 1991-08-26 2000-06-02 半導体装置
JP2000197258A JP3701549B2 (ja) 1991-08-26 2000-06-29 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000166266A Division JP3310654B2 (ja) 1991-08-26 2000-06-02 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2000225050A Division JP3375938B2 (ja) 2000-07-26 2000-07-26 半導体装置
JP2005165903A Division JP3970891B2 (ja) 2005-06-06 2005-06-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2001028449A true JP2001028449A (ja) 2001-01-30
JP3701549B2 JP3701549B2 (ja) 2005-09-28

Family

ID=18695604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000197258A Expired - Lifetime JP3701549B2 (ja) 1991-08-26 2000-06-29 半導体装置

Country Status (1)

Country Link
JP (1) JP3701549B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368009A (ja) * 2001-06-05 2002-12-20 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよび液晶表示装置
JP2022109274A (ja) * 2008-07-31 2022-07-27 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7897482B2 (en) * 2007-05-31 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368009A (ja) * 2001-06-05 2002-12-20 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよび液晶表示装置
JP2022109274A (ja) * 2008-07-31 2022-07-27 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
JP3701549B2 (ja) 2005-09-28

Similar Documents

Publication Publication Date Title
JP3187086B2 (ja) 半導体装置および半導体装置の作製方法
US7855106B2 (en) Semiconductor device and method for forming the same
US6228692B1 (en) Thin film semiconductor device, method for fabricating the same and semiconductor device
US7301211B2 (en) Method of forming an oxide film
JP3483581B2 (ja) 半導体装置
JP3923458B2 (ja) 半導体装置
JP3970891B2 (ja) 半導体装置
JP3701549B2 (ja) 半導体装置
JPH0637314A (ja) 薄膜トランジスタ及びその製造方法
US6887745B2 (en) Polysilicon thin film transistor and method of forming the same
JP3310654B2 (ja) 半導体装置
JP3958349B2 (ja) 半導体装置の作製方法
JP3375938B2 (ja) 半導体装置
JP3352998B2 (ja) 半導体装置の作製方法
JP2925007B2 (ja) 薄膜トランジスタの製造方法
KR960000231B1 (ko) 박막형 반도체소자 및 그 제작방법
JP3390731B2 (ja) 半導体装置
JP2003197638A (ja) 薄膜トランジスタ及びその製造方法
JPH11284199A (ja) 半導体装置およびその作製方法
JPH07321106A (ja) 酸化シリコン薄膜の改質方法および薄膜トランジスタの製造方法
JP2960742B2 (ja) 薄膜トランジスタ素子
JP3133861B2 (ja) 半導体装置の製造方法
JPH0575126A (ja) 薄膜トランジスタの製造方法
JPH08255915A (ja) 液晶表示装置
JPH09107104A (ja) コプラナ型薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20050607

Free format text: JAPANESE INTERMEDIATE CODE: A523

A61 First payment of annual fees (during grant procedure)

Effective date: 20050713

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090722

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090722

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090722

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100722

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20100722

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110722

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20110722

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120722

Year of fee payment: 7

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20120722

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20120722