JP2002368009A - 薄膜トランジスタおよび液晶表示装置 - Google Patents
薄膜トランジスタおよび液晶表示装置Info
- Publication number
- JP2002368009A JP2002368009A JP2001169221A JP2001169221A JP2002368009A JP 2002368009 A JP2002368009 A JP 2002368009A JP 2001169221 A JP2001169221 A JP 2001169221A JP 2001169221 A JP2001169221 A JP 2001169221A JP 2002368009 A JP2002368009 A JP 2002368009A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- film transistor
- source
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 75
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 21
- 239000010408 film Substances 0.000 claims abstract description 104
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 56
- 239000011737 fluorine Substances 0.000 claims abstract description 31
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 31
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 28
- 239000011229 interlayer Substances 0.000 claims abstract description 21
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 30
- 238000002161 passivation Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 238000005401 electroluminescence Methods 0.000 abstract description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- 238000000034 method Methods 0.000 description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 6
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 101000592773 Halobacterium salinarum (strain ATCC 700922 / JCM 11081 / NRC-1) 50S ribosomal protein L22 Proteins 0.000 description 3
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 239000000370 acceptor Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 229920002098 polyfluorene Polymers 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 本発明は薄膜トランジスタと液晶表示装置お
よびエレクトロルミネッセンス表示装置に関するもので
あり、性能に優れた薄膜トランジスタと液晶表示装置お
よびエレクトロルミネッセンス表示装置を提供すること
を目的とする。 【解決手段】 アンダーコート膜、ゲート絶縁膜、層間
絶縁膜およびパッシベーション膜にフッ素および窒素を
１×１０19ｃｍ-3から２×１０20ｃｍ-3の範囲だけ取り
込ませる。
よびエレクトロルミネッセンス表示装置に関するもので
あり、性能に優れた薄膜トランジスタと液晶表示装置お
よびエレクトロルミネッセンス表示装置を提供すること
を目的とする。 【解決手段】 アンダーコート膜、ゲート絶縁膜、層間
絶縁膜およびパッシベーション膜にフッ素および窒素を
１×１０19ｃｍ-3から２×１０20ｃｍ-3の範囲だけ取り
込ませる。
Description
【０００１】
【発明の属する技術分野】本発明は、各種の半導体装置
に使用される半導体薄膜の形成方法と、液晶表示装置お
よびセンサーアレイ等に応用される薄膜トランジスタに
関する。また、液晶表示装置、ならびにエレクトロルミ
ネッセンス表示装置に関する。
に使用される半導体薄膜の形成方法と、液晶表示装置お
よびセンサーアレイ等に応用される薄膜トランジスタに
関する。また、液晶表示装置、ならびにエレクトロルミ
ネッセンス表示装置に関する。
【０００２】
【従来の技術】以下、従来の薄膜トランジスタの例とし
て、液晶表示装置用に開発が進められている低温多結晶
シリコン薄膜トランジスタ（以下、「低温Ｐｏｌｙ-Ｓ
ｉＴＦＴ」と略記する。）を図面を用いて説明を行う。
て、液晶表示装置用に開発が進められている低温多結晶
シリコン薄膜トランジスタ（以下、「低温Ｐｏｌｙ-Ｓ
ｉＴＦＴ」と略記する。）を図面を用いて説明を行う。
【０００３】多結晶シリコン薄膜トランジスタを用いた
大型液晶表示装置は、大面積を必要とするため安価なガ
ラス基板が用いられている。しかし、ガラスを基板とし
て用いる場合、その耐熱性が十分でないため、比較的低
温（おおよそ６００℃以下）で薄膜トランジスタを作製
しなくてはならない。従来例として、図１１を参照しな
がら簡単に説明する。
大型液晶表示装置は、大面積を必要とするため安価なガ
ラス基板が用いられている。しかし、ガラスを基板とし
て用いる場合、その耐熱性が十分でないため、比較的低
温（おおよそ６００℃以下）で薄膜トランジスタを作製
しなくてはならない。従来例として、図１１を参照しな
がら簡単に説明する。
【０００４】この従来例の低温Ｐｏｌｙ-ＳｉＴＦＴの
製造方法では、まず、ガラス（コーニング＃１７３７
等）基板１１の表面に、ガラス基板中の不純物の拡散を
防ぐためのシリコン酸化膜によるアンダーコート膜１２
（４００ｎｍ程度）を設け、その上に、シラン（ＳｉＨ
4）を原料ガスとして用いたプラズマＣＶＤ法により非
結晶シリコン１３を５０ｎｍ形成する（図１１
（ａ））。次いで、ＸｅＣｌなどのエキシマレーザー１
５を照射することにより非結晶シリコン１３を結晶化し
多結晶シリコン１４を形成する（図１１（ｂ））。この
ときの照射条件は、非結晶シリコンの膜厚や膜質などの
条件にもよるが、エネルギー密度が１５０〜４５０ｍＪ
・ｃｍ-2、照射回数が１〜５００回の範囲で行う。この
多結晶シリコンを公知のフォトリソグラフィ・エッチン
グにより島状にパターニングする（図１１（ｃ））。そ
の後、プラズマＣＶＤ法により、島状の多結晶シリコン
上に、ゲート絶縁膜１６を９０ｎｍ形成する（図１１
（ｄ））。そして、モリブテン・タングステンの合金
（ＭｏＷ）を用いてゲート電極３１を形成し、ゲート絶
縁膜１６およびゲート電極３１を公知のフォトリソグラ
フィ・エッチングにより島状にパターニングする。そし
て、水素希釈フォスフィン（ＰＨ3）のプラズマを生成
し、加速電圧７０ｋＶ、ドーズ量１×１０15ｃｍ-2の条
件でゲート電極をマスクにしてイオンドーピングするこ
とにより、ソース領域３２およびドレイン領域３３を形
成する（図１１（ｅ））。その後、熱処理を行い、注入
されたイオンを活性化する。そして、プラズマＣＶＤ法
により層間絶縁膜３４として二酸化シリコン（Ｓｉ
Ｏ2）を全面に堆積し、次にコンタクトホールを形成
し、ソース電極３５およびドレイン電極３６として例え
ばアルミニウム（Ａｌ）をスパッタ法により堆積し、そ
の後フォトリソグラフィ・エッチングによりパターニン
グし、プラズマＣＶＤ法によりパッシベーション膜３９
を形成することにより、薄膜トランジスタが完成する
（図１１（ｆ））。
製造方法では、まず、ガラス（コーニング＃１７３７
等）基板１１の表面に、ガラス基板中の不純物の拡散を
防ぐためのシリコン酸化膜によるアンダーコート膜１２
（４００ｎｍ程度）を設け、その上に、シラン（ＳｉＨ
4）を原料ガスとして用いたプラズマＣＶＤ法により非
結晶シリコン１３を５０ｎｍ形成する（図１１
（ａ））。次いで、ＸｅＣｌなどのエキシマレーザー１
５を照射することにより非結晶シリコン１３を結晶化し
多結晶シリコン１４を形成する（図１１（ｂ））。この
ときの照射条件は、非結晶シリコンの膜厚や膜質などの
条件にもよるが、エネルギー密度が１５０〜４５０ｍＪ
・ｃｍ-2、照射回数が１〜５００回の範囲で行う。この
多結晶シリコンを公知のフォトリソグラフィ・エッチン
グにより島状にパターニングする（図１１（ｃ））。そ
の後、プラズマＣＶＤ法により、島状の多結晶シリコン
上に、ゲート絶縁膜１６を９０ｎｍ形成する（図１１
（ｄ））。そして、モリブテン・タングステンの合金
（ＭｏＷ）を用いてゲート電極３１を形成し、ゲート絶
縁膜１６およびゲート電極３１を公知のフォトリソグラ
フィ・エッチングにより島状にパターニングする。そし
て、水素希釈フォスフィン（ＰＨ3）のプラズマを生成
し、加速電圧７０ｋＶ、ドーズ量１×１０15ｃｍ-2の条
件でゲート電極をマスクにしてイオンドーピングするこ
とにより、ソース領域３２およびドレイン領域３３を形
成する（図１１（ｅ））。その後、熱処理を行い、注入
されたイオンを活性化する。そして、プラズマＣＶＤ法
により層間絶縁膜３４として二酸化シリコン（Ｓｉ
Ｏ2）を全面に堆積し、次にコンタクトホールを形成
し、ソース電極３５およびドレイン電極３６として例え
ばアルミニウム（Ａｌ）をスパッタ法により堆積し、そ
の後フォトリソグラフィ・エッチングによりパターニン
グし、プラズマＣＶＤ法によりパッシベーション膜３９
を形成することにより、薄膜トランジスタが完成する
（図１１（ｆ））。
【０００５】
【発明が解決しようとする課題】上記（図１１）に示す
従来の低温Ｐｏｌｙ-ＳｉＴＦＴを作製する場合、以下
の課題が生じる。
従来の低温Ｐｏｌｙ-ＳｉＴＦＴを作製する場合、以下
の課題が生じる。
【０００６】低温で形成する多結晶シリコンは多くの欠
陥を含んでおり、その欠陥がソース・ドレイン間を走る
電子をトラップするため、薄膜トランジスタの移動度が
低下し、Ｉｄ−Ｖｇ特性の傾きが鈍り、そして、オン電
流が低下する。
陥を含んでおり、その欠陥がソース・ドレイン間を走る
電子をトラップするため、薄膜トランジスタの移動度が
低下し、Ｉｄ−Ｖｇ特性の傾きが鈍り、そして、オン電
流が低下する。
【０００７】本発明は、かかる点を鑑み、特性に優れた
薄膜トランジスタを提供することを目的とする。
薄膜トランジスタを提供することを目的とする。
【０００８】
【課題を解決するための手段】これらの課題を解決する
ために、本発明の発明者が様々に検討したところ、多結
晶シリコンの欠陥を終端することが重要であることがわ
かった。アンダーコート膜、ゲート絶縁膜、層間絶縁
膜、パッシベーション膜中にフッ素および窒素を導入し
ておくと、ゲート絶縁膜の成膜時の予備加熱、注入工程
による欠陥の回復のための熱処理などにより、それぞれ
の膜中のフッ素および窒素が多結晶シリコン中に移動し
欠陥を終端する。このとき、それぞれの膜中にフッ素お
よび窒素の量が多すぎると、それぞれの膜中のダングリ
ングボンドが増え、固定電荷の増加につながり、ＴＦＴ
の立ち上がり電圧の変動をもたらすため、フッ素および
窒素濃度は１×１０19ｃｍ-3から２×１０20ｃｍ-3であ
ることが望ましい。また、フッ素が終端できない準位の
欠陥を窒素は終端することができるため、必ずフッ素と
窒素がそれぞれの膜中に含まれていなければならない。
ために、本発明の発明者が様々に検討したところ、多結
晶シリコンの欠陥を終端することが重要であることがわ
かった。アンダーコート膜、ゲート絶縁膜、層間絶縁
膜、パッシベーション膜中にフッ素および窒素を導入し
ておくと、ゲート絶縁膜の成膜時の予備加熱、注入工程
による欠陥の回復のための熱処理などにより、それぞれ
の膜中のフッ素および窒素が多結晶シリコン中に移動し
欠陥を終端する。このとき、それぞれの膜中にフッ素お
よび窒素の量が多すぎると、それぞれの膜中のダングリ
ングボンドが増え、固定電荷の増加につながり、ＴＦＴ
の立ち上がり電圧の変動をもたらすため、フッ素および
窒素濃度は１×１０19ｃｍ-3から２×１０20ｃｍ-3であ
ることが望ましい。また、フッ素が終端できない準位の
欠陥を窒素は終端することができるため、必ずフッ素と
窒素がそれぞれの膜中に含まれていなければならない。
【０００９】本発明の薄膜トランジスタは、絶縁性基板
上に、アンダーコート膜と、チャネル領域とドナーまた
はアクセプタとなる不純物を含有するソース・ドレイン
領域からなるシリコンを含む半導体薄膜と、ゲート絶縁
膜と、ゲート電極と、ソース・ドレイン電極と、層間絶
縁膜と、パッシベーション膜を少なくとも有する薄膜ト
ランジスタにおいて、アンダーコート膜とシリコンを含
む半導体薄膜とゲート絶縁膜と層間絶縁膜とパッシベー
ション膜のうち少なくとも一つの膜中のフッ素濃度およ
び窒素濃度が１×１０19ｃｍ-3から２×１０20ｃｍ-3で
あることを特徴とするものである。本発明によれば、特
性の良い薄膜トランジスタを提供できるという作用を有
する。
上に、アンダーコート膜と、チャネル領域とドナーまた
はアクセプタとなる不純物を含有するソース・ドレイン
領域からなるシリコンを含む半導体薄膜と、ゲート絶縁
膜と、ゲート電極と、ソース・ドレイン電極と、層間絶
縁膜と、パッシベーション膜を少なくとも有する薄膜ト
ランジスタにおいて、アンダーコート膜とシリコンを含
む半導体薄膜とゲート絶縁膜と層間絶縁膜とパッシベー
ション膜のうち少なくとも一つの膜中のフッ素濃度およ
び窒素濃度が１×１０19ｃｍ-3から２×１０20ｃｍ-3で
あることを特徴とするものである。本発明によれば、特
性の良い薄膜トランジスタを提供できるという作用を有
する。
【００１０】本発明の液晶表示装置は、薄膜トランジス
タをマトリクス状に配置した薄膜トランジスタアレイを
有する第一の基板と対向する電極を配置した第二の基板
間に液晶を挟持した液晶表示装置において、薄膜トラン
ジスタは本発明の薄膜トランジスタであることを特徴と
するものである。本発明によれば、性能に優れた液晶表
示装置を提供できるという作用を有する。
タをマトリクス状に配置した薄膜トランジスタアレイを
有する第一の基板と対向する電極を配置した第二の基板
間に液晶を挟持した液晶表示装置において、薄膜トラン
ジスタは本発明の薄膜トランジスタであることを特徴と
するものである。本発明によれば、性能に優れた液晶表
示装置を提供できるという作用を有する。
【００１１】本発明のエレクトロルミネッセンス表示装
置は、薄膜トランジスタをマトリクス状に配置した薄膜
トランジスタアレイを有する第一の基板と対向する電極
を配置した第二の基板間にエレクトロルミネッセンス材
料を挟持したエレクトロルミネッセンス表示装置におい
て、薄膜トランジスタは本発明の薄膜トランジスタであ
ることを特徴とするものである。本発明によれば、性能
に優れたエレクトロルミネッセンス表示装置を提供でき
るという作用を有する。
置は、薄膜トランジスタをマトリクス状に配置した薄膜
トランジスタアレイを有する第一の基板と対向する電極
を配置した第二の基板間にエレクトロルミネッセンス材
料を挟持したエレクトロルミネッセンス表示装置におい
て、薄膜トランジスタは本発明の薄膜トランジスタであ
ることを特徴とするものである。本発明によれば、性能
に優れたエレクトロルミネッセンス表示装置を提供でき
るという作用を有する。
【００１２】
【発明の実施の形態】以下、本発明の実施形態に係る半
導体薄膜の形成方法および薄膜トランジスタの製造方法
について図面を参照しながら説明する。
導体薄膜の形成方法および薄膜トランジスタの製造方法
について図面を参照しながら説明する。
【００１３】（実施の形態１）図１は本発明の第１の実
施の形態の薄膜トランジスタの製造方法を説明するため
の工程断面図であり、以下順を追って説明する。
施の形態の薄膜トランジスタの製造方法を説明するため
の工程断面図であり、以下順を追って説明する。
【００１４】まず、ガラス（コーニング＃１７３７等）
基板１１の表面に、ガラス基板中の不純物の拡散を防ぐ
ための酸化シリコンによるアンダーコート膜１２（４０
０ｎｍ程度）を、例えばＴＥＯＳ（Ｔｅｔｒａｅｔｈｙ
ｌｏｒｔｈｏｓｉｌｉｃａｔｅ：（Ｃ2Ｈ5Ｏ）4Ｓｉ）
を原料ガスとして用いたプラズマＣＶＤ法により設け、
その後、例えばシラン（ＳｉＨ4）を原料ガスとして用
いたプラズマＣＶＤ法により非結晶シリコン１３を３０
ｎｍ〜２００ｎｍ形成する（図１（ａ））。その後、例
えばＸｅＣｌエキシマレーザー１５を照射することによ
り、非結晶シリコン１３を結晶化し、多結晶シリコン１
４を形成する（図１（ｂ））。このときの照射条件は、
非結晶シリコン１３の膜厚や膜質などの条件にもよる
が、エネルギー密度が５０〜４５０ｍＪｃｍ-2、照射回
数が１〜５００回の範囲で行う。そして、ＴＥＯＳを原
料ガスとして用いたプラズマＣＶＤ法でゲート絶縁膜１
６を形成する（図１（ｃ））。その後、例えばモリブテ
ン・タングステンの合金（ＭｏＷ）を用いてゲート電極
３１を形成し、ゲート絶縁膜１６およびゲート電極３１
を公知のフォトリソグラフィ・エッチングにより島状に
パターニングする。そして、水素希釈フォスフィン（Ｐ
Ｈ3）のプラズマを生成し、加速電圧７０ｋＶ、ドーズ
量１×１０13ｃｍ-2の条件でゲート電極をマスクとして
イオンドーピングすることにより、低不純物領域（Ｌｉ
ｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ：以下ではＬＤＤ
領域３７と略記する）を形成する（図１（ｄ））。次
に、フォトレジストを用いてドーピング・マスクを形成
し、水素希釈フォスフィン（ＰＨ3）のプラズマを生成
し、加速電圧７０ｋＶ、ドーズ量１×１０15ｃｍ-2の条
件でイオンドーピングすることにより、ソース領域３２
およびドレイン領域３３を形成する（図１（ｅ））。そ
の後、例えばＲＴＡ（Ｒａｐｉｄ ＴｈｅｒｍａｌＡｎ
ｎｅａｌ）により局所的な加熱を行い、注入されたイオ
ンを活性化する。そして、例えばＴＥＯＳを原料ガスと
して用いたプラズマＣＶＤ法により層間絶縁膜３４とし
て二酸化シリコン（ＳｉＯ2）を全面に堆積し、次にコ
ンタクトホールを形成し、ソース電極３５およびドレイ
ン電極３６として例えばアルミニウム（Ａｌ）をスパッ
タ法により堆積し、その後フォトリソグラフィ・エッチ
ングによりパターニングする。そして、例えばシランを
原料ガスとして用いたプラズマＣＶＤ法によりパッシベ
ーション膜３９を形成することにより、薄膜トランジス
タが完成する（図１（ｆ））。ただし、アンダーコート
膜１２、ゲート絶縁膜１６、層間絶縁膜３４あるいはパ
ッシベーション膜３９中にフッ素および窒素を、最終濃
度が１×１０19ｃｍ-3から２×１０20ｃｍ-3の範囲とな
るように添加する。フッ素および窒素の添加方法として
は、例えばＮＦ3を原料ガスとしたプラズマ放電により
それぞれの膜中にフッ素および窒素を取り込ませる。こ
のとき、ＮＦ3のガス流量、基板温度、放電時間を調整
することにより、アンダーコート膜１２、ゲート絶縁膜
１６、層間絶縁膜３４およびパッシベーション膜３９の
フッ素および窒素濃度を制御する。実施の形態１では、
成膜直後のそれぞれの膜中のフッ素濃度および窒素濃度
が５×１０19ｃｍ-3から９×１０21ｃｍ-3の範囲になる
ようにした。ゲート絶縁膜の成膜時の予備加熱、注入工
程による欠陥の回復のための熱処理などにより、完成し
た薄膜トランジスタのそれぞれの膜中のフッ素濃度およ
び窒素濃度は１×１０19ｃｍ-3から２×１０20ｃｍ-3の
範囲となり、それぞれの膜から放出されたフッ素および
窒素は、一部は外部に放出され、一部は多結晶シリコン
の欠陥を終端する。その結果、完成した薄膜トランジス
タの多結晶シリコンのフッ素濃度および窒素濃度は１×
１０19ｃｍ-3から２×１０20ｃｍ -3の範囲となった。
基板１１の表面に、ガラス基板中の不純物の拡散を防ぐ
ための酸化シリコンによるアンダーコート膜１２（４０
０ｎｍ程度）を、例えばＴＥＯＳ（Ｔｅｔｒａｅｔｈｙ
ｌｏｒｔｈｏｓｉｌｉｃａｔｅ：（Ｃ2Ｈ5Ｏ）4Ｓｉ）
を原料ガスとして用いたプラズマＣＶＤ法により設け、
その後、例えばシラン（ＳｉＨ4）を原料ガスとして用
いたプラズマＣＶＤ法により非結晶シリコン１３を３０
ｎｍ〜２００ｎｍ形成する（図１（ａ））。その後、例
えばＸｅＣｌエキシマレーザー１５を照射することによ
り、非結晶シリコン１３を結晶化し、多結晶シリコン１
４を形成する（図１（ｂ））。このときの照射条件は、
非結晶シリコン１３の膜厚や膜質などの条件にもよる
が、エネルギー密度が５０〜４５０ｍＪｃｍ-2、照射回
数が１〜５００回の範囲で行う。そして、ＴＥＯＳを原
料ガスとして用いたプラズマＣＶＤ法でゲート絶縁膜１
６を形成する（図１（ｃ））。その後、例えばモリブテ
ン・タングステンの合金（ＭｏＷ）を用いてゲート電極
３１を形成し、ゲート絶縁膜１６およびゲート電極３１
を公知のフォトリソグラフィ・エッチングにより島状に
パターニングする。そして、水素希釈フォスフィン（Ｐ
Ｈ3）のプラズマを生成し、加速電圧７０ｋＶ、ドーズ
量１×１０13ｃｍ-2の条件でゲート電極をマスクとして
イオンドーピングすることにより、低不純物領域（Ｌｉ
ｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ：以下ではＬＤＤ
領域３７と略記する）を形成する（図１（ｄ））。次
に、フォトレジストを用いてドーピング・マスクを形成
し、水素希釈フォスフィン（ＰＨ3）のプラズマを生成
し、加速電圧７０ｋＶ、ドーズ量１×１０15ｃｍ-2の条
件でイオンドーピングすることにより、ソース領域３２
およびドレイン領域３３を形成する（図１（ｅ））。そ
の後、例えばＲＴＡ（Ｒａｐｉｄ ＴｈｅｒｍａｌＡｎ
ｎｅａｌ）により局所的な加熱を行い、注入されたイオ
ンを活性化する。そして、例えばＴＥＯＳを原料ガスと
して用いたプラズマＣＶＤ法により層間絶縁膜３４とし
て二酸化シリコン（ＳｉＯ2）を全面に堆積し、次にコ
ンタクトホールを形成し、ソース電極３５およびドレイ
ン電極３６として例えばアルミニウム（Ａｌ）をスパッ
タ法により堆積し、その後フォトリソグラフィ・エッチ
ングによりパターニングする。そして、例えばシランを
原料ガスとして用いたプラズマＣＶＤ法によりパッシベ
ーション膜３９を形成することにより、薄膜トランジス
タが完成する（図１（ｆ））。ただし、アンダーコート
膜１２、ゲート絶縁膜１６、層間絶縁膜３４あるいはパ
ッシベーション膜３９中にフッ素および窒素を、最終濃
度が１×１０19ｃｍ-3から２×１０20ｃｍ-3の範囲とな
るように添加する。フッ素および窒素の添加方法として
は、例えばＮＦ3を原料ガスとしたプラズマ放電により
それぞれの膜中にフッ素および窒素を取り込ませる。こ
のとき、ＮＦ3のガス流量、基板温度、放電時間を調整
することにより、アンダーコート膜１２、ゲート絶縁膜
１６、層間絶縁膜３４およびパッシベーション膜３９の
フッ素および窒素濃度を制御する。実施の形態１では、
成膜直後のそれぞれの膜中のフッ素濃度および窒素濃度
が５×１０19ｃｍ-3から９×１０21ｃｍ-3の範囲になる
ようにした。ゲート絶縁膜の成膜時の予備加熱、注入工
程による欠陥の回復のための熱処理などにより、完成し
た薄膜トランジスタのそれぞれの膜中のフッ素濃度およ
び窒素濃度は１×１０19ｃｍ-3から２×１０20ｃｍ-3の
範囲となり、それぞれの膜から放出されたフッ素および
窒素は、一部は外部に放出され、一部は多結晶シリコン
の欠陥を終端する。その結果、完成した薄膜トランジス
タの多結晶シリコンのフッ素濃度および窒素濃度は１×
１０19ｃｍ-3から２×１０20ｃｍ -3の範囲となった。
【００１５】薄膜トランジスタの能力を示す移動度と完
成した薄膜トランジスタのアンダーコート膜、ゲート絶
縁膜、層間絶縁膜あるいはパッシベーション膜の膜中の
フッ素濃度および窒素濃度との関係を図６〜図９に示
す。図６〜図９より、アンダーコート膜、ゲート絶縁
膜、層間絶縁膜あるいはパッシベーション膜中に、フッ
素濃度および窒素濃度が１×１０19ｃｍ-3から２×１０
20ｃｍ-3の範囲だけ含まれることで、薄膜トランジスタ
の特性が向上することがわかる。また、図１０に、薄膜
トランジスタの立ち上がり電圧Vgbとフッ素濃度の関係
を示す。これより、フッ素濃度が２×１０21ｃｍ-3以上
では、薄膜トランジスタの立ち上がり電圧が大きく負に
シフトすることがわかる。
成した薄膜トランジスタのアンダーコート膜、ゲート絶
縁膜、層間絶縁膜あるいはパッシベーション膜の膜中の
フッ素濃度および窒素濃度との関係を図６〜図９に示
す。図６〜図９より、アンダーコート膜、ゲート絶縁
膜、層間絶縁膜あるいはパッシベーション膜中に、フッ
素濃度および窒素濃度が１×１０19ｃｍ-3から２×１０
20ｃｍ-3の範囲だけ含まれることで、薄膜トランジスタ
の特性が向上することがわかる。また、図１０に、薄膜
トランジスタの立ち上がり電圧Vgbとフッ素濃度の関係
を示す。これより、フッ素濃度が２×１０21ｃｍ-3以上
では、薄膜トランジスタの立ち上がり電圧が大きく負に
シフトすることがわかる。
【００１６】なお、本実施の形態１では出発膜（プリカ
ーサ）として、プラズマＣＶＤ法による非結晶シリコン
を用いたが、プラズマＣＶＤ法以外の減圧ＣＶＤ法やス
パッタ法等で形成してもよい。また、非結晶シリコン以
外にもシリコン・ゲルマニウム、微結晶シリコンや多結
晶または単結晶シリコンを用いてもよい。また、公知の
フォトリソグラフィ工程およびエッチング工程を使用し
て所望の形状に加工されていてもよい。
ーサ）として、プラズマＣＶＤ法による非結晶シリコン
を用いたが、プラズマＣＶＤ法以外の減圧ＣＶＤ法やス
パッタ法等で形成してもよい。また、非結晶シリコン以
外にもシリコン・ゲルマニウム、微結晶シリコンや多結
晶または単結晶シリコンを用いてもよい。また、公知の
フォトリソグラフィ工程およびエッチング工程を使用し
て所望の形状に加工されていてもよい。
【００１７】また、本実施の形態１ではアンダーコート
膜として、酸化シリコンを用いたが、窒化シリコン等の
絶縁膜を用いてもよい。
膜として、酸化シリコンを用いたが、窒化シリコン等の
絶縁膜を用いてもよい。
【００１８】また、本実施の形態１ではレーザーとし
て、ＸｅＣｌエキシマレーザーを用いたが、他のＡｒ
Ｆ，ＫｒＦ等のエキシマレーザーやアルゴンレーザーを
用いてもよい。
て、ＸｅＣｌエキシマレーザーを用いたが、他のＡｒ
Ｆ，ＫｒＦ等のエキシマレーザーやアルゴンレーザーを
用いてもよい。
【００１９】本実施の形態１ではゲート絶縁膜として、
ＴＥＯＳを原料ガスとしてプラズマＣＶＤ法により作製
した酸化シリコンを用いたが、プラズマＣＶＤ法以外の
減圧ＣＶＤ法やスパッタ法、高圧酸化法等で形成しても
よいし、また熱酸化膜や窒化シリコン等の絶縁膜を用い
てもよい。
ＴＥＯＳを原料ガスとしてプラズマＣＶＤ法により作製
した酸化シリコンを用いたが、プラズマＣＶＤ法以外の
減圧ＣＶＤ法やスパッタ法、高圧酸化法等で形成しても
よいし、また熱酸化膜や窒化シリコン等の絶縁膜を用い
てもよい。
【００２０】また、本実施の形態１では、注入されたイ
オンの活性化としてＲＴＡを用いたが、４００℃以上の
雰囲気中でアニールしてもよいし、また、同時に注入さ
れた水素による自己活性化を期待して故意に活性化しな
くてもよい。
オンの活性化としてＲＴＡを用いたが、４００℃以上の
雰囲気中でアニールしてもよいし、また、同時に注入さ
れた水素による自己活性化を期待して故意に活性化しな
くてもよい。
【００２１】また、本実施の形態１では、ゲート電極や
ソース電極およびドレイン電極としてＭＯＷとＡｌを用
いたが、アルミニウム（Ａｌ）、タンタル（Ｔａ）、モ
リブテン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）等
の金属またはそれらの合金を用いてもよいし、不純物を
多量に含む多結晶シリコンや多結晶シリコン・ゲルマニ
ウム合金やＩＴＯ等の透明導電層等でもよい。
ソース電極およびドレイン電極としてＭＯＷとＡｌを用
いたが、アルミニウム（Ａｌ）、タンタル（Ｔａ）、モ
リブテン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）等
の金属またはそれらの合金を用いてもよいし、不純物を
多量に含む多結晶シリコンや多結晶シリコン・ゲルマニ
ウム合金やＩＴＯ等の透明導電層等でもよい。
【００２２】また、本実施の形態１では、層間絶縁膜と
してＴＥＯＳを原料ガスとするプラズマＣＶＤ法により
作製した二酸化シリコンを用いたが、ＡＰ−ＣＶＤ法や
ＥＣＲ−ＣＶＤ法を用いてもよく、また窒化シリコンや
酸化タンタル、酸化アルミニウム等の絶縁膜を用いても
よし、これらの薄膜の積層構造をとってもよい。
してＴＥＯＳを原料ガスとするプラズマＣＶＤ法により
作製した二酸化シリコンを用いたが、ＡＰ−ＣＶＤ法や
ＥＣＲ−ＣＶＤ法を用いてもよく、また窒化シリコンや
酸化タンタル、酸化アルミニウム等の絶縁膜を用いても
よし、これらの薄膜の積層構造をとってもよい。
【００２３】また、本実施の形態１では、注入するイオ
ンとしてリンイオンを用いたが、アルミニウム等を用い
てもよく、また、アクセプタとなるボロン等を用いてよ
い。
ンとしてリンイオンを用いたが、アルミニウム等を用い
てもよく、また、アクセプタとなるボロン等を用いてよ
い。
【００２４】（実施の形態２）図２は本発明の第２の実
施の形態の液晶表示装置およびその製造方法を説明する
ための断面図である。図３は第２の実施の形態の液晶表
示装置の等価回路図である。詳しい製造方法の手順は省
略するが、（実施の形態１）の方法に準拠して、薄膜ト
ランジスタを各画素のスイッチングトランジスタ５０と
してマトリクス状に形成するのと同時に各画素トランジ
スタを駆動するためのＣＭＯＳ駆動回路３０を一体化し
て形成した薄膜トランジスタアレイ基板上に画素電極２
１を形成し、配向膜２２を塗布し、ラビングによる配向
処理を行った。そして、対向電極２４とカラーフィルタ
２５を形成した対向基板２３にも同様に配向膜２２を塗
布し、ラビングによる配向処理を行った。両基板を貼り
合わせ、その間に液晶２６を注入し、両基板前後に偏光
板２７を配置することによって液晶表示装置が完成す
る。
施の形態の液晶表示装置およびその製造方法を説明する
ための断面図である。図３は第２の実施の形態の液晶表
示装置の等価回路図である。詳しい製造方法の手順は省
略するが、（実施の形態１）の方法に準拠して、薄膜ト
ランジスタを各画素のスイッチングトランジスタ５０と
してマトリクス状に形成するのと同時に各画素トランジ
スタを駆動するためのＣＭＯＳ駆動回路３０を一体化し
て形成した薄膜トランジスタアレイ基板上に画素電極２
１を形成し、配向膜２２を塗布し、ラビングによる配向
処理を行った。そして、対向電極２４とカラーフィルタ
２５を形成した対向基板２３にも同様に配向膜２２を塗
布し、ラビングによる配向処理を行った。両基板を貼り
合わせ、その間に液晶２６を注入し、両基板前後に偏光
板２７を配置することによって液晶表示装置が完成す
る。
【００２５】（実施の形態３）図４は本発明の第３の実
施の形態のエレクトロルミネッセンス表示装置およびそ
の製造方法を説明するための断面図であり、図５は本発
明の第３の実施の形態のエレクトロルミネッセンス表示
装置の等価回路図である。詳しい製造方法の手段は省略
するが、（実施の形態１）の方法に準拠して、薄膜トラ
ンジスタを各画素のスイッチングトランジスタ５０およ
び電流駆動用薄膜トランジスタをマトリクス状に形成す
るのと同時に各画素トランジスタを駆動するためのＣＭ
ＯＳ駆動回路３０を一体化して形成した薄膜トランジス
タアレイ基板上に透明電極４９としてＩＴＯ電極を形成
する。その後、例えば、導電性高分子４３として、例え
ばポリエチレンジオキシチオフェン（ＰＥＤＴ）と実際
に発光するポリジアルキルフルオレン誘導体４４を形成
し、最後にＣａ陰極４５を蒸着してエレクトロルミネッ
センス表示装置が完成する。その動作は以下の通りであ
る。まず、スイッチングトランジスタ５０がオンするよ
うに走査線４１上にパルス信号を与えたときに信号線４
２に表示信号を印加すると、駆動用トランジスタ４６が
オン状態となって電流供給線４７から電流が流れ、エレ
クトロルミネッセンスセル４８が発光する。
施の形態のエレクトロルミネッセンス表示装置およびそ
の製造方法を説明するための断面図であり、図５は本発
明の第３の実施の形態のエレクトロルミネッセンス表示
装置の等価回路図である。詳しい製造方法の手段は省略
するが、（実施の形態１）の方法に準拠して、薄膜トラ
ンジスタを各画素のスイッチングトランジスタ５０およ
び電流駆動用薄膜トランジスタをマトリクス状に形成す
るのと同時に各画素トランジスタを駆動するためのＣＭ
ＯＳ駆動回路３０を一体化して形成した薄膜トランジス
タアレイ基板上に透明電極４９としてＩＴＯ電極を形成
する。その後、例えば、導電性高分子４３として、例え
ばポリエチレンジオキシチオフェン（ＰＥＤＴ）と実際
に発光するポリジアルキルフルオレン誘導体４４を形成
し、最後にＣａ陰極４５を蒸着してエレクトロルミネッ
センス表示装置が完成する。その動作は以下の通りであ
る。まず、スイッチングトランジスタ５０がオンするよ
うに走査線４１上にパルス信号を与えたときに信号線４
２に表示信号を印加すると、駆動用トランジスタ４６が
オン状態となって電流供給線４７から電流が流れ、エレ
クトロルミネッセンスセル４８が発光する。
【００２６】なお、本実施の形態３では、エレクトロル
ミネッセンス材料として、ポリジアルキルフルオレン誘
導体を用いたが、他の有機材料、例えば、他のポリフル
オレン系材料やポリフェニルビニレン系の材料でもよい
し、無機材料でもよい。
ミネッセンス材料として、ポリジアルキルフルオレン誘
導体を用いたが、他の有機材料、例えば、他のポリフル
オレン系材料やポリフェニルビニレン系の材料でもよい
し、無機材料でもよい。
【００２７】また、本実施の形態３では、エレクトロル
ミネッセンス材料の形成方法は、スピンコートなどの塗
布方法、蒸着、インクジェットによる吐出形成等の方法
を用いもよい。
ミネッセンス材料の形成方法は、スピンコートなどの塗
布方法、蒸着、インクジェットによる吐出形成等の方法
を用いもよい。
【００２８】
【発明の効果】以上説明を行ってきたように、本発明の
薄膜トランジスタによれば、特性に優れた薄膜トランジ
スタを提供でき、その実用上の効果は大きい。
薄膜トランジスタによれば、特性に優れた薄膜トランジ
スタを提供でき、その実用上の効果は大きい。
【図１】本発明に基づく第１の実施の形態の薄膜トラン
ジスタの製造方法を説明するための主要工程ごとの概略
断面図
ジスタの製造方法を説明するための主要工程ごとの概略
断面図
【図２】本発明に基づく第２の実施の形態の液晶表示装
置を説明するための概略断面図
置を説明するための概略断面図
【図３】本発明に基づく第２の実施の形態の液晶表示装
置を説明するための等価回路図
置を説明するための等価回路図
【図４】本発明に基づく第３の実施の形態のエレクトロ
ルミネッセンス表示装置を説明するための概略断面図
ルミネッセンス表示装置を説明するための概略断面図
【図５】本発明に基づく第３の実施の形態のエレクトロ
ルミネッセンス表示装置を説明するための等価回路図
ルミネッセンス表示装置を説明するための等価回路図
【図６】本発明に基づく第１の実施の形態で製造した薄
膜トランジスタの移動度とアンダーコート膜中のフッ素
および窒素濃度の関係図
膜トランジスタの移動度とアンダーコート膜中のフッ素
および窒素濃度の関係図
【図７】本発明に基づく第１の実施の形態で製造した薄
膜トランジスタの移動度とゲート絶縁膜中のフッ素およ
び窒素濃度の関係図
膜トランジスタの移動度とゲート絶縁膜中のフッ素およ
び窒素濃度の関係図
【図８】本発明に基づく第１の実施の形態で製造した薄
膜トランジスタの移動度と層間絶縁膜中のフッ素および
窒素濃度の関係図
膜トランジスタの移動度と層間絶縁膜中のフッ素および
窒素濃度の関係図
【図９】本発明に基づく第１の実施の形態で製造した薄
膜トランジスタの移動度とパッシベーション膜中のフッ
素および窒素濃度の関係図
膜トランジスタの移動度とパッシベーション膜中のフッ
素および窒素濃度の関係図
【図１０】本発明に基づく第１の実施の形態で製造した
薄膜トランジスタの立ち上がり電圧とフッ素濃度の関係
図
薄膜トランジスタの立ち上がり電圧とフッ素濃度の関係
図
【図１１】従来の薄膜トランジスタの製造方法を説明す
るための概略断面図
るための概略断面図
１１ 基板 １２ アンダーコート膜 １３ 非結晶シリコン １４ 多結晶シリコン １５ レーザー光 １６ ゲート絶縁膜 １７ 酸化シリコン ２１ 画素電極 ２２ 配向膜 ２３ 対向基板 ２４ 対向電極 ２５ カラーフィルタ ２６ 液晶 ２７ 偏光板 ２８ 蓄積容量 ２９ 液晶セル ３０ ＣＭＯＳ駆動回路 ３１ ゲート電極 ３２ ソース領域 ３３ ドレイン領域 ３４ 層間絶縁膜 ３５ ソース電極 ３６ ドレイン電極 ３７ ＬＤＤ領域 ３８ アレイ基板 ３９ パッシベーション膜 ４１ 走査線 ４２ 信号線 ４３ 導電性高分子（ポリエチレンジオキシチオフェ
ン） ４４ ポリフルオレン誘導体 ４５ Ｃａ陰極 ４６ 駆動用トランジスタ ４７ 電流供給線 ４８ エレクトロルミネッセンスセル ４９ 透明電極（ＩＴＯ） ５０ スイッチングトランジスタ
ン） ４４ ポリフルオレン誘導体 ４５ Ｃａ陰極 ４６ 駆動用トランジスタ ４７ 電流供給線 ４８ エレクトロルミネッセンスセル ４９ 透明電極（ＩＴＯ） ５０ スイッチングトランジスタ
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６２７Ｅ Ｈ０５Ｂ 33/14 ６１７Ｔ ６１９Ａ ６２６Ｃ (72)発明者 河北 哲郎 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H092 JA24 JA34 JA37 JB57 KB24 KB25 MA07 MA08 MA13 MA17 NA21 PA01 3K007 AB01 AB18 BA06 CA01 CB01 DA00 DB03 EB00 FA01 5C094 AA21 BA03 BA29 BA43 CA19 CA24 DA14 DA15 DB04 EA04 EA07 EB02 ED03 ED14 5F110 AA17 BB02 BB04 CC02 DD02 DD13 DD14 DD30 EE03 EE04 EE06 EE07 EE09 FF02 FF03 FF07 FF23 FF28 FF30 FF32 GG01 GG02 GG12 GG13 GG25 GG33 GG34 GG43 GG45 GG47 HJ01 HJ12 HJ23 HL03 HL04 HL06 HL07 HL08 HL23 HM15 NN03 NN05 NN22 NN23 NN24 NN35 NN72 NN73 NN80 PP03 QQ11 QQ23
Claims (8)
- 【請求項１】 絶縁性基板上に、アンダーコート膜と、
チャネル領域とドナーまたはアクセプタとなる不純物を
含有するソース・ドレイン領域からなるシリコンを含む
半導体薄膜と、ゲート絶縁膜と、ゲート電極と、ソース
・ドレイン電極と、層間絶縁膜と、パッシベーション膜
を少なくとも有する薄膜トランジスタにおいて、前記ア
ンダーコート膜とシリコンを含む半導体薄膜とゲート絶
縁膜と層間絶縁膜とパッシベーション膜のうち少なくと
も一つの膜中のフッ素濃度および窒素濃度が１×１０19
ｃｍ-3から２×１０20ｃｍ-3であることを特徴とする薄
膜トランジスタ。 - 【請求項２】 絶縁性基板上に、アンダーコート膜と、
チャネル領域とドナーまたはアクセプタとなる不純物を
含有するソース・ドレイン領域からなるシリコンを含む
半導体薄膜と、ゲート絶縁膜と、ゲート電極と、ソース
・ドレイン電極と、層間絶縁膜と、パッシベーション膜
を少なくとも有する薄膜トランジスタにおいて、前記ア
ンダーコート膜中のフッ素濃度および窒素濃度が１×１
０19ｃｍ -3から２×１０20ｃｍ-3であることを特徴とす
る薄膜トランジスタ。 - 【請求項３】 絶縁性基板上に、アンダーコート膜と、
チャネル領域とドナーまたはアクセプタとなる不純物を
含有するソース・ドレイン領域からなるシリコンを含む
半導体薄膜と、ゲート絶縁膜と、ゲート電極と、ソース
・ドレイン電極と、層間絶縁膜と、パッシベーション膜
を少なくとも有する薄膜トランジスタにおいて、シリコ
ンを含む半導体薄膜中のフッ素濃度および窒素濃度が１
×１０19ｃｍ-3から２×１０20ｃｍ-3であることを特徴
とする薄膜トランジスタ。 - 【請求項４】 絶縁性基板上に、アンダーコート膜と、
チャネル領域とドナーまたはアクセプタとなる不純物を
含有するソース・ドレイン領域からなるシリコンを含む
半導体薄膜と、ゲート絶縁膜と、ゲート電極と、ソース
・ドレイン電極と、層間絶縁膜と、パッシベーション膜
を少なくとも有する薄膜トランジスタにおいて、前記ゲ
ート絶縁膜中のフッ素濃度および窒素濃度が１×１０19
ｃｍ-3から２×１０20ｃｍ-3であることを特徴とする薄
膜トランジスタ。 - 【請求項５】 絶縁性基板上に、アンダーコート膜と、
チャネル領域とドナーまたはアクセプタとなる不純物を
含有するソース・ドレイン領域からなるシリコンを含む
半導体薄膜と、ゲート絶縁膜と、ゲート電極と、ソース
・ドレイン電極と、層間絶縁膜と、パッシベーション膜
を少なくとも有する薄膜トランジスタにおいて、前記層
間絶縁膜中のフッ素濃度および窒素濃度が１×１０19ｃ
ｍ-3から２×１０20ｃｍ-3であることを特徴とする薄膜
トランジスタ。 - 【請求項６】 絶縁性基板上に、アンダーコート膜と、
チャネル領域とドナーまたはアクセプタとなる不純物を
含有するソース・ドレイン領域からなるシリコンを含む
半導体薄膜と、ゲート絶縁膜と、ゲート電極と、ソース
・ドレイン電極と、層間絶縁膜と、パッシベーション膜
を少なくとも有する薄膜トランジスタにおいて、前記パ
ッシベーション膜中のフッ素濃度および窒素濃度が１×
１０19ｃｍ-3から２×１０20ｃｍ-3であることを特徴と
する薄膜トランジスタ。 - 【請求項７】 薄膜トランジスタをマトリクス状に配置
した薄膜トランジスタアレイを有する第一の基板と対向
する電極を配置した第二の基板間に液晶を挟持した液晶
表示装置において、前記薄膜トランジスタは請求項１か
ら６のうちのいずれかに記載の薄膜トランジスタである
ことを特徴とする液晶表示装置。 - 【請求項８】 薄膜トランジスタをマトリクス状に配置
した薄膜トランジスタアレイを有する第一の基板と対向
する電極を配置した第二の基板間にエレクトロルミネッ
センス材料を挟持したエレクトロルミネッセンス表示装
置において、前記薄膜トランジスタは請求項１から６の
うちのいずれかに記載の薄膜トランジスタであることを
特徴とするエレクトロルミネッセンス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001169221A JP2002368009A (ja) | 2001-06-05 | 2001-06-05 | 薄膜トランジスタおよび液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001169221A JP2002368009A (ja) | 2001-06-05 | 2001-06-05 | 薄膜トランジスタおよび液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002368009A true JP2002368009A (ja) | 2002-12-20 |
Family
ID=19011322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001169221A Pending JP2002368009A (ja) | 2001-06-05 | 2001-06-05 | 薄膜トランジスタおよび液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002368009A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076886A (ja) * | 2007-08-24 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7902003B2 (en) * | 2006-01-05 | 2011-03-08 | Hitachi Displays, Ltd. | Semiconductor device and method for manufacturing the same |
| JP2015062223A (ja) * | 2013-08-23 | 2015-04-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2016146510A (ja) * | 2010-07-01 | 2016-08-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018113491A (ja) * | 2009-10-21 | 2018-07-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09293793A (ja) * | 1996-04-26 | 1997-11-11 | Mitsubishi Electric Corp | 薄膜トランジスタを有する半導体装置およびその製造方法 |
| JP2001028449A (ja) * | 1991-08-26 | 2001-01-30 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
2001
- 2001-06-05 JP JP2001169221A patent/JP2002368009A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001028449A (ja) * | 1991-08-26 | 2001-01-30 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JPH09293793A (ja) * | 1996-04-26 | 1997-11-11 | Mitsubishi Electric Corp | 薄膜トランジスタを有する半導体装置およびその製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7902003B2 (en) * | 2006-01-05 | 2011-03-08 | Hitachi Displays, Ltd. | Semiconductor device and method for manufacturing the same |
| JP2009076886A (ja) * | 2007-08-24 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2018113491A (ja) * | 2009-10-21 | 2018-07-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2020057798A (ja) * | 2009-10-21 | 2020-04-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2016146510A (ja) * | 2010-07-01 | 2016-08-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018166217A (ja) * | 2010-07-01 | 2018-10-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015062223A (ja) * | 2013-08-23 | 2015-04-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10355136B2 (en) | 2013-08-23 | 2019-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5424230A (en) | Method of manufacturing a polysilicon thin film transistor | |
| US7588981B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5508209A (en) | Method for fabricating thin film transistor using anodic oxidation | |
| JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
| US5834071A (en) | Method for forming a thin film transistor | |
| US7696030B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| US7544550B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| US7871872B2 (en) | Method of manufacturing thin film transistor having lightly doped drain regions | |
| US7465614B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| US6777763B1 (en) | Semiconductor device and method for fabricating the same | |
| US20040195568A1 (en) | Thin film transistor substrate and method for manufacturing the same | |
| JPH07202214A (ja) | 薄膜半導体装置の作製方法 | |
| JP2003007719A (ja) | 薄膜トランジスタおよびそれを用いた表示装置 | |
| US20040023446A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
| JP2001326364A (ja) | 半導体装置及びその作製方法 | |
| JP2002368009A (ja) | 薄膜トランジスタおよび液晶表示装置 | |
| JP3108331B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2001284600A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2002124467A (ja) | 多結晶半導体膜の形成方法および薄膜トランジスタの製造方法 | |
| JP2002026334A (ja) | 薄膜トランジスタ、液晶表示装置およびエレクトロルミネッセンス表示装置 | |
| JP2002176061A (ja) | 薄膜トランジスタ並びにこれを用いた液晶表示装置及びエレクトロルミネッセンス表示装置 | |
| JP2002231629A (ja) | 半導体薄膜の形成方法および薄膜トランジスタの製造方法 | |
| JPH1187724A (ja) | 半導体素子の製造方法 | |
| JP2002190604A (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置とエレクトロルミネッセンス表示装置 | |
| JP2003197630A (ja) | 薄膜トランジスタと表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101007 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110215 |