JP2002026334A

JP2002026334A - 薄膜トランジスタ、液晶表示装置およびエレクトロルミネッセンス表示装置

Info

Publication number: JP2002026334A
Application number: JP2000211051A
Authority: JP
Inventors: Kazuki Kitamura; 一樹北村; Tetsuo Kawakita; 哲郎河北
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-07-12
Filing date: 2000-07-12
Publication date: 2002-01-25

Abstract

(57)【要約】【課題】本発明は薄膜トランジスタと液晶表示装置お
よびエレクトロルミネッセンス表示装置に関するもので
あり、初期特性および信頼性が両立した薄膜トランジス
タを提供すること。【解決手段】固定電荷が２×１０¹⁵ｃｍ^-3から５×１
０¹⁷ｃｍ^-3であり、界面準位密度が１×１０¹⁰ｃｍ^-2ｅ
Ｖ^-1から７×１０¹²ｃｍ^-2ｅＶ^-1であり、１×１０^-3Ａ
・ｃｍ^-2の電流が流れるときの電界が６ＭＶｃｍ^-1から
１１ＭＶｃｍ^-1であるゲート絶縁膜を用いて薄膜トラン
ジスタを形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各種の半導体装置
に使用される酸窒化膜の形成方法と、液晶表示装置およ
びセンサーアレイ等に応用される薄膜トランジスタの製
造方法に関する。また、液晶表示装置およびその製造方
法、ならびにエレクトロルミネッセンス表示装置および
その製造方法に関する。

【０００２】

【従来の技術】以下、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ
ｏｒｔｈｏｓｉｌｉｃａｔｅ：（Ｃ₂Ｈ₅Ｏ）₄Ｓｉ）を
原料ガスとして用いたプラズマＣＶＤ法により形成した
酸化シリコンをゲート酸化膜として用いた、従来の薄膜
トランジスタの例として、液晶表示装置用に開発が進め
られている低温多結晶シリコン薄膜トランジスタ（以
下、「低温Ｐｏｌｙ−ＳｉＴＦＴ」と略記する）につい
て図面を用いて説明を行う。

【０００３】多結晶シリコン薄膜トランジスタを用いた
大型液晶表示装置は、大面積を必要とするため安価なガ
ラス基板が用いられている。しかし、ガラスを基板とし
て用いる場合、その耐熱性が十分でないため、比較的低
温（おおよそ６００℃以下）で薄膜トランジスタを作製
しなくてはならない。従来例として、図１０を参照しな
がら簡単に説明する。

【０００４】この従来例の低温Ｐｏｌｙ−ＳｉＴＦＴの
製造方法では、まず、ガラス（コーニング＃１７３７
等）基板１１の表面に、ガラス基板中の不純物の拡散を
防ぐための酸化シリコンによるアンダーコート膜１２
（４００ｎｍ程度）を設けた基板上に、シラン（ＳｉＨ
₄）を原料ガスとして用いたプラズマＣＶＤ法により非
結晶シリコン１３を５０ｎｍ形成する（図１０
（ａ））。

【０００５】次いで、ＸｅＣｌエキシマレーザー１５を
照射することにより非結晶シリコンを結晶化し多結晶シ
リコン１４を形成する（図１０（ｂ））。このときの照
射条件は、非結晶シリコンの膜厚や膜質などの条件にも
よるが、エネルギー密度が１５０〜４５０ｍＪｃｍ^-2、
照射回数が１〜５００回の範囲で行う。この多結晶シリ
コンを公知のフォトリソグラフィ・エッチングにより島
状にパターニングする（図１０（ｃ））。

【０００６】その後、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ
ｏｒｔｈｏｓｉｌｉｃａｔｅ：（Ｃ ₂Ｈ₅Ｏ）₄Ｓｉ）を
原料ガスとして用いたプラズマＣＶＤ法により、島状の
多結晶シリコン上に、酸化シリコン１６を９０ｎｍ形成
する（図１０（ｄ））。そして、モリブテン・タングス
テンの合金（ＭｏＷ）を用いてゲート電極３１を形成
し、酸化シリコン１６およびゲート電極３１を公知のフ
ォトリソグラフィ・エッチングにより島状にパターニン
グする。そして、水素希釈フォスフィン（ＰＨ₃）のプ
ラズマを生成し、加速電圧７０ｋＶ、ドーズ量１０¹⁵ｃ
ｍ^-2の条件でイオンドーピングすることにより、ソース
領域３２およびドレイン領域３３を形成する（図１０
（ｅ））。

【０００７】その後、熱処理を行い、注入されたイオン
を活性化する。そして、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙ
ｌｏｒｔｈｏｓｉｌｉｃａｔｅ：（Ｃ₂Ｈ₅Ｏ）₄Ｓｉ）
を原料ガスとして用いたプラズマＣＶＤ法により層間絶
縁膜３４として二酸化シリコン（ＳｉＯ₂）を全面に堆
積し、次にコンタクトホールを形成し、ソース電極３５
およびドレイン電極３６として例えばアルミニウム（Ａ
ｌ）をスパッタ法により堆積し、その後フォトリソグラ
フィ・エッチングによりパターニングすることにより、
薄膜トランジスタが完成する（図１０（ｆ））。

【０００８】薄膜トランジスタのゲート絶縁膜に、ＴＥ
ＯＳ（Ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔ
ｅ：（Ｃ₂Ｈ₅Ｏ）₄Ｓｉ）を原料ガスとして用いたプラ
ズマＣＶＤ法により形成される二酸化シリコンを用いる
例としては、ジャパニーズ・ジャーナル・オブ・アプラ
イド・フィジックス・１９９２年・第４５７０ページか
ら第４５７３ページ（ＪａｐａｎｅｅｓＪｏｕｒｎａ
ｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓｐ．ｐ．
４５７０〜４５７３）に記載されている。

【０００９】

【発明が解決しようとする課題】上記（図１０）に示す
従来の低温Ｐｏｌｙ−ＳｉＴＦＴを作製する場合、以下
の課題が生じる。

【００１０】図１０に示した例では、結晶化によって得
られた多結晶シリコン層上に、ＴＥＯＳ（Ｔｅｔｒａｅ
ｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ：（Ｃ₂Ｈ₅Ｏ）₄
Ｓｉ）を原料ガスとして用いたプラズマＣＶＤ法によ
り、ゲート絶縁膜として二酸化シリコン層を形成してい
る。ところが、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌｏｒｔ
ｈｏｓｉｌｉｃａｔｅ：（Ｃ₂Ｈ₅Ｏ）₄Ｓｉ）を原料ガ
スとして用いたプラズマＣＶＤ法によりゲート絶縁膜
（二酸化シリコン）を形成すると、成膜条件を十分に検
討しなければ、ゲート絶縁膜と半導体薄膜との界面の準
位密度が大きく、また、ゲート絶縁膜中の固定電荷が多
くなる。

【００１１】ゲート絶縁膜の固定電荷が多いと、ＴＦＴ
のＩｄ−Ｖｇ特性の立ち上がり電圧が大きく負にシフト
するため、０Ｖでの電流値が大きくなる。その結果、電
流による電気的ストレスと、電流が流れることにより生
じる熱ストレスがＴＦＴにかかり、特性の劣化へとつな
がる。

【００１２】また、ゲート絶縁膜と半導体薄膜の界面の
準位密度が大きいと、ＴＦＴのＩｄ−Ｖｇ特性の立ち上
がりがなだらかになるため、オン電流が低下するという
問題が生じる。また、絶縁耐圧が低いと、ゲート電極か
ら半導体薄膜に電流が流れるため、ＴＦＴ特性の誤動作
およびＴＦＴ特性の劣化へとつながるという問題を有し
ている。

【００１３】本発明は、かかる点を鑑み、特性が優れ、
信頼性が高い薄膜トランジスタを提供することを目的と
する。

【００１４】

【課題を解決するための手段】これらの課題を解決する
ために、本発明の発明者が様々に検討したところ、ゲー
ト絶縁膜と半導体薄膜の界面における界面準位密度が１
×１０¹⁰ｃｍ^-2ｅＶ^-1から７×１０¹²ｃｍ^-2ｅＶ^-1、好
ましくは１×１０¹¹ｃｍ^-2ｅＶ^-1から１×１０ ¹²ｃｍ^-2
ｅＶ^-1であるゲート絶縁膜を形成することが効果的であ
る。だだし、界面準位密度を前記範囲に限定するだけで
は、初期特性は向上するが、信頼性の問題を解決すること
ができないので、界面準位密度のほかに、固定電荷が２
×１０¹⁵ｃｍ^-3から５×１０¹⁷ｃｍ^-3であり、１×１０
^-3Ａ・ｃｍ^-2の電流が流れるときの電界が６ＭＶｃｍ^-1
から１１ＭＶｃｍ^-1、好ましくは１×１０^-3Ａ・ｃｍ^-2
の電流が流れるときの電界が８ＭＶｃｍ^-1から１０ＭＶ
ｃｍ^-1であるゲート絶縁膜を形成することを特徴とす
る。

【００１５】また、ゲート絶縁膜の膜応力を引張り応力
にすることが効果的である。ただし、ただ単にゲート絶
縁膜の膜応力を引張り応力にしただけでは、初期特性は
向上するが、信頼性の問題を解決することができないの
で、１×１０^-3Ａ・ｃｍ^-2の電流が流れるときの電界が
６ＭＶｃｍ^-1から１１ＭＶｃｍ^-1、好ましくは１×１０
^-3Ａ・ｃｍ^-2の電流が流れるときの電界が８ＭＶｃｍ^-1
から１０ＭＶｃｍ^-1であるゲート絶縁膜を形成すること
を特徴とする。

【００１６】

【発明の実施の形態】本発明の請求項１記載の薄膜トラ
ンジスタは、絶縁性基板上に、チャネル領域とドナーま
たはアクセプタとなる不純物を含有するソース・ドレイ
ン領域からなるシリコンを含む半導体薄膜と、ゲート絶
縁膜と、ゲート電極と、ソース・ドレイン電極とを少な
くとも有する薄膜トランジスタであって、前記ゲート絶
縁膜の固定電荷が２×１０¹⁵ｃｍ^-3から５×１０¹⁷ｃｍ
^-3であり、前記ゲート絶縁膜と前記半導体薄膜の界面に
おける界面準位密度が１×１０¹⁰ｃｍ^-2ｅＶ^-1から７×
１０¹²ｃｍ^-2ｅＶ^-1であり、ゲート絶縁膜に１×１０^-3
Ａ・ｃｍ^-2の電流が流れるときの電界が６ＭＶｃｍ^-1か
ら１１ＭＶｃｍ^-1であることを特徴とするものである。
本発明によれば、性能の優れた薄膜トランジスタを提供
できるという作用を有する。

【００１７】本発明の請求項３記載の薄膜トランジスタ
は、絶縁性基板上に、チャネル領域とドナーまたはアク
セプタとなる不純物を含有するソース・ドレイン領域か
らなるシリコンを含む半導体薄膜と、ゲート絶縁膜と、
ゲート電極と、ソース・ドレイン電極とを少なくとも有
する薄膜トランジスタであって、前記ゲート絶縁膜の膜
応力が引張り応力であり、ゲート絶縁膜に１×１０^-3Ａ
・ｃｍ^-2の電流が流れるときの電界が６ＭＶｃｍ^-1から
１１ＭＶｃｍ^-1であることを特徴とするものである。本
発明によれば、より性能の優れた薄膜トランジスタを提
供できるという作用を有する。

【００１８】本発明の請求項５記載の液晶表示装置は、
薄膜トランジスタをマトリクス状に配置した薄膜トラン
ジスタアレイを有する第一の基板と第一の基板と対向す
る電極を配置した第二の基板間に液晶を挟持した液晶表
示装置であって、前記第一の基板は請求項１または２記
載の薄膜トランジスタをマトリクス状に配置してなるこ
とを特徴としたものである。本発明によれば、性能の優
れた液晶表示装置を提供できるという作用を有する。

【００１９】本発明の請求項６記載の液晶表示装置は、
薄膜トランジスタをマトリクス状に配置した薄膜トラン
ジスタアレイを有する第一の基板と第一の基板と対向す
る電極を配置した第二の基板間に液晶を挟持した液晶表
示装置であって、前記第一の基板は請求項３または４記
載の薄膜トランジスタをマトリクス状に配置してなるこ
とを特徴としたものである。本発明によれば、より性能
の優れた液晶表示装置を提供できるという作用を有す
る。

【００２０】本発明の請求項７記載のエレクトロルミネ
ッセンス表示装置は、薄膜トランジスタをマトリクス状
に配置した薄膜トランジスタアレイを有する第一の基板
と対向する電極を配置した第二の基板間にエレクトロル
ミネッセンス材料を挟持したエレクトロルミネッセンス
表示装置であって、前記第一の基板は請求項１または２
記載の薄膜トランジスタをマトリクス状に配置してなる
ことを特徴としたものである。本発明によれば、性能の
優れたエレクトロルミネッセンス表示装置を提供できる
という作用を有する。

【００２１】本発明の請求項８記載のエレクトロルミネ
ッセンス表示装置は、薄膜トランジスタをマトリクス状
に配置した薄膜トランジスタアレイを有する第一の基板
と対向する電極を配置した第二の基板間にエレクトロル
ミネッセンス材料を挟持したエレクトロルミネッセンス
表示装置であって、前記第一の基板は請求項３または４
記載の薄膜トランジスタをマトリクス状に配置してなる
ことを特徴としたものである。本発明によれば、性能の
優れたエレクトロルミネッセンス表示装置を提供できる
という作用を有する。

【００２２】（実施の形態１）図１は本発明の第１の実
施の形態の薄膜トランジスタを説明するための工程断面
図であり、以下順を追って説明する。

【００２３】まず、ガラス（コーニング＃１７３７等）
基板１１の表面に、ガラス基板中の不純物の拡散を防ぐ
ための酸化シリコンによるアンダーコート膜１２（４０
０ｎｍ程度）を設けた基板上に、例えばシラン（ＳｉＨ
₄）を原料ガスとして用いたプラズマＣＶＤ法により非
結晶シリコン１３を３０ｎｍ〜２００ｎｍ形成する。そ
の後、例えばＸｅＣｌエキシマレーザー１５を照射する
ことにより、非結晶シリコン１３を結晶化し多結晶シリ
コン１４を形成する。このときの照射条件は、非結晶シ
リコン１３の膜厚や膜質などの条件にもよるが、エネル
ギー密度が１５０〜４５０ｍＪｃｍ^-2、照射回数が１〜
５００回の範囲で行う。そして、この多結晶シリコンを
フォトリソグラフィ・エッチングにより島状にパターニ
ングする（図１（ａ））。

【００２４】その後、ＴＥＯＳを原料ガスとして用いた
プラズマＣＶＤ法で酸化シリコン１６を形成する（図１
（ｂ））。このときの成膜条件は、電力密度が３００か
ら８００ｍＷ・ｃｍ^-2、基板温度４００から３００℃、
酸素ガス流量に対するＴＥＯＳガス流量が０．０１から
０．５、圧力が１５０から３００Ｐａである。

【００２５】その後、例えばモリブテン・タングステン
の合金（ＭｏＷ）を用いてゲート電極３１を形成し、酸
化シリコン１６およびゲート電極３１を公知のフォトリ
ソグラフィ・エッチングにより島状にパターニングす
る。そして、ゲート電極をマスクとして水素希釈フォス
フィン（ＰＨ₃）のプラズマを生成し、加速電圧７０ｋ
Ｖ、ドーズ量１０¹³ｃｍ^-2の条件でイオンドーピングす
ることにより、低不純物領域３７（ＬｉｇｈｔｌｙＤ
ｏｐｅｄＤｒａｉｎ：以下ではＬＤＤ領域と略記す
る）を形成する（図１（ｃ））。

【００２６】次に、フォトレジストを用いてドーピング
・マスクを形成し、水素希釈フォスフィン（ＰＨ₃）の
プラズマを生成し、加速電圧７０ｋＶ、ドーズ量１０¹⁵
ｃｍ^- ²の条件でイオンドーピングすることにより、ソー
ス領域３２およびドレイン領域３３を形成する（図１
（ｄ））。

【００２７】その後、例えばＲＴＡ（ＲａｐｉｄＴｈ
ｅｒｍａｌＡｎｎｅａｌ）により局所的な加熱を行
い、注入されたイオンを活性化する。そして、例えばＴ
ＥＯＳ（Ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａ
ｔｅ：（Ｃ₂Ｈ₅Ｏ）₄Ｓｉ）を原料ガスとして用いたプ
ラズマＣＶＤ法により層間絶縁膜３４として二酸化シリ
コン（ＳｉＯ₂）を全面に堆積し、次にコンタクトホー
ルを形成し、ソース電極３５およびドレイン電極３６と
して例えばアルミニウム（Ａｌ）をスパッタ法により堆
積し、その後フォトリソグラフィ・エッチングによりパ
ターニングすることにより、薄膜トランジスタが完成す
る（図１（ｅ））。

【００２８】ＣＶ法、チャージポンピング法およびＩｄ
−Ｖｇ特性評価より、界面準位密度とＩｄ−Ｖｇ特性の
関係、絶縁膜の固定電荷とＩｄ−Ｖｇ特性の関係、およ
び絶縁破壊電界とＴＦＴの不良率の関係を評価すると、
それぞれ図６〜図８のようになった。

【００２９】図６〜図８の結果からわかるように、ゲー
ト絶縁膜の固定電荷が２×１０¹⁵ｃｍ^-3から５×１０¹⁷
ｃｍ^-3の範囲であり、界面準位密度が１×１０¹⁰ｃｍ^-2
ｅＶ ^-1から７×１０¹²ｃｍ^-2ｅＶ^-1の範囲であり、１×
１０^-3Ａ・ｃｍ^-2の電流が流れる電界が６ＭＶｃｍ^-1か
ら１１ＭＶｃｍ^-1の範囲であることにより、信頼性と初
期特性を満足したＴＦＴ特性を得ることができた。

【００３０】なお、本実施の形態１では酸窒化膜を形成
する場合の下地膜として、プラズマＣＶＤ法による非結
晶シリコンを用いたが、プラズマＣＶＤ法以外の減圧Ｃ
ＶＤ法やスパッタ法等で形成してもよい。また、非結晶
シリコン以外にもシリコン・ゲルマニウム、微結晶シリ
コンや多結晶または単結晶シリコンを用いてもよい。ま
た、公知のフォトリソグラフィ工程およびエッチング工
程を使用して所望の形状に加工されていてもよい。

【００３１】また、本実施の形態１ではアンダーコート
膜として、酸化シリコンを用いたが、窒化シリコン等の
絶縁膜を用いてもよく、また、アンダーコート膜を形成
しなくてもよい。

【００３２】また、本実施の形態１ではレーザーとし
て、ＸｅＣｌエキシマレーザーを用いたが、他のＡｒ
Ｆ、ＫｒＦ等のエキシマレーザやアルゴンレーザを用い
てもよい。

【００３３】また、本実施の形態１では結晶化に、レー
ザーによる方法を用いたが、温度６００℃以下の熱処理
炉による方法やＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌ
Ａｎｎｅａｌ）等を用いてもよい。

【００３４】また、本実施の形態１では絶縁膜として、
ＴＥＯＳを原料ガスとしてプラズマＣＶＤ法により作製
した酸化シリコンを用いたが、プラズマＣＶＤ法以外の
減圧ＣＶＤ法やスパッタ法、高圧酸化法等で形成しても
よいし、また熱酸化膜や窒化シリコン等の絶縁膜を用い
てもよい。

【００３５】また、本実施の形態１では、注入されたイ
オンの活性化としてＲＴＡを用いたが、４００℃以上の
雰囲気中でアニールしてもよいし、また、同時に注入さ
れた水素による自己活性化を期待して故意に活性化しな
くてもよい。

【００３６】また、本実施の形態１では、ゲート電極や
ソース電極およびドレイン電極としてＭｏＷとＡｌを用
いたが、アルミニウム（Ａｌ）、タンタル（Ｔａ）、モ
リブテン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）等
の金属またはそれらの合金を用いてもよいし、不純物を
多量に含む多結晶シリコンや多結晶シリコン・ゲルマニ
ウム合金やＩＴＯ等の透明導電層等でもよい。

【００３７】また、本実施の形態１では、層間絶縁膜と
してＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌ
ｉｃａｔｅ：（Ｃ₂Ｈ₅Ｏ）₄Ｓｉ）を原料ガスとするプ
ラズマＣＶＤ法により作製した二酸化シリコンを用いた
が、ＡＰ−ＣＶＤ法やＥＣＲ−ＣＶＤ法を用いてもよ
く、また窒化シリコンや酸化タンタル、酸化アルミニウ
ム等の絶縁膜を用いてもよし、これらの薄膜の積層構造
をとってもよい。

【００３８】また、本実施の形態１では、注入するイオ
ンとしてリンイオンを用いたが、アルミニウム等を用い
てもよく、また、アクセプタとなるボロン等を用いてよ
い。

【００３９】（実施の形態２）（実施の形態１）の方法
に準拠して、島状の多結晶シリコンを形成する（図１
（ａ））。その後、ＴＥＯＳを原料ガスとして用いたプ
ラズマＣＶＤ法で酸化シリコン１６を形成する（図１
（ｂ））。このときの成膜条件は、電力密度が１００か
ら４００ｍＷ・ｃｍ^-2、基板温度４００から３００℃、
酸素ガス流量に対するＴＥＯＳガス流量が０．０１から
０．５、圧力が２００から５００Ｐａである。その後の
工程は（実施の形態１）の方法に準拠することにより、
薄膜トランジスタが完成する（図１（ｅ））。

【００４０】ＣＶ法、チャージポンピング法およびＩｄ
−Ｖｇ特性評価より、絶縁破壊電界とＴＦＴの不良率の
関係および膜応力とＩｄ−Ｖｇ特性の関係を評価する
と、それぞれ図８、図９のようになった。図８、図９の
結果からわかるように、ゲート絶縁膜の膜応力が引張り
応力であり、ゲート絶縁膜に１×１０^-3Ａ・ｃｍ^-2の電
流が流れるときの電界が６ＭＶｃｍ^-1から１１ＭＶｃｍ
^-1であることにより、信頼性と初期特性を満足したＴＦ
Ｔ特性を得ることができた。

【００４１】（実施の形態３）図２は本発明の第３の実
施の形態の液晶表示装置およびその製造方法を説明する
ための断面図である。図３は第３の実施の形態の液晶表
示装置の等価回路図である。

【００４２】（実施の形態１）の方法に準拠して、薄膜
トランジスタを各画素のスイッチングトランジスタとし
てマトリクス状に形成するのと同時に各画素トランジス
タを駆動するためのＣＭＯＳ駆動回路を一体化して形成
した薄膜トランジスタアレイ基板上に画素電極２１を形
成し、配向膜２２を塗布し、ラビングによる配向処理を
行った。そして、対向電極２４とカラーフィルタ２５を
形成した対向基板２３にも同様に配向膜を塗布し、ラビ
ングによる配向処理を行った。両基板を貼り合わせ、そ
の間に液晶２６を注入し、両基板前後に偏光板２７を配
置することによって液晶表示装置が完成する。

【００４３】（実施の形態４）図２は本発明の第４の実
施の形態の液晶表示装置およびその製造方法を説明する
ための断面図である。図３は第４の実施の形態の液晶表
示装置の等価回路図である。

【００４４】（実施の形態２）の方法に準拠して、薄膜
トランジスタを各画素のスイッチングトランジスタとし
てマトリクス状に形成するのと同時に各画素トランジス
タを駆動するためのＣＭＯＳ駆動回路を一体化して形成
した薄膜トランジスタアレイ基板上に画素電極２１を形
成し、配向膜２２を塗布し、ラビングによる配向処理を
行った。そして、対向電極２４とカラーフィルタ２５を
形成した対向基板２３にも同様に配向膜を塗布し、ラビ
ングによる配向処理を行った。両基板を貼り合わせ、そ
の間に液晶２６を注入し、両基板前後に偏光板２７を配
置することによって液晶表示装置が完成する。

【００４５】（実施の形態５）図４は本発明の第５の実
施の形態のエレクトロルミネッセンス表示装置およびそ
の製造方法を説明するための断面図であり、図５は本発
明の第５の実施の形態のエレクトロルミネッセンス表示
装置の等価回路図である。

【００４６】（実施の形態１）の方法に準拠して、薄膜
トランジスタを各画素のスイッチングトランジスタおよ
び電流駆動用薄膜トランジスタをマトリクス状に形成す
るのと同時に各画素トランジスタを駆動するためのＣＭ
ＯＳ駆動回路を一体化して形成した薄膜トランジスタア
レイ基板上に透明電極４９としてＩＴＯ電極を形成す
る。

【００４７】その後、例えば、導電性高分子４３とし
て、例えばポリエチレンジオキシチオフェン（ＰＥＤ
Ｔ）と実際に発光するポリジアルキルフルオレン誘導体
４４を形成し、最後にＣａ陰極４５を蒸着してエレクト
ロルミネッセンス表示装置が完成する。

【００４８】その動作は以下の通りである。まず、図５
におけるスイッチングトランジスタ５０がオンするよう
に走査線上にパルス信号を与えたときに信号線に表示信
号を印加すると、駆動用トランジスタ４６がオン状態と
なって電流供給線４７から電流が流れ、エレクトロルミ
ネッセンスセル４８が発光する。

【００４９】なお、実施の形態５では、エレクトロルミ
ネッセンス材料として、ポリジアルキルフルオレン誘導
体を用いたが、他の有機材料、例えば、他のポリフルオ
レン系材料やポリフェニルビニレン系の材料でもよい
し、無機材料でもよい。

【００５０】また、エレクトロルミネッセンス材料の形
成方法は、スピンコートなどの塗布方法、蒸着、インク
ジェットによる吐出形成等の方法を用いもよい。

【００５１】（実施の形態６）図４は本発明の第６の実
施の形態のエレクトロルミネッセンス表示装置およびそ
の製造方法を説明するための断面図であり、図５は本発
明の第６の実施の形態のエレクトロルミネッセンス表示
装置の等価回路図である。

【００５２】（実施の形態２）の方法に準拠して、薄膜
トランジスタを各画素のスイッチングトランジスタおよ
び電流駆動用薄膜トランジスタをマトリクス状に形成す
るのと同時に各画素トランジスタを駆動するためのＣＭ
ＯＳ駆動回路を一体化して形成した薄膜トランジスタア
レイ基板上に透明電極４９としてＩＴＯ電極を形成す
る。

【００５３】その後、例えば、導電性高分子４３とし
て、例えばポリエチレンジオキシチオフェン（ＰＥＤ
Ｔ）と実際に発光するポリジアルキルフルオレン誘導体
４４を形成し、最後にＣａ陰極４５を蒸着してエレクト
ロルミネッセンス表示装置が完成する。

【００５４】その動作は以下の通りである。まず、図５
におけるスイッチングトランジスタ５０がオンするよう
に走査線上にパルス信号を与えたときに信号線に表示信
号を印加すると、駆動用トランジスタ４６がオン状態と
なって電流供給線４７から電流が流れ、エレクトロルミ
ネッセンスセル４８が発光する。

【００５５】なお、実施の形態６では、エレクトロルミ
ネッセンス材料として、ポリジアルキルフルオレン誘導
体を用いたが、他の有機材料、例えば、他のポリフルオ
レン系材料やポリフェニルビニレン系の材料でもよい
し、無機材料でもよい。

【００５６】また、エレクトロルミネッセンス材料の形
成方法は、スピンコートなどの塗布方法、蒸着、インク
ジェットによる吐出形成等の方法を用いもよい。

【００５７】

【発明の効果】以上説明を行なってきたように、本発明
の薄膜トランジスタによれば、初期特性および信頼性が
両立した薄膜トランジスタを提供できて、その実用上の
効果は大きい。

【００５８】また、本発明の液晶表示装置によれば、初
期特性および信頼性が両立した液晶表示装置を提供でき
て、その実用上の効果は大きい。

【００５９】また、本発明のエレクトロルミネッセンス
表示装置によれば、初期特性および信頼性が両立したエ
レクトロルミネッセンス表示装置を提供でき、その実用
上の効果は大きい。

【図面の簡単な説明】

【図１】本発明に基づく第１および第２の実施の形態の
薄膜トランジスタの製造方法を説明するための主要工程
ごとの概略断面図

【図２】本発明に基づく第３および第４の実施の形態の
液晶表示装置を説明するための概略断面図

【図３】本発明に基づく第３および第４の実施の形態の
液晶表示装置を説明するための等価回路図

【図４】本発明に基づく第５および第６の実施の形態の
エレクトロルミネッセンス表示装置を説明するための概
略断面図

【図５】本発明に基づく第５および第６の実施の形態の
エレクトロルミネッセンス表示装置を説明するための等
価回路図

【図６】界面準位密度とＩｄ−Ｖｇ特性の関係を評価し
た結果の図

【図７】絶縁膜の固定電荷とＩｄ−Ｖｇ特性の関係を評
価した結果の図

【図８】絶縁耐圧とトランジスタの不良率の関係を評価
した結果の図

【図９】膜応力とＩｄ−Ｖｇ特性の関係を評価した結果
の図

【図１０】従来の薄膜トランジスタの製造方法を説明す
るための概略断面図

【符号の説明】

１１基板１２アンダーコート膜１３非結晶シリコン１４多結晶シリコン１５レーザー光１６酸化シリコン２１画素電極２２配向膜２３対向基板２４対向電極２５カラーフィルタ２６液晶２７偏光板２８蓄積容量２９液晶セル３０ＣＭＯＳ駆動回路３１ゲート電極３２ソース領域３３ドレイン領域３４層間絶縁膜３５ソース電極３６ドレイン電極３７ＬＤＤ領域３８ゲート絶縁膜３９アレイ基板４１走査線４２信号線４３導電性高分子（ポリエチレンジオキシチオフェ
ン）４４ポリフルオレン誘導体４５Ｃａ陰極４６駆動用トランジスタ４７電流供給線４８エレクトロルミネッセンス・セル４９透明電極（ＩＴＯ）５０スイッチングトランジスタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/205 Ｇ０２Ｆ 1/136 ５００ 21/316 Ｈ０１Ｌ 29/78 ６１７ＶＦターム(参考） 2H092 JA25 JA36 KA04 KA07 KA10 KA12 MA08 MA18 MA27 MA29 MA30 NA21 5C094 AA31 BA03 BA29 BA43 CA19 CA24 DA13 EA04 EA05 EB02 ED03 5F045 AA03 AA08 AA10 AB03 AB04 AB31 AB32 AB33 AC09 AD07 AD08 AE21 HA17 5F058 BC02 BF07 BF25 BJ01 BJ02 5F110 AA14 BB02 CC02 DD02 DD13 DD14 DD15 EE04 EE06 EE07 EE09 FF02 FF03 FF05 FF23 FF28 FF30 FF32 GG01 GG02 GG12 GG13 GG14 GG24 GG25 GG45 HJ01 HJ04 HJ12 HJ23 HL03 HL23 HM15 NN02 NN22 NN23 NN24 NN35 PP02 PP03 PP05 PP10

Claims

【特許請求の範囲】

【請求項１】絶縁性基板上に、チャネル領域とドナーま
たはアクセプタとなる不純物を含有するソース・ドレイ
ン領域からなるシリコンを含む半導体薄膜と、ゲート絶
縁膜と、ゲート電極と、ソース・ドレイン電極とを少な
くとも有する薄膜トランジスタであって、前記ゲート絶
縁膜の固定電荷が２×１０¹⁵ｃｍ^-3から５×１０¹⁷ｃｍ
^-3であり、前記ゲート絶縁膜と前記半導体薄膜の界面に
おける界面準位密度が１×１０¹⁰ｃｍ^-2ｅＶ^-1から７×
１０¹²ｃｍ^-2ｅＶ^-1であり、前記ゲート絶縁膜に１×１
０^-3Ａ・ｃｍ^-2の電流が流れるときの電界が６ＭＶｃｍ
^-1から１１ＭＶｃｍ^-1であることを特徴とする薄膜トラ
ンジスタ。
【請求項２】ゲート絶縁膜がＴＥＯＳ（Ｔｅｔｒａｅｔ
ｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ：（Ｃ₂Ｈ₅Ｏ）₄Ｓ
ｉ）を原料ガスとして用いて形成されたことを特徴とす
る請求項１記載の薄膜トランジスタ。
【請求項３】絶縁性基板上に、チャネル領域とドナーま
たはアクセプタとなる不純物を含有するソース・ドレイ
ン領域からなるシリコンを含む半導体薄膜と、ゲート絶
縁膜と、ゲート電極と、ソース・ドレイン電極とを少な
くとも有する薄膜トランジスタであって、前記ゲート絶
縁膜の膜応力が引張り応力であり、前記ゲート絶縁膜に
１×１０^-3Ａ・ｃｍ^-2の電流が流れるときの電界が６Ｍ
Ｖｃｍ^-1から１１ＭＶｃｍ^-1であることを特徴とする薄
膜トランジスタ。
【請求項４】ゲート絶縁膜がＴＥＯＳ（Ｔｅｔｒａｅｔ
ｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ：（Ｃ₂Ｈ₅Ｏ）₄Ｓ
ｉ）を原料ガスとして用いて形成されたことを特徴とす
る請求項３記載の薄膜トランジスタ。
【請求項５】薄膜トランジスタをマトリクス状に配置し
た薄膜トランジスタアレイを有する第一の基板と前記第
一基板と対向する電極を配置した第二の基板間に液晶を
挟持した液晶表示装置であって、前記第一の基板は請求
項１または２記載の薄膜トランジスタをマトリクス状に
配置してなることを特徴とする液晶表示装置。
【請求項６】薄膜トランジスタをマトリクス状に配置し
た薄膜トランジスタアレイを有する第一の基板と前記第
一基板と対向する電極を配置した第二の基板間に液晶を
挟持した液晶表示装置であって、前記第一の基板は請求
項３または４記載の薄膜トランジスタをマトリクス状に
配置してなることを特徴とする液晶表示装置。
【請求項７】薄膜トランジスタをマトリクス状に配置し
た薄膜トランジスタアレイを有する第一の基板と対向す
る電極を配置した第二の基板間にエレクトロルミネッセ
ンス材料を挟持したエレクトロルミネッセンス表示装置
であって、前記第一の基板は請求項１または２記載の薄
膜トランジスタをマトリクス状に配置してなることを特
徴とするエレクトロルミネッセンス表示装置。
【請求項８】薄膜トランジスタをマトリクス状に配置し
た薄膜トランジスタアレイを有する第一の基板と対向す
る電極を配置した第二の基板間にエレクトロルミネッセ
ンス材料を挟持したエレクトロルミネッセンス表示装置
であって、前記第一の基板は請求項３または４記載の薄
膜トランジスタをマトリクス状に配置してなることを特
徴とするエレクトロルミネッセンス表示装置。