JPH05299653A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05299653A JPH05299653A JP7303791A JP7303791A JPH05299653A JP H05299653 A JPH05299653 A JP H05299653A JP 7303791 A JP7303791 A JP 7303791A JP 7303791 A JP7303791 A JP 7303791A JP H05299653 A JPH05299653 A JP H05299653A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- insulating film
- semiconductor device
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
Abstract
(57)【要約】
【目的】 アクティブマトリクス型液晶パネルディスプ
レイを構成する半導体装置の製造工程を簡略化する。 【構成】 アクティブマトリクス型液晶パネルディスプ
レイを構成する画素部スイッチング素子としての逆スタ
ガー型アモルファスシリコンＴＦＴ２０と、周辺駆動回
路としてのコプレーナ型ポリシリコンＴＦＴ１９とにお
いて、各ＴＦＴのゲート電極１１及び１０を同一の製造
工程で形成し、また、逆スタガー型アモルファスシリコ
ンＴＦＴ２０のゲート絶縁膜８ｂ及びコプレーナ型ポリ
シリコンＴＦＴ１９の層間絶縁膜８ａを同一の製造工程
で形成することにより、その分、製造工程を簡略化す
る。
レイを構成する半導体装置の製造工程を簡略化する。 【構成】 アクティブマトリクス型液晶パネルディスプ
レイを構成する画素部スイッチング素子としての逆スタ
ガー型アモルファスシリコンＴＦＴ２０と、周辺駆動回
路としてのコプレーナ型ポリシリコンＴＦＴ１９とにお
いて、各ＴＦＴのゲート電極１１及び１０を同一の製造
工程で形成し、また、逆スタガー型アモルファスシリコ
ンＴＦＴ２０のゲート絶縁膜８ｂ及びコプレーナ型ポリ
シリコンＴＦＴ１９の層間絶縁膜８ａを同一の製造工程
で形成することにより、その分、製造工程を簡略化す
る。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
型液晶パネルディスプレイを構成する半導体装置及びそ
の製造方法に関するものである。
型液晶パネルディスプレイを構成する半導体装置及びそ
の製造方法に関するものである。
【０００２】
【従来の技術】従来より、アクティブマトリクス型液晶
パネルディスプレイを構成する半導体装置として、画素
部を形成するスイッチング素子（以下、画素部スイッチ
ング素子と称す。）とともにシフトレジスタ等の周辺駆
動回路を薄膜トランジスタ（以下、ＴＦＴと称す。）で
構成した半導体装置が提案されている。この際、画素部
スイッチング素子としてはコンデンサの電圧を保持する
必要性からオフ電流の小さいアモルファスシリコンＴＦ
Ｔを、また、周辺駆動回路としては移動度の高いポリ
（多結晶）シリコンＴＦＴをそれぞれ用いることが望ま
しい（例えば、特開昭６３−２２３７８８号公報、特開
平１−２１２４８１号公報参照）。
パネルディスプレイを構成する半導体装置として、画素
部を形成するスイッチング素子（以下、画素部スイッチ
ング素子と称す。）とともにシフトレジスタ等の周辺駆
動回路を薄膜トランジスタ（以下、ＴＦＴと称す。）で
構成した半導体装置が提案されている。この際、画素部
スイッチング素子としてはコンデンサの電圧を保持する
必要性からオフ電流の小さいアモルファスシリコンＴＦ
Ｔを、また、周辺駆動回路としては移動度の高いポリ
（多結晶）シリコンＴＦＴをそれぞれ用いることが望ま
しい（例えば、特開昭６３−２２３７８８号公報、特開
平１−２１２４８１号公報参照）。
【０００３】
【発明が解決しようとする課題】しかしながら、前述し
た従来の半導体装置では周辺駆動回路を構成するポリシ
リコンＴＦＴを作成した後、画素部スイッチング素子を
構成するアモルファスシリコンＴＦＴを作成していたた
め、非常に長い製造工程が必要になるという問題があっ
た。
た従来の半導体装置では周辺駆動回路を構成するポリシ
リコンＴＦＴを作成した後、画素部スイッチング素子を
構成するアモルファスシリコンＴＦＴを作成していたた
め、非常に長い製造工程が必要になるという問題があっ
た。
【０００４】本発明は前記従来の問題点に鑑み、製造工
程を簡略化し得る半導体装置及びその製造方法を提供す
ることを目的とする。
程を簡略化し得る半導体装置及びその製造方法を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】本発明では前記目的を達
成するため、請求項１として、アクティブマトリクス型
液晶パネルディスプレイを構成する画素部スイッチング
素子及び周辺駆動回路をそれぞれ逆スタガー型アモルフ
ァスシリコン薄膜トランジスタ及びコプレーナ型ポリシ
リコン薄膜トランジスタで構成した半導体装置におい
て、ゲート電極、ゲート絶縁膜及び層間絶縁膜のうちの
少なくとも１つを同一の製造工程で形成した逆スタガー
型アモルファスシリコン薄膜トランジスタ及びコプレー
ナ型ポリシリコン薄膜トランジスタを備えた半導体装
置、また、請求項２として、アクティブマトリクス型液
晶パネルディスプレイを構成する画素部スイッチング素
子及び周辺駆動回路をそれぞれ逆スタガー型アモルファ
スシリコン薄膜トランジスタ及びコプレーナ型ポリシリ
コン薄膜トランジスタで構成した半導体装置の製造方法
において、逆スタガー型アモルファスシリコン薄膜トラ
ンジスタ及びコプレーナ型ポリシリコン薄膜トランジス
タを構成するゲート電極、ゲート絶縁膜及び層間絶縁膜
のうちの少なくとも１つを同時に形成するようになした
半導体装置の製造方法を提案する。
成するため、請求項１として、アクティブマトリクス型
液晶パネルディスプレイを構成する画素部スイッチング
素子及び周辺駆動回路をそれぞれ逆スタガー型アモルフ
ァスシリコン薄膜トランジスタ及びコプレーナ型ポリシ
リコン薄膜トランジスタで構成した半導体装置におい
て、ゲート電極、ゲート絶縁膜及び層間絶縁膜のうちの
少なくとも１つを同一の製造工程で形成した逆スタガー
型アモルファスシリコン薄膜トランジスタ及びコプレー
ナ型ポリシリコン薄膜トランジスタを備えた半導体装
置、また、請求項２として、アクティブマトリクス型液
晶パネルディスプレイを構成する画素部スイッチング素
子及び周辺駆動回路をそれぞれ逆スタガー型アモルファ
スシリコン薄膜トランジスタ及びコプレーナ型ポリシリ
コン薄膜トランジスタで構成した半導体装置の製造方法
において、逆スタガー型アモルファスシリコン薄膜トラ
ンジスタ及びコプレーナ型ポリシリコン薄膜トランジス
タを構成するゲート電極、ゲート絶縁膜及び層間絶縁膜
のうちの少なくとも１つを同時に形成するようになした
半導体装置の製造方法を提案する。
【０００６】
【作用】本発明の請求項１によれば、アクティブマトリ
クス型液晶パネルディスプレイを構成するアモルファス
シリコンＴＦＴ及びポリシリコンＴＦＴのゲート電極、
ゲート絶縁膜及び層間絶縁膜のうちの少なくとも１つを
同一の製造工程で形成できる。
クス型液晶パネルディスプレイを構成するアモルファス
シリコンＴＦＴ及びポリシリコンＴＦＴのゲート電極、
ゲート絶縁膜及び層間絶縁膜のうちの少なくとも１つを
同一の製造工程で形成できる。
【０００７】また、請求項２によれば、同時に形成され
たゲート電極、ゲート絶縁膜及び層間絶縁膜のうちの少
なくとも１つをそれぞれ有するアモルファスシリコンＴ
ＦＴとポリシリコンＴＦＴとを備えたアクティブマトリ
クス型液晶パネルディスプレイが製造される。
たゲート電極、ゲート絶縁膜及び層間絶縁膜のうちの少
なくとも１つをそれぞれ有するアモルファスシリコンＴ
ＦＴとポリシリコンＴＦＴとを備えたアクティブマトリ
クス型液晶パネルディスプレイが製造される。
【０００８】
【実施例】図１は本発明の半導体装置の一実施例を示す
もので、図中、１は絶縁性基板、２はポリシリコン活性
層、３，４はソース電極、５，６はドレイン電極、７，
８，９は絶縁膜、１０，１１はゲート電極、１２はアモ
ルファスシリコン活性層、１３はチャネル保護層、１４
は画素電極、１５，１６，１７，１８は配線電極であ
る。
もので、図中、１は絶縁性基板、２はポリシリコン活性
層、３，４はソース電極、５，６はドレイン電極、７，
８，９は絶縁膜、１０，１１はゲート電極、１２はアモ
ルファスシリコン活性層、１３はチャネル保護層、１４
は画素電極、１５，１６，１７，１８は配線電極であ
る。
【０００９】前記ポリシリコン活性層２、ソース電極
３、ドレイン電極５、絶縁膜７，８，９、ゲート電極１
０及び配線電極１５，１６はコプレーナ型ポリシリコン
ＴＦＴ１９を構成し、また、ソース電極４、ドレイン電
極６、絶縁膜８，９、ゲート電極１１、アモルファスシ
リコン活性層１２、チャネル保護層１３及び配線電極１
７，１８は逆スタガー型アモルファスシリコンＴＦＴ２
０を構成する。ここで、前記コプレーナ型ポリシリコン
ＴＦＴ１９はアクティブマトリクス型液晶パネルディス
プレイの周辺駆動回路を構成し、また、逆スタガー型ア
モルファスシリコンＴＦＴ２０はアクティブマトリクス
型液晶パネルディスプレイの画素部スイッチング素子を
構成する。なお、実際の装置は多数のこれらのＴＦＴで
構成されるが、ここでは一対のみ示す。
３、ドレイン電極５、絶縁膜７，８，９、ゲート電極１
０及び配線電極１５，１６はコプレーナ型ポリシリコン
ＴＦＴ１９を構成し、また、ソース電極４、ドレイン電
極６、絶縁膜８，９、ゲート電極１１、アモルファスシ
リコン活性層１２、チャネル保護層１３及び配線電極１
７，１８は逆スタガー型アモルファスシリコンＴＦＴ２
０を構成する。ここで、前記コプレーナ型ポリシリコン
ＴＦＴ１９はアクティブマトリクス型液晶パネルディス
プレイの周辺駆動回路を構成し、また、逆スタガー型ア
モルファスシリコンＴＦＴ２０はアクティブマトリクス
型液晶パネルディスプレイの画素部スイッチング素子を
構成する。なお、実際の装置は多数のこれらのＴＦＴで
構成されるが、ここでは一対のみ示す。
【００１０】前記ゲート電極１０及び１１はリン
（Ｐ+ ）をドープしたポリシリコン（ｎ+poly−Ｓｉ）
で同時に形成される。また、前記絶縁膜８はコプレーナ
型ポリシリコンＴＦＴ１９に対しては層間絶縁膜８ａと
なり、また、逆スタガー型アモルファスシリコンＴＦＴ
２０に対してはゲート絶縁膜８ｂとなるもので、水素を
含むシリコン窒化膜（ＳｉＮx ）で同時に形成される。
なお、絶縁膜７はコプレーナ型ポリシリコンＴＦＴ１９
に対するゲート絶縁膜となり、また、絶縁膜９はコプレ
ーナ型ポリシリコンＴＦＴ１９及び逆スタガー型アモル
ファスシリコンＴＦＴ２０に対する層間絶縁膜となる。
（Ｐ+ ）をドープしたポリシリコン（ｎ+poly−Ｓｉ）
で同時に形成される。また、前記絶縁膜８はコプレーナ
型ポリシリコンＴＦＴ１９に対しては層間絶縁膜８ａと
なり、また、逆スタガー型アモルファスシリコンＴＦＴ
２０に対してはゲート絶縁膜８ｂとなるもので、水素を
含むシリコン窒化膜（ＳｉＮx ）で同時に形成される。
なお、絶縁膜７はコプレーナ型ポリシリコンＴＦＴ１９
に対するゲート絶縁膜となり、また、絶縁膜９はコプレ
ーナ型ポリシリコンＴＦＴ１９及び逆スタガー型アモル
ファスシリコンＴＦＴ２０に対する層間絶縁膜となる。
【００１１】このように、ポリシリコンＴＦＴ１９のゲ
ート電極１０及び層間絶縁膜８ａとアモルファスシリコ
ンＴＦＴ２０のゲート電極１１及びゲート絶縁膜８ｂと
をそれぞれ同一の製造工程で形成でき、その分、製造工
程を簡略化できる。
ート電極１０及び層間絶縁膜８ａとアモルファスシリコ
ンＴＦＴ２０のゲート電極１１及びゲート絶縁膜８ｂと
をそれぞれ同一の製造工程で形成でき、その分、製造工
程を簡略化できる。
【００１２】図２は図１の半導体装置の製造工程を示す
もので、以下、これに従って製造方法を説明する。
もので、以下、これに従って製造方法を説明する。
【００１３】まず、絶縁性基板１上にＬＰＣＶＤ法によ
りポリシリコン膜を１０００オングストローム堆積し、
パターニングを行い、さらに６００℃のＮ2 雰囲気中で
アニールしてポリシリコン活性層２を形成する（図２
(a) ）。次に、ＬＰＣＶＤ法により二酸化シリコン膜
（ＳｉＯ2 ）を１０００オングストローム堆積して絶縁
膜７を形成し、さらにＬＰＣＶＤ法によりポリシリコン
膜を１５００オングストローム堆積し、パターニングを
行い、この後、加速電圧１１０ｋｅＶ、ドーズ量２×１
０15ions／cm2 の条件でリン（Ｐ+ ）イオンを注入し、
さらに６００℃のＮ2 雰囲気中で４８時間の活性化アニ
ールを行う。これにより、図２(b) に示すようにポリシ
リコンＴＦＴ１９のゲート電極１０及びアモルファスシ
リコンＴＦＴ２０のゲート電極１１が同時に形成され
る。
りポリシリコン膜を１０００オングストローム堆積し、
パターニングを行い、さらに６００℃のＮ2 雰囲気中で
アニールしてポリシリコン活性層２を形成する（図２
(a) ）。次に、ＬＰＣＶＤ法により二酸化シリコン膜
（ＳｉＯ2 ）を１０００オングストローム堆積して絶縁
膜７を形成し、さらにＬＰＣＶＤ法によりポリシリコン
膜を１５００オングストローム堆積し、パターニングを
行い、この後、加速電圧１１０ｋｅＶ、ドーズ量２×１
０15ions／cm2 の条件でリン（Ｐ+ ）イオンを注入し、
さらに６００℃のＮ2 雰囲気中で４８時間の活性化アニ
ールを行う。これにより、図２(b) に示すようにポリシ
リコンＴＦＴ１９のゲート電極１０及びアモルファスシ
リコンＴＦＴ２０のゲート電極１１が同時に形成され
る。
【００１４】次に、ＰＣＶＤ法によりシリコン窒化膜
（ＳｉＮx ）、アモルファスシリコン膜（ａ−Ｓｉ）及
びシリコン窒化膜（ＳｉＮx ）をそれぞれ３０００オン
グストローム、５００オングストローム及び１５００オ
ングストローム連続的に堆積し、絶縁膜８、アモルファ
スシリコン膜２１及び絶縁膜２２を形成する（図２
(c)）。この工程を詳細に説明すると、図２(c) に示す
絶縁膜８を形成する時はまず、最初に絶縁性基板１の温
度を３５０℃に保ち、Ｈ2 ガスプラズマ中にて８時間の
処理を行い、その後、ガスをＳｉＨ4 、ＮＨ3 に切替え
て３０００オングストローム形成する。これらの処理に
より、ポリシリコン活性層２の結晶粒界（グレインバウ
ンダリー）中に充分な水素が拡散される。この後、真空
を破らずにアモルファスシリコン膜２１及び絶縁膜２２
を形成する。
（ＳｉＮx ）、アモルファスシリコン膜（ａ−Ｓｉ）及
びシリコン窒化膜（ＳｉＮx ）をそれぞれ３０００オン
グストローム、５００オングストローム及び１５００オ
ングストローム連続的に堆積し、絶縁膜８、アモルファ
スシリコン膜２１及び絶縁膜２２を形成する（図２
(c)）。この工程を詳細に説明すると、図２(c) に示す
絶縁膜８を形成する時はまず、最初に絶縁性基板１の温
度を３５０℃に保ち、Ｈ2 ガスプラズマ中にて８時間の
処理を行い、その後、ガスをＳｉＨ4 、ＮＨ3 に切替え
て３０００オングストローム形成する。これらの処理に
より、ポリシリコン活性層２の結晶粒界（グレインバウ
ンダリー）中に充分な水素が拡散される。この後、真空
を破らずにアモルファスシリコン膜２１及び絶縁膜２２
を形成する。
【００１５】次に、絶縁膜２２にパターニングを行い、
チャネル保護層１３を形成した後、ボロンをドープした
アモルファスシリコン膜（ｎ+ ａ−Ｓｉ）を形成し、こ
れをアモルファスシリコン膜２１とともにパターニング
してアモルファスシリコン活性層１２とソース電極４及
びドレイン電極６を形成する（図２(d) ）。
チャネル保護層１３を形成した後、ボロンをドープした
アモルファスシリコン膜（ｎ+ ａ−Ｓｉ）を形成し、こ
れをアモルファスシリコン膜２１とともにパターニング
してアモルファスシリコン活性層１２とソース電極４及
びドレイン電極６を形成する（図２(d) ）。
【００１６】次に、透明電極膜（ＩＴＯ）を５００オン
グストローム堆積し、パターニングを行い、画素電極１
４を形成する（図２(e) ）。次に、図２(f) に示すよう
にＰＥＣＶＤ法により酸化シリコン（ＳｉＯx ）を８０
００オングストローム堆積して絶縁膜９を形成し、コン
タクト穴２３，２４，２５，２６，２７をそれぞれ電極
３，５，１４，４，６に達するまで開ける。最後に、ア
ルミニウム膜（Ａｌ−Ｓｉ）を堆積し、パターニングを
行って各配線電極１５，１６，１７，１８を形成するこ
とによって、図１に示すような半導体装置が完成する。
グストローム堆積し、パターニングを行い、画素電極１
４を形成する（図２(e) ）。次に、図２(f) に示すよう
にＰＥＣＶＤ法により酸化シリコン（ＳｉＯx ）を８０
００オングストローム堆積して絶縁膜９を形成し、コン
タクト穴２３，２４，２５，２６，２７をそれぞれ電極
３，５，１４，４，６に達するまで開ける。最後に、ア
ルミニウム膜（Ａｌ−Ｓｉ）を堆積し、パターニングを
行って各配線電極１５，１６，１７，１８を形成するこ
とによって、図１に示すような半導体装置が完成する。
【００１７】前記実施例ではコプレーナ型ポリシリコン
ＴＦＴ１９及び逆スタガー型アモルファスシリコンＴＦ
Ｔ２０のゲート電極材料として、リンをドープしたポリ
シリコン（ｎ+ poly−Ｓｉ）を用いたが、従来から用い
られている金属（Ｃｒ，Ｍｏ，Ｔａ，Ｗ又はそれらの混
合物）を用いても良い。
ＴＦＴ１９及び逆スタガー型アモルファスシリコンＴＦ
Ｔ２０のゲート電極材料として、リンをドープしたポリ
シリコン（ｎ+ poly−Ｓｉ）を用いたが、従来から用い
られている金属（Ｃｒ，Ｍｏ，Ｔａ，Ｗ又はそれらの混
合物）を用いても良い。
【００１８】
【発明の効果】以上説明したように本発明の請求項１に
よれば、アクティブマトリクス型液晶パネルディスプレ
イを構成するアモルファスシリコンＴＦＴ及びポリシリ
コンＴＦＴのゲート電極、ゲート絶縁膜及び層間絶縁膜
のうちの少なくとも１つを同一の製造工程で形成でき、
その分、製造工程を簡略化できる。
よれば、アクティブマトリクス型液晶パネルディスプレ
イを構成するアモルファスシリコンＴＦＴ及びポリシリ
コンＴＦＴのゲート電極、ゲート絶縁膜及び層間絶縁膜
のうちの少なくとも１つを同一の製造工程で形成でき、
その分、製造工程を簡略化できる。
【００１９】また、本発明の請求項２によれば、同時に
形成されたゲート電極、ゲート絶縁膜及び層間絶縁膜の
うちの少なくとも１つをそれぞれ有するアモルファスシ
リコンＴＦＴとポリシリコンＴＦＴとを備えたアクティ
ブマトリクス型液晶パネルディスプレイを製造できる。
形成されたゲート電極、ゲート絶縁膜及び層間絶縁膜の
うちの少なくとも１つをそれぞれ有するアモルファスシ
リコンＴＦＴとポリシリコンＴＦＴとを備えたアクティ
ブマトリクス型液晶パネルディスプレイを製造できる。
【図１】 本発明の半導体装置の一実施例を示す構成図
【図２】 図１の半導体装置の製造工程図
１…絶縁性基板、２…ポリシリコン活性層、３，４…ソ
ース電極、５，６…ドレイン電極、７，８，９…絶縁
膜、８ａ…層間絶縁膜、８ｂ…ゲート絶縁膜、１０，１
１…ゲート電極、１２…アモルファスシリコン活性層、
１３…チャネル保護層、１４…画素電極、１５，１６，
１７，１８…配線電極。
ース電極、５，６…ドレイン電極、７，８，９…絶縁
膜、８ａ…層間絶縁膜、８ｂ…ゲート絶縁膜、１０，１
１…ゲート電極、１２…アモルファスシリコン活性層、
１３…チャネル保護層、１４…画素電極、１５，１６，
１７，１８…配線電極。
Claims (2)
- 【請求項１】 アクティブマトリクス型液晶パネルディ
スプレイを構成する画素部スイッチング素子及び周辺駆
動回路をそれぞれ逆スタガー型アモルファスシリコン薄
膜トランジスタ及びコプレーナ型ポリシリコン薄膜トラ
ンジスタで構成した半導体装置において、 ゲート電極、ゲート絶縁膜及び層間絶縁膜のうちの少な
くとも１つを同一の製造工程で形成した逆スタガー型ア
モルファスシリコン薄膜トランジスタ及びコプレーナ型
ポリシリコン薄膜トランジスタを備えたことを特徴とす
る半導体装置。 - 【請求項２】 アクティブマトリクス型液晶パネルディ
スプレイを構成する画素部スイッチング素子及び周辺駆
動回路をそれぞれ逆スタガー型アモルファスシリコン薄
膜トランジスタ及びコプレーナ型ポリシリコン薄膜トラ
ンジスタで構成した半導体装置の製造方法において、 逆スタガー型アモルファスシリコン薄膜トランジスタ及
びコプレーナ型ポリシリコン薄膜トランジスタを構成す
るゲート電極、ゲート絶縁膜及び層間絶縁膜のうちの少
なくとも１つを同時に形成するようになしたことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7303791A JPH05299653A (ja) | 1991-04-05 | 1991-04-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7303791A JPH05299653A (ja) | 1991-04-05 | 1991-04-05 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05299653A true JPH05299653A (ja) | 1993-11-12 |
Family
ID=13506761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7303791A Pending JPH05299653A (ja) | 1991-04-05 | 1991-04-05 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05299653A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0792500A (ja) * | 1993-06-29 | 1995-04-07 | Toshiba Corp | 半導体装置 |
| KR100370305B1 (ko) * | 1995-08-04 | 2003-01-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액티브 매트릭스 디바이스 제조 방법 |
| JP2006066492A (ja) * | 2004-08-25 | 2006-03-09 | Casio Comput Co Ltd | 薄膜トランジスタパネル及びその製造方法 |
| JP2006066491A (ja) * | 2004-08-25 | 2006-03-09 | Casio Comput Co Ltd | 薄膜トランジスタパネル及びその製造方法 |
| JP2006066489A (ja) * | 2004-08-25 | 2006-03-09 | Casio Comput Co Ltd | 薄膜トランジスタパネル及びその製造方法 |
| JP2006066490A (ja) * | 2004-08-25 | 2006-03-09 | Casio Comput Co Ltd | 薄膜トランジスタパネル及びその製造方法 |
| FR2890236A1 (fr) * | 2005-08-30 | 2007-03-02 | Commissariat Energie Atomique | Procede de fabrication de circuits en couches minces en silicium amorphe et polycristallin |
| KR100692672B1 (ko) * | 1998-08-24 | 2008-11-19 | 비오이 하이디스 테크놀로지 주식회사 | 액정 표시 소자의 제조방법 |
| JP2009033145A (ja) * | 2007-06-29 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| EP1818900A3 (en) * | 2006-02-14 | 2010-03-10 | Samsung Electronics Co.,Ltd. | Organic light emitting device and manufacturing method of the same |
| WO2012067409A2 (en) * | 2010-11-15 | 2012-05-24 | Silicon Display Co., Ltd. | Thin film transistor substrate having hybrid cmos structure and optical sensor array using the substrate |
| KR101240651B1 (ko) * | 2006-04-12 | 2013-03-08 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| US8466469B2 (en) * | 1994-12-27 | 2013-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having pair of flexible substrates |
| US8952876B2 (en) | 2010-01-27 | 2015-02-10 | Samsung Display Co., Ltd. | Display substrate and method of manufacturing the same |
| WO2015052991A1 (ja) * | 2013-10-09 | 2015-04-16 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US11404447B2 (en) | 2016-08-03 | 2022-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US11568902B2 (en) | 2010-09-14 | 2023-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including transistors with different channel-formation materials |
-
1991
- 1991-04-05 JP JP7303791A patent/JPH05299653A/ja active Pending
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585647A (en) * | 1993-06-29 | 1996-12-17 | Kabushiki Kaisha Toshiba | Integrated circuit device having an insulating substrate, and a liquid crystal display device having an insulating substrate |
| JPH0792500A (ja) * | 1993-06-29 | 1995-04-07 | Toshiba Corp | 半導体装置 |
| US8466469B2 (en) * | 1994-12-27 | 2013-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having pair of flexible substrates |
| KR100370305B1 (ko) * | 1995-08-04 | 2003-01-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액티브 매트릭스 디바이스 제조 방법 |
| KR100692672B1 (ko) * | 1998-08-24 | 2008-11-19 | 비오이 하이디스 테크놀로지 주식회사 | 액정 표시 소자의 제조방법 |
| JP2006066492A (ja) * | 2004-08-25 | 2006-03-09 | Casio Comput Co Ltd | 薄膜トランジスタパネル及びその製造方法 |
| JP2006066490A (ja) * | 2004-08-25 | 2006-03-09 | Casio Comput Co Ltd | 薄膜トランジスタパネル及びその製造方法 |
| JP2006066489A (ja) * | 2004-08-25 | 2006-03-09 | Casio Comput Co Ltd | 薄膜トランジスタパネル及びその製造方法 |
| JP2006066491A (ja) * | 2004-08-25 | 2006-03-09 | Casio Comput Co Ltd | 薄膜トランジスタパネル及びその製造方法 |
| FR2890236A1 (fr) * | 2005-08-30 | 2007-03-02 | Commissariat Energie Atomique | Procede de fabrication de circuits en couches minces en silicium amorphe et polycristallin |
| WO2007025962A1 (fr) * | 2005-08-30 | 2007-03-08 | Commissariat A L'energie Atomique | Procede de fabrication de circuits en couches minces en silicium amorphe et polycristallin |
| EP1818900A3 (en) * | 2006-02-14 | 2010-03-10 | Samsung Electronics Co.,Ltd. | Organic light emitting device and manufacturing method of the same |
| KR101240651B1 (ko) * | 2006-04-12 | 2013-03-08 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| JP2018128693A (ja) * | 2007-06-29 | 2018-08-16 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2021165839A (ja) * | 2007-06-29 | 2021-10-14 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2022046590A (ja) * | 2007-06-29 | 2022-03-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2010161382A (ja) * | 2007-06-29 | 2010-07-22 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2021005091A (ja) * | 2007-06-29 | 2021-01-14 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2021002046A (ja) * | 2007-06-29 | 2021-01-07 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2017034275A (ja) * | 2007-06-29 | 2017-02-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2020074011A (ja) * | 2007-06-29 | 2020-05-14 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2009033145A (ja) * | 2007-06-29 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2019191595A (ja) * | 2007-06-29 | 2019-10-31 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US8952876B2 (en) | 2010-01-27 | 2015-02-10 | Samsung Display Co., Ltd. | Display substrate and method of manufacturing the same |
| US11568902B2 (en) | 2010-09-14 | 2023-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including transistors with different channel-formation materials |
| WO2012067409A3 (en) * | 2010-11-15 | 2012-08-09 | Silicon Display Co., Ltd. | Thin film transistor substrate having hybrid cmos structure and optical sensor array using the substrate |
| WO2012067409A2 (en) * | 2010-11-15 | 2012-05-24 | Silicon Display Co., Ltd. | Thin film transistor substrate having hybrid cmos structure and optical sensor array using the substrate |
| JPWO2015052991A1 (ja) * | 2013-10-09 | 2017-03-09 | シャープ株式会社 | 半導体装置およびその製造方法 |
| WO2015052991A1 (ja) * | 2013-10-09 | 2015-04-16 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US11404447B2 (en) | 2016-08-03 | 2022-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US11676971B2 (en) | 2016-08-03 | 2023-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5424230A (en) | Method of manufacturing a polysilicon thin film transistor | |
| US6414345B1 (en) | Semiconductor device including active matrix circuit | |
| JP2762215B2 (ja) | 薄膜トランジスタおよび半導体装置の作製方法 | |
| US9035314B2 (en) | Method for manufacturing an electrooptical device | |
| JPH05299653A (ja) | 半導体装置及びその製造方法 | |
| US6727124B2 (en) | Method of manufacturing a TFT using a catalytic element to promote crystallization of a semiconductor film and gettering the catalytic element | |
| JP3359689B2 (ja) | 半導体回路およびその作製方法 | |
| JP3188167B2 (ja) | 薄膜トランジスタ | |
| JP2003007719A (ja) | 薄膜トランジスタおよびそれを用いた表示装置 | |
| JP2001284600A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| KR0155306B1 (ko) | 이중 게이트를 구비한 박막 트랜지스터 및 그 제조방법 | |
| JP3378415B2 (ja) | 薄膜トランジスタとそれを用いた液晶表示装置 | |
| JP3788021B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JP3316201B2 (ja) | 半導体回路 | |
| JPH07115205A (ja) | 多結晶ＳｉＴＦＴの製造方法 | |
| JP2001156295A (ja) | 半導体装置の作製方法 | |
| KR100525434B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| JP2705550B2 (ja) | Ｃｍｏｓ薄膜トランジスタおよびその製造方法 | |
| JPH07131031A (ja) | 表示用薄膜半導体装置の製造方法 | |
| JPH08186262A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07162006A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH06138481A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2002162647A (ja) | 電気光学装置およびその作製方法 |