JP3378415B2 - 薄膜トランジスタとそれを用いた液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は薄膜トランジスタお
よびそれを用いた液晶表示装置に関する。

【０００２】

【従来の技術】エレクトロ・ルミネッセンス、発光ダイ
オード、プラズマ、蛍光表示、液晶等の表示デバイス
は、表示部の小型化、薄型化が可能であり、事務機器や
コンピュータ、携帯用情報端末等の表示装置あるいは特
殊な表示装置として用いられている。

【０００３】これらの表示装置のなかでも、薄膜トラン
ジスタ（Thin Film Transistor:TFT）を画素スイッチン
グ素子として用いたアクティブマトリックス型液晶ディ
スプレイ（Active Matrix-Liquid Crystal Disply:AM-L
CD) は、高画質・高品位・低消費電力のディスプレイと
して幅広く用いられている。

【０００４】ＡＭ−ＬＣＤ用ＴＦＴのチャネル活性層と
して多結晶シリコン（ｐｏｌｙ−Ｓｉ）を用いたｐｏｌ
ｙ−ＳｉＴＦＴは、キャリアの移動度が高く画素ＴＦＴ
に適用した場合高精細化が可能であり、また画素スイッ
チング素子だけでなく画素ＴＦＴを制御するための周辺
駆動回路としても用いることができる。

【０００５】したがって、ｐｏｌｙ−ＳｉＴＦＴは、周
辺駆動回路部を画素部と同時に形成することが可能であ
り（駆動回路一体型ＬＣＤ）、駆動回路チップの実装コ
スト削減や狭額縁化が可能である。

【０００６】現在、市販されている駆動回路一体型ＬＣ
Ｄは、プロジェクション型ディスプレイやビューファイ
ンダーに用いられる中小型ディスプレイが中心である。
その製造プロセスは、ｐｏｌｙ−Ｓｉ膜形成に固相成長
法（約６００℃のプロセス）や熱酸化膜（約９００℃以
上のプロセス）を使用するため高温プロセスを用いるこ
とになる。このため高価な石英基板や高耐熱基板を使用
することが必要となりコストの面で問題があった。

【０００７】そこで、高温プロセスと同等のｐｏｌｙ−
Ｓｉ膜およびゲート酸化膜さらには不純物活性化工程
が、ａ−Ｓｉ（アモルファスシリコン）ＴＦＴＬＣＤで
用いている低コスト大面積ガラス基板が使用可能な 450
℃以下の低温プロセス（ガラス基板が耐える温度）にお
いて形成可能となれば、ＬＣＤパネルの多面取りなどが
可能になりコストダウン、スループット向上する。

【０００８】このような課題に対応する低温プロセスで
のｐｏｌｙ−Ｓｉ膜形成技術、不純物活性化技術とし
て、ａ−Ｓｉ膜が瞬時溶融し結晶化するために基板の熱
損傷が少なく、低コストガラス基板の使用が可能となる
エキシマレーザーアニール（Excimer Laser Anneal：Ｅ
ＬＡ）によるａ−Ｓｉ膜の結晶化技術・活性化技術が知
られている。

【０００９】ｐｏｌｙ−ＳｉＴＦＴの製造工程の一部に
ついて図１６を用いて説明する。

【００１０】透明絶縁性基板もしくは絶縁膜がコートさ
れた基板上１６０１に、ａ−Ｓｉ：Ｈ膜１６０２をたと
えばプラズマＣＶＤ法により５０ｎｍ形成し、その膜に
熱アニールを施すことによりそのａ−Ｓｉ：Ｈ膜から脱
水素を行ない、ついでＥＬＡによりｐｏｌｙ−Ｓｉ化す
る（図１６（ａ））。

【００１１】次に、ＴＦＴの活性層となるｐｏｌｙ−Ｓ
ｉ膜１６０２をパターニングする。その後ゲート絶縁膜
１６０３を形成する。

【００１２】次いで、ゲート絶縁膜１６０３上に所定形
状のゲート電極１６０４を形成する（図１６（ｂ））。

【００１３】次にゲート電極をマスクとして（セルフア
ライン工程）、半導体膜のソース・ドレインコンタクト
領域１６０５を形成するため、燐（Ｐ）をイオンドーピ
ング法などによりドープする（図１６（ｃ））。

【００１４】このセルフアライン構造によりソース・ド
レインコンタクト領域１６０５を形成することは、ゲー
ト電極とソース・ドレインの間に寄生容量を形成しない
ために必要である。

【００１５】次いで、エキシマレーザーを照射すること
によりドーピングされたソース・ドレインコンタクト領
域１６０５を活性化する（図１６（ｄ））。

【００１６】そして、層間絶縁膜１６０６を形成しコン
タクトホールをパターニングする。ついで、ソース電極
１６０７、ドレイン電極１６０８となる金属膜を形成
し、パターニングし完成する（図１６（ｅ））。

【００１７】このようにＥＬＡを用いれば低温プロセス
でｐｏｌｙ−Ｓｉ膜形成、不純物活性化を行うことがで
きるが、一方ガラス基板からのＮａ拡散などを防止する
ためのアンダーコート層にクラックが発生するという問
題がある。

【００１８】一方、ゲート絶縁膜の形成にＥＣＲ−ＰＥ
ＣＶＤ法を用いると、膜質は優れたものになるものの、
被覆性が劣るため特にコンタクト領域端部においてゲー
ト絶縁膜のステップカバレージ不良が発生し、またスト
イキオメトリからずれてしまい、リーク電流が発生した
り絶縁破壊を生じてしまうという問題がある。

【００１９】これらの問題はスループットの低下、歩留
まりの低下を引き起こし生産性を向上する上で解決しな
ければならないものである。

【００２０】ＥＬＡを用いる上で生ずる別の問題は、膜
剥がれの問題である。

【００２１】ソース・ドレインコンタクト領域として用
いている半導体膜の低抵抗領域のシート抵抗は、一般に
不純物濃度とその活性化により決定される。図１７にエ
キシマレーザー照射エネルギーとドーピング量、シート
抵抗の関係についての測定結果示した。測定は単層膜に
ついて行ったものである。これらの測定結果からわかる
ように、シ−ト抵抗を低下させるためにはレーザー照射
エネルギーを増加させるか、ドーズ量を増加させればよ
いことがわかる。

【００２２】このうち、ドーズ量の増加は、注入時間の
増加を招き、スループットの低下を引き起こす。例え
ば、ドーズ量を１×１０¹⁵ｃｍ^-3から２×１０¹⁶ｃｍ^-3
にすると、抵抗は約１／２になるが、ドーピング時間は
４倍となり、スループットの低下につながる。

【００２３】一方、照射エネルギーの増加によりコンタ
クト領域の低抵抗化では、デバイス製造工程において膜
剥がれを生じてしまうという問題がある。

【００２４】そのひとつに、従来例の図１６（ｄ）で示
した工程において、照射エネルギーを増加させてＥＬＡ
活性化を行うと、シ−ト抵抗はさがるもののセルフアラ
イン構造となっているゲート電極１８０１が、ある照射
エネルギー以上で剥がれてしまう（図１８）。このよう
な膜剥がれを防止するために、ゲート電極１９０１形成
・不純物注入してコンタクト領域１９０２形成の後、Ｅ
ＬＡ活性化の前に、層間絶縁膜または保護膜１９０３を
形成し、その後ＥＬＡ活性化工程を行う工程がある（図
１９（ａ））。

【００２５】しかし、このような工程でＥＬＡ活性化を
行う場合、ゲート電極１９０１の膜剥がれは防止できる
が、層間絶縁膜または保護膜１９０３の膜質により、図
１９（ｂ）に示したようにゲート電極上の層間絶縁膜１
９０３が剥がれてしまうという問題がある。

【００２６】また、図１９（ｃ）に示したようにゲート
電極１９０１と層間絶縁膜１９０３との界面に空間
“す”１９０４ができてしまうこという問題がある。こ
れはＴＦＴの信頼性など特性を損なう原因となるもので
ある。

【００２７】このように従来技術では次のような問題点
があった。すなわち、層間絶縁膜を介してＥＬＡを行な
う場合や下地に金属膜がある場合、その絶縁膜が剥がれ
てしまうので、薄膜トランジスタの信頼性が低下し、ま
た歩留まり向上やスループットも低下してしまうという
問題があった。

【００２８】

【発明が解決しようとする課題】本発明はこれらの問題
点を解決するためになされたものである。すなわち、本
発明はゲート絶縁膜のステップカバレージが良好で、特
性が優れ、かつ生産性の高い薄膜トランジスタを提供す
ることを目的とする。

【００２９】

【００３０】

【課題を解決するための手段】本発明の薄膜トランジス
タは、透明絶縁性基板上に形成された第１の基板保護膜
と、この第１の基板保護膜上に凸状となるように形成さ
れ、かつ端面にテーパー状端面を有する第２の基板保護
膜と、この第２の基板保護膜が形成する台地上に形成さ
れたチャネル領域とこのチャネル領域を挟んで形成され
たコンタクト領域とを有する半導体膜と、この半導体膜
を覆い且つ半導体膜のコンタクト領域に開口部を有する
ように形成されたゲート絶縁膜と、このゲート絶縁膜上
の半導体膜のチャネル領域に対応する領域に形成された
ゲート電極と、ゲート電極が形成されたゲート絶縁膜を
覆い、且つ半導体膜のコンタクト領域に開口部を有する
ように形成された層間絶縁膜と、層間絶縁膜上に形成さ
れ、前記開口部を通じて半導体膜のコンタクト領域に接
続された複数の電極とを具備することを特徴とする。

【００３１】また、本発明の他の薄膜トランジスタは、
透明絶縁性基板上に形成され、かつ凸状の膜厚領域を有
する基板保護膜と、この基板保護膜の膜厚領域が形成す
る台地上に形成されたチャネル領域とこのチャネル領域
を挟んで形成されたコンタクト領域とを有する半導体膜
と、この半導体膜を覆い且つ半導体膜のコンタクト領域
に開口部を有するように形成されたゲート絶縁膜と、こ
のゲート絶縁膜上の半導体膜のチャネル領域に対応する
領域に形成されたゲート電極と、このゲート電極が形成
されたゲート絶縁膜を覆い、且つ半導体膜のコンタクト
領域に開口部を有するように形成された層間絶縁膜と、
この層間絶縁膜上に形成され、前記開口部を通じて半導
体膜のコンタクト領域に接続された複数の電極とを具備
し、前記基板保護膜の膜厚領域の端面はテーパー状端面
を有することを特徴とする。

【００３２】

【００３３】

【００３４】

【００３５】

【００３６】なお、透明絶縁性基板上に、薄膜トランジ
スタが設けられており、該薄膜トランジスタは、高抵抗
半導体膜として、多結晶シリコンからなるチャネル領域
と、前記のチャネル領域に低抵抗半導体膜からなるドレ
イン領域およびソース領域が電気的に接し、前記チャネ
ル領域に対してゲート絶縁膜を介してゲート電極があ
り、前記ソース領域・ドレイン領域にそれぞれソース電
極・ドレイン電極が接続されており、前記ゲート電極
と、前記ソース電極・ドレイン電極を絶縁するための層
間絶縁膜が形成された薄膜トランジスタにおいては、前
記層間絶縁膜の膜中に、１×１０²⁰cm^-3以上の濃度で水
素を存在させることも有効である。

【００３７】この層間絶縁膜中の水素は、例えばＳｉ−
Ｈｎ（ｎ＝１、２、３）として存在させるようにしても
よい。

【００３８】また、上記の薄膜トランジスタにおいて、
前記チャネル領域を形成する高抵抗半導体層の直下にあ
る基板保護膜の膜厚が、トランジスタに存在しない場所
における基板保護膜の膜厚よりも厚いことを特徴として
いる。

【００３９】本発明の薄膜トランジスタにおいては、高
抵抗半導体層であるチャネル領域を結晶領域を有するよ
うに形成するようにしてもよい。

【００４０】また、半導体膜を多結晶シリコン層で形成
するようにしてもよい。

【００４１】また、層間絶縁膜は例えばシリコン酸化膜
を例えばプラズマＣＶＤ法で形成するようにしてもよ
い。

【００４２】層間絶縁膜の膜中に水素が少ない場合に
は、ゲート電極上の層間絶縁膜がＥＬＡにより剥がれる
場合があるため、この膜中の水素濃度を調節することに
より、金属薄膜と絶縁膜乃至は半導体膜の接合状態を良
好にすることができる。

【００４３】膜剥がれが発生する膜と発生しない膜につ
いて、赤外分光吸収スペクトルによる解析をおこなった
ところ、次のことが明らかとなった。

【００４４】ＥＬＡにより剥がれる層間絶縁膜の代表的
赤外吸収スペクトルを図１４に、剥がれない膜の代表的
赤外吸収スペクトルを図１５にそれぞれ示した。このス
ペクトルから膜中のＳｉＨボンドの水素量を算出したと
ころ、図１４では１×１０²⁰個／ｃｍ³ 、図１５では２
×１０²⁰個／ｃｍ³ であった。

【００４５】また、ソース・ドレインコンタクト領域の
活性化方法はレーザー照射によりアニーリングするよう
にしてもよい。

【００４６】本発明の薄膜トランジスタにおいては、下
地層（基板保護膜）を凸状に加工し、ステップカバレー
ジの悪い部分を、下地絶縁層に接するようにして、活性
層部分のカバレージをよくすることにより、疑似的にス
テップカバレージをよくしている。結果として、リーク
電流・特性不良が少なく、スループットが上がる。ｐｏ
ｌｙ−ＳｉＴＦＴを効率よく作成し、それによりコスト
の低下、歩留まりの向上を可能とする。かつ、活性層側
面の酸化膜のストイキオメトリも保たれる。そして層間
絶縁膜が水素の多い膜により形成したＴＦＴとすること
により、不純物活性化などのＥＬＡ工程による酸化膜・
ゲート電極のダメージをなくし、ＥＬＡ法でｐｏｌｙ−
ＳｉＴＦＴを効率よく作成し、それによりコストの低下
・歩留まりの向上を可能とする。

【００４７】

【発明の実施の形態】以下に本発明の実施の形態を図に
基づいて説明する。

【００４８】（実施例１）本発明に係る薄膜トランジス
タの断面図（図１）を参照して述べる。本発明の薄膜ト
ランジスタの構造について説明する。透明絶縁性基板１
上に基板保護膜２が形成され、この基板保護膜上に多結
晶の高抵抗半導体膜をチャネル領域とする薄膜トランジ
スタが設けられている。基板保護膜は所定形状の膜厚領
域を有するように形成するようにしてもよい。

【００４９】薄膜トランジスタは、高抵抗半導体膜から
なるチャネル領域１０１と、前記のチャネル領域に低抵
抗半導体膜からなるコンタクト領域であるソース領域１
０２およびドレイン領域１０３が電気的に接し、前記チ
ャネル領域１０１とゲート絶縁膜１０４を介してゲート
電極１０５があり、また前記ソース領域１０３・ドレイ
ン領域１０２にそれぞれソース電極１０６・ドレイン電
極１０７が接続されており、前記ゲート電極１０５と、
前記ソース電極１０６・ドレイン電極１０７を絶縁する
ための層間絶縁膜１０８が、形成された構造からなる薄
膜トランジスタであり、前記層間絶縁膜１０８の膜中の
水素が存在することを特徴とする薄膜トランジスタであ
る。そして膜１０８中の水素濃度は、１×１０²⁰個／ｃ
ｍ³ 以上である。このような構造とすることにより、エ
キシマレーザーなどの高エネルギービーム照射によるソ
ース領域・ドレイン領域の活性化工程において、層間絶
縁膜を形成したのちに、ＥＬＡ活性化を施した場合の、
層間絶縁膜のゲート電極上での剥がれを防止することが
でき、薄膜トランジスタが効率よく生産できる。

【００５０】（実施例２）上記第１の実施例の薄膜トラ
ンジスタの製造方法を図２に基づいて述べる。透明絶縁
性基板１または絶縁膜がコートされた透明基板１に、ア
モルファスシリコンをプラズマＣＶＤ法によりたとえば
５０ｎｍ形成する。ついで、窒素雰囲気中で４５０℃程
度のアニールを１時間ほど施し、アモルファスシリコン
中の水素を減少させる。次いで、ＸｅＣｌまたはＸｅＦ
などエキシマレーザービームなどの高いエネルギーを照
射（たとえば２００〜２５０ｍＪ／ｃｍ² の照射エネル
ギーが好適である）して、多結晶シリコン２０１とする
（図２（ａ））。

【００５１】多結晶シリコン膜２０１の形成方法として
は、ＬＰＣＶＤ法によってもよい。また、ＳｉＨ₄ ・Ｓ
ｉＦ₄ ・Ｈ₂ の混合ガスを用いたプラズマＣＶＤ法によ
り多結晶シリコンを形成してもよい。

【００５２】次に、フォトリソグフラィーにより多結晶
シリコン２０１をパターニングしチャネル領域２０１ａ
を形成する図２（ｂ）。

【００５３】次いで、ゲート絶縁膜２０２をたとえばプ
ラズマＣＶＤ法やＡＰＣＶＤ法によりたとえば約７０〜
１００ｎｍの膜厚に形成する。

【００５４】次いで、ゲート電極となるメタルをスパッ
タ法などで成膜し、それをパターニングしてゲート電極
２０３を形成する。その後、ゲート電極をマスクとして
セルフアライン工程により例えばイオン注入などによ
り、不純物として燐を５×１０¹⁵／ｃｍ³ 注入し、低抵
抗のコンタクト領域であるソース領域２０４、ドレイン
領域２０５を形成する（図２（ｃ））。ゲート電極用金
属材料としては、アルミニウム、タングステン、モリブ
デン、タンタル、銅、チタン、などを用いるようにして
もよい、その合金および積層でもよい。

【００５５】ついで、層間絶縁膜２０６を形成する。こ
の層間絶縁膜２０６の膜形成について説明する。図２
（ｃ）まで形成された基板を、適当な洗浄を施した後、
絶縁膜形成装置において成膜する図２（ｄ）。絶縁膜形
成装置としては、例えば図４に示したようなプラズマＣ
ＶＤ装置を用いるようにしてもよい。その装置での成膜
法の一例について述べる。成膜される基板は、搬入・搬
出室４１１にセットされ排気装置により真空に排気され
る。所望の真空度まで排気された後、予備加熱・冷却室
４１２に搬送する。処理時間短縮のために予備加熱・冷
却室において所望の温度（たとえば、３３０℃）まで加
熱した後、成膜室４１３に搬送される。成膜室４１３に
搬送後は仕切弁を閉じた後、ターボ分子ポンプ、ロータ
リーポンプなどの排気装置により所望の真空度まで排気
し、その後絶縁膜の原料となるガス（ＳｉＨ₄ ・Ｎ
₂ Ｏ）と必要であれば、Ｎ₂ ・Ｈ₂ ・Ｈｅなどの稀釈ガ
スの混合ガスを成膜室に導入する。また、ヒーターによ
り基板を所望の温度に加熱する。たとえば、その温度と
しては３００〜４００℃程度が望ましい。成膜に必要で
あり好ましいちょうどよい圧力（たとえば０．５Ｔｏｒ
ｒ) に、排気装置およびガス導入量を調整する。ガスの
圧力および流れ、および基板温度が安定した後、たとえ
ば１３．５６ＭＨｚのＲＦを導入し、プラズマを発生さ
せ原料ガスを分解、基板上に絶縁膜を形成する。ＳｉＨ
₄ とＮ₂ Ｏの流量比としては、１から５０が好ましい。
たとえば、ＳｉＨ₄ ：５ｓｃｃｍに対してＮ₂ Ｏ：２０
０ｓｃｃｍを導入するようにしてもよい。

【００５６】所望の膜厚の成膜が終わったら、ＲＦ導入
を切り、成膜室を排気装置により所望の真空度まで排気
する。ついで仕切弁を開け、基板を成膜室から、必要で
あれば予備加熱・冷却室で所望の温度まで冷却する。つ
いで、搬入搬出室に基板を搬送し、基板を取り出す。こ
のようにして、基板上に絶縁膜を形成する。

【００５７】ついで、エキシマレーザーによるアニール
を施し、ソース領域・ドレイン領域の活性化を行う。こ
のようにして形成された絶縁膜ではエキシマレーザーア
ニールによる金属上の剥がれもしくは“す”の形成が認
められない。その理由は、このように形成したＴＦＴの
層間絶縁膜の膜中の水素は、１×１０²⁰個／ｃｍ³ 以上
であるためである。

【００５８】最後に、コンタクトホールをパターニング
し、ついでソース領域・ドレイン電極となる金属をたと
えばスパッタ装置により形成する。金属膜としてアル
ミ、モリブデン、タンタル、タングステン、チタン、
銅、およびこれらの合金あるいは積層膜でもよい。つい
で、必要であれば、４５０℃アニールを施しソース領域
・ドレイン領域とそれぞれの電極金属のコンタクト抵抗
を下げる処理を施す。２０７はソース電極、２０８はド
レイン電極である。

【００５９】このようにしてＴＦＴが完成する（図２
（ｅ））。

【００６０】（実施例３）駆動回路一体型液晶表示装置 図３は駆動一体型液晶表示装置に本発明を実施した１例
を概略的に示す図である。駆動回路としてＣＭＯＳを、
画素ＴＦＴとしてｎチャンネルＴＦＴを用いた例を示
す。

【００６１】透明絶縁性基板１上に、活性層となるｐｏ
ｌｙ−ＳｉをＬＰＣＶＤ法により形成する。ｐｏｌｙ−
Ｓｉの形成方法としては、ａ−Ｓｉから固相成長により
形成する方法もある。もしくは、ａ−Ｓｉをレーザーア
ニールによりｐｏｌｙ−Ｓｉとする方法もある。つい
で、パターニングを施し、駆動回路部・画素部の活性層
部分３０１ａ、３０１ｂ、３０１ｃを形成する。

【００６２】ついで補助容量の電極となる低抵抗半導体
層３０２を形成する。ついで、シリコン酸化膜のような
ゲート酸化膜３０３を形成し、その上にゲート電極とな
る膜を形成し、パターニングを施しゲート電極３０４
ａ、３０４ｂ、３０４ｃ、補助容量電極３０４ｄを形成
する。ゲート電極としては、Ａｌ・Ｗ・Ｍｏ・Ｔａなど
の金属やそれらの合金またはシリサイド、もしくは不純
物をドープされたｐｏｌｙ−Ｓｉなどが用いられる。

【００６３】ついで、たとえばレジストを用いて、ＣＭ
ＯＳの一方のトランジスタ部となる部分を保護し、イオ
ン注入により燐（Ｐ）をたとえば５×１０¹⁵個導入し、
駆動回路のｎ−チャンネルＴＦＴのソース領域３０５
ａ、ドレイン領域、３０６ａ、画素ＴＦＴのソース領域
３０５ｂ、ドレイン領域３０６ｂを形成する。

【００６４】次に、たとえばレジストを用いて、ＣＭＯ
Ｓの他方のトランジスタとなる部分を保護して、イオン
注入によりホウ素（Ｂ）を１×１０¹⁵のドーズ量で注入
し、駆動回路のｐ−チャンネルＴＦＴのソース領域３０
５ｃ、ドレイン領域３０６ｃを形成する（図３
（ａ））。

【００６５】ついで、実施例２と同様な形成方法、例え
ばプラズマＣＶＤ法により、膜中の水素濃度が１×１０
²⁰個／ｃｍ³ 以上である層間絶縁膜３０７を形成する
（図３（ｂ））。

【００６６】ついで、図３（ｃ）に示したように、エキ
シマレーザーアニールなどの高エネルギービームを照射
することにより、それぞれのソース領域・ドレイン領域
の不純物の活性化を行う。

【００６７】ついで、画素電極となるＩＴＯなどの透明
電極３０８を形成し、パターニングする（図３
（ｄ））。

【００６８】ついで、コンタクトホールをパターニング
して、それぞれのソース電極・ドレイン電極３０９ａ、
３０９ｂ、３０９ｃ、３１０ａ、３１０ｂ、３１０ｃを
形成する。必要であればさらに保護膜を形成する（図３
（ｅ））。

【００６９】なお、本発明では、コプラナ型ＴＦＴにつ
いて説明したが、本発明の主旨を逸脱しない範囲におい
て、さまざまに変形して実施することができる。

【００７０】また、画素ＴＦＴについては、リーク電流
（ＴＦＴがＯＦＦのとき流れてしまう電流）を低くする
ためにＬＤＤ構造でもよいし、ゲート電極を複数とする
マルチゲート（ダブルゲート）ＴＦＴでもよい。また、
画素電極（ＩＴＯ）とソース・ドレイン電極用金属の形
成時期は逆でもよいことは言うまでもない。

【００７１】（実施例４）図５は本発明の薄膜トランジ
スタの１例について概略的に示す断面図である。透明絶
縁性基板４０１上に第１の基板保護膜４０２が形成さ
れ、この第１の基板保護膜上に所定形状、膜厚の第２の
基板保護膜４０３が形成されている。この第２の基板保
護膜の厚さは例えば５０ｎｍ〜３００ｎｍに形成するよ
うにしてもよい。

【００７２】第２の基板保護膜４０３の上には高抵抗の
チャネル領域４０４と複数の低抵抗領域であるソース・
ドレインコンタクト領域４０５とを有する半導体膜４０
６が形成されている。すなわち第２の基板保護膜４０３
上にチャネル領域４０４、ソース・ドレインコンタクト
領域４０５が形成されており、これら半導体膜４０６は
第２の基板保護膜４０３の膜厚分だけ第１の基板保護膜
４０１表面から高い位置に形成されている。半導体膜４
０６は例えばｐｏｌｙ−Ｓｉで形成するようにしてもよ
い。

【００７３】半導体膜４０６の上側からこの半導体膜４
０６のコンタクト領域４０５に開口部を有するようにゲ
ート絶縁膜４０７が形成され、このゲート絶縁膜４０７
上には半導体膜４０６のチャネル領域に対応する領域に
形成された所定形状のゲート電極４０８が形成されてい
る。

【００７４】ゲート電極４０８の上側からゲート絶縁膜
４０７上に、半導体膜４０６のコンタクト領域４０５に
開口部を有するように層間絶縁膜４０９が形成され、層
間絶縁膜４０９上に半導体膜４０６のコンタクト領域
と、ゲート絶縁膜４０７及び層間絶縁膜４０９に形成さ
れた開口部を通じて電気的に接続するようにソース電極
４１０およびドレイン電極４１１が形成されている。こ
の薄膜トランジスタが反転駆動される場合には、これら
の電極のうち電位の高い側の電極がソース電極となり、
電位の低い側の電極がドレイン電極となる。

【００７５】層間絶縁膜４０９は実施例１〜３で述べた
ように、膜中の水素濃度が１×１０²⁰ｃｍ^-3となるよう
に形成してもよい、このことは以下の各実施例について
も同様である。

【００７６】図６は図５に例示した薄膜トランジスタの
半導体膜のコンタクト領域４０５端部を拡大して示す断
面図である。図５に例示した本発明の薄膜トランジスタ
は、このような構造をとることにより、例えばＥＣＲ−
ＰＥＣＶＤ法での成膜のように被覆性が悪い膜でゲート
絶縁膜を成膜するような場合でも、コンタクト領域端面
の被覆性を良好に保つことができる。したがってリーク
電流、絶縁破壊を低減でき特性の優れた薄膜トランジス
タとなる。

【００７７】（実施例５）図７は本発明の薄膜トランジ
スタの１例について概略的に示す断面図である。図７に
例示した薄膜トランジスタは、第１の基板保護膜７０１
上に形成される第２の基板保護膜７０２の端面７０３を
テーパー形状に形成し、この第２の基板保護膜７０２が
形成する台地上に半導体膜７０４を形成したものであ
る。第２の基板保護膜７０２をこのような形状に形成す
ることにより、半導体膜７０４、とくにコンタクト領域
７０５端部はゲート絶縁膜７０６により良好に被覆され
る。

【００７８】また、図８に示すように半導体膜８０１の
端面８０２もテーパー形状に形成して、第２の基板保護
膜８０３の端面８０４と半導体膜端面８０２が滑らかな
平面を形成するようにしてもよい。また、これらのテー
パー形状は、膜酸化、ＲＩＥ法等で形成するようにして
もよい。

【００７９】（実施例６）図９は本発明の薄膜トランジ
スタの１例について概略的に示す断面図である。図９に
例示した薄膜トランジスタは、透明絶縁性基板９０１上
に所定形状の膜厚領域を有する基板保護膜９０２が形成
され、この基板保護膜９０２の膜厚領域９０３上に高抵
抗領域と複数の低抵抗領域とを有する半導体膜９０４が
形成されている。すなわち基板保護膜９０２の膜厚領域
９０３上にチャネル領域９０５、ソース・ドレインコン
タクト領域９０６が形成されており、これら半導体膜９
０４は基板保護膜９０２の膜厚領域９０３の膜厚分だけ
基板保護膜９０２表面から高い位置に形成されている。

【００８０】半導体膜９０４の上側からこの半導体膜９
０４の低抵抗領域であるコンタクト領域９０６に開口部
を有するようにゲート絶縁膜９０７が形成され、このゲ
ート絶縁膜９０７上には半導体膜９０４の高抵抗領域で
あるチャネル領域９０５に対応する領域に形成された所
定形状のゲート電極９０８が形成されている。

【００８１】ゲート電極９０８の上側からゲート絶縁膜
９０７上に、半導体膜９０４のコンタクト領域９０６に
開口部を有するように層間絶縁膜９０９が形成され、層
間絶縁膜９０９上に半導体膜９０４のコンタクト領域９
０６と、ゲート絶縁膜９０７及び層間絶縁膜９０９に形
成された開口部を通じて電気的に接続するようにソース
電極９１０およびドレイン電極９１１が形成されてい
る。

【００８２】前述のように、層間絶縁膜９０９は実施例
１〜３で述べたように、膜中の水素濃度が１×１０²⁰ｃ
ｍ^-3となるように形成してもよく、また、この薄膜トラ
ンジスタが反転駆動される場合のソース電極とドレイン
電極との関係は前述同様である。 また、図１０に例示
したように、基板保護膜１００１に凸部として形成され
た膜厚領域１００２の端部１００３をテーパー形状に形
成し、この膜厚領域１００２が形成する台地上に半導体
膜１００４を形成したものである。基板保護膜１００１
をこのような形状に形成することにより、半導体膜１０
０４、とくにコンタクト領域１００５端部はゲート絶縁
膜１００６により良好に被覆される。

【００８３】さらに、図１１に例示したように半導体膜
１００４のコンタクト領域１００５端部もテーパー形状
に形成し、テーパー形状の基板保護膜１００１の膜厚領
域１００２の端面１００３とともになめらかな平面を形
成するようにしてもよい。

【００８４】（実施例７）図１２は本発明の薄膜トラン
ジスタを備える液晶表示装置を概略的に示す断面図であ
る。

【００８５】透明絶縁性基板１２０１上に、第１の基板
保護膜１２０２が形成され、この第１の基板保護膜１２
０２上に所定形状の第２の基板保護膜１２０３が形成さ
れている。そして、第２の基板保護膜１２０３上にはｐ
ｏｌｙ−Ｓｉ半導体膜をチャネル領域１２０４とする薄
膜トランジスタ１２０５と補助容量１２０６及び画素電
極１２０７が形成されている。

【００８６】補助容量１２０６の部分は、透明絶縁性基
板１２０１上に下側の補助容量電極１２０８が形成さ
れ、この下側の補助容量電極１２０８上に補助容量を形
成するゲート絶縁膜１２０９が形成されている。絶縁膜
１２０９上には上側の補助容量電極１２１０が形成さ
れ、この電極１２１０上に層間絶縁膜１２１１、画素電
極が１２０７形成されている。液晶層１２０８が対向電
極が形成された対向基板１２０９との間に挟持されてい
る。

【００８７】このように、薄膜トランジスタ１２０５部
分とともに補助容量１２０６部分の下層に第２の基板保
護膜１２０３を形成した構造とすることにより半導体膜
のコンタクト領域端部および下側の補助容量電極端部は
良好に被覆される。

【００８８】また第１の基板保護膜１２０２を酸化珪素
で形成し、第２の基板保護膜１２０３を窒化珪素で形成
するようにしてもよい。このような構造にすれば、コン
タクト領域形成時のレーザーによる不純物活性化の際に
窒化珪素膜にレーザーが直接照射されないので、窒化珪
素にクラックが発生することはない。

【００８９】また、第１の基板保護膜１２０２を窒化珪
素と酸化珪素の積層構造とし最上位の層は酸化珪素で形
成するようにしても同様の効果が得られる。

【００９０】さらに図９に例示した薄膜トランジスタ同
様に、第１の基板保護膜１２０２と第２の基板保護膜１
２０３を１体にした所定形状の膜厚領域１３０１を有す
る基板保護膜１３０２を形成するようにしてもよい。図
１３はこのような構造の１例である。

【００９１】この場合も基板保護膜１３０２を窒化珪素
と酸化珪素の積層構造とし最上位の層は酸化珪素で形成
するようにすればクラックの発生を防止できる。

【００９２】また、図１２、１３に例示した第２の基板
保護膜の端部、基板保護膜の膜厚領域の端部をテーパー
形状に形成するようにすればより被覆性が高まる。さら
に、半導体膜のコンタクト領域端部をテーパー形状に形
成し、基板保護膜のテーパー付き端面と滑らかな平面を
形成するようにしてもよい。

【００９３】図１〜１３に例示した薄膜トランジスタお
よび半導体装置は前述のように液晶表示装置に用いるよ
うにしてもよいし、また例えば密着センサ、Ｘ線センサ
などに用いるようにしてもよい。

【００９４】

【発明の効果】本発明の薄膜トランジスタは第２の基板
保護膜または基板保護膜の膜厚領域を有する構造によ
り、ゲート絶縁膜のステップカバレージが良好で、特性
が優れ、かつ生産性の高い薄膜トランジスタとなる。

【００９５】

【図面の簡単な説明】

【図１】本発明の薄膜トランジスタの１例を概略的に示
す断面図。

【図２】本発明の薄膜トランジスタの製造工程を概略的
に示す断面図。

【図３】本発明の薄膜トランジスタの製造工程を概略的
に示す断面図。

【図４】本発明による層間絶縁膜の成形装置の一例を概
略的に示す図。

【図５】本発明の薄膜トランジスタの１例を概略的に示
す断面図。

【図６】本発明の薄膜トランジスタの半導体膜端面を拡
大して示す図。

【図７】本発明の薄膜トランジスタの１例を概略的に示
す断面図。

【図８】本発明の薄膜トランジスタの１例を概略的に示
す断面図。

【図９】本発明の薄膜トランジスタの１例を概略的に示
す断面図。

【図１０】本発明の薄膜トランジスタの１例を概略的に
示す断面図。

【図１１】本発明の薄膜トランジスタの１例を概略的に
示す断面図。

【図１２】本発明の薄膜トランジスタの液晶表示装置へ
の適用例を概略的に示す断面図。

【図１３】本発明の薄膜トランジスタの液晶表示装置へ
の適用例を概略的に示す断面図。

【図１４】層間絶縁膜の赤外線吸収スペクトルを示す
図。

【図１５】層間絶縁膜の赤外線吸収スペクトルを示す
図。

【図１６】従来技術による薄膜トランジスタの製造工程
を概略的に示す図。

【図１７】不純物活性化の際のＥＬＡ照射エネルギーと
シート抵抗の関係を示す図。

【図１８】従来技術による薄膜トランジスタの製造工程
概略図。

【図１９】従来技術による薄膜トランジスタの製造工程
概略図。

【符号の説明】

１……透明絶縁性基板、２……基板保護膜、１０１……
チャネル領域 １０２……ソース領域、１０３……ドレイン領域、１０
４……ゲート絶縁膜 １０５……ゲート電極、１０６……ドレイン電極、１０
７……ソース電極 １０８……層間絶縁膜、２０１……多結晶シリコン膜、
２０２……ゲート絶縁膜 ２０３……ゲート電極、２０４……ソース領域、２０５
……ドレイン領域 ２０６……層間絶縁膜、４０１……透明絶縁性基板 ４０２……第１の基板保護膜、４０３……第２の基板保
護膜 ４０４……チャネル領域、４０５……コンタクト領域、
４０６……半導体膜 ４０７……ゲート絶縁膜、４０８……ゲート電極、４０
９……層間絶縁膜 ４１０……ソース電極、４１１……ドレイン電極、７０
１……第１の基板保護膜 ７０２……第２の基板保護膜、７０３……端面、７０４
……半導体膜 ７０５……コンタクト領域、７０６……ゲート絶縁膜 ９０１……透明絶縁性基板、９０２……基板保護膜、９
０３……膜厚領域 ９０４……半導体膜、９０５……チャネル領域、９０６
……コンタクト領域 ９０７……ゲート絶縁膜、９０８……ゲート電極、９０
９……層間絶縁膜 ９１０……ソース電極、９１１……ドレイン電極

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 透明絶縁性基板上に形成された第１の基
   板保護膜と、 前記第１の基板保護膜上に凸状となるように形成され、
   かつ端面にテーパー状端面を有する第２の基板保護膜
   と、 前記第２の基板保護膜が形成する台地上に形成されたチ
   ャネル領域とこのチャネル領域を挟んで形成されたコン
   タクト領域とを有する半導体膜と、 前記半導体膜を覆い且つ前記半導体膜のコンタクト領域
   に開口部を有するように形成されたゲート絶縁膜と、 前記ゲート絶縁膜上の前記半導体膜のチャネル領域に対
   応する領域に形成されたゲート電極と、 前記ゲート電極が形成された前記ゲート絶縁膜を覆い、
   且つ前記半導体膜のコンタクト領域に開口部を有するよ
   うに形成された層間絶縁膜と、 前記層間絶縁膜上に形成され、前記開口部を通じて前記
   半導体膜のコンタクト領域に接続された複数の電極とを
   具備することを特徴とする薄膜トランジスタ。
2. 【請求項２】 前記半導体膜の端面は前記第２の基板保
   護膜のテーパー状端面と連続した平滑な面を形成するテ
   ーパー状端面を有することを特徴とする請求項１記載の
   薄膜トランジスタ。
3. 【請求項３】 透明絶縁性基板上に形成され、かつ凸状
   の膜厚領域を有する基板保護膜と、 前記基板保護膜の前記膜厚領域が形成する台地上に形成
   されたチャネル領域とこのチャネル領域を挟んで形成さ
   れたコンタクト領域とを有する半導体膜と、 前記半導体膜を覆い且つ前記半導体膜のコンタクト領域
   に開口部を有するように形成されたゲート絶縁膜と、 前記ゲート絶縁膜上の前記半導体膜のチャネル領域に対
   応する領域に形成されたゲート電極と、 前記ゲート電極が形成された前記ゲート絶縁膜を覆い、
   且つ前記半導体膜のコンタクト領域に開口部を有するよ
   うに形成された層間絶縁膜と、 前記層間絶縁膜上に形成され、前記開口部を通じて前記
   半導体膜のコンタクト領域に接続された複数の電極とを
   具備し、 前記基板保護膜の膜厚領域の端面はテーパー状端面を有
   する ことを特徴とする薄膜トランジスタ。
4. 【請求項４】 前記半導体膜の端面は前記基板保護膜の
   膜厚領域のテーパー状端面と連続した平滑な面を形成す
   るテーパー状端面を有することを特徴とする請求項３記
   載の薄膜トランジスタ。
5. 【請求項５】 請求項１記載の薄膜トランジスタを画素
   スイッチング素子としてマトリックス状に配置したこと
   を特徴とする液晶表示装置。
6. 【請求項６】 請求項３記載の薄膜トランジスタを画素
   スイッチング素子としてマトリックス状に配置したこと
   を特徴とする液晶表示装置。