KR100945467B1 - 스위칭소자, 표시장치, 그 스위칭소자를 사용한 발광장치및 반도체장치 - Google Patents

스위칭소자, 표시장치, 그 스위칭소자를 사용한 발광장치및 반도체장치 Download PDF

Info

Publication number
KR100945467B1
KR100945467B1 KR1020020061224A KR20020061224A KR100945467B1 KR 100945467 B1 KR100945467 B1 KR 100945467B1 KR 1020020061224 A KR1020020061224 A KR 1020020061224A KR 20020061224 A KR20020061224 A KR 20020061224A KR 100945467 B1 KR100945467 B1 KR 100945467B1
Authority
KR
South Korea
Prior art keywords
region
insulating film
impurity regions
active layer
contact
Prior art date
Application number
KR1020020061224A
Other languages
English (en)
Other versions
KR20030030904A (ko
Inventor
이누카이카즈타카
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20030030904A publication Critical patent/KR20030030904A/ko
Application granted granted Critical
Publication of KR100945467B1 publication Critical patent/KR100945467B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

본 발명은 3개 이상의 노드를 동시에 단락 또는 개방할 수 있고, 기판 상에서 차지하는 표면영역을 감소시킬 수 있는 스위칭소자를 제공한다. 이러한 본 발명의 스위칭소자는, 활성층과, 이 활성층과 접촉하는 절연막과, 이 절연막과 접촉하는 게이트전극과, 3개 이상의 접속전극을 갖는다. 그 활성층은, 적어도 하나의 채널형성영역과 3개 이상의 불순물 도핑 영역을 갖고, 상기 접속전극은 각각 서로 다른 불순물영역에 접속된다. 임의의 접속전극과 접촉하는 불순물영역은, 하나의 채널형성영역에만 접촉한다.
발광장치, 스위칭소자, 표시장치, 채널형성영역, 불순물영역, 게이트전극

Description

스위칭소자, 표시장치, 그 스위칭소자를 사용한 발광장치 및 반도체장치{SWITCHING ELEMENT, DISPLAY DEVICE, LIGHT EMITTING DEVICE USING THE SWITCHING ELEMENT, AND SEMICONDUCTOR DEVICE}
도 1은 본 발명의 트랜지스터의 구성도,
도 2는 본 발명의 발광장치의 블록도,
도 3은 본 발명의 발광장치의 화소의 회로도,
도 4는 주사선에 입력되는 신호의 타이밍도,
도 5는 구동시 화소의 개략도,
도 6은 본 발명의 트랜지스터의 구성도,
도 7은 본 발명의 트랜지스터의 구성도,
도 8은 본 발명의 트랜지스터의 구성도,
도 9는 아날로그 구동법에서의 신호선 구동회로의 상세도,
도 10은 주사선 구동회로의 블록도,
도 11은 본 발명의 발광장치의 제작방법을 나타낸 도면,
도 12는 본 발명의 발광장치의 제작방법을 나타낸 도면,
도 13은 본 발명의 발광장치의 외관도 및 단면도,
도 14는 본 발명의 발광장치를 사용한 전자기기의 도면,
도 15는 종래의 트랜지스터의 회로도 및 평면도이다.
*도면의 주요 부분에 대한 부호의 설명*
101 : 활성층 102 : 게이트절연막
103 : 게이트전극 104 : 채널형성영역
105, 106, 107 : 불순물영역 108 : 절연막
109, 110, 111 : 접속배선
본 발명은, 스위칭소자를 구비하는 반도체막을 사용하여 형성된 반도체장치에 관한 것이다. 또한, 본 발명은, 기판 상에 형성된 해당 스위칭소자와, 유기발광다이오드(OLED: Organic Light Emitting Diode)를, 해당 기판과 커버부재 사이에 봉입한 OLED 패널에 관한 것이다. 또한, 본 발명은, 해당 OLED 패널에 IC 등을 실장한 OLED 모듈에 관한 것이다. 이때, 본 명세서에서, OLED 패널 및 OLED 모듈을 발광장치라고 총칭한다.
최근, 기판 상에 박막 트랜지스터(Thin Film Transistor, 이하 TFT라고 적음)를 형성하는 기술이 대폭적으로 진보하여, 액티브매트릭스형 표시장치에의 응용개발이 진행되고 있다. 액티브매트릭스형 표시장치는, 화소마다 스위칭소자인 TFT 를 설치하여, 비디오신호를 각 화소에 순차 기록함으로써 화상표시를 한다. TFT는 액티브매트릭스형 표시장치를 실현하는 데에 있어서, 필수적인 소자로 되고 있다.
TFT는, 소스전극, 드레인전극 및 게이트전극의 3개의 단자를 갖는 스위칭소자이어도 된다. 게이트전극에 인가되는 전압에 의해서, 소스전극과 드레인전극 사이의 전기저항이 제어된다.
그런데, 액티브매트릭스형 표시장치에 있어서, 표시품질, 표시 정보량의 급격한 증가와 경박단소에의 요구가 높아짐으로써, 화소의 고선명화에의 요구가 높아지고 있다. 또한, 화소에 메모리를 조립하는 것 등의 고기능화가 요구되도록 되고 있는 중이다.
그러나, 화소를, 고선명화, 고기능화하려고 하여도, 각 화소에 설치되어 있는 TFT는, 온 전류량이나 내압 등의 확보를 고려하면, 그 사이즈의 축소에 한계가 있다.
그러나, 화소에서 차지하는 TFT의 면적의 비율을 감소시킬 수 없는 경우, 액정표시장치의 화소에 있어서 빛이 투과하는 면적이 작아져, 겉보기 휘도가 낮아진다. 또한, 발광장치에서도, OLED로부터 발생하는 빛이 TFT측으로 조사될 때, OLED로부터의 빛이 TFT에서 차단되어, 겉보기 휘도가 낮아진다.
따라서, 각 화소에 설치하는 TFT의 수 및 면적은, 가능한 한 많이 감소시키는 것이 바람직하다.
그러나, 각 화소의 회로구성이 결정되어 있으면, TFT의 수를 단순히 줄이는 것은 통상 불가능하다. 예를 들면, 도 15a에 나타낸 것처럼, 각 화소에서 3개의 노드 A, B, C를 동시에 단락 또는 개방할 필요가 있을 때, 3단자의 스위칭소자인 TFT를 사용하는 경우, 적어도 2개의 TFT(3001, 3002)를 설치해야 한다. 더 이상 TFT의 수는 줄일 수 없다.
특히, 액티브매트릭스형의 발광장치의 경우, 단순히 전압신호 기록 스위칭 이외를 필요로 하지 않은 액정표시장치와 비교하여, 일반적으로 각 화소에 설치되는 TFT의 수가 많아, 그것의 접속은 복잡하며, TFT의 수를 억제하는 것이 곤란하다.
본 발명의 목적은, 상술한 문제를 감안하여, 3개 이상의 노드를 동시에 단락 또는 개방할 수 있고, 게다가 기판의 점유면적을 억제할 수 있는 스위칭소자를 제공하는데 있다. 또한, 본 발명의 목적은, 그 스위칭소자를 사용한 액티브매트릭스형 표시장치를 제공하는데 있다.
또한, 발광장치를 실용화하는 데에 있어서 문제가 되고 있는 것은, 유기발광재료의 열화에 따른 OLED의 휘도의 저하이었다. 이때, OLED는, 전계를 가함으로써 발생하는 루미네센스(Electroluminescence)가 얻어지는 유기 화합물(유기발광재료)을 포함하는 층(이하, 유기 발광층이라 칭함)과, 양극층과, 음극층을 갖는다. 유기 화합물에서의 루미네센스에는, 단일항 여기상태로부터 기저상태로 되돌아갈 때의 발광(형광)과 3중항 여기상태로부터 기저상태로 되돌아갈 때의 발광(인광)이 있지만, 본 발명의 발광장치는, 상술한 형태의 발광 중 어느 한쪽을 사용하여도 되고, 또는 양쪽의 발광을 사용하여도 된다.
본 명세서에서는, OLED의 양극과 음극 사이에 설치된 모든 층을 유기 발광층으로서 정의한다. 유기 발광층에는 구체적으로, 발광층, 정공주입층, 전자주입층, 정공수송층, 전자수송층 등이 포함된다. 또한, 이 층들 내에 무기 화합물을 함유하는 경우도 있다. 기본적으로, OLED는, 양극, 발광층 및 음극이 순차로 적층된 구조를 갖는다. 이 구조에 덧붙여, OLED는, 양극, 정공주입층, 발광층 또는 음극이나, 양극, 정공주입층, 발광층, 전자수송층 및 음극 등이 순차로 적층된 구조를 갖는 경우도 있다.
유기발광재료는 수분, 산소, 빛, 열에 약하고, 이들 원인으로 인해 열화가 진행된다. 구체적으로는, 발광장치를 구동하는데 사용된 장치 구조, 유기발광재료의 특성, 전극 재료, 제작공정 조건, 발광장치의 구동방법 등의 요인으로 인해 그 열화의 속도가 변한다.
유기 발광층에 걸리는 전압이 일정하더라도, 유기 발광층이 열화하면 OLED의 휘도는 저하하여, 표시하는 화상이 불선명하게 된다.
또한, R(빨강), G(초록), B(파랑)에 대응한 3종류의 OLED를 사용하여 칼라의 화상을 표시하는 경우에, 유기 발광층을 구성하는 유기발광재료는, OLED의 대응하는 색상에 따라 다르다. 그 때문에, OLED의 유기 발광층이, 대응하는 색상마다 다른 속도로 열화하는 경우가 있다. 이 경우, 시간이 경과함에 따라, OLED의 휘도가 색상마다 달라져, 발광장치에 원하는 색상을 표시할 수 없게 된다.
또한, 유기 발광층의 온도는, 외기온이나 OLED 패널 자신이 발생하는 열 등 에 영향을 받고, 일반적으로 OLED는 온도에 따라 흐르는 전류 값이 변화된다. 전압이 일정하더라도, 유기 발광층의 온도가 높아지면, OLED에 흐르는 전류량은 커진다. 그리고, OLED에 흐르는 전류량과 OLED 휘도는 비례관계에 있기 때문에, OLED에 흐르는 전류 값이 크면 클수록, OLED의 휘도는 높아진다. 이와 같이, 유기 발광층의 온도에 따라 OLED의 휘도가 변화하기 때문에, 원하는 계조를 표시하는 것이 어렵다. 또한, 온도의 상승에 따라 발광장치의 소비 전류량이 커진다.
더구나, 일반적으로, 유기발광재료의 종류에 의해 온도변화에 의해 생긴 흐르는 전류 변화의 정도가 다르기 때문에, 칼라표시에 있어서 각 OLED 색상의 휘도가 온도에 따라 다양하게 변화되는 경우가 발생할 수 있다. 각 색상의 휘도간의 밸런스가 무너지면, 원하는 색상을 표시할 수 없게 된다.
본 발명의 다른 목적은, 상술한 점을 감안하여, 유기 발광층의 열화나 온도변화에 좌우되지 않고 일정한 휘도를 얻을 수 있으며, 더구나 원하는 칼라를 표시할 수 있는 발광장치를 제공하는데 있다.
본 발명은, 3개 이상의 노드를 동시에 단락 또는 개방할 수 있는 적어도 4개의 단자를 갖는 신규한 구성의 스위칭소자 및 이 스위칭소자를 사용한 발광장치에 관한 것이다.
구체적으로, 상기 스위칭소자는, 활성층과, 상기 활성층에 접촉하는 절연막과, 상기 절연막에 접촉하는 게이트전극과, 3개 이상의 전극(이하, 본 명세서에서 는 접속전극으로 칭함)을 갖는다. 그리고, 상기 활성층은, 적어도 1개의 채널형성영역과, 3개 이상의 불순물 도핑영역을 갖고, 상기 접속전극은 각각 다른 불순물영역의 1개에 접촉한다.
그리고, 임의의 접속전극에 접촉하는 불순물영역은, 하나의 채널형성영역에만 접촉한다. 이때, 임의의 접속전극에 접촉하는 불순물영역과 1개의 채널형성영역의 사이에 저농도 불순물영역을 삽입하여도 된다. 바꿔 말하면, 접속전극에 접촉하는 임의의 2개의 불순물영역은, 다른 접속전극에 접촉하는 불순물영역을 삽입하지 않는다.
게이트전극은 절연막을 삽입하는 채널형성영역과 겹쳐 있다. 그리고, 게이트전극에 인가된 전압을 제어함으로써, 각 접속전극 사이의 저항을 제어하여, 모든 접속전극을 동시에 단락 또는 개방할 수 있다.
이때, 본 발명의 스위칭소자는, 기판과 활성층의 사이에 게이트전극이 설치되어도 되고, 게이트전극과 기판 사이에 활성층이 설치되어도 된다.
상기한 스위칭소자를 사용함으로써, 복수의 TFT를 사용하여 스위칭 회로를 구성하는 것보다도, 화소에서 차지하는 면적을 더 억제할 수 있어, 화소의 개구율을 유지한체 고선명화하거나 고기능화시킬 수 있다.
또한, 일반적으로, OLED에 인가하는 전압을 일정하게 유지하여 발광시키는 것과, OLED에 흐르는 전류를 일정하게 유지하여 발광시키는 것을 고려하여, 후자쪽이, OLED의 열화로 인한 휘도의 저하 정도를 일반적으로 낮게 할 수 있다. 이때, 본 명세서에서, OLED에 흐르는 전류를 OLED 전류, OLED에 인가되는 전압을 OLED 전 압으로 부른다. 즉, OLED의 휘도를 전압에 의해 제어하는 것이 아니라, 전류에 의해서 제어함으로써, OLED의 열화로 인한 OLED의 발광휘도의 변화를 억제할 수 있다.
따라서, 각 화소에 본 발명의 스위칭소자를 설치하고, 해당 스위칭소자가 온일 때에, OLED에 흐르는 전류를 제어하는 트랜지스터의 드레인전류 Id를 신호선 구동회로에서 제어하는 것이 바람직하다.
드레인전류 Id가 흐르면, OLED에 흐르는 전류를 제어하는 트랜지스터의 게이트전극과 소스영역 사이에 전압이 생긴다. 그리고, 그 전압을 유지한 채로, 해당 트랜지스터의 드레인전류를, 단수 또는 복수의 회로소자를 통해 OLED에 흘리도록 한다. 이때, OLED에 흐르는 전류를 제어하는 트랜지스터는, 포화영역에서 구동된다.
상기 구성에 있어서, OLED에 흐르는 전류 값은 신호선 구동회로에 의해 제어된다. 따라서, OLED에 흐르는 전류를 제어하는 트랜지스터의 특성의 차이나, OLED의 열화 등에 좌우되지 않고, OLED에 흐르는 전류를 원하는 값으로 제어하는 것이 가능하게 된다.
본 발명에서는, 상기 스위칭소자를 사용하여 상술한 것처럼 구성함으로써, 유기 발광층이 열화하더라도 OLED의 휘도의 저하를 억제할 수 있고, 그 결과 선명한 화상을 표시할 수 있다. 또한, 각 색상에 대응한 OLED를 사용한 칼라표시 발광장치의 경우, OLED의 유기 발광층이, 대응하는 색상마다 다른 속도로 열화하더라도, 각 색상의 휘도의 밸런스가 무너지는 것을 방지하여 원하는 색상을 표시할 수 있다.
또한, 유기 발광층의 온도가 외기온이나 OLED 패널 자신이 발생하는 열 등에 영향을 받더라도, OLED 전류를 원하는 값으로 제어할 수 있다. 따라서, OLED 전류와 OLED의 휘도는 비례하기 때문에, OLED의 휘도가 변화하는 것을 억제할 수 있고, 또한 온도의 상승에 따라 소비전류가 커지는 것을 방지할 수 있다. 또한, 칼라표시 발광장치의 경우, 온도변화에 좌우되지 않고 각 색상의 OLED의 휘도의 변화를 억제할 수 있기 때문에, 각 색상의 휘도의 밸런스가 무너지는 것을 방지할 수 있어, 원하는 색상을 표시할 수 있다.
더구나, 일반적으로, 유기발광재료의 종류에 의해서 온도변화로 인한 OLED 전류의 변화의 정도가 다르기 때문에, 칼라표시에 있어서 각 OLED 색상의 휘도가 온도에 따라 다양하게 변화하는 경우가 발생할 수 있다. 그러나, 본 발명의 발광장치에서는, 온도변화에 좌우되지 않고 원하는 휘도를 얻을 수 있기 때문에, 각 색상의 휘도간의 밸런스가 무너지는 것을 방지할 수 있어, 원하는 색상을 표시할 수 있다.
또한, 일반적인 발광장치는, OLED에 전류를 공급하는 배선이 저항을 갖기 때문에, 배선의 길이로 인한 그 전위가 다소 떨어진다. 그리고, 이 전위 하강은, 표시하는 화상에 따라서도 크게 다르다. 특히, 동일한 배선에 의해 전류가 공급되는 복수의 화소에서, 계조수가 높은 화소의 비율이 커지면, 배선에 흐르는 전류가 커져, 전위의 하강이 현저히 나타난다. 전위가 하강하면, 각 화소의 OLED에 각각 걸리는 전압이 작아지기 때문에, 각 화소에 공급된 전류는 작아진다. 따라서, 특정의 소정 화소에서 일정한 계조를 표시하는 경우와, 동일 배선에 의해 전류가 공급되고 있는 다른 화소의 계조수가 변화하는 경우, 그에 따라 상기 소정 화소에 공급되는 전류가 변화하여, 결과적으로 계조수도 변화한다. 그러나, 본 발명에서는, 각 OLED에 흐르는 전류를 원하는 값으로 유지할 수 있기 때문에, 배선저항으로 인한 전위하강에 의해 생긴 계조가 변화하는 것을 방지할 수 있다.
또한, 본 발명의 스위칭소자를 사용함으로써, 각 화소에서 트랜지스터가 차지하는 면적의 비율을 억제할 수 있다.
이때, 본 발명의 발광장치에 있어서, 화소에 사용된 트랜지스터는 다결정실리콘을 사용하여 형성된 트랜지스터이어도 되고, 비결정질 실리콘을 사용한 박막 트랜지스터이어도 된다. 또한, 유기반도체를 사용한 트랜지스터이어도 된다.
이때, 본 발명의 발광장치의 화소에 설치된 트랜지스터는, 싱글게이트 구조를 가져도 되고, 더블게이트 구조나 2개 이상의 게이트전극을 갖는 멀티게이트 구조이어도 된다.
[발명의 실시예]
(실시형태 1)
본 발명의 스위칭소자의 구성에 관해서, 도 1a 내지 도 1c를 사용하여 설명한다. 도 1a는 본 발명의 트랜지스터의 평면도이고, 도 1b는 도 1a의 점선 A-A'에서의 단면도에 해당하며, 도 1c는 도 1a의 점선 B-B'에서의 단면도에 해당한다.
본 발명의 트랜지스터는, 활성층(101)과, 해당 활성층에 접촉하는 게이트절 연막(102)과, 게이트절연막(102)에 접촉하는 게이트전극(103)을 가지고 있다. 활성층(101)은, 채널형성영역(104)과, 도전성을 부여하는 불순물이 첨가된 불순물영역(105, 106, 107)을 가지고 있다. 게이트전극(103)과 채널형성영역(104)은, 서로 겹치고 이들 사이에 게이트절연막을 삽입한다.
불순물영역(105, 106, 107)은 각각 채널형성영역(104)에 접속되어 있다. 이때, 본 실시형태 1에서는, 모든 불순물영역이 각각 채널형성영역(104)에 접속되어 있고, 본 발명은 이 구성으로 한정되지 않는다. 불순물영역과 채널형성영역 사이에, 불순물영역보다도 불순물 농도가 낮은 저농도 불순물영역(LDD 영역)이 설치되어도 되고, 게이트전극과 겹치지 않고 불순물이 첨가되어 있지 않는 영역(오프셋영역)이 설치되어도 된다.
활성층(101)의 불순물영역(105, 106, 107)을 덮도록 게이트절연막(102) 상에 절연막(108)이 형성되어 있다. 그리고, 절연막(108) 및 게이트절연막(102)에 형성된 콘택홀을 통해, 불순물영역(105, 106, 107)에 각각 접속된 접속배선(109, 110, 111)이 형성되어 있다. 이때, 도 1a 내지 도 1c에서는 게이트절연막(102)이 불순물영역(105, 106, 107)을 덮고 있지만, 본 발명은 이 구성으로 한정되지 않는다. 불순물영역(105, 106, 107)은 반드시 게이트절연막(102)에 덮여 있을 필요는 없다. 이들 불순물영역(105, 106, 107)은 노출되어도 된다.
도 1a 내지 도 1c에 나타낸 스위칭소자는, 게이트전극(103)에 인가되는 전압에 의해 각 접속배선(109, 110, 111) 사이의 저항이 제어된다.
도 1a 내지 도 1c의 트랜지스터는, 3개의 노드, 구체적으로는 접속배선(109, 110, 111)을 동시에 접속할 수 있다. 이때, 본 명세서에서 접속이란, 특별히 기재가 없는 한 전기적인 접속을 의미한다.
상기한 구성에 의해, 스위칭소자를 추가한 트랜지스터 등이 점유하는 면적을 억제할 수 있어, 화소의 개구율을 하강시키지 않고서, 화소를 고선명화 및 고기능화시킬 수 있다. 한편, TFT을 사용하여 3개의 노드의 접속을 제어하는 경우, 2개 이상의 트랜지스터를 사용할 필요가 있다.
(실시형태 2)
도 2에 본 발명의 OLED 패널의 구성을 블록도로 나타낸다. 도면부호 200은 화소부로서, 복수의 화소(201)가 매트릭스 형태로 형성되어 있다. 또한, 도면부호 202는 신호선 구동회로, 203은 제 1 주사선 구동회로, 204는 제 2 주사선 구동회로이다.
이때, 도 2에서는 신호선 구동회로(202), 제 1 주사선 구동회로(203) 및 제 2 주사선 구동회로(204)가, 화소부(200)와 같은 기판 상에 형성되어 있지만, 본 발명은 이 구성으로 한정되지 않는다. 신호선 구동회로(202), 제 1 주사선 구동회로(203) 및 제 2 주사선 구동회로(204)가 화소부(200)와 다른 기판 상에 형성되고, FPC 등의 커넥터를 통해 화소부(200)와 접속되어도 된다. 또한, 도 2에서는 신호선 구동회로(202), 제 1 주사선 구동회로(203) 및 제 2 주사선 구동회로(204)는 1개씩 설치되지만, 본 발명은 이 구성으로 한정되지 않는다. 신호선 구동회로(202), 제 1 주사선 구동회로(203) 및 제 2 주사선 구동회로(204)의 수 는 설계자가 임의로 설정할 수 있다.
또한, 도 2에서는 도시하지 않았지만, 화소부(200)에, 신호선 S1∼Sx, 전원선 V1∼Vx, 제 1 주사선 G1∼Gy, 제 2 주사선 P1∼Py가 설치되어 있다. 이때, 신호선과 전원선의 수는 반드시 동일할 필요는 없다. 또한, 제 1 주사선과 제 2 주사선의 수는, 반드시 동일할 필요는 없다. 또한, 이들 배선을 반드시 모두 가지고 있지 않아도 되고, 이들 배선 이외에, 별도의 다른 배선이 설치되어도 된다.
전원선 V1∼Vx는 소정의 전압으로 유지되어 있다. 이때, 도 2에서는 흑백 사진의 화상을 표시하는 발광장치의 구성을 나타내고 있지만, 본 발명은 칼라의 화상을 표시하는 발광장치이어도 된다. 그 경우, 전원선 V1∼Vx의 전압의 크기를 모두 같게 유지하지 않아도 되고, 대응하는 색상마다 변화하도록 하여도 된다.
이때, 본 명세서에서 전압이란, 특별히 기재가 없는 한 접지와의 전위차를 의미한다.
도 3에, 도 2에 나타낸 화소(201)의 상세한 구성예를 나타낸다. 도 3에 나타낸 화소(201)는, 신호선 Si(S1∼Sx 중의 1개), 제 1 주사선 Gj(G1∼Gy 중의 1개), 제 2 주사선 Pj(P1∼Py 중의 1개) 및 전원선 Vi(V1∼Vx 중의 1개)를 가지고 있다.
또한, 화소(201)는, 본 발명의 스위칭소자 Sw1과, 박막 트랜지스터 Tr1 및 Tr2와, OLED(205) 및 저장용량(206)을 가지고 있다. 저장용량(206)은 스위칭소자 Sw1의 게이트전극과 소스영역 사이의 전압(게이트전압)을 보다 확실히 유지하기 위해서 설치되지만, 박막 트랜지스터 Tr1의 게이트용량이 충분히 크면 반드시 설치할 필요는 없다.
본 발명의 스위칭소자 Sw1은, 3개의 노드의 접속을 게이트전극에 인가하는 전압으로 제어할 수 있는, 4개의 단자의 박막소자이다. 스위칭소자 Sw1의 게이트전극은, 제 1 주사선 Gj에 접속되어 있다. 그리고, 스위칭소자 Sw1의 3개의 불순물영역은, 1개는 신호선 Si에, 1개는 트랜지스터 Tr1의 게이트전극에, 1개는 트랜지스터 Tr1의 드레인영역에 접속되어 있다.
이때, 본 명세서에서는, n채널형 트랜지스터의 경우, 불순물영역인 소스영역에 공급되는 전압은, 동일하게 불순물영역인 드레인영역에 공급되는 전압보다도 낮다. 또한, p채널형 트랜지스터를 사용하는 경우, 소스영역에 공급되는 전압은, 드레인영역에 공급되는 전압보다도 높다.
트랜지스터 Tr2의 게이트전극은, 제 2 주사선 Pj에 접속되어 있다. 그리고, 트랜지스터 Tr2의 소스영역 또는 드레인영역은, 한쪽은 트랜지스터 Tr1의 드레인영역에, 또 한쪽은 전원선 Vi에 접속되어 있다.
트랜지스터 Tr1의 소스영역은, OLED(205)의 화소전극에 접속되어 있다. OLED(205)는 양극과 음극을 가지고 있고, 본 명세서에서는, 양극을 화소전극으로서 사용하는 경우는 음극을 대향전극으로 부르고, 음극을 화소전극으로서 사용하는 경우는 양극을 대향전극으로 부른다.
저장용량(206)이 갖는 2개의 전극은, 한쪽은 스위칭소자 Sw1의 게이트전극과 소스영역에 각각 접속되어 있다.
전원선 Vi의 전압(전원전압)은 일정한 크기로 유지되어 있다. 또한, 대향전극의 전압도, 일정한 크기로 유지되어 있다.
이때, 본 발명은 도 3의 회로로 한정되지 않는다. 도 3의 회로를 전제로 하면, 트랜지스터 Tr1은 n채널형 트랜지스터 또는 p채널형 트랜지스터이어도 된다. 그러나, 양극을 화소전극으로서 사용하고, 음극을 대향전극으로서 사용하는 경우, 트랜지스터 Tr1은 n채널형 트랜지스터인 것이 바람직하다. 반대로, 양극을 대향전극으로서 사용하고, 음극을 화소전극으로서 사용하는 경우, Tr1은 p채널형 트랜지스터인 것이 바람직하다.
스위칭소자 Sw1과 트랜지스터 Tr2는, n채널형 트랜지스터 또는 p채널형 트랜지스터의 어느 쪽이어도 된다.
다음에, 상술한 본 실시형태 2의 발광장치의 동작에 관해서, 도 4와 도 5a 및 도 5b를 사용하여 설명한다. 본 발명의 발광장치의 동작은, 각 라인의 화소마다 기록기간 Ta와 표시기간 Td로 나누어 설명할 수 있다. 도 4에, 제 1 및 제 2 주사선의 타이밍도를 나타낸다. 주사선이 선택되어 있는 기간, 바꿔 말하면 해당 주사선의 게이트전극에 접속되어 있는 트랜지스터가 모두 온 상태에 있는 기간은, ON으로 표시한다. 반대로, 주사선이 선택되어 있지 않은 기간, 바꿔 말하면 해당 주사선의 게이트전극에 접속되어 있는 트랜지스터가 모두 오프 상태에 있는 기간은, OFF로 나타낸다. 또한, 도 5a 및 도 5b는 기록기간 Ta와 표시기간 Td에서의 화소의 구성을 간단히 나타낸 도면이다.
우선, 1번째 라인의 화소에서 기록기간 Ta가 시작되면, 제 1 주사선 G1이 선택되어, 스위칭소자 Sw1이 온이 된다. 이때, 제 2 주사선 P1은 선택되어 있지 않기 때문에, 트랜지스터 Tr2는 오프로 되어 있다.
그리고, 신호선 구동회로(202)에 입력되는 비디오신호에 근거하여, 신호선 S1∼Sx와 OLED(205)의 대향전극 사이에, 각각 전류 Ic가 흐른다. 이때, 본 명세서에서 전류 Ic를 신호전류로 부른다.
도 5a에, 기록기간 Ta에서, 신호선 Si에 신호전류 Ic가 흐른 경우의 화소(201)의 개략도를 나타낸다. 도면부호 210은 대향전극에 전압을 제공하는 전원과의 접속용 단자를 의미하고 있다. 또한, 도면부호 211은 신호선 구동회로(202)가 갖는 정전류원을 의미한다.
기록기간에서 스위칭소자 Sw1은 온이기 때문에, 신호선 Si에 신호전류 Ic가 흐르면, 스위칭소자 Sw1의 드레인영역과 소스영역 사이에 흐르는 전류 Id(드레인전류)는, 신호전류 Ic와 거의 같은 값으로 유지된다.
그리고, 기록기간에서 트랜지스터 Tr1은, 그것의 게이트전극과 드레인영역은 접속되어 있기 때문에, 포화영역에서 동작한다. 따라서, 게이트전압을 VGS, μ를 이동도, C0를 단위면적당의 게이트용량, W/L을 채널형성영역의 채널 폭 W와 채널길이 L의 비, VTH를 임계값으로 하면, 트랜지스터 Tr1의 드레인전류 Id는, 이하의 식 1로 표시된다.
[식 1]
Id=μC0W/L(VGS-VTH)2/2
식 1에서 μ, C0, W/L, VTH는 모두 각각의 트랜지스터에 의해 결정되는 고정 값이다. 또한, 트랜지스터 Tr1의 드레인전류 Id는, 정전류원(211)에 의해서 신호전류 Ic와 같은 크기로 유지되어 있다. 따라서, 식 1로부터 알 수 있듯이, 트랜지스터 Tr1의 게이트전압 VGS는 신호전류 Ic의 값에 의해 정해진다.
그리고, 트랜지스터 Tr1의 드레인전류 Id는 OLED(205)에 흐르고, OLED(205)는 해당 전류의 크기에 대응한 휘도로 발광한다. 드레인전류 Id가 한정되지 않고 0에 가깝거나, 역바이어스의 전류이거나 하면, OLED(205)는 발광하지 않는다.
1번째 라인의 화소에서 기록기간 Ta가 종료하면, 제 1 주사선 G1의 선택이 종료한다. 그리고, 2번째 라인의 화소에서 기록기간 Ta가 시작되어, 제 1 주사선 G2가 선택된다. 따라서, 2번째 라인의 화소에서 스위칭소자 Sw1이 온이 된다. 그리고, 제 2 주사선 P2는 선택되지 않기 때문에, 트랜지스터 Tr2는 오프가 된다.
그리고, 신호선 구동회로(202)에 입력되는 비디오신호에 근거하여, 신호선 S1∼Sx와 OLED(205)의 대향전극의 사이에 신호전류 Ic가 흐른다. 따라서, OLED(205)에 흐르는 전류가 신호전류 Ic와 같은 크기로 유지되어, 신호전류 Ic의 크기에 대응한 휘도로, OLED(205)가 발광한다.
그리고, 2번째 라인의 화소에서 기록기간 Ta가 종료한 후, 동일하게, 3번째 라인으로부터 y번째 라인의 화소까지 순차로 기록기간 Ta가 시작되어, 상술한 동작이 반복된다.
한편, 1번째 라인의 화소에서 기록기간 Ta가 종료하면, 다음에 표시기간 Td가 시작된다. 표시기간 Td가 시작되면, 제 2 주사선 P1이 선택된다. 따라서, 1번째 라인의 화소에서 트랜지스터 Tr2가 온이 된다. 이때, 표시기간 Td에서 제 1 주사선 G1은 선택되지 않기 때문에, 스위칭소자 Sw1은 오프로 되어 있다.
도 5b에, 표시기간 Td에서의 화소의 개략도를 나타낸다. 스위칭소자 Sw1은 오프이고, 트랜지스터 Tr2는 온으로 되어 있다. 이 때문에, 트랜지스터 Tr1의 드레인영역은 전원선 Vi에 접속되어, 일정한 전압(전원전압)이 주어진다.
그리고, 트랜지스터 Tr1은, 기록기간 Ta에서 정해진 전압 VGS가 저장용량(206)에 의해서 저장되어 있고, 스위칭소자 Sw1의 드레인전류 Id는, 신호전류 Ic로 유지된 상태이다. 따라서, 표시기간 Td에서도 기록기간 Ta와 마찬가지로, OLED(205)에 흐르는 전류는, 신호전류 Ic와 같은 크기로 유지되어 있다. 따라서, 표시기간 Td에서는 기록기간 Ta와 같은 휘도로 OLED(205)가 발광한다.
그리고, 1번째 라인의 화소에서 표시기간 Td가 종료하면, 다음에 2번째 라인의 화소에서 표시기간 Td가 시작된다. 그리고, 1번째 라인의 화소와 마찬가지로, 제 2 주사선 P2가 선택되어, 트랜지스터 Tr2가 온이 된다. 이때, 제 1 주사선 G2는 선택되지 않기 때문에, 스위칭소자 Sw1은 오프로 되어 있다. 그리고, 기록기간에 같은 휘도로 OLED(205)는 발광한다.
그리고, 2번째 라인의 화소에서 표시기간 Td가 종료하고, 그 후 동일하게, 3번째 라인으로부터 y번째 라인의 화소까지 순차로 표시기간 Td가 시작되어, 상술한 동작이 반복된다.
기록기간 Ta와, 표시기간 Td가 종료하면 1프레임기간이 종료하여, 1개의 화상이 표시된다. 그리고, 다음 프레임기간이 시작되어, 다시 상술한 동작이 반복된다. 각 화소의 계조는, 기록기간 Ta 및 표시기간 Td에서 OLED(205)에 흐르는 전류 의 크기로 결정된다.
이상의 동작에 의해, OLED에 흐르는 전류량을 제어하는 트랜지스터 Tr1의 특성이 화소간에 다르더라도, 화소간에 OLED에 흐르는 전류의 크기에 현저한 격차가 생기는 것을 방지할 수 있어, 휘도 불규칙성을 억제할 수 있다.
또한, 본 발명에서는, 상기 구성에 의해, 유기 발광층이 열화하더라도 OLED의 휘도의 저하를 억제할 수 있고, 그 결과 선명한 화상을 표시할 수 있다. 또한, 각 색상마다 대응한 OLED를 사용한 칼라표시의 발광장치의 경우, OLED의 유기 발광층이, 대응하는 색상마다 다른 속도로 열화하더라도, 각 색상의 휘도의 밸런스가 무너지는 것을 방지하여 원하는 색상을 표시할 수 있다.
또한, 유기 발광층의 온도가 외기온이나 OLED 패널 자신이 발생하는 열 등에 좌우되더라도, OLED 전류를 원하는 값으로 제어할 수 있다. 따라서, OLED 전류와 OLED의 휘도는 비례하기 때문에, OLED의 휘도가 변화하는 것을 억제할 수 있고, 또한 온도의 상승에 따라 소비전류가 커지는 것을 방지할 수 있다. 또한, 칼라표시의 발광장치의 경우, 온도변화에 좌우되지 않고 각 OLED 색상의 휘도 변화를 억제할 수 있기 때문에, 각 색상의 휘도의 밸런스가 무너지는 것을 방지할 수 있어, 원하는 색상을 표시할 수 있다.
더구나, 일반적으로, 사용하는 유기발광재료의 종류에 의해서 온도변화로 인한 OLED 전류의 변화의 정도가 다르기 때문에, 칼라표시에 있어서 각 OLED 색상의 휘도가 온도에 의해 다양하게 변화하는 경우가 발생할 수 있다. 그러나, 본 발명의 발광장치에서는, 온도변화에 좌우되지 않고 원하는 휘도를 얻을 수 있기 때문에, 각 색상의 휘도의 밸런스가 무너지는 것을 방지할 수 있어, 원하는 색상을 표시할 수 있다.
또한, 본 발명의 발광장치에서는, 각 OLED에 흐르는 전류를 원하는 값으로 유지할 수 있기 때문에, 배선저항에 의한 전위 하강에 의해 생긴 계조의 변화를 방지할 수 있다.
또한, 본 발명의 스위칭소자를 사용함으로써, 각 화소에서 트랜지스터가 차지하는 면적의 비율을 억제할 수 있다.
이때, 본 실시형태 2에서 사용된 유기발광소자는, 정공주입층, 전자 주입층, 정공수송층, 전자수송층 등이 무기 화합물에 의존하지 않아도 되고, 유기 화합물과 무기 화합물을 혼합한 재료로 형성하여도 된다. 또한, 상기 층들 자신의 부분이 상호 함께 혼합되어도 된다.
(실시형태 3)
상기 실시형태 2에서는, 비디오신호가 아날로그인 경우에 관해서 설명하였지만, 디지털 비디오신호를 사용하여 구동시키는 것도 가능하다.
디지털 비디오신호를 사용한 시간 계조의 구동방법(디지털 구동법)인 경우, 1프레임기간 동안에 기록기간 Ta와 표시기간 Td가 반복하여 출현함으로써, 1개의 화상을 표시하는 것이 가능하다.
예를 들면, n 비트의 비디오신호에 의해 화상을 표시하는 경우, 적어도 n 개의 기록기간과, n 개의 표시기간이 1프레임기간 내에 설치된다. n 개의 기록기간(Ta1∼Tan)과, n 개의 표시기간(Td1∼Tdn)은, 비디오신호의 각 비트에 대응한다.
기록기간 Tam(m은 1∼n의 임의의 수)의 다음에는, 동일한 비트수에 대응하는 표시기간, 이 경우 Tdm이 출현한다. 기록기간 Ta와 표시기간 Td를 합쳐서 서브프레임 기간 SF로 부른다. m번째 비트에 대응하는 기록기간 Tam과 표시기간 Tdm을 갖는 서브프레임 기간은 SFm이 된다.
서브프레임 기간 SF1∼SFn의 길이는, SF1::SF2::…::SFn= 20::21::…::2n-1을 만족한다.
각 서브프레임 기간에서, OLED가 발광할지 안 할지는, 디지털 비디오신호의 각 비트에 의해서 선택된다. 그리고, 1프레임기간 동안에 발광하는 표시기간의 길이의 합을 제어함으로써, 계조수를 제어할 수 있다.
이때, 표시 상의 화질 향상을 위해, 표시기간이 긴 서브프레임 기간을, 몇 개의 서브프레임 기간으로 분할하여도 된다. 구체적인 분할 방법은, 일본국 특원 2000-267164호에 개시되어 있기 때문에, 참조할 수 있다.
이때, 유기 발광층에 역바이어스를 인가시키는 기간을 설치하여, 유기 발광층의 장기 수명화를 도모하도록 하여도 된다.
[실시예]
이하에서, 본 발명의 실시예들에 관해서 설명한다.
(실시예 1)
본 실시예 1에서는, 접속배선에 접속된 각 불순물영역 사이에, 2개 이상의 채널형성영역이 설치된, 소위 멀티게이트 구조를 갖는 본 발명의 트랜지스터에 관해서 설명한다. 이때, 본 실시예 1에서는, 각 접속배선 사이에 채널형성영역이 2개 설치된 더블게이트 구조의 트랜지스터에 관해서 설명하지만, 본 발명은 더블게이트 구조로 한정되지 않고, 각 접속배선 사이에 채널형성영역이 3개 이상 설치된 멀티게이트 구조를 가져도 된다.
본 실시예 1의 트랜지스터의 구성에 관해서, 도 6a 내지 도 6c를 사용하여 설명한다. 도 6a는 본 발명의 트랜지스터의 평면도이고, 도 6b는 도 6a의 점선 A-A'에서의 단면도에 해당하고, 도 6c는 도 6a의 점선 B-B'에서의 단면도에 해당한다.
본 발명의 트랜지스터는, 활성층(301)과, 이 활성층(301)에 접촉하는 게이트절연막(302)과, 게이트절연막(302)에 접촉하는 게이트전극(303a, 303b, 303c)을 갖는다. 게이트전극(303a, 303b, 303c)은, 전기적으로 접속되어 있고, 본 실시예 1에서는 모든 게이트전극이 게이트배선(313)의 일부이다. 활성층(301)은, 채널형성영역(304a, 304b, 304c)과, 도전성을 부여하는 불순물이 첨가된 불순물영역(305, 306, 307, 312)을 갖는다.
게이트전극 303a와 채널형성영역 304a는, 게이트절연막(302)을 사이에 삽입하여 겹쳐 있다. 게이트전극 303b와 채널형성영역 304b는, 게이트절연막(302)을 사이에 삽입하여 겹쳐 있다. 게이트전극 303c와 채널형성영역 304c는, 게이트절연막(302)을 사이에 삽입하여 겹쳐 있다.
불순물영역(305, 306, 307)은 각각 채널형성영역(304a, 304b, 304c)에 접속되어 있다. 그리고, 불순물영역(312)은, 모든 채널형성영역(304a, 304b, 304c)에 접속되어 있다. 따라서, 불순물영역 305와 306의 사이에는 2개의 채널형성영역(304a, 304b)이 설치되고 있고, 불순물영역 306과 307사이에는 2개의 채널형성영역(304b, 304c)이 설치되어 있고, 불순물영역 307과 305사이에는 2개의 채널형성영역(304c, 304a)이 설치되어 있다.
이때, 본 실시예 1에서는, 모든 불순물영역이 각각 채널형성영역에 접속되어 있지만, 본 발명은 이 구성으로 한정되지 않는다. 불순물영역과 채널형성영역 사이에, 불순물영역보다도 불순물 농도가 낮은 저농도 불순물영역(LDD 영역)이 설치되어도 되며, 게이트전극과 겹치지 않고 불순물이 첨가되어 있지 않는 영역(오프셋영역)이 설치되어도 된다.
활성층(301)의 불순물영역(305, 306, 307)을 덮도록, 게이트절연막(302) 상에 절연막(308)이 형성되어 있다. 그리고, 절연막(308) 및 게이트절연막(302)에 형성된 콘택홀을 통해, 불순물영역(305, 306, 307)에 각각 접속된 접속배선(309, 310, 311)이 형성되어 있다. 이때, 도 6a 내지 6c에서는 게이트절연막(302)이 불순물영역(305, 306, 307)을 덮고 있지만, 본 발명은 이 구성으로 한정되지 않는다. 불순물영역(305, 306, 307)은 반드시 게이트절연막(302)에 덮어져 있을 필요는 없다. 또한, 이들 불순물영역은, 노출되어도 된다.
도 6a 내지 도 6c에 나타낸 스위칭소자는, 게이트전극(303a, 303b, 303c)에 인가되는 전압에 의해, 각 접속배선(309, 310, 311) 사이의 저항이 제어된다.
도 6a 내지 도 6c의 스위칭소자는, 3개의 노드, 구체적으로는 접속배선(309, 310, 311)을 동시에 접속할 수 있다. 이때, 본 명세서에서의 접속이란, 특별히 기재한 없는 한 전기적인 접속을 의미한다.
상기한 구성에 의해, 스위칭소자의 면적을 억제할 수 있고, 스위칭소자의 화소에서 차지하는 면적을 억제할 수 있어, 화소를 고선명화시킬 수 있다. 한편, 더블게이트의 3단자의 트랜지스터를 사용하여 3개의 노드의 접속을 제어하는 경우, 예를 들면 도 15b와 같이 행하게 되지만, 이것은 분명히 도 6a의 스위칭소자보다도 큰 면적을 점유한다.
또한, 싱글게이트 구조와 비교하여, 멀티게이트 구조에서는 오프전류를 저감시킬 수 있기 때문에, 스위칭소자로서 사용하는 데 보다 적합하다.
(실시예 2)
본 실시예 2에서는, 4개의 노드의 접속을 게이트전극에 인가하는 전압으로 제어할 수 있는, 5단자의 본 발명의 스위칭소자에 관해 설명한다.
본 발명의 스위칭소자의 구성에 관해서, 도 7a 내지 도 7c를 사용하여 설명한다. 도 7a는 본 발명의 트랜지스터의 평면도이고, 도 7b는 도 7a의 점선 A-A'에서의 단면도에 해당하고, 도 7c는 도 7a의 점선 B-B'에서의 단면도에 해당한다.
본 실시예의 트랜지스터는, 활성층(501)과, 그 활성층(501)에 접촉하는 게이트절연막(502)과, 게이트절연막(502)에 접촉하는 게이트전극(503)을 갖는다. 활성층(501)은, 채널형성영역(504)과, 도전성을 부여하는 불순물이 첨가된 불순물영역(505, 506, 507, 508)을 갖는다. 게이트전극(503)과 채널형성영역(504)은, 게이트절연막을 사이에 삽입하여 겹쳐 있다.
불순물영역(505, 506, 507, 508)은 각각 채널형성영역(504)에 접속되어 있다. 이때, 본 실시예 2에서는, 모든 불순물영역이 각각 채널형성영역(504)에 접속되어 있지만, 본 발명은 이 구성으로 한정되지 않는다. 불순물영역과 채널형성영역 사이에, 불순물영역보다도 불순물 농도가 낮은 저농도 불순물영역(LDD 영역)이 설치되어도 되며, 게이트전극과 겹치지 않고 불순물이 첨가되어 있지 않은 영역(오프셋영역)이 설치되어도 된다.
활성층(501)의 불순물영역(505, 506, 507, 508)을 덮도록, 게이트절연막(502) 상에 절연막(509)이 형성되어 있다. 그리고, 절연막(509) 및 게이트절연막(502)에 형성된 콘택홀을 통해, 불순물영역(505, 506, 507, 508)에 각각 접속된 접속배선(510, 511, 512, 513)이 형성되어 있다. 이때, 도 7a 내지 도 7c에서는 게이트절연막(502)이 불순물영역(505, 506, 507, 508)을 덮고 있지만, 본 발명은 이 구성으로 한정되지 않는다. 불순물영역(505, 506, 507, 508)은 반드시 게이트절연막(502)에 덮여 있을 필요는 없다. 이들 불순물영역은, 노출되어도 된다.
도 7a 내지 도 7c에 나타낸 스위칭소자는, 게이트전극(503)에 인가되는 전압에 의해서, 각 접속배선(510, 511, 512, 513) 사이의 저항이 제어된다.
도 7a 내지 도 7c의 스위칭소자는, 4개의 노드, 구체적으로는 접속배선(510, 511, 512, 513)을 동시에 접속할 수 있다. 이때, 본 명세서에서 접속이란, 특별히 기재가 없는 한 전기적인 접속을 의미한다.
상기 구성에 의해, 스위칭소자의 면적을 억제할 수 있고, 스위칭소자의 화소에서 차지하는 면적을 억제할 수 있어, 화소를 고선명화시킬 수 있다.
이때, 본 실시예 2에서는, 4개의 노드간의 접속을 제어할 수 있는 5단자의 트랜지스터에 관해 설명하였지만, 본 발명의 트랜지스터는 4단자 또는 5단자로 한정되지 않는다. 노드의 수에 맞추어 트랜지스터를 설계하는 것이 가능하다.
(실시예 3)
본 실시예 3에서는, 기판과 활성층 사이에 게이트전극이 형성되어 있는, 본 발명의 보텀 게이트형 트랜지스터에 관해 설명한다.
본 발명의 트랜지스터의 구성에 관해서, 도 8a 내지 도 8c를 사용하여 설명한다. 도 8a는 본 발명의 트랜지스터의 평면도이고, 도 8b는 도 8a의 점선 A-A'에서의 단면도에 해당하고, 도 8c는 도 8a의 점선 B-B'에서의 단면도에 해당한다.
본 실시예의 스위칭소자는, 게이트전극(701)과, 이 게이트전극(701)에 접촉하는 게이트절연막(702)과, 이 게이트절연막(702)에 접촉하는 활성층(703)을 갖는다. 활성층(703)은, 채널형성영역(704)과, 도전성을 부여하는 불순물이 첨가된 불순물영역(705, 706, 707)을 갖는다. 게이트전극(701)과 채널형성영역(704)은, 게이트절연막(702)을 사이에 삽입하여 겹쳐 있다. 이때, 도면부호 708은 채널형성영역을 형성할 때에 사용하는 마스크로서, 절연막으로 형성되어 있다.
불순물영역(705, 706, 707)은 각각 채널형성영역(704)에 접속되어 있다. 이때, 본 실시예 3에서는, 모든 불순물영역이 각각 채널형성영역(704)에 접속되어 있 지만, 본 발명은 이 구성으로 한정되지 않는다. 불순물영역과 채널형성영역 사이에, 불순물영역보다도 불순물 농도가 낮은 저농도 불순물영역(LDD 영역)이 설치되어도 되며, 게이트전극과 겹치지 않고 불순물이 첨가되어 있지 않은 영역(오프셋영역)이 설치되어도 된다.
활성층(703)의 불순물영역(705, 706, 707)을 덮도록 절연막(709)이 형성되어 있다. 그리고, 절연막(709)에 형성된 콘택홀을 통해, 불순물영역(705, 706, 707)에 각각 접속된 접속배선(710, 711, 712)이 형성되어 있다.
도 8a 내지 도 8c에 나타낸 스위칭소자는, 게이트전극(701)에 인가되는 전압에 의해서, 각 접속배선(710, 711, 712) 사이의 저항이 제어된다.
도 8a 내지 도 8c에 나타낸 스위칭소자는, 3개의 노드, 구체적으로는 접속배선(710, 711, 712)을 동시에 접속할 수 있다. 이때, 본 명세서에서 접속이란, 특별히 기재가 없는 한 전기적인 접속을 의미한다.
상기 구성에 의해, 스위칭소자의 면적을 억제할 수 있고, 스위칭소자의 화소에서 차지하는 면적을 억제할 수 있어, 화소를 고선명화시킬 수 있다.
이때, 각 접속배선 사이에 채널형성영역을 2개 이상 설치하여 멀티게이트 구조로 하여도 된다.
(실시예 4)
본 실시예 4에서는, 아날로그 구동법으로 구동하는 본 발명의 발광장치가 갖는 구동회로(신호선 구동회로, 제 1 주사선 구동회로 및 제 2 주사선 구동회로)의 구성에 관해 설명한다.
도 9a에 본 실시예의 신호선 구동회로(401)의 블록도를 나타낸다. 도면부호 402는 시프트 레지스터, 403은 버퍼, 404는 샘플링회로, 405는 전류변환회로를 나타내고 있다.
시프트 레지스터(402)에는, 클록신호(CLK), 스타트 업 펄스신호(SP)가 입력된다. 시프트 레지스터(402)에 클록신호(CLK)와 스타트 업 펄스신호(SP)가 입력되면 타이밍신호가 생성된다.
이 생성된 타이밍신호는, 버퍼(403)에서 증폭 또는 완충 증폭되어, 샘플링회로(404)에 입력된다. 이때, 버퍼 대신에 레벨 시프터를 설치하여, 타이밍신호를 증폭하여도 된다. 또한, 버퍼와 레벨 시프터를 모두 설치하여도 된다.
도 9b에 샘플링회로(404)와 전류변환회로(405)의 구체적인 구성을 나타낸다. 이때, 샘플링회로(404)는, 단자(410)에서 버퍼(403)와 접속되어 있다.
샘플링회로(404)에는, 복수의 스위치(411)가 설치되어 있다. 그리고, 샘플링회로(404)에는, 비디오신호선(406)으로부터 아날로그 비디오신호가 수신된다. 스위치(411)는 타이밍신호에 동기하여, 입력된 아날로그 비디오신호를 샘플링하여, 후단의 전류변환회로(405)에 입력한다. 이때, 도 9b에서는, 전류변환회로(405)는 샘플링회로(404)가 갖는 스위치(411) 중 1개에 접속되어 있는 전류변환회로만을 나타낸다. 하지만, 각 스위치(411)의 후단에, 도 9b에 나타낸 것과 같은 전류변환회로(405)가 접속되어 있다.
이때, 본 실시예에서는, 개개의 스위치(411)에 트랜지스터를 1개만 사용하고 있지만, 스위치(411)는 타이밍신호에 동기하여 아날로그 비디오신호를 샘플링할 수 있는 스위치이면 되고, 본 실시예의 구성으로 한정되지 않는다.
샘플링된 아날로그 비디오신호는, 전류변환회로(405)가 갖는 전류출력회로(412)에 입력된다. 전류출력회로(412)는, 입력된 아날로그 비디오신호의 전압에 대응한 값의 전류(신호전류)를 출력한다. 이때, 도 9에서는 앰프 및 트랜지스터를 사용하여 전류출력회로를 형성하고 있다. 그러나, 본 발명의 범위는 이 구성으로 한정되지 않고, 입력된 아날로그 비디오신호의 전압에 대응한 전류를 출력할 수 있는 회로이면 된다.
상기 신호전류는, 전류변환회로(405)가 갖는 리셋트회로(417)에 입력되고, 이때, 리셋트회로(417)는, 2개의 아날로그 스위치(413, 414)와, 인버터(416)와, 전원(415)을 갖는다.
아날로그 스위치 414에는 리셋트신호(Res)가 입력되고, 아날로그 스위치 413에는, 인버터(416)에 의해서 반전된 리셋트신호(Res)가 입력된다. 그리고, 아날로그 스위치 413과 아날로그 스위치 414는, 반전된 리셋트신호와 리셋트신호에 각각 동기하여 동작하고, 한쪽이 온일 때 한쪽이 오프로 된다.
그리고, 아날로그 스위치 413이 온일 때에 신호전류는 해당 신호선에 입력된다. 반대로, 아날로그 스위치 414가 온일 때에 전원(415)의 전압이 신호선에 공급된다. 그래서, 신호선이 리셋트된다. 이때, 전원(415)의 전압은, 화소에 설치된 전원선의 전압과 거의 같은 것이 바람직하다. 그리고, 신호선이 리셋트되어 있을 때에 신호선에 흐르는 전류가 0에 가까우면 가까울수록 좋다.
이때, 신호선은, 귀선기간 동안에 리셋트하는 것이 바람직하다. 그러나, 화상을 표시하고 있는 기간 이외라면, 필요에 따라서 귀선기간 이외의 기간에 리셋트하는 것도 가능하다.
이때, 시프트 레지스터 대신에, 예를 들면 디코더회로와 같은 신호선의 선택을 할 수 있는 별도의 회로를 사용하여도 된다.
다음에, 제 1 주사선 구동회로의 구성에 관해서 설명한다.
도 10은 제 1 주사선 구동회로(641)의 구성을 나타낸 블록도이다. 제 1 주사선 구동회로(641)는, 각각 시프트 레지스터(642) 및 버퍼(643)를 갖는다. 또한, 경우에 따라서는 레벨 시프터를 가져도 된다.
제 1 주사선 구동회로(641)에서, 시프트 레지스터(642)에 클록 CLK 및 스타트 업 펄스신호 SP가 입력됨으로써, 타이밍신호가 생성된다. 생성된 타이밍신호는 버퍼(643)에서 완충 증폭되어, 제 1 주사선에 공급된다.
제 1 주사선에는, 1라인분의 화소의 스위칭소자 Sw1의 게이트전극이 접속되어 있다. 그리고, 1라인분의 화소의 스위칭소자 Sw1을 동시에 ON으로 해야 한다. 이 때문에, 버퍼(643)는 큰 전류를 흘리는 것이 가능한 것이 사용된다.
이때, 시프트 레지스터 대신에, 예를 들면 디코더회로와 같은 주사선의 선택을 할 수 있는 별도의 회로를 사용하여도 된다.
또한, 제 2 주사선 구동회로도, 제 1 주사선 구동회로와 같은 구성을 가져도 된다.
이때, 제 1 및 제 2 주사선의 전압을, 각 주사선에 각각 대응하는 복수의 주 사선 구동회로에서 제어하여도 된다. 또한, 일부의 주사선 또는 모든 주사선의 전압을 1개의 주사선 구동회로에서 제어하여도 된다.
본 발명의 발광장치를 구동하는 신호선 구동회로 및 주사선 구동회로는, 본 실시예에서 나타낸 구성으로 한정되지 않는다. 본 실시예의 구성은, 실시예 1∼실시예 3에 나타낸 구성과 자유롭게 조합하여 실시하는 것이 가능하다.
(실시예 5)
본 실시예 5에서는, 본 발명의 발광장치의 제작방법을, 도 11a-11d, 도 12a-12d를 사용하여 설명한다. 본 실시예에서는, 도 2에 나타낸 화소를 갖는 발광장치의 제작방법에 관해서 나타낸다. 이때, 여기서는 대표적으로, 스위칭소자 Sw1, Tr1을 나타낸다. 또한, 트랜지스터 Tr2에 관해서는 특별히 도시하지 않았지만, 본 실시예의 제작방법에 따라서 제작하는 것이 가능하다.
우선, 도 11a에 나타낸 것처럼, 코닝사의 #7059 유리나 #1737 유리 등으로 대표되는 바륨보로실리케이트산 유리, 또는 알루미늄보로실리케이트산 유리 등의 유리로 이루어진 기판(5001) 상에 산화실리콘막, 질화실리콘막 또는 산화질화실리콘막 등의 절연막으로 이루어진 하지막(5002)을 형성한다. 예를 들면, 플라즈마 CVD법으로 SiH4, NH3, N2O로 형성된 산화질화실리콘막(5002a)을 10∼200[nm](바람직하게는 50∼100[nm]) 형성한다. 마찬가지로 SiH4, N2O로 형성된 산화질화수소화실리콘막(5002b)을 50∼200[nm](바람직하게는 100∼150[nm])의 두께로 적층 형성한다. 본 실시예에서는 하지막(5002)을 2층 구조로서 나타내었지만, 상기 절연막의 단층막 또는 2층 이상 적층시킨 구조로 하여 형성하여도 된다.
섬 형상의 반도체층(5005, 5006)은, 비결정질 구조를 갖는 반도체막을 레이저결정화법이나 공지의 열결정화법을 사용하여 제작한 결정질 반도체막으로 형성한다. 이 섬 형상의 반도체층(5005, 5006)의 두께는 25∼80[nm](바람직하게는 30∼60[nm])의 두께로 형성한다. 결정질 반도체막의 재료에 한정은 없지만, 바람직하게는 실리콘 또는 실리콘게르마늄(SiGe) 합금 등으로 형성하면 된다.
레이저결정화법으로 결정질 반도체막을 제작하는 경우는, 펄스발진형 또는 연속발광형의 엑시머 레이저나 YAG 레이저 및 YVO4 레이저를 사용한다. 이들 레이저를 사용하는 경우에는, 레이저발진기로부터 방사된 레이저광을 광학계로 선형으로 집광하여, 반도체막에 조사하는 방법을 사용하면 된다. 결정화의 조건은 실시자가 적절히 선택한다. 엑시머레이저를 사용하는 경우는 펄스 발진주파수 300[Hz]로 하고, 레이저 에너지밀도를 100∼400[mJ/cm2](대표적으로는 200∼300[mJ/cm2])로 한다. 또한, YAG 레이저를 사용하는 경우에는 그것의 제 2 고조파를 사용하여 펄스 발진주파수 30∼300[kHz]로 하며, 레이저 에너지밀도를 300∼600[mJ/cm2](대표적으로는 350∼500[mJ/cm2])로 하면 된다. 그리고, 폭 100∼1000[㎛], 예를 들면 400[㎛]로 선형으로 집광한 레이저광을 기판 전체면에 걸쳐 조사한다. 이때의 선형레이저광의 중첩율(오버랩율)을 50∼90[%]으로 하여 행한다.
이때, 레이저는, 연속발진 또는 펄스발진의 기체 레이저 또는 고체 레이저를 사용할 수 있다. 기체 레이저로서, 엑시머 레이저, Ar 레이저, Kr 레이저 등이 있고, 고체 레이저로서, YAG 레이저, YVO4 레이저, YLF 레이저, YAlO3 레이저, 유리 레이저, 루비 레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저 등을 들 수 있다. 고체 레이저로서는, Cr, Nd, Er, Ho, Ce, Co, Ti 또는 Tm이 도핑된 YAG, YVO4, YLF, YAlO3 등의 결정을 사용한 레이저 등도 사용 가능하다. 레이저의 기본파는 도핑하는 재료에 따라 다르고, 약 1㎛의 기본파를 갖는 레이저광이 얻어진다. 기본파에 대응한 고조파는, 비선형 광학소자를 사용함으로써 얻을 수 있다.
비정질 반도체막의 결정화에 있어서, 대입경으로 결정을 얻기 위해서는, 연속발진이 가능한 고체 레이저를 사용하여, 기본파의 제 2 고조파∼제 4 고조파를 적용하는 것이 바람직하다. 대표적으로는, Nd:YVO4 레이저(기본파 1064nm)의 제 2 고조파(두께 532nm)나 제 3 고조파(두께 355nm)를 적용하는 것이 바람직하다. 구체적으로는, 출력 10W의 연속발진의 YVO4 레이저로부터 사출된 레이저광을 비선형 광학소자에 의해 고조파로 변환한다. 또한, 공진기 내에 YVO4 결정과 비선형 광학소자를 넣어, 고조파를 사출하는 방법도 있다. 그리고, 바람직하게는 광학계에 의해 조사면에서 직사각형 형상 또는 타원 형상의 레이저광으로 성형하여, 피처리체에 조사한다. 이때의 에너지밀도는 약 0.01∼100MW/cm2정도(바람직하게는 0.1∼10 MW/cm2)가 필요하다. 그리고, 10∼2000 cm/s 정도의 속도로 레이저광에 대하여 상대 적으로 반도체막을 이동시켜 조사한다.
이어서, 섬 형상의 반도체층(5005, 5006)을 덮는 게이트절연막(5007)을 형성한다. 게이트절연막(5007)은 플라즈마 CVD법 또는 스퍼터링법을 사용하여, 두께를 40∼150[nm]로 하여 실리콘을 포함하는 절연막으로 형성한다. 본 실시예에서는, 120[nm]의 두께로 산화질화실리콘막으로 형성한다. 물론, 게이트절연막은 이러한 산화질화실리콘막으로 한정되는 것이 아니고, 다른 실리콘을 포함하는 절연막을 단층 또는 적층 구조로서 사용하여도 된다. 예를 들면, 산화실리콘막을 사용하는 경우에는, 플라즈마 CVD법으로 TEOS(Tetraethyl Orthosilicate)와 O2를 혼합하여, 반응압력 40[Pa], 기판온도 300∼400[℃]로 하여, 고주파(13.56 [MHz]), 전력밀도 0.5∼0.8[W/cm2]로 방전시켜 형성할 수 있다. 이와 같이 하여 제작되는 산화실리콘막은, 그 후 400∼500 [℃]의 열어닐링에 의해 게이트절연막으로서 양호한 특성을 얻을 수 있다.
그리고, 게이트절연막(5007) 상에 게이트전극을 형성하기 위한 제 1 도전막(5008)과 제 2 도전막(5009)을 형성한다. 본 실시예에서는, 제 1 도전막(5008)을 Ta로 50∼100[nm]의 두께로 형성하고, 제 2 도전막(5009)을 W로 100∼300[nm]의 두께로 형성한다.
Ta 막은 스퍼터링법으로, Ta의 타깃을 Ar으로 스퍼터링함으로써 형성한다. 이 경우, Ar에 적량의 Xe나 Kr를 가하면, Ta 막의 내부응력을 완화하여 막의 박리를 방지할 수 있다. 또한, α 상의 Ta 막의 저항률은 20[μΩcm] 정도로서 게이트 전극에 사용할 수 있다. 하지만, β 상의 Ta 막의 저항률은 180[μΩcm] 정도로서 게이트전극으로 하는데 에는 적합하지 않다. α 상의 Ta 막을 형성하기 위해서, Ta의 α 상에 가까운 결정구조를 갖는 질화탄탈륨을 10∼50[nm] 정도의 두께로 Ta의 하지에 형성해 두면 α 상의 Ta 막을 용이하게 얻을 수 있다.
W 막을 형성하는 경우에는, W를 타깃으로 한 스퍼터링법으로 형성한다. 또한, 6불화 텅스텐(WF6)을 사용하는 열 CVD법으로 형성할 수도 있다. 어쨌든간에 게이트전극으로서 사용하기 위해서는 저저항화를 꾀할 필요가 있어, W 막의 저항률은 20[μΩcm] 이하로 하는 것이 바람직하다. W 막은 결정립 크기를 크게 하는 경우, 저저항율화를 꾀하는 것이 가능하다. 하지만, W막 중에 산소 등의 불순물원소가 많은 경우에는 결정화가 저해되어 고저항화한다. 따라서, 스퍼터링법에 의한 경우, 순도 99.9999 또는 99.99[%]의 W-타겟을 사용하고, 더구나 막형성시에 증기상 중에서의 불순물의 혼입이 없도록 충분히 배려하여 W 막을 형성한다. 그래서, 저항률 9∼20[μΩcm]를 실현할 수 있다.
이때, 본 실시예에서는, 제 1 도전막(5008)을 Ta, 제 2 도전막(5009)을 W로 하였다. 그러나, 본 발명은, 특별히 이 경우로 한정되지 않는다. 이들 도전막 각각은, Ta, W, Ti, Mo, Al, Cu 등으로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물재료로 형성하여도 된다. 또한, 인 등의 불순물원소를 도핑한 다결정실리콘막으로 대표되는 반도체막을 사용하여도 된다. 본 실시예 이외의 다른 조합의 일례로 바람직한 것으로서는, 제 1 도전막(5008)을 질화탄탈륨(TaN)으로 형성하고, 제 2 도전막(5009)을 W로 하는 조합, 제 1 도전막(5008)을 질화탄탈륨(TaN)으로 형성하고, 제 2 도전막(5009)을 Al으로 하는 조합, 제 1 도전막(5008)을 질화탄탈륨(TaN)으로 형성하고, 제 2 도전막(5009)을 Cu로 하는 조합을 들 수 있다.
다음에, 레지스트에 의한 마스크(5010)를 형성하고, 전극 및 배선을 형성하기 위한 제 1 식각처리를 한다. 본 실시예에서는 ICP(Inductively Coupled Plasma: 유도결합형 플라즈마) 식각법을 사용하고, 식각용 가스에 CF4와 Cl2를 혼합하여, 1[Pa]의 압력으로 코일형 전극에 500[W]의 RF(13.56 [MHz]) 전력을 투입하여 플라즈마를 생성하여 행한다. 기판측(시료 스테이지)에도 100[W]의 RF(13.56 [MHz]) 전력을 투입하여, 실질적으로 음의 자기 바이어스 전압을 인가한다. CF4와 Cl2를 혼합한 경우에는 W 막 및 Ta 막도 같은 정도로 식각된다.
상기한 식각조건에서는, 레지스트에 의한 마스크의 형상을 적합한 형상으로 함으로써, 기판측에 인가하는 바이어스전압의 효과에 의해 제 1 도전층 및 제 2 도전층의 단부가 테이퍼 형상이 된다. 테이퍼부의 각도는 15∼45°가 된다. 게이트절연막 상에 잔여물을 남기지 않고 식각하기 위해서는, 10∼20 [%] 정도의 비율로 식각시간을 증가시키면 된다. W 막에 대한 산화질화실리콘막의 선택비는 2∼4(대표적으로는 3)이기 때문에, 과식각처리에 의해, 산화질화실리콘막이 노출된 면은 20∼50[nm] 정도 식각된다. 이렇게 해서, 제 1 식각처리에 의해 제 1 도전층과 제 2 도전층으로 이루어진 제 1 형상의 도전층(5013, 5014)(제 1 도전층(5013a, 5014a)과 제 2 도전층(5013b, 5014b))을 형성한다. 이때, 게이트절연막(5007)에서 는, 제 1 형상의 도전층(5013, 5014)으로 덮이지 않은 영역은 20∼50 [nm] 정도 식각되어 얇아진 영역이 형성된다.
그리고, 제 1 도핑처리를 하여 n형 도전성을 부여하는 불순물원소를 첨가한다. 도핑 방법은 이온도핑법 또는 이온주입법으로 하면 된다. 이온도핑법의 조건은 도우즈량을 1×1013∼5×1014[atoms/cm2]로 하고, 가속전압을 60∼100[keV]로 하여 행한다. n형 도전성을 부여하는 불순물원소로서 15족에 속하는 원소, 전형적으로는 인(P) 또는 비소(As)를 사용한다. 그러나, 여기서는 인(P)을 사용한다. 이 경우, 도전층(5013, 5014)이 n형 도전성을 부여하는 불순물원소에 대한 마스크가 되어, 자기 정합적으로 제 1 불순물영역(5017, 5018)이 형성된다. 제 1 불순물영역(5017, 5018)에는 1×1020∼1×1021[atoms/cm3]의 농도범위로 n형 도전성을 부여하는 불순물원소를 첨가한다(도 11b).
다음에, 도 11c에 나타낸 것처럼, 레지스트 마스크는 제거하지 않은 채, 제 2 식각처리를 한다. 식각가스로서 CF4와 Cl2와 O2를 사용하여, W 막을 선택적으로 식각한다. 이때, 제 2 식각처리에 의해 제 2 형상의 도전층(5028, 5029)(제 1 도전층(5028a, 5029a)과 제 2 도전층(5028b, 5029b))을 형성한다. 이때, 게이트절연막(5007)의 영역에서는, 제 2 형상의 도전층(5028, 5029)으로 덮이지 않은 영역은 다시 20∼50 [nm]정도 더 식각되어 얇아진 영역이 형성된다.
W 막이나 Ta 막의 CF4와 Cl2의 혼합가스에 의한 식각반응은, 생성되는 래디컬 또는 이온종과 반응생성물의 증기압으로부터 추측할 수 있다. W과 Ta의 불화물과 염화물의 증기압을 비교하면, W의 불화물인 WF6이 매우 높고, 그 밖의 WCl5, TaF5 , TaC15는 같은 정도이다. 따라서, CF4와 Cl2의 혼합가스로서는 W 막 및 Ta 막이 함께 식각된다. 그러나, 이 혼합가스에 적량의 O2를 첨가하면 CF4와 O2가 반응하여 Co과 F가 되어, F 래디컬 또는 F 이온이 다량으로 발생한다. 그 결과, 불화물의 증기압이 높은 W 막의 식각속도가 증대한다. 한편, Ta막은 F가 증대하더라도 상대적으로 식각속도의 증가는 적다. 또한, Ta은 W와 비교하여 산화되기 쉽기 때문에, O2를 첨가함으로써 Ta의 표면이 산화된다. Ta의 산화물은 불소나 염소와 반응하지 않기 때문에 더욱 Ta 막의 식각속도는 저하한다. 따라서, W 막과 Ta 막의 식각속도에 차이를 만드는 것이 가능해져 W 막의 식각속도를 Ta 막보다도 크게 하는 것이 가능해진다.
그리고, 도 11d에 나타낸 것처럼 제 2 도핑처리를 한다. 이 경우, 제 1 도핑처리보다도 작은 도우즈량으로 제 1 도핑처리의 도우즈량보다 낮게 감소시켜 높은 가속전압에서 n형 도전성을 부여하는 불순물원소를 도핑한다. 예를 들면, 가속전압을 70∼120 [keV]로 하고, 1×1013[atoms/cm2]의 도우즈량으로 설정한다. 그래서, 도 11b에서 섬 형상의 반도체층에 형성된 제 1 불순물영역의 내측에 새로운 불순물영역을 형성한다. 도핑은, 제 2 형상의 도전층(5028, 5029)을 불순물원소에 대한 마스크로서 사용하여, 제 1 도전층(5028a, 5029a)의 하측의 영역에도 불순물원소가 첨가되도록 도핑한다. 이렇게 하여, 제 3 불순물영역(5034, 5035)이 형성된다. 이 제 3 불순물영역(5034, 5035)에 첨가된 인(P)의 농도는, 제 1 도전층(5028a, 5029a)의 테이퍼부의 막두께에 따라 완만한 농도 경사를 갖는다. 이때, 제 1 도전층(5028a, 5029a)의 테이퍼부와 겹치는 반도체층에서, 제 1 도전층(5028a, 5029a)의 테이퍼부의 단부에서보다 중심 둘레가 약간 불순물 농도가 낮아지고 있다. 그러나, 그 차이는 매우 작고, 거의 같은 정도의 불순물 농도가 반도체층 전체에 걸쳐 유지되어 있다.
다음에, 도 12a에 나타낸 것처럼 제 3 식각처리를 한다. 식각가스로서 CHF6를 사용하고, 반응성 이온 식각법(RIE법)을 사용하여 한다. 제 3 식각처리에 의해, 제 1 도전층(5028a, 5029a)의 테이퍼부를 부분적으로 식각하여, 제 1 도전층이 반도체층과 겹치는 영역이 축소된다. 제 3 식각처리에 의해, 제 3 형상의 도전층(5039, 5040)(제 1 도전층(5039a, 5040a)과 제 2 도전층(5039b, 5040b))을 형성한다. 이때, 게이트 절연막(5007)에서는, 제 3 형상의 도전층(5039, 5040)으로 덮이지 않은 영역은 20∼50[nm] 정도 더 식각되어 얇아진 영역이 형성된다.
제 3 식각처리에 의해서, 제 3 불순물영역(5034, 5035)에서는, 제 1 도전층(5039a, 5040a)과 겹치는 제 3 불순물영역(5034a, 5035a)과, 제 1 불순물영역과 제 3 불순물영역 사이의 제 2 불순물영역(5034b, 5035b)이 형성된다.
그리고, 도 12b에 나타낸 것처럼, p 채널형 TFT를 형성하는 섬 형상의 반도체층(5005)에 제 1 도전성과는 반대의 도전성의 제 4 불순물영역(5049∼5054)을 형성한다. 제 3 형상의 도전층(5040b)을 불순물원소에 대한 마스크로서 사용하여, 자기 정합적으로 불순물영역을 형성한다. 이때, n 채널형 TFT을 형성하는 섬 형상의 반도체층(5006)은 레지스트 마스크(5200)로 전체면을 피복해 둔다. 불순물영역(5049∼5054)에는 각각 다른 농도로 인이 첨가되어 있다. 불순물영역(5049∼5054)에는, 디보란(B2H6)을 사용한 이온도핑법으로 형성하고, 각각의 불순물영역에서 불순물 농도가 2×1020∼2×1021 [atoms/cm3]이 되도록 한다.
이상까지의 공정에서 각각의 섬 형상의 반도체층에 불순물영역이 형성된다. 섬 형상의 반도체층과 겹치는 제 3 형상의 도전층(5039, 5040)이 게이트전극으로서 기능한다.
레지스트 마스크(5200)를 제거한 후, 도전형의 제어를 목적으로 하여, 각각의 섬 형상의 반도체층에 첨가된 불순물원소를 활성화하는 공정을 한다. 이 공정은 퍼니스 어닐로를 사용하는 열 어닐링법으로 행한다. 그 외에, 레이저 어닐링법, 또는 급속 열 어닐링법(RTA법)을 적용할 수 있다. 열 어닐링법에서는 산소 농도가 1 [ppm] 이하, 바람직하게는 0.1[ppm] 이하의 질소분위기 중에서 400∼700[℃], 대표적으로는 500∼600[℃]에서 한다. 본 실시예에서는 500[℃]에서 4시간의 열처리를 행한다. 단, 제 3 형상의 도전층(5039, 5040)에 사용한 배선재료가 열에 약한 경우에는, 배선 등을 보호하기 위해, 층간절연막(실리콘을 주성분으로 한다)을 형성한 후에 활성화를 하는 것이 바람직하다.
이때, 레이저 어닐링법을 사용하여 활성화를 하는 경우, 결정화시에 사용한 레이저를 사용하는 것이 가능하다. 활성화의 경우에는, 이동속도는 결정화와 동일하게 하고, 0.01∼100 MW/cm2 정도(바람직하게는 0.01∼10 MW/cm2)의 에너지밀도가 필요하게 된다.
더구나, 3∼100[%]의 수소를 포함하는 분위기 중에서, 300∼450[℃]에서 1∼12 시간의 열처리를 하여, 섬 형상의 반도체층을 수소화하는 공정을 한다. 이 공정은 열적으로 여기된 수소에 의해 반도체층의 댕글링 본드를 종단하는 공정이다. 수소화의 다른 수단으로서, 플라즈마 수소화(플라즈마에 의해 여기된 수소를 사용한다)를 하여도 된다.
이어서, 도 12c에 나타낸 것처럼, 제 1 층간절연막(5055)을 산화질화실리콘막으로부터 100∼200[nm]의 두께로 형성한다. 그 제 1 층간절연막 위에 유기절연물재료로 이루어진 제 2 층간절연막(5056)을 형성한다. 그 후, 제 1 층간절연막(5055), 제 2 층간절연막(5056), 및 게이트절연막(5007)을 통해 콘택홀을 형성한다. 각 배선(5059∼5062)을 패터닝 형성한 후, 접속배선(5062)에 접속된 화소전극(5064)을 패터닝 형성한다.
제 2 층간절연막(5056)으로서는, 유기수지를 재료로 하는 막을 사용한다. 그 유기수지로서는 폴리이미드, 폴리아미드, 아크릴, BCB(벤조시클로부텐) 등을 사용할 수 있다. 특히, 제 2 층간절연막(5056)은 평탄화하는데 형성되기 때문에, 평탄성이 우수한 아크릴이 바람직하다. 본 실시예에서는 TFT에 의해 형성되는 단차를 충분히 평탄화할 수 있는 막두께로 아크릴막을 형성한다. 이 막두께는 바람직하게는 1∼5[㎛](더욱 바람직하게는 2∼4[㎛])로 하면 좋다.
콘택홀의 형성은, 건식식각 또는 습식식각을 사용하여, n형의 불순물영역(5017) 또는 p형의 불순물영역(5049, 5054)에 이르는 콘택홀을 각각 형 성한다.
또한, 배선(접속배선, 신호선을 포함한다)(5059∼5062)으로서, 3층 구조의 적층막을 원하는 형상으로 패터닝한 것을 사용한다. 이 3층 구조에서, Ti막을 100[nm], Ti를 포함하는 알루미늄막을 300[nm], Ti 막 150[nm]를 스퍼터링법으로 연속 형성한다. 물론 다른 도전막을 사용하여도 된다.
또한, 본 실시예에서는, 화소전극(5064)으로서 ITO 막을 110[nm]의 두께로 형성하고, 패터닝을 하였다. 화소전극(5064)을 접속배선(5062)과 접촉되어 접속배선(5062)과 겹치도록 배치함으로써 접촉한다. 산화인듐에 2∼20[%]의 산화아연(ZnO)을 혼합한 투명도전막을 사용하여도 된다. 이 화소전극(5064)이 OLED의 양극이 된다(도 12c).
다음에, 도 12d에 나타낸 것처럼, 실리콘을 포함하는 절연막(본 실시예에서는 산화실리콘막)을 500[nm]의 두께로 형성한다. 화소전극(5064)에 대응하는 위치에 개구부를 형성하여, 뱅크로서 기능하는 제 3 층간절연막(5065)을 형성한다. 개구부를 형성할 때, 습식식각법을 사용함으로써, 용이하게 테이퍼 형상의 측벽으로 하는 것이 가능하다. 개구부의 측벽이 충분히 완만한 모양이 아니면 단차에 의해 생긴 유기 발광층의 열화가 현저한 문제가 되기 때문에, 주의가 필요하다.
다음에, 유기 발광층(5066) 및 음극(MgAg 전극)(5067)을, 진공증착법을 사용하여 대기에 노출시키지 않고 연속 형성한다. 이때, 유기 발광층(5066)의 막두께는 80∼200[nm](전형적으로는 100∼120[nm]), 음극(5067)의 두께는 180∼300[nm](전형적으로는 200∼250 [nm])로 하면 된다.
이 공정에서는, 적색에 대응한 화소, 녹색에 대응한 화소 및 청색에 대응한 화소에 대하여 순차로 유기 발광층을 형성한다. 단, 유기 발광층은 용액에 대한 내성이 부족하기 때문에 포토리소그래피 기술을 사용하지 않고 각 색상 개별로 형성하지 않으면 안 된다. 따라서, 금속 마스크를 사용하여 원하는 화소 이외를 덮어, 필요한 부분만 선택적으로 유기 발광층을 형성하는 것이 바람직하다.
즉, 우선 적색에 대응한 화소 이외를 모두 덮는 마스크를 세트하고, 그 마스크를 사용하여 적색발광의 유기 발광층을 선택적으로 형성한다. 이어서, 녹색에 대응한 화소 이외를 모두 덮는 마스크를 세트하고, 그 마스크를 사용하여 녹색발광의 유기 발광층을 선택적으로 형성한다. 이어서, 동일하게 청색에 대응한 화소 이외를 모두 덮는 마스크를 세트하고, 그 마스크를 사용하여 청색발광의 유기 발광층을 선택적으로 형성한다. 이때, 여기서는 모두 다른 마스크를 사용하도록 기재하고 있지만, 동일한 마스크를 반복적으로 사용하여도 상관없다.
여기서는 RGB에 대응한 3종류의 OLED를 형성하는 방식을 사용하였다. 그렇지만, 백색발광의 OLED와 칼라필터를 조합한 방식, 청색 또는 청녹발광의 OLED와 형광체(형광성의 색 변환층: CCM)를 조합한 방식, 음극(대향전극)에 투명전극을 이용하여 RGB에 대응한 OLED를 중첩하는 방식 등을 사용하여도 된다.
이때, 유기 발광층(5066)으로서는 공지의 재료를 사용하는 것이 가능하다. 공지의 재료로서는, 구동전압을 고려하면 유기재료를 사용하는 것이 바람직하다. 예를 들면, 정공주입층, 정공수송층, 발광층 및 전자주입층으로 이루어진 4층 구조를 유기 발광층으로 하면 된다.
다음에, 금속 마스크를 사용하여 음극(5067)을 형성한다. 이때, 본 실시예에서는 음극(5067)으로서 MgAg를 사용하였지만, 본 발명은 이것으로 한정되지 않는다. 음극(5067)으로서 다른 공지의 재료를 사용하여도 된다.
마지막으로, 질화실리콘막으로 이루어진 패시베이션막(5068)을 300[nm]의 두께로 형성한다. 패시베이션막(5068)을 형성해 둠으로써, 유기 발광층(5066)을 수분 등으로부터 보호할 수 있어, OLED의 신뢰성을 더욱 높일 수 있다.
이렇게 해서 도 12d에 나타낸 구조의 발광장치가 완성된다.
그런데, 본 실시예의 발광장치는, 화소부 뿐만 아니라 구동회로부에도 최적의 구조의 TFT를 배치함으로써, 대단히 높은 신뢰성을 나타내고, 동작특성도 향상시킬 수 있다. 또한, 결정화공정에서 Ni등의 금속촉매를 첨가하여, 결정성을 높이는 것도 가능하다. 그래서, 신호선 구동회로의 구동주파수를 10 [MHz] 이상으로 하는 것이 가능하다.
우선, 가능한 많이 동작속도를 떨어뜨리지 않도록 핫 캐리어 주입을 감소시키는 구조를 갖는 TFT를, 구동회로부를 형성하는 CMOS 회로의 n채널형 TFT로서 사용한다. 이때, 여기서 말하는 구동회로로서는, 시프트 레지스터, 버퍼, 레벨 시프터, 선순차 구동서의 래치, 점순차 구동의 트랜스미션 게이트 등이 포함된다.
본 실시예의 경우, n 채널형 TFT의 활성층은, 소스영역, 드레인영역, 게이트절연막을 사이에 끼워 게이트전극과 겹치는 오버랩 LDD 영역(LOV 영역), 게이트절연막을 사이에 끼워 게이트전극과 겹치지 않은 오프셋 LDD 영역(LOFF 영역) 및 채널형 성영역을 포함한다.
또한, CMOS 회로의 p 채널형 TFT는, 핫 캐리어 주입에 의한 열화가 거의 걱정되기 않는다. 이 때문에, 특히 n 채널형 TFT에 LDD 영역을 설치하지 않아도 된다. 그러나, n채널형 TFT와 마찬가지로 LDD 영역을 설치하여, 핫 캐리어 대책을 강구하는 것도 가능하다.
또한, 구동회로에서, 채널형성영역을 통해 양방향으로 전류가 흐르는 CMOS 회로, 즉, 소스영역과 드레인영역의 역할이 교체하는 CMOS 회로가 사용되는 경우, CMOS 회로를 형성하는 n 채널형 TFT는, 채널형성영역의 양 사이드에 채널형성영역을 끼우는 형태로 LDD 영역을 형성하는 것이 바람직하다. 이러한 예로서는, 점순차 구동에 사용되는 트랜스미션 게이트 등을 들 수 있다. 또한, 구동회로에서, 오프전류를 매우 낮게 억제할 필요가 있는 CMOS 회로가 사용되는 경우, CMOS 회로를 형성하는 n 채널형 TFT은, L0V 영역을 가지고 있는 것이 바람직하다. 이러한 예로서는, 역시, 점순차 구동에 사용되는 트랜스미션 게이트 등을 들 수 있다.
이때, 실제로는 발광장치가 도 12d의 상태까지 완성되면, 다시 외기에 노출되지 않도록, 기밀성이 높고, 탈가스가 적은 보호필름(라미네이트 필름, 자외선 경화수지 필름 등)이나 투광성의 실링부재로 패키징(봉입)하는 것이 바람직하다. 그 때, 실링부재의 내부를 불활성 분위기로 하거나, 내부에 흡습성 재료(예를 들면 산화바륨)를 배치하면 OLED의 신뢰성이 향상된다.
또한, 패키징 등의 처리에 의해 기밀성을 높인 후, 커넥터(플렉시블 인쇄회로: FPC)를 부착하여 그 장치를 제품으로서 완성한다. 이 커넥터는, 기판 상에 형 성된 소자 또는 회로로부터 인출된 단자와 외부신호단자와 접속하는 것이다. 이러한 출하할 수 있는 상태에까지 된 상태를 본 명세서에서는 자발광장치라 한다.
또한, 본 실시예에 나타낸 공정에 따르면, 발광장치의 제작에 필요한 포토마스크의 수를 억제할 수 있다. 그 결과, 공정을 단축하여, 제조비용의 감소 및 수율의 향상에 기여할 수 있다.
이때, 본 실시예 5는, 상기 실시예 1, 2, 4와 자유롭게 조합하여 실시하는 것이 가능하다.
(실시예 6)
본 발명에서, 3중항 여기자로부터의 인광을 발광에 이용할 수 있는 유기발광재료를 사용함으로써, 외부발광 양자효율을 비약적으로 향상시킬 수 있다. 이에 따라, OLED의 저소비 전력화, 장기 수명화 및 경량화가 가능하게 된다.
여기서, 3중항 여기자를 이용하여, 외부발광 양자효율을 향상시킨 보고를 나타낸다.(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo, 1991) p.437.)
상기한 논문에 의해 보고된 유기발광재료(쿠마린(coumarin) 색소)의 분자식을 이하에 나타낸다.
[화학식 1]
Figure 112002033002318-pat00001
(M.A.Baldo, D.F.0'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395(1998) p. 151.)
상기한 논문에 의해 보고된 유기발광재료(Pt 착체)의 분자식을 이하에 나타낸다.
[화학식 2]
Figure 112002033002318-pat00002
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75(1999) p.4.)(T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38(12B)(1999) L1502.)
상기한 논문에 의해 보고된 유기발광재료(Ir 착체)의 분자식을 이하에 나타낸다.
[화학식 3]
Figure 112002033002318-pat00003
이상과 같이 3중항 여기자로부터의 인광 발광을 이용할 수 있으면 원리적으로는 단일항 여기자로부터의 형광발광을 사용하는 경우보다 3∼4배가 높은 외부발광 양자효율의 실현이 가능해진다.
이때, 본 실시예의 구성은, 실시예 1∼실시예 5의 어느 구성과도 자유롭게 조합하여 실시하는 것이 가능하다.
(실시예 7)
본 실시예에서는, 본 발명의 발광장치의 외관에 관해, 도 13a 내지 도 13c를 사용하여 설명한다.
도 13a는 트랜지스터가 형성된 소자 기판을 실링재에 의해 밀봉함으로써 형성된 발광장치의 평면도이고, 도 13b는 도 13a의 A-A'에서의 단면도, 도 13c는 도 13a의 B-B'에서의 단면도이다.
기판(4001) 상에 설치된 화소부(4002)와, 신호선 구동회로(4003)와, 제 1 및 제 2 주사선 구동회로(4004a, 4004b)를 둘러싸도록 하여, 밀봉부재(4009)가 설치된 다. 또한, 화소부(4002)와, 신호선 구동회로(4003)와, 제 1 및 제 2 주사선 구동회로(4004a, 4004b) 위에 실링재(4008)가 설치된다. 따라서, 화소부(4002)와, 신호선 구동회로(4003)와, 제 1 및 제 2 주사선 구동회로(4004a, 4004b)는, 기판(4001)과 밀봉부재(4009)와 실링재(4008)에 의해 충전재(4210)로 밀봉되어 있다.
또한, 기판(4001) 상에 설치된 화소부(4002)와, 신호선 구동회로(4003)와, 제 1 및 제 2 주사선 구동회로(4004a, 4004b)는, 복수의 TFT를 가지고 있다. 도 13b에서는 대표적으로, 하지막(4010) 상에 형성된, 신호선 구동회로(4003)에 포함되는 구동 TFT(단, 여기서는 n 채널형 TFT과 p 채널형 TFT을 나타낸다)(4201) 및 화소부(4002)에 포함되는 트랜지스터 Tr1(4202)을 도시하였다.
본 실시예에서는, 구동 TFT(4201)에는 공지의 방법으로 제작된 p채널형 TFT 또는 n채널형 TFT가 사용되고, 트랜지스터 Tr1(4202)에는 공지의 방법으로 제작된 n채널형 TFT가 사용된다.
구동 TFT(4201) 및 트랜지스터 Tr1(4202) 상에는 층간절연막(평탄화막)(4301)이 형성되고, 그 위에 트랜지스터 Tr1(4202)의 드레인과 전기적으로 접속하는 화소전극(양극)(4203)이 형성된다. 화소전극(4203)으로서는 일함수가 큰 투명도전막이 사용된다. 투명도전막으로서는, 산화인듐과 산화주석과의 화합물, 산화인듐과 산화아연과의 화합물, 산화아연, 산화주석 또는 산화인듐을 사용할 수 있다. 또한, 상기 투명도전막에 갈륨을 첨가한 것을 사용하여도 된다.
그리고, 화소전극(4203) 위에는 절연막(4302)이 형성되고, 절연막(4302)은 화소전극(4203) 위에 개구부가 형성되어 있다. 이 개구부에서, 화소전극(4203) 위에는 유기 발광층(4204)이 형성된다. 유기 발광층(4204)은 공지의 유기발광재료 또는 무기발광재료를 사용할 수 있다. 또한, 유기발광재료에는 저분자계(모노머계) 재료와 고분자계(폴리머계) 재료가 있지만, 어느 것을 사용하여도 된다.
유기 발광층(4204)의 형성방법은 공지의 증착기술 또는 도포법기술을 사용하면 된다. 또한, 유기 발광층의 구조는 정공주입층, 정공수송층, 발광층, 전자수송층 또는 전자주입층을 자유롭게 조합하여 적층구조 또는 단층구조라고 하면 된다.
유기 발광층(4204) 위에는 차광성을 갖는 도전막(대표적으로는 알루미늄, 구리 또는 은을 주성분으로 하는 도전막 또는 그들과 다른 도전막과의 적층막)으로 이루어진 음극(4205)이 형성된다. 또한, 음극(4205)과 유기 발광층(4204)의 계면에 존재하는 수분이나 산소는 완전하게 배제해 두는 것이 바람직하다. 따라서, 유기 발광층(4204)을 질소 또는 희(rare)가스 분위기에서 형성하고, 산소나 수분에 접촉하지 않은 상태에서 음극(4205)을 형성하는 연구가 필요하다. 본 실시예에서는 멀티챔버방식(클러스터툴 방식)의 막형성장치를 사용함으로써, 상술한 것처럼 막형성을 가능하게 한다. 그리고, 음극(4205)에는 소정의 전압이 공급된다.
이상과 같이 하여, 화소전극(양극)(4203), 유기 발광층(4204) 및 음극(4205)으로 이루어진 OLED(4303)가 형성된다. 그리고, OLED(4303)를 덮도록, 절연막(4302) 상에 보호막(4209)이 형성되어 있다. 보호막(4209)은, OLED(4303)에 산소나 수분 등이 들어가는 것을 방지하는데 효과적이다.
도면부호 4005a는 전원선에 접속된 인출 배선으로, 트랜지스터 Tr1(4202)의 소스영역에 전기적으로 접속되어 있다. 인출 배선(4005a)은 밀봉부재(4009)와 기판(4001) 사이를 통해, 이방성 도전막(4300)을 통해 FPC(4006)가 갖는 FPC용 배선(4301)에 전기적으로 접속된다.
실링재(4008)로서는, 유리재, 금속재(대표적으로는 스테인레스재), 세라믹재, 플라스틱재(플라스틱 필름도 포함한다)를 사용할 수 있다. 플라스틱재로서는, FRP(Fiberglass-Reinforced Plastics)판, PVF(폴리비닐플루오라이드) 필름, 마일러 필름, 폴리에스테르 필름 또는 아크릴수지 필름을 사용할 수 있다. 또한, 알루미늄 호일을 PVF 필름이나 마일러 필름으로 사이에 끼운 구조의 시이트를 사용하는 것도 가능하다.
그러나, OLED로부터의 빛의 방사방향이 커버부재측을 향하는 경우에는 커버부재는 투명이어야 한다. 이 경우에는, 유리판, 플라스틱판, 폴리에스테르 필름 또는 아크릴 필름과 같은 투명물질을 사용한다.
또한, 충전재(4103)로서는 질소나 아르곤 등의 불활성인 기체 이외에, 자외선 경화수지 또는 열경화수지를 사용할 수 있으며, PVC(폴리비닐클로라이드), 아크릴, 폴리이미드, 에폭시수지, 실리콘수지, PVB(폴리비닐부티랄) 또는 EVA(에틸렌 비닐 아세테이트)를 사용할 수 있다. 본 실시예에서는 충전재로서 질소를 사용하였다.
또한, 충전재(4103)를 흡습성물질(바람직하게는 산화바륨) 또는 산소를 흡착할 수 있는 물질에 노출시켜 두기 위해, 실링재(4008)의 기판(4001)측의 면에 오목부(4007)를 설치하여 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)을 배치한 다. 그리고, 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)이 흩날리지 않도록, 오목부 커버부재(4208)에 의해서 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)은 오목부(4007)에 보유되어 있다. 이때, 오목부 커버부재(4208)는 미세 메쉬 형상으로 되어 있어, 공기와 수분은 통과시키고, 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)은 통과시키지 않는 구성으로 되어 있다. 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)을 설치함으로써, OLED(4303)의 열화를 억제할 수 있다.
도 13c에 나타낸 것처럼, 화소전극(4203)이 형성됨과 동시에, 인출 배선(4005a) 상에 접촉하도록 도전막(4203a)이 형성된다.
또한, 이방성 도전막(4300)은 도전성 충전재(4300a)를 가지고 있다. 기판(4001)과 FPC(4006)를 열압착함으로써, 기판(4001) 상의 도전막(4203a)과 FPC(4006) 상의 FPC용 배선(4301)이, 도전성 충전재(4300a)에 의해서 전기적으로 접속된다.
이때, 본 실시예 7의 구성은, 실시예 1∼실시예 6에 나타낸 구성과 자유롭게 조합하여 실시하는 것이 가능하다.
(실시예 8)
OLED에 사용된 유기발광재료는 저분자계와 고분자계로 대별된다. 본 발명의 발광장치는, 저분자계의 유기발광재료라도 고분자계의 유기발광재료라도, 어느 쪽이나 사용할 수 있다. 또한, 저분자계와 고분자계 어떤 것으로도 분류하기 어려운 재료(예를 들면, 일본국 특원 2001-167508호 등에 기재되어 있는 재료)를 사용하여도 된다.
저분자계의 유기발광재료는, 증착법에 의해 막형성된다. 따라서, 적층구조를 형성하기 쉽고, 정공수송층, 전자수송층 등의 기능이 다른 막을 적층함으로써 고효율화하기 쉽다. 더구나 정공수송층, 전자수송층 등이 반드시 명확히 존재하지 않고, 예를 들면 특원 2001-020817호 등에 기재되어 있는 것과 같이, 혼합상태로 된 층이 단수 내지 복수층 존재하여, OLED의 고수명화, 고발광 효율화가 도모되어 있어도 된다.
저분자계의 유기발광재료로서는, 퀴노리놀(quinolinol)을 배위자로 한 알루미늄 착체 Alq3, 트리페닐아민 유도체(TPD) 등을 대표적으로 들 수 있다.
한편, 고분자계의 유기발광재료는, 저분자계에 비교하여 물리적 강도가 높고, 소자의 내구성이 높다. 또한, 고분자계 재료는, 도포에 의해 막을 형성하는 것이 가능하기 때문에, 소자의 제작에 비교적 용이하다.
고분자계의 유기발광재료를 사용한 발광소자의 구조는, 저분자계의 유기발광재료를 사용하였을 때와 기본적으로는 동일하고, 음극, 유기 발광층 및 양극이 된다. 그러나, 고분자계의 유기발광재료를 사용한 유기 발광층을 형성할 때에는, 알려진 구조 중에는 2층 구조가 유명하다. 이는, 저분자계의 유기발광재료를 사용하는 경우와 같지 않은 고분자계 재료를 사용하여 적층구조를 형성시키는 것은 어렵기 때문이다. 구체적으로는, 고분자계 유기발광재료를 사용하는 소자는, 음극, 발광층, 정공수송층 및 양극을 갖는다. 이때, 고분자계의 유기발광재료를 사용한 발 광소자의 경우에는, 음극재료로서 Ca를 사용하는 것도 가능하다.
이때, 소자의 발광색은, 발광층을 형성하는 재료로 결정된다. 이 때문에, 적절한 재료를 선택함으로써 원하는 발광을 나타내는 발광소자를 형성할 수 있다. 발광층의 형성에 사용할 수 있는 고분자계의 유기발광재료는, 폴리파라페닐렌비닐렌계, 폴리파라페닐렌계, 폴리티오펜계, 폴리플루오렌계를 대표적으로 들 수 있다.
폴리파라페닐렌 비닐렌계 재료로는, 폴리(파라페닐렌 비닐렌)[PPV]의 유도체, 예를 들면 폴리(2,5-디알콕시(dialkoxy)-1, 4-페닐렌 비닐렌)[RO-PPV], 폴리(2-(2'-에틸-헥스옥시(hexoxy))-5-메톡시-1,4-페닐렌 비닐렌)[MEH-PPV], 폴리(2-(디알콕시페닐)-1,4-페닐렌 비닐렌)[ROPh-PPV] 등을 들 수 있다.
폴리파라페닐렌계 재료로는, 폴리파라페닐렌[PPP]의 유도체, 폴리(2,5-디알콕시-1,4-페닐렌)[RO-PPP], 폴리(2,5-디헥스옥시(dihexoxy)-1,4-페닐렌) 등을 들 수 있다.
폴리티오펜계 재료로는, 폴리티오펜[PT]의 유도체, 폴리(3-알킬티오펜)[PAT], 폴리(3-헥실티오펜(hexylthiophene)[PHT], 폴리(3-시클로헥실티오펜(cyclohexylthiophene)[PCHT], 폴리(3-시클로헥실-4-메틸티오펜)[PCHMT], 폴리(3,4-디시클로헥실티오펜)[PDCHT], 폴리(3-(4-옥틸페닐(Octylphenyl)-티오펜)[POPT], 폴리(3-(4-옥틸페닐)-2,2비티오펜)[PTOPT] 등을 들 수 있다.
폴리풀루오렌계 재료로는, 폴리풀루오렌[PF]의 유도체, 폴리(9,9-디알킬플루오렌)[PDAF], 폴리(9,9-디옥틸풀루오렌)[PDOF] 등을 들 수 있다.
이때, 정공수송성의 고분자계의 유기발광재료를, 양극과 발광성의 고분자계 유기발광재료 사이에 끼워 형성하면, 양극에서의 정공주입성을 향상시킬 수 있다. 일반적으로 억셉터 재료와 함께 물에 용해시킨 것을 스핀 코팅 등으로 도포한다. 또한, 유기용매에는 불용하기 때문에, 상술한 발광성의 유기발광재료와의 적층이 가능하다.
정공수송성의 고분자계의 유기발광재료로서는, PEDOT과 억셉터 재료로서의 캄파(camphor)술폰산(CSA)의 혼합물, 폴리아닐린[PANI]과 억셉터 재료로서의 폴리스티렌 술폰산[PSS]의 혼합물 등을 들 수 있다.
이때, 본 실시예의 구성은, 실시예 1∼실시예 7의 어느 쪽의 구성과도 자유롭게 조합하여 실시하는 것이 가능하다.
(실시예 9)
OLED를 사용한 발광장치는 자발광형이기 때문에, 액정 디스플레이와 비교하여, 밝은 장소에서의 시감도가 우수하다. 또한, 발광장치는, 시야각이 넓다. 따라서, 여러 가지 전자기기의 표시부에 사용할 수 있다.
본 발명의 발광장치를 사용한 전자기기로서, 비디오카메라, 디지털 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 네비게이션 시스템, 음향재생장치(카오디오, 오디오 콤포넌트 등), 노트형 퍼스널컴퓨터, 게임기기, 휴대정보단말(모바일 컴퓨터, 휴대전화, 휴대형 게임기 또는 전자서적 등), 기록매체를 구비한 화상재생장치(구체적으로는 Digital Versatile Disc(DVD) 등의 기록매체를 재생하여, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 특히, 경사 방향으로부터 화면을 보는 기회가 많은 휴대정보단말은, 시야각의 넓이가 중요시 되기 때문에, 발광장치를 사용하는 것이 바람직하다. 그들 전자기기의 구체예를 도 14a 내지 도 14h에 나타낸다.
도 14a는 OLED 표시장치로서, 케이싱(2001), 지지대(2002), 표시부(2003), 스피커부(2004), 비디오 입력단자(2005) 등을 포함한다. 본 발명의 발광장치는 표시부(2003)에 사용할 수 있다. 발광장치는 자발광형이기 때문에 백라이트가 필요하지 않다. 그래서, 그 표시부는, 액정디스플레이장치의 표시부보다도 얇은 표시부로 할 수 있다. 이때, OLED 표시장치는, 퍼스널 컴퓨터용, TV 방송수신용, 광고표시용 등의 모든 정보표시용 표시장치가 포함된다.
도 14b는 디지털 스틸 카메라로서, 본체(2101), 표시부(2102), 화상 수신부(2103), 조작키(2104), 외부접속포트(2105), 셔터(2106) 등을 포함한다. 본 발명의 발광장치는 표시부(2102)에 사용할 수 있다.
도 14c는 랩탑 퍼스널컴퓨터로서, 본체(2201), 케이싱(2202), 표시부(2203), 키보드(2204), 외부접속포트(2205), 포인팅 마우스(2206) 등을 포함한다. 본 발명의 발광장치는 표시부(2203)에 사용할 수 있다.
도 14d는 모바일 컴퓨터로서, 본체(2301), 표시부(2302), 스위치(2303), 조작키(2304), 적외선포트(2305) 등을 포함한다. 본 발명의 발광장치는 표시부(2302)에 사용할 수 있다.
도 14e는 기록매체를 구비한 휴대형의 화상재생장치(구체적으로는 DVD 재생 장치)로서, 본체(2401), 케이싱(2402), 표시부 A(2403), 표시부 B(2404), 기록매체(DVD 등) 판독부(2405), 조작키(2406), 스피커부(2407) 등을 포함한다. 표시부 A(2403)는 주로 화상정보를 표시하여, 표시부 B(2404)는 주로 문자정보를 표시한다. 본 발명의 발광장치는 이들 표시부 A, B(2403, 2404)에 사용할 수 있다. 이때, 기록매체를 구비한 화상재생장치에는 가정용 게임기기 등도 포함된다.
도 14f는 고글형 디스플레이(헤드 마운트 디스플레이)로서, 본체(2501), 표시부(2502), 암(arm)부(2503)를 포함한다. 본 발명의 발광장치는 표시부(2502)에 사용할 수 있다.
도 14g는 비디오카메라로서, 본체(2601), 표시부(2602), 케이싱(2603), 외부접속포트(2604), 리모콘 수신부(2605), 화상 수신부(2606), 배터리(2607), 음성입력부(2608), 조작키(2609) 등을 포함한다. 본 발명의 발광장치는 표시부(2602)에 사용할 수 있다.
도 14h는 휴대전화로서, 본체(2701), 케이싱(2702), 표시부(2703), 음성입력부(2704), 음성출력부(2705), 조작키(2706), 외부접속포트(2707), 안테나(2708) 등을 포함한다. 본 발명의 발광장치는 표시부(2703)에 사용할 수 있다. 이때, 표시부(2703)는 흑색의 배경에 백색의 문자를 표시함으로써 휴대전화의 소비전류를 억제할 수 있다.
이때, 미래에 유기발광재료의 발광휘도가 높아지면, 출력된 화상정보를 포함하는 빛을 렌즈 등으로 확대 투영하여 프론트형 또는 리어형의 프로젝터에 사용하는 것도 가능해진다.
또한, 상기한 전자기기는 인터넷이나 CATV(케이블 텔레비전) 등의 전자통신회선을 통해 분배된 정보를 표시하는 경우가 많아져, 특히 동작 화상정보를 표시할 기회가 늘고 있다. 유기발광재료의 응답속도는 대단히 높기 때문에, 발광장치는 동작 화상표시에 바람직하다.
또한, 발광장치는 발광하고 있는 부분이 전력을 소비하기 때문에, 발광부분이 매우 적어지도록 정보를 표시하는 것이 바람직하다. 따라서, 휴대정보단말, 특히 휴대전화나 음향재생장치와 같은 문자정보를 주로 하는 표시부에 발광장치를 사용하는 경우에는, 비발광부분을 배경으로 하고 문자정보를 발광부분에서 형성하도록 구동하는 것이 바람직하다.
이상과 같이, 본 발명의 적용범위는 매우 넓어, 모든 분야의 전자기기에 사용하는 것이 가능하다. 또한, 본 실시예의 전자기기는 실시예 1∼8에 나타낸 어떤 구성의 발광장치를 사용하여도 된다.
또한, 본 발명의 반도체장치는, 상기 바람직한 실시예들에 추가하여 여러 가지 반도체장치들에 적용 가능하다.
본 발명의 스위칭소자에 의해, 스위칭소자의 면적을 억제할 수 있어, 화소를 고선명화 또는 고기능화할 수 있다.
또한, 해당 스위칭소자를 사용한 본 발명의 발광장치에서는, OLED에 흐르는 전류를 제어하고 있는 트랜지스터 Tr1의 특성이 화소간에 다르더라도, 화소 간에 OLED에 흐르는 전류의 크기에 차이가 생기는 것을 방지할 수 있어, 휘도 불규칙성을 억제할 수 있다. 또한, 화소 회로의 소면적화를 할 수 있고, 그 결과 개구율이 상승하여, 전력 절약화, 발광장치의 신뢰성 향상을 꾀할 수 있다.
더구나, 해당 스위칭소자를 사용한 본 발명의 발광장치는, 온도변화에 좌우되지 않고 일정한 휘도를 얻을 수 있다. 또한, 칼라표시에 있어서, 각 색상마다 다른 유기발광재료를 갖는 OLED를 설치한 경우라도, 온도에 따라 각 색상의 OLED의 휘도가 다양하게 변화하여 원하는 색상이 얻어지지 않는 것을 방지할 수 있다.

Claims (24)

  1. 절연표면과;
    상기 절연표면에 접촉하는 활성층과;
    상기 절연표면 상에 형성되고 상기 활성층을 덮는 게이트 절연막과;
    상기 게이트 절연막에 접촉하는 게이트전극을 구비한 스위칭소자에 있어서,
    상기 활성층은 채널형성영역과 3개 이상의 불순물영역을 갖고;
    상기 채널형성영역과 상기 게이트전극은 상기 게이트 절연막을 협지하면서 서로 중첩하고;
    상기 3개 이상의 불순물영역은 적어도 하나의 배선에 각각 접속되고;
    상기 3개 이상의 불순물영역은 상기 채널형성영역과 접촉하는 것을 특징으로 하는 스위칭소자.
  2. 삭제
  3. 절연표면과;
    상기 절연표면에 접촉하는 활성층과;
    상기 절연표면 상에 형성되고 상기 활성층을 덮는 게이트 절연막과;
    상기 게이트 절연막에 접촉하는 게이트전극을 구비한 스위칭소자에 있어서,
    상기 활성층은 채널형성영역과 3개 이상의 불순물영역을 갖고;
    상기 채널형성영역과 상기 게이트전극은 상기 게이트 절연막을 협지하면서 서로 중첩하고;
    상기 3개 이상의 불순물영역은 적어도 하나의 배선에 각각 접속되고;
    상기 3개 이상의 불순물영역 각각은, 저농도 불순물영역 중 하나에 접속하고, 모든 상기 저농도 불순물영역은 상기 채널형성영역과 접속하는 것을 특징으로 하는 스위칭소자.
  4. 삭제
  5. 절연표면과;
    상기 절연표면에 접촉하는 활성층과;
    상기 절연표면 상에 형성되고 상기 활성층을 덮는 게이트 절연막과;
    상기 게이트 절연막에 접촉하는 게이트전극을 구비한 스위칭소자에 있어서,
    상기 활성층은 채널형성영역과 3개 이상의 불순물영역을 갖고;
    상기 채널형성영역과 상기 게이트전극은 상기 게이트 절연막을 협지하면서 서로 중첩하고;
    상기 3개 이상의 불순물영역은 적어도 하나의 배선에 각각 접속되고;
    상기 3개 이상의 불순물영역 각각은, 오프셋 영역 중 하나와 접속하고, 상기 모든 오프셋 영역은 상기 채널형성영역과 접속하는 것을 특징으로 하는 스위칭소자.
  6. 삭제
  7. 절연표면과;
    상기 절연표면에 접촉하는 활성층과;
    상기 절연표면 상에 형성되고 상기 활성층을 덮는 게이트 절연막과;
    상기 게이트 절연막과 접촉하는 n개(n은 2보다 크거나 같은 자연수)의 게이트전극을 구비한 스위칭소자에 있어서,
    상기 활성층은 n개의 채널형성영역과 3개 이상의 불순물영역을 갖고;
    상기 n개의 채널형성영역 각각과 상기 n개의 게이트전극 중 하나는 상기 게이트 절연막을 협지하면서 서로 중첩하고;
    상기 3개 이상의 불순물영역 각각은 적어도 하나의 배선에 접속되고;
    상기 3개 이상의 불순물영역 각각은 상기 n개의 채널형성영역 중에서 하나의 서로 다른 채널형성영역과 접촉하는 것을 특징으로 하는 스위칭소자.
  8. 삭제
  9. 절연표면과;
    상기 절연표면에 접촉하는 활성층과;
    상기 절연표면 상에 형성되고 상기 활성층을 덮는 게이트 절연막과;
    상기 게이트 절연막과 접촉하는 n개(n은 2보다 크거나 같은 자연수)의 게이트전극을 구비한 스위칭소자에 있어서,
    상기 활성층은 n개의 채널형성영역과 3개 이상의 불순물영역을 갖고;
    상기 n개의 채널형성영역 각각과 상기 n개의 게이트전극 중 하나는 상기 게이트 절연막을 협지하면서 서로 중첩하고;
    상기 3개 이상의 불순물영역 각각은 적어도 하나의 배선에 접속되고;
    상기 3개 이상의 불순물영역 각각은, 저농도 불순물영역 중 하나에 접촉하고, 상기 저농도 불순물영역은 상기 n개의 채널형성영역 중에서 하나의 서로 다른 채널형성영역과 접촉하는 것을 특징으로 하는 스위칭소자.
  10. 삭제
  11. 절연표면과;
    상기 절연표면에 접촉하는 활성층과;
    상기 절연표면 상에 형성되고 상기 활성층을 덮는 게이트 절연막과;
    상기 게이트 절연막과 접촉하는 n개(n은 2보다 크거나 같은 자연수)의 게이트전극을 구비한 스위칭소자에 있어서,
    상기 활성층은 n개의 채널형성영역과 3개 이상의 불순물영역을 갖고;
    상기 n개의 채널형성영역 각각과 상기 n개의 게이트전극 중 하나는 상기 게이트 절연막을 협지하면서 서로 중첩하고;
    상기 3개 이상의 불순물영역 각각은 적어도 하나의 배선에 접속되고;
    상기 3개 이상의 불순물영역 각각은 오프셋 영역 중 하나에 접촉하고, 상기 모든 오프셋 영역은 상기 n개의 채널형성영역 중에서 하나의 서로 다른 채널형성영역과 접촉하는 것을 특징으로 하는 스위칭소자.
  12. 삭제
  13. 절연표면과;
    상기 절연표면과 접촉하는 게이트전극과;
    상기 절연표면 상에 형성되고 상기 게이트전극을 덮는 게이트 절연막과;
    상기 게이트 절연막과 접촉하는 활성층을 구비한 스위칭소자에 있어서,
    상기 활성층은 채널형성영역과 3개 이상의 불순물영역을 갖고;
    상기 채널형성영역과 상기 게이트전극은 상기 게이트 절연막을 협지하면서 서로 중첩하고;
    상기 3개 이상의 불순물영역은 적어도 하나의 배선에 각각 접속되고;
    상기 3개 이상의 불순물영역은 상기 채널형성영역에 접속되는 것을 특징으로 하는 스위칭소자.
  14. 삭제
  15. 절연표면과 접촉하는 n개(n은 2보다 크거나 같은 자연수)의 게이트전극과;
    상기 절연표면 상에 형성되어 n개의 게이트전극을 덮는 게이트 절연막과;
    상기 게이트 절연막과 접촉하는 활성층을 구비한 스위칭소자에 있어서,
    상기 활성층은 n개의 채널형성영역과 3개 이상의 불순물영역을 갖고;
    상기 n개의 채널형성영역 각각과 n개의 게이트전극은 상기 게이트 절연막을 협지하면서 서로 중첩하고;
    상기 3개 이상의 불순물영역 각각은 적어도 하나의 배선에 접속되고;
    상기 3개 이상의 불순물영역 각각은 상기 n개의 채널형성영역 중에서 하나의 서로 다른 채널형성영역과 접촉하는 것을 특징으로 하는 스위칭소자.
  16. 청구항 1, 3, 5, 7, 9, 11, 13, 15 중 어느 한 항에 따른 스위칭소자를 갖는 것을 특징으로 하는 표시장치.
  17. 스위칭소자와;
    제 1 트랜지스터와;
    제 2 트랜지스터와;
    유기발광소자와;
    신호선과;
    전원선을 구비한 발광장치에 있어서,
    상기 스위칭소자는, 활성층과, 상기 활성층과 접촉하는 게이트 절연막과, 상기 게이트 절연막과 접촉하는 게이트전극을 갖고;
    상기 활성층은 채널형성영역과 3개의 불순물영역을 갖고;
    상기 채널형성영역과 상기 게이트전극은 상기 게이트 절연막을 협지하면서 서로 중첩하고;
    상기 3개의 불순물영역은 상기 채널형성영역과 접촉하고;
    상기 제 1 트랜지스터는 게이트전극과, 드레인영역과, 소스영역을 갖고;
    상기 3개의 불순물영역 중에서, 하나의 불순물영역은 상기 신호선에 접속되고, 하나의 불순물영역은 상기 제 1 트랜지스터의 게이트전극에 접속되고, 하나의 불순물영역은 상기 제 1 트랜지스터의 드레인영역에 접속되고;
    상기 제 2 트랜지스터는 소스영역과 드레인영역을 갖고;
    상기 제 2 트랜지스터의 상기 소스영역과 상기 드레인영역 중 한쪽은 상기 전원선에 접속되고, 또 한쪽은 상기 제 1 트랜지스터의 상기 드레인영역에 접속되고;
    상기 유기발광소자는 화소전극을 갖고;
    상기 제 1 트랜지스터의 소스영역은 상기 유기발광소자의 상기 화소전극에 접속되는 것을 특징으로 하는 발광장치.
  18. 스위칭소자와;
    제 1 트랜지스터와;
    제 2 트랜지스터와;
    유기발광소자와;
    신호선과;
    전원선과;
    제 1 주사선과;
    제 2 주사선을 구비한 발광장치에 있어서,
    상기 스위칭소자는, 활성층과, 상기 활성층과 접촉하는 게이트 절연막과, 상기 게이트 절연막과 접촉하는 게이트전극을 갖고;
    상기 활성층은 채널형성영역과 3개의 불순물영역을 갖고;
    상기 채널형성영역과 상기 게이트전극은 상기 게이트 절연막을 협지하면서 서로 중첩하고;
    상기 3개의 불순물영역은 상기 채널형성영역과 접촉하고;
    상기 제 1 트랜지스터는 게이트전극과, 드레인영역과, 소스영역을 갖고;
    상기 3개의 불순물영역 중에서, 하나의 불순물영역은 상기 신호선에 접속되고, 하나의 불순물영역은 상기 제 1 트랜지스터의 게이트전극에 접속되고, 하나의 불순물영역은 상기 제 1 트랜지스터의 드레인영역에 접속되고;
    상기 스위칭소자의 게이트전극은, 상기 제 1 주사선에 접속되고;
    상기 제 2 트랜지스터의 게이트전극은 상기 제 2 주사선에 접속되고;
    상기 제 2 트랜지스터는 소스영역과 드레인영역을 갖고;
    상기 제 2 트랜지스터의 상기 소스영역 또는 상기 드레인영역은 상기 전원선에 접속되고, 또 한쪽은 상기 제 1 트랜지스터의 상기 드레인영역에 접속되고;
    상기 유기발광소자는 화소전극을 갖고;
    상기 제 1 트랜지스터의 소스영역은 상기 유기발광소자의 상기 화소전극에 접속되는 것을 특징으로 하는 발광장치.
  19. 절연표면과;
    상기 절연표면 상에 형성되고, 채널형성영역과 적어도 3개의 불순물영역을 구비하되, 상기 적어도 3개의 불순물영역 각각은 서로 이격되고 상기 채널형성영역과 접촉되어 있는 반도체 섬과;
    상기 반도체 섬 상에 형성된 게이트 절연막과;
    상기 게이트 절연막을 상기 채널형성영역 상에 삽입하여 형성된 게이트전극을 구비한 것을 특징으로 하는 반도체장치.
  20. 제 19 항에 있어서,
    상기 3개의 불순물영역 중 제 1 불순물영역에 전기적으로 접속된 제 1 전극과, 상기 3개의 불순물영역 중 제 2 불순물영역에 전기적으로 접속된 제 2 전극과, 상기 3개의 불순물영역 중 제 3 불순물영역에 전기적으로 접속된 제 3 전극을 더 구비한 것을 특징으로 하는 반도체장치.
  21. 제 16 항에 따른 표시장치를 구비한 전자기기에 있어서,
    상기 전자기기는 OLED 표시장치, 디지털 카메라, 랩탑 컴퓨터, 모바일 컴퓨터, 휴대형 화상재생장치, 고글형 디스플레이, 비디오 카메라 및 휴대전화로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 전자기기.
  22. 제 17 항 또는 제 18항에 따른 발광장치를 구비한 전자기기에 있어서,
    상기 전자기기는 OLED 표시장치, 디지털 카메라, 랩탑 컴퓨터, 모바일 컴퓨터, 휴대형 화상재생장치, 고글형 디스플레이, 비디오 카메라 및 휴대전화로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 전자기기.
  23. 제 19 항에 따른 반도체장치를 구비한 전자기기에 있어서,
    상기 전자기기는 OLED 표시장치, 디지털 카메라, 랩탑 컴퓨터, 모바일 컴퓨터, 휴대형 화상재생장치, 고글형 디스플레이, 비디오 카메라 및 휴대전화로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 전자기기.
  24. 제 16 항에 있어서,
    상기 활성층의 수는 1인 것을 특징으로 하는 표시장치.
KR1020020061224A 2001-10-09 2002-10-08 스위칭소자, 표시장치, 그 스위칭소자를 사용한 발광장치및 반도체장치 KR100945467B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00311989 2001-10-09
JP2001311989 2001-10-09

Publications (2)

Publication Number Publication Date
KR20030030904A KR20030030904A (ko) 2003-04-18
KR100945467B1 true KR100945467B1 (ko) 2010-03-05

Family

ID=19130712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020061224A KR100945467B1 (ko) 2001-10-09 2002-10-08 스위칭소자, 표시장치, 그 스위칭소자를 사용한 발광장치및 반도체장치

Country Status (4)

Country Link
US (1) US7102161B2 (ko)
KR (1) KR100945467B1 (ko)
CN (1) CN100403548C (ko)
TW (1) TW577179B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW577179B (en) * 2001-10-09 2004-02-21 Semiconductor Energy Lab Switching element, display device, light emitting device using the switching element, and semiconductor device
JP4202012B2 (ja) * 2001-11-09 2008-12-24 株式会社半導体エネルギー研究所 発光装置及び電流記憶回路
JP4046267B2 (ja) * 2002-03-26 2008-02-13 株式会社半導体エネルギー研究所 表示装置
JP4179800B2 (ja) * 2002-05-24 2008-11-12 ソニー株式会社 表示装置及びその製造方法
JP4034122B2 (ja) * 2002-05-31 2008-01-16 株式会社半導体エネルギー研究所 発光装置及び素子基板
US7274043B2 (en) * 2003-04-15 2007-09-25 Luminus Devices, Inc. Light emitting diode systems
US7123332B2 (en) * 2003-05-12 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, electronic device having the same, and semiconductor device
JP4725049B2 (ja) * 2004-07-29 2011-07-13 ソニー株式会社 固体撮像装置およびその製造方法
KR100846954B1 (ko) * 2004-08-30 2008-07-17 삼성에스디아이 주식회사 발광 표시장치와 그의 구동방법
US7868903B2 (en) * 2004-10-14 2011-01-11 Daktronics, Inc. Flexible pixel element fabrication and sealing method
EP1777689B1 (en) * 2005-10-18 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic equipment each having the same
TWI300625B (en) * 2006-05-16 2008-09-01 Ind Tech Res Inst Structure of semiconductor device and fabrication method
US7863612B2 (en) 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
KR100857672B1 (ko) * 2007-02-02 2008-09-08 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 구동방법
KR101759504B1 (ko) 2009-10-09 2017-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
US8878174B2 (en) 2011-04-15 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, memory circuit, integrated circuit, and driving method of the integrated circuit
CN103296022B (zh) * 2012-12-21 2016-04-20 上海中航光电子有限公司 显示面板的开关电路及显示面板
KR101844284B1 (ko) 2013-10-07 2018-04-02 엘지디스플레이 주식회사 표시장치 및 그의 제조방법
CN103915510B (zh) * 2014-03-27 2017-08-04 京东方科技集团股份有限公司 一种多栅薄膜晶体管、阵列基板及显示装置
WO2018043643A1 (ja) * 2016-09-02 2018-03-08 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板を備えた表示装置
CN107861302B (zh) * 2017-10-25 2020-06-23 上海中航光电子有限公司 一种阵列基板、其制作方法、显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08160460A (ja) * 1994-12-09 1996-06-21 Sanyo Electric Co Ltd 液晶表示装置
JPH0982973A (ja) * 1995-09-14 1997-03-28 Toshiba Corp 薄膜トランジスタ
JPH0996835A (ja) * 1995-09-29 1997-04-08 Toshiba Corp 薄膜半導体装置及び液晶表示装置
JPH10189990A (ja) * 1996-12-27 1998-07-21 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US121860A (en) * 1871-12-12 Improvement in papering or putting up needles
US113546A (en) * 1871-04-11 Improvement in machines for trimming the soles of boots
US122140A (en) * 1871-12-26 Improvement in safety-clasps for pockets
US12026A (en) * 1854-12-05 Machibtb for rounding the backs op books
US139303A (en) * 1873-05-27 Improvement in grain rakers and loaders
US56257A (en) * 1866-07-10 Improvement in burr-box for burring-machines
FR2411512A1 (fr) * 1977-12-06 1979-07-06 Lardy Jean Louis Porte logique a transistor mos multidrain
JPS60241266A (ja) 1984-05-16 1985-11-30 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
US4917467A (en) * 1988-06-16 1990-04-17 Industrial Technology Research Institute Active matrix addressing arrangement for liquid crystal display
US5331192A (en) * 1989-06-15 1994-07-19 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US5198379A (en) * 1990-04-27 1993-03-30 Sharp Kabushiki Kaisha Method of making a MOS thin film transistor with self-aligned asymmetrical structure
JPH0492475A (ja) 1990-08-08 1992-03-25 Nippon Telegr & Teleph Corp <Ntt> 相補型薄膜トランジスタ
US5258325A (en) * 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5376561A (en) 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
JPH04267551A (ja) 1991-02-22 1992-09-24 Casio Comput Co Ltd 薄膜トランジスタ
JP3364559B2 (ja) * 1995-10-11 2003-01-08 三菱電機株式会社 半導体装置
JPH09319323A (ja) 1996-05-28 1997-12-12 Toshiba Microelectron Corp 定電流駆動回路
JPH10144928A (ja) 1996-11-08 1998-05-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JPH11177102A (ja) * 1997-12-08 1999-07-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3686769B2 (ja) * 1999-01-29 2005-08-24 日本電気株式会社 有機ｅｌ素子駆動装置と駆動方法
JP3353731B2 (ja) 1999-02-16 2002-12-03 日本電気株式会社 有機エレクトロルミネッセンス素子駆動装置
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
JP3259774B2 (ja) 1999-06-09 2002-02-25 日本電気株式会社 画像表示方法および装置
JP4092857B2 (ja) * 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
TW591584B (en) 1999-10-21 2004-06-11 Semiconductor Energy Lab Active matrix type display device
JP2001147659A (ja) 1999-11-18 2001-05-29 Sony Corp 表示装置
TW525122B (en) 1999-11-29 2003-03-21 Semiconductor Energy Lab Electronic device
JP4014831B2 (ja) 2000-09-04 2007-11-28 株式会社半導体エネルギー研究所 Ｅｌ表示装置及びその駆動方法
SG114502A1 (en) 2000-10-24 2005-09-28 Semiconductor Energy Lab Light emitting device and method of driving the same
SG115435A1 (en) 2000-12-28 2005-10-28 Semiconductor Energy Lab Luminescent device
TW545080B (en) 2000-12-28 2003-08-01 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
TW552650B (en) 2001-02-01 2003-09-11 Semiconductor Energy Lab Deposition apparatus and deposition method
SG118118A1 (en) 2001-02-22 2006-01-27 Semiconductor Energy Lab Organic light emitting device and display using the same
US7199515B2 (en) 2001-06-01 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Organic light emitting element and light emitting device using the element
TW577179B (en) * 2001-10-09 2004-02-21 Semiconductor Energy Lab Switching element, display device, light emitting device using the switching element, and semiconductor device
JP4202012B2 (ja) 2001-11-09 2008-12-24 株式会社半導体エネルギー研究所 発光装置及び電流記憶回路
US6815723B2 (en) 2001-12-28 2004-11-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
US6809481B2 (en) 2002-02-28 2004-10-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electric device using the same
JP4046267B2 (ja) * 2002-03-26 2008-02-13 株式会社半導体エネルギー研究所 表示装置
JP4034122B2 (ja) 2002-05-31 2008-01-16 株式会社半導体エネルギー研究所 発光装置及び素子基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08160460A (ja) * 1994-12-09 1996-06-21 Sanyo Electric Co Ltd 液晶表示装置
JPH0982973A (ja) * 1995-09-14 1997-03-28 Toshiba Corp 薄膜トランジスタ
JPH0996835A (ja) * 1995-09-29 1997-04-08 Toshiba Corp 薄膜半導体装置及び液晶表示装置
JPH10189990A (ja) * 1996-12-27 1998-07-21 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置

Also Published As

Publication number Publication date
CN1412856A (zh) 2003-04-23
US20030066740A1 (en) 2003-04-10
US7102161B2 (en) 2006-09-05
TW577179B (en) 2004-02-21
KR20030030904A (ko) 2003-04-18
CN100403548C (zh) 2008-07-16

Similar Documents

Publication Publication Date Title
KR100910166B1 (ko) 발광장치, 발광장치의 구동방법, 소자 기판 및 전자장치
KR100895641B1 (ko) 발광장치, 발광장치의 구동방법 및 전자기기
KR100950036B1 (ko) 반도체 장치
KR100945467B1 (ko) 스위칭소자, 표시장치, 그 스위칭소자를 사용한 발광장치및 반도체장치
KR100923507B1 (ko) 발광장치 및 발광장치의 구동방법
US6903731B2 (en) Light emitting device
JP4926346B2 (ja) 発光装置
JP3813555B2 (ja) 発光装置及び電子機器
JP3810724B2 (ja) 発光装置及び電子機器
JP4447202B2 (ja) 発光装置
JP3917494B2 (ja) 発光装置の駆動方法
JP3583413B2 (ja) スイッチ素子、それを用いた表示装置及び半導体装置
JP4163225B2 (ja) 半導体装置及び発光装置
JP4159844B2 (ja) 発光装置並びに発光素子を用いた表示部を備えた情報端末、携帯電話、デジタルスチルカメラ及びビデオカメラ
JP4164048B2 (ja) スイッチ素子、それを用いた表示装置及び半導体装置
JP2004128374A6 (ja) 発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 11