JPH11177102A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JPH11177102A
JPH11177102A JP9356237A JP35623797A JPH11177102A JP H11177102 A JPH11177102 A JP H11177102A JP 9356237 A JP9356237 A JP 9356237A JP 35623797 A JP35623797 A JP 35623797A JP H11177102 A JPH11177102 A JP H11177102A
Authority
JP
Japan
Prior art keywords
region
active layer
type
gate electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9356237A
Other languages
English (en)
Inventor
Setsuo Nakajima
節男 中嶋
Kenji Fukunaga
健司 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP9356237A priority Critical patent/JPH11177102A/ja
Priority to US09/205,019 priority patent/US5986306A/en
Publication of JPH11177102A publication Critical patent/JPH11177102A/ja
Priority to US09/438,105 priority patent/US6600197B1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 信頼性の高い半導体装置を提供する。 【解決手段】 活性層に一対の不純物領域１０２、１０
３を形成する際にマスクによって串型形状の真性または
実質的に真性な半導体領域１０４を形成する。この領域
１０４は実効的にチャネル領域として機能する箇所とチ
ャネルが形成されずにヒートシンクとして機能する箇所
とで構成される。即ち、チャネル形成領域と同一材料で
ヒートシンクを形成することで放熱効果が向上する。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本願発明は薄膜半導体を用い
た薄膜素子、特に薄膜トランジスタ（以下、ＴＦＴと略
す）の構成に関する。また、その薄膜トランジスタで構
成した電気光学装置や半導体回路等の半導体装置の構成
に関する。
【０００２】
【従来の技術】近年、液晶ディスプレイ（ＬＣＤ）の普
及に伴ってアクティブマトリクス型液晶表示装置（以
下、ＡＭＬＣＤと略す）の高性能化が求められている。
しかしながら、高性能化を求める上で様々な問題点が挙
げられている。
【０００３】高性能化の一つとして動作速度の向上が挙
げられるが、動作速度が向上するとそれに追随してＴＦ
Ｔの自己発熱（セルフヒーティング）が大きくなること
が知られている。この事はＩＣでも同様に問題となって
いる。
【０００４】特に、大電流を流す必要のあるドライバー
回路（バッファ、アナログスイッチ等）の様に非常にチ
ャネル幅（Ｗ）の大きいＴＦＴで構成される回路では個
々のＴＦＴの自己発熱が大きく、回路全体の温度が異常
に高くなってしまう。場合によっては数百℃まで上がっ
てしまうという報告もある。
【０００５】この様な自己発熱はＴＦＴの特性変化や劣
化を招き、信頼性の高い製品の実現が困難なものとな
る。そこで、従来はチャネル幅の大きいＴＦＴの自己発
熱を抑制するために次の様な技術が開示されている。
【０００６】ここで図２（Ａ）はＴＦＴの活性層（薄膜
半導体層）を拡大した模式図であり、図２（Ａ）は上面
図、図２（Ｂ）、（Ｃ）、（Ｄ）はそれぞれ図２（Ａ）
をＡ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’で切った断面図であ
る。
【０００７】図２（Ａ）において、２０１は絶縁表面を
有する基板、２０２、２０３はそれぞれ半導体薄膜でな
る活性層に対してＮ型またはＰ型の不純物を添加して形
成された一対の不純物領域である。なお、一対の不純物
領域２０２、２０３はソース領域またはドレイン領域と
して機能する。
【０００８】また、一対の不純物領域２０２、２０３は
ゲイト電極２０４をマスクとして自己整合的に形成され
る。その時、ゲイト電極２０４の下には不純物が添加さ
れず、チャネル形成領域２０５が形成される（図２
（Ｂ）、（Ｄ））。
【０００９】この時、図２に示す従来例の特徴は、活性
層をパターン形成する際に活性層内部に開口部２０６が
設けられ、チャネル形成領域が複数に分割されている点
にある。即ち、チャネル形成領域が複数に分割され、実
質的に複数のＴＦＴが並列に配置された構成となる。
【００１０】そして、この開口部２０６がチャネル形成
領域２０５で発生したジュール熱を逃がすためのヒート
シンクとして機能する。即ち、チャネル形成領域の自己
発熱によって発生するジュール熱を効率良く逃がすこと
で、ＴＦＴの発熱量を抑制し、信頼性を確保するという
技術が提案されている。
【００１１】
【発明が解決しようとする課題】図２に示した様な構成
の従来の技術では、ヒートシンクとして用いる領域がゲ
イト絶縁膜２０７で構成されている。つまり開口部２０
６はゲイト絶縁膜２０７が覆われているため複数のチャ
ネル形成領域２０５はゲイト絶縁膜２０７によって絶縁
分離される。
【００１２】従って、チャネル形成領域２０５で発生し
たジュール熱はゲイト絶縁膜（代表的には酸化珪素膜）
２０７に逃がされることになる。しかしながら、珪素
（シリコン）の熱伝導率（約 150W/mK）に対して酸化珪
素の熱伝導率（約 1.4W/mK）は二桁程度も小さいため、
熱放出の効率はあまり高いものではない。そのため、高
い放熱効果を得ることができないという問題がある。
【００１３】そこで本願発明では、上記従来技術よりも
さらに高い熱放出効果を有するヒートシンクを設けたＴ
ＦＴを作製し、信頼性の高い半導体装置を実現すること
を課題とする。
【００１４】
【課題を解決するための手段】本明細書で開示する発明
の構成は、薄膜半導体を活性層とする複数の薄膜トラン
ジスタで形成された半導体回路を構成に含む半導体装置
であって、前記活性層はＮ型またはＰ型を呈する一対の
不純物領域と当該一対の不純物領域に挟まれた真性また
は実質的に真性な領域とを含み、前記真性または実質的
に真性な領域は第１の領域と当該第１の領域から突出し
て設けられた第２の領域とで構成され、前記第１の領域
のみゲイト電極と重なっていることを特徴とする。
【００１５】本願発明の特徴は上記構成において、前記
第１の領域はゲイト電極をマスクとして自己整合的に形
成され、前記第２の領域はフォトリソグラフィにより意
図的に形成されている点にある。
【００１６】また、他の発明の構成は、薄膜半導体を活
性層とする複数の薄膜トランジスタで形成された半導体
回路を構成に含む半導体装置であって、前記活性層はＮ
型またはＰ型を呈する一対の不純物領域と当該一対の不
純物領域に挟まれた真性または実質的に真性な領域とを
含み、前記真性または実質的に真性な領域はチャネル方
向とほぼ垂直な幹部とチャネル方向とほぼ平行な枝部を
有する串型形状に形成され、当該幹部のみゲイト電極と
重なっていることを特徴とする。
【００１７】なお、上記二つの構成において、前記薄膜
半導体としては珪素（シリコン）または珪素を含む化合
物半導体を用いることができる。
【００１８】また、他の発明の構成は、薄膜半導体をパ
ターン形成して活性層を形成する工程と、前記活性層の
上方に絶縁膜を介してゲイト電極を形成する工程と、前
記ゲイト電極と交差して当該ゲイト電極の長手方向と直
角に１本乃至複数本の島状マスクパターンを形成する工
程と、前記ゲイト電極及びマスクパターンをマスクとし
て前記活性層中にＮ型またはＰ型を呈する不純物を添加
する工程と、を含むことを特徴とする。
【００１９】また、他の発明の構成は、ゲイト電極を形
成する工程と、前記ゲイト電極の上方に絶縁膜を介して
薄膜半導体でなる活性層を形成する工程と、前記活性層
の上方に串型形状の絶縁膜パターンを形成する工程と、
前記絶縁膜パターンをマスクとして前記活性層中にＮ型
またはＰ型を呈する不純物を添加する工程と、を含むこ
とを特徴とする。
【００２０】なお、上記構成では前記Ｎ型またはＰ型を
呈する不純物の添加工程により形成される一対の不純物
領域は櫛歯形状を示し、歯に相当する部分が向かい合っ
た状態で配置される。即ち、前記Ｎ型またはＰ型を呈す
る不純物の添加工程でマスクが設けられた領域の下には
串型形状の真性または実質的に真性な領域が形成される
ことになる。
【００２１】以上の様な構成でなる本願発明の構成につ
いて、以下に記載する実施例でもって詳細な説明を行う
こととする。
【００２２】
【発明の実施の形態】本願発明の実施の形態について図
１を用いて説明する。図１（Ａ）に示すのは本願発明を
利用した活性層の上面図、図１（Ｂ）、（Ｃ）、（Ｄ）
はそれぞれ図１（Ａ）をＡ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’
で切った断面図である。
【００２３】図１（Ａ）において、１０１は絶縁表面を
有する基板、１０２、１０３はそれぞれ半導体薄膜でな
る活性層に対してＮ型またはＰ型の不純物を添加して形
成された一対の不純物領域（ソースまたはドレイン領
域）である。
【００２４】そして、一対の不純物領域１０２、１０３
で挟まれて真性または実質的に真性な半導体領域１０４
が形成されている。なお、真性な半導体領域とは、一導
電性を呈する不純物が全く添加されていない完全に中性
な半導体領域を意味する。
【００２５】また、実質的に真性な半導体領域とは、し
きい値電圧の制御が可能な範囲（Ｎ型またはＰ型を呈す
る不純物濃度が 1×1017atoms/cm3 以下、好ましくは 1
×1016atoms/cm3 以下）でＮ型またはＰ型を呈する領域
または導電型を意図的に相殺した領域を意味する。
【００２６】この真性または実質的に真性な領域１０４
のみに注目して図３に示す。図３に示す様に、領域１０
４はチャネル方向とほぼ垂直な幹部（以下、第１の領域
と呼ぶ）１０４ａとチャネル方向とほぼ平行な枝部（以
下、第２の領域と呼ぶ）１０４ｂとを有する串型形状に
形成される（そのため一対の不純物領域１０２、１０３
は櫛歯形状となる）。
【００２７】また、第１の領域１０４ａは図１（Ａ）に
おいてゲイト電極１０５の真下にゲイト絶縁膜１０６を
介して存在する領域で、ソース／ドレイン領域を形成す
る際にゲイト電極をマスクとすることで自己整合的に形
成される。
【００２８】一方、第２の領域１０４ｂは第１の領域１
０４ａから突出して（好ましくはほぼ垂直に）設けら
れ、フォトリソグラフィにより意図的に形成される。
【００２９】また、図１（Ａ）からも明らかな様に、第
１の領域１０４ａのみがゲイト電極１０５と重なる様な
配置となるため、ＴＦＴ動作時に形成されるチャネル領
域は第１の領域１０４ａのみに形成される。そういった
意味で第１の領域１０４ａはチャネル形成領域と呼ぶこ
ともできる。
【００３０】一方で第２の領域１０４ｂはゲイト電極１
０５と重ならないため常に真性または実質的に真性な半
導体領域となる。即ち、この部分だけは高抵抗であるた
めソース／ドレインとしても機能せず、チャネルも形成
されない。
【００３１】その代わり本願発明において第２の領域１
０４ｂは、チャネル形成領域で発生するジュール熱を逃
がすヒートシンクとしての役割と、チャネル形成領域を
実質的に複数に分割する役割とを持っている。
【００３２】即ち、第２の領域１０４ｂを設けることで
チャネル形成領域が複数に分割され、それぞれのチャネ
ル形成領域で発生したジュール熱を第２の領域へと逃が
す（結果的にはゲイト電極またはソース／ドレイン電極
へと逃がす）ことが可能となる。その結果、活性層への
ジュール熱の蓄積（特に中央付近に蓄積しやすい）を効
果的に防ぐことが可能である。
【００３３】従来例では活性層に開口部を設けて放熱を
行う場合を例に挙げたが、それでは熱伝導率の差が大き
すぎて効率の良い放熱効果が得られない。その点、本願
発明の構成ではヒートシンクはチャネル形成領域と同じ
半導体層で形成されるので、熱伝導率の差は無視でき、
非常に効率良く放熱が行われる。
【００３４】ここで図４を参照してチャネル長とチャネ
ル幅を定義する。図４は図１（Ａ）に示した活性層に注
目した図である。
【００３５】本明細書中では、図４において一対の不純
物領域１０２と１０３とを結ぶ最短距離（ゲイト電極幅
に相当する）をチャネル長（Ｌ）と定義する（このチャ
ネル長に沿った方向をチャネル方向と呼ぶ）。また、そ
れと直角な方向のチャネル形成領域の幅をチャネル幅
（Ｗ）と定義する。
【００３６】ところでゲイト電極の直下は全体的にチャ
ネルが形成されるためチャネル形成領域は第１の領域
（幹部）１０４ａとなる。従って、上述の定義を踏まえ
るとチャネル領域（キャリアの移動経路と考える）はチ
ャネル長がＬ、チャネル幅がＷとなる。
【００３７】しかし実際にはキャリアは一対の不純物領
域１０２、１０３が最も近接した領域を優先的に移動す
ると考えられるので、有効に働く実効チャネル領域は点
線で囲まれた領域４０１となる。即ち、ヒートシンクと
して機能する枝部１０４ｂに挟まれたチャネル形成領域
は、殆どキャリアの移動には寄与せず、ヒートシンクの
一部としての機能が主であると言える。
【００３８】従って、チャネル形成領域として考えれば
チャネル幅はＷであるが、実効チャネル幅（実際にキャ
リアの移動に寄与するチャネル幅）は実効チャネル領域
４０１のチャネル幅の和として表される。
【００３９】以上の様に、本願発明を利用したＴＦＴは
活性層に串型形状の真性または実質的に真性な領域を有
し、且つ、その一部はキャリアの移動に寄与するチャネ
ル形成領域として利用され、他の部分が発生したジュー
ル熱を放出するヒートシンクとして利用される点に特徴
がある。
【００４０】最も重要なことは、ヒートシンクとして利
用する領域がチャネル形成領域と同じ半導体層で形成さ
れている点であり、熱伝導率の差をなくして放熱効果を
向上させた点にある。
【００４１】次に、本願発明を実施するための具体的な
実施例について、以下に記載する。
【００４２】
【実施例】〔実施例１〕本願発明を利用したＴＦＴの作
製工程について図５を用いて説明する。なお、図５では
二つの切り口から見た断面について説明する。即ち、図
５（Ａ）〜（Ｅ）は図１（Ａ）をＢ−Ｂ’で切った切り
口であり、図５（Ａ’）〜（Ｅ’）は図１（Ａ）をＣ−
Ｃ’で切った切り口である。
【００４３】図５（Ａ）、（Ａ’）において、５０１は
絶縁表面を有する基板であり、下地膜を設けたガラス基
板、シリコン基板、ガラスセラミクス基板等を用いるこ
とができる。また、石英基板ならば下地膜を特に設けな
くても構わない。
【００４４】次に、基板５０１の上に結晶性珪素膜でな
る活性層５０２を形成する。結晶性珪素膜としては、単
結晶薄膜、多結晶薄膜のどちらでも用いることができ
る。単結晶薄膜を用いるならば公知のＳＩＭＯＸやＵＮ
ＩＢＯＮＤ等のＳＯＩ基板を用いれば良い。
【００４５】また、多結晶薄膜を用いるならば公知の手
段で得られる多結晶薄膜であればどの様なプロセスで作
製された膜であっても良い。通常は非晶質珪素膜をレー
ザー処理またはファーネスアニール処理によって結晶化
する。また、珪素膜以外にもSix Ge1-x (0<X<1) で示さ
れる様な珪素を含む化合物半導体を用いても良い。
【００４６】次に、活性層５０２を覆って 120nm厚のゲ
イト絶縁膜５０３を形成し、その上に金属膜または導電
性を有する珪素膜でゲイト電極５０４を形成する。（図
５（Ｂ）、（Ｂ’））
【００４７】ゲイト電極５０４を形成したら、次にゲイ
ト電極５０４と交差してゲイト電極５０４の長手方向と
直角に（チャネル方向とほぼ平行に）１本乃至複数本の
レジストマスク５０５を形成する。このレジストマスク
５０５は島状にパターン形成されて配置される。
【００４８】そして、その状態でゲイト電極５０４及び
レジストマスク５０５をマスクとして活性層５０２中に
Ｎ型またはＰ型を呈する不純物を添加し、一対の不純物
領域５０６、５０７を形成する。なお、Ｎ型にするなら
リンまたは砒素を添加し、Ｐ型にするならボロンを添加
すれば良い。
【００４９】この時、図５（Ｃ）に示す様に意図的にレ
ジストマスク５０５が設けられた部分はゲイト電極の幅
よりも広い幅で真性または実質的に真性な領域５０８が
形成される。一方、図５（Ｃ’）に示す様にレジストマ
スク５０５が配置されない部分では、ゲイト電極５０４
のみをマスクとして自己整合的に真性または実質的に真
性な領域５０８が形成されることになる。
【００５０】なお、図５（Ｃ）に示す真性または実質的
に真性な領域５０８のうち、ゲイト電極の直下は第１の
領域（幹部）であり、それ以外の領域は第２の領域（枝
部）となる。そして、この切り口で見える領域５０８は
実質的に全てがヒートシンクとして機能する。
【００５１】また、図５（Ｃ’）に示す真性または実質
的に真性な領域５０８は第１の領域であり、全て実効チ
ャネル領域として機能する。
【００５２】こうして一対の不純物領域（ソース／ドレ
イン領域）と串型形状の真性または実質的に真性な半導
体領域を形成したら、不純物の活性化を行い、層間絶縁
膜５０９を形成する。（図５（Ｄ）、（Ｄ’））
【００５３】次に、コンタクトホールを開けてソースま
たはドレイン電極５１０、５１１電極を形成し、最後に
水素化を行って図５（Ｅ）、（Ｅ’）に示す様な構造の
ＴＦＴが完成する。
【００５４】なお、本実施例で最も重要なことは図１を
用いて説明した様な構成の活性層を用いることであっ
て、それ以外の構造や構成に関しては本実施例に何ら限
定されるものではない。
【００５５】従って、本願発明で示す活性層の構成が実
施されるのであれば、他の構造のＴＦＴや他の作製方法
で作製されるＴＦＴにおいても本願発明を利用すること
は十分に可能である。
【００５６】例えば、ソース／ドレイン領域とチャネル
形成領域との間に低濃度不純物領域（ＬＤＤ領域）やオ
フセット領域を設ける様な構造であっても、基本的な構
成は変わらないので本願発明を実施する妨げにはならな
い。
【００５７】〔実施例２〕実施例１ではＮ型のＴＦＴ
（ＮＴＦＴ）またはＰ型のＴＦＴ（ＰＴＦＴ）について
説明したが、両者を相補的に組み合わせてＣＭＯＳ回路
を構成することは有効である。特に、アクティブマトリ
クス型ＬＣＤにおいてドライバー回路やその他の信号処
理回路はＣＭＯＳ回路で構成することが望ましい。
【００５８】本願発明の効果はＮＴＦＴにもＰＴＦＴで
も同様に得られるのでＣＭＯＳ回路で構成された半導体
回路に適用することで、信頼性の高い半導体回路を実現
することが可能である。
【００５９】また、ＮＴＦＴのみに適用したり、ＰＴＦ
Ｔのみに適用するといった使い分けも可能であり、回路
としての用途に応じて自由に組み合わせることができ
る。
【００６０】さらに、アクティブマトリクス型ＬＣＤで
は同一基板上に複数の回路が形成されるが、全てがジュ
ール熱を問題としているわけでない。実際には大電流を
流す必要のある回路（バッファ回路、アナログスイッチ
回路、レベルシフタ回路等）がジュール熱に大きく影響
される。
【００６１】従って、本願発明をその様な深刻な大電流
を流す必要のある（ジュール熱を発生しやすい）回路に
のみ適用するといった構成でも良い。
【００６２】〔実施例３〕実施例１、２では本願発明を
トップゲイト型ＴＦＴ（代表的にはプレーナ型ＴＦＴ）
に適用する例を示したが、本願発明はボトムゲイト型Ｔ
ＦＴ（代表的には逆スタガ型ＴＦＴに適用することも可
能である。
【００６３】本願発明を逆スタガ型ＴＦＴに適用した場
合の例について図６を用いて説明する。図６（Ａ）に示
すのは本願発明を利用した活性層の上面図、図６
（Ｂ）、（Ｃ）、（Ｄ）はそれぞれ図６（Ａ）をＡ−
Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’で切った断面図である。
【００６４】図６（Ａ）において、６０１は絶縁表面を
有する基板、６０２、６０３はそれぞれ半導体薄膜でな
る活性層に対してＮ型またはＰ型の不純物を添加して形
成された一対の不純物領域（ソースまたはドレイン領
域）である。また、６０４は一対の不純物領域を形成す
る際にマスクとした絶縁膜パターンである。
【００６５】逆スタガ型ＴＦＴの場合、基板６０１上に
ゲイト電極６０５、ゲイト絶縁膜６０６と積層され、そ
の上に薄膜半導体でなる活性層が形成される。そのた
め、本願発明を実施するためには絶縁膜（酸化珪素膜ま
たは窒化珪素膜）を串型形状にパターン形成して、それ
をマスクとしてＮ型またはＰ型を呈する不純物を添加す
ることになる。
【００６６】串型形状の絶縁膜パターン６０４をマスク
として不純物添加を行った結果、その下には串型形状の
真性または実質的に真性な領域６０７が形成される。こ
の領域６０７もゲイト電極６０５と重なる幹部にチャネ
ルが形成され、その他の部分（枝部）はヒートシンクと
して機能する。その他の詳細な説明は実施例１で説明し
たのでここでは省略する。
【００６７】本実施例で説明する様に、串型形状の絶縁
膜パターンを用いれば逆スタガ型ＴＦＴに本願発明を適
用することは容易である。なお、本実施例の場合には実
効チャネル領域を自己整合的に形成できないが、裏面露
光技術と組み合わせれば実効チャネル領域を自己整合的
に形成することも可能である。
【００６８】次に、本願発明を利用した逆スタガ型ＴＦ
Ｔの作製工程を図７を用いて説明する。なお、図７でも
二つの切り口から見た断面について説明する。即ち、図
７（Ａ）〜（Ｅ）は図６（Ａ）をＢ−Ｂ’で切った切り
口であり、図７（Ａ’）〜（Ｅ’）は図６（Ａ）をＣ−
Ｃ’で切った切り口である。
【００６９】まず、絶縁表面を有する基板として酸化珪
素膜でなる下地膜を設けたガラス基板７０１を用意し、
その上にタンタル膜でなるゲイト電極７０２を形成す
る。そしてその上に窒化珪素膜と酸化珪素膜と積層膜で
なるゲイト絶縁膜７０３を形成する。（図７（Ａ）、
（Ａ’））
【００７０】次に、非晶質珪素膜（Six Ge1-x 膜でも良
い）をレーザー結晶化させて多結晶珪素膜を形成し、活
性層７０４を形成する。（図７（Ｂ）、（Ｂ’））
【００７１】次に、串型形状（図６（Ａ）に示すような
形状）の絶縁膜パターン７０５を酸化珪素膜で形成す
る。この膜厚は不純物添加の際に十分マスクとして機能
しうる程度が必要であり、好ましくは 100〜200 nmとす
れば良い。
【００７２】こうして絶縁膜パターン７０５を形成した
ら、Ｎ型またはＰ型を呈する不純物を添加して一対の不
純物領域７０６、７０７を形成する。また同時に真性ま
たは実質的に真性な半導体領域７０８が串型形状に形成
される。（図７（Ｃ）、（Ｃ’））
【００７３】こうして一対の不純物領域（ソース／ドレ
イン領域）７０６、７０７と串型形状の真性または実質
的に真性な半導体領域７０８を形成したら、不純物の活
性化を行い、層間絶縁膜７０９を形成する。（図７
（Ｄ）、（Ｄ’））
【００７４】なお、不純物の添加工程で用いた絶縁膜パ
ターンは真性または実質的に真性な領域７０８を保護す
る役目を果たす。特に層間絶縁膜として有機性樹脂膜を
用いる場合には有機物汚染を防ぐ上で有効である。
【００７５】次に、コンタクトホールを開けてソースま
たはドレイン電極７１０、７１１電極を形成し、最後に
水素化を行って図７（Ｅ）、（Ｅ’）に示す様な構造の
ＴＦＴが完成する。
【００７６】なお、本実施例も実施例１と同様に、ＴＦ
Ｔ構造や構成に関しては本実施例に何ら限定されるもの
ではない。従って、他の構造のボトムゲイト型ＴＦＴや
他の作製方法で作製される買うボトムゲイト型ＴＦＴに
おいても本願発明を利用することは十分に可能である。
勿論、ＬＤＤ領域やオフセット領域を設ける様な構造で
あっても本願発明を実施する妨げにはならない。
【００７７】なお、本願発明の逆スタガ型ＴＦＴも、実
施例２に示した様にＣＭＯＳ回路を構成したり、部分的
に使い分けたりといった構成をとっても良いことは言う
までもない。
【００７８】〔実施例４〕実施例１または実施例３では
真性または実質的に真性な半導体領域の枝部（第２の領
域）を形成するにあたって意図的にレジストマスク等の
マスクパターンを設ける必要があるが、ゲイト電極自体
を串型形状にして自己整合的に串型形状の真性または実
質的に真性な領域を形成することもできる。
【００７９】即ち、ゲイト電極を串型形状にパターン形
成しておくことでソース／ドレイン領域の形成と真性ま
たは実質的に真性な領域の形成とが完全に自己整合的に
行われる。
【００８０】なお、実施例３のボトムゲイト型ＴＦＴの
場合、裏面露光を用いることでゲイト電極と同形状のレ
ジストパターンを形成することができるので、それをマ
スクとすることで自己整合的に不純物添加を行うことが
できる。
【００８１】本実施例の場合、ＴＦＴ動作時（オン状態
にある時）には真性または実質的に真性な半導体領域の
全ての領域においてチャネルが形成される。しかしなが
ら、ソース／ドレイン領域の抵抗に対してチャネル領域
の抵抗は１桁以上高いため、キャリアはソース／ドレイ
ン領域が最も近接した部分を優先的に移動する。
【００８２】そのため、結果的には実施例１で説明した
様な本願発明の効果を得ることが可能となる。勿論、実
施例１に示した構成の様に、第２の領域には全くゲイト
電圧が印加しないで完全な抵抗体として機能させた方が
発熱量を抑えるという意味で好ましい。
【００８３】ただじ、本実施例の構成を実施すればゲイ
ト電極のみをマスクとした完全な自己整合プロセスで不
純物添加工程を行うことができるので、実施例１よりも
パターニング回数を減らすことができるというメリット
が得られる。
【００８４】〔実施例５〕実施例１〜４では一対の不純
物領域の両方（ソース／ドレイン領域の両方）に対して
枝部（第２の領域）を設ける構成としているが、どちら
か片方のみに枝部が存在する様な形状としても良い。
【００８５】特に、ドレイン接合部（チャネル領域とド
レイン領域との接合部）が最も発熱しやすい部分である
ので、ドレイン領域側のみに第２の領域を設け、ソース
領域側には第２の領域を設けない構成とすることも可能
である。
【００８６】また、第２の領域の幅や長さは全て同一で
ある必要はなく、必要に応じて異なるものとすることも
可能である。例えば、ジュール熱の蓄積しやすい活性層
の中央付近は第２の領域を太くし、活性層の端部に設け
る第２の領域は中央付近のものよりも細くするなどとし
ても良い。
【００８７】〔実施例６〕本実施例ではソース／ドレイ
ン電極を形成するためのコンタクトホールの配置に関し
て図８を用いて説明する。
【００８８】まず、図８（Ａ）は図１に示した構造のＴ
ＦＴにおけるコンタクトホールの配置例を示している
（図１（Ａ）と同じ部分は同一符号で示す）。この場
合、不純物領域１０２は活性層の側端部において全て繋
がっており、その部分にコンタクトホール８０１が形成
される。
【００８９】また、同様に不純物領域１０３の方でも側
端部側で全て活性層が繋がっており、その部分にコンタ
クトホール８０２が形成される。
【００９０】この様な構成は、第２の領域８０３同士の
間隔が狭い場合に有効である。この間隔が３μｍ以下と
いった様に狭い場合、その間にはコンタクトホールを設
けるだけのマージンがないのでコンタクトホールを形成
するためのスペースを確保しなければならない。
【００９１】また、第２の領域同士の間隔が３μｍ以上
（好ましくは５μｍ以上）といった様に広い場合、その
間にコンタクトホールを設けることが可能となるので図
８（Ｂ）に示す様な構造が可能となる。
【００９２】図８（Ｂ）に示す構造の場合、不純物領域
８０４、８０５は複数本の第２の領域８０６によって完
全に分割され、それぞれ複数のソース領域（またはドレ
イン領域）として機能する。
【００９３】そして、コンタクトホール８０７、８０８
は複数に分割された不純物領域８０４、８０５の個々の
領域内に配置され、実質的に複数のＴＦＴが直列に接続
された構成を実現する。
【００９４】この様な構成では第２の領域８０６のヒー
トシンクとしての機能が有効に利用できるため、放熱効
果が高いという利点が得られる。
【００９５】〔実施例７〕実施例１〜６に示した本願発
明の構成を有するＴＦＴを利用して回路を構成すること
で様々な半導体回路を構成することができる。そして、
その様な回路を同一基板上に一体形成することでアクテ
ィブマトリクス型ＬＣＤに代表される電気光学装置を作
製することが可能である。
【００９６】また、他の電気光学装置としてはＥＬ表示
装置やイメージセンサといったスイッチング素子として
ＴＦＴを用いる様な電気光学装置に対して本願発明を利
用することは有効である。
【００９７】また、動作速度の速いＴＦＴで高周波回路
やプロセッサー回路などの半導体回路を作製する場合に
おいても、本願発明の構成を有するＴＦＴを利用するこ
とは有効である。
【００９８】これらの電気光学装置や半導体回路（これ
らはまとめて半導体装置に含まれる）を作製する際に本
願発明の構成を有するＴＦＴを用いることで回路全体の
熱劣化が小さくなり、信頼性（耐久性）の高い半導体装
置を実現できる。
【００９９】〔実施例８〕実施例７に示した様な電気光
学装置及び半導体回路は様々な電子機器に組み込むこと
が可能である。
【０１００】液晶表示装置やＥＬ表示装置はパーソナル
コンピュータ、携帯端末機器（モバイルコンピュータ、
携帯電話等）、プロジェクター表示装置、デジタル（ビ
デオ）カメラなどの表示ディスプレイとして利用するこ
とができる。
【０１０１】また、イメージセンサはスキャナ、デジタ
ル（ビデオ）カメラ等の撮像部品として利用することが
できる。
【０１０２】また、高周波回路やプロセッサー回路など
の半導体回路はパーソナルコンピュータや日常家電製品
等のコンピュータ制御機能を有する電子機器に利用する
ことができる。
【０１０３】この様に、薄膜半導体を利用して形成され
たＴＦＴでもって構成される半導体装置を内部に組み込
んで動作する電子機器ならば、あらゆる電子機器に対し
て本願発明を利用することが可能である。
【０１０４】
【発明の効果】本願発明を利用することで、ＴＦＴ動作
に伴うジュール熱の発生に対して効果的な放熱対策が施
され、熱の蓄積によって生じるＴＦＴの熱劣化を防ぐこ
とができる。その結果、自己発熱に強い信頼性の高い回
路及びその様な回路を構成として含む信頼性の高い電子
機器を実現できる。
【図面の簡単な説明】
【図１】 活性層の構成を示す図。
【図２】 従来の活性層の構成を示す図。
【図３】 真性または実質的に真性な領域の構成を示
す図。
【図４】 チャネル長及びチャネル幅の定義を説明す
るための図。
【図５】 ＴＦＴの作製工程を示す図。
【図６】 活性層の構成を示す図。
【図７】 ＴＦＴの作製工程を示す図。
【図８】 コンタクトホールの配置を示す図。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】薄膜半導体を活性層とする複数の薄膜トラ
    ンジスタで形成された半導体回路を構成に含む半導体装
    置であって、 前記活性層はＮ型またはＰ型を呈する一対の不純物領域
    と当該一対の不純物領域に挟まれた真性または実質的に
    真性な領域とを含み、 前記真性または実質的に真性な領域は第１の領域と当該
    第１の領域から突出して設けられた第２の領域とで構成
    され、前記第１の領域のみゲイト電極と重なっているこ
    とを特徴とする半導体装置。
  2. 【請求項２】請求項１において、前記第１の領域はゲイ
    ト電極をマスクとして自己整合的に形成され、前記第２
    の領域はフォトリソグラフィにより意図的に形成されて
    いることを特徴とする半導体装置。
  3. 【請求項３】薄膜半導体を活性層とする複数の薄膜トラ
    ンジスタで形成された半導体回路を構成に含む半導体装
    置であって、 前記活性層はＮ型またはＰ型を呈する一対の不純物領域
    と当該一対の不純物領域に挟まれた真性または実質的に
    真性な領域とを含み、 前記真性または実質的に真性な領域はチャネル方向とほ
    ぼ垂直な幹部とチャネル方向とほぼ平行な枝部を有する
    串型形状に形成され、当該幹部のみゲイト電極と重なっ
    ていることを特徴とする半導体装置。
  4. 【請求項４】請求項１乃至請求項３において、前記薄膜
    半導体とは珪素または珪素を含む化合物半導体であるこ
    とを特徴とする半導体装置。
  5. 【請求項５】薄膜半導体をパターン形成して活性層を形
    成する工程と、 前記活性層の上方に絶縁膜を介してゲイト電極を形成す
    る工程と、 前記ゲイト電極と交差して当該ゲイト電極の長手方向と
    直角に１本乃至複数本の島状マスクパターンを形成する
    工程と、 前記ゲイト電極及びマスクパターンをマスクとして前記
    活性層中にＮ型またはＰ型を呈する不純物を添加する工
    程と、 を含むことを特徴とする半導体装置の作製方法。
  6. 【請求項６】ゲイト電極を形成する工程と、 前記ゲイト電極の上方に絶縁膜を介して薄膜半導体でな
    る活性層を形成する工程と、 前記活性層の上方に串型形状の絶縁膜パターンを形成す
    る工程と、 前記絶縁膜パターンをマスクとして前記活性層中にＮ型
    またはＰ型を呈する不純物を添加する工程と、 を含むことを特徴とする半導体装置の作製方法。
  7. 【請求項７】請求項５または請求項６において、前記Ｎ
    型またはＰ型を呈する不純物の添加工程により形成され
    る一対の不純物領域が櫛歯形状を示すことを特徴とする
    半導体装置の作製方法。
  8. 【請求項８】請求項５または請求項６において、前記Ｎ
    型またはＰ型を呈する不純物の添加工程でマスクが設け
    られた領域の下には串型形状の真性または実質的に真性
    な領域が形成されることを特徴とする半導体装置の作製
    方法。
JP9356237A 1997-12-08 1997-12-08 半導体装置およびその作製方法 Withdrawn JPH11177102A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9356237A JPH11177102A (ja) 1997-12-08 1997-12-08 半導体装置およびその作製方法
US09/205,019 US5986306A (en) 1997-12-08 1998-12-04 Thin film transistor having a heat sink that exhibits a high degree of heat dissipation effect
US09/438,105 US6600197B1 (en) 1997-12-08 1999-11-10 Thin film transistor having a heat sink that exhibits a high degree of heat dissipation effect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9356237A JPH11177102A (ja) 1997-12-08 1997-12-08 半導体装置およびその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007299344A Division JP4727647B2 (ja) 2007-11-19 2007-11-19 半導体装置及びその作製方法

Publications (1)

Publication Number Publication Date
JPH11177102A true JPH11177102A (ja) 1999-07-02

Family

ID=18448033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9356237A Withdrawn JPH11177102A (ja) 1997-12-08 1997-12-08 半導体装置およびその作製方法

Country Status (2)

Country Link
US (2) US5986306A (ja)
JP (1) JPH11177102A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257864A (ja) * 2001-12-28 2003-09-12 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の生産システム
JP2003257865A (ja) * 2001-12-28 2003-09-12 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の生産システム
JP2004006644A (ja) * 2002-01-28 2004-01-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008511168A (ja) * 2004-08-24 2008-04-10 フリースケール セミコンダクター インコーポレイテッド 幅方向に応力修正および容量減少特徴を備えたトランジスタ構造および方法
US7522159B2 (en) 2002-11-08 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display appliance
US7714327B2 (en) 2005-08-23 2010-05-11 Nec Corporation Electronic device improved in heat radiation performance for heat generated from active element
US7737506B2 (en) 2002-01-28 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7795734B2 (en) 2002-01-28 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8860021B2 (en) 2011-12-23 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, method for manufacturing the semiconductor element, and semiconductor device including the semiconductor element

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3754184B2 (ja) 1997-07-16 2006-03-08 株式会社半導体エネルギー研究所 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法
JPH11177102A (ja) * 1997-12-08 1999-07-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6410368B1 (en) 1999-10-26 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with TFT
US7078321B2 (en) 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2002141514A (ja) * 2000-11-07 2002-05-17 Sanyo Electric Co Ltd ボトムゲート型薄膜トランジスタ及びその製造方法
TW577179B (en) * 2001-10-09 2004-02-21 Semiconductor Energy Lab Switching element, display device, light emitting device using the switching element, and semiconductor device
US7042024B2 (en) 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
JP4202012B2 (ja) * 2001-11-09 2008-12-24 株式会社半導体エネルギー研究所 発光装置及び電流記憶回路
US7050878B2 (en) 2001-11-22 2006-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductror fabricating apparatus
US7133737B2 (en) 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
CN100508140C (zh) 2001-11-30 2009-07-01 株式会社半导体能源研究所 用于半导体器件的制造方法
US7214573B2 (en) 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
JP4141138B2 (ja) * 2001-12-21 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
TWI267131B (en) * 2002-03-05 2006-11-21 Semiconductor Energy Lab Semiconductor element and semiconductor device using the same
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6930326B2 (en) 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
TWI303882B (en) * 2002-03-26 2008-12-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4046267B2 (ja) * 2002-03-26 2008-02-13 株式会社半導体エネルギー研究所 表示装置
TW200610059A (en) * 2004-09-01 2006-03-16 Au Optronics Corp Semiconductor device and method of fabricating an LTPS layer
KR100731738B1 (ko) * 2005-03-30 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터, 평판표시장치 및 그 제조방법
US20070069237A1 (en) * 2005-09-29 2007-03-29 Toppoly Optoelectronics Corp. Systems for providing electrostatic discharge protection
TWI300625B (en) * 2006-05-16 2008-09-01 Ind Tech Res Inst Structure of semiconductor device and fabrication method
CN102918650B (zh) 2010-04-07 2017-03-22 株式会社半导体能源研究所 晶体管
US9177968B1 (en) * 2014-09-19 2015-11-03 Silanna Semiconductor U.S.A., Inc. Schottky clamped radio frequency switch
CN104576761B (zh) * 2015-02-06 2018-05-08 合肥京东方光电科技有限公司 薄膜晶体管及其制造方法、显示基板和显示装置
CN107092117B (zh) * 2017-06-29 2019-11-12 京东方科技集团股份有限公司 显示面板及提高显示面板显示质量的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397904A (en) * 1992-07-02 1995-03-14 Cornell Research Foundation, Inc. Transistor microstructure
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
JP3593212B2 (ja) * 1996-04-27 2004-11-24 株式会社半導体エネルギー研究所 表示装置
JPH10154816A (ja) 1996-11-21 1998-06-09 Semiconductor Energy Lab Co Ltd 半導体装置
JPH11177102A (ja) * 1997-12-08 1999-07-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257864A (ja) * 2001-12-28 2003-09-12 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の生産システム
JP2003257865A (ja) * 2001-12-28 2003-09-12 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の生産システム
JP2004006644A (ja) * 2002-01-28 2004-01-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US7737506B2 (en) 2002-01-28 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7795734B2 (en) 2002-01-28 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7522159B2 (en) 2002-11-08 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display appliance
JP2008511168A (ja) * 2004-08-24 2008-04-10 フリースケール セミコンダクター インコーポレイテッド 幅方向に応力修正および容量減少特徴を備えたトランジスタ構造および方法
US7714327B2 (en) 2005-08-23 2010-05-11 Nec Corporation Electronic device improved in heat radiation performance for heat generated from active element
US7989805B2 (en) 2005-08-23 2011-08-02 Nec Corporation Electronic device improved in heat radiation performance for heat generated from active element
US8860021B2 (en) 2011-12-23 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, method for manufacturing the semiconductor element, and semiconductor device including the semiconductor element
US9236428B2 (en) 2011-12-23 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, method for manufacturing the semiconductor element, and semiconductor device including the semiconductor element

Also Published As

Publication number Publication date
US6600197B1 (en) 2003-07-29
US5986306A (en) 1999-11-16

Similar Documents

Publication Publication Date Title
JPH11177102A (ja) 半導体装置およびその作製方法
US7300831B2 (en) Liquid crystal display device having driving circuit and method of fabricating the same
JP4032443B2 (ja) 薄膜トランジスタ、回路、アクティブマトリクス基板、液晶表示装置
US7833846B1 (en) Array substrate and method of fabricating the same
KR100195596B1 (ko) 박막트랜지스터 반도체장치 및 액정표시장치
US6888182B2 (en) Thin film transistor, method for manufacturing same, and liquid crystal display device using same
US6888160B1 (en) Semiconductor device and fabrication method thereof
KR100831881B1 (ko) 박막 반도체 장치
JP2008112136A (ja) 表示装置及びその製造方法
KR20070072207A (ko) 폴리실리콘 박막트랜지스터를 이용한 액정표시장치 및 그제조 방법
US7755709B2 (en) Liquid crystal display device having dummy contact holes and fabrication method thereof
CN110993697B (zh) 薄膜晶体管及其制造方法、显示面板
JP3520713B2 (ja) 薄膜トランジスタ及びそれを用いた液晶表示装置及び薄膜トランジスタ回路
JPH1126768A (ja) 液晶表示装置用薄膜トランジスタ
KR101136296B1 (ko) 폴리 실리콘형 박막 트랜지스터와 그를 가지는 폴리실리콘형 박막트랜지스터 기판 및 그 제조 방법
KR20070072208A (ko) 폴리실리콘 박막트랜지스터를 이용한 액정표시장치 및 그제조 방법
JP4727647B2 (ja) 半導体装置及びその作製方法
CN110993617A (zh) 阵列基板、显示面板及显示装置
KR100580553B1 (ko) 액정표시장치 및 그 제조방법
KR101054340B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100194677B1 (ko) 인버터 및 그 제조 방법
KR100194676B1 (ko) 전송 게이트 장치
KR20040031138A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US8686528B2 (en) Semiconductor device
KR100468901B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061211

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071115

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20071120