JPH11177102A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JPH11177102A JPH11177102A JP9356237A JP35623797A JPH11177102A JP H11177102 A JPH11177102 A JP H11177102A JP 9356237 A JP9356237 A JP 9356237A JP 35623797 A JP35623797 A JP 35623797A JP H11177102 A JPH11177102 A JP H11177102A
- Authority
- JP
- Japan
- Prior art keywords
- region
- active layer
- type
- gate electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000012535 impurity Substances 0.000 claims abstract description 56
- 239000010408 film Substances 0.000 claims description 49
- 239000010409 thin film Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 230000001747 exhibiting effect Effects 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 13
- 230000000191 radiation effect Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 40
- 239000000758 substrate Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000003578 releasing effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
3を形成する際にマスクによって串型形状の真性または
実質的に真性な半導体領域104を形成する。この領域
104は実効的にチャネル領域として機能する箇所とチ
ャネルが形成されずにヒートシンクとして機能する箇所
とで構成される。即ち、チャネル形成領域と同一材料で
ヒートシンクを形成することで放熱効果が向上する。
Description
た薄膜素子、特に薄膜トランジスタ(以下、TFTと略
す)の構成に関する。また、その薄膜トランジスタで構
成した電気光学装置や半導体回路等の半導体装置の構成
に関する。
及に伴ってアクティブマトリクス型液晶表示装置(以
下、AMLCDと略す)の高性能化が求められている。
しかしながら、高性能化を求める上で様々な問題点が挙
げられている。
げられるが、動作速度が向上するとそれに追随してTF
Tの自己発熱(セルフヒーティング)が大きくなること
が知られている。この事はICでも同様に問題となって
いる。
回路(バッファ、アナログスイッチ等)の様に非常にチ
ャネル幅(W)の大きいTFTで構成される回路では個
々のTFTの自己発熱が大きく、回路全体の温度が異常
に高くなってしまう。場合によっては数百℃まで上がっ
てしまうという報告もある。
化を招き、信頼性の高い製品の実現が困難なものとな
る。そこで、従来はチャネル幅の大きいTFTの自己発
熱を抑制するために次の様な技術が開示されている。
半導体層)を拡大した模式図であり、図2(A)は上面
図、図2(B)、(C)、(D)はそれぞれ図2(A)
をA−A’、B−B’、C−C’で切った断面図であ
る。
有する基板、202、203はそれぞれ半導体薄膜でな
る活性層に対してN型またはP型の不純物を添加して形
成された一対の不純物領域である。なお、一対の不純物
領域202、203はソース領域またはドレイン領域と
して機能する。
ゲイト電極204をマスクとして自己整合的に形成され
る。その時、ゲイト電極204の下には不純物が添加さ
れず、チャネル形成領域205が形成される(図2
(B)、(D))。
層をパターン形成する際に活性層内部に開口部206が
設けられ、チャネル形成領域が複数に分割されている点
にある。即ち、チャネル形成領域が複数に分割され、実
質的に複数のTFTが並列に配置された構成となる。
領域205で発生したジュール熱を逃がすためのヒート
シンクとして機能する。即ち、チャネル形成領域の自己
発熱によって発生するジュール熱を効率良く逃がすこと
で、TFTの発熱量を抑制し、信頼性を確保するという
技術が提案されている。
の従来の技術では、ヒートシンクとして用いる領域がゲ
イト絶縁膜207で構成されている。つまり開口部20
6はゲイト絶縁膜207が覆われているため複数のチャ
ネル形成領域205はゲイト絶縁膜207によって絶縁
分離される。
たジュール熱はゲイト絶縁膜(代表的には酸化珪素膜)
207に逃がされることになる。しかしながら、珪素
(シリコン)の熱伝導率(約 150W/mK)に対して酸化珪
素の熱伝導率(約 1.4W/mK)は二桁程度も小さいため、
熱放出の効率はあまり高いものではない。そのため、高
い放熱効果を得ることができないという問題がある。
さらに高い熱放出効果を有するヒートシンクを設けたT
FTを作製し、信頼性の高い半導体装置を実現すること
を課題とする。
の構成は、薄膜半導体を活性層とする複数の薄膜トラン
ジスタで形成された半導体回路を構成に含む半導体装置
であって、前記活性層はN型またはP型を呈する一対の
不純物領域と当該一対の不純物領域に挟まれた真性また
は実質的に真性な領域とを含み、前記真性または実質的
に真性な領域は第1の領域と当該第1の領域から突出し
て設けられた第2の領域とで構成され、前記第1の領域
のみゲイト電極と重なっていることを特徴とする。
第1の領域はゲイト電極をマスクとして自己整合的に形
成され、前記第2の領域はフォトリソグラフィにより意
図的に形成されている点にある。
性層とする複数の薄膜トランジスタで形成された半導体
回路を構成に含む半導体装置であって、前記活性層はN
型またはP型を呈する一対の不純物領域と当該一対の不
純物領域に挟まれた真性または実質的に真性な領域とを
含み、前記真性または実質的に真性な領域はチャネル方
向とほぼ垂直な幹部とチャネル方向とほぼ平行な枝部を
有する串型形状に形成され、当該幹部のみゲイト電極と
重なっていることを特徴とする。
半導体としては珪素(シリコン)または珪素を含む化合
物半導体を用いることができる。
ターン形成して活性層を形成する工程と、前記活性層の
上方に絶縁膜を介してゲイト電極を形成する工程と、前
記ゲイト電極と交差して当該ゲイト電極の長手方向と直
角に1本乃至複数本の島状マスクパターンを形成する工
程と、前記ゲイト電極及びマスクパターンをマスクとし
て前記活性層中にN型またはP型を呈する不純物を添加
する工程と、を含むことを特徴とする。
成する工程と、前記ゲイト電極の上方に絶縁膜を介して
薄膜半導体でなる活性層を形成する工程と、前記活性層
の上方に串型形状の絶縁膜パターンを形成する工程と、
前記絶縁膜パターンをマスクとして前記活性層中にN型
またはP型を呈する不純物を添加する工程と、を含むこ
とを特徴とする。
呈する不純物の添加工程により形成される一対の不純物
領域は櫛歯形状を示し、歯に相当する部分が向かい合っ
た状態で配置される。即ち、前記N型またはP型を呈す
る不純物の添加工程でマスクが設けられた領域の下には
串型形状の真性または実質的に真性な領域が形成される
ことになる。
いて、以下に記載する実施例でもって詳細な説明を行う
こととする。
1を用いて説明する。図1(A)に示すのは本願発明を
利用した活性層の上面図、図1(B)、(C)、(D)
はそれぞれ図1(A)をA−A’、B−B’、C−C’
で切った断面図である。
有する基板、102、103はそれぞれ半導体薄膜でな
る活性層に対してN型またはP型の不純物を添加して形
成された一対の不純物領域(ソースまたはドレイン領
域)である。
で挟まれて真性または実質的に真性な半導体領域104
が形成されている。なお、真性な半導体領域とは、一導
電性を呈する不純物が全く添加されていない完全に中性
な半導体領域を意味する。
きい値電圧の制御が可能な範囲(N型またはP型を呈す
る不純物濃度が 1×1017atoms/cm3 以下、好ましくは 1
×1016atoms/cm3 以下)でN型またはP型を呈する領域
または導電型を意図的に相殺した領域を意味する。
のみに注目して図3に示す。図3に示す様に、領域10
4はチャネル方向とほぼ垂直な幹部(以下、第1の領域
と呼ぶ)104aとチャネル方向とほぼ平行な枝部(以
下、第2の領域と呼ぶ)104bとを有する串型形状に
形成される(そのため一対の不純物領域102、103
は櫛歯形状となる)。
おいてゲイト電極105の真下にゲイト絶縁膜106を
介して存在する領域で、ソース/ドレイン領域を形成す
る際にゲイト電極をマスクとすることで自己整合的に形
成される。
04aから突出して(好ましくはほぼ垂直に)設けら
れ、フォトリソグラフィにより意図的に形成される。
1の領域104aのみがゲイト電極105と重なる様な
配置となるため、TFT動作時に形成されるチャネル領
域は第1の領域104aのみに形成される。そういった
意味で第1の領域104aはチャネル形成領域と呼ぶこ
ともできる。
05と重ならないため常に真性または実質的に真性な半
導体領域となる。即ち、この部分だけは高抵抗であるた
めソース/ドレインとしても機能せず、チャネルも形成
されない。
04bは、チャネル形成領域で発生するジュール熱を逃
がすヒートシンクとしての役割と、チャネル形成領域を
実質的に複数に分割する役割とを持っている。
チャネル形成領域が複数に分割され、それぞれのチャネ
ル形成領域で発生したジュール熱を第2の領域へと逃が
す(結果的にはゲイト電極またはソース/ドレイン電極
へと逃がす)ことが可能となる。その結果、活性層への
ジュール熱の蓄積(特に中央付近に蓄積しやすい)を効
果的に防ぐことが可能である。
行う場合を例に挙げたが、それでは熱伝導率の差が大き
すぎて効率の良い放熱効果が得られない。その点、本願
発明の構成ではヒートシンクはチャネル形成領域と同じ
半導体層で形成されるので、熱伝導率の差は無視でき、
非常に効率良く放熱が行われる。
ル幅を定義する。図4は図1(A)に示した活性層に注
目した図である。
物領域102と103とを結ぶ最短距離(ゲイト電極幅
に相当する)をチャネル長(L)と定義する(このチャ
ネル長に沿った方向をチャネル方向と呼ぶ)。また、そ
れと直角な方向のチャネル形成領域の幅をチャネル幅
(W)と定義する。
ネルが形成されるためチャネル形成領域は第1の領域
(幹部)104aとなる。従って、上述の定義を踏まえ
るとチャネル領域(キャリアの移動経路と考える)はチ
ャネル長がL、チャネル幅がWとなる。
域102、103が最も近接した領域を優先的に移動す
ると考えられるので、有効に働く実効チャネル領域は点
線で囲まれた領域401となる。即ち、ヒートシンクと
して機能する枝部104bに挟まれたチャネル形成領域
は、殆どキャリアの移動には寄与せず、ヒートシンクの
一部としての機能が主であると言える。
チャネル幅はWであるが、実効チャネル幅(実際にキャ
リアの移動に寄与するチャネル幅)は実効チャネル領域
401のチャネル幅の和として表される。
活性層に串型形状の真性または実質的に真性な領域を有
し、且つ、その一部はキャリアの移動に寄与するチャネ
ル形成領域として利用され、他の部分が発生したジュー
ル熱を放出するヒートシンクとして利用される点に特徴
がある。
用する領域がチャネル形成領域と同じ半導体層で形成さ
れている点であり、熱伝導率の差をなくして放熱効果を
向上させた点にある。
実施例について、以下に記載する。
製工程について図5を用いて説明する。なお、図5では
二つの切り口から見た断面について説明する。即ち、図
5(A)〜(E)は図1(A)をB−B’で切った切り
口であり、図5(A’)〜(E’)は図1(A)をC−
C’で切った切り口である。
絶縁表面を有する基板であり、下地膜を設けたガラス基
板、シリコン基板、ガラスセラミクス基板等を用いるこ
とができる。また、石英基板ならば下地膜を特に設けな
くても構わない。
る活性層502を形成する。結晶性珪素膜としては、単
結晶薄膜、多結晶薄膜のどちらでも用いることができ
る。単結晶薄膜を用いるならば公知のSIMOXやUN
IBOND等のSOI基板を用いれば良い。
段で得られる多結晶薄膜であればどの様なプロセスで作
製された膜であっても良い。通常は非晶質珪素膜をレー
ザー処理またはファーネスアニール処理によって結晶化
する。また、珪素膜以外にもSix Ge1-x (0<X<1) で示さ
れる様な珪素を含む化合物半導体を用いても良い。
イト絶縁膜503を形成し、その上に金属膜または導電
性を有する珪素膜でゲイト電極504を形成する。(図
5(B)、(B’))
ト電極504と交差してゲイト電極504の長手方向と
直角に(チャネル方向とほぼ平行に)1本乃至複数本の
レジストマスク505を形成する。このレジストマスク
505は島状にパターン形成されて配置される。
レジストマスク505をマスクとして活性層502中に
N型またはP型を呈する不純物を添加し、一対の不純物
領域506、507を形成する。なお、N型にするなら
リンまたは砒素を添加し、P型にするならボロンを添加
すれば良い。
ジストマスク505が設けられた部分はゲイト電極の幅
よりも広い幅で真性または実質的に真性な領域508が
形成される。一方、図5(C’)に示す様にレジストマ
スク505が配置されない部分では、ゲイト電極504
のみをマスクとして自己整合的に真性または実質的に真
性な領域508が形成されることになる。
に真性な領域508のうち、ゲイト電極の直下は第1の
領域(幹部)であり、それ以外の領域は第2の領域(枝
部)となる。そして、この切り口で見える領域508は
実質的に全てがヒートシンクとして機能する。
的に真性な領域508は第1の領域であり、全て実効チ
ャネル領域として機能する。
イン領域)と串型形状の真性または実質的に真性な半導
体領域を形成したら、不純物の活性化を行い、層間絶縁
膜509を形成する。(図5(D)、(D’))
たはドレイン電極510、511電極を形成し、最後に
水素化を行って図5(E)、(E’)に示す様な構造の
TFTが完成する。
用いて説明した様な構成の活性層を用いることであっ
て、それ以外の構造や構成に関しては本実施例に何ら限
定されるものではない。
施されるのであれば、他の構造のTFTや他の作製方法
で作製されるTFTにおいても本願発明を利用すること
は十分に可能である。
形成領域との間に低濃度不純物領域(LDD領域)やオ
フセット領域を設ける様な構造であっても、基本的な構
成は変わらないので本願発明を実施する妨げにはならな
い。
(NTFT)またはP型のTFT(PTFT)について
説明したが、両者を相補的に組み合わせてCMOS回路
を構成することは有効である。特に、アクティブマトリ
クス型LCDにおいてドライバー回路やその他の信号処
理回路はCMOS回路で構成することが望ましい。
も同様に得られるのでCMOS回路で構成された半導体
回路に適用することで、信頼性の高い半導体回路を実現
することが可能である。
Tのみに適用するといった使い分けも可能であり、回路
としての用途に応じて自由に組み合わせることができ
る。
は同一基板上に複数の回路が形成されるが、全てがジュ
ール熱を問題としているわけでない。実際には大電流を
流す必要のある回路(バッファ回路、アナログスイッチ
回路、レベルシフタ回路等)がジュール熱に大きく影響
される。
を流す必要のある(ジュール熱を発生しやすい)回路に
のみ適用するといった構成でも良い。
トップゲイト型TFT(代表的にはプレーナ型TFT)
に適用する例を示したが、本願発明はボトムゲイト型T
FT(代表的には逆スタガ型TFTに適用することも可
能である。
合の例について図6を用いて説明する。図6(A)に示
すのは本願発明を利用した活性層の上面図、図6
(B)、(C)、(D)はそれぞれ図6(A)をA−
A’、B−B’、C−C’で切った断面図である。
有する基板、602、603はそれぞれ半導体薄膜でな
る活性層に対してN型またはP型の不純物を添加して形
成された一対の不純物領域(ソースまたはドレイン領
域)である。また、604は一対の不純物領域を形成す
る際にマスクとした絶縁膜パターンである。
ゲイト電極605、ゲイト絶縁膜606と積層され、そ
の上に薄膜半導体でなる活性層が形成される。そのた
め、本願発明を実施するためには絶縁膜(酸化珪素膜ま
たは窒化珪素膜)を串型形状にパターン形成して、それ
をマスクとしてN型またはP型を呈する不純物を添加す
ることになる。
として不純物添加を行った結果、その下には串型形状の
真性または実質的に真性な領域607が形成される。こ
の領域607もゲイト電極605と重なる幹部にチャネ
ルが形成され、その他の部分(枝部)はヒートシンクと
して機能する。その他の詳細な説明は実施例1で説明し
たのでここでは省略する。
膜パターンを用いれば逆スタガ型TFTに本願発明を適
用することは容易である。なお、本実施例の場合には実
効チャネル領域を自己整合的に形成できないが、裏面露
光技術と組み合わせれば実効チャネル領域を自己整合的
に形成することも可能である。
Tの作製工程を図7を用いて説明する。なお、図7でも
二つの切り口から見た断面について説明する。即ち、図
7(A)〜(E)は図6(A)をB−B’で切った切り
口であり、図7(A’)〜(E’)は図6(A)をC−
C’で切った切り口である。
素膜でなる下地膜を設けたガラス基板701を用意し、
その上にタンタル膜でなるゲイト電極702を形成す
る。そしてその上に窒化珪素膜と酸化珪素膜と積層膜で
なるゲイト絶縁膜703を形成する。(図7(A)、
(A’))
い)をレーザー結晶化させて多結晶珪素膜を形成し、活
性層704を形成する。(図7(B)、(B’))
形状)の絶縁膜パターン705を酸化珪素膜で形成す
る。この膜厚は不純物添加の際に十分マスクとして機能
しうる程度が必要であり、好ましくは 100〜200 nmとす
れば良い。
ら、N型またはP型を呈する不純物を添加して一対の不
純物領域706、707を形成する。また同時に真性ま
たは実質的に真性な半導体領域708が串型形状に形成
される。(図7(C)、(C’))
イン領域)706、707と串型形状の真性または実質
的に真性な半導体領域708を形成したら、不純物の活
性化を行い、層間絶縁膜709を形成する。(図7
(D)、(D’))
ターンは真性または実質的に真性な領域708を保護す
る役目を果たす。特に層間絶縁膜として有機性樹脂膜を
用いる場合には有機物汚染を防ぐ上で有効である。
たはドレイン電極710、711電極を形成し、最後に
水素化を行って図7(E)、(E’)に示す様な構造の
TFTが完成する。
T構造や構成に関しては本実施例に何ら限定されるもの
ではない。従って、他の構造のボトムゲイト型TFTや
他の作製方法で作製される買うボトムゲイト型TFTに
おいても本願発明を利用することは十分に可能である。
勿論、LDD領域やオフセット領域を設ける様な構造で
あっても本願発明を実施する妨げにはならない。
施例2に示した様にCMOS回路を構成したり、部分的
に使い分けたりといった構成をとっても良いことは言う
までもない。
真性または実質的に真性な半導体領域の枝部(第2の領
域)を形成するにあたって意図的にレジストマスク等の
マスクパターンを設ける必要があるが、ゲイト電極自体
を串型形状にして自己整合的に串型形状の真性または実
質的に真性な領域を形成することもできる。
成しておくことでソース/ドレイン領域の形成と真性ま
たは実質的に真性な領域の形成とが完全に自己整合的に
行われる。
場合、裏面露光を用いることでゲイト電極と同形状のレ
ジストパターンを形成することができるので、それをマ
スクとすることで自己整合的に不純物添加を行うことが
できる。
にある時)には真性または実質的に真性な半導体領域の
全ての領域においてチャネルが形成される。しかしなが
ら、ソース/ドレイン領域の抵抗に対してチャネル領域
の抵抗は1桁以上高いため、キャリアはソース/ドレイ
ン領域が最も近接した部分を優先的に移動する。
様な本願発明の効果を得ることが可能となる。勿論、実
施例1に示した構成の様に、第2の領域には全くゲイト
電圧が印加しないで完全な抵抗体として機能させた方が
発熱量を抑えるという意味で好ましい。
ト電極のみをマスクとした完全な自己整合プロセスで不
純物添加工程を行うことができるので、実施例1よりも
パターニング回数を減らすことができるというメリット
が得られる。
物領域の両方(ソース/ドレイン領域の両方)に対して
枝部(第2の領域)を設ける構成としているが、どちら
か片方のみに枝部が存在する様な形状としても良い。
レイン領域との接合部)が最も発熱しやすい部分である
ので、ドレイン領域側のみに第2の領域を設け、ソース
領域側には第2の領域を設けない構成とすることも可能
である。
ある必要はなく、必要に応じて異なるものとすることも
可能である。例えば、ジュール熱の蓄積しやすい活性層
の中央付近は第2の領域を太くし、活性層の端部に設け
る第2の領域は中央付近のものよりも細くするなどとし
ても良い。
ン電極を形成するためのコンタクトホールの配置に関し
て図8を用いて説明する。
FTにおけるコンタクトホールの配置例を示している
(図1(A)と同じ部分は同一符号で示す)。この場
合、不純物領域102は活性層の側端部において全て繋
がっており、その部分にコンタクトホール801が形成
される。
端部側で全て活性層が繋がっており、その部分にコンタ
クトホール802が形成される。
間隔が狭い場合に有効である。この間隔が3μm以下と
いった様に狭い場合、その間にはコンタクトホールを設
けるだけのマージンがないのでコンタクトホールを形成
するためのスペースを確保しなければならない。
(好ましくは5μm以上)といった様に広い場合、その
間にコンタクトホールを設けることが可能となるので図
8(B)に示す様な構造が可能となる。
804、805は複数本の第2の領域806によって完
全に分割され、それぞれ複数のソース領域(またはドレ
イン領域)として機能する。
は複数に分割された不純物領域804、805の個々の
領域内に配置され、実質的に複数のTFTが直列に接続
された構成を実現する。
トシンクとしての機能が有効に利用できるため、放熱効
果が高いという利点が得られる。
明の構成を有するTFTを利用して回路を構成すること
で様々な半導体回路を構成することができる。そして、
その様な回路を同一基板上に一体形成することでアクテ
ィブマトリクス型LCDに代表される電気光学装置を作
製することが可能である。
装置やイメージセンサといったスイッチング素子として
TFTを用いる様な電気光学装置に対して本願発明を利
用することは有効である。
やプロセッサー回路などの半導体回路を作製する場合に
おいても、本願発明の構成を有するTFTを利用するこ
とは有効である。
らはまとめて半導体装置に含まれる)を作製する際に本
願発明の構成を有するTFTを用いることで回路全体の
熱劣化が小さくなり、信頼性(耐久性)の高い半導体装
置を実現できる。
学装置及び半導体回路は様々な電子機器に組み込むこと
が可能である。
コンピュータ、携帯端末機器(モバイルコンピュータ、
携帯電話等)、プロジェクター表示装置、デジタル(ビ
デオ)カメラなどの表示ディスプレイとして利用するこ
とができる。
ル(ビデオ)カメラ等の撮像部品として利用することが
できる。
の半導体回路はパーソナルコンピュータや日常家電製品
等のコンピュータ制御機能を有する電子機器に利用する
ことができる。
たTFTでもって構成される半導体装置を内部に組み込
んで動作する電子機器ならば、あらゆる電子機器に対し
て本願発明を利用することが可能である。
に伴うジュール熱の発生に対して効果的な放熱対策が施
され、熱の蓄積によって生じるTFTの熱劣化を防ぐこ
とができる。その結果、自己発熱に強い信頼性の高い回
路及びその様な回路を構成として含む信頼性の高い電子
機器を実現できる。
す図。
るための図。
Claims (8)
- 【請求項1】薄膜半導体を活性層とする複数の薄膜トラ
ンジスタで形成された半導体回路を構成に含む半導体装
置であって、 前記活性層はN型またはP型を呈する一対の不純物領域
と当該一対の不純物領域に挟まれた真性または実質的に
真性な領域とを含み、 前記真性または実質的に真性な領域は第1の領域と当該
第1の領域から突出して設けられた第2の領域とで構成
され、前記第1の領域のみゲイト電極と重なっているこ
とを特徴とする半導体装置。 - 【請求項2】請求項1において、前記第1の領域はゲイ
ト電極をマスクとして自己整合的に形成され、前記第2
の領域はフォトリソグラフィにより意図的に形成されて
いることを特徴とする半導体装置。 - 【請求項3】薄膜半導体を活性層とする複数の薄膜トラ
ンジスタで形成された半導体回路を構成に含む半導体装
置であって、 前記活性層はN型またはP型を呈する一対の不純物領域
と当該一対の不純物領域に挟まれた真性または実質的に
真性な領域とを含み、 前記真性または実質的に真性な領域はチャネル方向とほ
ぼ垂直な幹部とチャネル方向とほぼ平行な枝部を有する
串型形状に形成され、当該幹部のみゲイト電極と重なっ
ていることを特徴とする半導体装置。 - 【請求項4】請求項1乃至請求項3において、前記薄膜
半導体とは珪素または珪素を含む化合物半導体であるこ
とを特徴とする半導体装置。 - 【請求項5】薄膜半導体をパターン形成して活性層を形
成する工程と、 前記活性層の上方に絶縁膜を介してゲイト電極を形成す
る工程と、 前記ゲイト電極と交差して当該ゲイト電極の長手方向と
直角に1本乃至複数本の島状マスクパターンを形成する
工程と、 前記ゲイト電極及びマスクパターンをマスクとして前記
活性層中にN型またはP型を呈する不純物を添加する工
程と、 を含むことを特徴とする半導体装置の作製方法。 - 【請求項6】ゲイト電極を形成する工程と、 前記ゲイト電極の上方に絶縁膜を介して薄膜半導体でな
る活性層を形成する工程と、 前記活性層の上方に串型形状の絶縁膜パターンを形成す
る工程と、 前記絶縁膜パターンをマスクとして前記活性層中にN型
またはP型を呈する不純物を添加する工程と、 を含むことを特徴とする半導体装置の作製方法。 - 【請求項7】請求項5または請求項6において、前記N
型またはP型を呈する不純物の添加工程により形成され
る一対の不純物領域が櫛歯形状を示すことを特徴とする
半導体装置の作製方法。 - 【請求項8】請求項5または請求項6において、前記N
型またはP型を呈する不純物の添加工程でマスクが設け
られた領域の下には串型形状の真性または実質的に真性
な領域が形成されることを特徴とする半導体装置の作製
方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9356237A JPH11177102A (ja) | 1997-12-08 | 1997-12-08 | 半導体装置およびその作製方法 |
US09/205,019 US5986306A (en) | 1997-12-08 | 1998-12-04 | Thin film transistor having a heat sink that exhibits a high degree of heat dissipation effect |
US09/438,105 US6600197B1 (en) | 1997-12-08 | 1999-11-10 | Thin film transistor having a heat sink that exhibits a high degree of heat dissipation effect |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9356237A JPH11177102A (ja) | 1997-12-08 | 1997-12-08 | 半導体装置およびその作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007299344A Division JP4727647B2 (ja) | 2007-11-19 | 2007-11-19 | 半導体装置及びその作製方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11177102A true JPH11177102A (ja) | 1999-07-02 |
Family
ID=18448033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9356237A Withdrawn JPH11177102A (ja) | 1997-12-08 | 1997-12-08 | 半導体装置およびその作製方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US5986306A (ja) |
JP (1) | JPH11177102A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003257864A (ja) * | 2001-12-28 | 2003-09-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の生産システム |
JP2003257865A (ja) * | 2001-12-28 | 2003-09-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の生産システム |
JP2004006644A (ja) * | 2002-01-28 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2008511168A (ja) * | 2004-08-24 | 2008-04-10 | フリースケール セミコンダクター インコーポレイテッド | 幅方向に応力修正および容量減少特徴を備えたトランジスタ構造および方法 |
US7522159B2 (en) | 2002-11-08 | 2009-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Display appliance |
US7714327B2 (en) | 2005-08-23 | 2010-05-11 | Nec Corporation | Electronic device improved in heat radiation performance for heat generated from active element |
US7737506B2 (en) | 2002-01-28 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7749818B2 (en) | 2002-01-28 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7795734B2 (en) | 2002-01-28 | 2010-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US8860021B2 (en) | 2011-12-23 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element, method for manufacturing the semiconductor element, and semiconductor device including the semiconductor element |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3754184B2 (ja) | 1997-07-16 | 2006-03-08 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法 |
JPH11177102A (ja) * | 1997-12-08 | 1999-07-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US6410368B1 (en) | 1999-10-26 | 2002-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with TFT |
US7078321B2 (en) | 2000-06-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2002141514A (ja) * | 2000-11-07 | 2002-05-17 | Sanyo Electric Co Ltd | ボトムゲート型薄膜トランジスタ及びその製造方法 |
TW577179B (en) * | 2001-10-09 | 2004-02-21 | Semiconductor Energy Lab | Switching element, display device, light emitting device using the switching element, and semiconductor device |
US7042024B2 (en) | 2001-11-09 | 2006-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus and method for manufacturing the same |
JP4202012B2 (ja) * | 2001-11-09 | 2008-12-24 | 株式会社半導体エネルギー研究所 | 発光装置及び電流記憶回路 |
US7050878B2 (en) | 2001-11-22 | 2006-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductror fabricating apparatus |
US7133737B2 (en) | 2001-11-30 | 2006-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer |
CN100508140C (zh) | 2001-11-30 | 2009-07-01 | 株式会社半导体能源研究所 | 用于半导体器件的制造方法 |
US7214573B2 (en) | 2001-12-11 | 2007-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device that includes patterning sub-islands |
JP4141138B2 (ja) * | 2001-12-21 | 2008-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6933527B2 (en) * | 2001-12-28 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor device production system |
JP2003204067A (ja) * | 2001-12-28 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 表示装置およびそれを用いた電子機器 |
JP4011344B2 (ja) * | 2001-12-28 | 2007-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
EP1326273B1 (en) * | 2001-12-28 | 2012-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US6841797B2 (en) * | 2002-01-17 | 2005-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed over a surface with a drepession portion and a projection portion |
TWI267131B (en) * | 2002-03-05 | 2006-11-21 | Semiconductor Energy Lab | Semiconductor element and semiconductor device using the same |
US6847050B2 (en) * | 2002-03-15 | 2005-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and semiconductor device comprising the same |
US6930326B2 (en) | 2002-03-26 | 2005-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit and method of fabricating the same |
TWI303882B (en) * | 2002-03-26 | 2008-12-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
JP4046267B2 (ja) * | 2002-03-26 | 2008-02-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
TW200610059A (en) * | 2004-09-01 | 2006-03-16 | Au Optronics Corp | Semiconductor device and method of fabricating an LTPS layer |
KR100731738B1 (ko) * | 2005-03-30 | 2007-06-22 | 삼성에스디아이 주식회사 | 박막트랜지스터, 평판표시장치 및 그 제조방법 |
US20070069237A1 (en) * | 2005-09-29 | 2007-03-29 | Toppoly Optoelectronics Corp. | Systems for providing electrostatic discharge protection |
TWI300625B (en) * | 2006-05-16 | 2008-09-01 | Ind Tech Res Inst | Structure of semiconductor device and fabrication method |
CN102918650B (zh) | 2010-04-07 | 2017-03-22 | 株式会社半导体能源研究所 | 晶体管 |
US9177968B1 (en) * | 2014-09-19 | 2015-11-03 | Silanna Semiconductor U.S.A., Inc. | Schottky clamped radio frequency switch |
CN104576761B (zh) * | 2015-02-06 | 2018-05-08 | 合肥京东方光电科技有限公司 | 薄膜晶体管及其制造方法、显示基板和显示装置 |
CN107092117B (zh) * | 2017-06-29 | 2019-11-12 | 京东方科技集团股份有限公司 | 显示面板及提高显示面板显示质量的方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5397904A (en) * | 1992-07-02 | 1995-03-14 | Cornell Research Foundation, Inc. | Transistor microstructure |
US5737041A (en) * | 1995-07-31 | 1998-04-07 | Image Quest Technologies, Inc. | TFT, method of making and matrix displays incorporating the TFT |
JP3593212B2 (ja) * | 1996-04-27 | 2004-11-24 | 株式会社半導体エネルギー研究所 | 表示装置 |
JPH10154816A (ja) | 1996-11-21 | 1998-06-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JPH11177102A (ja) * | 1997-12-08 | 1999-07-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
1997
- 1997-12-08 JP JP9356237A patent/JPH11177102A/ja not_active Withdrawn
-
1998
- 1998-12-04 US US09/205,019 patent/US5986306A/en not_active Expired - Lifetime
-
1999
- 1999-11-10 US US09/438,105 patent/US6600197B1/en not_active Expired - Lifetime
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003257864A (ja) * | 2001-12-28 | 2003-09-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の生産システム |
JP2003257865A (ja) * | 2001-12-28 | 2003-09-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の生産システム |
JP2004006644A (ja) * | 2002-01-28 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
US7737506B2 (en) | 2002-01-28 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7749818B2 (en) | 2002-01-28 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7795734B2 (en) | 2002-01-28 | 2010-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7522159B2 (en) | 2002-11-08 | 2009-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Display appliance |
JP2008511168A (ja) * | 2004-08-24 | 2008-04-10 | フリースケール セミコンダクター インコーポレイテッド | 幅方向に応力修正および容量減少特徴を備えたトランジスタ構造および方法 |
US7714327B2 (en) | 2005-08-23 | 2010-05-11 | Nec Corporation | Electronic device improved in heat radiation performance for heat generated from active element |
US7989805B2 (en) | 2005-08-23 | 2011-08-02 | Nec Corporation | Electronic device improved in heat radiation performance for heat generated from active element |
US8860021B2 (en) | 2011-12-23 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element, method for manufacturing the semiconductor element, and semiconductor device including the semiconductor element |
US9236428B2 (en) | 2011-12-23 | 2016-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element, method for manufacturing the semiconductor element, and semiconductor device including the semiconductor element |
Also Published As
Publication number | Publication date |
---|---|
US6600197B1 (en) | 2003-07-29 |
US5986306A (en) | 1999-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11177102A (ja) | 半導体装置およびその作製方法 | |
US7300831B2 (en) | Liquid crystal display device having driving circuit and method of fabricating the same | |
JP4032443B2 (ja) | 薄膜トランジスタ、回路、アクティブマトリクス基板、液晶表示装置 | |
US7833846B1 (en) | Array substrate and method of fabricating the same | |
KR100195596B1 (ko) | 박막트랜지스터 반도체장치 및 액정표시장치 | |
US6888182B2 (en) | Thin film transistor, method for manufacturing same, and liquid crystal display device using same | |
US6888160B1 (en) | Semiconductor device and fabrication method thereof | |
KR100831881B1 (ko) | 박막 반도체 장치 | |
JP2008112136A (ja) | 表示装置及びその製造方法 | |
KR20070072207A (ko) | 폴리실리콘 박막트랜지스터를 이용한 액정표시장치 및 그제조 방법 | |
US7755709B2 (en) | Liquid crystal display device having dummy contact holes and fabrication method thereof | |
CN110993697B (zh) | 薄膜晶体管及其制造方法、显示面板 | |
JP3520713B2 (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置及び薄膜トランジスタ回路 | |
JPH1126768A (ja) | 液晶表示装置用薄膜トランジスタ | |
KR101136296B1 (ko) | 폴리 실리콘형 박막 트랜지스터와 그를 가지는 폴리실리콘형 박막트랜지스터 기판 및 그 제조 방법 | |
KR20070072208A (ko) | 폴리실리콘 박막트랜지스터를 이용한 액정표시장치 및 그제조 방법 | |
JP4727647B2 (ja) | 半導体装置及びその作製方法 | |
CN110993617A (zh) | 阵列基板、显示面板及显示装置 | |
KR100580553B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR101054340B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR100194677B1 (ko) | 인버터 및 그 제조 방법 | |
KR100194676B1 (ko) | 전송 게이트 장치 | |
KR20040031138A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
US8686528B2 (en) | Semiconductor device | |
KR100468901B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061211 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071115 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20071120 |