JP3754184B2 - 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法 - Google Patents

薄膜トランジスタを備えたフラットパネルディスプレイの作製方法 Download PDF

Info

Publication number
JP3754184B2
JP3754184B2 JP20717797A JP20717797A JP3754184B2 JP 3754184 B2 JP3754184 B2 JP 3754184B2 JP 20717797 A JP20717797 A JP 20717797A JP 20717797 A JP20717797 A JP 20717797A JP 3754184 B2 JP3754184 B2 JP 3754184B2
Authority
JP
Japan
Prior art keywords
mask
region
silicon film
amorphous silicon
metal element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20717797A
Other languages
English (en)
Other versions
JPH1140816A (ja
Inventor
宏勇 張
英人 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP20717797A priority Critical patent/JP3754184B2/ja
Priority to US09/115,839 priority patent/US6204154B1/en
Publication of JPH1140816A publication Critical patent/JPH1140816A/ja
Priority to US09/805,254 priority patent/US6383852B2/en
Priority to US10/123,210 priority patent/US6737674B2/en
Application granted granted Critical
Publication of JP3754184B2 publication Critical patent/JP3754184B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13454Drivers integrated on the active matrix substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本明細書で開示する発明は、結晶性珪素膜を用いた薄膜トランジスタ及びその作製方法に関する。また、そのような薄膜トランジスタを利用した装置及びその作製方法に関する。
【0002】
【従来の技術】
従来より、非晶質珪素膜を用いた薄膜トランジスタ(以下TFTと称する)が知られている。これは、主にアクティブマトリクス型の液晶表示装置のアクティブマトリクス回路を構成するために利用されている。
【0003】
しかし、非晶質珪素膜を用いたTFTは、動作速度が遅く、またPチャネル型が実用化できないという問題がある。
【0004】
このような問題もあり、周辺駆動回路を一体型したアクティブマトリクス型液晶表示装置を作製したり、TFTを用いて各種集積回路を構成したりすることはできなかった。
【0005】
この問題を解決するための手段として、結晶性珪素膜を用いる構成が知られている。
【0006】
結晶性珪素膜を作製する方法としては、加熱による方法とレーザー光の照射による方法とがある。
【0007】
加熱による方法は、900℃以上というような高温プロセスが必要とされるためにガラス基板が利用できないという問題がある。TFTの主な応用分野が液晶表示装置であることを考えると、基板としてガラス基板を利用できることが優先課題となる。
【0008】
他方、レーザー光の照射による方法は、基板に熱ダメージを与えることがないプロセスを実現できるが、結晶性の均一性や再現性、さらには結晶性の程度といった点で満足できるものではない。
【0009】
このような問題を解決するための一つの手段として、本出願人らの発明である所定の金属元素を用いて結晶化を促進させる方法がある。
【0010】
これは、非晶質珪素膜にニッケルに代表される金属元素を導入し、その後に加熱処理により結晶性珪素膜を得る方法である。
【0011】
この方法では、ガラス基板が利用できる600℃程度以下の加熱処理によって、良好な結晶性を有した結晶性珪素膜を得ることができる。
【0012】
しかし、結晶性珪素膜中にニッケル元素が残留するので、それによって作製されるTFTの特性に悪影響が及んでしまう。具体的には、特性の経時変化、信頼性の低下といった問題が発生する。
【0013】
【発明が解決しようとする課題】
本明細書で開示する発明は、珪素の結晶化を助長する金属元素を利用して得られる結晶性珪素膜を用いて作製されるTFTにおいて、その特性に当該金属元素の悪影響が及ぶことを抑制する技術を提供することを課題とする。
【0014】
【課題を解決するめの手段】
本明細書で開示する発明の一つは、
周囲全体から結晶成長が進行した結晶構造を有する活性層を備えた半導体装置であることを特徴とする。またはこのような構成を備えた半導体素子を利用した半導体装置であることを特徴とする。
【0015】
上記のような構成は、図1に示すように活性層となるパターン(201でその外周が示される)の周囲から105で示すようなニッケルの拡散による結晶成長を行わせ、その後に図2に示すようにパターンの外の領域108にドーピングされた燐にニッケル元素をゲッタリングさせることにより得ることができる。
【0016】
図1の105で示される方向、及び図2の110で示される方向には、結晶構造が連続しており、またその方向には結晶粒界が延在している。これは、光学顕微鏡観察やTEM(透過型電子顕微鏡)観察により確認することができる。
【0017】
他の発明の構成は、
非晶質珪素膜の所定の領域において、
該領域の周辺部全体から珪素の結晶化を助長する金属元素を前記領域中に拡散させ、結晶成長を行わす工程と、
前記拡散経路の逆をたどって前記金属元素を前記領域該に除去する工程と、
を有することを特徴とする半導体装置の作製方法である。
【0018】
この構成は、図1(B−1)に示すような周囲からのニッケル元素の拡散を行わすことによる結晶成長と、その後の図2(A−1)に示すような周囲へのニッケル元素の移動(除去)を行わす工程を特徴としたものである。
【0019】
結晶化に際しては、ニッケル元素の拡散が重要な役割を果たしている。しかし、得られる結晶性珪素膜中にニッケル元素が残留することは好ましくない。そこで、如何に効果的にニッケル元素を除去するかかが重要となる。
【0020】
図2(A−1)に示すようなニッケル元素のパターン周囲への除去は、結晶化の際におけるニッケル元素の拡散経路の逆となる。この経路は、一旦ニッケル元素の移動経路となっているので、ニッケルの移動経路としては、エネルギーレベルが最小となっている。即ち、ニッケルに移動に際して最も障害の少ない経路となっている。このことは、ニッケルに移動する向きには関係ない。
【0021】
従って、 図2(A−1)に示すようなニッケル元素の移動は、最も効果的なニッケル元素の除去経路をたどるものとなる。
【0022】
他の発明の構成は、
非晶質珪素膜上にマスクを形成する工程と、
前記マスクを利用して珪素の結晶化を助長する金属元素を前記非晶質珪素膜に対して選択的に導入する工程と、
加熱処理を施し、前記非晶質珪素膜において、前記金属元素が導入された領域から前記マスク下部に向かって結晶成長を行わす工程と、
前記マスクを用いて15族の元素を前記珪素膜に選択的に導入する工程と、
加熱処理を施し、前記15族の元素が導入された領域に前記金属元素を移動させる工程と、
前記マスクを用い、前記15族の元素が導入された領域を除去する工程と、
を有することを特徴とする半導体装置の作製方法である。
【0023】
本明細書で開示する発明における珪素の結晶化を助長する金属元素としては、Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au、Ge、Pb、Inから選ばれた一種または複数種類のものを利用することができる。
【0024】
特にNiを利用する場合に高い効果と高い再現性を得ることができる。
【0025】
15族の元素としては、P、As、Abから選ばれた元素を利用することができる。特にP(燐)を利用する場合に高い効果を得ることができる。
【0026】
【発明の実施の形態】
図1(A)に示すようにまず非晶質珪素膜102上に酸化珪素膜でなるマスク103を形成する。
【0027】
そしてマスク103を利用してニッケル元素を選択的に非晶質珪素膜102の表面に保持する。これがニッケル元素の導入に当たる。
【0028】
ニッケル元素の導入方法としては、スパッタ法、CVD法、プラズマ処理、イオン注入法等があるが、溶液を用いる方法が最も簡便である。
【0029】
次に加熱処理を施し、図1(B−1)の105で示されるような結晶成長を行わせる。この結晶成長は、ニッケル元素の拡散に伴うものとなる。
【0030】
次に図1(C)に示すように燐の導入をプラズマドーピング法やイオン注入法を用いて行う。この工程では、マスク103を利用して108の領域に燐のドーピングが行われる。
【0031】
そして再度の加熱処理を行い、図2(A−1)の110で示されるような先の結晶成長時におけるニッケル元素の拡散経路とが逆の経路をたどってニッケル元素をマスク103下のパターンから除去する。
【0032】
このニッケル元素の除去は、先に燐がドーピングされた領域にニッケルゲンタリングさせることによって実現される。
【0033】
その後、再度マスク103を利用して珪素膜をパターニングし、パターン111を形成する。
【0034】
こうして、高い結晶性を有し、しかもニッケル元素の影響が排除された活性層パターンを特にマスクを増やさずに(即ち、工程を複雑化せずに)得ることができる。
【0035】
【実施例】
〔実施例1〕
図1の本実施例の作製工程を示す。まずガラス基板101上に非晶質珪素膜102を50nmの厚さに減圧熱CVD法によって成膜する。
【0036】
非晶質珪素膜の成膜方法としては、プラスマCVD法を用いてもよいが、後の結晶化工程を考慮すると、水素の含有量を少なくできる減圧熱CVD法を採用する方が好ましい。
【0037】
本実施例では、ガラス基板として歪点が667℃であるコーニング1737ガラス基板を用いる。
【0038】
本実施例では、ガラス基板の表面に直接非晶質珪素膜を成膜する例を示すが、ガラス基板の表面状態や含有されている不純物の種類や濃度等によっては、その表面に下地膜として酸化珪素膜、酸化窒化珪素膜または窒化珪素膜等を成膜してもよい。
【0039】
非晶質珪素膜102を成膜したら、厚さ150nmの酸化珪素膜でなるマスク103を形成する。
【0040】
マスク103の材料としては、窒化珪素膜や酸化窒化珪素膜等を用いることもできる。マスク103の材料は、後の加熱処理に耐える材質であることが必要である。
【0041】
次に所定のニッケル濃度に調整したニッケル酢酸塩溶液を塗布し、104で示されるようにニッケル元素が試料の表面に接して保持された状態を得る。
【0042】
本実施例では、重量換算で10ppmの濃度に調整したニッケル酢酸塩溶液を用いる。こうして図1(A)に示す状態を得る。
【0043】
ニッケルの導入方法としては、他にスパッタ法やCVD法でニッケルを含む膜を成膜する方法がある。また、ニッケルを含んだ電極を用いた放電よる方法(プラズマ処理)、さらにはイオン注入法等の方法を用いることができる。
【0044】
次に窒素雰囲気中において、590℃、8時間の加熱処理を施す。この加熱処理は、抵抗加熱ヒータを備えた加熱炉でもって行う。なお、この加熱は赤外光の照射による方法であってもよい。
【0045】
この工程では、矢印105で示される方向にニッケル元素が拡散し、それに従って結晶化が進行する。即ち、ニッケルの拡散と結晶化が矢印105で示される方向に進行する。
【0046】
この加熱処理は、500℃〜ガラス基板の歪点(本実施例では667℃)の範囲において行うことができる。
【0047】
この結晶成長工程の状態を断面から見た様子を図1(B)に示す。また、上面から見た様子を図1(B−1)に示す。
【0048】
図1(B−1)において、107で示されるのが、結晶成長の先端部が衝突した部分である。この部分には、結晶粒界が形成される。また、図1(B−1)の201で示されるのがマスク103の外周部である。この外周部は後に形成される活性層パターンに一致する。
【0049】
結晶化が終了したら、プラズマドーピング法またはイオン注入法によってP(燐)のドーピングを行う。
【0050】
プラズマドーピング法というのは、質量分離を行わない形式のもので、原料ガスをプラズマ化した雰囲気からドーパントイオンを直接電界によって引出し、さらに加速注入する方式ものをいう。
【0051】
また、イオン注入法というのは、原料ガスをプラズマ化した雰囲気から引き出したイオン(ここには各種イオンが含まれている)を磁場を用いた質量分離により選別し、それを加速注入する方式のものをいう。
【0052】
燐のドーピングは、108の領域に行われる。ドーズ量は、平均濃度が膜中に存在するニッケルの濃度よりも高くなる条件でもって行う。(図1(C))
【0053】
次に窒素雰囲気中において、620℃、2時間の加熱処理を行う。この加熱処理は、450℃〜750℃(一般にその上限はガラス基板の歪点で制限される)の範囲から選択される。勿論、その温度が高い方がより高い効果を得ることができる。
【0054】
なお、この加熱処理は、赤外光の照射による方法を用いてもよい。
【0055】
この工程においては、図2(A)及び図2(A−1)の110で示される経路でもってニッケル元素が移動する。
【0056】
これは、108の領域にドーピングされた燐とニッケルとが結合し、そこに固定化されるからである。
【0057】
620℃の加熱処理においては、ニッケルは珪素膜中を数十μm以上の距離にわたり盛んに移動する。
【0058】
他方、燐はほとんど移動しない。(燐が移動するには800℃以上加熱が必要である)
【0059】
また、燐とニッケルは多様な結合状態を有し、その結合状態は非常に安定している。
【0060】
従って、膜中を移動し、燐と結合したニッケル元素は、その場(領域108)から動かない。結果として、ニッケルが108の領域に移動し、そこで固定化されたような状態が得られる。
【0061】
110で示されるようなニッケル元素の結晶性珪素膜106中での移動経路は、先の結晶化の際おけるニッケル元素の移動経路の逆をたどるものとなる。
【0062】
この図2(A)及び(A−1)で示される工程におけるニッケル元素の移動経路は、先に一回ニッケル元素が移動した経路であるので、ニッケル元素の移動が行われやすい状態となってる。(移動に際する障害が少ない)
【0063】
このことは、結晶化の際のニッケルの移動経路とニッケルを除去する段階におけるニッケルの移動経路とが異なるような実験を行うと、明らかに後のニッケルの移動段階におけるニッケルの移動が阻害されている状態が観察されることから基礎付けられる。
【0064】
また、マスク103は、後にTFTの活性層パターンを決めるものでもあるので、その大きさは、後に形成されるTFTの活性層の大きさと同じである。
【0065】
よって、図2(A)及び(A−1)で示される工程におけるニッケル元素の移動経路は、長くても数μm程度である。
【0066】
基礎的な実験によれば、燐がドーピングされた領域の面積とニッケルを除去する面積との比が大きいほど、ニッケルの除去効果が高く、またニッケルの移動経路が短い程ニッケルの除去効果は高い。
【0067】
従って、マスク104でマスクされる領域の面積は、小さいほど好ましい。
【0068】
このように本実施例では、ニッケルの移動経路の問題、その移動距離の問題、という点でニッケルを除去することに好適な構成となっている。このことは、今後素子の微細化が進行した場合にも有利な事項となる。
【0069】
図2(A)及び(A−1)で示される工程が終了すると、ニッケル元素は領域108に集中したものとなる。
【0070】
即ち、201でもってその外周が規定される領域中におけるニッケル元素の濃度は減少し、その周辺の108で示される領域のニッケル濃度が増加する。
【0071】
次にマスク103を用いて珪素膜106の露呈した領域を除去する。この工程は、珪素膜106からTFTの活性層パターン111を形成する工程となる。
【0072】
こうして図2(B)に示す状態を得る。次に酸化珪素膜でなるパターン103を除去する。そして、ゲイト絶縁膜として酸化珪素膜100をプラズマCVD法により100nmの厚さに成膜する。(図2(C))
【0073】
さらに図示しないアルミニウム膜をスパッタ法によって400nmの厚さに成膜する。
【0074】
そしてこのアルミニウム膜上にレジストマスク112を形成する。次にレジストマスク112を用いて、図示しないアルミニウム膜をパターニングし、113で示すアルミニウムパターンを形成する。(図2(C))
【0075】
次にレジストマスク112を残存させた状態でパターン113を陽極とした陽極酸化を行う。ここでは、陽極酸化膜114を500nmの厚さに形成する。
【0076】
この工程は、レジストマスク112が存在する関係で陽極酸化膜114は、アルミニウムパターン113の側面において選択的に成長する。
【0077】
この陽極酸化膜工程は、電解溶液として3体積%の蓚酸水溶液を用い、アルミニウムパターンを陽極、白金を陰極として行う。この工程で形成される陽極酸化膜は、多孔質状(ポーラス状)を有している。(図2(D))
【0078】
次にレジストマスク112を除去し、再度の陽極酸化を行う。この工程では、電解溶液として3体積%の酒石酸を含んだエチレングリコール溶液をアンモニア水で中和したものを用いる。
【0079】
この工程では、電解溶液が多孔質状の陽極酸化膜114中に侵入する関係から、115で示される状態で陽極酸化膜が形成される。この工程で形成される陽極酸化膜は、緻密な膜質を有したものとなる。この緻密な膜質を有する陽極酸化膜115の膜厚は70mとする。(図2(D))
【0080】
ここで、陽極酸化されずに残存したアルミニウムパターン116がゲイト電極となる。(図2(D))
【0081】
次に露呈した酸化珪素膜100を垂直異方性を有するドライエッチング法によって除去する。こうして図3(A)に示す状態を得る。
【0082】
ここで、117が残存した酸化珪素膜でなる。この酸化珪素膜がゲイト絶縁膜として機能する。
【0083】
次に燐のドーピングをプラズマドーピング法、またはイオン注入法でもって行う。この工程では、118及び120の領域に燐のドーピングが行われる。これらの領域を便宜上高濃度不純物領域と称する。なお、119の領域にはドーピングが行われない。(図3(A))
【0084】
このドーピング工程は、通常のソース及びドレイン領域を形成するための条件でもって行う。
【0085】
次に多孔質状の陽極酸化膜114を選択的に除去し、図3(B)に示す状態を得る。
【0086】
そして再度、燐のドーピングを行う。ここでは、先の図3(A)の工程におけるドーピングよりもドーズ量を1桁程度下げた条件でもって行う。
【0087】
この工程では、121及び123の領域にドーピングが行われる。これらの領域は、118及び120の領域に比較して、低ドーズ量でもってドーピングが行われるので、低不純物領域と称する。(図3(B))
【0088】
この低濃度不純物領域の内、ドレイン側の領域123が通常LDD(ライトドープドドレイン)と称される領域として機能する。
【0089】
そして、122の領域がチャネル領域として画定する。なお、チャネル領域122に隣接して、陽極酸化膜115の膜厚分でもってオフセット領域と称される高抵抗領域が形成されるが、本実施例では、陽極酸化膜115の膜厚を70nmと薄くしているので、その存在は無視する。
【0090】
ドーピングの終了後、レーザー光の照射を行うことにより、被ドーピング領域の損傷のアニールとドーパントの活性化とを行う。この工程は、強光の照射によって行ってもよい。
【0091】
次に層間絶縁膜として窒化珪素膜124を250nmの厚さにプラズマCVD法でもって成膜する。さらにアクリル樹脂膜125をスピンコート法によって成膜する。アクリル樹脂膜の膜厚は、最小の部分で700nmとなるようにする。なお、樹脂膜を用いるのは、その表面を平坦にできるからである。
【0092】
次にコンタクトホールの形成を行い、ソース電極126とドレイン電極127とを形成する。こうして図3(C)に示すNチャネル型のTFTが完成する。
【0093】
ここではNチャネル型の例を示したが、Pチャネル型のTFTを作製するのであれば、図3(A)及び図3(B)に工程において、燐の代わりにボロンをドーピングすればよい。
【0094】
〔実施例2〕
本実施例は、逆スタガー型のTFTを作製する場合の例である。この場合、ゲイト電極を設けた後に非晶質珪素膜を成膜し、その後に結晶化、及びニッケルの除去を行う。
【0095】
本実施例の場合は、ゲイト電極の材料を後の加熱処理において耐性を有するものとする必要がある。
【0096】
〔実施例3〕
本実施例は、TFTを利用した各種装置の例を示す。図に示すのは、TFTを利用した集積回路の例である。
【0097】
集積回路の例としては、CPU、メモリ、各種演算回路、増幅回路、スイッチ回路等を挙げることができる。
【0098】
本明細書で開示する薄膜トランジスタは、各種フラットパネルディスプレイやフラットパネルディスプレイを備えた情報処理端末やビデオカメラ等に利用することができる。本明細書では、これらの装置も総称して半導体装置と称する。
【0099】
以下において各種装置の具体的な構成の例を示す。図に各種半導体装置の例を示す。これらの半導体装置は、TFTを少なくとも一部に用いている。
【0100】
(A)に示すのは、携帯型の情報処理端末である。この情報処理端末は、本体2001にアクティブマトリクス型の液晶ディスプレイまたはアクティブマトリクス型のELディスプレイを備え、さらに外部から情報を取り込むためのカメラ部2002を備えている。また内部に集積回路2006を備えている。
【0101】
カメラ部2002には、受像部2003と操作スイッチ2004が配置されている。
【0102】
情報処理端末は、今後益々その携帯性を向上させるために薄く、また軽くなるもと考えられている。
【0103】
このような構成においては、アクティブマトリクス型のディスプレイ2005が形成された基板上にさらに周辺駆動回路や演算回路や記憶回路をもTFTでもって集積化されることが好ましい。
【0104】
図5(B)に示すのは、ヘッドマウントディスプレイである。この装置は、アクティブマトリクス型の液晶ディスプレイまたはELディスプレイ2102を本体2101に備えている。また、本体2101は、バンド2103で頭に装着できるようになっている。
【0105】
図5(C)に示すのは、カーナビゲションシステムである。この装置は、人工衛星からの信号をアンテナ2204で受け、その信号に基づいて本体2201に備えられたアクティブマトリクス型の液晶ディスプレイ2202に地理情報を表示する機能を有している。
【0106】
ディスプレイ2202としては、EL型の表示装置を採用することもできる。いずれの場合でもディスプレイは、TFTを利用したアクティブマトリクス型のフラットパネルディスプレイとする。
【0107】
また、本体2201には操作スイッチ2203が備えられており、各種操作を行うことができる。
【0108】
図5(D)に示すのは、携帯電話である。この装置は、本体2301にアクティブマトリクス型の液晶表示装置2304、操作スイッチ2305、音声入力部2303、音声出力部2302、アンテナ2306を備えている。
【0109】
最近は、図5(A)に示す携帯型情報処理端末と図5(D)に示す携帯電話とを組み合わせたような構成も商品化されている。
【0110】
図5(E)に示すのは、携帯型のビデオカメラである。これは、本体2401に受像部2406、音声入力部2403、操作スイッチ2404、アクティブマトリクス型の液晶ディスプレイ2402、バッテリー2405を備えている。
【0111】
図5(F)に示すのは、リアプロジェクシン型の液晶表示装置である。この構成は、本体2501に投影用のスクリーンを備えた構造となっている。表示は、光源2502からの光を偏光ビームスプリッタ2504で分離し、この分離された光を反射型の液晶表示装置2503で光学変調し、この光学変調された画像を反射してリフレクター2505、2506で反射し、それをスクリーン2507に投影するものである。
【0112】
ここでは、液晶表示装置2503として反射型のものを用いる例を示した。しかし、ここに透過型の液晶表示装置を用いてもよい。この場合、光学系を変更すればよい。
【0113】
〔実施例4〕
本実施例は、他の実施例の構成において、珪素膜の代わりにSiX Ge1-x (0.5 <X<1)で示される膜を用いる場合の例である。
【0114】
本明細書で開示する発明では、珪素単体ではなく、珪素を主成分とする化合物膜を用いることもできる。珪素を主成分とする膜というのは、珪素成分を少なくとも半分以上含んでいる膜のこという。
【0115】
例えば、実施例の1の場合は、102で非晶質珪素膜をSiX Ge1-x (0.5 <X<1)で示される膜とすることができる。
【0116】
〔実施例5〕
本実施例は、実施例1に示す作製工程において、図1(C)に示す燐の導入をドーピングではなく、燐を高濃度にドーピングした珪素膜を成膜することによって行う例を示す。
【0117】
この場合、図1(B)に示す結晶化工程の終了後に、燐を高濃度にドーピングした珪素膜をプラズマCVD法により成膜する。
【0118】
燐のドーピング方法としては、例えば成膜ガスとしてシランを98体積%、フォスフィンを2体積%混合したものを用いる。
【0119】
燐を高濃度にドーピングした珪素膜を成膜後に実施例1に示すのと同様な条件で加熱処理を行うことで、この珪素膜中にニッケル元素が移動する。
【0120】
ここでは、燐を高濃度にドーピングした珪素膜を用いる例を示したが、他にPSG膜等を用いることもできる。
【0121】
〔実施例6〕
本実施例は、実施例1に示す作製工程において、図2(B)に示すマスク103を用いた活性層パターン111の形成工程の後に、さらに活性層パターン111の側面をサイドエッチングする構成に関する。
【0122】
実施例1に示す構成においては、111で示すパターンがTFTの活性層となる。
【0123】
この場合、パターン111の周辺部には、燐がドーピングされ、またニッケルが吸い出された108の領域に隣接している。
【0124】
よって、パターン111の周辺部は、燐やニッケルが比較的高濃度に存在している可能性がある。
【0125】
そこで本実施例では、図2(B)に示すパターニングの終了後にパターン111の側面をオーバーエッチングする。こうすることで、上述した懸念を排除し、素子特性の信頼性等をさらに高めることができる。
【0126】
本実施例を実施するには、図2(B)に示すエッチングがドライッチング法でる場合は、ドライエッチング後にウエットエッチングさらに行えばよい。また、図2(B)に示すエッチングがウェットエッチング法である場合は、ウェットエッチングをさらに進める構成とすればよい。
【0127】
【発明の効果】
本明細書で開示する発明を利用することで、珪素の結晶化を助長する金属元素を利用して得られる結晶性珪素膜中を用いて作製されるTFTにおいて、その特性に当該金属元素の悪影響が及ぶことを抑制する技術を提供することができる。
【0128】
特に本明細書で開示する発明では、1つのマスクを利用して、
(1)結晶化促進用金属元素の選択的な導入
(2)当該金属元素の除去用の燐の選択的なドーピング
(3)TFTの活性層パターン形成
といった工程を行うことで、
(a)工程の簡略化
(b)当該金属元素の除去の高効率化
(c)微細パターンに対応
といった有意な効果を得ることができる。
【図面の簡単な説明】
【図1】 TFTの作製工程を示す図。
【図2】 TFTの作製工程を示す図。
【図3】 TFTの作製工程を示す図。
【図4】 TFTを利用した集積回路の概要を示す図。
【図5】 TFTを利用した装置の概要を示す図。
【符号の説明】
101 ガラス基板
102 非晶質珪素膜
103 酸化珪素膜でなるマスク
104 表面に接して保持されたニッケル元素
105 ニッケルの拡散方向(拡散経路)及び結晶成長方向
106 結晶性珪素膜
107 結晶粒界(結晶成長先端部の衝突した領域)
100 ゲイト絶縁膜
201 マスク103の外周辺部
108 燐がドーピングされた領域
110 ニッケルの移動方向(移動経路)
111 パターニングされた結晶性珪素膜
112 レジストマスク
113 アルミニウムパターン
114 多孔質状の陽極酸化膜
115 緻密な膜質の陽極酸化膜
116 ゲイト電極
117 残存した酸化珪素膜(ゲイト絶縁膜)
118 高濃度不純物領域(ソース領域)
119 燐のドーピングが行われなかった領域
120 高濃度不純物領域(ドレイン領域)
121 低濃度不純物領域
122 チャネル領域
123 低濃度不純物領域
124 窒化珪素膜
125 アクリル樹脂膜
126 ソース電極
127 ドレイン電極

Claims (13)

  1. 非晶質珪素膜上の一部にマスクを設け、
    前記マスクを利用して、前記非晶質珪素膜に対して珪素の結晶化を助長する金属元素を選択的に導入し、
    第1の加熱処理を施し、前記非晶質珪素膜において、前記金属元素が導入された領域から前記マスク下に向かって結晶成長を行わせ、
    前記マスクを利用して、前記珪素膜中に15族の元素を選択的に導入し、
    第2の加熱処理を施し、前記15族の元素を導入した領域に前記マスク下の金属元素を移動させ、
    前記マスクを利用して、前記15族の元素を導入した領域を除去することにより、薄膜トランジスタの活性層を形成すること、
    を特徴とする前記薄膜トランジスタを備えたフラットパネルディスプレイの作製方法。
  2. ガラス基板上に非晶質珪素膜を形成し、
    前記非晶質珪素膜上の一部にマスクを設け、
    前記マスクを利用して、前記非晶質珪素膜に対して珪素の結晶化を助長する金属元素を選択的に導入し、
    第1の加熱処理を施し、前記非晶質珪素膜において、前記金属元素が導入された領域から前記マスク下に向かって結晶成長を行わせ、
    前記マスクを利用して、前記珪素膜中に15族の元素を選択的に導入し、
    第2の加熱処理を施し、前記15族の元素を導入した領域に前記マスク下の金属元素を移動させ、
    前記マスクを利用して、前記15族の元素を導入した領域を除去することにより、薄膜トランジスタの活性層を形成すること、
    を特徴とする前記薄膜トランジスタを備えたフラットパネルディスプレイの作製方法。
  3. 非晶質珪素膜上の一部にマスクを設け、
    前記マスクを利用して、前記非晶質珪素膜に対して珪素の結晶化を助長する金属元素を選択的に導入し、
    第1の加熱処理を施し、前記非晶質珪素膜において、前記金属元素が導入された領域から前記マスク下に向かって結晶成長を行わせ、
    前記マスクを利用して、前記珪素膜中に15族の元素を選択的に導入し、
    第2の加熱処理を施し、前記15族の元素を導入した領域に前記マスク下の金属元素を移動させ、
    前記マスクを利用して、前記15族の元素を導入した領域を除去することにより、薄膜トランジスタの活性層を形成し、
    前記活性層にはソース領域、ドレイン領域、及び前記ソース領域とドレイン領域の間に一つの結晶粒界を有するチャネル形成領域が形成されていること、
    を特徴とする前記薄膜トランジスタを備えたフラットパネルディスプレイの作製方法。
  4. ガラス基板上に非晶質珪素膜を形成し、
    前記非晶質珪素膜上の一部にマスクを設け、
    前記マスクを利用して、前記非晶質珪素膜に対して珪素の結晶化を助長する金属元素を選択的に導入し、
    第1の加熱処理を施し、前記非晶質珪素膜において、前記金属元素が導入された領域から前記マスク下に向かって結晶成長を行わせ、
    前記マスクを利用して、前記珪素膜中に15族の元素を選択的に導入し、
    第2の加熱処理を施し、前記15族の元素を導入した領域に前記マスク下の金属元素を移動させ、
    前記マスクを利用して、前記15族の元素を導入した領域を除去することにより、薄膜トランジスタの活性層を形成し、
    前記活性層にはソース領域、ドレイン領域、及び前記ソース領域とドレイン領域の間に一つの結晶粒界を有するチャネル形成領域が形成されていること、
    を特徴とする前記薄膜トランジスタを備えたフラットパネルディスプレイの作製方法。
  5. 非晶質珪素膜上の一部にマスクを設け、
    前記マスクを利用して、前記非晶質珪素膜に対して珪素の結晶化を助長する金属元素を選択的に導入し、
    第1の加熱処理を施し、前記非晶質珪素膜の前記金属元素が導入された領域から前記金属元素を前記マスク下に向かう経路で移動させることで、前記非晶質珪素膜の結晶成長を行わせ、
    前記マスクを利用して、前記珪素膜中に15族の元素を選択的に導入し、
    第2の加熱処理を施し、前記第1の加熱処理で前記マスク下に移動した前記金属元素を前記15族の元素を導入した領域に前記経路とは逆の経路で移動させ、
    前記マスクを利用して、前記15族の元素を導入した領域を除去することにより、薄膜トランジスタの活性層を形成すること、
    を特徴とする前記薄膜トランジスタを備えたフラットパネルディスプレイの作製方法。
  6. ガラス基板上に非晶質珪素膜を形成し、
    前記非晶質珪素膜上の一部にマスクを設け、
    前記マスクを利用して、前記非晶質珪素膜に対して珪素の結晶化を助長する金属元素を選択的に導入し、
    第1の加熱処理を施し、前記非晶質珪素膜の前記金属元素が導入された領域から前記金属元素を前記マスク下に向かう経路で移動させることで、前記非晶質珪素膜の結晶成長を行わせ、
    前記マスクを利用して、前記珪素膜中に15族の元素を選択的に導入し、
    第2の加熱処理を施し、前記第1の加熱処理で前記マスク下に移動した前記金属元素を前記15族の元素を導入した領域に前記経路とは逆の経路で移動させ、
    前記マスクを利用して、前記15族の元素を導入した領域を除去することにより、薄膜トランジスタの活性層を形成すること、
    を特徴とする前記薄膜トランジスタを備えたフラットパネルディスプレイの作製方法。
  7. 非晶質珪素膜上の一部にマスクを設け、
    前記マスクを利用して、前記非晶質珪素膜に対して珪素の結晶化を助長する金属元素を選択的に導入し、
    第1の加熱処理を施し、前記非晶質珪素膜の前記金属元素が導入された領域から前記金属元素を前記マスク下に向かう経路で移動させることで、前記非晶質珪素膜の結晶成長を行わせ、
    前記マスクを利用して、前記珪素膜中に15族の元素を選択的に導入し、
    第2の加熱処理を施し、前記第1の加熱処理で前記マスク下に移動した前記金属元素を前記15族の元素を導入した領域に前記経路とは逆の経路で移動させ、
    前記マスクを利用して、前記15族の元素を導入した領域を除去することにより、薄膜トランジスタの活性層を形成し、
    前記活性層にはソース領域、ドレイン領域、及び前記ソース領域とドレイン領域の間に一つの結晶粒界を有するチャネル形成領域が形成されていること、
    を特徴とする前記薄膜トランジスタを備えたフラットパネルディスプレイの作製方法。
  8. ガラス基板上に非晶質珪素膜を形成し、
    前記非晶質珪素膜上の一部にマスクを設け、
    前記マスクを利用して、前記非晶質珪素膜に対して珪素の結晶化を助長する金属元素を選択的に導入し、
    第1の加熱処理を施し、前記非晶質珪素膜の前記金属元素が導入された領域から前記金属元素を前記マスク下に向かう経路で移動させることで、前記非晶質珪素膜の結晶成長を行わせ、
    前記マスクを利用して、前記珪素膜中に15族の元素を選択的に導入し、
    第2の加熱処理を施し、前記第1の加熱処理で前記マスク下に移動した前記金属元素を前記15族の元素を導入した領域に前記経路とは逆の経路で移動させ、
    前記マスクを利用して、前記15族の元素を導入した領域を除去することにより、薄膜トランジスタの活性層を形成し、
    前記活性層にはソース領域、ドレイン領域、及び前記ソース領域とドレイン領域の間に一つの結晶粒界を有するチャネル形成領域が形成されていること、
    を特徴とする前記薄膜トランジスタを備えたフラットパネルディスプレイの作製方法。
  9. 請求項1乃至8のいずれか1項において、前記非晶質珪素膜の代わりにSiXGe1-x(0.5<X<1)で示される膜を用いることを特徴とする前記薄膜トランジスタを備えたフラットパネルディスプレイの作製方法。
  10. 請求項1乃至9のいずれか1項において、前記珪素の結晶化を助長する金属元素は、Niであることを特徴とする前記薄膜トランジスタを備えたフラットパネルディスプレイの作製方法。
  11. 請求項1乃至10のいずれか1項において、前記15族の元素は、リンであることを特徴とする前記薄膜トランジスタを備えたフラットパネルディスプレイの作製方法。
  12. 請求項1乃至11のいずれか1項において、前記第1の加熱処理は500〜667℃の範囲で行われ、前記第2の加熱処理は450〜750℃の範囲で行われることを特徴とする前記薄膜トランジスタを備えたフラットパネルディスプレイの作製方法。
  13. 請求項1乃至12のいずれか1項において、前記フラットパネルディスプレイはビデオカメラ、携帯型の情報処理端末、ヘッドマウントディスプレイ、カーナビゲーションシステム、または携帯電話に組み込まれていることを特徴とする前記薄膜トランジスタを備えたフラットパネルディスプレイの作製方法。
JP20717797A 1997-07-16 1997-07-16 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法 Expired - Lifetime JP3754184B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP20717797A JP3754184B2 (ja) 1997-07-16 1997-07-16 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法
US09/115,839 US6204154B1 (en) 1997-07-16 1998-07-15 Semiconductor device and fabrication method thereof
US09/805,254 US6383852B2 (en) 1997-07-16 2001-03-14 Semiconductor device and fabrication method thereof
US10/123,210 US6737674B2 (en) 1997-07-16 2002-04-17 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20717797A JP3754184B2 (ja) 1997-07-16 1997-07-16 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法

Publications (2)

Publication Number Publication Date
JPH1140816A JPH1140816A (ja) 1999-02-12
JP3754184B2 true JP3754184B2 (ja) 2006-03-08

Family

ID=16535523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20717797A Expired - Lifetime JP3754184B2 (ja) 1997-07-16 1997-07-16 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法

Country Status (2)

Country Link
US (3) US6204154B1 (ja)
JP (1) JP3754184B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3754184B2 (ja) * 1997-07-16 2006-03-08 株式会社半導体エネルギー研究所 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法
US7166500B2 (en) * 1997-10-21 2007-01-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2000039628A (ja) 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
KR100650343B1 (ko) * 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI221645B (en) * 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
TW589667B (en) * 2001-09-25 2004-06-01 Sharp Kk Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof
US6861338B2 (en) * 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
US7276402B2 (en) * 2003-12-25 2007-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7507617B2 (en) * 2003-12-25 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7032400B2 (en) * 2004-03-29 2006-04-25 Hussmann Corporation Refrigeration unit having a linear compressor
US20060103299A1 (en) * 2004-11-15 2006-05-18 The Hong Kong University Of Science And Technology Polycrystalline silicon as an electrode for a light emitting diode & method of making the same
US7381600B2 (en) * 2004-12-02 2008-06-03 The Hong Kong University Of Science And Technology Method of annealing polycrystalline silicon using solid-state laser and devices built thereon
WO2006126968A1 (en) * 2005-05-21 2006-11-30 The Hong Kong University Of Science And Technology A transflective liquid crystal device and method of manufacturing the same
CN101145564B (zh) * 2005-11-25 2012-08-29 香港科技大学 有源矩阵显示基板制备方法
US7790580B2 (en) * 2006-03-13 2010-09-07 Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon in thin film transistors
US8155829B2 (en) * 2007-11-21 2012-04-10 Denso Corporation Common control apparatus and vehicle control system
WO2009070805A2 (en) * 2007-12-01 2009-06-04 Asuragen, Inc. Mir-124 regulated genes and pathways as targets for therapeutic intervention

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5843225A (en) 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
US5639698A (en) 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JP3138169B2 (ja) * 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
TW447144B (en) 1995-03-27 2001-07-21 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
US5977559A (en) 1995-09-29 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor having a catalyst element in its active regions
JP3376247B2 (ja) 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JP3754184B2 (ja) * 1997-07-16 2006-03-08 株式会社半導体エネルギー研究所 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法
US5989306A (en) * 1997-08-20 1999-11-23 Aluminum Company Of America Method of making a metal slab with a non-uniform cross-sectional shape and an associated integrally stiffened metal structure using spray casting
JPH11177102A (ja) 1997-12-08 1999-07-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
US6383852B2 (en) 2002-05-07
JPH1140816A (ja) 1999-02-12
US20010014517A1 (en) 2001-08-16
US6737674B2 (en) 2004-05-18
US6204154B1 (en) 2001-03-20
US20020110965A1 (en) 2002-08-15

Similar Documents

Publication Publication Date Title
JP3754184B2 (ja) 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法
JP3830623B2 (ja) 結晶性半導体膜の作製方法
JP3844552B2 (ja) 半導体装置の作製方法
JP3295346B2 (ja) 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
US6093934A (en) Thin film transistor having grain boundaries with segregated oxygen and halogen elements
JP3942683B2 (ja) 半導体装置作製方法
JP3717634B2 (ja) 半導体装置の作製方法
JPH10335672A (ja) 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JPH10223534A (ja) 半導体装置の作製方法
JPH10242475A (ja) 半導体装置及びその作製方法
JP4409529B2 (ja) 半導体装置の作製方法
JP3857289B2 (ja) 結晶性珪素膜の作製方法
JP3819249B2 (ja) 薄膜トランジスタの作製方法
JP3830769B2 (ja) 結晶性半導体膜の作製方法
JP4141653B2 (ja) 半導体装置の作製方法及び集積回路の作製方法
JPH10261803A (ja) 半導体装置およびその作製方法
JPH10303430A (ja) 半導体装置の作製方法
JP2001135826A (ja) 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JPH1168111A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040604

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131222

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term