JP3844552B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP3844552B2
JP3844552B2 JP05831797A JP5831797A JP3844552B2 JP 3844552 B2 JP3844552 B2 JP 3844552B2 JP 05831797 A JP05831797 A JP 05831797A JP 5831797 A JP5831797 A JP 5831797A JP 3844552 B2 JP3844552 B2 JP 3844552B2
Authority
JP
Japan
Prior art keywords
film
region
mask
silicon
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05831797A
Other languages
English (en)
Other versions
JPH10242476A (ja
Inventor
舜平 山崎
久 大谷
英人 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP05831797A priority Critical patent/JP3844552B2/ja
Priority to TW087102405A priority patent/TW430868B/zh
Priority to US09/028,963 priority patent/US6197626B1/en
Priority to KR1019980006049A priority patent/KR100544040B1/ko
Priority to EP98301442A priority patent/EP0862201A3/en
Priority to CN98107732A priority patent/CN1129955C/zh
Publication of JPH10242476A publication Critical patent/JPH10242476A/ja
Priority to US09/749,863 priority patent/US6448118B2/en
Priority to KR1020050086280A priority patent/KR100627598B1/ko
Application granted granted Critical
Publication of JP3844552B2 publication Critical patent/JP3844552B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Description

【０００１】
【発明の属する技術分野】
本明細書で開示する発明は、薄膜トランジスタ及びその作製方法に関する。または薄膜トランジスタを用いて構成された回路や装置に関する。
【０００２】
【従来の技術】
薄膜半導体を用いた薄膜トランジスタ（以下ＴＦＴ等）が知られている。これは、基板上に薄膜半導体、特に珪素半導体膜を形成し、この薄膜半導体を用いて構成されるものである。
【０００３】
ＴＦＴは、各種集積回路に利用されているが、特にアクティブマトリックス型の液晶表示装置に利用されている。
【０００４】
アクティブマトリクス型の液晶表示装置は、マトリクス状に配置された画素電極のそれぞれにスイッチング素子としてＴＦＴを配置した構造を有している。
【０００５】
また、マトリクス回路以外に周辺駆動回路をもまでＴＦＴで構成したもの（周辺駆動回路一体型と称される）も知られている。
【０００６】
ＴＦＴの他の用途としては、各種集積回路や多層構造集積回路（立体型ＩＣ）を挙げることができる。
【０００７】
ＴＦＴに利用される珪素膜としては、プラズマＣＶＤ法等の気相法で成膜された非晶質珪素膜を用いることが簡便である。この技術は、ほぼ確立されているといってよい。
【０００８】
しかしながら、非晶質珪素膜を用いたＴＦＴは、その電気的特性が一般の半導体集積回路に利用される単結晶半導体を用いたものに比較するとはるかに低い。このため、アクティブマトリクス回路のスイッチング素子のような限られた用途にしか用いることができないのが現状である。
【０００９】
今後の技術トレンドとして、同一の基板上にアクティブマトリクス回路と周辺駆動回路、さらに画像処理を行うための回路や発振回路等を集積化する構成が求められている。
【００１０】
非晶質珪素膜を用いたＴＦＴの特性を向上させるには、非晶質珪素膜ではなく、結晶性珪素膜を用いれば良い。
【００１１】
単結晶珪素以外で、結晶性を有する珪素膜は、多結晶珪素、ポリシリコン、微結晶珪素等と称されている。
【００１２】
このような結晶性を有する珪素膜を得るためには、まず非晶質珪素膜を形成し、しかる後に加熱（熱アニール）によって結晶化させればよい。この方法は、固体の状態を保ちつつ非晶質状態が結晶状態に変化するので、固相成長法と呼ばれる。
【００１３】
しかしながら、珪素の固相成長においては、加熱温度が６００℃以上、時間は２０時間以上が必要であり、基板として安価なガラス基板を用いることが困難であるという問題がある。
【００１４】
例えばアクティブ型の液晶表示装置に用いられるコーニング７０５９ガラスはガラス歪点が５９３℃であり、基板の大面積化を考慮した場合、６００℃以上の熱アニールを長時間行うことには問題がある。
【００１５】
また、結晶化を行わすための加熱処理の時間が２０時間以上もかかるというのは、生産性の点で問題がある。
【００１６】
このような問題に対して、本発明者らは以下に示すような技術を開発した。これは、非晶質珪素膜の表面にニッケルやパラジウム等のある種の金属元素を微量に堆積させ、しかる後に加熱することで、５５０℃、４時間程度の処理時間で結晶化を行なえるというものである。（特開平６−２４４１０３）
【００１７】
もちろん、６００℃、４時間のアニールであれば、より結晶性の優れた珪素膜が得られる。
【００１８】
この技術によれば、安価なガラス基板上に高い生産性でもって、しかも大面積を有する結晶性珪素膜を得ることができる。
【００１９】
上記のような微量な金属元素（結晶化を助長する金属元素）を導入するには、スパッタリング法によって、金属元素もしくはその化合物の被膜を堆積する方法（特開平６−２４４１０４）、スピンコーティングのごとき手段によって金属元素もしくはその化合物の被膜を形成する方法（特開平７−１３０６５２）、金属元素を含有する気体を熱分解、プラズマ分解等の手段で分解して、被膜を形成する方法（特開平７−３３５５４８）等の方法がある。
【００２０】
また、金属元素の導入を特定の部分に対して選択的におこない、その後、加熱することにより、金属元素の導入された部分から周囲へ、結晶成長を広げること（ラテラル成長法もしくは横成長法）もできる。このような方法で得られた結晶珪素は、結晶構造に方向性があり、方向性に応じて極めて優れた特性を示す。
【００２１】
【発明が解決しようとする課題】
上述したようにある種の金属元素（例えばニッケル）を用いた結晶性珪素膜の作製方法は、非常に優れたものである。しかし、その結晶性珪素膜を用いてＴＦＴを作製した場合、素子特性のばらつき、信頼性に低さ、といった問題があることが判明している。
【００２２】
本明細書で開示する発明は、金属元素を利用して得た結晶性珪素膜を用いて、ＴＦＴを得る場合において、素子特性にばらつきの少ないＴＦＴを得る技術を提供することを課題とする。
【００２３】
【課題を解決するための手段】
【請求項１】
本明細書で開示する発明の一つは、
図１及び図２のその作製工程の一例を示すように、
絶縁表面上に珪素の結晶化を助長する金属元素を用いて結晶性珪素膜１０７を形成する工程（図１（Ａ）及び（Ｂ））と、
前記結晶性珪素膜上にマスク１０９を形成する工程（図１（Ｃ））と、
前記マスクを利用して結晶性珪素膜の特定の領域１１１、１１２に前記金属元素をゲッタリングさせる工程（図２（Ｅ））と、
前記マスク１０９（サイドエッチングがされて１１５となる）を利用して素子の活性層１１６を形成する工程（図２（Ｈ）と、
を有することを特徴とする。
【００２４】
他の発明の構成は、
絶縁表面上に珪素の結晶化を助長する金属元素を用いて結晶性珪素膜を形成する工程と、
前記結晶性珪素膜上にマスクを形成する工程と、
前記結晶性珪素膜に対して前記マスクを利用して窒素、燐、砒素、アンチモン、ビスマスから選ばれた元素を選択的にドーピングする工程と、
加熱処理を施し前記金属元素を前記ドーピングがされた領域にゲッタリングさせる工程と、
前記マスクを利用して前記ドーピングがされた領域を除去する工程と、
を有することを特徴とする。
【００２５】
上記構成において、ドーパントとして最も効果的なのは燐である。
【００２６】
他の発明の構成は、
絶縁表面上に珪素の結晶化を助長する金属元素を用いて結晶性珪素膜を形成する工程と、
前記結晶性珪素膜上にマスクを形成する工程と、
前記結晶性珪素膜に対して前記マスクを利用して窒素、燐、砒素、アンチモン、ビスマスから選ばれた元素を選択的にドーピングする工程と、
加熱処理を施し前記金属元素を前記ドーピングがされた領域にゲッタリングさせる工程と、
前記マスクを利用してゲッタリングがされた領域を利用して素子の活性層を形成する工程と、
を有することを特徴とする。
【００２７】
他の発明の構成は、図１及び図２にその具体的な作製工程例を示すように、
絶縁表面上に珪素の結晶化を助長する金属元素を用いて結晶性珪素膜１０７を形成する工程（図１（Ａ）及び（Ｂ））と、
前記結晶性珪素膜１０７上にマスク１０９を形成する工程（図１（Ｃ））と、前記結晶性珪素膜に対して前記マスク１０９を利用して窒素、燐、砒素、アンチモン、ビスマスから選ばれた元素（この場合は燐）を選択的にドーピングする工程（図１（Ｄ））と、
加熱処理を施し前記金属元素を前記ドーピングがされた領域１１１、１１２にゲッタリングさせる工程（図２（Ｅ））と、
前記マスク１１３を利用してゲッタリングがされた領域の前記ドーピングがされた領域に隣接する領域を自己整合的にエッチングする工程（図２（Ｈ））と、
を有することを特徴とする。
【００２８】
上記の工程は、マスク１０９を用いて燐のドーピングを行い、さらにマスク１０９をサイドエッチングしたもの（１１５で示される）を用いて１１６で示すパターンを得ることを特徴とする。
【００２９】
こうすることにより、１１３の１１１、１１２に隣接する領域を除去することができ、ニッケル元素の影響が１１６の領域に及んでしまうことを抑制することができる。
【００３０】
本明細書で開示する発明においては、珪素の結晶化を助長する金属元素としてＮｉ（ニッケル）を利用することが最も好ましい。
【００３１】
また、珪素の結晶化を助長する金属元素としてＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類のものが利用することができる。
【００３２】
また、結晶性珪素膜の代わりにＳｉx Ｇｅ1-X （０＜ｘ＜１）で示される化合物膜を利用することもできる。
【００３３】
この場合、出発膜の非晶質珪素膜をＳｉx Ｇｅ1-X （０＜ｘ＜１）で示される化合物膜とすればよい。
【００３４】
【実施例】
〔実施例１〕
図１〜図３に本実施例の作製工程を示す。まず図１（Ａ）に示すようにガラス基板１０１上に下地膜として酸化珪素膜を３００ｎｍの厚さにプラズマＣＶＤ法またはスパッタ法でもって成膜する。
【００３５】
次に非晶質珪素膜１０３を減圧熱ＣＶＤ法により５０ｎｍの厚さに成膜する。非晶質珪素膜の膜厚は、２０〜１００ｎｍ程度の範囲から選択すればよい。
【００３６】
非晶質珪素膜以外には、Ｓｉx Ｇｅ1-x （０＜ｘ＜１）で示される珪素を含む化合物を利用することができる。
【００３７】
さらに図示しない酸化珪素膜をプラズマＣＶＤ法により、１２０ｎｍの厚さに成膜する。そしてこの酸化珪素膜をパターニングすることにより、１０４で示されるマスクを形成する。
【００３８】
このマスクには、１０５で示されるスリット状の開口が形成されている。この開口１０５は、図面の手前側から奥行き方向に長手状を有する細長い形状を有している。（図１（Ａ））
【００３９】
次にニッケルを１０ｐｐｍ（重量換算）を濃度で含んだニッケル酢酸塩溶液を塗布しスピナーによって余分な溶液を除去する。
【００４０】
こうして、図１（Ａ）の１０６で示すようにニッケル元素が試料の表面に接して保持された状態を得る。
【００４１】
図１（Ａ）の状態においては、開口１０５の領域において、非晶質珪素膜１０３の表面に選択的にニッケル元素が接して保持された状態なっている。
【００４２】
ニッケルの導入方法としては、プラズマＣＶＤ法、スパッタ法、ニッケルを含んだ電極からに放電によるプラズマ処理、ガス吸着法、イオン注入法等の方法がある。
【００４３】
次にこの試料を６００℃の窒素雰囲気中において、４時間加熱処理する。この工程において、開口１０５が設けられた領域からニッケル元素が非晶質珪素膜中に拡散して行き、そにに従って矢印１０６で示されるようにして結晶化が進行する。
【００４４】
この結晶化は、基板に平行な方向に沿って進行する特異なものとして観察される。（図１（Ｂ））
【００４５】
こうして、１０６で示されるような基板に平行な方向への結晶成長が進行した結晶性珪素膜１０７を得る。
【００４６】
上記の結晶化のための加熱条件は、５５０℃〜７００℃程度の範囲から選択すればよい。ニッケル元素を利用した場合、加熱温度を高くする効果はそれ程高くない。
【００４７】
結晶化が終了したら、酸化珪素膜でなるマスク１０４を除去する。次に赤外光を照射することにより、珪素膜に対してアニールを行う。この工程において、結晶化が進行した領域における欠陥が減少し、結晶性が高まる。
【００４８】
また、赤外光ではなく、紫外領域のエキシマレーザーを照射するのでもよい。レーザー光の照射は、膜中の非平衡状態を助長し、ニッケル元素を動きやすくする作用がある。勿論、結晶化を助長する作用も有する。
【００４９】
次に図示しない酸化珪素膜及び窒化珪素膜をプラズマＣＶＤ法でもって成膜する。膜厚はそれぞれ２００ｎｍとする。
【００５０】
そして図１（Ｃ）に示すようにレジストマスク１０８を形成し、先に成膜した酸化珪素膜と窒化珪素膜とをドライエッチング法によりパターニングする。
【００５１】
こうして酸化珪素膜のパターン１０９と窒化珪素膜のパターン１１０とが積層された状態を得る。この積層パターンは、１０７で示される成長が行われた領域上に形成する。（図１（Ｃ））
【００５２】
次に図１（Ｄ）に示すように露呈した珪素膜の表面に燐のドーピングを行う。ここでは、プラズマドーピング法を用いて、燐イオンを１１１及び１１２の領域に加速注入する。
【００５３】
ここでは、燐イオンを加速注入する方法によりドーピングを行う例を示すが、ドーピングの手法としては他に以下のような方法を採用することができる。
（１）燐を含んだ膜を成膜し、レーザーアニールや加熱処理を行う。
（２）ＰＳＧ膜にような溶液を塗布することにより、成膜される燐を含んだ膜を成膜し、レーザーアニールや加熱処理を行う。
（３）燐を含んだ雰囲気中でレーザーアニールを行う。
【００５４】
次に加熱処理を行う。この加熱処理は、窒素雰囲気中において、６００℃、２時間の条件で行う。この加熱処理は、４００℃〜基板の歪点の範囲から選択することができる。一般に４００℃〜６５０℃程度の範囲から選択すればよい。
【００５５】
この加熱処理において、図２（Ｅ）の１１４で示されるようにニッケル元素が１１３の領域から１１１、１１２の領域に移動する。即ち、１１３に存在するニッケル元素が１１１及び１１２の領域にゲッタリングされる。
【００５６】
このような現象が観察されるのは、
（１）１１１及び１１２の領域に選択的にドーピングされた燐がニッケルと結びつきやすい。
（２）１１１及び１１２の領域はドーピングの際に損傷しており、ニッケルをトラップする欠陥が高密度に形成されている。よって、この領域にニッケル元素が移動し易い。
といった理由による。
【００５７】
燐とニッケルは、Ｎｉ3 Ｐ、Ｎｉ5 Ｐ2 、Ｎｉ2 Ｐ、Ｎｉ3 Ｐ2 、Ｎｉ2 Ｐ3 、ＮｉＰ2 、ＮｉＰ3 で表されるような多様な結合状態を有し、しかもこれらの結合状態は、非常に安定（少なくとも７００℃程度以下の温度雰囲気では安定である）である。従って、１１３領域から１１１及び１１２の領域へのニッケルの移動は一方的なものとなる。
【００５８】
図２（Ｅ）に示す工程を経ることにより、１１３の領域と１１１及び１１２の領域とにおけるニッケル元素の濃度は数倍異なるものとなる。
【００５９】
図３に示すのは、本実施例と同様な条件において処理された試料について、燐がドーピングされた領域（図２（Ｅ）の１１１の領域に相当）と、そうでない領域（図２（Ｅ）の１１３の領域に相当）とにおけるニッケル元素の残留濃度をＳＩＭＳ（２次イオン分析方法）によって計測した結果を示すものである。
【００６０】
図３（Ａ）に示す測定曲線は、燐イオンが加速注入された領域におけるニッケル元素の濃度を示すものである。図３（Ｂ）に示す測定曲線は、燐イオンが加速注入されなかった領域におけるニッケル元素の濃度を示すものである。
【００６１】
なお、燐イオンの注入と、その後の加熱処理を行わない場合、２つの領域において、特に濃度の違いが観察されないことは確かめられている。
【００６２】
図２（Ｅ）に示す工程が終了したら、図２（Ｆ）に示すように窒化珪素膜のパターン１１０をマスクとして酸化珪素膜のパターン１０９の対して等方性のエッチングを行う。即ち、酸化珪素膜１０９をサイドエッチングする。
【００６３】
こうして周囲がサイドエッチングされた酸化珪素膜のパターン１１５を得る。（図２（Ｆ））
【００６４】
次に窒化珪素膜のパターン１１０を除去する。（図２（Ｇ））
【００６５】
次に図２（Ｈ）に示すように露呈した珪素膜を酸化珪素膜のパターン１１５をマスクとして除去する。こうして図１（Ｂ）の１０６で示されるような結晶成長が行われた領域でもって構成される結晶性珪素膜のパターン１１６を得る。
【００６６】
この珪素膜のパターン１１６は、ニッケルのゲッタリングが行われた領域１１３を利用して形成されている。この珪素膜のパターン１１６が後にＴＦＴの活性層となる。
【００６７】
このパターン１１６の形成においては、図２（Ｆ）〜（Ｇ）に示す工程を採用することにより、１１１及び１１２の領域に高濃度で存在するニッケル元素が最終的に残存する１１６のパターンに回り込むことを抑制している。
【００６８】
即ち、図２（Ｆ）に工程でサイドエッチングされる酸化珪素膜１１５のエッチング領域分がマージンとなり、１１１及び１１２の領域に存在するニッケル元素が１１６のパターンに入り込むことが防止される。
【００６９】
図２（Ｈ）に示す工程が終了したら、次に酸化珪素膜のパターン１１５を除去する。そして珪素膜のパターン１１６を覆って酸化珪素膜１１７を１００ｎｍの厚さにプラズマＣＶＤ法でもって成膜する。（図２（Ｉ））
【００７０】
次に図示しないアルミニウム膜を成膜し、さらにレジストマスク１１９を用いてアルミニウム膜でなるパターン１１８を形成する。（図２（Ｉ））
【００７１】
次に陽極酸化法により、多孔質状の陽極酸化膜１２０（酸化アルミニウム膜）を５００ｎｍの厚さに形成する。この際、レジストマスク１１９が存在する関係で、多孔質状の陽極酸化膜１２０はパターンの側面に形成される。（図３（Ｊ））
【００７２】
多孔質状の陽極酸化膜を形成するには、電解溶液として３％の蓚酸を含んだ水溶液を用いる。
【００７３】
次にレジストマスク１１９を除去し、再度の陽極酸化を行う。この工程では、電解溶液として、３％の酒石酸を含んだエチレングリコール溶液をアンモニア水で中和したものを用いる。
【００７４】
この工程においては、１２１で示される緻密な膜質を有する陽極酸化膜は形成される。この緻密な膜質を有する陽極酸化膜の膜厚は８０ｎｍとする。
【００７５】
この工程においては、電解溶液が多孔質状の陽極酸化膜１２０の内部に侵入する関係から、アルミニウムパターン１２２の周囲表面に陽極酸化膜１２１が形成される。（図３（Ｊ））
【００７６】
また、残存したアルミニウムパターン１２２がゲイト電極となる。
【００７７】
こうして図３（Ｊ）に示す状態を得る。次に露呈した酸化珪素膜１１７をドライエッチング法によって除去する。
【００７８】
この工程を経ることによって、残存した酸化珪素膜１２３を得る。こうして図３（Ｋ）に示す状態を得る。
【００７９】
次に多孔質状の陽極酸化膜１２０を除去する。
【００８０】
そして燐のドーピングを行う。ここでは、ＮＴＦＴ（Ｎチャネル型のＴＦＴ）を作製するために燐のドーピングを行う。（図３（Ｌ））
【００８１】
ここでは、燐のドーピング方法として、プラズマドーピングを用いる。
【００８２】
なお、ＰＴＦＴ（Ｐチャネル型のＴＦＴ）を作製するのであれば、ボロンのドーピングを行えばよい。
【００８３】
燐のドーピングを行うことで、活性層のパターン１１６に対して選択的に燐のドーピングがなされる。
【００８４】
この工程において、ソーズ領域１１、低濃度不純物領域１２、チャネル領域１３、低濃度不純物領域１４、ドレイン領域１５が自己整合的に形成される。（図３（Ｌ））
【００８５】
ここで、１２と１４の領域が低濃度不純物領域となるのは以下の理由による。（低濃度というのは、ソース及びドレイン領域に比較してチャネル型を決定する不純物の濃度が低いという意味である）
【００８６】
１２と１４の領域上には、酸化珪素膜１２３が残存している。従って、１２と１４の領域に加速注入される燐のイオンの一部は酸化珪素膜１２３でもって遮蔽される。この結果として、１１及び１５の領域に比較して、１２及び１４の領域には、より低濃度に燐がドーピングされることになる。
【００８７】
また、１３の領域はチャネル領域となる。これは、ゲイト電極１２２及びその周囲の陽極酸化膜１２１がマスクとなるので、燐のドーピングは行われないからである。
【００８８】
なお、イオンの回り込みや電界の拡散を無視した場合、陽極酸化膜１２１の膜厚の分でもって、チャネル領域に隣接してオフセットゲイト領域（低濃度不純物領域と同様に高抵抗領域として機能する）が形成されることになる。
【００８９】
しかし、本実施例では、陽極酸化膜１２１の膜厚が８０ｎｍと薄く、ドーピング時の燐イオンの回り込み等を考慮した場合には、その存在は無視できる。
【００９０】
次に層間絶縁膜として酸化珪素膜１６をプラズマＣＶＤ法でもって成膜し、さらに窒化珪素膜１７をプラズマＣＶＤ法でもって成膜する。（図３（Ｍ））
【００９１】
次にポリイミド樹脂膜１２４を成膜する。樹脂膜を利用した場合、その表面を平坦化することができる。ポリイミド以外には、ポリアミド、ポリイミドアミド、ポリアミド、アクリル、エポキシ等を利用することができる。
【００９２】
次にコンタクト用の開口を形成し、ソース電極１２５及びドレイン電極１２６を形成する。
【００９３】
こうして図３（Ｍ）に示す薄膜トランジスタを完成させる。
【００９４】
〔実施例２〕
本実施例は、図１〜図３に示す作製工程を改良したものに関する。
【００９５】
図５に本実施例の作製工程の一部を示す。
【００９６】
まず、ガラス基板５０１上に図１（Ａ）及び（Ｂ）に示す作製工程に従って、少なくとも一部が結晶化した結晶性珪素膜５０３を得る。ここで、５０２は下地の酸化珪素膜である。（図５（Ａ））
【００９７】
次に図示しない酸化珪素膜を成膜する。そして図５（Ｂ）に示すようにレジストマスク５０４を利用してこの酸化珪素膜をパターニングし、５０５で示すパターンを得る。（図５（Ａ））
【００９８】
さらに燐のイオンをプラズマドーピング法によって加速注入する。こうして図５（Ｂ）の５０６と５０７で示される領域に燐イオンが加速注入される。また、５００の領域には燐イオンが加速注入されない。
【００９９】
次に図５（Ｃ）に示すようにレジストマスク５０４を利用して、酸化珪素膜のパターン５０５の側面を５０８で示されるようにエッチング（サイドエッチング）する。
【０１００】
その後、レジストマスク５０４を除去する。
【０１０１】
そして、図５（Ｄ）に示すように加熱処理を施す。この加熱処理は、窒素雰囲気中において、６００℃、２時間の条件で行う。
【０１０２】
この工程において、５００の領域から５０６及び５０７の領域へとニッケル元素が移動する。即ち、５００の領域中に含まれるニッケル元素は、５０６と５０７の領域へとゲッタリングされる。
【０１０３】
図５（Ｄ）に示す加熱処理の工程が終了したら、図５（Ｅ）に示すように酸化珪素膜のパターン５０９をマスクとして珪素膜をパターニングする。
【０１０４】
この工程においては、５０６と５０７の領域は完全に取り除かれ、さらに５００の領域の５０６と５０７の領域に隣接する領域（先に（Ｃ）の工程でサイドエッチングされた領域に対応する）も除去される。
【０１０５】
このようにするのは、最終的に素子の活性層として利用する領域にニッケル元素が入り込んでしまうことを抑制するためである。
【０１０６】
図５（Ｅ）に示す状態を得たら、酸化珪素膜のパターン５０９を除去し、５１０で示される珪素膜のパターンを得る。そしてこの珪素膜のパターン５１０を活性層としてＴＦＴを作製する。
【０１０７】
〔実施例３〕
本実施例は、実施例１に示すような基板に平行な方向への結晶成長とは異なる方法により結晶化を行う場合の例を示す。本実施例においてもニッケルを利用して結晶性珪素膜を得る方法について示す。
【０１０８】
本実施例で示すのは、実施例１に示すような選択的にニッケル元素を導入することにより、基板に平行な方向への結晶成長を行わせる方法ではなく、非晶質珪素の全面にニッケル元素を導入することにより、全面を一様に結晶化させる方法に関する。
【０１０９】
図６に本実施例の作製工程を示す。まずガラス基板６０１上に下地膜として酸化珪素膜６０２を成膜する。次に非晶質珪素膜６０３を減圧熱ＣＶＤ法またはプラズマＣＶＤ法でもって成膜する。こうして図６（Ａ）に示す状態を得る。
【０１１０】
次に非晶質珪素膜の全面にニッケル酢酸塩溶液を塗布する。この際、スピナーを用いて余分は溶液を吹き飛ばす。
【０１１１】
なお、溶液を塗布する前に非晶質珪素膜の表面に極薄い酸化膜を形成しておくことが望ましい。こうすることにより、珪素膜の表面の濡れ性（親水性）を良くし、溶液が弾かれてしまうことを抑制することができる。酸化膜の形成方法は、酸素雰囲気中でのＵＶ光の照射、オゾン水での処理等により行うことができる。
【０１１２】
こうして図６（Ｂ）の６０４に示すように、非晶質珪素膜６０３の表面にニッケル元素が接して保持された状態を得る。
【０１１３】
次に加熱処理を施すことにより、結晶性珪素膜６０４を得る。（図６（Ｃ））
【０１１４】
この加熱処理は、窒素雰囲気中において、６００℃、４時間の条件で行えばよい。
【０１１５】
この加熱処理の工程においては、図１に示すような特定の方向への結晶成長ではなく、膜全体が一様に結晶成長した状態が得られる。
【０１１６】
この作製工程は、図１に示す作製工程に比較して簡便であるという特徴を有する。しかし、ＴＦＴを作製した場合には、図１に示す横成長方法を利用したものの方が高い性能を得ることができる。
【０１１７】
〔実施例４〕
本実施例では、ＰＴＦＴとＮＴＦＴとを同時に作製する工程について示す。また、活性層からのニッケル元素のゲッタリングに加えて、さらにチャネルや低濃度不純物領域からソース及びドレイン領域へのニッケル元素のゲッタリングを重ねて行う構成を示す。
【０１１８】
図７〜図９に本実施例の作製工程を示す。
【０１１９】
まず図７（Ａ）に示すように、ガラス基板７０１上に下地膜７０２を成膜し、さらに図１や図６に示した方法により、結晶性珪素膜（または一部が結晶化された珪素膜）７０３を得る。
【０１２０】
次に図示しない酸化珪素膜と窒化珪素膜とを積層し、それをレジストマスク７０７、７０９によってパターニングする。
【０１２１】
こうして、酸化珪素膜のパターン７０４と窒化珪素膜のパターン７０６とでなる積層膜パターンを得る。同様に、酸化珪素膜のパターン７０５と窒化珪素膜のパターン７０８とでなる積層膜パターンを得る。
【０１２２】
こうして図７（Ａ）に示す状態を得る。
【０１２３】
次にレジストマスク７０７と７０８を除去し、図７（Ｂ）に示すように燐イオンのドーピングをプラズマドーピング法でもって行う。
【０１２４】
この工程においては、７１０、７１１、７１２の領域にリンのドーピングが行われる。
【０１２５】
この後、加熱処理を施すことにより、７１０、７１１、７１２の領域にニッケル元素がゲッタリングされる。
【０１２６】
次に図７（Ｃ）に示すように窒化珪素膜のパターン７０６を利用して酸化珪素膜のパターン７０４の側面をサイドエッチングする。こうして、７１５で示されるようなサイドエッチングがなされた酸化珪素膜のパターン７１３を得る。
【０１２７】
また同様にサイドエッチングがなされた酸化珪素膜のパターン７１４を得る。
【０１２８】
次に酸化珪素膜のパターン７１３と７１４とを用いて、露呈した領域の珪素膜を除去する。（図７（Ｄ））
【０１２９】
ここで得られた珪素膜のパターン７１６と７１７とは、７１０、７１１、７１２の領域にニッケル元素がゲッタリングされ、ニッケル元素の濃度が低下させられた領域でもって構成されている。
【０１３０】
次にゲイト絶縁膜として機能する酸化珪素膜７１８をプラズマＣＶＤ法でもって成膜する。さらにアルミニウム膜を成膜し、それをレジストマスク７１、７２を用いてパターニングすることにより、アルミニウムパターン７１９、７２０を得る。
【０１３１】
こうして図７（Ｅ）に示す状態を得る。
【０１３２】
次に図８（Ｆ）に示すように、陽極酸化法により多孔質状の陽極酸化膜７２１、７２４を成膜する。
【０１３３】
次にレジストマスク７１、７２を除去し、緻密な膜質を有する陽極酸化膜７２３、７２６を成膜する。この状態でゲイト電極７２２、７２５が画定する。
【０１３４】
図８（Ｆ）に示す状態を得た後、図８（Ｇ）に示すように燐のドーピングを行う。このドーピングは、被ドーピング領域に再度のゲッタリングをさせるために行う。
【０１３５】
この後、４００℃、１時間の加熱処理を行う。この工程において、７３１の領域に残留するニッケル元素は、７２７と７２８の領域にゲッタリングされる。また、７３２の領域に残留するニッケル元素は、７２９と７３０の領域にゲッタリングされる。
【０１３６】
こうして７３１と７３２の領域は再度徹底的にゲッタリングが行われる。即ち、７３１と７３２の領域からのニッケル元素の除去が徹底的に行われる。（図８（Ｈ））
【０１３７】
なお、この加熱処理工程は、ゲイト電極が耐える条件（主に温度の上限）で行うことが重要となる。
【０１３８】
ゲイト電極として、珪素やシリサイドを利用した場合は、ガラス基板が耐える温度でこの処理を行えばよい。この場合、さらに高いゲッタリング効果を得ることができる。
【０１３９】
７２７、７２８、７２９、７３０の領域は、最終的にソース及びドレインとなる領域であり、多少ニッケル元素の濃度が高くてもＴＦＴの動作にはさほど影響しない。
【０１４０】
それに対し、７３１や７３２の領域は、チャネルや低濃度不純物領域が形成される領域でニッケル元素の存在に対して敏感である。
【０１４１】
即ち、チャネル領域は、ゲイト電極から印加される電界により、キャリア密度が変化する領域であり、トラップとなる金属元素が存在することは、その動作に悪影響を与える。
【０１４２】
また、低濃度不純物領域、特にドレイン側の低濃度不純物領域は、チャネル領域とドレイン領域との間に加わる高電界を緩和させる機能を有するもので、比較的強い電界が加わる。
【０１４３】
半導体中のニッケル元素は、キャリアのトラップ準位として機能する。
【０１４４】
また、比較的高電界が加わる領域にトラップ準位が存在していると、この準位を介してのキャリアに移動や、半導体特性の変化が生じる。
よって、上記低濃度不純物領域にニッケル元素が残留していることは、リーク電流の発生や耐圧の低下といった問題を招く要因となる。
【０１４５】
図８（Ｈ）に示す加熱によるゲッタリングの工程が終了したら、露呈した酸化珪素膜７１８をエッチングする。（図８（Ｉ））
【０１４６】
この状態で、７３３、７３４で示される残存した酸化珪素膜を得る。
【０１４７】
さらに多孔質状の陽極酸化膜７２１、７２４を除去する。（図８（Ｉ））
【０１４８】
図８（Ｉ）に示す状態において、再度燐のドーピングを行う。
【０１４９】
この工程においては、７３５の領域に高濃度にドーピングが行われ、７３６の領域に低濃度にドーピングが行われ、７３７の領域にドーピングが行われず、７３８の領域には低濃度にドーピングが行われ、７３９の領域に高濃度にドーピングが行われる。
【０１５０】
また、同時にＮＴＦＴのドレイン領域７４０、低濃度不純物領域７４１、チャネル領域７４２、低濃度不純物領域７４３、ソース領域７４４が自己整合的に形成される。
【０１５１】
次にＮＴＦＴの上部にレジストマスク７４５を形成し、今度はボロンのドーピングをプラズマドーピング法でもって行う。
【０１５２】
このドーピングを行うことで、先に燐がドーピングされた領域は、導電型が反転し、Ｐ型となる。
【０１５３】
こうして、図８（Ｊ）に示すようにＰＴＦＴのソース領域７４５、低濃度不純物領域７４６、チャネル領域７４７、低濃度不純物領域７４８、ドレイン領域７４９が自己整合的に形成される。
【０１５４】
次に図９（Ｋ）に示すように層間絶縁膜として、酸化珪素膜７５０、窒化珪素膜７５１、樹脂膜７５２を成膜する。
【０１５５】
次にコンタクトホールの形成を行い、ＰＴＦＴのソース電極７５３、ドレイン電極７５４を形成する。また、ＮＴＦＴのソース電極７５６、ドレイン電極７５５を形成する。
【０１５６】
こうして図９（Ｍ）に示すようにＮＴＦＴとＰＴＦＴとを同一基板上に同一工程で作製することができる。
【０１５７】
本実施例においては、ＴＦＴを構成する活性層からのニッケルのゲッタリング（図７（Ｃ）の工程）と、さらにチャネル領域と低濃度不純物領域からのニッケルのゲッタリング（図８（Ｈ）の工程）とが行われ、ニッケル元素がＴＦＴの素子の特性に影響を与えることを徹底的に排除している。
【０１５８】
このようにすることにより、高い特性と高い信頼性とを有した素子を得ることができる。このことは、集積回路を構成する上で重要なものとなる。
【０１５９】
〔実施例５〕
本実施例は、図１に示すような作製工程とは異なる方法により、結晶性珪素膜を得る構成に関する。
【０１６０】
本実施例に示す構成は、本出願人により既に出願されている特願平８−３３５１５２号に記載された技術を利用したものである。
【０１６１】
作製工程の概略を図１を用いて説明する。ここでは、基板１０１として、ガラス基板の代わりに石英基板を利用する。これは、後に９００℃以上というようなガラス基板では耐えられない高温での加熱処理が必要になるからである。
【０１６２】
まず石英基板１０１上に下地膜として酸化珪素膜１０２を成膜する。なお、石英基板は平坦性の良好なものが入手できるので、その場合には、この下地膜は成膜しなくてもよい。
【０１６３】
次に非晶質珪素膜を減圧熱ＣＶＤ法で５０ｎｍの厚さに成膜する。さらに酸化珪素膜でなるマスク１０４を形成する。（図１（Ａ））
【０１６４】
そしてニッケル酢酸塩溶液を塗布し、ニッケル元素を表面に接して保持させた状態を得る。（図１（Ａ））
【０１６５】
そして、窒素雰囲気中において、６００℃、４時間の加熱処理を施し、図１（Ｂ）に示すような結晶化を行わせる。
【０１６６】
次にマスク１０４を除去し、再度の加熱処理を行う。この加熱処理は、ＨＣｌを３体積％含有させた酸素雰囲気中において、９５０℃の温度で３０分行う。この工程の結果、３０ｎｍの厚さに熱酸化膜が形成され、珪素膜の膜厚は５０ｎｍから３５ｎｍに減少する。
【０１６７】
この工程が本実施例の特徴である。この工程においては、雰囲気中に塩化ニッケルの形でニッケル元素が膜の全体から除去される。
【０１６８】
また、熱酸化膜の形成に膜中の格子間珪素原子や不安定な結合の珪素原子が消費されることに従い、膜の結晶性が飛躍的に向上する。即ち、膜中の欠陥密度が劇的に減少する。
【０１６９】
上記の熱処理の終了後、形成された熱酸化膜を除去する。その後は、図１（Ｃ）以下の工程に従って、ＴＦＴを作製すればよい。
【０１７０】
本実施例においては、熱酸化膜の形成工程の効果が少なくとも９００℃以上でないと効果が得られないので、基板として石英基板を利用する必要がある。しかし、非常に特性の高い素子を得ることができる。
【０１７１】
本実施例では、熱酸化膜の形成工程を施すことによる効果と、後の実施例１に示すようなニッケルのゲッタリング効果との相乗効果により、さらに素子特性が安定したものを得ることができる。
【０１７２】
本実施例に示す作製工程は、図６に示す作製工程に利用することもできる。
【０１７３】
〔実施例６〕
本実施例は、ボトムゲイト型（この場合は逆スタガー型）のＴＦＴを作製する場合の例を示す。
【０１７４】
まず図１０（Ａ）に示すようにガラス基板１００１上に下地膜として酸化珪素膜１００２を成膜する。そして、シリサイド材料を用いてゲイト電極１００３を形成する。
【０１７５】
さらにゲイト電極を覆って、ゲイト絶縁膜として機能する酸化珪素膜１０００を成膜する。
【０１７６】
次に図１や図６に示すような方法により結晶性珪素膜１００４を得る。こうして図１０（Ａ）に示す状態を得る。
【０１７７】
次にレジストマスク１００７を利用して、酸化珪素膜のパターン１００５と窒化珪素膜のパターン１００６を得る。（図１０（Ｂ））
【０１７８】
そして燐のドーピングを行う。この結果、１００８と１００９の領域に燐のイオンが加速注入される。また、１０１０の領域には燐のイオンが注入されない。
【０１７９】
次に図１０（Ｃ）に示すように加熱処理を施す。この工程において、１０１０の領域に存在するニッケル元素が１００８、１００９の領域にゲッタリングされる。
【０１８０】
次に窒化珪素膜のパターン１００６を利用して酸化珪素膜のパターン１００５をサイドエッチングし、１０１１のパターンを形成する。（図１０（Ｄ））
【０１８１】
次に窒化珪素膜１００６を除去し、さらに酸化珪素膜のパターン１０１１を利用して、珪素膜の１０１０の領域をパターニングする。こうして、図１１（Ｅ）に示すように結晶性珪素膜でなる１０１２のパターンを得る。
【０１８２】
次に図１１（Ｆ）に示すように窒化珪素膜でなるマスク１０１３を配置し、燐のドーピングをプラズマドーピング法でもって行う。
【０１８３】
ドーピングの終了後にレーザー光の照射を行い、ドーパントの活性化と被ドーピング領域にアニールとを行う。
【０１８４】
この工程において、ソース領域１０１４、チャネル領域１０１５、ドレイン領域１０１６が形成される。
【０１８５】
次に図１１（Ｇ）に示すように酸化珪素膜１０１７、樹脂膜１０１８を成膜する。
【０１８６】
そして、コンタクトホールの形成を行い、ソース電極１０１９、ドレイン電極１０２０を形成する。こうして、ボトムゲイト型のＴＦＴが得られる。
【０１８７】
〔実施例７〕
本実施例は、図７〜図９に示すＴＦＴの作製工程において、ゲイト電極としてドープドシリコンまたはシリサイドを用いた場合の例である。
【０１８８】
この場合、図８（Ｃ）に示す工程において、６００℃というような温度を加えることができるので、ゲッタリング効果をさらに高めることができる。
【０１８９】
〔実施例８〕
本実施例では、本明細書で開示する発明を利用した装置の概略を示す。図１２に各装置の概要を示す。
【０１９０】
図１２（Ａ）に示すのは、携帯型の情報処理端末であり、電話回線を利用した通信機能を有している。
【０１９１】
この電子装置は、薄膜トランジスタを利用した集積化回路２００６を本体２００１の内部に備えている。そして、アクティブマトリクス型の液晶ディスプレイ２００５、画像を取り込むカメラ部２００２、さらに操作スイッチ２００４を備えている。
【０１９２】
図１２（Ｂ）に示すのは、ヘッドマウントディスプレイと呼ばれる電子装置である。この装置は、バンド２１０３によって頭に本体２１２０１を装着して、疑似的に目の前に画像を表示する機能を有している。画像は、左右の目に対応した液晶表示装置２１０２によって作成される。
【０１９３】
このような電子装置は、小型軽量なものとするために薄膜トランジスタを利用した回路が利用される。
【０１９４】
図１２（Ｃ）に示すのは、人工衛星からの信号を基に地図情報や各種情報を表示する機能を有している。アンテナ２２０４で捉えた衛星からの情報は、本体２２０１内部に備えた電子回路で処理され、液晶表示装置２２０２に必要な情報が表示される。
【０１９５】
装置の操作は、操作スイッチ２２０３によって行われる。このような装置においても全体の構成を小型化するために薄膜トランジスタを利用した回路が利用される。
【０１９６】
図１２（Ｄ）に示すのは、携帯電話である。この電子装置は、本体２３０１にアンテナ２３０６、音声出力部２３０２、液晶表示装置２３０４、操作スイッチ２３０５、音声入力部２３０３を備えている。
【０１９７】
図１２（Ｅ）に示す電子装置は、ビデオカメラと称される携帯型の撮像装置である。この電子装置は、本体２４０１に開閉部材に取り付けられた液晶ディスプレイ２４０２、開閉部材に取り付けられた操作スイッチ２４０４を備えている。
【０１９８】
さらにまた、本体２４０１には、画像の受像部２４０６、集積化回路２４０７、音声入力部２４０３、操作スイッチ２４０４、バッテリー２４０５が備えられている。
【０１９９】
図１２（Ｆ）に示す電子装置は、投射型の液晶表示装置である。この装置は、本体２５０１に光源２５０２、液晶表示装置２５０３、光学系２５０４備え、スクリンー２５０５に画像を投影する機能を有している。
【０２００】
また、以上示した電子装置における液晶表示装置としては、透過型または反射型のいずれでも利用することができる。表示特性の面では透過型が有利であり、低消費電力や小型軽量化を追求する場合には、反射型が有利である。
【０２０１】
また、表示装置として、アクティブマトリクス型のＥＬディスプレイやプラズマディスプレイ等のフラットパネルディスプレイを利用することができる。
【０２０２】
〔実施例９〕
本実施例は、金属元素を利用して得られた結晶性珪素膜を用いて、当該金属元素がゲッタリングされた（除去された）パターンを得る別な工程について示す。
【０２０３】
図１３に本実施例の作製工程を示す。まず図１３（Ａ）に示すようにガラス基板１３０１上に下地膜１３０２を成膜し、さらにニッケル元素を利用して結晶性珪素膜１３０３を形成する。
【０２０４】
次に酸化珪素膜１３０２でなるマスクを形成する。そして、燐のドーピングを行う。この工程で１３０３、１３０５の領域に燐のドーピングが行われる。また、１３０４の領域にはドーピングがされない。（図１３（Ｂ））
【０２０５】
図１３（Ｂ）に状態で加熱処理を行い、１３０４の領域に存在するニッケル元素を１３０３、１３０５の領域にゲッタリングさせる。
【０２０６】
次に酸化珪素膜でなるマスク１３０２を利用して１３０３、１３０５の領域を除去する。（図１３（Ｃ））
【０２０７】
次に酸化珪素膜でなるマスク１３０２を利用して１３０６の領域をサイドエッチングする。こうして結晶性珪素膜でなる１３０７で示されるパターンを得る。（図１３（Ｄ））
【０２０８】
次に酸化珪素膜でなるマスク１３０２を除去し、図１３（Ｅ）に示す状態を得る。この後は、結晶性珪素膜でなるパターン１３０７を利用してＴＦＴを作製する。
【０２０９】
〔実施例１０〕
本実施例では、図２に示す工程において、酸化珪素膜のパターン１０９のサイドエッチングを行う前に当該パターンを利用して、１１１、１１２の領域を除去し、その後にパターン１０９のサイドエッチングを行い、さらに露呈した１１３の領域の周辺部をエッチングする。
【０２１０】
こうすると、工程は煩雑になるが、１１１と１１２の領域をエッチングする際に飛び散るニッケルが最終的に残存する１１６の領域に入り込むことを徹底的に抑制することができる。
【０２１１】
【発明の効果】
本明細書で開示する発明を利用することにより、金属元素を利用して得た結晶性珪素膜を用いて、ＴＦＴを得る場合において、素子特性にばらつきの少ないＴＦＴを得る技術を提供することができる。
【図面の簡単な説明】
【図１】 ＴＦＴの作製工程を示す図。
【図２】 ＴＦＴの作製工程を示す図。
【図３】 ＴＦＴの作製工程を示す図。
【図４】 燐がドーピングされた領域とそうでない領域におけるニッケル元素の濃度を示す図。
【図５】 ＴＦＴの作製工程を示す図。
【図６】 結晶性珪素膜を得る工程を示す図。
【図７】 ＰＴＦＴとＮＴＦＴとを同一基板上に作製する工程を示す図。
【図８】 ＰＴＦＴとＮＴＦＴとを同一基板上に作製する工程を示す図。
【図９】 ＰＴＦＴとＮＴＦＴとを同一基板上に作製する工程を示す図。
【図１０】ボトムゲイト型のＴＦＴの作製工程を示す図。
【図１１】ボトムゲイト型のＴＦＴの作製工程を示す図。
【図１２】発明を利用した装置の概略の構成を示す。
【図１３】ＴＦＴの作製工程の一部を示す図。
【符号の説明】
１０１ ガラス基板（または石英基板）
１０２ 下地膜（酸化珪素膜）
１０３ 非晶質珪素膜
１０４ 酸化珪素膜でなるマスク
１０５ スリット状の開口
１０６ 接して保持されたニッケル元素
１０７ 結晶性珪素膜
１０８ レジストマスク
１０９ 酸化珪素膜のパターン
１１０ 窒化珪素膜のパターン
１１１、１１２ 燐ドープがされた領域
１１３ ニッケルのゲッタリングがされる領域
１１４ ニッケルの移動方向
１１５ サイドエッチングがされた後の酸化珪素膜パターン
１１６ パターニングされた珪素膜
１１７ ゲイト絶縁膜（酸化珪素膜）
１１８ アルミニウムパターン
１１９ レジストマスク
１２０ 多孔質状の陽極酸化膜
１２１ 緻密な膜質を有する陽極酸化膜
１２２ ゲイト電極
１２３ 残存したゲイト電極（酸化珪素膜）
１１ ソース電極
１２ 低濃度不純物領域
１３ チャネル領域
１４ 低濃度不純物領域
１５ ドレイン領域
１６ 酸化珪素膜
１７ 窒化珪素膜
１２４ ポリイミド樹脂膜
１２５ ソース電極
１２６ ドレイン電極

Claims (8)

  1. 半導体膜の結晶化を助長する金属元素を用いて結晶性半導体膜を形成し、
    前記結晶性半導体膜上にマスクを形成し、
    前記結晶性半導体膜に対して前記マスクを利用して窒素、燐、砒素、アンチモン、ビスマスから選ばれた元素を選択的にドーピングし、
    加熱処理を施し、前記金属元素を前記ドーピングされた領域にゲッタリングし、
    前記マスクを利用して、前記ドーピングされた領域を除去し、
    前記マスクを利用して、前記ドーピングされた領域が除去された結晶性半導体膜をサイドエッチングする
    ことを特徴とする半導体装置の作製方法。
  2. 半導体膜の結晶化を助長する金属元素を用いて結晶性半導体膜を形成し、
    前記結晶性半導体膜上にマスクを形成し、
    前記結晶性半導体膜に対して前記マスクを利用して窒素、燐、砒素、アンチモン、ビスマスから選ばれた元素を選択的にドーピングし、
    加熱処理を施し、前記金属元素を前記ドーピングされた領域にゲッタリングして前記金属元素が低下された領域を形成し、
    前記マスクを利用して、前記ドーピングされた領域を除去し、
    前記マスクを利用して、前記ドーピングされた領域が除去された結晶性半導体膜の前記金属元素が低下された領域をサイドエッチングする
    ことを特徴とする半導体装置の作製方法。
  3. 請求項１または請求項２において、
    前記結晶性半導体膜の、前記マスクを利用して除去されなかった領域に素子の活性層を形成することを特徴とする半導体装置の作製方法。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記半導体膜の結晶化を助長する金属元素として、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類のものを用いることを特徴とする半導体装置の作製方法。
  5. 請求項１乃至請求項３のいずれか一項において、
    前記半導体膜の結晶化を助長する金属元素として、Ｎｉを用いることを特徴とする半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記半導体膜は珪素膜であることを特徴とする半導体装置の作製方法。
  7. 請求項１乃至請求項５のいずれか一項において、
    前記半導体膜は、ＳｉＸＧｅ１−Ｘ（０＜Ｘ＜１）で示される化合物膜であることを特徴とする半導体装置の作製方法。
  8. 請求項１乃至請求項７のいずれか一項において、
    前記ドーピングされる元素として燐が選択されることを特徴とする半導体装置の作製方法。
JP05831797A 1997-02-26 1997-02-26 半導体装置の作製方法 Expired - Fee Related JP3844552B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP05831797A JP3844552B2 (ja) 1997-02-26 1997-02-26 半導体装置の作製方法
TW087102405A TW430868B (en) 1997-02-26 1998-02-20 Method for fabricating semiconductor device
US09/028,963 US6197626B1 (en) 1997-02-26 1998-02-23 Method for fabricating semiconductor device
EP98301442A EP0862201A3 (en) 1997-02-26 1998-02-26 Method of manufacturing a thin film transistor
KR1019980006049A KR100544040B1 (ko) 1997-02-26 1998-02-26 반도체장치제조방법
CN98107732A CN1129955C (zh) 1997-02-26 1998-02-26 半导体器件的制造方法
US09/749,863 US6448118B2 (en) 1997-02-26 2000-12-26 Semiconductor film manufacturing with selective introduction of crystallization promoting material
KR1020050086280A KR100627598B1 (ko) 1997-02-26 2005-09-15 반도체 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05831797A JP3844552B2 (ja) 1997-02-26 1997-02-26 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006122322A Division JP4409529B2 (ja) 2006-04-26 2006-04-26 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH10242476A JPH10242476A (ja) 1998-09-11
JP3844552B2 true JP3844552B2 (ja) 2006-11-15

Family

ID=13080900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05831797A Expired - Fee Related JP3844552B2 (ja) 1997-02-26 1997-02-26 半導体装置の作製方法

Country Status (6)

Country Link
US (2) US6197626B1 (ja)
EP (1) EP0862201A3 (ja)
JP (1) JP3844552B2 (ja)
KR (2) KR100544040B1 (ja)
CN (1) CN1129955C (ja)
TW (1) TW430868B (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075002B1 (en) * 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3844566B2 (ja) 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6821710B1 (en) 1998-02-11 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
US6656779B1 (en) * 1998-10-06 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof
FR2787634B1 (fr) * 1998-12-18 2003-09-12 Thomson Csf Procede de realisation de transistors cmos et dispositifs associes
JP3414662B2 (ja) 1999-01-19 2003-06-09 株式会社半導体エネルギー研究所 Ｓｒａｍセル及びその製造方法
JP2001135573A (ja) * 1999-11-02 2001-05-18 Sharp Corp 半導体装置の製造方法およびその半導体装置
JP2001319878A (ja) 2000-05-11 2001-11-16 Sharp Corp 半導体製造方法
KR20020076625A (ko) * 2001-03-29 2002-10-11 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법
JP3961240B2 (ja) * 2001-06-28 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7351300B2 (en) 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
TW497151B (en) * 2001-09-21 2002-08-01 Mosel Vitelic Inc Method for producing semiconductor with increased threshold voltage uniformity of transistor
KR100796758B1 (ko) 2001-11-14 2008-01-22 삼성전자주식회사 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
JP2003163221A (ja) 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100418217B1 (ko) * 2001-12-27 2004-02-14 엘지.필립스 엘시디 주식회사 폴리실리콘 박막트랜지스터 제조방법
KR100470021B1 (ko) * 2001-12-28 2005-02-04 엘지.필립스 엘시디 주식회사 실리콘 결정화 방법과 박막트랜지스터 제조방법
JP3961310B2 (ja) * 2002-02-21 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100488959B1 (ko) * 2002-03-08 2005-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘 박막트랜지스터의 제조 방법
JP3873012B2 (ja) * 2002-07-29 2007-01-24 株式会社東芝 半導体装置の製造方法
US7064021B2 (en) * 2003-07-02 2006-06-20 Au Optronics Corp. Method for fomring a self-aligned LTPS TFT
US7282738B2 (en) 2003-07-18 2007-10-16 Corning Incorporated Fabrication of crystalline materials over substrates
US7071022B2 (en) * 2003-07-18 2006-07-04 Corning Incorporated Silicon crystallization using self-assembled monolayers
US7066640B2 (en) * 2003-08-26 2006-06-27 Homeland Housewares, Llc Blender and mugs
US7416928B2 (en) * 2004-09-08 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7365410B2 (en) * 2004-10-29 2008-04-29 Freescale, Semiconductor, Inc. Semiconductor structure having a metallic buffer layer and method for forming
CN101151710A (zh) * 2005-03-28 2008-03-26 松下电器产业株式会社 等离子体掺杂方法及用于其的设备
KR100770269B1 (ko) 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
TW200824003A (en) * 2006-11-17 2008-06-01 Chunghwa Picture Tubes Ltd Semiconductor device and manufacturing method thereof
KR20080065460A (ko) * 2007-01-09 2008-07-14 엘지전자 주식회사 수평 금속 유도 결정화를 이용한 저온 다결정 실리콘광기전력 변환소자의 제조방법
KR100848341B1 (ko) * 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101030027B1 (ko) * 2008-12-18 2011-04-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR101072543B1 (ko) * 2009-04-28 2011-10-11 현대중공업 주식회사 태양 전지의 제조 방법
CN101834224B (zh) * 2010-03-26 2011-06-15 浙江大学 一种用于太阳电池制造的硅片快速热处理磷扩散吸杂工艺
KR101809661B1 (ko) 2011-06-03 2017-12-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT380974B (de) 1982-04-06 1986-08-11 Shell Austria Verfahren zum gettern von halbleiterbauelementen
JPH05109737A (ja) 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US5244819A (en) 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices
JPH05206146A (ja) 1992-01-24 1993-08-13 Toshiba Corp 半導体装置の製造方法
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JPH06244103A (ja) 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
US5639698A (en) 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
JP3662263B2 (ja) * 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5275851A (en) 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3114909B2 (ja) 1993-03-04 2000-12-04 富士電機株式会社 プログラマブルコントローラの演算エラー処理方法
JP3107941B2 (ja) 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
JP3190483B2 (ja) 1993-05-21 2001-07-23 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3190482B2 (ja) 1993-05-21 2001-07-23 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2639629B2 (ja) * 1993-06-24 1997-08-13 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW369686B (en) 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
JP3844526B2 (ja) 1994-04-13 2006-11-15 株式会社半導体エネルギー研究所 結晶性珪素膜作製方法
KR100279217B1 (ko) 1994-04-13 2001-02-01 야마자끼 순페이 반도체 장치 형성 방법, 결정성 반도체 막 형성 방법, 박막 트랜지스터 형성 방법 및 반도체 장치 제조 방법
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JP3963961B2 (ja) * 1994-08-31 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5789284A (en) 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
US5915174A (en) 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JP3522381B2 (ja) * 1995-03-01 2004-04-26 株式会社半導体エネルギー研究所 薄膜半導体デバイス及び薄膜半導体デバイスの作製方法
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
TW355845B (en) 1995-03-27 1999-04-11 Semiconductor Energy Lab Co Ltd Semiconductor device and a method of manufacturing the same
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3295679B2 (ja) * 1995-08-04 2002-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW319912B (ja) 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
TW322591B (ja) * 1996-02-09 1997-12-11 Handotai Energy Kenkyusho Kk
JPH10135137A (ja) 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 結晶性半導体作製方法

Also Published As

Publication number Publication date
TW430868B (en) 2001-04-21
US6197626B1 (en) 2001-03-06
KR100627598B1 (ko) 2006-09-25
CN1129955C (zh) 2003-12-03
KR20060086811A (ko) 2006-08-01
US20010016376A1 (en) 2001-08-23
EP0862201A2 (en) 1998-09-02
CN1195879A (zh) 1998-10-14
EP0862201A3 (en) 1999-10-13
US6448118B2 (en) 2002-09-10
KR100544040B1 (ko) 2006-05-30
JPH10242476A (ja) 1998-09-11
KR19980071715A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
JP3844552B2 (ja) 半導体装置の作製方法
JP3942683B2 (ja) 半導体装置作製方法
JP3830623B2 (ja) 結晶性半導体膜の作製方法
JP3645379B2 (ja) 半導体装置の作製方法
KR100483819B1 (ko) 반도체장치제작방법
JP3645378B2 (ja) 半導体装置の作製方法
JP3645380B2 (ja) 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3754184B2 (ja) 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法
US20030138996A1 (en) Semiconductor device and method of fabricating the same
US20050230755A1 (en) Semiconductor thin film and its manufacturing method and semiconductor device and it's manufacturing method
KR19980087561A (ko) 박막 트랜지스터 및 박막 트랜지스터를 사용한 반도체 장치
JP4242461B2 (ja) 半導体装置の作製方法
US6756608B2 (en) Semiconductor device and method of manufacturing the same
JP4409529B2 (ja) 半導体装置の作製方法
JP3645381B2 (ja) 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、カーナビゲーション、携帯電話、ビデオカメラ、投写型表示装置
JP4190600B2 (ja) 半導体装置の作製方法
JP3857289B2 (ja) 結晶性珪素膜の作製方法
JP3819249B2 (ja) 薄膜トランジスタの作製方法
JP3696710B2 (ja) 半導体装置の作製方法
JP4141653B2 (ja) 半導体装置の作製方法及び集積回路の作製方法
JP4317105B2 (ja) 半導体装置の作製方法
JP3830769B2 (ja) 結晶性半導体膜の作製方法
JP3998899B2 (ja) 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JPH1168111A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060428

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060816

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120825

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120825

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130825

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees