JP3696710B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP3696710B2
JP3696710B2 JP02955297A JP2955297A JP3696710B2 JP 3696710 B2 JP3696710 B2 JP 3696710B2 JP 02955297 A JP02955297 A JP 02955297A JP 2955297 A JP2955297 A JP 2955297A JP 3696710 B2 JP3696710 B2 JP 3696710B2
Authority
JP
Japan
Prior art keywords
film
region
silicon film
silicon
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02955297A
Other languages
English (en)
Other versions
JPH10214973A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP02955297A priority Critical patent/JP3696710B2/ja
Priority to US09/014,639 priority patent/US6355509B1/en
Priority to KR1019980003625A priority patent/KR19980071177A/ko
Priority to KR1019980003635A priority patent/KR19980071187A/ko
Publication of JPH10214973A publication Critical patent/JPH10214973A/ja
Application granted granted Critical
Publication of JP3696710B2 publication Critical patent/JP3696710B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本明細書で開示する発明は、ガラス等の基板上に形成された珪素膜を用いた半導体装置の作製方法に関する。例えば、ガラス基板上に薄膜トランジスタを作製する方法に関する。
【0002】
【従来の技術】
従来よりガラス基板や石英基板上に薄膜トランジスタを作製する技術が知られている。
【0003】
薄膜トランジスタとしては、非晶質珪素膜を用いたものが主流であるが、最近は結晶性を有した珪素膜を用いたものも作製されている。
【0004】
結晶性を有する珪素膜を用いた薄膜トランジスタは、高い性能を得ることができる特徴がある。
【0005】
しかし、大面積に均一に高い結晶性を有する珪素膜を形成することは困難であるのも事実である。
【0006】
また、基板として安価なガラス基板を利用することを考えた場合、ガラス基板が耐えるプロセス温度以下で結晶性珪素膜を得る技術が必要とされる。このことは、コスト的に重要な技術課題である。
【0007】
上記のガラス基板が耐えるプロセス温度の一つとして、レーザーアニールプロセスを挙げることができる。レーザーアニールプロセスは、基板に対する熱衝撃がほとんどないという優位性がある。
【0008】
しかし、
(1)大面積に渡って均一なレーザーアニールを行うことは困難である。
(2)レーザー光の発振強度が不安定である。
という問題がある。
【0009】
このような問題を解決する手段として、特開平07−321339号公報に記載された技術が公知である。
【0010】
この技術は、ニッケル等の珪素の結晶化を助長する金属元素を非晶質珪素膜に導入することにより、ガラス基板が耐えるような温度での加熱処理により結晶性珪素膜を得る技術である。
【0011】
【発明が解決しようとする課題】
上記特開平07−321339号公報に記載された技術を利用すると、これまで得られなかったような高品質良好の結晶性珪素膜(単に結晶性が良好であるという意味ではなく、良好な特性を有するTFTが得られるという意味)を大面積に渡り得ることができる。
【0012】
しかし他方において、残留する金属元素が原因と見られる特性のバラツキや不安定性といった問題がある。
【0013】
本明細書で開示する発明はこの問題を解決する手段を提供することを課題とする。また、本明細書で開示する他の発明は、層間絶縁膜の表面を平坦化する手段を提供することを課題とする。
【0014】
【課題を解決するための手段】
本明細書で開示する発明の一つは、
絶縁表面を有する基板上に形成された非晶質珪素膜に珪素の結晶化を助長する金属元素を選択的に導入する工程と、
加熱処理を行い前記金属元素が選択的に導入された領域から基板に平行な方向に結晶成長を行わせ、結晶性珪素膜を得る工程と、
前記結晶性珪素膜の一部をマスクし、他部に不純物元素のイオンを加速注入する工程と、
酸素を含有した雰囲気中で加熱処理し前記マスクされた結晶性珪素膜中に存在する珪素の結晶化を助長する金属元素を他部に移動させる工程と、
前記マスクされた領域を利用して半導体装置の活性層を形成する工程と、
を有することを特徴とする。
【0015】
絶縁表面を有する基板上に形成された非晶質珪素膜に珪素の結晶化を助長する金属元素を選択的に導入する工程と、
加熱処理を行い前記金属元素が選択的に導入された領域から基板に平行な方向に結晶成長を行わせ、結晶性珪素膜を得る工程と、
前記結晶性珪素膜に対してレーザー光の照射を行う工程と、
前記結晶性珪素膜の一部をマスクし、他部に不純物元素のイオンを加速注入する工程と、
酸素を含有した雰囲気中で加熱処理し前記結晶性珪素膜中に存在する珪素の結晶化を助長する金属元素を不純物元素の加速注入された領域に移動させる工程と、
前記マスクされた領域を利用して半導体装置の活性層を形成する工程と、
を有することを特徴とする。
【0016】
絶縁表面を有する基板上に形成された非晶質珪素膜に珪素の結晶化を助長する金属元素を選択的に導入する工程と、
加熱処理を行い前記金属元素が選択的に導入された領域から基板に平行な方向に結晶成長を行わせ、結晶性珪素膜を得る工程と、
前記結晶性珪素膜の一部をマスクし、他部に不純物元素のイオンを加速注入する工程と、
酸素を含有した雰囲気中で加熱処理し前記マスクされた領域から前記不純物元素のドーピングが行われた領域に向かって前記金属元素を移動させる工程と、
前記マスクされた領域を利用して半導体装置の活性層を形成する工程と、
を有することを特徴とする。
【0017】
以上の構成において、珪素の結晶化を助長する金属元素として、Ni(ニッケル)を利用することが好ましい。
【0018】
また、珪素の結晶化を助長する金属元素として、Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種または複数種類の元素を利用することができる。
【0019】
さらにまた、加速注入される不純物元素としてP(リン)を利用することが好ましい。P以外には、Pと同じ族のN、As、Sb、Biから選ばれた材料を用いることができる。
【0020】
また、マスクされる領域は、金属元素が選択的に導入された領域を避けて選ぶことが重要となる。
【0021】
【発明の実施の形態】
図1(A)に示すように、珪素の結晶化を助長する金属元素であるニッケルを選択的に導入し、しかる後に加熱処理を施すことにより、(B)の17に示すように基板101に平行な方向に結晶成長を行わせる。
【0022】
そして、得られた結晶性珪素膜105の一部をレジストマスク106でマスクし、マスクされなかった領域にP(リン)イオンを加速注入する。
【0023】
この結果、107と109の領域にPイオンがドーピングされる。また、これらの領域はこの際、イオンの衝撃により損傷し、非晶質化する。P元素はSi元素よりも原子半径が小さいので、Si原子間に容易に入り込み、効果的に欠陥を形成することができる。この欠陥が後にニッケル元素を積極的に移動させる要因となる。
【0024】
そして図2(A)に示すように酸素と塩素を含有した雰囲気中で加熱処理を行うことにより、マスクされていた108の領域からPが加速注入された107、109の領域へとニッケル元素を移動させることができる。
【0025】
またこの際、107と109の領域の表面に酸化膜が形成され、その中にハロゲン元素の作用によりニッケル元素がゲッタリングされる。
【0026】
そして、107と109の領域を除去する。こうして108の領域からニッケル元素を除去する。そして、この領域を利用して薄膜トランジスタの活性層を形成する。
【0027】
こうすることで、ニッケル元素の影響を排除して薄膜トランジスタを作製することができる。
【0028】
【実施例】
〔実施例1〕
図1及び図2に本実施例の作製工程の概略を示す。
【0029】
まず、図1(A)に示すように、ガラス基板101上に下地膜として、酸化珪素膜102をプラズマCVD法により300nmの厚さに成膜する。
【0030】
次に減圧熱CVD法(またはプラズマCVD法)により、非晶質珪素膜103を40nmの厚さに成膜する。
【0031】
非晶質珪素膜を成膜したら、その表面に図示しない極薄い酸化膜を形成する。ここでは、酸素雰囲気中においてUV光を照射することにより極薄い酸化膜を成膜する。この酸化膜は、後に塗布される溶液の濡れ性を向上させる機能を有している。
【0032】
次に酸化珪素膜でなるマスク15を形成する。このマスクは、厚さが100nmの酸化珪素膜をプラズマCVD法で成膜し、それをパターニングすることによって得る。
【0033】
このマスク15には、16で示されるスリット状の開口が形成されている。非晶質珪素膜103は、このスリット16の領域で露呈している。
【0034】
次にニッケルを10ppm(重量換算)含有したニッケル酢酸塩溶液を塗布する。そしてスピンコーターにより、余分な溶液を吹き飛ばして除去する。
【0035】
この結果、104で示されるようにニッケル元素が接して保持された状態が得られる。ここで、ニッケル元素は、開口16の領域のみにおいて、非晶質珪素膜103の表面に接して保持された状態となる。(図1(A))
【0036】
図1(A)に示す状態を得たら、600℃、6時間の加熱処理を行う。この工程において、17で示されるように、選択的にニッケル元素が導入された領域(開口16の領域)かた結晶成長が基板101に平行な方向に進行する。こうして結晶性珪素膜105を得る。(図1(B))
【0037】
この加熱処理は、550℃〜700℃、好ましくは600℃〜650℃の温度で行うことができる。なお、加熱温度の上限はガラス基板の歪点より低くすることが必要である。
【0038】
次に図1(C)に示すように得られた結晶性珪素膜に対してレーザー光の照射を行う。ここでは、KrFエキシマレーザー(波長248nm)を用いる。
【0039】
エキシマレーザーは、パルス発振型のレーザーであり、このレーザー光が照射されることにより、被照射領域が瞬間的に溶融固化することが繰り返される。
【0040】
エキシマレーザー光を照射することにより、一種の非平衡状態が形成される。具体的には、表面にリッジと呼ばれる凸部が形成されたり、ニッケル元素が部分的に偏析したりする。
【0041】
このような非平衡な状態においては、外部からなんらかのエネルギーが与えられた場合にニッケル元素が動き易くなっている。
【0042】
レーザー光の照射が終了したら、図1(D)に示すように酸化珪素膜でなるマスク106を形成する。
【0043】
このマスク106によって覆われる領域は、先のニッケル元素が選択的に導入された領域を避けて設けることが重要となる。
【0044】
これは、後にマスク106で覆われなかった領域が除去されるのであるが、この際にニッケル元素が導入され、結晶成長の始点となった領域(ニッケル元素が比較的高濃度に含まれる)も同時に除去することが好ましいからである。
【0045】
次にP(リン)元素のドーピングをプラズマドーピング法(またはイオン注入法)でもって行う。
【0046】
このドーピングは、最終的に膜中に残留するニッケル元素の濃度に比較してP元素の濃度が1桁以上高くなるように条件を設定する。
【0047】
本発明者らの計測によれば、図1(C)の工程が終了した時点での珪素膜中に残留するニッケル元素濃度の最高値は1×1019原子個cm-3程度である。
【0048】
従って、この場合は、P元素のドーピングをPが膜中に最低でも1×1020原子個cm-3程度以上残留するようにドーピング条件を設定する。
【0049】
このPイオンのドーピングは図1(E)の107と109の領域に対して行われる。このドーピングの結果、107と109の領域はPを高濃度に含有することになる。また、これらの領域は注入されるイオンの衝撃によって非晶質化される。
【0050】
また、108で示される領域は、酸化珪素膜でなるマスク106が存在する関係でP元素はドーピングされない。またこの状態において、108の領域は結晶性を維持している。
【0051】
P元素のドーピング終了後、試料を加熱処理する。ここでは、窒素(分圧比88%)と酸素(分圧比10%)と塩化水素(分圧比2%)の混合ガス雰囲気とした加熱炉に試料を配置し、400℃、30分の加熱処理を行う。
【0052】
この工程において、P(リン)の作用により領域108中のニッケル元素が107と108の領域に移動する。(図2(A))
【0053】
このニッケル元素の移動は、先にレーザー光の照射により、ニッケル元素が移動し易くなっていること、さらに107と109の領域が非晶質化されていることにより助長される。
【0054】
特に107と109の領域が非晶質化され、欠陥や歪が多く形成されていることが、ニッケル元素のそれらの領域への移動に大きな役割を果たす。
【0055】
この工程において、107と109の領域は、局所的にエッチングが過度に進行し、穴だらけな状態となる。(この領域はとても素子形成に利用できない)
【0056】
なお、レーザー光の照射を行わない場合、この加熱温度を600℃以上に高める必要がある。これは、ニッケル元素がそれ程動き易くないからである。
【0057】
加熱処理が終了したら、酸化珪素膜でなるマスク106を除去する。そして図2(B)に示すようにレジストマスク110を形成する。このレジストマスクは、マスク106で覆われていた領域より狭い面積を覆うように多少のゆとりを設けたものとする。
【0058】
このレジストマスク110を利用して、珪素膜のパターニングを行う。この結果、ニッケル元素が偏析した領域が除去される。(以上の工程をラテラルゲッタリングと称する)
【0059】
こうして、111で示される結晶性珪素膜のパターンが得られる。このパターンは、後に薄膜トランジスタの活性層となる。(図2(C))
【0060】
この結晶性珪素膜は、膜中のニッケル元素が外部に除去されたものとなっている。
【0061】
111で示されるパターンを得たら、レジストマスク110を除去する。そして珪素膜パターン111を覆って、100と11で示される膜が積層されたゲイト絶縁膜を設ける。
【0062】
ここで、まずプラズマCVD法により、100nmの酸化珪素膜11を成膜し、さらに熱酸化法により、5nm程度の酸化膜100を形成し、ゲイト絶縁膜とする。
【0063】
この場合、CVD法で成膜した酸化珪素膜11の内側に後から成膜する熱酸化膜100が成膜される。(図2(D))
【0064】
ゲイト絶縁膜を成膜したら、アルミニウムを主成分とするゲイト電極113を形成する。このゲイト電極12には、そのパターンを形成後に陽極酸化法により、陽極酸化膜10を成膜する。この陽極酸化膜は、耐熱性の低いアルミニウム膜の表面を電気的及び機械的に保護する機能を有している。
【0065】
次にソース及びドレイン領域を形成するために不純物のドーピングを行う。ここでは、Nチャネル型の薄膜トランジスタを作製するためにP(リン)イオンをプラズマドーピング法でもってドーピングする。
【0066】
この工程において、112と114の領域にP元素がドーピングされる。そして、112がソース領域、114がドレイン領域となる。また、113の領域がチャネル領域となる。
【0067】
また、ドーピングの終了後にレーザー光の照射を行い、ドーピング時に生じた損傷のアニールとドーピングされたドーパントの活性化とを行う。
【0068】
次に図2(E)に示すように、層間絶縁膜として窒化珪素膜115を200nmの厚さにプラズマCVD法でもって成膜する。
【0069】
さらにポリイミド樹脂膜116をスピンコート法でもって成膜する。層間絶縁膜に樹脂膜を利用すると、その表面を平坦化できる有意性がある。
【0070】
樹脂膜の材料としては、ポリアミド、ポリイミドアミド、エポキシ、アクリル等の材料を利用することができる。
【0071】
さらにコンタクトホールの形成を行い、ソース電極117とドレイン電極118の形成を行う。こうして薄膜トランジスタが完成する。(図2(E))
【0072】
〔実施例2〕
本実施例では、図2(A)に示すニッケルのゲッタリング工程において、ハロゲン元素を含有した雰囲気中での加熱処理の代わりに、弗酸と過水とを混合した溶液で処理を行う。この際、ニッケル、ニッケルシリサイドが選択的にエッチングされる。
【0073】
〔実施例3〕
本実施例は、実施例1に示す構成において、TFTのしきい値を制御する方法に関する。
【0074】
ここでは、図1(A)に示す非晶質珪素膜103の成膜時に微量のB(ボロン)をドーピングする。このドーピングを行うには、成膜時にB26 を成膜ガス中に微量に混合させる。
【0075】
このようなことをするのは、チャネル領域を弱いP型とすることにより、TFTのしきい値を制御するためである。
【0076】
ドーピングの方法としては、非晶質珪素膜の成膜後にプラズマドーピング法またはイオン注入法により、B(ボロン)をドーピングするのでもよい。
【0077】
なお、Pチャネル型のTFTを作製するのであれば、P(リン)のドーピングを行えばよい。
【0078】
〔実施例4〕
本実施例では、実施例1に示す構成において、ゲイト電極として、珪素材料を用いる。
【0079】
〔実施例5〕
本実施例は、実施例1に示す工程において、珪素の結晶化を助長する金属元素の導入方法として、イオン注入法を用いる場合の例である。即ち、ニッケルイオンを電界により加速し、非晶質珪素膜に打ち込む方法により、非晶質珪素膜中にニッケル元素を導入する場合の例である。
【0080】
イオン注入法を用いた場合には、ニッケル元素の導入量を精密に制御することができる優位性がある。
【0081】
また、ニッケル元素の導入にイオン注入法を用いた場合、マスク15をレジストで構成することができる。
【0082】
この場合、結晶化のための加熱処理は、レジストを除去した状態で行うことになる。
【0083】
〔実施例6〕
本実施例は、本明細書に開示する金属元素の除去方法を利用して相補型に構成された薄膜トランジスタ回路を作製する工程を示す。
【0084】
まず図3(A)に示すようにガラス基板201上に酸化珪素膜でなる下地膜202を成膜する。次に非晶質珪素膜202を成膜する。
【0085】
次に酸化珪素膜でなるマスク200を形成する。このマスクには、図面奥行き方向と手前方向に長手状を有する細長い開口20が形成されている。
【0086】
そして、酢酸ニッケル塩溶液を用いてニッケル元素が204で示されるように非晶質珪素膜の表面全体に接して保持された状態を得る。この状態において、ニッケル元素は開口部20において非晶質珪素膜203に接した状態となる。(図3(A))
【0087】
次に加熱処理を施し、非晶質珪素膜203を結晶化させる。この際、矢印21で示されるような結晶成長が進行する。(図3(B))
【0088】
さらに図3(C)に示すようにレーザー光の照射を行う。
【0089】
次に酸化珪素膜でなるマスク206と207を形成する。(図3(D))
【0090】
次に図3(E)に示すようにP(リン)イオンのヘビードーピングを行う。
【0091】
この工程において、208、210、212の領域にPイオンが加速注入される。また、209、211の領域には、Pイオンは加速注入されない。
【0092】
次に図4(A)に示すようにHClと酸素と窒素との混合雰囲気中での加熱処理を行い、ニッケル元素のゲッタリングを行う。
【0093】
その後、酸化珪素膜でなるマスク206、207を除去する。そして、図4(B)に示すようにレジストマスク213、214を形成する。
【0094】
次にレジストマスク213、214を利用して、珪素膜をパターニングする。こうして、215、216で示される結晶性珪素膜でなるパターンを得る。このパターンの一方がPチャネル型のTFTの活性層になる。また、他方はNチャネル型のTFTの活性層になる。(図4(C))
【0095】
次に熱酸化膜218とプラズマCVD法による酸化珪素膜219とでなるゲイト絶縁膜を形成する。
【0096】
さらにアルミニウムでなるゲイト電極211、223を形成し、その表面に陽極酸化膜220、222を成膜する。
【0097】
次に図示しないレジストマスクを利用して、選択的にP及びBのドーピングを行うことにより、Pチャネル型の薄膜トランジスタのソース領域224、ドレイン領域226を形成する。また、Nチャネル型の薄膜トランジスタのソース領域229、ドレイン領域227を形成する。(図4(D))
【0098】
そして、レーザー光の照射を行い、ソース及びドレイン領域の活性化を行う。
【0099】
次に層間絶縁膜として、窒化珪素膜230を成膜し、さらにポリイミド樹脂膜231を成膜する。そしてコンタクトホールを形成し、Pチャネル型TFTのソース電極232、Nチャネル型TFTのソース電極234、両TFTに共通のドレイン電極233を形成する。
【0100】
こうして図4(E)に示すようにPチャネル型のTFTとNチャネル型のTFTとを相補型に構成したものが得られる。
【0101】
〔実施例7〕
本実施例では、逆スタガー型の薄膜トランジスタの作製工程を示す。まず図5(A)に示すように、ガラス基板401上に下地膜として酸化珪素膜402を成膜する。
【0102】
そして、金属シリサイドでなるゲイト電極403を形成する。さらにゲイト絶縁膜404を成膜する。
【0103】
そして非晶質珪素膜405を成膜する。次に酸化珪素膜でなるマスク400を形成する。このマスクには、開口40が設けられている。
【0104】
次に酢酸ニッケル塩溶液を用いてニッケル元素が406で示されるように表面に接して保持された状態を得る。(図5(A))
【0105】
次に加熱により非晶質珪素膜405を結晶化させる。この際、矢印41で示される方向へと結晶成長が進行する。
【0106】
こうして、結晶性珪素膜407を得る。(図5(B))
【0107】
次にレーザー光の照射を行う。(図5(C))
【0108】
次に酸化珪素膜でなるマスク408を形成する。(図5(D))
【0109】
次にP(リン)元素のヘビードーピングを行う。この工程において、409と411の領域にP元素のヘビードーピングが行われる。また、410の領域にはドーピングは行われない。(図5(E))
【0110】
次にHClと酸素と窒素との混合雰囲気中での加熱処理を施し、図6(A)に示すようにニッケル元素をゲッタリングする。
【0111】
その後、酸化珪素膜でなるマスク408を除去し、新たにレジストマスク408を形成する。(図6(B))
【0112】
そしてレジストマスク412を用いて、珪素膜をパターニングする。こうして、413で示される珪素膜のパターンを残存させる。(図6(C))
【0113】
次にゲイト電極414を設け、さらにこのゲイト電極をマスクとして一導電型を付与する不純物のドーピングを行う。こうして、ソース領域415とドレイン領域417とを形成する。(図6(D))
【0114】
そして、レーザー光の照射を行い、ソース及びドレイン領域の活性化を行う。
【0115】
次に層間絶縁膜として、窒化珪素膜418とポリイミド樹脂膜419とを成膜する。
【0116】
さらにコンタクトホールの形成を行い、ソース電極420とドレイン電極421とを形成する。こうして図6(E)に示すように逆スタガー型の薄膜トランジスタを完成させる。
【0117】
〔実施例8〕
本実施例では、本明細書で開示する発明を利用した装置の概略を示す。図7に各装置の概要を示す。
【0118】
図7(A)に示すのは、携帯型の情報処理端末であり、電話回線を利用した通信機能を有している。
【0119】
この電子装置は、薄膜トランジスタを利用した集積化回路2006を本体2001の内部に備えている。そして、アクティブマトリクス型の液晶ディスプレイ2005、画像を取り込むカメラ部2002、さらに操作スイッチ2004を備えている。
【0120】
図7(B)に示すのは、ヘッドマウントディスプレイと呼ばれる電子装置である。この装置は、バンド2103によって頭に本体21201を装着して、疑似的に目の前に画像を表示する機能を有している。画像は、左右の目に対応した液晶表示装置2102によって作成される。
【0121】
このような電子装置は、小型軽量なものとするために薄膜トランジスタを利用した回路が利用される。
【0122】
図7(C)に示すのは、人工衛星からの信号を基に地図情報や各種情報を表示する機能を有している。アンテナ2204で捉えた衛星からの情報は、本体2201内部に備えた電子回路で処理され、液晶表示装置2202に必要な情報が表示される。
【0123】
装置の操作は、操作スイッチ2203によって行われる。このような装置においても全体の構成を小型化するために薄膜トランジスタを利用した回路が利用される。
【0124】
図7(D)に示すのは、携帯電話である。この電子装置は、本体2301にアンテナ2306、音声出力部2302、液晶表示装置2304、操作スイッチ2305、音声入力部2303を備えている。
【0125】
図7(E)に示す電子装置は、ビデオカメラと称される携帯型の撮像装置である。この電子装置は、本体2401に開閉部材に取り付けられた液晶ディスプレイ2402、開閉部材に取り付けられた操作スイッチ2404を備えている。
【0126】
さらにまた、本体2401には、画像の受像部2406、集積化回路2407、音声入力部2403、操作スイッチ2404、バッテリー2405が備えられている。
【0127】
図7(F)に示す電子装置は、投射型の液晶表示装置である。この装置は、本体2501に光源2502、液晶表示装置2503、光学系2504備え、スクリンー2505に画像を投影する機能を有している。
【0128】
また、以上示した電子装置における液晶表示装置としては、透過型または反射型のいずれでも利用することができる。表示特性の面では透過型が有利であり、低消費電力や小型軽量化を追求する場合には、反射型が有利である。
【0129】
また、表示装置として、アクティブマトリクス型のELディスプレイやプラズマディスプレイ等のフラットパネルディスプレイを利用することができる。
【0130】
〔実施例9〕
本実施例は、図1及び図2に示す実施例1の作製工程を変形した場合を示す。図8に本実施例の作製工程を示す。
【0131】
まず図1に示す工程に従って、ガラス基板101上に下地膜102、結晶性珪素膜105を成膜する。そして、レジストマスク801を利用して酸化珪素膜(または窒化珪素膜)でなるマスク802を形成する。(図8(A))
【0132】
次に107、109の領域に対してP(リン)のヘビードーピングを行う。(図8(B))
【0133】
次に等方性のアッシングを行い、レジストマスク801を等方的に後退させ、803で示すような状態とする。(図8(C))
【0134】
そしてこの後退させたレジストマスク803を利用して酸化珪素膜でなるマスク802を再度パターニングし、803で示される酸化珪素膜でなるパターンを形成する。そしてレジストマスク803を除去する。(図8(D))
【0135】
そして図8(D)の状態において、加熱処理を行い、ニッケル元素を108の領域から107、109の領域に移動させる。
【0136】
そして、マスク804を利用して108で示される珪素膜の領域をパターニングし後に薄膜トランジスタの活性層となる領域805を形成する。後は、実施例1や他の実施例に記載された工程に従って薄膜トランジスタを作製する。
【0137】
本実施例に示す構成を採用した場合、Pイオンを注入するためのマスクを利用して自己整合的に805で示される珪素膜のパターンを形成することができる。
【0138】
〔実施例10〕
本実施例は、実施例1に示す作製工程を改良した構成に関する。図9に本実施例の作製工程を示す。
【0139】
まず、実施例1に示す作製工程に従って、ガラス基板101上に下地膜102を成膜する。さらに結晶性珪素膜105を成膜する。
【0140】
次に酸化珪素膜(または窒化珪素膜)でなるマスク901をレジストマスク902を利用して形成する。(図9(A))
【0141】
次にP(リン)イオンのヘビードーピングを行う。この工程で107と109の領域にPのヘビードーピングが行われる。(図9(B))
【0142】
この後、レジストマスク902を除去する。そして、図9(C)に示すように、加熱処理を行うことにより、ニッケル元素を108の領域から107、109の領域に移動させる。
【0143】
次に酸化珪素膜でなるマスク901を利用して珪素膜の108の領域をパターニングし、902で示される領域を得る。
【0144】
次に酸化珪素膜でなるマスク901を利用して、等方性のエッチングを行うことによって、珪素膜のパターン902のパターンの側面をエッチングし、903で示すパターンを得る。(図9(D))
【0145】
次にマスク901を除去し、903で示す珪素膜のパターンを利用して薄膜トランジスタの活性層を形成する。
【0146】
本実施例に示す構成を採用した場合、マスク901を2回利用することができ、自己整合的に活性層パターン903を得ることができる。
【0147】
また、図9(E)に示す珪素膜のパターニングの際にニッケル元素を高濃度に含んだ107や109の領域が存在しない状態とできることは重要である。
【0148】
エッチングを行う際、飛散してニッケル元素が最終的に活性層となる領域に入り込むことが懸念される。例えば、図8(E)に示すようなパターン805を形成する際のエッチング工程では、エッチング除去される107や109の領域の飛散物からニッケル元素が805の領域に入り込むことが懸念される。
【0149】
しかし、図9(E)に示す工程においては、ニッケル元素を高濃度に含む107や109の領域が存在していないので、上記の懸念を排除することができる。
【0150】
〔実施例11〕
本実施例では、実施例1に示す作製工程を改良した例を示す。まず図10(A)に示すようにガラス基板101上に下地膜102を成膜し、さらに結晶性珪素膜105を形成する。
【0151】
次にレジストマスク1001を利用して酸化珪素膜1003と窒化珪素膜1002との積層膜でなるマスクを形成する。(図10(A))
【0152】
次にP元素のヘビードーピングを行う。(図10(B))
【0153】
次に加熱処理を行い、108の領域から107及び109の領域にニッケル元素を移動させる。(図10(C))
【0154】
次に窒化珪素膜のマスク1002を利用して、酸化珪素膜のマスク1004を等方性のエッチングによりエッチングする。この結果、側面がエッチングされた酸化珪素膜でなるマスク1004が得られる。(図10(D))
【0155】
次に窒化珪素膜のマスク1002を除去し、(D)の工程で得られた酸化珪素膜でなるマスク1004を用いて、珪素膜のパターン1005を得る。
【0156】
この工程の場合も自己整合的に1005で示す珪素膜のパターンを得ることができる。
【0157】
また、図10に示す工程において、以下のような工程を実施してもよい。
【0158】
図10(C)に示す工程を終了したら、露呈した珪素膜の領域、即ち107と109の領域を除去する。そして、(D)及び(E)に示す工程を実施する。
【0159】
このようにすると、1005で示す珪素膜のパターンを形成する際に、107や109の領域に高濃度に含まれているニッケル元素の影響を排除することができる。
【0160】
【発明の効果】
本明細書に開示する発明を利用することにより、珪素の結晶化を助長する金属元素を利用した結晶化方法を利用して薄膜トランジスタを作製しても、活性層中に残留する金属元素の濃度を低減させることがでる。そして、特性のバラツキや不安定性といった問題を改善することができる。
【図面の簡単な説明】
【図1】 薄膜トランジスタの作製工程を示す図。
【図2】 薄膜トランジスタの作製工程を示す図。
【図3】 薄膜トランジスタの作製工程を示す図。
【図4】 薄膜トランジスタの作製工程を示す図。
【図5】 薄膜トランジスタの作製工程を示す図。
【図6】 薄膜トランジスタの作製工程を示す図。
【図7】 発明を利用した装置の構成を示す図。
【図8】 薄膜トランジスタの作製工程を示す図。
【図9】 薄膜トランジスタの作製工程を示す図。
【図10】 薄膜トランジスタの作製工程を示す図。
【符号の説明】
101 ガラス基板
102 下地膜(酸化珪素膜)
103 非晶質珪素膜
104 表面に接して保持されたニッケル元素
105 結晶性珪素膜
106 酸化珪素膜でなるマスク
107 P(リン)元素がドーピングされた領域
108 P(リン)元素がドーピングされなかった領域
109 P(リン)元素がドーピングされた領域
110 レジストマスク
111 活性層となる酸化珪素膜のパターン
11 CVD法により成膜された酸化珪素膜
112 ソース領域
113 チャネル領域
114 ドレイン領域
115 窒化珪素膜
116 樹脂膜
117 ソース電極
118 ドレイン電極

Claims (7)

  1. 基板上に下地膜を形成し、
    前記下地膜上に珪素膜からなるパターンを形成し、
    前記珪素膜からなるパターンを覆うように絶縁膜を形成した後、前記絶縁膜の下側に前記珪素膜からなるパターンを酸化して酸化膜を形成することによりゲイト絶縁膜を形成し、
    前記珪素膜からなるパターン上の前記ゲイト絶縁膜上にゲイト電極を形成し、
    前記珪素膜からなるパターンにソース領域及びドレイン領域を形成するために不純物領域を形成し、
    前記ゲイト絶縁膜及び前記ゲイト電極上に、窒化珪素膜と樹脂膜を積層した層間絶縁膜を形成し、
    前記層間絶縁膜及び前記ゲイト絶縁膜に、前記不純物領域へ貫通するコンタクトホールを形成し、
    前記層間絶縁膜上より前記コンタクトホールを介して前記不純物領域と接する電極を形成し、
    前記珪素膜からなるパターンは、非晶質珪素膜に珪素の結晶化を助長する金属元素を導入し、加熱処理を行い前記非晶質珪素膜を結晶成長させて結晶性珪素膜を形成し、前記結晶性珪素膜の一部をマスクで覆い、前記結晶性珪素膜の前記マスクで覆われない領域に不純物元素を注入し、前記マスクで覆われた前記結晶性珪素膜に存在する前記金属元素を前記不純物元素が注入された前記領域に移動させ、前記不純物元素が注入された前記領域を除去して形成することを特徴とする半導体装置の作製方法。
  2. 基板上に下地膜を形成し、
    前記下地膜上に珪素膜からなるパターンを形成し、
    前記珪素膜からなるパターンを覆うように絶縁膜を形成した後、熱酸化法によりゲイト絶縁膜を形成し、
    前記珪素膜からなるパターン上の前記ゲイト絶縁膜上にゲイト電極を形成し、
    前記珪素膜からなるパターンにソース領域及びドレイン領域を形成するため不純物領域を形成し、
    前記ゲイト絶縁膜及び前記ゲイト電極上に、窒化珪素膜と樹脂膜を積層した層間絶縁膜を形成し、
    前記層間絶縁膜及び前記ゲイト絶縁膜に、前記不純物領域へ貫通するコンタクトホールを形成し、
    前記層間絶縁膜上より前記コンタクトホールを介して前記不純物領域と接する電極を形成し、
    前記珪素膜からなるパターンは、非晶質珪素膜に珪素の結晶化を助長する金属元素を導入し、加熱処理を行い前記非晶質珪素膜を結晶成長させて結晶性珪素膜を形成し、前記結晶性珪素膜の一部をマスクで覆い、前記結晶性珪素膜の前記マスクで覆われない領域に不純物元素を注入し、前記マスクで覆われた前記結晶性珪素膜に存在する前記金属元素を前記不純物元素が注入された前記領域に移動させ、前記不純物元素が注入された前記領域を除去して形成することを特徴とする半導体装置の作製方法。
  3. 請求項1において、前記珪素膜からなるパターン上の酸化膜は5nm程度の厚さであることを特徴とする半導体装置の作製方法。
  4. 請求項1乃至3のいずれか一項において、前記窒化珪素膜はプラズマCVD法により形成することを特徴とする半導体装置の作製方法。
  5. 請求項1乃至4のいずれか一項において、前記樹脂膜はスピンコート法により形成することを特徴とする半導体装置の作製方法。
  6. 請求項1乃至5のいずれか一項において、前記樹脂膜はポリイミド、ポリアミド、ポリイミドアミド、エポキシ、アクリルのいずれか一からなることを特徴とする半導体装置の作製方法。
  7. 請求項1乃至6のいずれか一項において、前記下地膜は酸化珪素膜であることを特徴とする半導体装置の作製方法。
JP02955297A 1997-01-28 1997-01-28 半導体装置の作製方法 Expired - Fee Related JP3696710B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP02955297A JP3696710B2 (ja) 1997-01-28 1997-01-28 半導体装置の作製方法
US09/014,639 US6355509B1 (en) 1997-01-28 1998-01-28 Removing a crystallization catalyst from a semiconductor film during semiconductor device fabrication
KR1019980003625A KR19980071177A (ko) 1997-01-28 1998-01-30 반도체 장치의 제작 방법
KR1019980003635A KR19980071187A (ko) 1997-01-28 1998-01-31 액체운송 장치 및 액체운송 펌프의 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02955297A JP3696710B2 (ja) 1997-01-28 1997-01-28 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004276793A Division JP4317105B2 (ja) 2004-09-24 2004-09-24 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH10214973A JPH10214973A (ja) 1998-08-11
JP3696710B2 true JP3696710B2 (ja) 2005-09-21

Family

ID=12279316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02955297A Expired - Fee Related JP3696710B2 (ja) 1997-01-28 1997-01-28 半導体装置の作製方法

Country Status (2)

Country Link
JP (1) JP3696710B2 (ja)
KR (1) KR19980071177A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4712156B2 (ja) * 1999-05-10 2011-06-29 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
KR19980071177A (ko) 1998-10-26
JPH10214973A (ja) 1998-08-11

Similar Documents

Publication Publication Date Title
JP3974229B2 (ja) 半導体装置の作製方法
US6893503B1 (en) Method of manufacturing a semiconductor device
JP3844552B2 (ja) 半導体装置の作製方法
KR100574581B1 (ko) 반도체 장치 제조 방법
JP3942683B2 (ja) 半導体装置作製方法
US6210997B1 (en) Semiconductor device and method for manufacturing the same
JP3754184B2 (ja) 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法
US7534705B2 (en) Method of manufacturing a semiconductor device
JP3600229B2 (ja) 電界効果型トランジスタの製造方法
JPH118393A (ja) 半導体装置の作製方法
US6355509B1 (en) Removing a crystallization catalyst from a semiconductor film during semiconductor device fabrication
US6756608B2 (en) Semiconductor device and method of manufacturing the same
JP4242461B2 (ja) 半導体装置の作製方法
JP3696710B2 (ja) 半導体装置の作製方法
JP4190600B2 (ja) 半導体装置の作製方法
JP4317105B2 (ja) 半導体装置の作製方法
JP4409529B2 (ja) 半導体装置の作製方法
JP2940653B2 (ja) 半導体装置およびその作製方法
JP3830769B2 (ja) 結晶性半導体膜の作製方法
JP4104901B2 (ja) アクティブマトリクス型表示装置
JP2005244249A (ja) 結晶性珪素膜の作製方法
JPH114002A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050218

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050630

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130708

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130708

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees