JP4242461B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4242461B2
JP4242461B2 JP05563297A JP5563297A JP4242461B2 JP 4242461 B2 JP4242461 B2 JP 4242461B2 JP 05563297 A JP05563297 A JP 05563297A JP 5563297 A JP5563297 A JP 5563297A JP 4242461 B2 JP4242461 B2 JP 4242461B2
Authority
JP
Japan
Prior art keywords
region
silicon film
film
drain
metal element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05563297A
Other languages
English (en)
Other versions
JPH10242475A (ja
Inventor
舜平 山崎
久 大谷
英人 大沼
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP05563297A priority Critical patent/JP4242461B2/ja
Priority to US09/030,727 priority patent/US6433363B1/en
Publication of JPH10242475A publication Critical patent/JPH10242475A/ja
Application granted granted Critical
Publication of JP4242461B2 publication Critical patent/JP4242461B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Description

【0001】
【発明の属する技術分野】
本明細書で開示する発明は、薄膜トランジスタ及びその作製方法に関する。または薄膜トランジスタを用いて構成された回路や装置に関する。
【0002】
【従来の技術】
薄膜半導体を用いた薄膜トランジスタ(以下TFT等)が知られている。これは、基板上に薄膜半導体、特に珪素半導体膜を形成し、この薄膜半導体を用いて構成されるものである。
【0003】
TFTは、各種集積回路に利用されているが、特にアクティブマトリックス型の液晶表示装置に利用されている。
【0004】
アクティブマトリクス型の液晶表示装置は、マトリクス状に配置された画素電極のそれぞれにスイッチング素子としてTFTを配置した構造を有している。
【0005】
また、マトリクス回路以外に周辺駆動回路をもまでTFTで構成したもの(周辺駆動回路一体型と称される)も知られている。
【0006】
TFTの他の用途としては、各種集積回路や多層構造集積回路(立体型IC)を挙げることができる。
【0007】
TFTに利用される珪素膜としては、プラズマCVD法等の気相法で成膜された非晶質珪素膜を用いることが簡便である。この技術は、ほぼ確立されているといってよい。
【0008】
しかしながら、非晶質珪素膜を用いたTFTは、その電気的特性が一般の半導体集積回路に用いられる単結晶半導体のものに比較するとはるかに低い。このため、アクティブマトリクス回路のスイッチング素子のような限られた用途にしか用いることができないのが現状である。
【0009】
非晶質珪素膜を用いたTFTの特性を向上させるには、非晶質珪素膜ではなく、結晶性珪素膜を用いれば良い。
【0010】
単結晶珪素以外で、結晶性を有する珪素膜は、多結晶珪素、ポリシリコン、微結晶珪素等と称されている。
【0011】
このような結晶性を有する珪素膜を得るためには、まず非晶質珪素膜を形成し、しかる後に加熱(熱アニール)によって結晶化させればよい。この方法は、固体の状態を保ちつつ非晶質状態が結晶状態に変化するので、固相成長法と呼ばれる。
【0012】
しかしながら、珪素の固相成長においては、加熱温度が600℃以上、時間は10時間以上が必要であり、基板として安価なガラス基板を用いることが困難であるという問題がある。
【0013】
例えばアクティブ型の液晶表示装置に用いられるコーニング7059ガラスはガラス歪点が593℃であり、基板の大面積化を考慮した場合、600℃以上の熱アニールを長時間行うことには問題がある。
【0014】
また、結晶化を行わすための加熱処理の時間が10時間以上もかかるというのは、生産性の点で問題がある。
【0015】
このような問題に対して、本発明者らは以下に示すような技術を開発した。これは、非晶質珪素膜の表面にニッケルやパラジウム等のある種の金属元素を微量に堆積させ、しかる後に加熱することで、550℃、4時間程度の処理時間で結晶化を行なえるというものである。(特開平6−244103)
【0016】
もちろん、600℃、4時間のアニールであれば、より結晶性の優れた珪素膜が得られる。
【0017】
この技術によれば、安価なガラス基板上に高い生産性でもって、しかも大面積を有する結晶性珪素膜を得ることができる。
【0018】
上記のような微量な金属元素(結晶化を助長する金属元素)を導入するには、スパッタリング法によって、金属元素もしくはその化合物の被膜を堆積する方法(特開平6−244104)、スピンコーティングのごとき手段によって金属元素もしくはその化合物の被膜を形成する方法(特開平7−130652)、金属元素を含有する気体を熱分解、プラズマ分解等の手段で分解して、被膜を形成する方法(特開平7−335548)等の方法がある。
【0019】
また、金属元素の導入を特定の部分に対して選択的におこない、その後、加熱することにより、金属元素の導入された部分から周囲へ、結晶成長を広げること(ラテラル成長法もしくは横成長法)もできる。このような方法で得られた結晶珪素は、結晶構造に方向性があり、方向性に応じて極めて優れた特性を示す。
【0020】
【発明が解決しようとする課題】
上述したようにある種の金属元素(例えばニッケル)を用いた結晶性珪素膜の作製方法は、非常に優れたものである。しかし、その結晶性珪素膜を用いてTFTを作製した場合に後述するような問題が存在することが判明している。
【0021】
まず、一般的なTFTの構造について説明する。図1に示すのは、代表的なNチャネル型にTFTの構造を示すものである。
【0022】
図1に示す構造は、ガラス基板101上にソース領域102、低濃度不純物領域103、チャネル領域104、低濃度不純物領域(LDD領域)105、ドレイン領域106を活性層が設けられている。111は層間絶縁膜であり、112はソース電極、114はドレイン電極である。
【0023】
一般にTFTの構造としては、図1に示すようなドレイン側にドレイン領域106よりも導電型の弱い低濃度不純物領域105を配置したものとする。特にNチャネル型の場合には、このような構造を採用する。
【0024】
この領域はLDD領域(ライトドープドドレイン領域)と称されている。この領域は、チャネル領域とドレイン領域の間に加わる高電界を緩和し、リーク電流の低減、ホットキャリア効果の抑制、といった作用を有している。
【0025】
このような構造を有するTFTを前述した特定の金属元素を利用して結晶化させた結晶性珪素膜でもって構成した場合、以下に示すような問題が生じる。
【0026】
金属元素を利用した結晶性珪素膜を用いてTFTを構成した場合、全体として極めて高い特性を得ることができる。
【0027】
例えば、レーザー光の照射により結晶化させた結晶性珪素膜を用いたTFTよりも高い特性を得ることができる。
【0028】
しかし、多数のTFTを作製した場合に特性のばらつきが大きいという問題がある。また、特性の劣化が目立つTFTが散見される。この特性の劣化も集団的に見た場合の素子特性のバラツキを助長する。
【0029】
集積回路を構成する場合、素子特性のばらつきは重要な問題である。一般に集積回路を構成する場合、一つ一つの素子特性が優れていることに加えて、各素子の特性がそろっていることが重要となる。
【0030】
本明細書で開示する発明は、金属元素を利用して得た結晶性珪素膜を用いて、TFTを得る場合において、素子特性にばらつきの少ないTFTを得る技術を提供することを課題とする。
【0031】
【発明に到る過程】
本発明者等の知見によれば、素子特性のばらつきは結晶化の際に利用した金属元素が原因でることが判明している。
【0032】
上記知見によれば、得られる結晶性珪素膜中から金属元素を選択的に除去することができれば、素子特性のばらつきの問題は解決できることになる。
【0033】
本発明者等の研究によれば、ニッケル元素を利用した場合において、得られた結晶性珪素膜に対して塩素を数%含有させた酸素雰囲気中において900℃程度以上の温度で加熱処理を行うことにより、ニッケル元素を除去できる(またはその影響を排除できる)ことが判明している。
【0034】
この技術を利用することにより、高い特性を有し、かつ非常に特性のばらつきが少ないTFTを得ることができる。なお、この技術については、特願平8−335152号として既に出願されている。
【0035】
しかしこの技術は、ニッケル元素を除去する際に900℃以上の加熱が必要であることから、基板として安価なガラス基板を利用できないという問題がある。
【0036】
安価なガラス基板(例えばコーニング7059ガラス基板や1737ガラス基板)の利用を考えた場合、処理温度(プロセス温度)は600℃以下であることが望ましい。
【0037】
本発明者らの実験によれば、600℃程度というような低温(900℃に比較すれば低温である)での加熱処理により、金属元素を除去には、以下の方法が有効である。
【0038】
(1)まず、金属元素の作用により得られた結晶性珪素膜の一部を残して他部に燐のイオンを加速注入する。
(2)その後に600℃程度の加熱処理を施す。こうすると、燐イオンを加速注入した領域に金属元素が吸い取られるようにして移動する。
【0039】
しかし、この方法による金属元素の除去は、膜の表面から面に垂直な方向に金属元素が除去されるのではなく、膜の面に平行な方向に金属元素が移動する現象を利用しているので、パターンの周辺から徐々に金属元素が周辺領域(燐イオンが加速注入された領域)に移動する状態となる。
【0040】
従って、パターンの面積が大きくなる場合、膜全体から金属元素を除去することにはあまり向かない。
【0041】
他方、金属元素がTFTの特性に与える影響を鋭意研究した結果、以下の知見を得るに至った。
【0042】
この知見とは、「金属元素を利用して結晶化させた結晶性珪素膜を用いて構成したTFTの素子特性のばらつきや劣化には、高電界が加わる領域に残存する金属元素が大きく影響する」というものである。
【0043】
図1に示すようなTFTにおいて、最も高電界が加わる領域は、ドレイン側の低濃度不純物領域105である。従って、この領域における金属元素の濃度を低減することにより、TFTの特性のばらつきや劣化を抑制することができる。
【0044】
本明細書に開示する発明においては、ドレイン側の低濃度不純物領域105における金属元素の濃度を低減させる技術として、上述した燐イオンを加速注入する技術を利用する。
【0045】
【課題を解決するための手段】
本明細書で開示する発明の一つは、非結晶珪素膜に結晶化を助長する金属元素であるNiを導入し、前記非晶質珪素膜を結晶化させ、薄膜トランジスタに用いる結晶性珪素膜を作製する第1の工程と、前記結晶性珪素膜において、ソース領域およびドレイン領域となるべき領域のみに燐元素のドーピングを行う第2の工程と、加熱処理を施し前記ソース領域およびドレイン領域となるべき領域にドープされた前記燐元素により、該領域に隣接する領域に存在する前記金属元素をゲッタリングさせる第3の工程と、前記ソース領域およびドレイン領域となるべき領域に、高濃度に導電型を付与する不純物をドーピングして、ソース領域およびドレイン領域を形成するとともに、前記ソース領域およびドレイン領域となるべき領域とチャネル領域となるべき領域との間に、前記ソース領域およびドレイン領域よりも低濃度に前記導電型を付与する不純物をドーピングして低濃度不純物領域を形成する第4の工程と、を有することを特徴とする。
【0046】
本明細書で開示する発明の一つは、非晶質珪素膜に結晶化を助長する金属元素であるNiを選択的に導入し、前記非晶質珪素膜を結晶化させ、薄膜トランジスタに用いる結晶性珪素膜を作製する第1の工程と、前記結晶性珪素膜において、ソース領域およびドレイン領域となるべき領域のみに燐元素のドーピングを行う第2の工程と、加熱処理を施し前記ソース領域およびドレイン領域となるべき領域にドープされた前記燐元素により、該領域に隣接する領域に存在する前記金属元素をゲッタリングさせる第3の工程と、前記ソース領域およびドレイン領域となるべき領域に、高濃度に導電型を付与する不純物をドーピングして、ソース領域およびドレイン領域を形成するとともに、前記ソース領域およびドレイン領域となるべき領域とチャネル領域となるべき領域との間に、前記ソース領域およびドレイン領域よりも低濃度に前記導電型を付与する不純物をドーピングして低濃度不純物領域を形成する第4の工程と、を有することを特徴とする。
【0047】
また、上記作製方法において、前記導電型を付与する不純物としてP型を付与する不純物が選択されることを特徴とする。
【0048】
本明細書で開示する発明の一つは、図4に具体的な例を示すように、珪素の結晶化を助長する金属元素を用いて結晶化された結晶性珪素膜でもって構成された活性層を有し、該活性層中には、チャネル領域238とドレイン領域236と低濃度不純物領域237とが形成されており、前記低濃度不純物領域237は、チャネル領域238とドレイン領域236との間に形成されており、かつドレイン領域236よりも導電型を付与する不純物が低濃度にドーピングされており、低濃度不純物領域237中における前記金属元素の濃度は、ドレイン領域236中におけるそれの1/5以下であることを特徴とする。
【0049】
上記構成において、Pチャネル型のTFTを構成する場合は、ドレイン領域はP型、低濃度不純物領域はドレイン領域よりも弱いP型であって、ドレイン領域には、燐がドーピングされたものとなる。
【0050】
即ち、この場合、ドレイン領域はP型ではあるが、金属元素のゲッタリングのために燐がドーピングされた領域となる。
【0051】
珪素の結晶化を助長する金属元素としては、Niを利用することが望ましい。これは、その効果が優れており。またその再現性に優れているからである。
【0052】
また、珪素の結晶化を助長する金属元素としては、Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種または複数種類のものを用いることができる。
【0053】
他の発明の構成は、図2〜図4にその作製工程を示すように、珪素の結晶化を助長する金属元素を利用して結晶性珪素膜を作製する工程(図2(A)〜(B))と、薄膜トランジスタの少なくともドレイン領域となるべき領域に燐元素のドーピングを行う工程(図3(G))と、加熱処理を施し前記ドレイン領域となるべき領域221〜224に該領域に隣接する領域(227〜230)に存在する前記金属元素をゲッタリングさせる工程(図3(H))と、前記隣接する領域にドレイン領域よりも低濃度に導電型を付与する不純物をドーピングし、低濃度不純物領域を形成する工程(図4(I)及び/又は図4(J))と、を有することを特徴とする。
【0054】
このような作製工程を採用した場合、低濃度不純物領域における金属元素の濃度は、ドレイン領域におけるそれの1/5以下とすることで、発明の目的を達成することができる。
【0055】
ドーピングの方法としては、ドーパント元素のイオンを加速注入するプラズマドーピング方やイオン注入法を利用することが一般的である。
【0056】
また、ドーパンド元素の薄膜を被ドーピング領域の表面に形成する方法、ドーパンド元素を含んだプラズマ雰囲気中に試料をさらし、所定の領域ドーピングする方法、ドーパンド元素を含んだ雰囲気中でのレーザー光の照射による方法、ドーパンド元素を含んだ溶液を塗布し膜の特定の領域にドーパント元素を拡散させる方法等を採用することができる。
【0057】
【実施例】
〔実施例1〕
図2〜図4に本実施例の作製工程を示す。本実施例では、Pチャネル型のTFT(PTFT)とNチャネル型のTFT(NTFT)とを同時に作製する工程を示す。一般に集積回路においては、PTFTとNTFTとを相補型に組み合わせた構成が基本素子として利用される。
【0058】
まず、図2(A)に示すようにガラス基板201上に下地膜として酸化珪素膜203を3000Åの厚さにスパッタ法によって成膜する。
【0059】
ガラス基板としては、例えばコーニング1737基板(歪点667℃)を利用する。
【0060】
下地膜を成膜したら、プラズマCVD法(または減圧熱CVD法)により、非晶質珪素膜204を700Åの厚さに成膜する。
【0061】
非晶質珪素膜以外には、Si_(x )Ge_(1−x )で示される非晶質膜を利用することができる。
【0062】
次に酸化珪素膜をプラズマCVD法により1500Åの厚さに成膜し、それをパターニングすることにより、205で示されるマスクを形成する。このマスクは、206で示される開口部を有し、この部分で非晶質珪素膜204の一部が露呈している形状を有している。
【0063】
この開口206は、図面の手前方向から奥行き方向へと延在する細長いスリット形状を有している。
【0064】
マスク205を形成したら、Ni元素を10ppm(重量換算)の濃度に調整したニッケル酢酸塩溶液を塗布する。そして、スピンーコータにより余分な溶液を除去する。
【0065】
この状態で図2(A)の207で示すようにニッケル元素が表面に接して保持された状態を得る。
【0066】
この状態においては、マスク205に形成された開口206の領域において、非晶質珪素膜204の表面にニッケル元素が導入された状態となる。
【0067】
金属元素の導入方法としては、イオン注入法を利用することもできる。
【0068】
次に600℃、4時間の加熱処理を窒素雰囲気中において行う。この加熱処理を行うことにより、開口206が設けられた領域から207で示されるような結晶成長が進行する。(図2(B))
【0069】
この結晶成長は、基板に平行な方向への方向へと行われる。この結晶成長をラテラル成長あるいは横成長とする称する。この結晶成長は、ニッケル元素が拡散して行くのに従って進行するものと考えられる。
【0070】
図2(B)に示す結晶化が終了したら、図2(C)に示すように結晶成長した領域を用いて208と209で示されるパターンを形成する。このパターンは、後にTFTの活性層となる。ここで、208がPTFTの活性層となる。また、209がNTFTの活性層となる。
【0071】
次にゲイト絶縁膜として機能する酸化珪素膜210を1300Åの厚さに成膜する。(図2(D))
【0072】
次にスパッタ法により、図示しないアルミニウム膜を4000Åの厚さに成膜する。そしてこのアルミニウム膜をパターニングすることにより、211、212で示されるパターンを形成する。(図3(E))
【0073】
次にアルミニウムパターン211、212を陽極とした陽極酸化を行い、多孔質上の陽極酸化膜213、214を形成する。この陽極酸化膜213、214の成長距離は、5000Åとする。
【0074】
なお、この陽極酸化時には先にアルミニウムパターンを形成する際に利用したレジストマスクを残存させた状態で行う。こうすることにより、213、214で示されるようなパターンの側面方向への選択的な陽極酸化膜の成長を行わせることができる。
【0075】
この多孔質状の陽極酸化膜の成長は、電解溶液として、3%の蓚酸を含んだ水溶液を用いることにより行うことができる。
【0076】
次に図示しないレジストマスクを除去し、再度の陽極酸化を行い陽極酸化膜216、218を形成する。この陽極酸化膜の膜厚は、800Åとする。
【0077】
この工程では、電解溶液として、3%の酒石酸を含んだエチレングリコール溶液をアンモニア水で中和したものを用いる。この工程で形成される陽極酸化膜は、緻密なバリア型の膜質を有している。
【0078】
この工程では、多孔質状の陽極酸化膜213、214中に電解溶液が侵入する関係から、アルミニウムパターン215、217の表面に緻密な膜質を有する陽極酸化膜216、218が形成される。(図3(F))
【0079】
また、残存したアルミニウムパターン215と217とが、後にTFTのゲイト電極となる。ここで、215がPTFTのゲイト電極、217がNTFTのゲイト電極となる。こうして図3(F)に示す状態を得る。
【0080】
次に露呈した酸化珪素膜210をドライエッチング法によって除去する。この結果、図3(G)に示すように一部に酸化珪素膜219、220が残存する。
【0081】
ここで、燐のドーピングをプラズマドーピング法(イオンドーピング法でもよい)でもって行う。このドーピングは、ドーピングされる総量が膜中に残留するニッケル元素の総量よりも多くなるように設定する。
【0082】
現実的には、膜中に存在するニッケル元素の濃度を予め計測し、その濃度の10倍以上の濃度となるようにドーピング条件を設定すればよい。
【0083】
この工程において、221、222、223、224の領域に対して燐元素が加速注入される。また、225、226の領域には、燐がドーピングされない。
【0084】
次に窒素雰囲気中において、600℃、2時間の加熱処理を加える。この工程において、図3(H)の矢印で示されようにニッケル元素が225の領域から221、222の領域へと移動する。また、226の領域から223、224の領域へとニッケル元素は移動する。
【0085】
この熱処理の温度は、300℃以上、好ましくは450℃以上の温度から選択することができる。また加熱温度の上限は、基板の歪点程度となる。
【0086】
この工程においては、特に227、228、229、230の領域からニッケル元素が集中的に除去される。
【0087】
例えば、225で示される領域においては、221と222に隣接した領域(227、228で示される)からまずニッケル元素の移動が開始する。そして、最終的にニッケルが221と222の領域へと吸い取られる割合は、この領域からのものが最も大きなものとなる。
【0088】
こうして、225の領域から221、222の領域へとニッケル元素がゲッタリングされる。また、226の領域から223、224の領域へとニッケル元素がゲッタリングされる。
【0089】
このゲッタリングの効果を図8を用いて説明する。図8は、SIMS(2次イオン分析方法)によって計測した結果を示すものである。
【0090】
図8において(A)は、工程終了後における燐がドーピングされた領域のニッケル元素の濃度を示し、(B)は、工程終了後における燐がドーピングされなかった領域のニッケル元素の濃度を示す。
【0091】
図8から明らかなように、ニッケルは燐がドーピングされた領域に向かって、燐がドーピングされなかった領域から移動する。そして平均してその差は5倍程度以上となっている。本発明者らの知見によれば、この程度のニッケル元素の移動が見られる場合に、その効果が素子特性に顕著に現れてくる。
【0092】
図3(H)に示す工程が終了したら、図4(I)に示す状態において、再度燐のドーピングを行う。この工程は、NTFTのソース及びドレイン領域を形成するために行われる。
【0093】
この工程においては、231、235、236、240の領域にヘビードーピングが行われる。また、232、234、237、239の領域にライトドーピングが行われる。即ち、231、235、236、240の領域がN^(+ )型となり、232、234、237、239の領域がN^(− )型となる。
【0094】
ライトドーピングが行われるのは、酸化珪素膜219、220が存在するためである。即ち、イオンが加速注入される際に一部のイオンが酸化珪素膜219、220によって遮蔽されるからである。
【0095】
次に図4(J)に示すようにレジストマスク241を形成する。そして、今度はボロンのドーピングを行う。この工程において、231、235の領域はP^(+)型に、232、234の領域はP^(− )型に反転する。
【0096】
次にレーザー光の照射を行うことにより、ドーピングがされた領域を活性化する。
【0097】
こうして、PTFTのソース領域231、ドレイン領域235、チャネル領域233、低濃度不純物領域232、234が得られる。
【0098】
さらにNTFTのソース領域240、ドレイン領域236、チャネル領域238、低濃度不純物領域237、239が得られる。
【0099】
この構成においては、232、234、237、239で示される低濃度不純物領域に残留したニッケル元素が最も徹底的に除去されたものとなっている。
【0100】
これらの低濃度不純物領域の中で、ドレイン側の234と237の領域には、特に電界が集中する。
【0101】
従って、低濃度不純物領域におけるニッケル元素の除去が優先的に行われる本実施例の構成は、素子の動作にニッケル元素の存在が影響することを抑制する上で非常に好ましいものとなる。
【0102】
ドーピング終了後におけるレーザーアニールが終了したら、図4(K)に示すように酸化珪素膜242、窒化珪素膜243、ポリイミド樹脂膜244を成膜し層間絶縁膜とする。
【0103】
ポリイミド樹脂以外には、ポリアミド、ポリイミドアミド、アクリル、エポキシ等の材料を利用することができる。
【0104】
そしてコンタクトホールの形成を行い、PTFTのソース電極245、ドレイン電極246を形成する。また、NTFTのソース電極248、ドレイン電極247を形成する。
【0105】
ここで、PTFTのドレイン電極245とNTFTのドレイン電極247とを接続すれば、CMOS構造となる。
【0106】
本実施例に示す作製工程を採用することにより、ガラス基板上に素子特性が優れ、また素子特性が安定し、さらに素子特性のバラツキの少ないTFTを作製することができる。
【0107】
本実施例に示す作製工程に従って作製したNTFTの特性の一例を図7(A)に示す。図7(A)に示すように特性のばらつきの少ないものを得ることができる。
【0108】
他方、図7(B)に示すのは、図3(G)及び図3(H)に示す工程を省いた作製工程を採用した場合に得られるNTFTの特性例である。
【0109】
図から明らかなようにこの場合、特性(特にOFF特性)が大きくばらつく。これは、ドレイン側の低濃度不純物領域にニッケル元素が高濃度で残留しているためであると考えられる。
【0110】
〔実施例2〕
本実施例では、実施例1とは異なる作製工程で結晶性珪素膜を得る工程について示す。本実施例で示す結晶成長方法は、便宜上縦成長(横成長に対して)と呼ばれる結晶成長方法に関する。
【0111】
図5に本実施例の作製工程を示す。まず、図5(A)に示すようにガラス基板501上に下地膜として酸化珪素膜503を成膜する。そして、非晶質珪素膜504を成膜する。
【0112】
次に所定の濃度に調整したニッケル酢酸塩溶液を非晶質珪素膜の表面全体に塗布する。そして、スピンコーターによって余分な溶液を除去する。
【0113】
こうして、非晶質珪素膜504の表面全体にニッケル元素が505で示される接して保持された状態を得る。(図5(A))
【0114】
次に加熱処理を行う。ここでは、窒素雰囲気中において、600℃、4時間の加熱処理を行う。
【0115】
この工程において、非晶質珪素膜504は結晶化し、結晶性珪素膜506を得る。(図5(B))
【0116】
この結晶化は、非晶質珪素膜の全面において同時に進行する。この結晶化方法は、実施例1に示す方法に比較すると簡便であるが、得られる素子の特性は、実施例1に示す方法(横成長)の方が優れている。
【0117】
図5(B)に示す状態を得たら、図2(C)に示すようにPTFTの活性層となるパターン208とNTFTの活性層となるパターン209を得る。後は、実施例1に示すのと同様な工程を経てTFTを完成させる。
【0118】
〔実施例3〕
本実施例は、実施例1または実施例2に示す構成において、得られた結晶性珪素膜に対してレーザー光の照射を行う場合の例である。レーザー光としては、KrFエキシマレーザー(波長248nm)、XeClエキシマレーザー(波長308nm)等を用いることができる。
【0119】
加熱処理に加えてレーザー光の照射を併用した場合、工程の再現性のマージンを稼ぐことができる。
【0120】
また、加熱結晶化後にレーザー光の照射を行うことにより、ニッケル元素を膜中に分散させ、移動しやすい状態とすることができる。このようにすることは、後のゲッタリング工程に好ましい影響を与える。
【0121】
また、レーザー光の照射に代えて、赤外光等の強光を照射するのでもよい。例えば、RTA(ラピッドサーマルアニール)等の手段を利用することもできる。
【0122】
〔実施例4〕
本実施例では、実施例1または実施例2に示す工程とは異なる手法により、結晶性珪素膜を得る構成を示す。
【0123】
本実施例では、特願平8−335152号に記載されている金属元素の除去手段と本明細書に開示する発明を組み合えせた構成に関する。
【0124】
上記の出願に記載されている構成は、900℃以上というような高温での加熱処理により、金属元素を珪素膜中から除去する手法である。この方法は、基板として、石英に代表される耐熱性の高い基板を利用する必要はあるが、高性能、高信頼性を有したデバイスを作製することができる。
【0125】
上記の手法に本明細書で開示する発明を併用することで、素子の信頼性を向上させ、また特性のバラツキをさらに是正することができる。
【0126】
以下に作製工程の概略を示す。まず、石英基板上に非晶質珪素膜を減圧CVD法で500Åの厚さに成膜する。次に実施例2の(A)及び(B)に示す工程に従って、非晶質珪素膜を結晶化させ、結晶性珪素膜を得る。
【0127】
次に得られた結晶性珪素膜の表面を露呈させ、HClを3体積%含んだ酸素雰囲気中において加熱処理を施す。この加熱処理は、950℃の温度雰囲気中において、30分行う。
【0128】
この加熱処理において、ニッケルと塩素とは結合し、塩化ニッケルとして気化し、膜外に除去される。また、熱酸化膜が300Åの厚さに成膜される。そして、熱酸化膜の成膜に伴い、珪素膜の膜厚は350Åに減少する。
【0129】
また、熱酸化膜の成膜に伴い、膜の結晶性が飛躍的に改善される。これは、不安定な珪素原子が優先的に熱酸化膜の形成に利用されことにより、格子間原子の減少、欠陥の減少といったことが行われるためであると考えられる。
【0130】
さらに得られた熱酸化膜を除去する。こうしてニッケル元素の減少された結晶性珪素膜を得る。後は、図2(C)以下の作製工程に従って、薄膜トランジスタを作製する。
【0131】
上述したような作製工程は、珪素膜中のニッケル元素を十分に除去することができるが、それでも素子の微細化を進めた場合には、問題となる程度のニッケル元素の残留が懸念される。
【0132】
これは、素子の大きさがμmオーダー以下となると、微量な不純物元素(特に金属元素)の存在が素子特性に影響が大きくなるからである。
【0133】
このような場合、さらに図3(H)に示す処理を施すことが有用となる。即ち、金属元素の存在が問題となる領域からのニッケル元素の除去を行うことは、有用となる。
【0134】
なお、本実施例においては、基板として石英基板を利用しているので、ゲイト絶縁膜の少なくとも一部を熱酸化膜でもって構成できる。ゲイト絶縁膜として、熱酸化を利用することは、素子特性を追及する上で有用である。
【0135】
〔実施例5〕
本実施例は、図5に示す工程に、熱酸化膜の形成により、ニッケル元素の除去工程を組み合わせた例である。
【0136】
この場合、基板501として石英基板を利用し、ニッケル元素を利用した熱結晶化が終了した後にHClを3体積%含有させた酸素雰囲気中にでの加熱処理を行う。
【0137】
本実施例においては、熱結晶化後における珪素膜の全面からの金属元素の除去、さらに図3(H)に示すようなTFTの作製工程における金属元素が存在していては不都合な領域からの金属元素の除去、が行われ、素子の特性や信頼性の向上、さらにバラツキの低減といった効果を得ることができる。
【0138】
〔実施例6〕
本実施例では、本明細書で開示する発明を利用した装置の概略を示す。図6に各装置の概要を示す。
【0139】
図6(A)に示すのは、携帯型の情報処理端末であり、電話回線を利用した通信機能を有している。
【0140】
この電子装置は、薄膜トランジスタを利用した集積化回路2006を本体2001の内部に備えている。そして、アクティブマトリクス型の液晶ディスプレイ2005、画像を取り込むカメラ部2002、さらに操作スイッチ2004を備えている。
【0141】
図6(B)に示すのは、ヘッドマウントディスプレイと呼ばれる電子装置である。この装置は、バンド2103によって頭に本体21201を装着して、疑似的に目の前に画像を表示する機能を有している。画像は、左右の目に対応した液晶表示装置2102によって作成される。
【0142】
このような電子装置は、小型軽量なものとするために薄膜トランジスタを利用した回路が利用される。
【0143】
図6(C)に示すのは、人工衛星からの信号を基に地図情報や各種情報を表示する機能を有している。アンテナ2204で捉えた衛星からの情報は、本体2201内部に備えた電子回路で処理され、液晶表示装置2202に必要な情報が表示される。
【0144】
装置の操作は、操作スイッチ2203によって行われる。このような装置においても全体の構成を小型化するために薄膜トランジスタを利用した回路が利用される。
【0145】
図6(D)に示すのは、携帯電話である。この電子装置は、本体2301にアンテナ2306、音声出力部2302、液晶表示装置2304、操作スイッチ2305、音声入力部2303を備えている。
【0146】
図6(E)に示す電子装置は、ビデオカメラと称される携帯型の撮像装置である。この電子装置は、本体2401に開閉部材に取り付けられた液晶ディスプレイ2402、開閉部材に取り付けられた操作スイッチ2404を備えている。
【0147】
さらにまた、本体2401には、画像の受像部2406、集積化回路2407、音声入力部2403、操作スイッチ2404、バッテリー2405が備えられている。
【0148】
図6(F)に示す電子装置は、投射型の液晶表示装置である。この装置は、本体2501に光源2502、液晶表示装置2503、光学系2504備え、スクリンー2505に画像を投影する機能を有している。
【0149】
また、以上示した電子装置における液晶表示装置としては、透過型または反射型のいずれでも利用することができる。表示特性の面では透過型が有利であり、低消費電力や小型軽量化を追求する場合には、反射型が有利である。
【0150】
また、表示装置として、アクティブマトリクス型のELディスプレイやプラズマディスプレイ等のフラットパネルディスプレイを利用することができる。
【0151】
【発明の効果】
本明細書で開示する発明を利用することにより、金属元素を利用して得た結晶性珪素膜を用いて、素子特性にばらつきの少ないTFTを得ることができる。
【図面の簡単な説明】
【図1】 従来の薄膜トランジスタの構成を示す図。
【図2】 発明を利用した薄膜トランジスタの作製工程を示す図。
【図3】 発明を利用した薄膜トランジスタの作製工程を示す図。
【図4】 発明を利用した薄膜トランジスタの作製工程を示す図。
【図5】 発明を利用した薄膜トランジスタの作製工程を示す図。
【図6】 発明を利用した装置の概略を示す図。
【図7】 得られたTFTの特性を示す図。
【図8】 燐がドーピングされた領域とそうでない領域におけるニッケル元素の濃度を示す図。
【符号の説明】
101 ガラス基板
102 ソース領域
103 低濃度不純物領域
104 チャネル領域
105 低濃度不純物領域(LDD領域)
106 ドレイン領域
107 ゲイト絶縁膜
108 ゲイト電極
109 陽極酸化膜(酸化アルミニウム膜)
111 層間絶縁膜
112 ソース電極
114 ドレイン電極
201 ガラス
203 下味膜(酸化珪素膜)
204 非晶質珪素膜
205 酸化珪素膜でなるマスク
206 マスクに形成された開口
207 結晶成長方向
208 活性層となるパターン
209 活性層となるパターン
210 ゲイト絶縁膜(酸化珪素膜)
211 アルミニウムパターン
212 アルミニウムパターン
213 多孔質状の陽極酸化膜
214 多孔質状の陽極酸化膜
215 ゲイト電極
216 緻密な膜質の陽極酸化膜
217 ゲイト電極
218 緻密な膜質の陽極酸化膜
219 残存したゲイト絶縁膜
220 残存したゲイト絶縁膜
221 ソース領域
222 ドレイン領域
223 ドレイン領域
224 ソース領域
225、226 燐イオンが加速注入されない領域
227、228 優先的にニッケル元素の除去が行われる領域
229、230 優先的にニッケル元素の除去が行われる領域
231 ソース領域となる領域
232 低濃度不純物領域となる領域
233 チャネル領域
234 低濃度不純物領域(LDD領域)となる領域
235 ドレイン領域となる領域
236 ドレイン領域
237 低濃度不純物領域(LDD領域)となる領域
238 チャネル領域
239 低濃度不純物領域
240 ソース領域
241 レジストマスク
242 酸化珪素膜
243 窒化珪素膜
244 ポリイミド樹脂膜
245 ソース電極
246 ドレイン電極
247 ドレイン電極
248 ソース電極

Claims (3)

  1. 非結晶珪素膜に結晶化を助長する金属元素であるNiを導入し、前記非晶質珪素膜を結晶化させ、薄膜トランジスタに用いる結晶性珪素膜を作製する第1の工程と、
    前記結晶性珪素膜において、ソース領域およびドレイン領域となるべき領域のみに燐元素のドーピングを行う第2の工程と、
    加熱処理を施し前記ソース領域およびドレイン領域となるべき領域にドープされた前記燐元素により、該領域に隣接する領域に存在する前記金属元素をゲッタリングさせる第3の工程と、
    前記ソース領域およびドレイン領域となるべき領域に、高濃度に導電型を付与する不純物をドーピングして、ソース領域およびドレイン領域を形成するとともに、前記ソース領域およびドレイン領域となるべき領域とチャネル領域となるべき領域との間に、前記ソース領域およびドレイン領域よりも低濃度に前記導電型を付与する不純物をドーピングして低濃度不純物領域を形成する第4の工程と、
    を有することを特徴とする半導体装置の作製方法。
  2. 非晶質珪素膜に結晶化を助長する金属元素であるNiを選択的に導入し、前記非晶質珪素膜を結晶化させ、薄膜トランジスタに用いる結晶性珪素膜を作製する第1の工程と、
    前記結晶性珪素膜において、ソース領域およびドレイン領域となるべき領域のみに燐元素のドーピングを行う第2の工程と、
    加熱処理を施し前記ソース領域およびドレイン領域となるべき領域にドープされた前記燐元素により、該領域に隣接する領域に存在する前記金属元素をゲッタリングさせる第3の工程と、
    前記ソース領域およびドレイン領域となるべき領域に、高濃度に導電型を付与する不純物をドーピングして、ソース領域およびドレイン領域を形成するとともに、前記ソース領域およびドレイン領域となるべき領域とチャネル領域となるべき領域との間に、前記ソース領域およびドレイン領域よりも低濃度に前記導電型を付与する不純物をドーピングして低濃度不純物領域を形成する第4の工程と、
    を有することを特徴とする半導体装置の作製方法。
  3. 請求項1または請求項において、
    前記導電型を付与する不純物としてP型を付与する不純物が選択されることを特徴とする半導体装置の作製方法。
JP05563297A 1997-02-24 1997-02-24 半導体装置の作製方法 Expired - Fee Related JP4242461B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP05563297A JP4242461B2 (ja) 1997-02-24 1997-02-24 半導体装置の作製方法
US09/030,727 US6433363B1 (en) 1997-02-24 1998-02-23 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05563297A JP4242461B2 (ja) 1997-02-24 1997-02-24 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH10242475A JPH10242475A (ja) 1998-09-11
JP4242461B2 true JP4242461B2 (ja) 2009-03-25

Family

ID=13004172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05563297A Expired - Fee Related JP4242461B2 (ja) 1997-02-24 1997-02-24 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US6433363B1 (ja)
JP (1) JP4242461B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20020020840A1 (en) * 2000-03-10 2002-02-21 Setsuo Nakajima Semiconductor device and manufacturing method thereof
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW550648B (en) * 2001-07-02 2003-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6861338B2 (en) * 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
US7276402B2 (en) * 2003-12-25 2007-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7507617B2 (en) * 2003-12-25 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
US7416928B2 (en) * 2004-09-08 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52156576A (en) * 1976-06-23 1977-12-27 Hitachi Ltd Production of mis semiconductor device
US5859443A (en) 1980-06-30 1999-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2835216B2 (ja) * 1991-09-12 1998-12-14 株式会社東芝 半導体装置の製造方法
JP3144032B2 (ja) * 1992-03-30 2001-03-07 ソニー株式会社 薄膜トランジスタ及びその製造方法
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
US5843225A (en) 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
EP1119053B1 (en) 1993-02-15 2011-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating TFT semiconductor device
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
TW278219B (ja) 1993-03-12 1996-06-11 Handotai Energy Kenkyusho Kk
TW241377B (ja) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
KR100203982B1 (ko) 1993-03-12 1999-06-15 야마자끼 순페이 반도체장치 및 그의 제작방법
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
KR100355938B1 (ko) 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US5481121A (en) 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW369686B (en) 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5612250A (en) 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3562590B2 (ja) 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5654203A (en) 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
JP3378078B2 (ja) 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5915174A (en) 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JP3942651B2 (ja) 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
TW355845B (en) 1995-03-27 1999-04-11 Semiconductor Energy Lab Co Ltd Semiconductor device and a method of manufacturing the same
US5977559A (en) 1995-09-29 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor having a catalyst element in its active regions
TW439003B (en) * 1995-11-17 2001-06-07 Semiconductor Energy Lab Display device
TW309633B (ja) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
TW319912B (ja) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US5888858A (en) * 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US5891782A (en) * 1997-08-21 1999-04-06 Sharp Microelectronics Technology, Inc. Method for fabricating an asymmetric channel doped MOS structure

Also Published As

Publication number Publication date
US6433363B1 (en) 2002-08-13
JPH10242475A (ja) 1998-09-11

Similar Documents

Publication Publication Date Title
JP3844552B2 (ja) 半導体装置の作製方法
JP3830623B2 (ja) 結晶性半導体膜の作製方法
KR100483819B1 (ko) 반도체장치제작방법
JP3942683B2 (ja) 半導体装置作製方法
JP3974229B2 (ja) 半導体装置の作製方法
US6864127B2 (en) Semiconductor device and method of fabricating the same
JP3973723B2 (ja) 半導体装置の作製方法
JP3645378B2 (ja) 半導体装置の作製方法
JP3717634B2 (ja) 半導体装置の作製方法
US20070161164A1 (en) Method of Manufacturing Semiconductor Device
JPH10335672A (ja) 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JP4242461B2 (ja) 半導体装置の作製方法
JP4409529B2 (ja) 半導体装置の作製方法
JP3645381B2 (ja) 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、カーナビゲーション、携帯電話、ビデオカメラ、投写型表示装置
JP3857289B2 (ja) 結晶性珪素膜の作製方法
JP3819249B2 (ja) 薄膜トランジスタの作製方法
JP4141653B2 (ja) 半導体装置の作製方法及び集積回路の作製方法
JP3830769B2 (ja) 結晶性半導体膜の作製方法
JP3998899B2 (ja) 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JPH1168111A (ja) 半導体装置の作製方法
JPH10214786A (ja) 半導体装置の作製方法
JP2001338877A (ja) 半導体装置の作製方法
JP2007324609A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081121

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees