JP3144032B2 - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JP3144032B2 JP3144032B2 JP04074577A JP7457792A JP3144032B2 JP 3144032 B2 JP3144032 B2 JP 3144032B2 JP 04074577 A JP04074577 A JP 04074577A JP 7457792 A JP7457792 A JP 7457792A JP 3144032 B2 JP3144032 B2 JP 3144032B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- sige
- crystallized
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 239000010408 film Substances 0.000 description 19
- 230000037230 mobility Effects 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910017817 a-Ge Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229910052986 germanium hydride Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、チャネル領域を結晶化
ＳｉＧｅ薄膜より構成した薄膜トランジスタ及びその製
造方法に係わる。
ＳｉＧｅ薄膜より構成した薄膜トランジスタ及びその製
造方法に係わる。
【０００２】
【従来の技術】多結晶Ｓｉより成る薄膜トランジスタ
（ＴＦＴ）は、化学的気相成長法（ＣＶＤ）等により非
晶質Ｓｉ膜を形成した後、レーザ加熱又は電気炉加熱等
によって、ガラス等の基板上に容易に形成することがで
きる。しかしながら、この多結晶Ｓｉより成るＴＦＴ
は、キャリヤ移動度が５０〜１００〔ｃｍ2 ／Ｖｓ〕程
度で、単結晶Ｓｉより成るＴＦＴの場合に比して１／６
程度と極めて小さい。
（ＴＦＴ）は、化学的気相成長法（ＣＶＤ）等により非
晶質Ｓｉ膜を形成した後、レーザ加熱又は電気炉加熱等
によって、ガラス等の基板上に容易に形成することがで
きる。しかしながら、この多結晶Ｓｉより成るＴＦＴ
は、キャリヤ移動度が５０〜１００〔ｃｍ2 ／Ｖｓ〕程
度で、単結晶Ｓｉより成るＴＦＴの場合に比して１／６
程度と極めて小さい。
【０００３】従って、このような多結晶ＳｉＴＦＴで
は、１０ＭＨｚ以上のスイッチングを要する高速回路の
作製は困難であった。
は、１０ＭＨｚ以上のスイッチングを要する高速回路の
作製は困難であった。
【０００４】
【発明が解決しようとする課題】このため、例えば多結
晶Ｓｉ膜より成る能動領域の粒径を大とすることによっ
て薄膜トランジスタのキャリア移動度の増大化をはかる
等の各種構成の提案がなされている。
晶Ｓｉ膜より成る能動領域の粒径を大とすることによっ
て薄膜トランジスタのキャリア移動度の増大化をはかる
等の各種構成の提案がなされている。
【０００５】一方、各種半導体集積回路において、例え
ば水素化非晶質Ｓｉ（ａ−Ｓｉ：Ｈ）や、或いは水素化
非晶質Ｇｅ（ａ−Ｇｅ：Ｈ）等の半導体薄膜に対して、
パルスレーザを照射することによってこの薄膜を溶融固
化して結晶化する技術が、キャリヤ移動度の大なる薄膜
トランジスタ等を低温で作製する技術として注目されて
おり、このようなパルスアニールによる低温での作製技
術を確立するために、種々の検討がなされている。
ば水素化非晶質Ｓｉ（ａ−Ｓｉ：Ｈ）や、或いは水素化
非晶質Ｇｅ（ａ−Ｇｅ：Ｈ）等の半導体薄膜に対して、
パルスレーザを照射することによってこの薄膜を溶融固
化して結晶化する技術が、キャリヤ移動度の大なる薄膜
トランジスタ等を低温で作製する技術として注目されて
おり、このようなパルスアニールによる低温での作製技
術を確立するために、種々の検討がなされている。
【０００６】本発明は、キャリヤ移動度が多結晶Ｓｉに
比し格段に大なるチャネル領域を有するＴＦＴ構造を提
案し、またこのＴＦＴの具体的な製造方法を提案するこ
とを目的とする。
比し格段に大なるチャネル領域を有するＴＦＴ構造を提
案し、またこのＴＦＴの具体的な製造方法を提案するこ
とを目的とする。
【０００７】
【課題を解決するための手段】本発明薄膜トランジスタ
は、その一例の略線的拡大断面図を図１に示すように、
チャネル領域４を、結晶化ＳｉＧｅ薄膜より構成する。
は、その一例の略線的拡大断面図を図１に示すように、
チャネル領域４を、結晶化ＳｉＧｅ薄膜より構成する。
【０００８】また、本発明薄膜トランジスタは、上述の
構成に加えて、少なくともドレイン領域５ｂを、結晶化
Ｓｉ又は結晶化ＳｉＣより構成する。
構成に加えて、少なくともドレイン領域５ｂを、結晶化
Ｓｉ又は結晶化ＳｉＣより構成する。
【０００９】また、本発明薄膜トランジスタの製造方法
は、その一例の一製造工程図を図２に示すように、Ｓｉ
Ｇｅ薄膜より成るチャネル領域を基板１上に被着した
後、このチャネル領域にエネルギービームを照射して上
記ＳｉＧｅ薄膜を結晶化する。
は、その一例の一製造工程図を図２に示すように、Ｓｉ
Ｇｅ薄膜より成るチャネル領域を基板１上に被着した
後、このチャネル領域にエネルギービームを照射して上
記ＳｉＧｅ薄膜を結晶化する。
【００１０】
【作用】上述したように、本発明薄膜トランジスタは、
そのチャネル領域５が結晶化ＳｉＧｅより成るものであ
り、このような構成とすることによって、温度３００Ｋ
におけるキャリヤ移動度を１７００ｃｍ2 ／Ｖｓ程度と
格段に大とすることができた。以下これについて説明す
る。
そのチャネル領域５が結晶化ＳｉＧｅより成るものであ
り、このような構成とすることによって、温度３００Ｋ
におけるキャリヤ移動度を１７００ｃｍ2 ／Ｖｓ程度と
格段に大とすることができた。以下これについて説明す
る。
【００１１】本発明者等は、先ず多結晶ＳｉＧｅ膜をＧ
ｅ濃度を変えて作製し、そのキャリヤ移動度特性を測定
した。先ず、プラズマＣＶＤ（化学的気相成長法）によ
り、モノシランＳｉＨ4 と水素化ゲルマニウムＧｅＨ4
との混合ガスを分解して、ガラス基板上に非晶質の水素
化ＳｉＧｅ膜（ａ−ＳｉＧｅ：Ｈ）を被着形成した。こ
のときの、ＧｅＨ4 の流量比ＧｅＨ4 ／（ＧｅＨ4 ＋Ｓ
ｉＨ4 ）と、形成された膜中のＧｅ濃度との関係を図３
に示す。この結果から、ＧｅＨ4 の流量比が比較的小で
あっても、膜中のＧｅ濃度は比較的大となることがわか
る。これは、ＧｅＨ4 の分解率がＳｉＨ4 に比べて約１
０倍大きいことに因る。
ｅ濃度を変えて作製し、そのキャリヤ移動度特性を測定
した。先ず、プラズマＣＶＤ（化学的気相成長法）によ
り、モノシランＳｉＨ4 と水素化ゲルマニウムＧｅＨ4
との混合ガスを分解して、ガラス基板上に非晶質の水素
化ＳｉＧｅ膜（ａ−ＳｉＧｅ：Ｈ）を被着形成した。こ
のときの、ＧｅＨ4 の流量比ＧｅＨ4 ／（ＧｅＨ4 ＋Ｓ
ｉＨ4 ）と、形成された膜中のＧｅ濃度との関係を図３
に示す。この結果から、ＧｅＨ4 の流量比が比較的小で
あっても、膜中のＧｅ濃度は比較的大となることがわか
る。これは、ＧｅＨ4 の分解率がＳｉＨ4 に比べて約１
０倍大きいことに因る。
【００１２】また、このようにして形成した１２ｎｍの
厚さのＳｉＧｅ膜に対し、波長３０８ｎｍ、パルス幅３
０ｎｓのＸｅＣｌエキシマレーザを照射したところ、膜
は溶融して結晶化した。このときの結晶化しきい値エネ
ルギーは、図４に示すように、Ｇｅ流量比ＧｅＨ4 ／
（ＧｅＨ4 ＋ＳｉＨ4 ）が増すにつれて低下した。これ
はＧｅ含有量が大となるにつれて、ＳｉＧｅ融点が低下
するためである。
厚さのＳｉＧｅ膜に対し、波長３０８ｎｍ、パルス幅３
０ｎｓのＸｅＣｌエキシマレーザを照射したところ、膜
は溶融して結晶化した。このときの結晶化しきい値エネ
ルギーは、図４に示すように、Ｇｅ流量比ＧｅＨ4 ／
（ＧｅＨ4 ＋ＳｉＨ4 ）が増すにつれて低下した。これ
はＧｅ含有量が大となるにつれて、ＳｉＧｅ融点が低下
するためである。
【００１３】次に、結晶化したＳｉＧｅ膜の電気伝導率
の温度依存性を調べた結果を図５に示す。図５中、実線
ａ〜ｅは、それぞれＧｅ流量比（ＧｅＨ4 ／（ＧｅＨ4
＋ＳｉＨ4 ））がそれぞれ０．８、０．６、０．４、
０．３、０．１８の場合を示す。この結果、ＧｅＨ4 流
量比が０．１８〜０．４のとき、（図５中実線ｃ、ｄ及
びｅ）では電気伝導度の対数と温度の逆数とがほぼ比例
関係を示すことがわかる。この図５から、活性化エネル
ギー（activation energy ）が求まり、この活性化エネ
ルギーの２倍の値が結晶化ＳｉＧｅ膜のバンドギャップ
となる。
の温度依存性を調べた結果を図５に示す。図５中、実線
ａ〜ｅは、それぞれＧｅ流量比（ＧｅＨ4 ／（ＧｅＨ4
＋ＳｉＨ4 ））がそれぞれ０．８、０．６、０．４、
０．３、０．１８の場合を示す。この結果、ＧｅＨ4 流
量比が０．１８〜０．４のとき、（図５中実線ｃ、ｄ及
びｅ）では電気伝導度の対数と温度の逆数とがほぼ比例
関係を示すことがわかる。この図５から、活性化エネル
ギー（activation energy ）が求まり、この活性化エネ
ルギーの２倍の値が結晶化ＳｉＧｅ膜のバンドギャップ
となる。
【００１４】いま、ＳｉＧｅ膜中のホール、エレクトロ
ンの有効質量を電子質量ｍと同じと仮定すると、温度Ｔ
のときのキャリヤ濃度ｎが下記数１から求まる。
ンの有効質量を電子質量ｍと同じと仮定すると、温度Ｔ
のときのキャリヤ濃度ｎが下記数１から求まる。
【００１５】
【数１】
【００１６】室温（３００Ｋ）での電気伝導度σを測定
することによって、これとキャリヤ濃度ｎとから、キャ
リヤ移動度μが下記の式により求められる。 μ＝σ（３００Ｋ）／ｅ・ｎ
することによって、これとキャリヤ濃度ｎとから、キャ
リヤ移動度μが下記の式により求められる。 μ＝σ（３００Ｋ）／ｅ・ｎ
【００１７】このようにして求めた、各Ｇｅ濃度におけ
る結晶化ＳｉＧｅ膜のキャリヤ移動度を下記の表１に示
す。この場合、ＧｅＨ4 流量比が０．３、即ちＧｅの膜
中濃度が０．８のときに、最も大きいキャリヤ移動度１
７００ｃｍ2 ／Ｖｓが得られることがわかる。この値は
常温でのバルク結晶Ｓｉのキャリヤ移動度（１３００ｃ
ｍ2 ／Ｖｓ）を凌ぐ大きい値である。
る結晶化ＳｉＧｅ膜のキャリヤ移動度を下記の表１に示
す。この場合、ＧｅＨ4 流量比が０．３、即ちＧｅの膜
中濃度が０．８のときに、最も大きいキャリヤ移動度１
７００ｃｍ2 ／Ｖｓが得られることがわかる。この値は
常温でのバルク結晶Ｓｉのキャリヤ移動度（１３００ｃ
ｍ2 ／Ｖｓ）を凌ぐ大きい値である。
【００１８】
【表１】
【００１９】この結果から、非晶質ＳｉＧｅ（ａ−Ｓｉ
Ｇｅ：Ｈ）膜に対し、エキシマレーザ等のエネルギービ
ームを照射することによって、キャリヤ移動度の高いＳ
ｉＧｅ膜が得られることがわかる。
Ｇｅ：Ｈ）膜に対し、エキシマレーザ等のエネルギービ
ームを照射することによって、キャリヤ移動度の高いＳ
ｉＧｅ膜が得られることがわかる。
【００２０】そして、このような移動度の高いＳｉＧｅ
膜によりチャネル領域を構成することによって、本発明
薄膜トランジスタにおいては、オン電流の増大化をはか
ることができる。
膜によりチャネル領域を構成することによって、本発明
薄膜トランジスタにおいては、オン電流の増大化をはか
ることができる。
【００２１】更に、本発明薄膜トランジスタにおいて、
その少なくともドレイン領域を結晶化Ｓｉや結晶化Ｓｉ
Ｃによるバンドギャップの比較的大なる材料により構成
することによって、オフ電流を低減化することができ薄
膜トランジスタの特性の向上を図ることができる。
その少なくともドレイン領域を結晶化Ｓｉや結晶化Ｓｉ
Ｃによるバンドギャップの比較的大なる材料により構成
することによって、オフ電流を低減化することができ薄
膜トランジスタの特性の向上を図ることができる。
【００２２】またこのような結晶Ｓｉ薄膜は、上述した
ように、エネルギービームを照射することによって、通
常の電気炉加熱等の加熱工程を経ることなく、比較的低
温の製造工程により簡単且つ確実に形成することができ
る。
ように、エネルギービームを照射することによって、通
常の電気炉加熱等の加熱工程を経ることなく、比較的低
温の製造工程により簡単且つ確実に形成することができ
る。
【００２３】
【実施例】以下本発明薄膜トランジスタの一例を、その
製造方法の一例と共に詳細に説明する。この場合、ゲー
ト電極を上側から取り出すいわゆるトップゲート型（プ
レーナ型）薄膜トランジスタを作製する場合を示す。
製造方法の一例と共に詳細に説明する。この場合、ゲー
ト電極を上側から取り出すいわゆるトップゲート型（プ
レーナ型）薄膜トランジスタを作製する場合を示す。
【００２４】先ず、図２にその一製造工程を示すよう
に、ガラス、ＳｉＯ2 等より成る基板上に、通常のＣＶ
Ｄ、例えばプラズマＣＶＤによって、Ｐをドープした非
晶質Ｓｉ層２を被着した後、ソース及びドレイン領域を
形成すべき領域にフォトリソグラフィ等の適用によって
パターニング形成し、チャネル領域となるべき部分を除
去する。そして、この上にｐ型或いは真性の非晶質Ｓｉ
Ｇｅ層３を全面的にＣＶＤ等により被着して後、チャネ
ル領域を形成すべき部分のみを残して、同様にフォトリ
ソグラフィ等の適用によってパターニング形成する。更
に、これらＳｉ層２及びＳｉＧｅ層３に対してＸｅＣｌ
エキシマレーザ等のエネルギービームＥをパルス照射、
これら各層２及び３を結晶化する。
に、ガラス、ＳｉＯ2 等より成る基板上に、通常のＣＶ
Ｄ、例えばプラズマＣＶＤによって、Ｐをドープした非
晶質Ｓｉ層２を被着した後、ソース及びドレイン領域を
形成すべき領域にフォトリソグラフィ等の適用によって
パターニング形成し、チャネル領域となるべき部分を除
去する。そして、この上にｐ型或いは真性の非晶質Ｓｉ
Ｇｅ層３を全面的にＣＶＤ等により被着して後、チャネ
ル領域を形成すべき部分のみを残して、同様にフォトリ
ソグラフィ等の適用によってパターニング形成する。更
に、これらＳｉ層２及びＳｉＧｅ層３に対してＸｅＣｌ
エキシマレーザ等のエネルギービームＥをパルス照射、
これら各層２及び３を結晶化する。
【００２５】そしてこの上に、図１に示すように、ＣＶ
Ｄ等によりＳｉＯ2 等の絶縁層６を被着した後、所定位
置に即ち結晶化したＳｉ層より成るソース及びドレイン
領域５ａ及び５ｂ上に達するコンタクトホール７をフォ
トリソグラフィ等により穿設して、ＡｌまたはＭｏ、Ｃ
ｒ等より成るソース及びドレイン電極８ａ及び８ｂ、更
に結晶化したＳｉＧｅより成るチャネル領域４上に、ゲ
ート電極９をそれぞれパターニング形成して、ヘテロ型
の薄膜トランジスタを得ることができる。
Ｄ等によりＳｉＯ2 等の絶縁層６を被着した後、所定位
置に即ち結晶化したＳｉ層より成るソース及びドレイン
領域５ａ及び５ｂ上に達するコンタクトホール７をフォ
トリソグラフィ等により穿設して、ＡｌまたはＭｏ、Ｃ
ｒ等より成るソース及びドレイン電極８ａ及び８ｂ、更
に結晶化したＳｉＧｅより成るチャネル領域４上に、ゲ
ート電極９をそれぞれパターニング形成して、ヘテロ型
の薄膜トランジスタを得ることができる。
【００２６】そしてこの薄膜トランジスタにおいては、
ゲート電極９にプラス電圧を印加したとき、Ｇｅ濃度を
８０ａｔ％程度とすることによって、１７００ｃｍ2 ／
Ｖｓ程度の高いキャリヤ移動度を得ることができた。こ
れは、従来通常の例えば多結晶Ｓｉより成る薄膜トラン
ジスタのキャリヤ移動度（５０ｃｍ2 ／Ｖｓ）に比し１
〜２桁程度の大幅な増大化となり、従ってこのキャリヤ
移動度に比例するオン電流をも確実に、１〜２桁程度増
大化することができることとなる。
ゲート電極９にプラス電圧を印加したとき、Ｇｅ濃度を
８０ａｔ％程度とすることによって、１７００ｃｍ2 ／
Ｖｓ程度の高いキャリヤ移動度を得ることができた。こ
れは、従来通常の例えば多結晶Ｓｉより成る薄膜トラン
ジスタのキャリヤ移動度（５０ｃｍ2 ／Ｖｓ）に比し１
〜２桁程度の大幅な増大化となり、従ってこのキャリヤ
移動度に比例するオン電流をも確実に、１〜２桁程度増
大化することができることとなる。
【００２７】また、ゲート電極９をマイナス電圧とした
ときは、チャネル領域４にホール電荷が蓄積されるが、
このＳｉＧｅより成るチャネル領域４と、ｎ+ Ｓｉより
なるソース／ドレイン領域５ａ及び５ｂとの間のポテン
シャルバリヤによって、ホールの注入が抑えられるた
め、リーク電流を低く抑えることができる。
ときは、チャネル領域４にホール電荷が蓄積されるが、
このＳｉＧｅより成るチャネル領域４と、ｎ+ Ｓｉより
なるソース／ドレイン領域５ａ及び５ｂとの間のポテン
シャルバリヤによって、ホールの注入が抑えられるた
め、リーク電流を低く抑えることができる。
【００２８】更にこの場合、ＳｉＧｅのバンドギャップ
（０．６７ｅＶ）に比しバンドギャップが１．２ｅＶ程
度と非常に大きいＳｉによりソース及びドレイン領域５
ａ及び５ｂを構成したため、オフ電流の低減化をはかる
ことができる。即ち、オン電流とオフ電流の比もまた、
１０6 〜１０7 程度と従来の多結晶ＳｉＴＦＴに比し１
〜２桁程度大とすることができて、例えば液晶ディスプ
レイ等に用いて好適な薄膜トランジスタを得ることがで
きる。
（０．６７ｅＶ）に比しバンドギャップが１．２ｅＶ程
度と非常に大きいＳｉによりソース及びドレイン領域５
ａ及び５ｂを構成したため、オフ電流の低減化をはかる
ことができる。即ち、オン電流とオフ電流の比もまた、
１０6 〜１０7 程度と従来の多結晶ＳｉＴＦＴに比し１
〜２桁程度大とすることができて、例えば液晶ディスプ
レイ等に用いて好適な薄膜トランジスタを得ることがで
きる。
【００２９】更にまた上述したように、本発明製造方法
によれば、エネルギービーム例えばレーザビーム照射に
より、ＳｉＧｅ結晶化膜を形成することができるため、
従来の多結晶ＳｉＴＦＴ等のように、電気炉加熱等の工
程を経ることなく、比較的低温の製造工程によって製造
することができる。
によれば、エネルギービーム例えばレーザビーム照射に
より、ＳｉＧｅ結晶化膜を形成することができるため、
従来の多結晶ＳｉＴＦＴ等のように、電気炉加熱等の工
程を経ることなく、比較的低温の製造工程によって製造
することができる。
【００３０】尚、上述の例においては、本発明をトップ
ゲート型（プレーナ型）薄膜トランジスタに適用した場
合を示したが、本発明はその他ボトムゲート型（逆プレ
ーナ型）、デュアルゲート型等の種々の構成の薄膜トラ
ンジスタに適用することができ、或いは図示とは逆の導
電型の即ちｐチャネル型構成とする等、本発明は種々の
変形変更が可能であることはいうまでもない。
ゲート型（プレーナ型）薄膜トランジスタに適用した場
合を示したが、本発明はその他ボトムゲート型（逆プレ
ーナ型）、デュアルゲート型等の種々の構成の薄膜トラ
ンジスタに適用することができ、或いは図示とは逆の導
電型の即ちｐチャネル型構成とする等、本発明は種々の
変形変更が可能であることはいうまでもない。
【００３１】
【発明の効果】上述したように、本発明薄膜トランジス
タによれば、オン電流の増大化をはかり、またオフ電流
の低減化をはかって、トランジスタ特性の向上をはかる
ことができる。
タによれば、オン電流の増大化をはかり、またオフ電流
の低減化をはかって、トランジスタ特性の向上をはかる
ことができる。
【００３２】また、本発明製造方法によれば、電気炉加
熱等の加熱工程を経ることなく、比較的低温の製造工程
により簡単且つ確実に形成することができる。
熱等の加熱工程を経ることなく、比較的低温の製造工程
により簡単且つ確実に形成することができる。
【図１】本発明薄膜トランジスタの一例の略線的拡大断
面図である。
面図である。
【図２】本発明薄膜トランジスタの製造方法の一製造工
程図である。
程図である。
【図３】ＧｅＨ4 の流量比に対するＧｅ濃度の変化を示
す図である。
す図である。
【図４】ＧｅＨ4 の流量比と結晶化エネルギー密度との
関係を示す図である。
関係を示す図である。
【図５】結晶化ＳｉＧｅ膜の電気伝導率の温度依存性を
示す図である。
示す図である。
１ 基体 ４ チャネル領域 ５ａ ソース領域 ５ｂ ドレイン領域 ８ａ ソース電極 ８ｂ ドレイン電極 ９ ゲート電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ダラム パル ゴサイン 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (72)発明者 碓井 節夫 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 昭63−168021（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/20 H01L 21/336
Claims (2)
- 【請求項１】 チャネル領域と、ソース領域およびドレ
イン領域とを有する薄膜トランジスタにおいて、 前記チャネル領域が、結晶化ＳｉＧｅ薄膜より成り、 前記ソース領域およびドレイン領域のうちの少なくとも
ドレイン領域が、結晶化Ｓｉ又は結晶化ＳｉＣより成る
ことを特徴とする薄膜トランジスタ。 - 【請求項２】 非晶質ＳｉＧｅ薄膜より成るチャネル領
域を被着する工程と、 非晶質Ｓｉ又は非晶質ＳｉＣ薄膜より成るソース領域お
よびドレイン領域を被着する工程と、 前記チャネル領域と前記ソース領域およびドレイン領域
にエネルギービームを照射して前記ＳｉＧｅ薄膜、前記
Ｓｉ薄膜又は前記ＳｉＣ薄膜を結晶化する工程を含むこ
とを特徴とする薄膜トランジスタの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04074577A JP3144032B2 (ja) | 1992-03-30 | 1992-03-30 | 薄膜トランジスタ及びその製造方法 |
| KR1019930003258A KR100299291B1 (ko) | 1992-03-30 | 1993-03-05 | 박막트랜지스터및그제조방법 |
| US08/331,273 US5726487A (en) | 1992-03-30 | 1994-10-28 | Semiconductor device having an improved thin film transistor |
| US08/440,645 US5591653A (en) | 1992-03-30 | 1995-05-15 | Method of manufacturing Si-Ge thin film transistor |
| US08/571,728 US5889292A (en) | 1992-03-30 | 1995-12-13 | Semiconductor device having an improved thin film transistor |
| US09/025,616 US5910015A (en) | 1992-03-30 | 1998-02-18 | Thin film transistor and manufacturing method of the thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04074577A JP3144032B2 (ja) | 1992-03-30 | 1992-03-30 | 薄膜トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05283691A JPH05283691A (ja) | 1993-10-29 |
| JP3144032B2 true JP3144032B2 (ja) | 2001-03-07 |
Family
ID=13551178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04074577A Expired - Fee Related JP3144032B2 (ja) | 1992-03-30 | 1992-03-30 | 薄膜トランジスタ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US5726487A (ja) |
| JP (1) | JP3144032B2 (ja) |
| KR (1) | KR100299291B1 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6683350B1 (en) * | 1993-02-05 | 2004-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and method for manufacturing the same |
| JP3318384B2 (ja) * | 1993-02-05 | 2002-08-26 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ及びその作製方法 |
| JPH07321323A (ja) | 1994-05-24 | 1995-12-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US6746905B1 (en) | 1996-06-20 | 2004-06-08 | Kabushiki Kaisha Toshiba | Thin film transistor and manufacturing process therefor |
| US5879996A (en) * | 1996-09-18 | 1999-03-09 | Micron Technology, Inc. | Silicon-germanium devices for CMOS formed by ion implantation and solid phase epitaxial regrowth |
| JP4242461B2 (ja) * | 1997-02-24 | 2009-03-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3980159B2 (ja) * | 1998-03-05 | 2007-09-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7294535B1 (en) | 1998-07-15 | 2007-11-13 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same |
| US7153729B1 (en) * | 1998-07-15 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same |
| US7084016B1 (en) * | 1998-07-17 | 2006-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same |
| US7282398B2 (en) * | 1998-07-17 | 2007-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same |
| US6559036B1 (en) * | 1998-08-07 | 2003-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6350993B1 (en) | 1999-03-12 | 2002-02-26 | International Business Machines Corporation | High speed composite p-channel Si/SiGe heterostructure for field effect devices |
| US6555839B2 (en) * | 2000-05-26 | 2003-04-29 | Amberwave Systems Corporation | Buried channel strained silicon FET using a supply layer created through ion implantation |
| US6743680B1 (en) | 2000-06-22 | 2004-06-01 | Advanced Micro Devices, Inc. | Process for manufacturing transistors having silicon/germanium channel regions |
| US6461945B1 (en) * | 2000-06-22 | 2002-10-08 | Advanced Micro Devices, Inc. | Solid phase epitaxy process for manufacturing transistors having silicon/germanium channel regions |
| US7503975B2 (en) * | 2000-06-27 | 2009-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method therefor |
| US6589364B1 (en) * | 2000-07-20 | 2003-07-08 | National Semiconductor Corporation | Formation of doped silicon-germanium alloy utilizing laser crystallization |
| US6703265B2 (en) * | 2000-08-02 | 2004-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6429484B1 (en) | 2000-08-07 | 2002-08-06 | Advanced Micro Devices, Inc. | Multiple active layer structure and a method of making such a structure |
| US6403981B1 (en) * | 2000-08-07 | 2002-06-11 | Advanced Micro Devices, Inc. | Double gate transistor having a silicon/germanium channel region |
| US6521502B1 (en) | 2000-08-07 | 2003-02-18 | Advanced Micro Devices, Inc. | Solid phase epitaxy activation process for source/drain junction extensions and halo regions |
| US6391695B1 (en) | 2000-08-07 | 2002-05-21 | Advanced Micro Devices, Inc. | Double-gate transistor formed in a thermal process |
| KR100680436B1 (ko) * | 2000-12-08 | 2007-02-08 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
| US6475869B1 (en) | 2001-02-26 | 2002-11-05 | Advanced Micro Devices, Inc. | Method of forming a double gate transistor having an epitaxial silicon/germanium channel region |
| US6709935B1 (en) | 2001-03-26 | 2004-03-23 | Advanced Micro Devices, Inc. | Method of locally forming a silicon/geranium channel layer |
| US7238557B2 (en) * | 2001-11-14 | 2007-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| TW200421439A (en) * | 2003-04-04 | 2004-10-16 | Innolux Display Corp | Photo-mask process and the method of fabricating a thin film transistor |
| CN1322372C (zh) * | 2003-04-08 | 2007-06-20 | 鸿富锦精密工业（深圳）有限公司 | 光罩工艺及薄膜晶体管的制造方法 |
| US7964925B2 (en) * | 2006-10-13 | 2011-06-21 | Hewlett-Packard Development Company, L.P. | Photodiode module and apparatus including multiple photodiode modules |
| TW200530717A (en) * | 2004-03-05 | 2005-09-16 | Innolux Display Corp | Thin film transistor and method for manufacturing it |
| US7166897B2 (en) * | 2004-08-24 | 2007-01-23 | Freescale Semiconductor, Inc. | Method and apparatus for performance enhancement in an asymmetrical semiconductor device |
| JP6053250B2 (ja) * | 2008-06-12 | 2016-12-27 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置 |
| US8940610B2 (en) | 2010-04-16 | 2015-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Electrode for energy storage device and method for manufacturing the same |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3331601C2 (de) * | 1982-09-02 | 1987-04-30 | Canon K.K., Tokio/Tokyo | Halbleiterbauelement |
| US5162892A (en) * | 1983-12-24 | 1992-11-10 | Sony Corporation | Semiconductor device with polycrystalline silicon active region and hydrogenated passivation layer |
| US4598305A (en) * | 1984-06-18 | 1986-07-01 | Xerox Corporation | Depletion mode thin film semiconductor photodetectors |
| US4994866A (en) * | 1988-01-07 | 1991-02-19 | Fujitsu Limited | Complementary semiconductor device |
| JPH01235276A (ja) * | 1988-03-15 | 1989-09-20 | Sony Corp | 薄膜半導体装置 |
| US5241197A (en) * | 1989-01-25 | 1993-08-31 | Hitachi, Ltd. | Transistor provided with strained germanium layer |
| US5231297A (en) * | 1989-07-14 | 1993-07-27 | Sanyo Electric Co., Ltd. | Thin film transistor |
| JP3163092B2 (ja) * | 1990-08-09 | 2001-05-08 | 株式会社東芝 | 半導体装置の製造方法 |
| US5221365A (en) * | 1990-10-22 | 1993-06-22 | Sanyo Electric Co., Ltd. | Photovoltaic cell and method of manufacturing polycrystalline semiconductive film |
| US5514879A (en) * | 1990-11-20 | 1996-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Gate insulated field effect transistors and method of manufacturing the same |
| US5250818A (en) * | 1991-03-01 | 1993-10-05 | Board Of Trustees Of Leland Stanford University | Low temperature germanium-silicon on insulator thin-film transistor |
| JP2794678B2 (ja) * | 1991-08-26 | 1998-09-10 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| JP2901205B2 (ja) * | 1991-04-18 | 1999-06-07 | 松下電子工業株式会社 | 薄膜トランジスタ |
| US5241214A (en) * | 1991-04-29 | 1993-08-31 | Massachusetts Institute Of Technology | Oxides and nitrides of metastabale group iv alloys and nitrides of group iv elements and semiconductor devices formed thereof |
| JP2965094B2 (ja) * | 1991-06-28 | 1999-10-18 | キヤノン株式会社 | 堆積膜形成方法 |
| US5591653A (en) * | 1992-03-30 | 1997-01-07 | Sony Corporation | Method of manufacturing Si-Ge thin film transistor |
| US5241193A (en) * | 1992-05-19 | 1993-08-31 | Motorola, Inc. | Semiconductor device having a thin-film transistor and process |
| US5291053A (en) * | 1992-07-06 | 1994-03-01 | Motorola, Inc. | Semiconductor device having an overlapping memory cell |
| US5461250A (en) * | 1992-08-10 | 1995-10-24 | International Business Machines Corporation | SiGe thin film or SOI MOSFET and method for making the same |
| US5354700A (en) * | 1993-07-26 | 1994-10-11 | United Microelectronics Corporation | Method of manufacturing super channel TFT structure |
| JP2616741B2 (ja) * | 1995-04-27 | 1997-06-04 | 日本電気株式会社 | 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法 |
-
1992
- 1992-03-30 JP JP04074577A patent/JP3144032B2/ja not_active Expired - Fee Related
-
1993
- 1993-03-05 KR KR1019930003258A patent/KR100299291B1/ko not_active IP Right Cessation
-
1994
- 1994-10-28 US US08/331,273 patent/US5726487A/en not_active Expired - Fee Related
-
1995
- 1995-12-13 US US08/571,728 patent/US5889292A/en not_active Expired - Fee Related
-
1998
- 1998-02-18 US US09/025,616 patent/US5910015A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5910015A (en) | 1999-06-08 |
| US5889292A (en) | 1999-03-30 |
| JPH05283691A (ja) | 1993-10-29 |
| KR100299291B1 (ko) | 2001-12-15 |
| KR930020727A (ko) | 1993-10-20 |
| US5726487A (en) | 1998-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3144032B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US5591653A (en) | Method of manufacturing Si-Ge thin film transistor | |
| US5313075A (en) | Thin-film transistor | |
| Kohno et al. | High performance poly-Si TFTs fabricated using pulsed laser annealing and remote plasma CVD with low temperature processing | |
| Gibbons et al. | One-gate-wide CMOS inverter on laser-recrystallized polysilicon | |
| CA2058513C (en) | Soi-type thin film transistor and manufacturing method therefor | |
| JPH0542833B2 (ja) | ||
| CA2054498C (en) | Mis transistor | |
| US5183780A (en) | Method of fabricating semiconductor device | |
| Sameshima et al. | SiO2 formation by thermal evaporation of SiO in oxygen atmosphere used to fabrication of high performance polycrystalline silicon thin film transistors | |
| Sameshima | Laser beam application to thin film transistors | |
| Lee et al. | A high-performance polycrystalline silicon thin film transistor with a silicon nitride gate insulator | |
| JPH02228042A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0322064B2 (ja) | ||
| JP2523019B2 (ja) | 電界効果型半導体装置 | |
| Kim et al. | Excimer-laser crystallized poly-Si TFT's with transparent gate | |
| JPS631072A (ja) | 薄膜電界効果トランジスタ | |
| JPH0564862B2 (ja) | ||
| Boyce et al. | Laser crystallization for polycrystalline silicon device applications | |
| JP3310321B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP5692801B2 (ja) | 半導体の製造方法及び半導体装置 | |
| JPH0572556A (ja) | アクテイブマトリクス基板およびアクテイブマトリクス基板の製造方法 | |
| JPS60224280A (ja) | 静電誘導型電界効果トランジスタ | |
| JPS58190058A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JP3363130B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |