JP5692801B2 - 半導体の製造方法及び半導体装置 - Google Patents
半導体の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP5692801B2 JP5692801B2 JP2011074951A JP2011074951A JP5692801B2 JP 5692801 B2 JP5692801 B2 JP 5692801B2 JP 2011074951 A JP2011074951 A JP 2011074951A JP 2011074951 A JP2011074951 A JP 2011074951A JP 5692801 B2 JP5692801 B2 JP 5692801B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- thin film
- dielectric constant
- crystal
- high dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Description
これはバルクSi−MOSFETと呼ばれ、長年にわたって行われてきたトランジスタ製造方法により製造されているが、短チャネル効果を抑制するために、チャネルの不純物を高濃度にする必要がある。
このSOI構造の半導体層にトランジスタを作ると、不純物濃度を低く保っていても、短チャネル効果が抑制できるので、しきい値バラツキ問題を軽減できるという大きな長所を有しており、現在、高性能のCPUや、低電圧駆動型のCPU等に採用されており、将来の集積回路製造に必要な構造として期待されている。
上記特許文献1〜2に記載された技術では、高品質で薄いBOX層を形成する技術が未だ確立しておらず、工程が非常に複雑でウェハー価格の高騰を招くこと、さらに誘電体からなるBOX層の結晶構造が安定しておらず、半導体導体素子の低電圧動作、高集積性を実現する上での障害となっている。
(1)半導体支持基板の表面を洗浄し、酸化被膜を除去して結晶面を露出させる工程、
該結晶面上に高誘電率非晶質薄膜を低温で堆積する工程、
該高誘電率非晶質薄膜の結晶化開始温度よりも低いプレアニール温度で該高誘電率非晶質薄膜をプレアニールする工程、
光エネルギーが前記半導体支持基板の光学的バンドキャップより大きく、しかも、前記高誘電率非晶質薄膜の光学的バンドキャップより小さい光を照射し、前記半導体支持基板を選択的に急速加熱することにより、前記高誘電率非晶質薄膜内部に、前記半導体支持基板との界面から表面方向に向けて温度が低くなる急峻な温度勾配を形成し、前記高誘電率非晶質薄膜を結晶化して、エピタキシャル薄膜を形成する工程、
前記エピタキシャル薄膜の上面に半導体結晶の配向膜を形成する工程とを含むSOI構造を備えた半導体装置の製造方法。
前記半導体支持基板の表面に、レジストマスク工程で開口を形成し、この開口領域にイオン注入及び活性加熱処理を施すことでボトムゲート電極を形成する工程、
前記半導体支持基板の表面をフッ酸溶液で洗浄し、酸化被膜を除去して、前記素子分離領域の上方を除く領域の結晶面を露出させる工程、
前記素子分離領域及び前記ボトムゲート電極が形成された前記半導体支持基板の表面上に高誘電率非晶質薄膜を低温で堆積する工程、
前記高誘電率非晶質薄膜の結晶化開始温度よりも低いプレアニール温度で該高誘電率非晶質薄膜をプレアニールする工程、
光エネルギーが前記半導体支持基板の光学的バンドキャップより大きく、しかも、前記高誘電率非晶質薄膜の光学的バンドキャップより小さい光を照射し、前記半導体支持基板を選択的に急速加熱することにより、前記高誘電率非晶質薄膜内部に前記半導体支持基板との界面から表面方向に向けて温度が低くなる急峻な温度勾配を形成し、前記半導体支持基板表面のうち、前記素子分離領域の上方を除く領域に前記高誘電率非晶質薄膜を結晶化してエピタキシャル薄膜を形成し、前記素子分離領域の上方に前記高誘電率非晶質薄膜を結晶化して高誘電率多結晶領域を形成する工程、
前記エピタキシャル薄膜の上面に半導体結晶の配向膜を形成するとともに、前記高誘電率多結晶領域の上面に、前記半導体結晶の多結晶領域を形成する工程、
前記半導体結晶の多結晶領域をエッチングする工程、
前記半導体結晶の配向膜を用いて、SOI構造のMOS型トランジスタを製造する工程とを含む半導体装置の製造方法。
を含む半導体装置の製造方法。
すなわち、高誘電率材料の非晶質膜を低温で堆積した後に、急速熱処理で下地基板の界面から結晶化を促し、固相エピタキシャル成長を実現する。
図2は、高誘電率結晶の配向膜形成の原理を示す断面図である。最初に、半導体結晶基板であるシリコン製支持基板101に対し、フッ酸処理等による洗浄処理により表面の酸化物を除去して、シリコン結晶面を露出させる。
次に、このシリコン結晶面に、ハフニウム酸化物HfO2からなる高誘電率の非晶質薄膜104を低温で堆積させる。このように非晶質薄膜を低温で堆積することにより、非晶質薄膜堆積に伴う半導体結晶基板界面における不所望なシリコン酸化膜等の酸化物の生成が回避される。同時に、非晶質薄膜の内部や表面に結晶成長の起点となるような微結晶が発生することを抑制する。
選択加熱のための光源としては、ハロゲンランプ、フラッシュランプ、レーザー等が挙げられる。
急速に加熱されている基板からの熱伝導201と外部への熱放出203によって、非定常な熱伝導状態が高誘電率薄膜104の内部に発生し、その結果として急峻な温度勾配202が作り出され、高誘電率薄膜の結晶化温度204を、基板界面が最初に通過することで、基板界面からの結晶成長が起こる。薄膜表面は一般に結晶化が始まりやすい場所とされており、薄膜内部よりも結晶化温度が少し低いと解釈できる。非晶質の高誘電率薄膜の結晶化温度204が、薄膜の表面側で低く示してあるのは、そのことを意味している。薄膜中の温度勾配を表面の結晶化温度の低下よりも十分に急峻に保つことで、界面からの結晶成長を実現できる。
本発明の急速熱処理では、プレアニール温度を200℃以下の十分に低い温度に設定し、HfO2の結晶化温度を大きな昇温速度で通過できるようにした。
格子像のコントラストから、いずれの結晶方位の基板の場合にもエピタキシャル成長していることが確認できた。シリコン結晶基板との界面にシリコン酸化膜が発生していないことも分かる。
シリコン結晶基板から出てくる主信号よりも高エネルギー側に界面の化学結合状態を反映した信号が現れているが、シリコン酸化膜の場合と比較するとエネルギーシフトが小さく、信号強度も弱い。このことから、シリコン酸化膜が界面に存在しないことが、化学分析からも確認できた。
シミュレーションの結果と比較して、0.50ナノメートルの等価酸化膜厚が実現できていることが分かった。漏れ電流を測定した結果、フラットバンド電圧よりもさらに絶対値で1ボルトの電圧を加えた状態で、1.03アンペア/cm2という小さな漏れ電流値を得た。
一般に、結晶成長は、下地の結晶状態に大きく影響を受けるが、シリコン製の支持基板101は、そもそも配向性の高い晶質構造であり、その表面に、上述したように、高誘電率材料の非晶質膜を低温で堆積した後に、温度勾配に工夫を取り入れた急速熱処理を行うと、ハフニウム酸化物結晶のエピタキシャル薄膜102を形成することができる。
図11に示すように、第1段階として、Si結晶から成る支持基板101の内部に、あらかじめ、素子分離領域111とボトムゲート電極112を形成する。
素子分離領域111は様々な製法で作成可能であるが、この場合には、Si基板をエッチングで掘り下げ、SiO2膜を埋め戻して形成されている。
しかし、本実施例のように、支持基板101の内部に直接ボトムゲート電極112を形成する方法を利用すれば、半導体層の不純物濃度の増加や構造破壊といった、心配がない。ボトムゲート電極の形状設計や配置が自由であり、不純物の種類やその濃度を任意に調整可能となるので、電子回路の設計の自由度が増大する、効果が期待できる。
高誘電率結晶膜は、下地の支持基板101の結晶基板界面から成長するので、下地結晶が現れている領域では下地の支持基板の結晶格子が起点となってエピタキシャル薄膜102が成長する。一方、素子分離領域111は、非晶質なSiO2膜を埋め戻して形成されているため、この領域の上では、高誘電率結晶膜が成長した場合にも、配向結晶にはならず、不規則に成長した多結晶膜107となる。さらに、高誘電率結晶の多結晶膜107の上には、半導体結晶も多結晶膜108となって生成する。
このようにして形成された高誘電率結晶のエピタキシャル薄膜102と多結晶膜107の上に、半導体結晶膜の成長を試みると、下地の高誘電率結晶膜の結晶状態を反映した、配向結晶膜領域103と多結晶膜領域108が発生する。半導体結晶膜の多結晶膜領域108は、素子分離領域111の上部に限定できる。
隣接するトランジスタ同士を電気的に切り離すためには、素子分離領域111の上で、堆積膜を加工除去することになるが、一般に多結晶膜の方が、配向結晶膜に比べて、物理・化学的エッチングで除去しやすく、図13に示す断面構造が形成できる。
この支持基板101の上に形成する高誘電率材料のエピタキシャル薄膜102も、ハフニウム酸化物であるHfO2に限らず、ジルコニウム酸化物、アルミニウム酸化物などを使用してもよい。
さらに、高誘電率結晶のエピタキシャル薄膜102の上に形成される半導体結晶の配向膜103として、Siに限らず、Si-Ge混晶、Ge結晶などを使用してもよい。
また、本発明を用いることで、SOI構造のMOS型トランジスタとバルク構造のMOS型トランジスタが、単一の半導体支持基板の上に混載した回路を製造することも可能になる。
そして図18に示すように、酸化被膜を除去した領域121においては、半導体支持基板の結晶面の上に高誘電率結晶のエピタキシャル薄膜102、およびその上に半導体結晶の配向膜103を形成することができる。一方、酸化被膜117で保護した領域112においては、高誘電率結晶の多結晶膜107、そして、その上に半導体結晶の多結晶膜108が形成される。
そして、図20に示すように、最終的には、酸化被膜を除去した領域121においては、本発明によって形成した、高誘電率結晶のエピタキシャル薄膜102と、半導体結晶の配向膜103から成る、SOI構造を利用することで、SOI構造のMOS型トランジスタを製造し、酸化被膜で保護された領域では、半導体支持基板101を利用することで、バルク構造のMOS型トランジスタを製造することができる。こうして、単一の半導体支持基板の上に、SOI構造のMOS型トランジスタと、バルク構造のMOS型トランジスタが、混載した電子回路を製造することが可能になる。
この構造は、次の手順で作成した。最初に、Si(111)基板の表面の酸化被膜を、フッ酸溶液で除去した後、ALD法を用いて250℃でHfO2の非晶質薄膜を堆積した。有機金属原料にはテトラキスジエチルアミドハフニウムを用い、酸化剤には水を用い、これらを交互にSi(111)基板表面に供給することで、薄膜を堆積した。急速熱処理は、図5の206に示す温度プログラムで行った。HfO2のエピタキシャル薄膜の上に、Si半導体結晶の薄膜を堆積した。基板を真空装置に入れて650℃の温度に保ち、そこにジシランガスを供給してSi結晶膜を成長した。
Si半導体結晶の成長温度や成長速度、さらには薄膜堆積後の熱処理条件を最適化することで、配向膜の結晶品質のさらなる向上が可能である。
したがって、今後さらに大きな需要が予想される低電圧駆動型のCPU等の製造に広く採用されることが期待される。
102 高誘電率結晶のエピタキシャル薄膜
103 半導体結晶の配向膜
104 高誘電率材料の非晶質薄膜
105 半導体結晶の支持基板と高誘電率材料の薄膜の界面
106 高誘電率薄膜の表面の外部
107 高誘電率結晶の多結晶膜
108 半導体結晶の多結晶膜
111 半導体支持基板の内部に形成した素子分離領域
112 半導体支持基板の内部に形成したボトムゲート電極
113 トップゲートに用いる絶縁膜
114 トップゲートに用いる電極膜
115 トップゲート電極の側壁を保護するサイドウォール
116 ソース・ドレイン電極
117 半導体支持基板の表面を保護する酸化被膜
121 半導体支持基板の表面の酸化被膜を除去した領域
122 半導体支持基板の表面を酸化被膜で保護した領域
131 半導体支持基板の内部に形成した電極
132 積み重ねられた高誘電率結晶の配向膜
133 積み重ねられた半導体結晶の配向膜
201 半導体支持基板を選択的に加熱したことによって生じる熱伝導
202 高誘電率材料の薄膜内部に生じる厚さ方向の温度勾配
203 高誘電率材料の薄膜から外部への熱放出
204 高誘電率材料の非晶質薄膜の、結晶化開始温度
205 従来の急速熱処理法における温度プログラム
206 本発明で採用する温度プログラム
301 高誘電率材料の薄膜の結晶成長が、基板界面から表面へと向かう様子
302 高誘電率材料の薄膜の結晶成長が、薄膜内部で横方向へと進む様子
401 半導体支持基板の光学バンドギャップ
402 高誘電率材料の光学バンドギャップ
403 半導体支持基板の選択加熱に使用する光源の光エネルギー
Claims (5)
- 半導体支持基板の表面を洗浄し、酸化被膜を除去して結晶面を露出させる工程、
該結晶面上に高誘電率非晶質薄膜を低温で堆積する工程、
該高誘電率非晶質薄膜の結晶化開始温度よりも低いプレアニール温度で該高誘電率非晶質薄膜をプレアニールする工程、
光エネルギーが前記半導体支持基板の光学的バンドキャップより大きく、しかも、前記高誘電率非晶質薄膜の光学的バンドキャップより小さい光を照射し、前記半導体支持基板を選択的に急速加熱することにより、前記高誘電率非晶質薄膜内部に、前記半導体支持基板との界面から表面方向に向けて温度が低くなる急峻な温度勾配を形成し、前記高誘電率非晶質薄膜を結晶化して、エピタキシャル薄膜を形成する工程、
前記エピタキシャル薄膜の上面に半導体結晶の配向膜を形成する工程とを含むSOI構造を備えた半導体装置の製造方法。 - 半導体支持基板の表面を局所的にエッチングした後に、SiO2を埋め戻すことにより、素子分離領域を形成する工程、
前記半導体支持基板の表面に、レジストマスク工程で開口を形成し、この開口領域にイオン注入及び活性加熱処理を施すことでボトムゲート電極を形成する工程、
前記半導体支持基板の表面をフッ酸溶液で洗浄し、酸化被膜を除去して、前記素子分離領域の上方を除く領域の結晶面を露出させる工程、
前記素子分離領域及び前記ボトムゲート電極が形成された前記半導体支持基板の表面上に高誘電率非晶質薄膜を低温で堆積する工程、
前記高誘電率非晶質薄膜の結晶化開始温度よりも低いプレアニール温度で該高誘電率非晶質薄膜をプレアニールする工程、
光エネルギーが前記半導体支持基板の光学的バンドキャップより大きく、しかも、前記高誘電率非晶質薄膜の光学的バンドキャップより小さい光を照射し、前記半導体支持基板を選択的に急速加熱することにより、前記高誘電率非晶質薄膜内部に前記半導体支持基板との界面から表面方向に向けて温度が低くなる急峻な温度勾配を形成し、前記半導体支持基板表面のうち、前記素子分離領域の上方を除く領域に前記高誘電率非晶質薄膜を結晶化してエピタキシャル薄膜を形成し、前記素子分離領域の上方に前記高誘電率非晶質薄膜を結晶化して高誘電率多結晶領域を形成する工程、
前記エピタキシャル薄膜の上面に半導体結晶の配向膜を形成するとともに、前記高誘電率多結晶領域の上面に、前記半導体結晶の多結晶領域を形成する工程、
前記半導体結晶の多結晶領域をエッチングする工程、
前記半導体結晶の配向膜を用いて、SOI構造のMOS型トランジスタを製造する工程とを含む半導体装置の製造方法。 - 半導体支持基板の表面を酸化被膜で保護した領域を形成し、
該酸化被膜を除去した領域に対しては、請求項2に記載の方法でSOI構造のMOS型トランジスタを製造し、
酸化被膜で保護した領域に対しては、表面に生成した高誘電率多結晶膜と半導体の多結晶膜をエッチングで除去した後に、半導体支持基板を利用して、この領域にバルク構造のMOS型トランジスタを形成することで、単一の半導体結晶基板の上に、SOI構造のMOS型トランジスタとバルク構造のMOS型トランジスタが混載した電子回路を製造する工程
を含む半導体装置の製造方法。 - 前記高誘電率非晶質薄膜としてハフニウム酸化物、前記半導体結晶としてシリコン結晶を使用することを特徴とする請求項1ないし3に記載の半導体装置の製造方法。
- 上記請求項1ないし4のいずれか1項に記載の製造方法により製造されたMOS型トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011074951A JP5692801B2 (ja) | 2011-03-30 | 2011-03-30 | 半導体の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011074951A JP5692801B2 (ja) | 2011-03-30 | 2011-03-30 | 半導体の製造方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012209473A JP2012209473A (ja) | 2012-10-25 |
JP5692801B2 true JP5692801B2 (ja) | 2015-04-01 |
Family
ID=47188962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011074951A Expired - Fee Related JP5692801B2 (ja) | 2011-03-30 | 2011-03-30 | 半導体の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5692801B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6661197B2 (ja) * | 2014-08-29 | 2020-03-11 | 国立大学法人東京工業大学 | 強誘電性薄膜、電子素子及び製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01239093A (ja) * | 1988-03-18 | 1989-09-25 | Nec Corp | 結晶成長方法 |
JPH04196227A (ja) * | 1990-11-27 | 1992-07-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH04291952A (ja) * | 1991-03-20 | 1992-10-16 | Sony Corp | 半導体装置 |
US5454864A (en) * | 1992-02-12 | 1995-10-03 | Whalen-Shaw; Michael | Layered composite pigments and methods of making same |
JP3311522B2 (ja) * | 1994-05-30 | 2002-08-05 | 三洋電機株式会社 | 半導体装置の製造方法 |
JPH10144607A (ja) * | 1996-11-13 | 1998-05-29 | Hitachi Ltd | 半導体基板およびその製造方法ならびにそれを用いた半導体装置およびその製造方法 |
JP2004207564A (ja) * | 2002-12-26 | 2004-07-22 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
JP4357224B2 (ja) * | 2003-07-22 | 2009-11-04 | 株式会社東芝 | 半導体装置 |
JP4552973B2 (ja) * | 2007-06-08 | 2010-09-29 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP5248995B2 (ja) * | 2007-11-30 | 2013-07-31 | 株式会社半導体エネルギー研究所 | 光電変換装置の製造方法 |
JP5267271B2 (ja) * | 2009-03-26 | 2013-08-21 | セイコーエプソン株式会社 | 半導体基板の製造方法及び半導体基板 |
JP5565804B2 (ja) * | 2010-07-28 | 2014-08-06 | 独立行政法人産業技術総合研究所 | ゲートスタック形成方法 |
JP5618063B2 (ja) * | 2010-07-28 | 2014-11-05 | 独立行政法人産業技術総合研究所 | 半導体装置及びその製造方法 |
-
2011
- 2011-03-30 JP JP2011074951A patent/JP5692801B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012209473A (ja) | 2012-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI534864B (zh) | 具凹入合併鰭及襯底的絕緣層上半導體鰭式場效電晶體用以加強應力偶合 | |
JP4058751B2 (ja) | 電界効果型トランジスタの製造方法 | |
TWI416722B (zh) | 包含具有鄰接於電晶體通道之能量屏蔽之電晶體的半導體裝置結構及相關方法 | |
JP5433462B2 (ja) | 半導体装置の製造方法 | |
US9954077B2 (en) | Apparatus and method for multiple gate transistors | |
US11624127B2 (en) | Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer | |
TW200428472A (en) | Semiconductor substrate, semiconductor device, and method of manufacturing the same | |
US20130270561A1 (en) | Method for forming semiconductor device with epitaxy source and drain regions independent of patterning and loading | |
US9460971B2 (en) | Method to co-integrate oppositely strained semiconductor devices on a same substrate | |
TWI760990B (zh) | 半導體裝置及其製造方法 | |
TWI569335B (zh) | 應力記憶技術 | |
US9646823B2 (en) | Semiconductor dielectric interface and gate stack | |
WO2013155818A1 (zh) | 一种半导体结构的制造方法 | |
TWI591729B (zh) | 雙閘極石墨烯場效電晶體及其製造方法 | |
JP5618063B2 (ja) | 半導体装置及びその製造方法 | |
JP5692801B2 (ja) | 半導体の製造方法及び半導体装置 | |
US7968434B2 (en) | Method of forming of a semiconductor film, method of manufacture of a semiconductor device and a semiconductor device | |
US9685462B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2013543264A (ja) | 自己組織化された半導体井戸(半導体ウェル)上の電界効果トランジスタ | |
KR20120044800A (ko) | 반도체 소자 및 이의 제조 방법 | |
JP2001168334A (ja) | パワー電界効果トランジスタ及びその製造方法 | |
JP2006295181A (ja) | 半導体素子を形成する方法 | |
TWI552344B (zh) | 電晶體元件之製造方法與其結構 | |
TW202404075A (zh) | 半導體裝置 | |
TW201526079A (zh) | 多晶矽薄膜的製作方法及薄膜電晶體的製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130904 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5692801 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |