TW202404075A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202404075A
TW202404075A TW112124547A TW112124547A TW202404075A TW 202404075 A TW202404075 A TW 202404075A TW 112124547 A TW112124547 A TW 112124547A TW 112124547 A TW112124547 A TW 112124547A TW 202404075 A TW202404075 A TW 202404075A
Authority
TW
Taiwan
Prior art keywords
region
semiconductor device
oxide semiconductor
insulating layer
layer
Prior art date
Application number
TW112124547A
Other languages
English (en)
Inventor
渡壁創
津吹将志
佐佐木俊成
田丸尊也
Original Assignee
日商日本顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本顯示器股份有限公司 filed Critical 日商日本顯示器股份有限公司
Publication of TW202404075A publication Critical patent/TW202404075A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明提供一種含有包含充分地低電阻化之源極區域及汲極區域之氧化物半導體層之半導體裝置。 半導體裝置包含：氧化物半導體層，其設置於絕緣表面上，具有多晶構造；閘極電極，其設置於氧化物半導體層之上；及閘極絕緣層，其設置於氧化物半導體層與閘極電極之間；氧化物半導體層包含：第1區域，其與閘極電極重疊，具有第1結晶構造；及第2區域，其不與閘極電極重疊，具有第2結晶構造；第2區域之導電率大於上述第1區域之導電率，第2結晶構造與第1結晶構造相同。

Description

半導體裝置
本發明之一實施方式係關於一種包含具有多晶構造之氧化物半導體(Poly-OS)之半導體裝置。
近年來，正在推進代替非晶矽、低溫多晶矽、及單晶矽等矽半導體，而將氧化物半導體用作通道之半導體裝置之開發(例如，參照專利文獻1～專利文獻6)。包含此種氧化物半導體之半導體裝置與包含非晶矽之半導體裝置相同，能夠以簡單之構造且低溫製程形成。又，眾所周知的是，包含氧化物半導體之半導體裝置具有較包含非晶矽之半導體裝置高之遷移率。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2021-141338號公報 [專利文獻2]日本專利特開2014-099601號公報 [專利文獻3]日本專利特開2021-153196號公報 [專利文獻4]日本專利特開2018-006730號公報 [專利文獻5]日本專利特開2016-184771號公報 [專利文獻6]日本專利特開2021-108405號公報
[發明所欲解決之問題]
然而，於先前之包含氧化物半導體之半導體裝置中，無法使氧化物半導體層之源極區域及汲極區域之電阻充分地低電阻化。因此，於半導體裝置之電特性中，由源極區域及汲極區域之寄生電阻所致之接通電流之降低成為問題。
本發明之一實施方式係鑒於上述問題，其目的之一在於提供一種含有包含充分地低電阻化之源極區域及汲極區域之氧化物半導體層之半導體裝置。 [解決問題之技術手段]
本發明之一實施方式之半導體裝置包含：氧化物半導體層，其設置於絕緣表面上，具有多晶構造；閘極電極，其設置於氧化物半導體層之上；及閘極絕緣層，其設置於氧化物半導體層與閘極電極之間；氧化物半導體層包含：第1區域，其與閘極電極重疊，具有第1結晶構造；及第2區域，其不與閘極電極重疊，具有第2結晶構造；第2區域之導電率大於上述第1區域之導電率，第2結晶構造與第1結晶構造相同。
以下，參照圖式對本發明之各實施方式進行說明。以下之揭示只不過為一例。業者藉由保持發明之主旨且適當變更實施方式之構成而可容易想到之構成當然包含於本發明之範圍。為了使說明更明確，圖式與實際之態樣相比，存在模式性地表示各部之寬度、厚度、形狀等之情形。然而，圖示之形狀只不過為一例，並不限定本發明之解釋。於本說明書與各圖中，有時對與已經提出之圖中所述之構成相同之構成標註相同之符號，並適當省略詳細之說明。
於本說明書中，將自基板朝向氧化物半導體層之方向稱為上或上方。相反，將自氧化物半導體層朝向基板之方向稱為下或下方。如此，為了方便說明，使用上方或下方之詞句進行說明，但是，例如，基板與氧化物半導體層之上下關係亦可配置為與圖示不同之方向。於以下之說明中，例如基板上之氧化物半導體層之表述如上所述只不過說明基板與氧化物半導體層之上下關係，亦可於基板與氧化物半導體層之間配置其他構件。上方或下方係指複數個層積層而成之構造中之積層順序，於表述為電晶體之上方之像素電極之情形時，亦可為於俯視時電晶體與像素電極不重疊之位置關係。另一方面，於表述為電晶體之鉛直上方之像素電極之情形時，係指於俯視時電晶體與像素電極重疊之位置關係。
於本說明書中，「膜」之用語、與「層」之用語有時能夠相互調換。
於本說明書中「α包含A、B或C」、「α包含A、B及C之任一者」、「α包含選自由A、B及C所組成之群中之一者」之表述只要無特別明示，則不排除α包含A～C之複數個組合之情形。進而，該等表述亦不排除α包含其他要素之情形。
再者，以下之各實施方式只要不產生技術性的矛盾，則能夠相互組合。
＜第1實施方式＞ 參照圖1～圖12，對本發明之一實施方式之半導體裝置10進行說明。半導體裝置10例如能夠用於顯示裝置、微處理器(Micro-Processing Unit：MPU)等積體電路(Integrated Circuit：IC)、或記憶體電路等。
此處，所謂「顯示裝置」，係指使用電光學層顯示影像之構造體。例如，顯示裝置之用語亦有時係指包含電光學層之顯示面板，或者亦有時係指對顯示單元裝設其他光學構件(例如偏光構件、背光、觸控面板等)之構造體。只要不產生技術性的矛盾，則「電光學層」可包含液晶層、電致發光(EL)層、電致變色(EC)層、電泳層。因此，本發明之一實施方式之半導體裝置10能夠應用於所有包含電光學層之顯示裝置。
[1.半導體裝置10之構成] 圖1係表示本發明之一實施方式之半導體裝置10之構成的模式性剖視圖。圖2係表示本發明之一實施方式之半導體裝置之構成的模式性俯視圖。具體而言，圖1係沿著圖2之A-A’線切斷之剖視圖。
如圖1所示，半導體裝置10包含基板100、遮光層105、第1絕緣層110、第2絕緣層120、氧化物半導體層140、閘極絕緣層150、閘極電極160、第3絕緣層170、第4絕緣層180、源極電極201、及汲極電極203。遮光層105設置於基板100之上。第1絕緣層110覆蓋遮光層105之上表面及端面，且設置於基板100之上。第2絕緣層120設置於第1絕緣層110之上。氧化物半導體層140設置於第2絕緣層120之上。閘極絕緣層150覆蓋氧化物半導體層140之上表面及端面，且設置於第2絕緣層120之上。閘極電極160與氧化物半導體層140重疊，且設置於閘極絕緣層150之上。第3絕緣層170覆蓋閘極電極160之上表面及端面，且設置於閘極絕緣層150之上。第4絕緣層180設置於第3絕緣層170之上。於閘極絕緣層150、第3絕緣層170、及第4絕緣層180，設置有氧化物半導體層140之上表面之一部分露出之開口171及173。源極電極201設置於第4絕緣層180之上及開口171之內部，且與氧化物半導體層140相接。同樣地，汲極電極203設置於第4絕緣層180之上及開口173之內部，且與氧化物半導體層140相接。再者，以下，於不將源極電極201及汲極電極203特別加以區別時，有時將該等一併稱為源極-汲極電極200。
氧化物半導體層140以閘極電極160為基準，區分為源極區域S、汲極區域D、及通道區域CH。即，氧化物半導體層140包含與閘極電極160重疊之通道區域CH、以及不與閘極電極160重疊之源極區域S及汲極區域D。於氧化物半導體層140之膜厚方向上，通道區域CH之端部與閘極電極160之端部一致。通道區域CH具有半導體之性質。源極區域S及汲極區域D之各者具有導體之性質。因此，源極區域S及汲極區域D之導電率大於通道區域CH之導電率。源極電極201及汲極電極203分別與源極區域S及汲極區域D相接，且與氧化物半導體層140電性地連接。又，氧化物半導體層140既可為單層構造，亦可為積層構造。
再者，以下，有時將通道區域CH稱為第1區域141。又，於不將源極區域S及汲極區域D特別加以區別時，有時將源極區域S或汲極區域D稱為第2區域142。
如圖2所示，遮光層105及閘極電極160之各者於D1方向具有固定之寬度，且沿著與D1方向正交之D2方向延伸。於D1方向上，遮光層105之寬度大於閘極電極160之寬度。通道區域CH與遮光層105完全重疊。於半導體裝置10中，D1方向對應於經由氧化物半導體層140而自源極電極201向汲極電極203流通電流之方向。因此，通道區域CH之D1方向之長度為通道長度L，通道區域CH之D2方向之寬度為通道寬度W。
基板100能夠支持構成半導體裝置10之各層。作為基板100，例如能夠使用玻璃基板、石英基板、或藍寶石基板等具有透光性之剛性基板。又，作為基板100，亦可能夠使用矽基板等不具有透光性之剛性基板。又，作為基板100，能夠使用聚醯亞胺樹脂基板、丙烯酸樹脂基板、矽氧烷樹脂基板、或氟樹脂基板等具有透光性之可撓性基板。為了提高基板100之耐熱性，亦可對上述樹脂基板導入雜質。再者，亦能夠將於上述剛性基板或可撓性基板之上形成有氧化矽膜或氮化矽膜之基板用作基板100。
遮光層105能夠反射或吸收外界光。如上所述，由於遮光層105係具有大於氧化物半導體層140之通道區域CH之面積而設置，故而能夠遮蔽入射至通道區域CH之外界光。作為遮光層105，例如能夠使用鋁(Al)、銅(Cu)、鈦(Ti)、鉬(Mo)、或鎢(W)、或者該等合金或該等化合物等。又，作為遮光層105，於不需要導電性之情形時，亦可不必包含金屬。例如，作為遮光層105，亦能夠使用由黑色樹脂形成之黑矩陣。又，遮光層105既可為單層構造，亦可為積層構造。例如，遮光層105亦可為紅色彩色濾光片、綠色彩色濾光片、及藍色彩色濾光片之積層構造。
第1絕緣層110、第2絕緣層120、第3絕緣層170、及第4絕緣層180能夠防止雜質向氧化物半導體層140擴散。具體而言，第1絕緣層110及第2絕緣層120能夠防止基板100中所包含之雜質之擴散，第3絕緣層170及第4絕緣層180能夠防止自外部滲入之雜質(例如水等)擴散。作為第1絕緣層110、第2絕緣層120、第3絕緣層170、及第4絕緣層180之各者，例如使用氧化矽(SiO x)、氮氧化矽(SiO xN y)、氮化矽(SiN x)，氧氮化矽(SiN xO y)、氧化鋁(AlO x)、氮氧化鋁(AlO xN y)、氧氮化鋁(AlN xO y)、或氮化鋁(AlN x)等。此處，氮氧化矽(SiO xN y)及氮氧化鋁(AlO xN y)分別係含有較氧(O)少之比率(x＞y)之氮(N)之矽化合物及鋁化合物。又，氧氮化矽(SiN xO y)及氧氮化鋁(AlN xO y)係含有較氮少之比率(x＞y)之氧之矽化合物及鋁化合物。又，第1絕緣層110、第2絕緣層120、第3絕緣層170、及第4絕緣層180之各者既可為單層構造，亦可為積層構造。
又，第1絕緣層110、第2絕緣層120、第3絕緣層170、及第4絕緣層180之各者既可具備平坦化之功能，亦可具備藉由熱處理釋放氧之功能。例如，於第2絕緣層120具備藉由熱處理釋放氧之功能之情形時，藉由於半導體裝置10之製造工序中進行之熱處理而自第2絕緣層120釋放氧，能夠將所釋放出之氧供給至氧化物半導體層140。
閘極電極160、源極電極201、及汲極電極203具有導電性。作為閘極電極160、源極電極201、及汲極電極203之各者，例如能夠使用銅(Cu)、鋁(Al)、鈦(Ti)、鉻(Cr)、鈷(Co)、鎳(Ni)、鉬(Mo)、鉿(Hf)、鉭(Ta)、鎢(W)、或鉍(Bi)、或者該等之合金或該等之化合物。閘極電極160、源極電極201、及汲極電極203之各者既可為單層構造，亦可為積層構造。
閘極絕緣層150包含具有絕緣性之氧化物。具體而言，作為閘極絕緣層150，使用氧化矽(SiO x)、氮氧化矽(SiO xN y)、氧化鋁(AlO x)、或氮氧化鋁(AlO xN y)等。閘極絕緣層150較佳為具有接近於化學計量比之組成。又，閘極絕緣層150較佳為缺陷較少。例如，作為閘極絕緣層150，亦可使用在利用電子自旋共振法(ESR)評估時未觀察到缺陷之氧化物。
氧化物半導體層140具有包含複數個結晶粒之多晶構造。詳細情況將於下文敍述，藉由使用Poly-OS(Poly-crystalline Oxide Semiconductor，多晶矽氧化物半導體)技術，能夠形成具有多晶構造之氧化物半導體層140。以下，對氧化物半導體層140之構成進行說明，有時將具有多晶構造之氧化物半導體稱為Poly-OS。
[2.氧化物半導體層140之構成] [2-1.氧化物半導體層140之組成比] 作為氧化物半導體層140，使用含有包含銦(In)元素之2種以上之金屬元素之氧化物半導體。於氧化物半導體層140中，銦元素相對於2種以上之金屬元素之比率以原子比率計為50%以上。作為銦元素以外之金屬元素，使用鎵(Ga)元素、鋅(Zn)元素、鋁(Al)元素、鉿(Hf)元素、釔(Y)元素、鋯(Zr)元素、及鑭系元素。但是，氧化物半導體層140只要包含Poly-OS即可，有時包含上述以外之金屬元素。
[2-2.氧化物半導體層140之結晶構造] 氧化物半導體層140包含Poly-OS。自氧化物半導體層140之上表面(或氧化物半導體層140之膜厚方向)或氧化物半導體層140之剖面觀察之Poly-OS中所包含之結晶粒之結晶粒徑為0.1 μm以上，較佳為0.3 μm以上，進而較佳為0.5 μm以上。結晶粒之結晶粒徑例如能夠使用剖面SEM(scanning electron microscope，掃描式電子顯微鏡)觀察、剖面TEM觀察、或電子束背向散射繞射(Electron Back Scattered Diffraction：EBSD)法等來取得。
氧化物半導體層140之膜厚為10 nm以上100 nm以下，較佳為15 nm以上70 nm以下，進而較佳為20 nm以上40 nm以下。如上所述，Poly-OS中所包含之結晶粒之結晶粒徑為0.1 μm以上，故而氧化物半導體層140含有於膜厚方向僅包含1個結晶粒之區域。
於Poly-OS中，複數個結晶粒既可具有1種結晶構造，亦可具有複數種結晶構造。Poly-OS之結晶構造能夠使用電子束繞射法或XRD(X ray diffraction，X射線繞射測定)法等來特定。即，氧化物半導體層140之結晶構造能夠使用電子束繞射法或XRD法等來特定。
氧化物半導體層140之結晶構造較佳為立方晶。立方晶之結晶構造之對稱性較高，即便於產生氧化物半導體層140之氧缺陷之情形時，亦不易產生構造緩和，結晶構造穩定。如上所述，藉由提高銦元素之比率，能夠控制複數個結晶粒之各者之結晶構造，形成具有立方晶之結晶構造之氧化物半導體層140。
如上所述，氧化物半導體層140包含與通道區域CH對應之第1區域141以及與源極區域S及汲極區域D對應之第2區域142。於氧化物半導體層140中，第1區域141具有第1結晶構造，第2區域142具有第2結晶構造。第2區域142具有大於第1區域141之導電率，但是第2結晶構造與第1結晶構造相同。此處，所謂2個結晶構造相同，係指結晶系相同。例如，於氧化物半導體層140之結晶構造為立方晶時，第1區域141之第1結晶構造及第2區域142之結晶構造均為立方晶而相同。第1結晶構造及第2結晶構造例如能夠使用極微電子束繞射法等來特定。
又，於規定之結晶方位中，第1結晶構造之面間隔(d值)、與第2結晶構造之面間隔(d值)大致相同。此處，所謂2個面間隔(d值)大致相同，係指一面間隔(d值)為另一面間隔(d值)之0.95倍以上1.05倍以下。或者，係指於極微電子束繞射法中，2個繞射圖案幾乎一致之情形。
於第1區域141與第2區域142之間，亦可不存在晶界。又，於1個結晶粒之中，亦可包含第1區域141及第2區域142。換言之，自第1區域141向第2區域142之變化亦可為連續性的結晶構造之變化。
[2-3.第2區域142之構成] 圖3係說明本發明之一實施方式之半導體裝置10之氧化物半導體層140之第2區域142中所包含之Poly-OS之鍵結狀態的模式圖。圖3(A)～圖3(C)中，表示了包含銦原子(In原子)及與In原子不同之金屬原子(M原子)之Poly-OS。又，作為比較，圖23表示說明先前之半導體裝置之氧化物半導體層之第2區域中所包含之氧化物半導體之鍵結狀態的模式圖。圖23(A)～圖23(D)中，表示了包含第1金屬原子M1及第2金屬原子M2之氧化物半導體。以下，為了方便起見，以圖23(A)～圖23(D)所示之氧化物半導體亦為結晶之形式進行說明，但是圖23(A)～圖23(D)所示之氧化物半導體亦可為非晶形。又，以下，為了與Poly-OS區別，而將先前之氧化物半導體表述為Conv-OS進行說明。
於圖3(A)所示之Poly-OS中，In原子及M原子之各者與氧原子(O原子)鍵結。圖3(A)所示之Poly-OS之結晶構造由於在第2區域142中，使導電率較第1區域141大，因此In原子或M原子與O原子之鍵結被切斷，產生O原子脫離之氧缺陷(參照圖3(B))。Poly-OS由於包含結晶粒徑較大之結晶粒，故而容易維持長距離秩序。因此，即便產生氧缺陷，亦不易產生構造緩和，In原子及M原子之位置幾乎不會變化。於圖3(B)所示之狀態中，若存在氫，則氧缺陷中之In原子之懸鍵及M原子之懸鍵與氫原子(H原子)鍵結而穩定化(參照圖3(C))。由於氧缺陷中之H原子作為供體而發揮功能，故而第2區域142之載體濃度增加。
又，如圖3(C)所示，於Poly-OS中，即便於氧缺陷中H原子鍵結，In原子及M原子之位置亦幾乎不會變化。因此，第2區域142之第2結晶構造不會自無氧缺陷之Poly-OS之結晶構造變化。即，第2區域142之第2結晶構造與第1區域141之第1結晶構造相同。
於圖23(A)所示之Conv-OS中，第1金屬原子(M1原子)及第2金屬原子(M2原子)之各者與O原子鍵結。於第2區域中，M1原子或M2原子與O原子之鍵結被切斷而產生O原子脫離之氧缺陷(參照圖23(B))。於Conv-OS中，若產生氧缺陷，則產生構造緩和，結晶產生紊亂。若於圖23(B)所示之狀態中存在氫，則M1原子之懸鍵及M2原子之懸鍵與H原子鍵結而穩定化(參照圖23(C))。但是，於Conv-OS中，可容易產生構造緩和。因此，Conv-OS中之氧缺陷之狀態不僅為圖23(C)所示之狀態，可取各種各樣之狀態。例如，亦有時於氧缺陷中，M1原子之懸鍵及M2原子之懸鍵與大於H原子之羥基鍵結而穩定化(參照圖23(D))。
如圖23(C)及圖23(D)所示，於Conv-OS中，若產生氧缺陷則可取各種各樣之構造，故而第2區域之結晶構造與第1區域之結晶構造不同。於Conv-OS中，幾乎為即便第1區域為結晶，第2區域亦為非晶形之情形。
圖4係說明本發明之一實施方式之半導體裝置10之氧化物半導體層140之第2區域142之帶構造的能帶圖。又，作為比較，圖24表示說明先前之半導體裝置之氧化物半導體層之第2區域之帶構造的能帶圖。
如圖4所示，於第2區域142之Poly-OS中，於帶隙E g內，包含第1能階1010及第2能階1020。又，於價帶上端之能階E v之附近及傳導帶下端之能階E c之附近之各者，包含尾端能階1030。第1能階1010係存在於帶隙E g內之較深之陷阱能階，係因氧缺陷而引起者。第2能階1020係存在於傳導帶之下端附近之供體能階，係因於氧缺陷內鍵結之氫原子而引起者。尾端能階1030係因長距離秩序之紊亂而引起者。
第2區域142中之Poly-OS雖然包含氧缺陷，但是具有結晶構造，長距離秩序得到維持。又，於第2區域142中之Poly-OS中，不會產生構造上的紊亂，能夠於氧缺陷內鍵結氫原子。因此，能夠一面抑制尾端能階1030之狀態密度(Density of State：DOS)，一面使第2能階1020之DOS變大。因此，第2能階1020之DOS大於傳導帶下端附近之尾端能階1030之DOS，第2能階1020之DOS能夠超過傳導帶下端之能階E c而擴展。即，費米能階E F超過傳導帶下端之能階E c，第2區域142中之Poly-OS具有金屬性質。
如圖24所示，於第2區域之Conv-OS中，於帶隙E g內，包含第1能階2010及第2能階2020。又，於價帶上端之能階E v之附近及傳導帶下端之能階E c之附近之各者包含尾端能階2030。
於第2區域中之Conv-OS中，由於若包含氧缺陷則產生構造緩和，故而長距離秩序得不到維持。又，若氧缺陷內之氫原子以各種各樣之狀態鍵結，氧缺陷內之氫原子變多，則構造上之紊亂變大。因此，若第2能階2020之DOS變大，則傳導帶下端附近之尾端能階2030之DOS亦變大。因此，第2能階2020之DOS無法超過傳導帶下端之能階E c而擴展。即，費米能階E F不會超過傳導帶下端之能階E c，第2區域中之Conv-OS具有含有活化能量之半導體性質。
如上所述，第2區域142中之Poly-OS與具有半導體性質之Conv-OS不同，具有金屬性質。因此，第2區域142藉由產生氧缺陷，能夠充分地低電阻化。第2區域142之薄片電阻為1000 Ω/sq.以下，較佳為500 Ω/sq.以下，進而較佳為250 Ω/sq.以下。再者，關於氧缺陷之產生方法將於下文敍述。
以上，對半導體裝置10之構成進行了說明，上述半導體裝置10係所謂之頂閘極型電晶體。半導體裝置10能夠進行各種變化。例如，於遮光層105具有導電性之情形時，半導體裝置10亦可為遮光層105作為閘極電極而發揮功能，第1絕緣層110及第2絕緣層120作為閘極絕緣層而發揮功能之構成。於該情形時，半導體裝置10係所謂之雙閘極型電晶體。又，於遮光層105具有導電性之情形時，遮光層105既可為浮動電極，亦可與源極電極201連接。進而，半導體裝置10亦可為使遮光層105作為主要之閘極電極而發揮功能之所謂之底閘極型電晶體。
[3.半導體裝置10之製造方法] 參照圖5～圖12，對本發明之一實施方式之半導體裝置10之製造方法進行說明。圖5係表示本發明之一實施方式之半導體裝置10之製造方法的流程圖。圖6～圖12係表示本發明之一實施方式之半導體裝置10之製造方法的模式性剖視圖。
如圖5所示，半導體裝置10之製造方法包含步驟S1010～步驟S1110。以下，依次對步驟S1010～步驟S1110進行說明，但是半導體裝置10之製造方法有時調換步驟之順序。又，半導體裝置10之製造方法亦可包含進一步之步驟。
於步驟S1010中，於基板100之上形成具有規定之圖案之遮光層105。遮光層105之圖案化係使用光微影法來進行。又，於遮光層105之上，形成第1絕緣層110及第2絕緣層120(參照圖6)。第1絕緣層110及第2絕緣層120係使用CVD(Chemical Vapor Deposition，化學氣相沈積)法來成膜。例如，作為第1絕緣層110及第2絕緣層120，分別形成氮化矽及氧化矽。於使用氮化矽作為第1絕緣層110之情形時，第1絕緣層110能夠阻擋自基板100側向氧化物半導體層140擴散之雜質。於使用氧化矽作為第2絕緣層120之情形時，第2絕緣層120能夠藉由熱處理而釋放氧。
於步驟S1020中，於第2絕緣層120之上形成氧化物半導體膜145(參照圖7)。氧化物半導體膜145係藉由濺鍍法成膜。氧化物半導體膜145之厚度例如為10 nm以上100 nm以下，較佳為15 nm以上70 nm以下，進而較佳為20 nm以上40 nm以下。
步驟S1020中之氧化物半導體膜145為非晶形。於Poly-OS技術中，為了使氧化物半導體層140於基板面內具有均勻之多晶構造，較佳為成膜後且熱處理前之氧化物半導體膜145為非晶形。因此，氧化物半導體膜145之成膜條件較佳為剛成膜後之氧化物半導體層140儘量不結晶化的條件。於藉由濺鍍法形成氧化物半導體膜145之情形時，一面將被成膜對象物(基板100及形成於其上之層)之溫度控制為100℃以下，較佳為50℃以下，一面形成氧化物半導體膜145。又，於氧分壓較低之條件之下形成氧化物半導體膜145。氧分壓為2%以上20%以下，較佳為3%以上15%以下，進而較佳為3%以上10%以下。
於步驟S1030中，進行氧化物半導體膜145之圖案化(參照圖8)。氧化物半導體膜145之圖案化係使用光微影法來進行。作為氧化物半導體膜145之蝕刻，既可使用濕式蝕刻，亦可使用乾式蝕刻。於濕式蝕刻中，能夠使用酸性之蝕刻劑來進行蝕刻。作為蝕刻劑，例如能夠使用草酸、PAN、硫酸、過氧化氫溶液、或氫氟酸等。
於步驟S1040中，對氧化物半導體膜145進行熱處理。以下，將於步驟S1040進行之熱處理稱為「OS退火」。於OS退火中，氧化物半導體膜145以規定之到達溫度保持規定之時間。規定之到達溫度為300℃以上500℃以下，較佳為350℃以上450℃以下。又，到達溫度之保持時間為15分鐘以上120分鐘以下，較佳為30分鐘以上60分鐘以下。藉由OS退火，氧化物半導體膜145結晶化，形成具有多晶構造之氧化物半導體層140。
於步驟S1050中，於氧化物半導體層140之上形成閘極絕緣層150(參照圖9)。閘極絕緣層150係使用CVD法來形成。例如，形成氧化矽作為閘極絕緣層150。為了降低閘極絕緣層150之缺陷，亦可以350℃以上之成膜溫度成膜閘極絕緣層150。閘極絕緣層150之厚度為50 nm以上300 nm以下，較佳為60 nm以上200 nm以下，進而較佳為70 nm以上150 nm以下。亦可於形成閘極絕緣層150之後，進行對閘極絕緣層150之一部分導入氧之處理。
於步驟S1060中，對氧化物半導體層140進行熱處理。以下，將於步驟S1060中進行之熱處理稱為「氧化退火」。若於氧化物半導體層140之上形成閘極絕緣層150，則於氧化物半導體層140之上表面及側面產生較多之氧缺陷。若進行氧化退火，則自第2絕緣層120及閘極絕緣層150對氧化物半導體層140供給氧而修復氧缺陷。
於步驟S1070中，於閘極絕緣層150之上形成具有規定之圖案之閘極電極160(參照圖10)。閘極電極160係藉由濺鍍法或原子層沈積法形成，閘極電極160之圖案化係使用光微影法來進行。
於步驟S1080中，於氧化物半導體層140中形成源極區域S及汲極區域D(參照圖10)。源極區域S及汲極區域D係藉由離子注入而形成。具體而言，將閘極電極160作為遮罩，經由閘極絕緣層150而對氧化物半導體層140注入雜質。作為所注入之雜質，例如使用硼(B)、磷(P)、或氬(Ar)等。於不與閘極電極160重疊之源極區域S及汲極區域D中，藉由離子注入而產生氧缺陷，故而源極區域S及汲極區域D(即，第2區域142)之電阻降低。另一方面，於與閘極電極160重疊之通道區域CH(即，第1區域141)中，不注入雜質，故而通道區域CH之電阻不會降低。又，藉由於源極區域S及汲極區域D中形成之氧缺陷，而氫於源極區域S及汲極區域D中被捕獲。藉此，源極區域S及汲極區域D充分地低電阻化。
再者，於半導體裝置10中，經由閘極絕緣層150而對氧化物半導體層140注入雜質，故而不僅源極區域S及汲極區域D，而且閘極絕緣層150亦包含硼(B)、磷(P)、或氬(Ar)等雜質。
於步驟S1090中，於閘極絕緣層150及閘極電極160之上形成第3絕緣層170及第4絕緣層180(參照圖11)。第3絕緣層170及第4絕緣層180係使用CVD法來形成。例如，分別形成氧化矽及氮化矽作為第3絕緣層170及第4絕緣層180。第3絕緣層170之厚度為50 nm以上500 nm以下。第4絕緣層180之厚度亦為50 nm以上500 nm以下。
於步驟S1100中，於閘極絕緣層150、第3絕緣層170、及第4絕緣層180形成開口171及173(參照圖12)。藉由開口171及173之形成，而氧化物半導體層140之源極區域S及汲極區域D露出。
於步驟S1110中，源極電極201形成於第4絕緣層180之上及開口171之內部，汲極電極203形成於第4絕緣層180之上及開口173之內部。源極電極201及汲極電極203形成為相同層。具體而言，源極電極201及汲極電極203係將所形成之1個導電膜圖案化而形成。藉由以上之步驟，而製造圖1所示之半導體裝置10。
如以上所說明，根據本實施方式之半導體裝置10，氧化物半導體層140包含Poly-OS，不僅通道區域CH，而且源極區域S及汲極區域D具有結晶構造，藉此能夠使源極區域S及汲極區域D充分地低電阻化。因此，能夠降低源極區域S及汲極區域D之寄生電阻，抑制半導體裝置10之電特性中之接通電流之不均。由於半導體裝置10係遷移率較大，故而使用半導體裝置10之顯示裝置等可抑制不均，並且提高性能。
＜第2實施方式＞ 參照圖13～圖23，對本發明之一實施方式之半導體裝置10A進行說明。再者，於半導體裝置10A之構成與半導體裝置10之構成相同時，有時省略半導體裝置10A之構成之說明。
[1.半導體裝置10A之構成] 圖13係表示本發明之一實施方式之半導體裝置10A之構成的模式性剖視圖。
如圖13所示，半導體裝置10A包含基板100、遮光層105、第1絕緣層110、第2絕緣層120、氧化物半導體層140、閘極絕緣層150A、閘極電極160、第3絕緣層170A、第4絕緣層180、源極電極201、及汲極電極203。
閘極絕緣層150A設置於氧化物半導體層140之上，氧化物半導體層140之一部分自閘極絕緣層150A露出。閘極絕緣層150A與閘極電極160重疊，閘極絕緣層150A之端部與閘極電極160之端部大致一致。第3絕緣層170A覆蓋閘極電極160之上表面及端面、閘極絕緣層150A之端面、以及氧化物半導體層140之上表面及端面，且設置於第2絕緣層120之上。於第3絕緣層170A及第4絕緣層180，設置有供氧化物半導體層140之上表面之一部分露出之開口171A及173A。源極電極201設置於第4絕緣層180之上及開口171A之內部，且與氧化物半導體層140相接。同樣，汲極電極203設置於第4絕緣層180之上及開口173A之內部，且與氧化物半導體層140相接。
於半導體裝置10A中，氧化物半導體層140亦包含與通道區域CH對應之第1區域141及與源極區域S或汲極區域D對應之第2區域142。第1區域141具有第1結晶構造，第2區域142具有第2結晶構造。因此，於半導體裝置10A中，源極區域S及汲極區域D亦充分地低電阻化。
[2.半導體裝置10A之製造方法] 參照圖14～圖17，對本發明之一實施方式之半導體裝置10A之製造方法進行說明。圖14係表示本發明之一實施方式之半導體裝置10A之製造方法的流程圖。圖15～圖17係表示本發明之一實施方式之半導體裝置10A之製造方法的模式性剖視圖。
如圖14所示，半導體裝置10A之製造方法包含步驟S2010～步驟S2110。由於步驟S2010～步驟S2060分別與第1實施方式中所說明之步驟S1010～步驟S1060相同，故而省略說明。
於步驟S2070中，於氧化物半導體層140之上，形成具有規定之圖案之閘極電極160，並且將閘極電極160作為遮罩形成閘極絕緣層150A(參照圖15)。藉此，氧化物半導體層140之上表面及端面自閘極絕緣層150A露出。
於步驟S2080中，於氧化物半導體層140中形成源極區域S及汲極區域D(參照圖15)。源極區域S及汲極區域D係藉由離子注入而形成。具體而言，將閘極電極160及閘極絕緣層150A作為遮罩，對氧化物半導體層140直接注入雜質。於源極區域S及汲極區域D形成氧缺陷，於源極區域S及汲極區域D中捕獲氫。藉此，源極區域S及汲極區域D充分地低電阻化。
於步驟S2090中，於氧化物半導體層140及閘極電極160之上形成第3絕緣層170A及第4絕緣層180(參照圖16)。第3絕緣層170A與自閘極絕緣層150A露出之氧化物半導體層140之上表面及端面相接。
於步驟S2100中，於第3絕緣層170A及第4絕緣層180形成開口171A及173A(參照圖17)。藉由形成開口171A及173A，而氧化物半導體層140之源極區域S及汲極區域D露出。
於步驟S2110中，源極電極201形成於第4絕緣層180之上及開口171A之內部，汲極電極203形成於第4絕緣層180之上及開口173A之內部。藉由以上之步驟，而製造圖13所示之半導體裝置10A。
如以上所說明，根據本實施方式之半導體裝置10A，氧化物半導體層140包含Poly-OS，不僅通道區域CH，而且源極區域S及汲極區域D具有結晶構造，藉此能夠使源極區域S及汲極區域D充分地低電阻化。因此，能夠降低源極區域S及汲極區域D之寄生電阻，抑制半導體裝置10A之電特性中之接通電流之不均。由於半導體裝置10A之遷移率較大，故而使用半導體裝置10A之顯示裝置等可抑制不均，並且提高性能。 [實施例]
基於製作之樣品，對半導體裝置10更詳細地進行說明。再者，以下說明之實施例係半導體裝置10之一實施例，半導體裝置10之構成並不限定為以下說明之實施例之構成。
[1.實施例樣品] [1-1.實施例樣品之製作] 製作使用第1實施方式中所說明之製造方法之半導體裝置10作為實施例樣品。於實施例樣品中，氧化物半導體層140包含銦元素，銦元素相對於所有金屬元素之原子比率為50%以上。又，氧化物半導體層140係OS退火前為非晶形，但OS退火後結晶化，具有多晶構造。即，實施例樣品之氧化物半導體層140包含Poly-OS。又，將閘極電極160作為遮罩，經由閘極絕緣層150對氧化物半導體層140注入硼，於氧化物半導體層140中形成第1區域141及第2區域142。
[1-2.剖面TEM觀察] 圖18係實施例之半導體裝置10(實施例樣品)之剖面TEM像。於圖18中表示了閘極電極160之端面附近之剖面TEM像。氧化物半導體層140包含結晶粒徑為0.3 μm以上之結晶粒。又，於第1區域141與第2區域142之間未觀察到晶界。即，以跨越第1區域141與第2區域142之方式形成1個結晶粒。
[1-3.極微電子束繞射] 圖19～圖21係表示使用實施例之半導體裝置10(實施例樣品)之極微電子束繞射觀察之繞射圖案。圖19係於圖18所示之點a觀察之繞射圖案，圖20係於圖18所示之點b觀察之繞射圖案。又，圖21係使圖19所示之繞射圖案與圖20所示之繞射圖案重疊之繞射圖案。於圖21中，圖19之繞射圖案以綠色表示，圖20之繞射圖案以紅色表示。
點a及點b分別包含於第1區域141及第2區域142中。如圖19及圖20所示，於點a及點b中，確認到由結晶構造引起之繞射圖案。根據繞射圖案之解析，確認到點a及點b之各者之結晶構造為立方晶。圖19所示之繞射圖案與圖20所示之繞射圖案雖然存在強度之差異，但是如圖21所示，兩者之繞射圖案幾乎一致。即，可知第1區域141之第1結晶構造之面間隔(d值)、與第2區域142之第2結晶構造之面間隔(d值)大致相同。再者，於圖21中，強度大致相同，兩者之繞射圖案一致之點以黃色表示。
[1-4.薄片電阻測定] 實施例樣品之第2區域142之薄片電阻為210 Ω/sq.。再者，氧化物半導體層140之膜厚為30 nm。
[1-5.電特性] 圖22係表示實施例之半導體裝置10(實施例樣品)之電特性的曲線圖。於圖22中，表示了具有通道寬度W/通道長度L＝3 μm/3 μm之19個實施例樣品之電特性。圖22所示之曲線圖之縱軸表示汲極電流Id，橫軸表示閘極電壓Vg。實施例樣品之電特性之測定條件如表1。
[表1]
源極-汲極間電壓 0.1 V(虛線)、10 V(實線)
閘極電壓 -15 V～+20 V
測定環境 室溫、暗室
如圖22所示，於實施例樣品中，未觀察到接通電流之降低。又，於實施例樣品中，抑制接通電流之不均。
[2.比較例樣品] [2-1.比較例樣品之製作] 使用與實施例樣品相同之製造方法，製作包含非晶形氧化物半導體之半導體裝置作為比較例樣品。即，除了氧化物半導體層以外，比較例樣品為與實施例樣品相同之構成。於比較例樣品中，氧化物半導體層包含銦鎵鋅氧化物(IGZO)，銦元素相對於所有金屬元素之原子比率約為33%。比較例樣品之氧化物半導體層係OS退火後亦為非晶形。即，氧化物半導體層之第1區域及第2區域均為非晶形。
[2-2.薄片電阻測定] 比較例樣品之第2區域之薄片電阻為2340 Ω/sq.。再者，氧化物半導體層之膜厚為30 nm。
[2-3.電特性] 圖25係表示比較例之半導體裝置(比較例樣品)之電特性的曲線圖。於圖25中，表示了具有通道寬度W/通道長度L＝3 μm/3 μm之19個比較例樣品之電特性。圖25所示之曲線圖之縱軸表示汲極電流Id，橫軸表示閘極電壓Vg。比較例樣品之電特性之測定條件如表1。
如圖25所示，於比較例樣品中，觀察到接通電流降低。又，於比較例樣品中，觀察到接通電流之不均。
根據以上之結果可知，於實施例樣品中，氧化物半導體層140包含Poly-OS，與源極區域S及汲極區域D之各者對應之第2區域142在維持與第1區域141相同之結晶構造之情況下產生氧缺陷，藉此充分地低電阻化。尤其，於實施例樣品中，第2區域142之薄片電阻為250 Ω/sq.以下，此為先前之氧化物半導體中無法達成之值。其結果，於實施例樣品中，認為降低源極區域S及汲極區域D之寄生電阻，抑制電特性中之接通電流之不均。
作為本發明之實施方式而敍述之各實施方式只要不相互矛盾，則能夠適當組合而實施。又，基於各實施方式，業者適當進行構成要素之追加、刪除、或設計變更者、或進行工序之追加、省略、或條件變更者，只要具備本發明之主旨，則包含於本發明之範圍中。
即便為與由上述各實施方式之態樣帶來之作用效果不同之其他作用效果，對於自本說明書之記載而明確者、或業者可容易地預測者，當然可理解為由本發明帶來者。
10,10A:半導體裝置 100:基板 105:遮光層 110:第1絕緣層 120:第2絕緣層 140:氧化物半導體層 141:第1區域 142:第2區域 145:氧化物半導體膜 150,150A:閘極絕緣層 160:閘極電極 170,170A:第3絕緣層 171,171A:開口 173,173A:開口 180:第4絕緣層 200:源極-汲極電極 201:源極電極 203:汲極電極 1010:第1能階 1020:第2能階 1030:尾端能階 2010:第1能階 2020:第2能階 2030:尾端能階 CH:通道區域 D:汲極區域 L:通道長度 S:源極區域 S1010～S1110:步驟 S2010～S2110:步驟 W:通道寬度
圖1係表示本發明之一實施方式之半導體裝置之構成的模式性剖視圖。 圖2係表示本發明之一實施方式之半導體裝置之構成的模式性俯視圖。 圖3(A)～(C)係說明本發明之一實施方式之半導體裝置之氧化物半導體層之第2區域中所包含之Poly-OS之鍵結狀態的模式圖。 圖4係說明本發明之一實施方式之半導體裝置之氧化物半導體層中之第2區域之帶構造的能帶圖。 圖5係表示本發明之一實施方式之半導體裝置之製造方法的流程圖。 圖6係表示本發明之一實施方式之半導體裝置之製造方法的模式性剖視圖。 圖7係表示本發明之一實施方式之半導體裝置之製造方法的模式性剖視圖。 圖8係表示本發明之一實施方式之半導體裝置之製造方法的模式性剖視圖。 圖9係表示本發明之一實施方式之半導體裝置之製造方法的模式性剖視圖。 圖10係表示本發明之一實施方式之半導體裝置之製造方法的模式性剖視圖。 圖11係表示本發明之一實施方式之半導體裝置之製造方法的模式性剖視圖。 圖12係表示本發明之一實施方式之半導體裝置之製造方法的模式性剖視圖。 圖13係表示本發明之一實施方式之半導體裝置之構成的模式性剖視圖。 圖14係表示本發明之一實施方式之半導體裝置之製造方法的流程圖。 圖15係表示本發明之一實施方式之半導體裝置之製造方法的模式性剖視圖。 圖16係表示本發明之一實施方式之半導體裝置之製造方法的模式性剖視圖。 圖17係表示本發明之一實施方式之半導體裝置之製造方法的模式性剖視圖。 圖18係實施例之半導體裝置之剖面TEM(Transmission Electron Microscopy，穿透式電子顯微鏡)像。 圖19表示使用實施例之半導體裝置之極微電子束繞射觀察之繞射圖案。 圖20表示使用實施例之半導體裝置之極微電子束繞射觀察之繞射圖案。 圖21表示使用實施例之半導體裝置之極微電子束繞射觀察之繞射圖案。 圖22係表示實施例之半導體裝置之電特性的曲線圖。 圖23(A)～(D)係說明先前之半導體裝置之氧化物半導體層之第2區域中所包含之氧化物半導體之鍵結狀態的模式圖。 圖24係說明先前之半導體裝置之氧化物半導體層之第2區域之帶構造的能帶圖。 圖25係表示比較例之半導體裝置之電特性的曲線圖。
10:半導體裝置
100:基板
105:遮光層
110:第1絕緣層
120:第2絕緣層
140:氧化物半導體層
141:第1區域
142:第2區域
150:閘極絕緣層
160:閘極電極
170:第3絕緣層
171:開口
173:開口
180:第4絕緣層
200:源極-汲極電極
201:源極電極
203:汲極電極
CH:通道區域
D:汲極區域
S:源極區域

Claims (12)

  1. 一種半導體裝置，其包含： 氧化物半導體層，其設置於絕緣表面上，具有多晶構造； 閘極電極，其設置於上述氧化物半導體層之上；及 閘極絕緣層，其設置於上述氧化物半導體層與上述閘極電極之間； 上述氧化物半導體層包含： 第1區域，其與上述閘極電極重疊，具有第1結晶構造；及 第2區域，其不與上述閘極電極重疊，具有第2結晶構造； 上述第2區域之導電率大於上述第1區域之導電率， 上述第2結晶構造與上述第1結晶構造相同。
  2. 如請求項1之半導體裝置，其中於規定之結晶方位中，上述第2結晶構造之面間隔d值與上述第1結晶構造之面間隔d值大致相同。
  3. 如請求項1之半導體裝置，其中上述第1結晶構造及上述第2結晶構造為立方晶。
  4. 如請求項1之半導體裝置，其中上述第1結晶構造及上述第2結晶構造係藉由極微電子束繞射法而特定。
  5. 如請求項1之半導體裝置，其中上述第2區域之薄片電阻為1000 Ω/sq.以下。
  6. 如請求項1之半導體裝置，其中上述第2區域之薄片電阻為500 Ω/sq.以下。
  7. 如請求項1之半導體裝置，其中於上述第1區域與上述第2區域之間不存在晶界。
  8. 如請求項1之半導體裝置，其中上述第1區域及上述第2區域包含於1個結晶粒中。
  9. 如請求項1之半導體裝置，其中上述第2區域包含硼、磷、及氬之至少一者。
  10. 如請求項1之半導體裝置，其中上述氧化物半導體層之上表面及端面係藉由上述閘極絕緣層而覆蓋。
  11. 如請求項10之半導體裝置，其中上述閘極絕緣層包含硼、磷、及氬之至少一者。
  12. 如請求項1之半導體裝置，其中上述氧化物半導體層含有包含銦元素之至少2種以上之金屬元素， 上述銦元素相對於上述至少2種以上之金屬元素之比率為50%以上。
TW112124547A 2022-07-08 2023-06-30 半導體裝置 TW202404075A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-110322 2022-07-08
JP2022110322A JP2024008440A (ja) 2022-07-08 2022-07-08 半導体装置

Publications (1)

Publication Number Publication Date
TW202404075A true TW202404075A (zh) 2024-01-16

Family

ID=89386906

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112124547A TW202404075A (zh) 2022-07-08 2023-06-30 半導體裝置

Country Status (6)

Country Link
US (1) US20240021668A1 (zh)
JP (1) JP2024008440A (zh)
KR (1) KR20240007599A (zh)
CN (1) CN117374127A (zh)
DE (1) DE102023206315A1 (zh)
TW (1) TW202404075A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102243843B1 (ko) 2012-08-03 2021-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 적층막 및 반도체 장치
TWI595659B (zh) 2012-09-14 2017-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20230168285A (ko) 2016-02-12 2023-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치

Also Published As

Publication number Publication date
JP2024008440A (ja) 2024-01-19
DE102023206315A1 (de) 2024-01-11
US20240021668A1 (en) 2024-01-18
KR20240007599A (ko) 2024-01-16
CN117374127A (zh) 2024-01-09

Similar Documents

Publication Publication Date Title
US10347771B2 (en) Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR100864883B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
JP2011135064A (ja) 積層酸化物材料、半導体装置、および半導体装置の作製方法
TW202404075A (zh) 半導體裝置
WO2024029429A1 (ja) 積層構造体及び薄膜トランジスタ
US20240178325A1 (en) Semiconductor device
US20240113228A1 (en) Semiconductor device and method for manufacturing semiconductor device
TW202410447A (zh) 氧化物半導體膜、薄膜電晶體、及電子機器
WO2024042997A1 (ja) 酸化物半導体膜、薄膜トランジスタ、および電子機器
JP2024077307A (ja) 半導体装置
WO2023238521A1 (ja) 薄膜トランジスタおよび電子機器
US20240113227A1 (en) Semiconductor device
WO2023189549A1 (ja) 半導体装置及び半導体装置の製造方法
WO2024029438A1 (ja) 酸化物半導体膜、薄膜トランジスタ、および電子機器
JP5692801B2 (ja) 半導体の製造方法及び半導体装置
WO2024029437A1 (ja) 薄膜トランジスタおよび電子機器
WO2023189489A1 (ja) 半導体装置
TW202412314A (zh) 半導體裝置
US20240097043A1 (en) Semiconductor device
WO2023228616A1 (ja) 半導体装置
WO2023189491A1 (ja) 半導体装置
KR20240079175A (ko) 반도체 장치
TW202416389A (zh) 半導體裝置
TW202416546A (zh) 半導體裝置及其製造方法
JP2024011504A (ja) 半導体装置