JP2024011504A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2024011504A
JP2024011504A JP2022113518A JP2022113518A JP2024011504A JP 2024011504 A JP2024011504 A JP 2024011504A JP 2022113518 A JP2022113518 A JP 2022113518A JP 2022113518 A JP2022113518 A JP 2022113518A JP 2024011504 A JP2024011504 A JP 2024011504A
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
semiconductor layer
oxide
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022113518A
Other languages
English (en)
Inventor
創 渡壁
So Watakabe
将志 津吹
Masashi Tsubuki
俊成 佐々木
Toshinari Sasaki
尊也 田丸
Takaya Tamaru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2022113518A priority Critical patent/JP2024011504A/ja
Priority to KR1020230084029A priority patent/KR20240009869A/ko
Priority to US18/346,280 priority patent/US20240021695A1/en
Priority to CN202310812010.4A priority patent/CN117410316A/zh
Publication of JP2024011504A publication Critical patent/JP2024011504A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation

Abstract

【課題】酸化物半導体を配線材料として用いた半導体装置を提供する。【解決手段】半導体装置は、絶縁表面の上に設けられ、チャネル領域と、チャネル領域を挟むソース領域及びドレイン領域とを有する酸化物半導体層と、チャネル領域と対向するゲート電極と、酸化物半導体層とゲート電極との間に設けられたゲート絶縁層と、を備え、ゲート電極は、酸化物半導体層と同じ組成を有する酸化物導電層であり、酸化物導電層は、ソース領域及びドレイン領域と同じ不純物元素を含む。【選択図】図１

Description

本発明の実施形態の一つは、半導体装置及び半導体装置の製造方法に関する。特に、本発明の実施形態の一つは、チャネルとして酸化物半導体が用いられた半導体装置及び半導体装置の製造方法に関する。
近年、アモルファスシリコン、低温ポリシリコン、及び単結晶シリコンに替わり、酸化物半導体がチャネルに用いられた半導体装置の開発が進められている（例えば、特許文献１～６）。酸化物半導体がチャネルに用いられた半導体装置は、アモルファスシリコンがチャネルに用いられた半導体装置と同様に、単純な構造かつ低温プロセスで形成することができる。酸化物半導体がチャネルに用いられた半導体装置は、アモルファスシリコンがチャネルに用いられた半導体装置よりも高い移動度を有することが知られている。
特開２０２１－１４１３３８号公報 特開２０１４－０９９６０１号公報 特開２０２１－１５３１９６号公報 特開２０１８－００６７３０号公報 特開２０１６－１８４７７１号公報 特開２０２１－１０８４０５号公報
酸化物半導体は、透光性を有するため、配線材料として用いることが可能となれば、アレイ基板（複数の半導体装置をアレイ状に配置した基板）の透過率を向上させる上で非常に有利である。しかしながら、従来の酸化物半導体は、抵抗値を十分に下げることが難しく、酸化物半導体を配線材料として用いることは困難であった。
本発明の一実施形態は、酸化物半導体を配線材料として用いた半導体装置を提供することを課題の一つとする。
本発明の一実施形態に係る半導体装置は、絶縁表面の上に設けられ、チャネル領域と、チャネル領域を挟むソース領域及びドレイン領域とを有する酸化物半導体層と、チャネル領域と対向するゲート電極と、酸化物半導体層とゲート電極との間に設けられたゲート絶縁層と、を備え、ゲート電極は、酸化物半導体層と同じ組成を有する酸化物導電層であり、酸化物導電層は、ソース領域及びドレイン領域と同じ不純物元素を含む。
本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法を示すシーケンス図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示すシーケンス図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示すシーケンス図である。 本発明の一実施形態に係る半導体装置の製造方法を示すシーケンス図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示すシーケンス図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示すシーケンス図である。 本発明の一実施形態に係る表示装置の概要を示す平面図である。 本発明の一実施形態に係る表示装置の回路構成を示すブロック図である。 本発明の一実施形態に係る表示装置の画素回路を示す回路図である。 本発明の一実施形態に係る表示装置の概要を示す断面図である。 本発明の一実施形態に係る表示装置の概要を示す平面図である。 本発明の一実施形態に係る表示装置の画素電極及び共通電極の平面図である。 本発明の一実施形態に係る表示装置の画素回路を示す回路図である。 本発明の一実施形態に係る表示装置の概要を示す断面図である。 実施例におけるシミュレーションモデル図である。 ゲート絶縁層の膜厚が５０ｎｍに対して、ボロンを、加速エネルギー２０ｋｅＶ、３０ｋｅＶ、４０ｋｅＶでイオン注入した場合のシミュレーション結果である。 ゲート絶縁層の膜厚が１００ｎｍに対して、ボロンを、加速エネルギー２０ｋｅＶ、３０ｋｅＶ、４０ｋｅＶでイオン注入した場合のシミュレーション結果である。 ゲート絶縁層の膜厚が１５０ｎｍに対して、ボロンを、加速エネルギー２０ｋｅＶ、３０ｋｅＶ、４０ｋｅＶでイオン注入した場合のシミュレーション結果である。 ゲート絶縁層の膜厚が１００ｎｍに対して、ボロンを、加速エネルギー２０ｋｅＶでイオン注入した場合のシミュレーション結果である。 ゲート絶縁層の膜厚が１００ｎｍに対して、ボロンを、加速エネルギー３０ｋｅＶでイオン注入した場合のシミュレーション結果である。 ゲート絶縁層の膜厚が１００ｎｍに対して、ボロンを、加速エネルギー４０ｋｅＶでイオン注入した場合のシミュレーション結果である。 ゲート絶縁層の膜厚が５０ｎｍに対して、ボロンを、加速エネルギー２０ｋｅＶでイオン注入した場合のシミュレーション結果である。 ゲート絶縁層の膜厚が５０ｎｍに対して、ボロンを、加速エネルギー３０ｋｅＶでイオン注入した場合のシミュレーション結果である。 ゲート絶縁層の膜厚が５０ｎｍに対して、ボロンを、加速エネルギー４０ｋｅＶでイオン注入した場合のシミュレーション結果である。 ゲート絶縁層の膜厚が１５０ｎｍに対して、ボロンを、加速エネルギー２０ｋｅＶでイオン注入した場合のシミュレーション結果である。 ゲート絶縁層の膜厚が１５０ｎｍに対して、ボロンを、加速エネルギー３０ｋｅＶでイオン注入した場合のシミュレーション結果である。 ゲート絶縁層の膜厚が１５０ｎｍに対して、ボロンを、加速エネルギー４０ｋｅＶでイオン注入した場合のシミュレーション結果である。 本発明の一実施形態に係る半導体装置の酸化物半導体層におけるソース領域及びドレイン領域に含まれるＰｏｌｙ－ＯＳの結合状態を説明する模式図である。 本発明の一実施形態に係る半導体装置の酸化物半導体層におけるソース領域及びドレイン領域のバンド構造を説明するバンドダイアグラムである。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。以下の開示はあくまで一例にすぎない。当業者が、発明の主旨を保ちつつ、実施形態の構成を適宜変更することによって容易に想到し得る構成は、当然に本発明の範囲に含有される。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、膜厚、形状等について模式的に表される場合がある。しかし、図示された形状はあくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
「半導体装置」とは、半導体特性を利用することで機能しうる装置全般をいう。トランジスタ、半導体回路は半導体装置の一形態である。以下に示す実施形態の半導体装置は、例えば、表示装置、マイクロプロセッサ（Ｍｉｃｒｏ－Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＭＰＵ）などの集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）、又はメモリ回路に用いられるトランジスタであってもよい。
「表示装置」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示装置という用語は、電気光学層を含む表示パネルを指す場合もあり、又は表示セルに対して他の光学部材（例えば、偏光部材、バックライト、タッチパネル等）を装着した構造体を指す場合もある。「電気光学層」には、技術的な矛盾が生じない限り、液晶層、エレクトロルミネセンス（ＥＬ）層、エレクトロクロミック（ＥＣ）層、電気泳動層が含まれ得る。したがって、後述する実施形態について、表示装置として、液晶層を含む液晶表示装置、及び有機ＥＬ層を含む有機ＥＬ表示装置を例示して説明するが、本実施形態における構造は、上述した他の電気光学層を含む表示装置へ適用することができる。
本発明の各実施の形態において、基板から酸化物半導体層に向かう方向を上又は上方という。逆に、酸化物半導体層から基板に向かう方向を下又は下方という。このように、説明の便宜上、上方又は下方という語句を用いて説明するが、例えば、基板と酸化物半導体層との上下関係が図示と逆になるように配置されてもよい。以下の説明で、例えば基板上の酸化物半導体層という表現は、上記のように基板と酸化物半導体層との上下関係を説明しているに過ぎず、基板と酸化物半導体層との間に他の部材が配置されていてもよい。上方又は下方は、複数の層が積層された構造における積層順を意味するものであり、トランジスタの上方の画素電極と表現する場合、平面視において、トランジスタと画素電極とが重ならない位置関係であってもよい。一方、トランジスタの鉛直上方の画素電極と表現する場合は、平面視において、トランジスタと画素電極とが重なる位置関係を意味する。
本明細書において「αはＡ、Ｂ又はＣを含む」、「αはＡ，Ｂ及びＣのいずれかを含む」、「αはＡ，Ｂ及びＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
なお、以下の各実施形態は、技術的な矛盾を生じない限り、互いに組み合わせることができる。
〈第１実施形態〉
図１～図１３を用いて、本発明の一実施形態に係る半導体装置について説明する。
［半導体装置１０の構成］
図１～図２を用いて、本発明の一実施形態に係る半導体装置１０の構成について説明する。図１は、本発明の一実施形態に係る半導体装置１０の概要を示す断面図である。図２は、本発明の一実施形態に係る半導体装置１０の概要を示す平面図である。また、図２に示す一点鎖線で切断したときの断面が、図１に示す断面図に対応する。
図１に示すように、半導体装置１０は基板１００の上方に設けられている。半導体装置１０は、下地膜１２０、酸化物半導体層１４４、ゲート絶縁層１５０、ゲート電極１６４ＧＥ、絶縁層１７０、１８０、ソース電極２０１、及びドレイン電極２０３を含む。ソース電極２０１及びドレイン電極２０３を特に区別しない場合、これらを併せてソース電極及びドレイン電極２００という場合がある。また、酸化物半導体層１４４、ゲート絶縁層１５０、及びゲート電極１６４ＧＥを指して、トランジスタと呼ぶ場合がある。
下地膜１２０は基板１００の上に設けられている。酸化物半導体層１４４は下地膜１２０の上に設けられている。酸化物半導体層１４４は下地膜１２０に接している。酸化物半導体層１４４の主面のうち、下地膜１２０に接する面を下面という。下地膜１２０は、基板１００から酸化物半導体層１４４に向かって拡散する不純物を遮蔽するバリア膜としての機能を備える。
酸化物半導体層１４４は、透光性を有している。また、酸化物半導体層１４４は、ソース領域１４４Ｓ、ドレイン領域１４４Ｄ、及びチャネル領域１４４ＣＨに区分される。チャネル領域１４４ＣＨは、酸化物半導体層１４４のうちゲート電極１６４ＧＥの鉛直下方の領域である。ソース領域１４４Ｓは、酸化物半導体層１４４のうちゲート電極１６４ＧＥと重ならない領域であって、チャネル領域１４４ＣＨよりもソース電極２０１に近い側の領域である。ドレイン領域１４４Ｄは、酸化物半導体層１４４のうちゲート電極１６４ＧＥと重ならない領域であって、チャネル領域１４４ＣＨよりもドレイン電極２０３に近い側の領域である。
ゲート電極１６４ＧＥは酸化物半導体層１４４に対向している。ゲート絶縁層１５０は、酸化物半導体層１４４とゲート電極１６４ＧＥとの間に設けられている。ゲート絶縁層１５０は酸化物半導体層１４４に接している。酸化物半導体層１４４の主面のうち、ゲート絶縁層１５０に接する面を上面という。上面と下面との間の面を側面という。絶縁層１７０、１８０はゲート絶縁層１５０及びゲート電極１６４ＧＥの上に設けられている。絶縁層１７０、１８０には、酸化物半導体層１４４に達する開口１７１、１７３が設けられている。ソース電極２０１は開口１７１の内部に設けられている。ソース電極２０１は開口１７１の底部で酸化物半導体層１４４に接している。ドレイン電極２０３は開口１７３の内部に設けられている。ドレイン電極２０３は開口１７３の底部で酸化物半導体層１４４に接している。
本発明の一実施形態に係る半導体装置１０では、ゲート電極１６４ＧＥは透光性を有しているゲート電極１６４ＧＥの主面のうち、ゲート絶縁層１５０に接する面を下面という。上面と下面との間の面を側面という。ゲート電極１６４ＧＥは、酸化物半導体層１４４と同じ組成を有する酸化物半導体層が低抵抗化された酸化物導電層１６４で構成される。なお、同じ組成とは、同じ元素を有し、組成の割合が異なる場合も含む。
酸化物半導体層１４４及びゲート電極１６４ＧＥは、複数の結晶粒を含む多結晶構造を有する。詳細は後述するが、Ｐｏｌｙ－ＯＳ（Ｐｏｌｙ－ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）技術を用いることにより、多結晶構造を有する酸化物半導体層１４４及びゲート電極１６４ＧＥを形成することができる。以下では、酸化物半導体層１４４及びゲート電極１６４ＧＥの構成について説明するが、多結晶構造を有する酸化物半導体をＰｏｌｙ－ＯＳという場合がある。
後に詳細に説明するが、酸化物半導体層１４４及びゲート電極１６４ＧＥは、インジウムを含む２以上の金属を含み、２以上の金属におけるインジウムの比率は５０％以上である。インジウム元素以外の金属元素として、ガリウム（Ｇａ）元素、亜鉛（Ｚｎ）元素、アルミニウム（Ａｌ）元素、ハフニウム（Ｈｆ）元素、イットリウム（Ｙ）元素、ジルコニウム（Ｚｒ）元素、およびランタノイドが用いられる。但し、酸化物半導体層１４４はＰｏｌｙ－ＯＳを含んでいればよく、上記以外の金属元素が含まれる場合がある。ゲート電極１６４ＧＥを構成する酸化物導電層は、酸化物半導体層１４４と同じ組成を有する酸化物半導体ターゲットを用いて成膜されることが好ましい。これにより、半導体装置の製造コストを削減することができる。
また、ソース領域１４４Ｓ、ドレイン領域１４４Ｄ、及びゲート電極１６４ＧＥは、同じ不純物元素を含む。また、酸化物半導体層１４４におけるソース領域１４４Ｓ及びドレイン領域１４４Ｄは、不純物元素が添加されることによって、チャネル領域１４４ＣＨと比較して抵抗率が低下している。つまり、ソース領域１４４Ｓ及びドレイン領域１４４Ｄは、導体としての物性を備えている。
ゲート電極１６４ＧＥ、ソース領域１４４Ｓ、及びドレイン領域１４４Ｄに含まれる不純物元素の濃度は、ＳＩＭＳ分析（二次イオン質量分析）で測定した場合に、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下であることが好ましい。ここで、不純物元素とは、アルゴン（Ａｒ）、リン（Ｐ）、又はボロン（Ｂ）をいう。また、ゲート電極１６４ＧＥ、ソース領域１４４Ｓ、及びドレイン領域１４４Ｄに、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下が含まれる場合、イオン注入法又はドーピング法により不純物元素が意図的に添加されたものと推定される。ただし、ゲート電極１６４ＧＥ、ソース領域１４４Ｓ、及びドレイン領域１４４Ｄに、１×１０１８ｃｍ－３未満の濃度で、アルゴン（Ａｒ）、リン（Ｐ）、又はボロン（Ｂ）以外の不純物元素が含まれていてもよい。なお、チャネル領域１４４ＣＨに、不純物元素が含まれると、半導体装置１０の特性に影響を及ぼす。そのため、チャネル領域１４４ＣＨに含まれる不純物元素の濃度は、１×１０１８ｃｍ－３未満であることが好ましく、１×１０１６ｃｍ－３以下がより好ましい。
ゲート電極１６４ＧＥは半導体装置１０のトップゲートとしての機能を備える。ゲート絶縁層１５０はトップゲートに対するゲート絶縁層としての機能を備え、製造プロセスにおける熱処理によって酸素を放出する機能を備える。絶縁層１７０、１８０はゲート電極１６４ＧＥとソース電極及びドレイン電極２００とを絶縁し、両者間の寄生容量を低減する機能を備える。半導体装置１０の動作は、主にゲート電極１６４ＧＥに供給される電圧によって制御される。
図２に示すように、酸化物導電層１６４のうち、第１方向Ｄ１に延在する領域がゲート配線として機能する。また、酸化物導電層１６４のうち、酸化物半導体層１４４と重畳する領域がゲート電極１６４ＧＥとして機能する。ここで、第１方向Ｄ１は、ソース電極２０１とドレイン電極２０３とを結ぶ方向であり、半導体装置１０のチャネル長Ｌを示す方向である。具体的には、酸化物半導体層１４４とゲート電極１６４ＧＥとが重なる領域（チャネル領域１４４ＣＨ）の第１方向Ｄ１の長さがチャネル長Ｌであり、当該チャネル領域１４４ＣＨの第２方向Ｄ２の幅がチャネル幅Ｗである。
［酸化物半導体層の結晶構造］
酸化物半導体層１４４は、Ｐｏｌｙ－ＯＳを含む。酸化物半導体層１４４の上面（または酸化物半導体層１４４の膜厚方向）から観察したＰｏｌｙ－ＯＳに含まれる結晶粒の結晶粒径は、０．１μｍ以上であり、好ましくは０．３μｍ以上であり、さらに好ましくは０．５μｍ以上である。結晶粒の結晶粒径は、例えば、断面ＳＥＭ観察、断面ＴＥＭ観察、または電子線後方散乱回折（Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒｅｄ Ｄｉｆｆｒａｃｔｉｏｎ：ＥＢＳＤ）法などを用いて取得することができる。
Ｐｏｌｙ－ＯＳでは、複数の結晶粒が１種類の結晶構造を有していてもよく、複数の種類の結晶構造を有していてもよい。Ｐｏｌｙ－ＯＳの結晶構造は、電子線回折法またはＸＲＤ法などを用いて特定することができる。すなわち、酸化物半導体層１４４及び酸化物導電層１６４の結晶構造は、電子線回折法またはＸＲＤ法などを用いて特定することができる。
酸化物半導体層１４４の結晶構造は、立方晶であることが好ましい。立方晶は、結晶構造の対称性が高く、酸化物半導体層１４４に酸素欠陥が生成された場合においても、構造緩和が起きにくく、結晶構造が安定している。上述したように、インジウム元素の比率を高くすることにより、複数の結晶粒の各々の結晶構造が制御され、立方晶の結晶構造を有する酸化物半導体層１４４を形成することができる。
酸化物半導体層１４４は、チャネル領域ＣＨに対応する第１の領域１４１ならびにソース領域Ｓおよびドレイン領域Ｄに対応する第２の領域１４２を含む。酸化物半導体層１４４では、第１の領域１４１が第１の結晶構造を有し、第２の領域１４２が第２の結晶構造を有する。第２の領域１４２は、第１の領域１４１よりも大きな電気伝導度を有するが、第２の結晶構造は、第１の結晶構造と同一である。ここで、２つの結晶構造が同一とは、結晶系が同一であることを意味する。例えば、酸化物半導体層１４４の結晶構造が立方晶であるとき、第１の領域１４１の第１の結晶構造および第２の領域１４２の結晶構造は、ともに立方晶であり、同一である。第１の結晶構造および第２の結晶構造は、例えば、極微電子線回折法などを用いて特定することができる。
また、所定の結晶方位において、第１の結晶構造の面間隔ｄ値と、第２の結晶構造の面間隔ｄとは、略同一である。ここで、２つの面間隔ｄ値が略同一とは、一方の面間隔ｄ値が、他方の面間隔ｄ値の０．９５倍以上１．０５倍以下であることをいう。あるいは、極微電子線回折法において、２つの回折パターンがほとんど一致している場合をいう。
第１の領域１４１と第２の領域１４２との間には、結晶粒界が存在しなくてもよい。また、１つの結晶粒の中に、第１の領域１４１および第２の領域１４２が含まれていてもよい。換言すると、第１の領域１４１から第２の領域１４２への変化は、連続的な結晶構造の変化であってもよい。
［第２の領域１４２の構成］
図４６は、本発明の一実施形態に係る半導体装置１０の酸化物半導体層１４４の第２の領域１４２に含まれるＰｏｌｙ－ＯＳの結合状態を説明する模式図である。図４６（Ａ）～図４６（Ｃ）には、インジウム原子（Ｉｎ原子）およびＩｎ原子と異なる金属原子（Ｍ原子）を含むＰｏｌｙ－ＯＳが示されている。
図４６（Ａ）に示すＰｏｌｙ－ＯＳでは、Ｉｎ原子および金属原子Ｍの各々が酸素原子（Ｏ原子）と結合している。図４６（Ａ）に示すＰｏｌｙ－ＯＳの結晶構造は、第２の領域１４２では、第１の領域１４１よりも電気伝導度を大きくするために、Ｉｎ原子または金属原子ＭとＯ原子との結合が切断され、Ｏ原子が脱離された酸素欠陥が生成されている（図４６（Ｂ）参照）。Ｐｏｌｙ－ＯＳは、結晶粒径の大きな結晶粒を含むため、長距離秩序が維持されやすい。そのため、酸素欠陥が生成されても、構造緩和が起きにくく、Ｉｎ原子および金属原子Ｍの位置はほとんど変化しない。図４６（Ｂ）に示す状態において、水素が存在すると、酸素欠陥中のＩｎ原子のダングリングボンドおよび金属原子Ｍのダングリングボンドが水素原子（Ｈ原子）と結合し、安定化する（図４６（Ｃ）参照）。酸素欠陥中のＨ原子はドナーとして機能するため、第２の領域１４２のキャリア濃度が増加する。
また、図４６（Ｃ）に示すように、Ｐｏｌｙ－ＯＳでは、酸素欠陥中でＨ原子が結合されても、Ｉｎ原子および金属原子Ｍの位置がほとんど変化しない。そのため、第２の領域１４２の第２の結晶構造は、酸素欠陥のないＰｏｌｙ－ＯＳの結晶構造から変化しない。すなわち、第２の領域１４２の第２の結晶構造は、第１の領域１４１の第１の結晶構造と同一である。
図４７は、本発明の一実施形態に係る半導体装置１０の酸化物半導体層１４４の第２の領域１４２のバンド構造を説明するバンドダイアグラムである。
図４７に示すように、第２の領域１４２のＰｏｌｙ－ＯＳでは、バンドギャップＥｇ内に、第１のエネルギー準位１０１０および第２のエネルギー準位１０２０を含む。また、価電子帯上端のエネルギー準位Ｅｖの近傍および伝導帯下端のエネルギー準位Ｅｃの近傍のそれぞれに、テイル準位１０３０を含む。第１のエネルギー準位１０１０は、バンドギャップＥｇ内に存在する深いトラップ準位であり、酸素欠陥に起因するものである。第２のエネルギー準位１０２０は、伝導帯の下端近傍に存在するドナー準位であり、酸素欠陥内で結合された水素原子に起因するものである。テイル準位１０３０は、長距離秩序の乱れに起因するものである。
第２の領域１４２におけるＰｏｌｙ－ＯＳは、酸素欠陥を含むものの、結晶構造を有しており、長距離秩序が維持されている。また、第２の領域１４２におけるＰｏｌｙ－ＯＳでは、構造的な乱れを生じることなく、酸素欠陥内で水素原子を結合することができる。そのため、テイル準位１０３０の状態密度（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ：ＤＯＳ）を抑制しながら、第２のエネルギー準位１０２０のＤＯＳを大きくすることができる。そのため、第２のエネルギー準位１０２０のＤＯＳは、伝導帯下端近傍のテイル準位１０３０のＤＯＳよりも大きく、第２のエネルギー準位１０２０のＤＯＳは、伝導帯下端のエネルギー準位Ｅｃを超えて広がることができる。すなわち、フェルミ準位ＥＦは、伝導帯下端のエネルギー準位Ｅｃを超え、第２の領域１４２におけるＰｏｌｙ－ＯＳは、金属的性質を有する。
上述したように、第２の領域１４２におけるＰｏｌｙ－ＯＳは、従来の酸化物半導体と異なり、金属的性質を有する。そのため、第２の領域１４２は、酸素欠陥を生成することにより、十分に低抵抗化することができる。第２の領域１４２のシート抵抗は、１０００Ω／ｓｑ．以下であり、好ましくは５００Ω／ｓｑ．以下であり、さらに好ましくは２５０Ω／ｓｑ．である。
先に説明したように、ゲート電極１６４ＧＥは、酸化物半導体層１４４と同じ組成を有する酸化物導電層１６４で構成されている。また、酸化物導電層１６４は、ソース領域１４４Ｓ及びドレイン領域１４４Ｄと同じ不純物元素を含んでいる。そのため、酸化物導電層１６４は、第２の領域１４２と同様に第２の結晶構造を有している。また、酸化物導電層１６４は、第２の領域１４２と同様に、金属的性質を有することができる。そのため、酸化物導電層１６４は、酸素欠陥を生成することにより、十分に低抵抗化することができる。酸化物導電層１６４のシート抵抗は、１０００Ω／ｓｑ．以下であり、好ましくは５００Ω／ｓｑ．以下であり、さらに好ましくは２５０Ω／ｓｑ．である。
したがって、本発明の一実施形態に係る半導体装置１０では、ゲート電極１６４ＧＥ及びゲート配線を、酸化物導電層１６４によって形成することができる。透光性を有する酸化物導電層１６４によってゲート電極１６４ＧＥ及びゲート配線を形成することにより、半導体装置１０の光の透過率を向上させることができる。また、当該半導体装置１０を表示装置に適用することにより、表示装置の光の透過率を向上させることができる。当該半導体装置１０は、例えば、背景を視認することが可能な透明ディスプレイに適用することが可能となる。
本実施形態において、基板１００と酸化物半導体層１４４との間に遮光層が設けられてもよい。チャネル領域１４４ＣＨと重畳する領域に、遮光層が設けられることにより、チャネル領域１４４ＣＨに光が照射されることにより、半導体装置１０の特性が変動することを抑制することができる。
本実施形態では、半導体装置１０として、ゲート電極が酸化物半導体層の上に設けられたトップゲート型トランジスタが用いられた構成を例示するが、この構成に限定されない。例えば、半導体装置１０として、ゲート電極が酸化物半導体層の下方のみに設けられたボトムゲート型トランジスタ、又はゲート電極が酸化物半導体層の上方及び下方に設けられたデュアルゲート型トランジスタが用いられてもよい。上記の構成はあくまで一実施形態に過ぎず、本発明は上記の構成に限定されない。
［半導体装置１０の製造方法］
図３～図１３を用いて、本発明の一実施形態に係る半導体装置の製造方法について説明する。図３は、本発明の一実施形態に係る半導体装置の製造方法を示すシーケンス図である。図４～図１３は、本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
図３及び図４に示すように、基板１００の上に下地膜１２０を形成する（図３に示すステップＳ１００１の「下地膜形成」）。
基板１００として、ガラス基板、石英基板、及びサファイア基板など、透光性を有する剛性基板が用いられる。基板１００が可撓性を備える必要がある場合、基板１００として、ポリイミド基板、アクリル基板、シロキサン基板、フッ素樹脂基板など、又は樹脂を含む基板が用いられる。基板１００として樹脂を含む基板が用いられる場合、基板１００の耐熱性を向上させるために、上記の樹脂に不純物元素が導入されてもよい。
下地膜１２０はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、又はスパッタリング法によって成膜される。下地膜１２０として、一般的な絶縁性材料が用いられる。下地膜１２０として、例えば、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ）、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、及び窒化アルミニウム（ＡｌＮｘ）などの無機絶縁材料が用いられる。
上記のＳｉＯｘＮｙ及びＡｌＯｘＮｙは、酸素（Ｏ）よりも少ない比率（ｘ＞ｙ）の窒素（Ｎ）を含有するシリコン化合物及びアルミニウム化合物である。ＳｉＮｘＯｙ及びＡｌＮｘＯｙは、窒素よりも少ない比率（ｘ＞ｙ）の酸素を含有するシリコン化合物及びアルミニウム化合物である。
下地膜１２０は、単層構造又は積層構造で形成される。下地膜１２０を積層構造とする場合には、基板１００から窒素を含む絶縁材料と酸素を含む絶縁材料との順で形成されることが好ましい。窒素を含む絶縁材料を用いることにより、例えば、基板１００側から酸化物半導体層１４４に向かって拡散する不純物をブロックすることができる。また、酸素を含む絶縁材料を用いることにより、熱処理によって酸素を放出させることができる。酸素を含む絶縁材料が酸素を放出する熱処理の温度は、例えば、６００℃以下、５００℃以下、４５０℃以下、又は４００℃以下である。つまり、酸素を含む絶縁材料は、例えば、基板１００としてガラス基板が用いられた場合の半導体装置１０の製造工程で行われる熱処理温度で酸素を放出する。本実施形態では、窒素を含む絶縁材料として、例えば、窒化シリコンが形成される。酸素を含む絶縁材料として、例えば、酸化シリコンが形成される。
図３及び図５に示すように、下地膜１２０の上に酸化物半導体層１４０を形成する（図３に示すステップＳ１００２の「ＯＳ１成膜」）。この工程について、基板１００の上に酸化物半導体層１４０を形成する、という場合がある。
酸化物半導体層１４０は、スパッタリング法又は原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）によって成膜される。酸化物半導体層１４０の膜厚は、例えば、１０ｎｍ以上１００ｎｍ以下、１５ｎｍ以上７０ｎｍ以下、又は２０ｎｍ以上４０ｎｍ以下である。
酸化物半導体層１４０として、半導体の特性を有する金属酸化物を用いることができる。酸化物半導体層１４０として、例えば、インジウム（Ｉｎ）を含む２以上の金属を含む酸化物半導体が用いられる。また、２以上の金属におけるインジウムの比率は５０％以上である。酸化物半導体層１４０として、インジウムに加えて、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、イットリウム（Ｙ）、ジルコニア（Ｚｒ）、又はランタノイドが用いられる。酸化物半導体層１４０として、上記以外の元素が用いられてもよい。本実施形態では、酸化物半導体層１４０として、インジウム（Ｉｎ）及びガリウム（Ｇａ）を含む金属酸化物が用いられる。
後述するＯＳアニールによって、酸化物半導体層１４０を結晶化する場合、成膜後かつＯＳアニール前の酸化物半導体層１４０はアモルファス（酸化物半導体の結晶成分が少ない状態）であることが好ましい。つまり、酸化物半導体層１４０の成膜方法は、成膜直後の酸化物半導体層１４０ができるだけ結晶化しない条件であることが好ましい。例えば、スパッタリング法によって酸化物半導体層１４０が成膜される場合、被成膜対象物（基板１００及びその上に形成された構造物）の温度を制御しながら酸化物半導体層１４０が成膜される。
スパッタリング法によって被成膜対象物に対して成膜を行うと、プラズマ中で発生したイオン及びスパッタリングターゲットによって反跳した原子が被成膜対象物に衝突するため、成膜処理に伴い被成膜対象物の温度が上昇する。成膜処理中の被成膜対象物の温度が上昇すると、成膜直後の状態で酸化物半導体層１４０に微結晶が含まれ、その後のＯＳアニールによる結晶化が阻害される。上記のように被成膜対象物の温度を制御するために、例えば、被成膜対象物を冷却しながら成膜を行うことができる。例えば、被成膜対象物の被成膜面の温度（以下、「成膜温度」という。）が１００℃以下、７０℃以下、５０℃以下、又は３０℃以下になるように、被成膜対象物を当該被成膜面の反対側の面から冷却することができる。上記のように、被成膜対象物を冷却しながら酸化物半導体層１４０の成膜を行うことで、成膜直後の状態で結晶成分が少ない酸化物半導体層１４０を成膜することができる。
図３及び図６に示すように、酸化物半導体層１４０のパターンを形成する（図３に示すステップＳ１００３の「ＯＳ１パターン形成」）。図示しないが、酸化物半導体層１４０の上にレジストマスクを形成し、当該レジストマスクを用いて酸化物半導体層１４０をエッチングする。酸化物半導体層１４０のエッチングとして、ウェットエッチングが用いられてもよく、ドライエッチングが用いられてもよい。ウェットエッチングとして、酸性のエッチャントを用いてエッチングを行うことができる。エッチャントとして、例えば、シュウ酸又はフッ酸を用いることができる。
酸化物半導体層１４０は、ＯＳアニール前にパターンが形成されることが好ましい。ＯＳアニールによって酸化物半導体層１４０が結晶化すると、エッチングし難い傾向がある。また、エッチングによって酸化物半導体層１４０にダメージが生じても、ＯＳアニールによってダメージを修復できるため好ましい。
酸化物半導体層１４０のパターン形成の後に酸化物半導体層１４０に対して熱処理（ＯＳアニール）が行われる（図３に示すステップＳ１００４の「ＯＳ１アニール」）。ＯＳアニールでは、酸化物半導体層１４０が、所定の到達温度で所定の時間保持される。所定の到達温度は、３００℃以上５００℃以下であり、好ましくは３５０℃以上４５０℃以下である。また、到達温度での保持時間は、１５分以上１２０分以下であり、好ましくは３０分以上６０分以下である。ＯＳアニールを行うことにより、酸化物半導体層１４０が結晶化され、多結晶構造を有する酸化物半導体層１４４が形成される。
図３及び図７に示すように、酸化物半導体層１４４の上にゲート絶縁層１５０を成膜する（図３に示すステップＳ１００５の「ＧＩ形成」）。
ゲート絶縁層１５０の成膜方法及び絶縁材料は、下地膜１２０の説明を参照すればよい。また、ゲート絶縁層１５０の膜厚は、例えば、５０ｎｍ以上１５０ｎｍ以下である。
ゲート絶縁層１５０として、酸素を含む絶縁材料を用いることが好ましい。また、ゲート絶縁層１５０として、欠陥が少ない絶縁層を用いることが好ましい。例えば、ゲート絶縁層１５０における酸素の組成比と、ゲート絶縁層１５０と同様の組成の絶縁層（以下、「他の絶縁層」という）における酸素の組成比と、を比較した場合、ゲート絶縁層１５０における酸素の組成比の方が当該他の絶縁層における酸素の組成比よりも当該絶縁層に対する化学量論比に近い。例えば、ゲート絶縁層１５０及び絶縁層１８０の各々に酸化シリコン（ＳｉＯｘ）が用いられる場合、ゲート絶縁層１５０として用いられる酸化シリコンにおける酸素の組成比は、絶縁層１８０として用いられる酸化シリコンにおける酸素の組成比に比べて、酸化シリコンの化学量論比に近い。例えば、ゲート絶縁層１５０として、電子スピン共鳴法（ＥＳＲ）で評価したときに欠陥が観測されない層が用いられてもよい。
ゲート絶縁層１５０として欠陥が少ない絶縁層を形成するために、３５０℃以上の成膜温度でゲート絶縁層１５０を成膜してもよい。また、ゲート絶縁層１５０を成膜した後に、ゲート絶縁層１５０の一部に酸素を打ち込む処理を行ってもよい。本実施形態では、ゲート絶縁層１５０として、欠陥が少ない絶縁層を形成するために、３５０℃以上の成膜温度で酸化シリコンが形成される。
図３及び図７に示すように、ゲート絶縁層１５０の上にアルミニウムを主成分とする金属酸化物層１９０を成膜する（図３に示すステップＳ１００６の「ＡｌＯｘ成膜」）。
金属酸化物層１９０は、スパッタリング法によって成膜される。金属酸化物層１９０の成膜によって、ゲート絶縁層１５０に酸素が打ち込まれる。アルミニウムを主成分とする金属酸化物層は、例えば、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、窒化アルミニウム（ＡｌＮｘ）などの無機絶縁層が用いられる。「アルミニウムを主成分とする金属酸化物層」とは、金属酸化物層１９０に含まれるアルミニウムの比率が、金属酸化物層１９０全体の１％以上であることを意味する。金属酸化物層１９０に含まれるアルミニウムの比率は、金属酸化物層１９０全体の５％以上７０％以下、１０％以上６０％以下、又は３０％以上５０％以下であってもよい。上記の比率は、質量比であってもよく、重量比であってもよい。
金属酸化物層１９０の膜厚は、例えば、５ｎｍ以上１００ｎｍ以下、５ｎｍ以上５０ｎｍ以下、５ｎｍ以上３０ｎｍ以下、又は７ｎｍ以上１５ｎｍ以下である。本実施形態では、金属酸化物層１９０として酸化アルミニウムが用いられる。酸化アルミニウムはガスに対する高いバリア性を備えている。本実施形態において、金属酸化物層１９０として用いられた酸化アルミニウムは、金属酸化物層１９０の成膜時にゲート絶縁層１５０に打ち込まれた酸素が外方拡散することを抑制する。
例えば、金属酸化物層１９０をスパッタリング法で形成した場合、金属酸化物層１９０の膜中にはスパッタリングで用いられたプロセスガスが残存する。例えば、スパッタリングのプロセスガスとしてＡｒが用いられた場合、金属酸化物層１９０の膜中にはＡｒが残存することがある。残存したＡｒは金属酸化物層１９０に対するＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析で検出することができる。
酸化物半導体層１４４の上にゲート絶縁層１５０が成膜され、ゲート絶縁層１５０の上に金属酸化物層１９０が成膜された状態で、酸化物半導体層１４４へ酸素を供給するための熱処理（酸化アニール）が行われる（図３に示すステップＳ１００７の「酸化アニール」）。
酸化物半導体層１４４が成膜されてから酸化物半導体層１４４の上にゲート絶縁層１５０が成膜されるまでの間の工程で、酸化物半導体層１４４の上面及び側面には多くの酸素欠陥が発生する。上記の酸化アニールによって、下地膜１２０から放出された酸素が酸化物半導体層１４４の上面及び側面に供給され、酸素欠陥が修復される。
上記の酸化アニールにおいて、ゲート絶縁層１５０に打ち込まれた酸素は、金属酸化物層１９０によってブロックされるため、大気中に放出されることが抑制される。したがって、当該酸化アニールによって、当該酸素が効率よく酸化物半導体層１４４に供給され、酸素欠陥が修復される。
図３及び図８に示すように、酸化アニールの後に、金属酸化物層１９０はエッチング（除去）される（図３に示すステップＳ１００８の「ＡｌＯｘ除去」）。金属酸化物層１９０のエッチングとして、ウェットエッチングが用いられてもよく、ドライエッチングが用いられてもよい。ウェットエッチングとして、例えば希釈フッ酸（ＤＨＦ）が用いられる。当該エッチングによって、全面に形成された金属酸化物層１９０が除去される。換言すると、金属酸化物層１９０の除去はマスクを用いずに行われる。さらに換言すると、当該エッチングによって、少なくとも平面視において、ある１つのパターンに形成された酸化物半導体層１４４と重なる領域の全ての金属酸化物層１９０が除去される。
次に、図３及び図９に示すように、ゲート絶縁層１５０の上に酸化物半導体層１６０を成膜する（図３に示すステップＳ１００９の「ＯＳ２成膜」）。酸化物半導体層１６０を用いて、ゲート電極１６４ＧＥ及びゲート配線を構成する酸化物導電層１６４（図２参照）を形成する。
酸化物半導体層１６０として、酸化物半導体層１４０で説明したように、半導体の特性を有する金属酸化物を用いることができる。酸化物半導体層１６０として、例えば、インジウム（Ｉｎ）を含む２以上の金属を含む金属酸化物が用いられる。また、２以上の金属におけるインジウムの比率は５０％以上である。酸化物半導体層１６０の全体に対するインジウムの比率は５０％以上である。酸化物半導体層１６０として、インジウムに加えて、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、イットリウム（Ｙ）、ジルコニア（Ｚｒ）、ランタノイドが用いられる。酸化物半導体層１６０として、上記以外の元素が用いられてもよい。
本実施形態では、酸化物半導体層１６０として、インジウム（Ｉｎ）及びガリウム（Ｇａ）を含む金属酸化物が用いられる。酸化物半導体層１６０は、酸化物半導体層１４０と同じ組成を有することが好ましい。酸化物半導体層１６０は、酸化物半導体層１４０と同じ組成とすることで、同じスパッタリングターゲットを用いることができるため、製造コストを抑制することができる。酸化物半導体層１４０と同様に、成膜後の酸化物半導体層１６０はアモルファスであることが好ましい。
酸化物半導体層１６０の成膜方法及び成膜条件については、酸化物半導体層１４０の成膜方法の説明を参照すればよい。
次に、図３及び図１０に示すように、酸化物半導体層１６０の配線パターンを形成する（図３に示すステップＳ１０１０の「配線パターン形成」）。図示しないが、酸化物半導体層１６０の上にレジストマスクを形成し、当該レジストマスクを用いて酸化物半導体層１６０をエッチングする。酸化物半導体層１６０のエッチングの方法は、酸化物半導体層１４０のエッチング方法の説明を参照すればよい。これにより、酸化物半導体層１６０の配線パターンが形成される。
次に、酸化物半導体層１６０の配線パターン形成の後に酸化物半導体層１６０に対して熱処理（ＯＳアニール）が行われる（図３に示すステップＳ１０１１の「ＯＳアニール」）。ＯＳアニールでは、酸化物半導体層１６０が、所定の到達温度で所定の時間保持される。所定の到達温度は、３００℃以上５００℃以下であり、好ましくは３５０℃以上４５０℃以下である。また、到達温度での保持時間は、１５分以上１２０分以下であり、好ましくは３０分以上６０分以下である。ＯＳアニールを行うことにより、酸化物半導体層１６０が結晶化され、多結晶構造を有する酸化物半導体層１６２が形成される。
次に、図３及び図１１に示すように、酸化物半導体層１６２に不純物を添加するとともに、酸化物半導体層１６２をマスクとして、酸化物半導体層１４４に不純物を添加する（図３に示すステップＳ１０１２の「不純物添加（ＧＥ／ＳＤ領域形成）」）。本実施形態では、不純物の添加をイオン注入によって行う場合について説明するが、イオンドーピング法によって行ってもよい。
具体的には、イオン注入によって、酸化物半導体層１６２には露出した状態で不純物元素が添加され、ソース領域１４４Ｓ及びドレイン領域１４４Ｄには、ゲート絶縁層１５０を通過して、不純物元素が添加される。そのため、酸化物半導体層１６２と、ソース領域１４４Ｓ及びドレイン領域１４４Ｄには同じ不純物元素が添加される。
不純物元素として、例えば、アルゴン（Ａｒ）、リン（Ｐ）、又はボロン（Ｂ）を用いればよい。また、イオン注入法でボロン（Ｂ）の添加を行う場合は、加速エネルギーを、２０ｋｅＶ以上４０ｋｅＶ以下とし、ボロン（Ｂ）の注入量を、１×１０１４ｃｍ－２以上１×１０１６ｃｍ－２以下とすればよい。
ステップＳ１１０２において酸化物半導体層１４４及び酸化物半導体層１６２に不純物を添加する際に、酸化物半導体層１６２の下のチャネル領域１４４ＣＨには不純物元素が添加されず、ソース領域１４４Ｓ及びドレイン領域１４４Ｄには、不純物元素が添加されるように制御する必要がある。
ゲート電極１６４ＧＥの膜厚が大きい場合は、ゲート電極１６４ＧＥの下面まで十分に不純物元素が届く程度に加速エネルギーを設定する必要がある。具体的には、ゲート電極１６４ＧＥの下面近傍において、不純物元素の濃度が１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下程度となることが好ましい。一方、酸化物半導体層１４４において、後にチャネル領域１４４ＣＨとなる領域には、不純物元素が到達しないように、ゲート絶縁膜１５０の下面よりも上で不純物元素が留まる程度に加速エネルギーを設定する必要がある。具体的には、ゲート絶縁膜１５０に接する酸化物半導体層１４４の上面近傍において、不純物元素濃度が１×１０１８ｃｍ－３未満程度となることが好ましい。
つまり、ゲート電極１６４ＧＥの膜厚と、ゲート絶縁膜１５０の膜厚に応じて、不純物元素を添加する際の加速エネルギーを最適化することが好ましい。トランジスタの微細化に伴ってゲート絶縁層１５０の膜厚が小さくなる場合には、ゲート電極１６４ＧＥの下面と、酸化物半導体層１４４との距離が近くなるため、より詳細な設定が必要となる。
また、ゲート電極１６４ＧＥの下面に不純物元素が十分に到達しない場合には、ゲート電極１６４ＧＥとゲート絶縁層１５０との間に十分に導体化しない領域を挟むことになり、トランジスタの構造を考慮すると好ましくない。したがって、不純物元素はゲート電極１６４ＧＥの下面を越えて、ゲート絶縁層１５０の途中まで到達する程度に注入されていることが好ましい。
上記に従うと、酸化物導電層１６４、ソース領域１４４Ｓ、及びドレイン領域１４４Ｄに不純物元素を１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下の濃度で添加することができる。これにより、酸化物半導体層１６４、ソース領域１４４Ｓ、及びドレイン領域１４４Ｄの抵抗率を低下させて、導体として機能させることができる。したがって、酸化物半導体層１６４の配線パターンを、ゲート配線として機能させることができる。このとき、ゲート配線のうち、酸化物半導体層１４４のチャネル領域１４４ＣＨに重畳する領域が、ゲート電極１６４ＧＥとして機能する。また、イオン注入により、酸化物半導体層１６４及びゲート絶縁層１５０を通過して、チャネル領域１４４ＣＨに不純物元素が添加されたとしても、１×１０１８ｃｍ－３未満とすることができる。これにより、半導体装置１０の電気的特性が劣化することを抑制できる。なお、ソース領域１４４Ｓ及びドレイン領域１４４Ｄには、ゲート絶縁層を介して不純物元素が添加される。そのため、ソース領域１４４Ｓ及びドレイン領域１４４Ｄに含まれる不純物元素の濃度は、ゲート電極１６４に含まれる不純物元素の濃度よりも低くてもよい。
図３及び図１２に示すように、ゲート絶縁層１５０及びゲート電極１６４ＧＥの上に層間膜として絶縁層１７０、１８０を成膜する（図３に示すステップＳ１０１３の「層間膜成膜」）。
絶縁層１７０、１８０の成膜方法及び絶縁材料は、下地膜１２０の説明を参照すればよい。絶縁層１７０の膜厚は、５０ｎｍ以上５００ｎｍ以下である。絶縁層１８０の膜厚は、５０ｎｍ以上５００ｎｍ以下である。本実施形態では、例えば、絶縁層１７０として窒化シリコンが形成され、絶縁層１８０として酸化シリコンが形成される。
図３及び図１３に示すように、ゲート絶縁層１５０及び絶縁層１７０、１８０に開口１７１、１７３を形成する（図３に示すステップＳ１０１４の「コンタクト開孔」）。開口１７１によってソース領域１４４Ｓの酸化物半導体層１４４が露出されている。開口１７３によってドレイン領域１４４Ｄの酸化物半導体層１４４が露出されている。
次に、開口１７１、１７３によって露出された酸化物半導体層１４４の上及び絶縁層１８０の上にソース電極及びドレイン電極２００を形成することで（図３に示すステップＳ１０１５の「ＳＤ形成」）、図１に示す半導体装置１０を形成することができる。
ソース電極及びドレイン電極２００は、例えば、スパッタリング法により成膜される。ソース電極及びドレイン電極２００として、一般的な金属材料が用いられる。ソース電極及びドレイン電極２００として、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、ビスマス（Ｂｉ）、銀（Ａｇ）、銅（Ｃｕ）、及びこれらの合金又は化合物が用いられる。ソース電極及びドレイン電極２００として、上記の材料が単層で用いられてもよく積層で用いられてもよい。
上記の製造方法で作製した半導体装置１０では、チャネル領域１４４ＣＨのチャネル長Ｌが２μｍ以上４μｍ以下、かつ、チャネル領域１４４ＣＨのチャネル幅が２μｍ以上２５μｍ以下の範囲において、移動度が３０ｃｍ２／Ｖｓ以上、３５ｃｍ２／Ｖｓ以上、又は４０ｃｍ２／Ｖｓ以上の電気特性を得ることができる。本実施形態における移動度とは半導体装置１０の飽和領域における電界効果移動度であって、ソース電極とドレイン電極との間の電位差（Ｖｄ）が、ゲート電極に供給される電圧（Ｖｇ）から半導体装置１０の閾値電圧（Ｖｔｈ）を引いた値（Ｖｇ－Ｖｔｈ）より大きい領域における電界効果移動度の最大値を意味する。
酸化物半導体は、透光性を有するため、配線材料として用いることが可能となれば、アレイ基板（複数の半導体装置をアレイ状に配置した基板）の透過率を向上させる上で非常に有利である。しかしながら、従来の酸化物半導体は、抵抗値を十分に下げることが難しく、酸化物半導体を配線材料として用いることは困難であった。
本発明の一実施形態に係る半導体装置の製造方法では、ゲート配線及びゲート電極として機能する酸化物導電層１６４を、酸化物半導体層１４４と同じ組成を有する酸化物半導体層１６２を用いて形成する。酸化物半導体層１４４及び酸化物半導体層１６２は、同じ結晶構造を有している。また、酸化物半導体層１６２をマスクとして不純物元素を添加することで、酸化物半導体層１６２、並びにソース領域１４４Ｓ及びドレイン領域１４４Ｄに、不純物元素を添加することができる。これにより、酸化物半導体層１６２、並びにソース領域１４４Ｓ及びドレイン領域１４４Ｄに、酸素欠陥を生成させることができるため、十分に低抵抗化することができる。
したがって、上記の製造方法で作製した半導体装置１０では、透光性を有する酸化物導電層１６４を、ゲート配線及びゲート電極１６４ＧＥとして用いることができる。これにより、半導体装置１０の光の透過率を向上させることができる。このような半導体装置１０を、表示装置に適用することにより、光の透過率が高い表示装置を製造することができる。
〈第２実施形態〉
本実施形態では、第１実施形態に示す半導体装置１０の構成とは異なる構成を有する半導体装置１０について説明する。
［半導体装置１０の構成］
本実施形態に係る半導体装置１０の構成は、第１実施形態の半導体装置１０と類似しているが、下地膜１２０と酸化物半導体層１４４との間に金属酸化物層１３０が設けられている点において、第１実施形態の半導体装置１０と相違する。以下の説明において、第１実施形態と同様の構成については説明を省略し、主に第１実施形態との相違点について説明する。
図１４は、本発明の一実施形態に係る半導体装置１０の概要を示す断面図である。図１４に示すように、半導体装置１０は、下地膜１２０、金属酸化物層１３０、酸化物半導体層１４４、ゲート絶縁層１５０、ゲート電極１６４ＧＥ、絶縁層１７０、１８０、ソース電極２０１、及びドレイン電極２０３を含む。
金属酸化物層１３０は下地膜１２０の上に設けられている。金属酸化物層１３０は下地膜１２０に接している。酸化物半導体層１４４は金属酸化物層１３０の上に設けられている。酸化物半導体層１４４は金属酸化物層１３０に接している。酸化物半導体層１４４の主面のうち、金属酸化物層１３０に接する面を下面という。金属酸化物層１３０の端部と酸化物半導体層１４４の端部は略一致している。
金属酸化物層１３０は、金属酸化物層１９０と同様にアルミニウムを主成分とする金属酸化物を含む層であり、酸素や水素などのガスを遮蔽するガスバリア膜としての機能を備える。金属酸化物層１３０として金属酸化物層１９０と同様の材料が用いられる。金属酸化物層１３０の材料は、金属酸化物層１９０の材料と同じであってもよく、異なっていてもよい。
半導体装置１０の平面形状は図２と同様なので、図示を省略するが、平面視において、金属酸化物層１３０の平面パターンは、酸化物半導体層１４４の平面パターンと略同一である。図１４を参照すると、酸化物半導体層１４４の下面は金属酸化物層１３０によって覆われている。特に、本実施形態では、酸化物半導体層１４４の下面の全てが、金属酸化物層１３０によって覆われている。
酸化物半導体層１４４におけるインジウムの比率が５０％以上であることで、高移動度の半導体装置１０を実現することができる。一方、このような酸化物半導体層１４４では、酸化物半導体層１４４に含まれる酸素が還元されやすく、酸化物半導体層１４４に酸素欠陥が形成されやすい。
半導体装置１０では、製造プロセスの熱処理工程において、酸化物半導体層１４４よりも基板１００側に設けられる層（例えば、下地膜１２０）から水素が放出され、その水素が酸化物半導体層１４４に到達することで、酸化物半導体層１４４に酸素欠陥が発生する。この酸素欠陥の発生は、酸化物半導体層１４４のパターンサイズが大きいほど顕著である。このような酸素欠陥の発生を抑制するために、酸化物半導体層１４４の下面への水素の到達を抑制する必要がある。
また、酸化物半導体層１４４の上面は、酸化物半導体層１４４が形成された後の工程（例えば、パターニング工程又はエッチング工程）の影響を受ける。一方、酸化物半導体層１４４の下面（酸化物半導体層１４４の基板１００側の面）は、上記のような影響を受けない。
したがって、酸化物半導体層１４４の上面に形成される酸素欠陥は、酸化物半導体層１４４の下面に形成される酸素欠陥より多い。つまり、酸化物半導体層１４４中の酸素欠陥は、酸化物半導体層１４４の膜厚方向に一様に存在しているのではなく、酸化物半導体層１４４の膜厚方向に不均一な分布で存在している。具体的には、酸化物半導体層１４４中の酸素欠陥は、酸化物半導体層１４４の下面側ほど少なく、酸化物半導体層１４４の上面側ほど多い。
上記のような酸素欠陥分布を有する酸化物半導体層１４４に対して、一様に酸素供給処理を行う場合、酸化物半導体層１４４の上面側に形成された酸素欠陥を修復するために必要な量の酸素を供給すると、酸化物半導体層１４４の下面側には酸素が過剰に供給される。その結果、下面側では、過剰酸素によって酸素欠陥とは異なる欠陥準位が形成されてしまい、信頼性試験における特性変動、又は電界効果移動度の低下などの現象が発生する。したがって、このような現象を抑制するためには、酸化物半導体層１４４の下面側への酸素供給を抑制しつつ、酸化物半導体層１４４の上面側へ酸素を供給する必要がある。
従来の構成及び製造方法では、酸化物半導体層への酸素供給処理によって、半導体装置の初期特性が改善されても、信頼性試験による特性変動が発生するという、初期特性と信頼性試験との間にトレードオフの関係があった。しかし、本実施形態に係る構成及び製造方法によって、半導体装置１０の良好な初期特性及び信頼性試験を得ることができる。
［半導体装置１０の製造方法］
図１５～図１８を用いて、本発明の一実施形態に係る半導体装置１０の製造方法について説明する。図１５は、本発明の一実施形態に係る半導体装置１０の製造方法を示すシーケンス図である。図１６～図１８は、本発明の一実施形態に係る半導体装置１０の製造方法を示す断面図である。
図１５に示すように、基板１００の上に下地膜１２０が形成される（図１５に示すステップＳ２００１の「下地膜形成」）。ステップＳ２００１については、図３及び図４に示すステップＳ１００１の説明を参照すればよい。本実施形態では、下地膜１２０として、窒化シリコン及び酸化シリコンを用いる。また、酸化シリコンは、熱処理によって酸素を放出するため好ましい。
図１５及び図１６に示すように、下地膜１２０の上に金属酸化物層１３０及び酸化物半導体層１４０を形成する（図１５に示すステップＳ２００２の「ＯＳ／ＡｌＯｘ成膜」）。金属酸化物層１３０及び酸化物半導体層１４０は、スパッタリング法又は原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）によって成膜される。
金属酸化物層１３０の材料は、金属酸化物層１９０の材料の説明を参照すればよい。金属酸化物層１３０の膜厚は、例えば、１ｎｍ以上１００ｎｍ以下、１ｎｍ以上５０ｎｍ以下、１ｎｍ以上３０ｎｍ以下、又は１ｎｍ以上１０ｎｍ以下である。本実施形態では、金属酸化物層１３０として酸化アルミニウムが用いられる。酸化アルミニウムはガスに対する高いバリア性を備えている。本実施形態において、金属酸化物層１３０として用いられた酸化アルミニウムは、下地膜１２０から放出された水素及び酸素をブロックし、放出された水素及び酸素が酸化物半導体層１４０に到達することを抑制する。
酸化物半導体層１４０の膜厚は、例えば、１０ｎｍ以上１００ｎｍ以下、１５ｎｍ以上７０ｎｍ以下、又は２０ｎｍ以上４０ｎｍ以下である。本実施形態では、酸化物半導体層１４０として、インジウム（Ｉｎ）及びガリウム（Ｇａ）を含む酸化物が用いられる。後述するＯＳアニール前の酸化物半導体層１４０はアモルファスである。
後述するＯＳアニールによって、酸化物半導体層１４０を結晶化する場合、成膜後かつＯＳアニール前の酸化物半導体層１４０はアモルファス（酸化物半導体の結晶成分が少ない状態）であることが好ましい。成膜後の酸化物半導体層１４０がアモルファスとなる成膜方法については、図３に示すステップＳ１００２の説明を参照すればよい。
図１５及び図１７に示すように、酸化物半導体層１４０のパターンを形成する（図１５のステップＳ２００３の「ＯＳパターン形成」）。図示しないが、酸化物半導体層１４０の上にレジストマスクを形成し、当該レジストマスクを用いて酸化物半導体層１４０をエッチングする。酸化物半導体層１４０のエッチングとして、ウェットエッチングが用いられてもよく、ドライエッチングが用いられてもよい。ウェットエッチングとして、酸性のエッチャントを用いてエッチングを行うことができる。エッチャントとして、例えば、シュウ酸又はフッ酸を用いることができる。
次に、酸化物半導体層１４０のパターン形成の後に酸化物半導体層１４０に対して熱処理（ＯＳアニール）が行われる（図１５のステップＳ２００４の「ＯＳアニール」）。本実施形態では、このＯＳアニールによって、酸化物半導体層１４０が結晶化する。また、結晶化された酸化物半導体層を、酸化物半導体層１４４と記載する。
図１５及び図１８に示すように、金属酸化物層１３０のパターンを形成する（図１５のステップＳ２００５の「ＡｌＯｘパターン形成」）。金属酸化物層１３０は、結晶化された酸化物半導体層１４４をマスクとしてエッチングされる。金属酸化物層１３０のエッチングとして、ウェットエッチングが用いられてもよく、ドライエッチングが用いられてもよい。ウェットエッチングとして、例えば希釈フッ酸（ＤＨＦ）が用いられる。結晶化された酸化物半導体層１４４は、アモルファスの酸化物半導体層１４０と比較して、希釈フッ酸に対するエッチング耐性を有する。そのため、酸化物半導体層１４４をマスクとして、金属酸化物層１３０をエッチングすることができる。これにより、フォトリソグラフィ工程を省略することができる。
図１５に示すステップＳ２００６～ステップＳ２０１６に示す工程は、図３に示すステップＳ１００５～ステップＳ１０１５と同様であるため、以降の説明を省略する。ステップＳ２００６～ステップＳ２０１６を経ることにより、図１４に示す半導体装置１０を形成することができる。
上記の製造方法で作製した半導体装置１０では、チャネル領域１４４ＣＨのチャネル長Ｌが２μｍ以上４μｍ以下、かつ、チャネル領域１４４ＣＨのチャネル幅が２μｍ以上２５μｍ以下の範囲において、移動度が３０ｃｍ２／Ｖｓ以上、３５ｃｍ２／Ｖｓ以上、又は４０ｃｍ２／Ｖｓ以上の電気特性を得ることができる。本実施形態における移動度とは半導体装置１０の飽和領域における電界効果移動度であって、ソース電極とドレイン電極との間の電位差（Ｖｄ）が、ゲート電極に供給される電圧（Ｖｇ）から半導体装置１０の閾値電圧（Ｖｔｈ）を引いた値（Ｖｇ－Ｖｔｈ）より大きい領域における電界効果移動度の最大値を意味する。
上記の製造方法で作製した半導体装置１０では、透光性を有する酸化物半導体層１６２を、ゲート配線及びゲート電極１６４ＧＥとして用いることができる。これにより、半導体装置１０の光の透過率を向上させることができる。このような半導体装置１０を、表示装置に適用することにより、表示装置の光の透過率を向上させることができる。
〈変形例１〉
本変形例では、第２実施形態とは異なる方法で製造された半導体装置について説明する。本変形例の半導体装置の構造は、外観としては第２実施形態で説明した半導体装置１０と同一である。本変形例では、第２実施形態と異なる点に着目して説明する。
図１９は、本発明の一実施形態に係る半導体装置の製造方法を示すシーケンス図である。図１９に示すように、本変形例では、図１５に示したステップＳ２００７（ＡｌＯｘ形成）及びステップＳ２００９（ＡｌＯｘ除去）の２つの工程が省略されている。すなわち、本実施形態では、ゲート絶縁層１５０を形成した後、そのままの状態で酸化アニールを行う。この酸化アニールにより、ゲート絶縁層１５０から放出された酸素が酸化物半導体層１４０へと供給され、酸化物半導体層１４０に含まれる酸素欠陥が修復される。その際における金属酸化物層１３０の役割は、第１実施形態と同様であるため、ここでの説明は省略する。
本変形例の製造方法で作成した半導体装置１０では、チャネル領域１４４ＣＨのチャネル長Ｌが２μｍ以上４μｍ以下、かつ、チャネル領域１４４ＣＨのチャネル幅が２μｍ以上２５μｍ以下の範囲において、移動度が３０ｃｍ２／Ｖｓ以上、３５ｃｍ２／Ｖｓ以上、又は４０ｃｍ２／Ｖｓ以上の電気特性を得ることができる。本実施形態における電界効果移動度の定義は、第１実施形態と同様である。
〈変形例２〉
本変形例では、第１実施形態とは異なる方法で製造された半導体装置について説明する。本変形例の半導体装置の構造は、外観としては第１実施形態で説明した半導体装置１０と同一である。本変形例では、第１実施形態と異なる点に着目して説明する。
図２０は、本発明の一実施形態に係る半導体装置の製造方法を示すシーケンス図である。図２０に示すように、本変形例では、図１５に示したステップＳ１００６（ＡｌＯｘ形成）及びステップＳ１００８（ＡｌＯｘ除去）の２つの工程が省略されている。すなわち、本実施形態では、ゲート絶縁層１５０を形成した後、そのままの状態で酸化アニールを行う。この酸化アニールにより、ゲート絶縁層１５０から放出された酸素が酸化物半導体層１４０へと供給され、酸化物半導体層１４０に含まれる酸素欠陥が修復される。その際における金属酸化物層１３０の役割は、第１実施形態と同様であるため、ここでの説明は省略する。
〈変形例３〉
本変形例では、第１実施形態とは異なる方法で製造された半導体装置について説明する。本変形例では、第１実施形態と異なる点に着目して説明する。
［半導体装置１０の構成］
本変形例に係る半導体装置１０の構成は、第１実施形態の半導体装置１０と類似しているが、ゲート絶縁層１５０とゲート電極１６４ＧＥ（酸化物導電層１６４）との間に金属酸化物層１９２が設けられている点において、第１実施形態の半導体装置１０と相違する。以下の説明において、第１実施形態と同様の構成については説明を省略し、主に第１実施形態との相違点について説明する。
図２１は、本発明の一実施形態に係る半導体装置の概要を示す断面図である。図２１に示すように、半導体装置１０は、下地膜１２０、金属酸化物層１３０、酸化物半導体層１４４、ゲート絶縁層１５０、金属酸化物層１９２、ゲート電極１６４ＧＥ、絶縁層１７０、１８０、ソース電極２０１、及びドレイン電極２０３を含む。
金属酸化物層１９２はゲート絶縁層１５０の上に設けられている。金属酸化物層１９２はゲート絶縁層１５０に接している。ゲート電極１６４ＧＥは金属酸化物層１９２の上に設けられている。ゲート電極１６４ＧＥは金属酸化物層１９２に接している。金属酸化物層１９２の主面のうち、金属酸化物層１３０に接する面を下面という。金属酸化物層１９２の端部とゲート電極１６４ＧＥの端部は略一致している。
半導体装置１０の平面形状は図２と同様なので、図示を省略するが、平面視において、金属酸化物層１９２の平面パターンは、ゲート電極１６４ＧＥの平面パターンと略同一である。図２１を参照すると、ゲート電極１６４ＧＥの下面は金属酸化物層１３０によって覆われている。特に、本変形例では、ゲート電極１６４ＧＥの下面の全てが、金属酸化物層１９２によって覆われている。
［半導体装置１０の製造方法］
図２２は、本発明の一実施形態に係る半導体装置の製造方法を示すシーケンス図である。図２２に示すように、本変形例では、図３に示したステップＳ１０１１及びステップＳ１０１２の２つの工程の間に、ステップＳ１０１７が追加されている。すなわち、本変形例では、ＯＳアニールを行うことにより、酸化物半導体層１６０が結晶化され、多結晶構造を有する酸化物導電層１６４が形成された後、酸化物導電層１６４をマスクとして、金属酸化物層１９０をパターニングする。これにより、金属酸化物層１９２を形成することができる。
〈変形例４〉
本変形例では、第２実施形態とは異なる方法で製造された半導体装置について説明する。本変形例では、第２実施形態と異なる点に着目して説明する。
［半導体装置１０の構成］
本変形例に係る半導体装置１０の構成は、第２実施形態の半導体装置１０と類似しているが、ゲート絶縁層１５０と酸化物導電層１６４との間に金属酸化物層１９２が設けられている点において、第２実施形態の半導体装置１０と相違する。
図２３は、本発明の一実施形態に係る半導体装置の概要を示す断面図である。図２３に示すように、半導体装置１０は、下地膜１２０、金属酸化物層１３０、酸化物半導体層１４４、ゲート絶縁層１５０、金属酸化物層１９２、ゲート電極１６４ＧＥ、絶縁層１７０、１８０、ソース電極２０１、及びドレイン電極２０３を含む。
金属酸化物層１９２はゲート絶縁層１５０の上に設けられている。金属酸化物層１９２はゲート絶縁層１５０に接している。ゲート電極１６４ＧＥは金属酸化物層１９２の上に設けられている。ゲート電極１６４ＧＥは金属酸化物層１９２に接している。金属酸化物層１９２の主面のうち、金属酸化物層１３０に接する面を下面という。金属酸化物層１９２の端部とゲート電極１６４ＧＥの端部は略一致している。
半導体装置１０の平面形状は図２と同様なので、図示を省略するが、平面視において、金属酸化物層１９２の平面パターンは、ゲート電極１６４ＧＥの平面パターンと略同一である。図２１を参照すると、ゲート電極１６４ＧＥの下面は金属酸化物層１３０によって覆われている。特に、本変形例では、ゲート電極１６４ＧＥの下面の全てが、金属酸化物層１９２によって覆われている。
［半導体装置１０の製造方法］
図２４は、本発明の一実施形態に係る半導体装置の製造方法を示すシーケンス図である。図２４に示すように、本変形例では、図１５に示したステップＳ２０１２及びステップＳ２０１３の２つの工程の間に、ステップＳ２０１７が追加されている。すなわち、本変形例では、ＯＳアニールを行うことにより、酸化物半導体層１６０が結晶化され、多結晶構造を有する酸化物半導体層１６２が形成された後、酸化物半導体層１６２をマスクとして、金属酸化物層１９０をパターニングする。これにより、金属酸化物層１９２を形成することができる。
〈変形例５〉
第１実施形態及び第２実施形態では、ゲート電極１６４ＧＥ及びゲート配線１６４ＧＬとして酸化物導電層１６４を用いる場合について説明したが、これに限定されない。酸化物導電層１６４に接して導電層を積層してもよい。導電層として、例えば、ソース電極及びドレイン電極２００で説明した材料を用いてもよい。酸化物導電層１６４に接して導電層を設けることにより、配線抵抗をより低減できるため好ましい。酸化物導電層１６４に接して導電層を積層する場合、酸化物導電層１６４の配線の幅よりも、導電層の幅を小さくすることが好ましい。これにより、半導体装置の光の透過率が下がることを抑制することができる。
〈第３実施形態〉
図２５～図３０を用いて、本発明の一実施形態に係る半導体装置を用いた表示装置について説明する。以下に示す実施形態では、第１実施形態で説明した半導体装置１０が液晶表示装置の回路に適用された構成について説明する。
［表示装置２０の概要］
図２５は、本発明の一実施形態に係る表示装置２０の概要を示す平面図である。図２５に示すように、表示装置２０は、アレイ基板３００、シール部３１０、対向基板３２０、フレキシブルプリント回路基板３３０（ＦＰＣ３３０）、及びＩＣチップ３４０を有する。アレイ基板３００及び対向基板３２０はシール部３１０によって貼り合わせられている。シール部３１０に囲まれた液晶領域２２には、複数の画素回路３０１がマトリクス状に配置されている。液晶領域２２は、後述する液晶素子３１１と平面視において重なる領域である。
シール部３１０が設けられたシール領域２４は、液晶領域２２の周囲の領域である。ＦＰＣ３３０は端子領域２６に設けられている。端子領域２６はアレイ基板３００が対向基板３２０から露出された領域であり、シール領域２４の外側に設けられている。シール領域２４の外側とは、シール部３１０が設けられた領域及びシール部３１０によって囲まれた領域の外側を意味する。ＩＣチップ３４０はＦＰＣ３３０上に設けられている。ＩＣチップ３４０は各画素回路３０１を駆動させるための信号を供給する。
［表示装置２０の回路構成］
図２６は、本発明の一実施形態に係る表示装置の回路構成を示すブロック図である。図２６に示すように、画素回路３０１が配置された液晶領域２２に対して第２方向Ｄ２（列方向）に隣接する位置にはソースドライバ回路３０２が設けられており、液晶領域２２に対して第１方向Ｄ１（行方向）に隣接する位置にはゲートドライバ回路３０３が設けられている。ソースドライバ回路３０２及びゲートドライバ回路３０３は、上記のシール領域２４に設けられている。ただし、ソースドライバ回路３０２及びゲートドライバ回路３０３が設けられる領域はシール領域２４に限定されず、画素回路３０１が設けられた領域の外側であれば、どの領域でもよい。
ソースドライバ回路３０２からソース配線３０４が第２方向Ｄ２に延びており、第２方向Ｄ２に配列された複数の画素回路３０１に接続されている。ゲートドライバ回路３０３からゲート配線１６４ＧＬが第１方向Ｄ１に延びており、第１方向Ｄ１に配列された複数の画素回路３０１に接続されている。
端子領域２６には端子部３０６が設けられている。端子部３０６とソースドライバ回路３０２とは接続配線３０７で接続されている。同様に、端子部３０６とゲートドライバ回路３０３とは接続配線３０７で接続されている。ＦＰＣ３３０が端子部３０６に接続されることで、ＦＰＣ３３０が接続された外部機器と表示装置２０とが接続され、外部機器からの信号によって表示装置２０に設けられた各画素回路３０１が駆動する。
第１実施形態及び第２実施形態に示す半導体装置１０は、画素回路３０１、ソースドライバ回路３０２、及びゲートドライバ回路３０３に含まれるトランジスタとして用いられる。
［表示装置２０の画素回路３０１］
図２７は、本発明の一実施形態に係る表示装置２０の画素回路を示す回路図である。図２７に示すように、画素回路３０１は半導体装置１０、保持容量３５０、及び液晶素子３１１などの素子を含む。半導体装置１０はゲート電極１６４ＧＥ、ソース電極２０１、及びドレイン電極２０３を有する。ゲート電極１６４ＧＥはゲート配線１６４ＧＬに接続されている。ソース電極２０１はソース配線３０４に接続されている。ドレイン電極２０３は保持容量３５０及び液晶素子３１１に接続されている。本実施形態では、説明の便宜上、符号「２０１」で示された電極をソース電極といい、符号「２０３」で示された電極をドレイン電極というが、符号「２０１」で示された電極がドレイン電極として機能し、符号「２０３」で示された電極がソース電極として機能してもよい。
［表示装置２０の構成］
図２８は、本発明の一実施形態に係る表示装置２０の平面図である。また、図２９は、本発明の一実施形態に係る表示装置２０の断面図である。図２８及び図２９に示すように、表示装置２０は、半導体装置１０が適用された表示装置２０である。なお、図２８においては、共通電極の図示を省略している。
図２８及び図２９に示すように、基板１０１の上に遮光層１０６が設けられている。遮光層１０６は、フローティング状態である。遮光層１０６の材料については、ソース電極２０１及びドレイン電極２０３の説明を参照すればよい。また、遮光層１０６の上に、酸化物半導体層１４４が設けられている。酸化物半導体層１４４の上に、ゲート配線１６４ＧＬが第１方向Ｄ１に沿って延在している。ゲート配線１６４ＧＬのうち、酸化物半導体層１４４と重畳する領域は、ゲート電極１６４ＧＥとして機能する。ゲート配線１６４ＧＬの上に、ソース配線３０４及びドレイン電極２０３が設けられている。ソース配線３０４は、開口１７１を介してソース領域１４４Ｓと接続されている。ソース配線３０４のうち、酸化物半導体層１４４と接続される領域は、ソース電極２０１として機能する。また、ドレイン電極２０３は、開口１７２を介してドレイン領域１４４Ｄと接続されている。図２９に示すように、開口１７２と開口３８１とが重畳するため、図２８において開口１７２の図示を省略している。
ソース電極２０１及びドレイン電極２０３の上に絶縁層３６０が設けられている。絶縁層３６０の上に、複数の画素に共通して設けられる共通電極３７０が設けられている。共通電極３７０の上に絶縁層３８０が設けられている。絶縁層３６０、３８０には開口３８１が設けられている。絶縁層３８０の上及び開口３８１の内部に画素電極３９０が設けられている。画素電極３９０はドレイン電極２０３に接続されている。
図３０は、本発明の一実施形態に係る表示装置の画素電極及び共通電極の平面図である。図３０に示すように、共通電極３７０は、平面視で画素電極３９０と重なる重畳領域と、画素電極３９０と重ならない非重畳領域とを有する。画素電極３９０と共通電極３７０との間に電圧を供給すると、重畳領域の画素電極３９０から非重畳領域の共通電極３７０に向かって横電界が形成される。この横電界によって液晶素子３１１に含まれる液晶分子が動作することで、画素の階調が決定される。
本実施形態では、ゲート配線１６４ＧＬ及びゲート電極１６４ＧＥとして、透光性を有する酸化物導電層１６４が用いられている。そのため、ゲート配線における領域についても光を透過させることができるため、画素の開口率を向上させることができる。これにより、表示装置の光の透過率を向上させることができる。当該表示装置は、例えば、背景を視認することが可能な透明ディスプレイに適用することが可能となる。また、チャネル領域１４４ＣＨと重畳する領域に遮光層１０６を設けることにより、バックチャネルに光が照射されることを抑制することができる。
本実施形態では、半導体装置１０が画素回路３０１に用いられた構成を例示するが、半導体装置１０がソースドライバ回路３０２及びゲートドライバ回路３０３を含む周辺回路に用いられてもよい。
〈第４実施形態〉
図３１及び図３２を用いて、本発明の一実施形態に係る半導体装置１０を用いた表示装置２０について説明する。本実施形態では、第１実施形態で説明した半導体装置１０が有機ＥＬ表示装置の回路に適用された構成について説明する。表示装置２０の概要及び回路構成は図３１及び図３２に示すものと同様なので、説明を省略する。
［表示装置２０の画素回路３０１］
図３１は、本発明の一実施形態に係る表示装置の画素回路を示す回路図である。図３１に示すように、画素回路３０１は駆動トランジスタ１１、選択トランジスタ１２、保持容量２１０、及び発光素子ＤＯなどの素子を含む。駆動トランジスタ１１及び選択トランジスタ１２は半導体装置１０と同様の構成を備えている。選択トランジスタ１２のソース電極は信号線２１１に接続され、選択トランジスタ１２のゲート電極はゲート線２１２に接続されている。駆動トランジスタ１１のソース電極はアノード電源線２１３に接続され、駆動トランジスタ１１のドレイン電極は発光素子ＤＯの一端に接続されている。発光素子ＤＯの他端はカソード電源線２１４に接続されている。駆動トランジスタ１１のゲート電極は選択トランジスタ１２のドレイン電極に接続されている。保持容量２１０は駆動トランジスタ１１のゲート電極及びドレイン電極に接続されている。信号線２１１には、発光素子ＤＯの発光強度を決める階調信号が供給される。ゲート線２１２には、上記の階調信号を書き込む画素行を選択する信号が供給される。
［表示装置２０の断面構造］
図３２は、本発明の一実施形態に係る表示装置２０の断面図である。図３２に示す表示装置２０の構成は、図２９に示す表示装置２０と類似しているが、図３２の表示装置２０の絶縁層３６０よりも上方の構造が図２９の表示装置２０の絶縁層３６０よりも上方の構造と相違する。以下、図３２に示す表示装置２０の構成のうち、図２９に示す表示装置２０と同様の構成については説明を省略し、両者の相違点について説明する。
図３２に示すように、表示装置２０は、絶縁層３６０の上方に画素電極３９０、発光層３９２、及び共通電極３９４（発光素子ＤＯ）を有する。画素電極３９０は絶縁層３６０の上及び開口３８１の内部に設けられている。画素電極３９０の上に絶縁層３６２が設けられている。絶縁層３６２には開口３６３が設けられている。開口３６３は発光領域に対応する。つまり、絶縁層３６２は画素を画定する。開口３６３によって露出した画素電極３９０の上に発光層３９２及び共通電極３９４が設けられている。画素電極３９０及び発光層３９２は、各画素に対して個別に設けられている。一方、共通電極３９４は、複数の画素に共通して設けられている。発光層３９２は、画素の表示色に応じて異なる材料が用いられる。
第３実施形態及び第４実施形態では、第１実施形態で説明した半導体装置を液晶表示装置及び有機ＥＬ表示装置に適用した構成について例示したが、いずれの表示装置２０においても、透光性を有するゲート配線及びゲート電極を形成することができる。これにより、表示装置２０を含む電子機器において、表示装置２０の下に撮像素子を設けることができる。表示装置２０の透光性を高めることができるため、撮像素子が表示装置２０を介して画像を撮像することが可能である。
第３実施形態及び第４実施形態では、第１実施形態で説明した半導体装置を液晶表示装置及び有機ＥＬ表示装置に適用した構成について例示したが、これらの表示装置以外の表示装置（例えば、有機ＥＬ表示装置以外の自発光型表示装置又は電子ペーパ型表示装置）に当該半導体装置を適用してもよい。また、中小型の表示装置から大型の表示装置まで、特に限定することなく上記半導体装置１０の適用が可能である。
本実施例では、ゲート絶縁層１５０の膜厚及びイオン注入の加速エネルギーから、ゲート電極１６４ＧＥの適切な膜厚を求めるため、シミュレーションを行った結果について説明する。
本発明の一実施形態では、酸化物半導体層１６２、ソース領域１４４Ｓ、及びドレイン領域１４４Ｄに不純物元素を添加することによって、低抵抗化を図っている。まず、ゲート絶縁層を介して酸化物半導体層にイオンが注入される場合におけるゲート絶縁層の膜厚と加速エネルギーとの関係について検証した結果について説明する。
＜シミュレーションのモデル１＞
まず、ゲート絶縁層を介して酸化物半導体層にイオンが注入される場合におけるゲート絶縁層の膜厚と加速エネルギーとの関係についてシミュレーションした結果について説明する。
図３３は、シミュレーションのモデル図である。図３３において、線Ｂ１－Ｂ２線における下地膜４２０、酸化物半導体層４４４、及びゲート絶縁層４５０の積層構造をシミュレーションモデルとした。このシミュレーションモデルでは、以下のように、条件を設定した。
・下地膜：酸化シリコン層（１００ｎｍ）
・酸化物半導体層：ＩＧＺＯ（３０ｎｍ）
・ゲート絶縁層：酸化シリコン層（５０ｎｍ、１００ｎｍ、１５０ｎｍ）
・イオン種：ボロン（Ｂ）
・加速エネルギー：２０ｋｅＶ、３０ｋｅＶ、４０ｋｅＶ
・イオンのドーズ量：１×１０１５ｃｍ－２
上記のシミュレーションモデルを元にして、ボロン（Ｂ）を各加速エネルギーにて、ゲート絶縁層を介して酸化物半導体層に注入するシミュレーションを行った。シミュレーション用オンソフトウェアとしては、ＳＩＬＶＡＣＯ社製のＶｉｃｔｏｒｙ Ｐｒｏｃｅｓｓを用いた。
以下に、シミュレーション結果について説明する。図３４は、ゲート絶縁層の膜厚が５０ｎｍに対して、ボロン（Ｂ）を、加速エネルギー２０ｋｅＶ、３０ｋｅＶ、４０ｋｅＶでイオン注入した場合のシミュレーション結果である。図３５は、ゲート絶縁層の膜厚が１００ｎｍに対して、ボロン（Ｂ）を、加速エネルギー２０ｋｅＶ、３０ｋｅＶ、４０ｋｅＶでイオン注入した場合のシミュレーション結果である。図３６は、ゲート絶縁層の膜厚が１５０ｎｍに対して、ボロン（Ｂ）を、加速エネルギー２０ｋｅＶ、３０ｋｅＶ、４０ｋｅＶでイオン注入した場合のシミュレーション結果である。図３４～図３６のシミュレーション結果において、横軸は、距離（μｍ）であり、縦軸は、Ｂ濃度（ｃｍ－３）である。ここで、図３４～図３６において、酸化物半導体層４４４と下地膜４２０との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３以上であれば、酸化物半導体層４４４に良好にボロン（Ｂ）が添加されているとする。
図３４に示すように、ゲート絶縁層４５０の膜厚が５０ｎｍの場合は、加速エネルギーが２０ｋｅＶ、３０ｋｅＶ、４０ｋｅＶのいずれの場合も、酸化物半導体層４４４と下地膜４２０との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３以上であった。また、図３５に示すように、ゲート絶縁層４５０の膜厚が１００ｎｍの場合は、加速エネルギーが２０ｋｅＶ、３０ｋｅＶ、４０ｋｅＶのいずれの場合も、酸化物半導体層４４４と下地膜４２０との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３以上であった。また、図３６に示すように、ゲート絶縁層４５０の膜厚が１５０ｎｍの場合は、加速エネルギーが２０ｋｅＶの場合に、酸化物半導体層４４４と下地膜４２０との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３未満であった。加速エネルギーが３０ｋｅＶ、４０ｋｅＶの場合に、酸化物半導体層４４４と下地膜４２０との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３以上であった。
＜シミュレーションのモデル２＞
まず、酸化物半導体層４６２にイオンが注入される場合における酸化物半導体層４６２の膜厚と加速エネルギーとの関係についてシミュレーションした結果について説明する。
図３３において、線Ｃ１－Ｃ２線における下地膜４２０、酸化物半導体層４４４、ゲート絶縁層４５０、及び酸化物半導体層４６２の積層構造をシミュレーションモデルとした。このシミュレーションモデルでは、以下のように、条件を設定した。
・下地膜：酸化シリコン層（１００ｎｍ）
・酸化物半導体層：ＩＧＺＯ（３０ｎｍ）
・ゲート絶縁層：酸化シリコン層（１００ｎｍ）
・酸化物導電層：ＩＧＺＯ（５０ｎｍ、７５ｎｍ、１００ｎｍ、１２５ｎｍ、１５０ｎｍ、１７５ｎｍ、２００ｎｍ）
・イオン種：ボロン（Ｂ）
・加速エネルギー：２０ｋｅＶ、３０ｋｅＶ、４０ｋｅＶ
・イオンのドーズ量：１×１０１５ｃｍ－２
以下に、シミュレーション結果について説明する。図３７は、ゲート絶縁層４５０の膜厚が１００ｎｍに対して、ボロン（Ｂ）を、加速エネルギー２０ｋｅＶでイオン注入した場合のシミュレーション結果である。図３８は、ゲート絶縁層４５０の膜厚が１００ｎｍに対して、ボロン（Ｂ）を、加速エネルギー３０ｋｅＶでイオン注入した場合のシミュレーション結果である。図３９は、ゲート絶縁層４５０の膜厚が１００ｎｍに対して、ボロン（Ｂ）を、加速エネルギー４０ｋｅＶでイオン注入した場合のシミュレーション結果である。
図３７～図３９のシミュレーション結果において、横軸は、距離（ｎｍ）であり、縦軸は、Ｂの濃度（ｃｍ－３）である。図３７～図３９において、加速エネルギーが２０ｋｅＶ、３０ｋｅＶ、４０ｋｅＶでイオン注入した場合の結果を示す。
以下に示すシミュレーション結果において、トランジスタの特性を考慮すると、酸化物半導体層４６２とゲート絶縁層４５０との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３以上であることが好ましい。また、ゲート絶縁層４５０と酸化物半導体層４４４との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３未満であることが好ましい。このような条件を満たすゲート絶縁層の膜厚と、酸化物半導体層４６２の膜厚と、加速エネルギーとの関係について検証した。
図３７に示すように、ゲート絶縁層４５０の膜厚が１００ｎｍ及び加速エネルギー２０ｋｅＶの場合は、酸化物半導体層４６２の膜厚が、５０ｎｍ、７５ｎｍ、１００ｎｍのそれぞれの場合に、酸化物半導体層４６２とゲート絶縁層４５０との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３以上であり、ゲート絶縁層４５０と酸化物半導体層４４４との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３未満となった。つまり、酸化物半導体層４６２の膜厚が１２５ｎｍ以上の場合は、酸化物半導体層４６２を十分に低抵抗化することができない。
また、図３８に示すように、ゲート絶縁層の膜厚が１００ｎｍ及び加速エネルギー３０ｋｅＶの場合は、酸化物半導体層４６２の膜厚が、１００ｎｍ、１２５ｎｍ、１５０ｎｍのそれぞれの場合に、酸化物半導体層４６２とゲート絶縁層４５０との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３以上であり、ゲート絶縁層４５０と酸化物半導体層４４４との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３未満となった。つまり、酸化物半導体層４６２の膜厚が１７５ｎｍ以上の場合は、酸化物半導体層４６２を十分に低抵抗化することができない。また、酸化物半導体層４６２の膜厚が７５ｎｍ以下の場合は、チャネル領域に不純物が添加されてしまう可能性がある。
また、図３９に示すように、ゲート絶縁層の膜厚が１００ｎｍ及び加速エネルギー４０ｋｅＶの場合は、酸化物半導体層４６２の膜厚が、１２５ｎｍ、１５０ｎｍ、１７５ｎｍのそれぞれの場合に、酸化物半導体層４６２とゲート絶縁層４５０との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３以上であり、ゲート絶縁層４５０と酸化物半導体層４４４との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３未満となった。つまり、酸化物半導体層４６２の膜厚が２００ｎｍ以上の場合は、酸化物半導体層４６２を十分に低抵抗化することができない。また、酸化物半導体層４６２の膜厚が１００ｎｍ以下の場合は、チャネル領域に不純物が添加されてしまう可能性がある。
なお、ゲート絶縁層の膜厚が５０ｎｍの場合は、図３７～図３９の結果から予測することが可能である。図３７～図３９の結果に基づいて、ゲート絶縁層４５０と酸化物半導体層４４４との界面、及び酸化物半導体層４４４と下地膜４２０との界面を推定した。図４０～図４２では、ゲート絶縁層４５０と酸化物半導体層４４４との界面、及び酸化物半導体層４４４と下地膜４２０との界面を一点鎖線で表す。
以下に、シミュレーション結果について説明する。図４０は、ゲート絶縁層４５０の膜厚が５０ｎｍに対して、ボロン（Ｂ）を、加速エネルギー２０ｋｅＶでイオン注入した場合のシミュレーション結果である。図４１は、ゲート絶縁層４５０の膜厚が５０ｎｍに対して、ボロン（Ｂ）を、加速エネルギー３０ｋｅＶでイオン注入した場合のシミュレーション結果である。図４２は、ゲート絶縁層４５０の膜厚が５０ｎｍに対して、ボロン（Ｂ）を、加速エネルギー４０ｋｅＶでイオン注入した場合のシミュレーション結果である。
図４０～図４２のシミュレーション結果において、横軸は、距離（ｎｍ）であり、縦軸は、Ｂの濃度（ｃｍ－３）である。図４０～図４２において、加速エネルギーが２０ｋｅＶ、３０ｋｅＶ、４０ｋｅＶでイオン注入した場合の結果を示す。
図４０に示すように、ゲート絶縁層の膜厚が５０ｎｍ及び加速エネルギー２０ｋｅＶの場合は、酸化物半導体層４６２の膜厚が、１００ｎｍの場合に、酸化物半導体層４６２とゲート絶縁層４５０との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３以上であり、ゲート絶縁層４５０と酸化物半導体層４４４との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３未満となった。つまり、酸化物半導体層４６２の膜厚が１２５ｎｍ以上の場合は、酸化物半導体層４６２を十分に低抵抗化することができない。また、酸化物半導体層４６２の膜厚が７５ｎｍ以下の場合は、チャネル領域に不純物が添加されてしまう可能性がある。
また、図４１に示すように、ゲート絶縁層の膜厚が５０ｎｍ及び加速エネルギー３０ｋｅＶの場合は、酸化物半導体層４６２の膜厚が、１２５ｎｍ、１５０ｎｍのそれぞれの場合に、酸化物半導体層４６２とゲート絶縁層４５０との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３以上であり、ゲート絶縁層４５０と酸化物半導体層４４４との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３未満となった。つまり、酸化物半導体層４６２の膜厚が１７５ｎｍ以上の場合は、酸化物半導体層４６２を十分に低抵抗化することができない。また、酸化物半導体層４６２の膜厚が１００ｎｍ以下の場合は、チャネル領域に不純物が添加されてしまう可能性がある。
また、図４２に示すように、ゲート絶縁層の膜厚が５０ｎｍ及び加速エネルギー４０ｋｅＶの場合は、酸化物半導体層４６２の膜厚が、１７５ｎｍの場合に、酸化物半導体層４６２とゲート絶縁層４５０との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３以上であり、ゲート絶縁層４５０と酸化物半導体層４４４との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３未満となった。つまり、酸化物半導体層４６２の膜厚が２００ｎｍ以上の場合は、酸化物半導体層４６２を十分に低抵抗化することができない。また、酸化物半導体層４６２の膜厚が１５０ｎｍ以下の場合は、チャネル領域に不純物が添加されてしまう可能性がある。
＜シミュレーションのモデル３＞
まず、酸化物半導体層４６２にイオンが注入される場合における酸化物半導体層４６２の膜厚と加速エネルギーとの関係についてシミュレーションした結果について説明する。
シミュレーションのモデル図は、図３７と同様である。このシミュレーションモデルでは、以下のように、条件を設定した。
・絶縁層：酸化シリコン層（１００ｎｍ）
・酸化物半導体層：ＩＧＺＯ（３０ｎｍ）
・ゲート絶縁層：酸化シリコン層（１５０ｎｍ）
・酸化物半導体層４６４：ＩＧＺＯ（５０ｎｍ、７５ｎｍ、１００ｎｍ、１２５ｎｍ、１５０ｎｍ、１７５ｎｍ、２００ｎｍ）
・イオン種：ボロン（Ｂ）
・加速エネルギー：２０ｋｅＶ、３０ｋｅＶ、４０ｋｅＶ
・イオンのドーズ量：１×１０１５ｃｍ－２
以下に、シミュレーション結果について説明する。図４３は、ゲート絶縁層４５０の膜厚が１５０ｎｍに対して、ボロン（Ｂ）を、加速エネルギー２０ｋｅＶでイオン注入した場合のシミュレーション結果である。図４４は、ゲート絶縁層４５０の膜厚が１５０ｎｍに対して、ボロン（Ｂ）を、加速エネルギー３０ｋｅＶでイオン注入した場合のシミュレーション結果である。図４５は、ゲート絶縁層４５０の膜厚が１５０ｎｍに対して、ボロン（Ｂ）を、加速エネルギー４０ｋｅＶでイオン注入した場合のシミュレーション結果である。
図４３～図４５のシミュレーション結果において、横軸は、距離（ｎｍ）であり、縦軸は、Ｂの濃度（ｃｍ－３）である。図４３～図４５において、加速エネルギーが２０ｋｅＶ、３０ｋｅＶ、４０ｋｅＶでイオン注入した場合の結果を示す。
図４３に示すように、ゲート絶縁層の膜厚が１５０ｎｍ及び加速エネルギー２０ｋｅＶの場合は、酸化物半導体層４６２の膜厚が、２５ｎｍ、５０ｎｍ、７５ｎｍ、１００ｎｍのそれぞれの場合に、酸化物半導体層４６２とゲート絶縁層４５０との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３以上であり、ゲート絶縁層４５０と酸化物半導体層４４４との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３未満となった。つまり、酸化物半導体層４６２の膜厚が１２５ｎｍ以上の場合は、酸化物半導体層４６２を十分に低抵抗化することができない。
また、図４４に示すように、ゲート絶縁層の膜厚が１５０ｎｍ及び加速エネルギー３０ｋｅＶの場合は、酸化物半導体層４６２の膜厚が、５０ｎｍ、１００ｎｍ、１２５ｎｍ、１５０ｎｍのそれぞれの場合に、酸化物半導体層４６２とゲート絶縁層４５０との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３以上であり、ゲート絶縁層４５０と酸化物半導体層４４４との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３未満となった。つまり、酸化物半導体層４６２の膜厚が１７５ｎｍ以上の場合は、酸化物半導体層４６２を十分に低抵抗化することができない。
また、図４５に示すように、ゲート絶縁層の膜厚が１５０ｎｍ及び加速エネルギー４０ｋｅＶの場合は、酸化物半導体層４６２の膜厚が、１００ｎｍ、１２５ｎｍ、１５０ｎｍ、１７５ｎｍのそれぞれの場合に、酸化物半導体層４６２とゲート絶縁層４５０との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３以上であり、ゲート絶縁層４５０と酸化物半導体層４４４との界面において、ボロン（Ｂ）の濃度が、１×１０１８ｃｍ－３未満となった。つまり、酸化物半導体層４６２の膜厚が２００ｎｍ以上の場合は、酸化物半導体層４６２を十分に低抵抗化することができない。また、酸化物半導体層４６２の膜厚が７５ｎｍ以下の場合は、チャネル領域に不純物が添加されてしまう可能性がある。
表１に、以上のシミュレーション結果をまとめた結果を示す。酸化物導電層、並びにソース領域及びドレイン領域に含まれる不純物元素の濃度が１×１０１８ｃｍ－３以上になるとともに、チャネル領域に含まれる不純物元素の濃度が１×１０１８ｃｍ－３未満となる酸化物導電層の膜厚について計算した結果となる。なお、ゲート絶縁層が１５０ｎｍの場合、加速エネルギー２０ｋｅＶでイオン注入しても、酸化物半導体層４４４の不純物元素濃度が１×１０１８ｃｍ－３未満となるため、表１から結果を除外している。
前述したシミュレーションにおいて設定したゲート絶縁層の膜厚、ゲート電極の膜厚、及び加速エネルギーの範囲は、その最小値と最大値との間のみに本発明の思想が限定されるものではない。例えばゲート絶縁層の膜厚が５０ｎｍ未満である場合、加速エネルギーの制御を詳細にする必要が生じ、ゲート絶縁層の膜厚が１５０ｎｍを超える場合は加速エネルギーの制御は容易になり得る。また、ゲート電極の膜厚が５０ｎｍ未満である場合、加速エネルギーは当然に低くする必要があり、ゲート電極の膜厚が１７５ｎｍを超える場合は、逆に加速エネルギーを高くする必要がある。つまり、前述のシミュレーション結果の範囲に関わらず、その傾向を前述の条件範囲外に外挿して適宜最適値を与えることは、当然に本発明の思想の範疇に含まれる。
本発明の実施形態として上述した各実施形態及び変形例は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態及び変形例の半導体装置及び表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
１０：半導体装置、１１：駆動トランジスタ、１２：選択トランジスタ、２０：表示装置、２２：液晶領域、２４：シール領域、２６：端子領域、１００：基板、１０１：基板、１０６：遮光層、１２０：下地膜、１３０：金属酸化物層、１４０：酸化物半導体層、１４１：第１の領域、１４２：第２の領域、１４４：酸化物半導体層、１４４ＣＨ：チャネル領域、１４４Ｄ：ドレイン領域、１４４Ｓ：ソース領域、１５０：ゲート絶縁層、１６０：酸化物半導体層、１６２：酸化物半導体層、１６４：酸化物導電層、１６４ＧＥ：ゲート電極、１６４ＧＬ：ゲート配線、１７０：絶縁層、１７１：開口、１７２：開口、１７３：開口、１８０：絶縁層、１９０：金属酸化物層、１９２：金属酸化物層、２００：ソース電極及びドレイン電極、２０１：ソース電極、２０３：ドレイン電極、２１０：保持容量、２１１：信号線、２１２：ゲート線、２１３：アノード電源線、２１４：カソード電源線、３００：アレイ基板、３０１：画素回路、３０２：ソースドライバ回路、３０３：ゲートドライバ回路、３０４：ソース配線、３０６：端子部、３０７：接続配線、３１０：シール部、３１１：液晶素子、３２０：対向基板、３３０：フレキシブルプリント回路基板、３４０：チップ、３５０：保持容量、３６０：絶縁層、３６２：絶縁層、３６３：開口、３７０：共通電極、３８０：絶縁層、３８１：開口、３９０：画素電極、３９２：発光層、３９４：共通電極、４２０：下地膜、４４４：酸化物半導体層、４５０：ゲート絶縁層、４６２：酸化物半導体層

Claims (13)

  1. 絶縁表面の上に設けられ、チャネル領域と、前記チャネル領域を挟むソース領域及びドレイン領域とを有する酸化物半導体層と、
    前記チャネル領域と対向するゲート電極と、
    前記酸化物半導体層と前記ゲート電極との間に設けられたゲート絶縁層と、を備え、
    前記ゲート電極は、前記酸化物半導体層と同じ組成を有する酸化物導電層であり、
    前記酸化物導電層は、前記ソース領域及び前記ドレイン領域と同じ不純物元素を含む、半導体装置。
  2. 前記ソース領域及び前記ドレイン領域に含まれる不純物元素の濃度は、ＳＩＭＳ分析（二次イオン質量分析）で測定した場合に、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である、請求項１に記載の半導体装置。
  3. 前記酸化物導電層に含まれる不純物元素の濃度は、ＳＩＭＳ分析（二次イオン質量分析）で測定した場合に、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である、請求項１に記載の半導体装置。
  4. 前記酸化物半導体層及び前記酸化物導電層は、インジウムを含む２以上の金属を含み、前記２以上の金属におけるインジウムの比率は５０％以上である、請求項１に記載の半導体装置。
  5. 前記酸化物半導体層は、多結晶構造である、請求項１に記載の半導体装置。
  6. 前記酸化物半導体層の膜厚は、１０ｎｍ以上１００ｎｍ以下である、請求項４に記載の半導体装置。
  7. 前記酸化物導電層は、多結晶構造である、請求項１に記載の半導体装置。
  8. 前記ゲート絶縁層の膜厚は、５０ｎｍ以上１５０ｎｍ以下である、請求項１に記載の半導体装置。
  9. 前記絶縁表面の上に設けられ、前記酸化物半導体層の下面に接する、アルミニウムを主成分とする金属酸化物層をさらに有する、請求項１に記載の半導体装置。
  10. 前記金属酸化物層の厚さは、１ｎｍ以上２０ｎｍ以下である、請求項９に記載の半導体装置。
  11. 前記金属酸化物層は、酸素及び水素に対するバリア性を備える、請求項９に記載の半導体装置。
  12. 前記チャネル領域は、第１の結晶構造を有し、
    前記ソース領域及び前記ドレイン領域は、第２の結晶構造を有し、
    前記第２の結晶構造は、前記第１の結晶構造と同一である、請求項１に記載の半導体装置。
  13. 前記酸化物導電層は、前記第２の結晶構造を有する、請求項１２に記載の半導体装置。
JP2022113518A 2022-07-14 2022-07-14 半導体装置 Pending JP2024011504A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022113518A JP2024011504A (ja) 2022-07-14 2022-07-14 半導体装置
KR1020230084029A KR20240009869A (ko) 2022-07-14 2023-06-29 반도체 장치
US18/346,280 US20240021695A1 (en) 2022-07-14 2023-07-03 Semiconductor device
CN202310812010.4A CN117410316A (zh) 2022-07-14 2023-07-04 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022113518A JP2024011504A (ja) 2022-07-14 2022-07-14 半導体装置

Publications (1)

Publication Number Publication Date
JP2024011504A true JP2024011504A (ja) 2024-01-25

Family

ID=89489695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022113518A Pending JP2024011504A (ja) 2022-07-14 2022-07-14 半導体装置

Country Status (4)

Country Link
US (1) US20240021695A1 (ja)
JP (1) JP2024011504A (ja)
KR (1) KR20240009869A (ja)
CN (1) CN117410316A (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
SG10201700805WA (en) 2012-08-03 2017-02-27 Semiconductor Energy Lab Co Ltd Oxide semiconductor stacked film and semiconductor device
TWI644437B (zh) 2012-09-14 2018-12-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN109121438B (zh) 2016-02-12 2022-02-18 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置

Also Published As

Publication number Publication date
US20240021695A1 (en) 2024-01-18
KR20240009869A (ko) 2024-01-23
CN117410316A (zh) 2024-01-16

Similar Documents

Publication Publication Date Title
US20140239291A1 (en) Metal-oxide semiconductor thin film transistors and methods of manufacturing the same
JP6821982B2 (ja) 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
TW201029184A (en) Semiconductor device and method for manufacturing the same
TW201501314A (zh) 半導體裝置
CN107004721A (zh) 薄膜晶体管阵列基板
TW201813093A (zh) 半導體裝置以及半導體裝置的製造方法
JP2024011504A (ja) 半導体装置
US20240105819A1 (en) Method for manufacturing semiconductor device
WO2023189549A1 (ja) 半導体装置及び半導体装置の製造方法
WO2023189489A1 (ja) 半導体装置
WO2023189491A1 (ja) 半導体装置
WO2023228616A1 (ja) 半導体装置
WO2023189487A1 (ja) 半導体装置
WO2023189493A1 (ja) 半導体装置
US20230317833A1 (en) Method for manufacturing semiconductor device
WO2023223657A1 (ja) 半導体装置の製造方法
US20230317834A1 (en) Method for manufacturing semiconductor device
WO2023189550A1 (ja) 半導体装置
US20240088302A1 (en) Semiconductor device
WO2023238746A1 (ja) 半導体装置及び半導体装置の製造方法
US20220344517A1 (en) Thin Film Transistor, Semiconductor Substrate and X-Ray Flat Panel Detector
WO2024029429A1 (ja) 積層構造体及び薄膜トランジスタ
US20240113227A1 (en) Semiconductor device
TW202412323A (zh) 半導體裝置
US20240113228A1 (en) Semiconductor device and method for manufacturing semiconductor device