TW202412323A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202412323A
TW202412323A TW112132291A TW112132291A TW202412323A TW 202412323 A TW202412323 A TW 202412323A TW 112132291 A TW112132291 A TW 112132291A TW 112132291 A TW112132291 A TW 112132291A TW 202412323 A TW202412323 A TW 202412323A
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
semiconductor layer
metal oxide
semiconductor device
Prior art date
Application number
TW112132291A
Other languages
English (en)
Inventor
田丸尊也
津吹将志
渡壁創
佐佐木俊成
Original Assignee
日商日本顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本顯示器股份有限公司 filed Critical 日商日本顯示器股份有限公司
Publication of TW202412323A publication Critical patent/TW202412323A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明之課題在於實現高遷移率且可靠性較高之半導體裝置。 本發明之半導體裝置具備：基板、設置於上述基板之上之以鋁為主成分之金屬氧化物層、設置於上述金屬氧化物層之上之氧化物半導體層、與上述氧化物半導體層對向之閘極電極、及上述氧化物半導體層與閘極電極之間之閘極絕緣膜層。上述金屬氧化物層之厚度為1 nm以上4 nm以下。上述金屬氧化物層之厚度亦可為1 nm以上3 nm以下。

Description

半導體裝置
本發明之實施方式之一係關於一種半導體裝置。尤其是，本發明之實施方式之一係關於一種使用氧化物半導體作為通道之半導體裝置。
近年來，正在進行代替非晶矽、低溫多晶矽及單晶矽，而將氧化物半導體用於通道之半導體裝置之開發(例如專利文獻1～6)。將氧化物半導體用於通道之半導體裝置與將非晶矽用於通道之半導體裝置同樣，能以簡單之構造及低溫工藝形成。已知將氧化物半導體用於通道之半導體裝置具有較將非晶矽用於通道之半導體裝置高之遷移率。
為了使將氧化物半導體用於通道之半導體裝置進行穩定之動作，重要的是於其製造步驟中向氧化物半導體層供氧，減少形成於氧化物半導體層之氧缺陷。例如作為向氧化物半導體層供氧之方法之一，揭示有於該絕緣層含有更多氧之條件下，形成覆蓋氧化物半導體層之絕緣層之技術。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2021-141338號公報 [專利文獻2]日本專利特開2014-099601號公報 [專利文獻3]日本專利特開2021-153196號公報 [專利文獻4]日本專利特開2018-006730號公報 [專利文獻5]日本專利特開2016-184771號公報 [專利文獻6]日本專利特開2021-108405號公報
[發明所欲解決之問題]
然而，於含有更多氧之條件下形成之絕緣層包含較多缺陷。受此影響，會產生半導體裝置之特性異常或可靠性試驗中之特性變動，認為其原因在於電子會被該缺陷捕獲。另一方面，若使用缺陷較少之絕緣層，則無法增加絕緣層中所含之氧。因此，無法自絕緣層向氧化物半導體層充分地供氧。如此，要求實現一種能夠減少導致半導體裝置之特性變動之絕緣層中之缺陷，且能夠修復氧化物半導體層中形成之氧缺陷之構造。
本發明之實施方式之一的課題之一在於，實現一種可靠性及遷移率較高之半導體裝置。 [解決問題之技術手段]
本發明之一實施方式之半導體裝置具備：基板、設置於上述基板之上之以鋁為主成分之金屬氧化物層、設置於上述金屬氧化物層之上之氧化物半導體層、與上述氧化物半導體層對向之閘極電極、及上述氧化物半導體層與閘極電極之間之閘極絕緣膜層。上述金屬氧化物層之厚度為1 nm以上4 nm以下。
以下，參照圖式對本發明之各實施方式進行說明。以下之揭示僅為一例。業者藉由在保持發明主旨不變之前提下適當變更實施方式之構成即可容易想到之構成當然包含於本發明之範圍內。為了使說明更加明確，與實際之形態相比，圖式中有時對各部之寬度、厚度、形狀等模式性地加以表示。然而，圖示之形狀僅為一例，並不限定本發明之解釋。於本說明書及各圖中，對與關於已出現之圖在上文中敍述過之構成相同之構成標註相同之符號，適當省略詳細之說明。
於本發明之各實施方式中，將自基板朝向氧化物半導體層之方向稱為上或上方。相反，將自氧化物半導體層朝向基板之方向稱為下或下方。為了便於說明，以此種方式使用上方或下方之語句加以說明，但例如基板與氧化物半導體層之上下關係亦可配置成與圖示不同之方向。於以下說明中，例如基板上之氧化物半導體層這一表述如上所述僅說明基板與氧化物半導體層之上下關係，亦可於基板與氧化物半導體層之間配置其他構件。上方或下方係指積層有複數個層之構造中之積層順序，當表述為電晶體之上方之像素電極時，亦可為俯視下電晶體與像素電極不重疊之位置關係。另一方面，當表述為電晶體之鉛直上方之像素電極時，係指俯視下電晶體與像素電極重疊之位置關係。
「顯示裝置」係指使用光電層顯示影像之構造體。例如，顯示裝置這一用語有時指包含光電層之顯示面板，或有時指對顯示單元安裝其他光學構件(例如偏光構件、背光裝置、觸控面板等)而得之構造體。只要不產生技術矛盾，則「光電層」可包含液晶層、電致發光(EL)層、電致變色(EC)層、電泳層。因此，下述實施方式中，作為顯示裝置，以包含液晶層之液晶顯示裝置、及包含有機EL層之有機EL顯示裝置為例示進行說明，但本實施方式中之構造可應用於包含上述其他光電層之顯示裝置。
本說明書中，只要無特別明示，則「α包含A、B或C」、「α包含A、B及C中之任一者」、「α包含選自由A、B及C所組成之群中之一者」等表述不排除α包含A～C之複數個組合之情形。進而，該等表述亦不排除α包含其他要素之情形。
再者，只要不產生技術矛盾，則以下各實施方式可相互組合。
[1.第1實施方式] 使用圖1～圖10，對本發明之一實施方式之半導體裝置進行說明。例如，以下所示之實施方式之半導體裝置除了可用於顯示裝置中使用之電晶體以外，還可用於微處理器(Micro-Processing Unit：MPU)等積體電路(Integrated Circuit：IC)、或記憶體電路。
[1-1.半導體裝置10之構成] 使用圖1及圖2，對本發明之一實施方式之半導體裝置10的構成進行說明。圖1係表示本發明之一實施方式之半導體裝置之概要的剖視圖。圖2係表示本發明之一實施方式之半導體裝置之概要的俯視圖。
如圖1所示，半導體裝置10設置於基板100之上方。半導體裝置10包含閘極電極105、閘極絕緣膜層110、120、金屬氧化物層130、氧化物半導體層140、閘極絕緣膜層150、閘極電極160、絕緣層170、180、源極電極201及汲極電極203。於無需特別區分源極電極201及汲極電極203之情形時，有時將該等統稱為源極/汲極電極200。
閘極電極105設置於基板100之上。閘極絕緣膜層110、120設置於基板100及閘極電極105之上。金屬氧化物層130設置於閘極絕緣膜層120之上。金屬氧化物層130與閘極絕緣膜層120相接。氧化物半導體層140設置於金屬氧化物層130之上。氧化物半導體層140與金屬氧化物層130相接。氧化物半導體層140被圖案化。金屬氧化物層130之一部分越過氧化物半導體層140之端部，較氧化物半導體層140之圖案更向外側延伸。然而，金屬氧化物層130亦可以與氧化物半導體層140相同之平面形狀圖案化。
金屬氧化物層130之厚度為1 nm以上4 nm以下、或1 nm以上3 nm以下。金屬氧化物層130之厚度相對於氧化物半導體層140之厚度之比率為1/30以上4/30以下、或1/30以上1/10以下。詳細情況將於下文進行敍述，但藉由使金屬氧化物層130之厚度處於上述範圍內，可實現遷移率及可靠性較高之半導體裝置。
換言之，上述構成中，閘極絕緣膜層120設置於基板100與金屬氧化物層130之間。進而換言之，金屬氧化物層130於閘極絕緣膜層120與氧化物半導體層140之間，與閘極絕緣膜層120及氧化物半導體層140之各者相接。詳細情況於下文進行敍述，閘極絕緣膜層120係含氧之絕緣層。具體而言，閘極絕緣膜層120係具備藉由600℃以下之熱處理而釋放氧之功能之絕緣層。利用藉由熱處理自閘極絕緣膜層120釋放之氧，將形成於氧化物半導體層140之氧缺陷修復。有時將閘極絕緣膜層120稱為「第1絕緣層」。
本實施方式中，於金屬氧化物層130與基板100之間未設置有半導體層或氧化物半導體層。
本實施方式中，例示有金屬氧化物層130與閘極絕緣膜層120相接，且氧化物半導體層140與金屬氧化物層130相接之構成，但並不限於該構成。可於閘極絕緣膜層120與金屬氧化物層130之間設置其他層。亦可於金屬氧化物層130與氧化物半導體層140之間設置其他層。
閘極電極160與氧化物半導體層140對向。閘極絕緣膜層150設置於氧化物半導體層140與閘極電極160之間。閘極絕緣膜層150與氧化物半導體層140相接。將氧化物半導體層140之主表面中之與閘極絕緣膜層150相接之面稱為上表面141。將氧化物半導體層140之主表面中之與金屬氧化物層130相接之面稱為下表面142。將上表面141與下表面142之間之面稱為側面143。絕緣層170、180設置於閘極絕緣膜層150及閘極電極160之上。於絕緣層170、180，設置有到達氧化物半導體層140之開口171、173。源極電極201設置於開口171之內部。源極電極201於開口171之底部與氧化物半導體層140相接。汲極電極203設置於開口173之內部。汲極電極203於開口173之底部與氧化物半導體層140相接。
閘極電極105具備作為半導體裝置10之底閘極之功能及作為針對氧化物半導體層140之遮光膜之功能。閘極絕緣膜層110具備作為阻斷自基板100向氧化物半導體層140擴散之雜質之阻隔膜的功能。閘極絕緣膜層110、120具備作為針對底閘極之閘極絕緣膜層之功能。金屬氧化物層130係包含以鋁為主成分之金屬氧化物之層，具備阻斷氧及氫等氣體之阻隔性。
氧化物半導體層140被劃分為源極區域S、汲極區域D及通道區域CH。通道區域CH係氧化物半導體層140中閘極電極160之鉛直下方之區域。源極區域S係氧化物半導體層140中與閘極電極160俯視下不重疊之區域，且係較通道區域CH更靠近源極電極201側之區域。汲極區域D係氧化物半導體層140中與閘極電極160俯視下不重疊之區域，且係較通道區域CH更靠近汲極電極203側之區域。通道區域CH中之氧化物半導體層140具備作為半導體之物性。源極區域S及汲極區域D中之氧化物半導體層140具備作為導電體之物性。
閘極電極160具備作為半導體裝置10之頂閘極及針對氧化物半導體層140之遮光膜之功能。閘極絕緣膜層150具備作為針對頂閘極之閘極絕緣膜層之功能，且具備以與閘極絕緣膜層120相同之方式藉由製造過程中之熱處理而釋放氧之功能。絕緣層170、180具備使閘極電極160與源極/汲極電極200絕緣，降低兩者間之寄生電容之功能。半導體裝置10之動作主要藉由供給至閘極電極160之電壓來控制。向閘極電極105供給輔助電壓。然而，於將閘極電極105僅作遮光膜使用之情形時，亦可不向閘極電極105供給特定電壓，而使閘極電極105之電位浮動。即，閘極電極105亦可簡稱為「遮光膜」。於該情形時，遮光膜可為絕緣體。
本實施方式中，作為半導體裝置10，例示了使用將閘極電極設置於氧化物半導體層之上方及下方這兩處之雙閘極型電晶體之構成，但並不限於該構成。例如作為半導體裝置10，亦可使用將閘極電極僅設置於氧化物半導體層之下方之底閘極型電晶體、或將閘極電極僅設置於氧化物半導體層之上方之頂閘極型電晶體。上述構成僅為一實施方式，本發明並不限於上述構成。
參照圖1及圖2，氧化物半導體層140之下表面142由金屬氧化物層130覆蓋。尤其是，於本實施方式中，氧化物半導體層140之下表面142全部由金屬氧化物層130覆蓋。於圖2所示之D1方向上，閘極電極105之寬度大於閘極電極160之寬度。D1方向係連結源極電極201與汲極電極203之方向，且係表示半導體裝置10之通道長度L之方向。具體而言，氧化物半導體層140與閘極電極160重疊之區域(通道區域CH)之D1方向之長度係通道長度L，該通道區域CH之D2方向之寬度係通道寬度W。
本實施方式中，例示了氧化物半導體層140之下表面142全部由金屬氧化物層130覆蓋之構成，但並不限於該構成。例如，氧化物半導體層140之下表面142之一部分亦可不與金屬氧化物層130相接。例如，通道區域CH中之氧化物半導體層140之下表面142全部可由金屬氧化物層130覆蓋，源極區域S及汲極區域D中之氧化物半導體層140之下表面142之全部或一部分可不由金屬氧化物層130覆蓋。即，源極區域S及汲極區域D中之氧化物半導體層140之下表面142之全部或一部分亦可不與金屬氧化物層130相接。然而，上述構成中，通道區域CH中之氧化物半導體層140之下表面142之一部分可不由金屬氧化物層130覆蓋，該下表面142之其他部分亦可與金屬氧化物層130相接。
本實施方式中，例示了於整個面形成閘極絕緣膜層150，且於閘極絕緣膜層150設置有開口171、173之構成，但並不限於該構成。閘極絕緣膜層150可圖案化為與設置有開口171、173之形狀不同之形狀。例如可按照使源極區域S及汲極區域D之全部或一部分氧化物半導體層140露出之方式，將閘極絕緣膜層150圖案化。即，可去除源極區域S及汲極區域D之閘極絕緣膜層150，使氧化物半導體層140與絕緣層170於該等區域相接。
圖2中，例示有於俯視下，源極/汲極電極200不與閘極電極105及閘極電極160重疊之構成，但並不限於該構成。例如於俯視下，源極/汲極電極200可與閘極電極105及閘極電極160中之至少任一者重疊。上述構成僅為一實施方式，本發明並不限於上述構成。
[1-2.半導體裝置10之各構件之材質] 作為基板100，可使用玻璃基板、石英基板及藍寶石基板等具有透光性之剛性基板。於基板100須具備可撓性之情形時，作為基板100，可使用聚醯亞胺基板、丙烯酸基板、矽氧烷基板、氟樹脂基板等包含樹脂之基板。於使用包含樹脂之基板作為基板100之情形時，為了提高基板100之耐熱性，亦可向上述樹脂中導入雜質。尤其是，於半導體裝置10為頂部發光型顯示器之情形時，由於基板100無需透明，故亦可使用會致基板100之透明度變差之雜質。於將半導體裝置10用於非顯示裝置之積體電路之情形時，作為基板100，可使用如矽基板、碳化矽基板、化合物半導體基板等半導體基板、或不鏽鋼基板等導電性基板般不具備透光性之基板。
作為閘極電極105、閘極電極160及源極/汲極電極200，可使用通常之金屬材料。例如，作為該等構件，可使用鋁(Al)、鈦(Ti)、鉻(Cr)、鈷(Co)、鎳(Ni)、鉬(Mo)、鉿(Hf)、鉭(Ta)、鎢(W)、鉍(Bi)、銀(Ag)、銅(Cu)、及其等之合金或其等之化合物。作為閘極電極105、閘極電極160及源極/汲極電極200，可以單層方式使用上述材料，亦可以積層方式使用上述材料。
作為閘極絕緣膜層110、120及絕緣層170、180，可使用通常之絕緣性材料。例如，作為該等絕緣層，可使用氧化矽(SiO x)、氮氧化矽(SiO xN y)、氮化矽(SiN x)、氮化氧化矽(SiN xO y)、氧化鋁(AlO x)、氮氧化鋁(AlO xN y)、氮化氧化鋁(AlN xO y)、氮化鋁(AlN x)等無機絕緣層。
作為閘極絕緣膜層150，可使用上述絕緣層中含氧之絕緣層。例如，作為閘極絕緣膜層150，可使用氧化矽(SiO x)、氮氧化矽(SiO xN y)、氧化鋁(AlO x)、氮氧化鋁(AlO xN y)等無機絕緣層。
作為閘極絕緣膜層120，可使用具備藉由熱處理而釋放氧之功能之絕緣層。例如閘極絕緣膜層120釋放氧之熱處理之溫度為600℃以下、500℃以下、450℃以下、或400℃以下。即，例如閘極絕緣膜層120於使用玻璃基板作為基板100之情形時，在半導體裝置10之製造步驟中進行之熱處理溫度下釋放氧。對於絕緣層170、180中之至少任一者，與閘極絕緣膜層120同樣地使用具備藉由熱處理而釋放氧之功能之絕緣層。
作為閘極絕緣膜層150，可使用缺陷較少之絕緣層。例如，當將閘極絕緣膜層150中之氧之組成比和與閘極絕緣膜層150相同組成之絕緣層(以下，稱為「其他絕緣層」)中之氧之組成比進行比較時，閘極絕緣膜層150中之氧之組成比相較該其他絕緣層中之氧之組成比而言，更接近於相對於該絕緣層之化學計量比。具體而言，於對閘極絕緣膜層150及絕緣層180分別使用氧化矽(SiO x)之情形時，用作為閘極絕緣膜層150之氧化矽中之氧之組成比相較用作為絕緣層180之氧化矽中之氧之組成比而言，更接近於氧化矽之化學計量比。例如，作為閘極絕緣膜層150，亦可使用藉由電子自旋共振法(ESR)進行評價時未觀測到缺陷之層。
上述SiO xN y及AlO xN y係含有較氧(O)少之比率(x＞y)之氮(N)的矽化合物及鋁化合物。SiN xO y及AlN xO y係含有較氮之少比率(x＞y)之氧的矽化合物及鋁化合物。
作為金屬氧化物層130，可使用以鋁為主成分之氧化金屬。例如，作為金屬氧化物層130，可使用氧化鋁(AlO x)、氮氧化鋁(AlO xN y)、氮化氧化鋁(AlN xO y)、氮化鋁(AlN x)等無機絕緣層。「以鋁為主成分之金屬氧化物層」係指金屬氧化物層130中所含之鋁之比率為金屬氧化物層130整體之1%以上。金屬氧化物層130中所含之鋁之比率可為金屬氧化物層130整體之5%以上70%以下、10%以上60%以下、或30%以上50%以下。上述比率可為質量比，亦可為重量比。
作為氧化物半導體層140，可使用具有半導體之特性之氧化金屬。例如，作為氧化物半導體層140，可使用包含銦(In)、鎵(Ga)、鋅(Zn)及氧(O)之氧化物半導體。例如，作為氧化物半導體層140，亦可使用具有In：Ga：Zn：O＝1：1：1：4之組成比之氧化物半導體。然而，本實施方式中使用之包含In、Ga、Zn及O之氧化物半導體並不限於上述組成。作為該氧化物半導體，亦可使用與上述不同組成之氧化物半導體。例如，為了提高遷移率，可使用In之比率較上述比率大之氧化物半導體層。另一方面，為了增大帶隙，減小光照射帶來之影響，可使用Ga之比率較上述比率大之氧化物半導體層。
例如，作為In之比率較上述比率大之氧化物半導體層140，可使用含有包含銦(In)在內之2種以上之金屬之氧化物半導體。於該情形時，銦相對於氧化物半導體層140整體之比率可為50%以上。作為氧化物半導體層140，除銦以外，亦可使用鎵(Ga)、鋅(Zn)、鋁(Al)、鉿(Hf)、釔(Y)、氧化鋯(Zr)、鑭系元素。作為氧化物半導體層140，亦可使用除上述以外之元素。
作為氧化物半導體層140，可向包含In、Ga、Zn、及O之氧化物半導體中添加其他元素，例如可添加Al、Sn等金屬元素。除上述氧化物半導體以外，包含In、Ga之氧化物半導體(IGO)、包含In、Zn之氧化物半導體(IZO)、包含In、Sn、Zn之氧化物半導體(ITZO)、及包含In、W之氧化物半導體等亦可用作為氧化物半導體層140。
氧化物半導體層140可為非晶質，亦可為結晶質。氧化物半導體層140亦可為非晶質與結晶之混相。例如如上所述，銦之比率為50%以上之氧化物半導體層140中容易形成氧缺陷。另一方面，與非晶質之氧化物半導體相比，結晶質之氧化物半導體不易形成氧缺陷。因此，於銦之比率為50%以上之氧化物半導體層140之情形時，氧化物半導體層140較佳為結晶質。
於氧化物半導體層140中，當氧化物半導體層140中所含之氧被還原時，會於氧化物半導體層140形成氧缺陷。半導體裝置10中，於製造過程之熱處理步驟中，會自設置於較氧化物半導體層140更靠基板100側之層(例如閘極絕緣膜層110、120)釋放氫，該氫到達氧化物半導體層140，因此氧化物半導體層140會產生氧缺陷。氧化物半導體層140之圖案尺寸越大，該氧缺陷之產生越顯著。為了抑制此種氧缺陷之發生，須抑制氫到達至氧化物半導體層140之下表面142。
另一方面，氧化物半導體層140之上表面141會受到形成氧化物半導體層140後之步驟(例如圖案化步驟或蝕刻步驟)之影響。與此相對，氧化物半導體層140之下表面142(氧化物半導體層140之基板100側之面)不受如上所述之影響。
因此，氧化物半導體層140之上表面141附近形成之氧缺陷多於氧化物半導體層140之下表面142附近形成之氧缺陷。即，氧化物半導體層140中之氧缺陷並非均勻地存在於氧化物半導體層140之厚度方向上，而是以不均勻之分佈存在於氧化物半導體層140之厚度方向上。具體而言，越靠近氧化物半導體層140之下表面142側，則氧化物半導體層140中之氧缺陷越少，越靠近氧化物半導體層140之上表面141側，則氧化物半導體層140中之氧缺陷越多。
於對具有如上所述之氧缺陷分佈之氧化物半導體層140均勻地進行供氧處理之情形時，若供給修復氧化物半導體層140之上表面141側形成之氧缺陷所需之量之氮，則氧化物半導體層140之下表面142側會過剩地供氧。其結果，於下表面142側，會因氧過剩而形成與氧缺陷不同之缺陷能階。其結果，會出現可靠性試驗中發生特性變動、或場效遷移率降低等現象。因此，為了抑制此種現象，須抑制向氧化物半導體層140之下表面142側之供氧，且須向氧化物半導體層140之上表面141側供氧。
上述問題係完成本發明之過程中新發現之問題，而非先前發現之問題。於先前之構成及製造方法中，儘管藉由對氧化物半導體層之供氧處理，半導體裝置之初始特性得以改善，但初始特性與可靠性試驗之間存在取捨關係，即會發生由可靠性試驗所致之特性變動。然而，藉由本實施方式之構成，能解決上述問題，獲得半導體裝置10之良好之初始特性及可靠性試驗結果。
為了解決上述問題，於閘極絕緣膜層120與氧化物半導體層140之間設置金屬氧化物層130。進而，藉由使金屬氧化物層130之厚度為1 nm以上4 nm以下、或1 nm以上3 nm以下，能夠實現遷移率及可靠性較高之半導體裝置。
[1-3.半導體裝置10之製造方法] 使用圖3～圖10，對本發明之一實施方式之半導體裝置之製造方法進行說明。圖3係表示本發明之一實施方式之半導體裝置之製造方法的順序圖。圖4～圖10係表示本發明之一實施方式之半導體裝置之製造方法的剖視圖。於以下製造方法之說明中，對使用氧化鋁作為金屬氧化物層130之半導體裝置10之製造方法進行說明。
如圖3及圖4所示，於基板100之上形成閘極電極105作為底閘極，於閘極電極105之上形成閘極絕緣膜層110、120(圖3之步驟S1001之「底部(Bottom) GI(Gate Insulator，閘極絕緣層)/GE(Gate Electrode，閘極電極)形成」)。例如，形成氮化矽作為閘極絕緣膜層110。例如，形成氧化矽作為閘極絕緣膜層120。閘極絕緣膜層110、120係藉由CVD(Chemical Vapor Deposition，化學氣相沈積)法而成膜。
藉由使用氮化矽作為閘極絕緣膜層110，閘極絕緣膜層110例如能阻擋自基板100側向氧化物半導體層140擴散之雜質。用作為閘極絕緣膜層120之氧化矽係具備藉由熱處理而釋放氧之物性之氧化矽。
如圖3及圖5所示，於閘極絕緣膜層120之上形成金屬氧化物層130及氧化物半導體層140(圖3之步驟S1002之「OS(Oxide Semiconductor，氧化物半導體層)/AlO x成膜」)。金屬氧化物層130及氧化物半導體層140係藉由濺鍍法或原子層沈積法(ALD：Atomic Layer Deposition)而成膜。
金屬氧化物層130之厚度例如為1 nm以上4 nm以下或1 nm以上3 nm以下。由於金屬氧化物層130之厚度非常小，故須將金屬氧化物層130之成膜速度抑制得較低。因此，較佳為將成膜功率設定得儘可能低，將成膜時之處理氣體中之氧分壓設定得較高。例如於濺鍍成膜之情形時，金屬氧化物層130之成膜速度為0.04 nm/sec～0.3 nm/sec。同樣地，於ALD之情形時，金屬氧化物層130之成膜速度為0.005 nm/sec～0.01 nm/sec。本實施方式中，使用氧化鋁作為金屬氧化物層130。氧化鋁對氣體具備較高之阻隔性。於本實施方式中，用作為金屬氧化物層130之氧化鋁阻擋自閘極絕緣膜層120釋放之氫及氧之一部分，調整所釋放之氫及氧到達至氧化物半導體層140之量。
氧化物半導體層140之厚度例如為10 nm以上100 nm以下、15 nm以上70 nm以下、或20 nm以上40 nm以下。本實施方式中，氧化物半導體層140之厚度為30 nm。下述熱處理(OS退火)前之氧化物半導體層140為非晶質。
於藉由下述OS退火使氧化物半導體層140結晶化之情形時，成膜後且OS退火前之氧化物半導體層140較佳為非晶狀態(氧化物半導體之結晶成分較少之狀態)。即，氧化物半導體層140之成膜條件較佳為剛成膜後之氧化物半導體層140儘可能不結晶化之條件。例如，於藉由濺鍍法成膜氧化物半導體層140之情形時，要在被成膜對象物(基板100及形成於其上之構造物)之溫度受到控制之狀態下成膜氧化物半導體層140。
當藉由濺鍍法對被成膜對象物進行成膜時，電漿中產生之離子及由濺鍍靶反沖之原子會撞擊被成膜對象物。因此，隨著成膜處理，被成膜對象物之溫度上升。於形成晶質氧化物半導體膜之步驟中，若成膜處理中之被成膜對象物之溫度上升，則於剛成膜後之狀態下，氧化物半導體層140中會包含微晶。該微晶有時會阻礙藉由其後之OS退火進行之結晶化。為了如上所述地控制被成膜對象物之溫度，例如可一面冷卻被成膜對象物一面進行成膜。例如可自該被成膜面之相反側之面冷卻被成膜對象物，以使被成膜對象物之被成膜面之溫度(以下稱為「成膜溫度」)成為100℃以下、70℃以下、50℃以下、或30℃以下。藉由如上所述一面冷卻被成膜對象物一面進行氧化物半導體層140之成膜，能夠成膜在剛成膜後之狀態下結晶成分較少之氧化物半導體層140。再者，於使用非晶質氧化物半導體膜作為薄膜電晶體之活性層之情形時，無需特別進行如上所述之成膜溫度管理。
如圖3及圖6所示，形成氧化物半導體層140之圖案(圖3之步驟S1003之「OS圖案形成」)。雖未圖示，但要於氧化物半導體層140之上形成抗蝕劑遮罩，使用該抗蝕劑遮罩對氧化物半導體層140進行蝕刻。作為氧化物半導體層140之蝕刻，可使用濕式蝕刻，亦可使用乾式蝕刻。作為濕式蝕刻，可使用酸性之蝕刻劑進行蝕刻。例如作為蝕刻劑，可使用草酸或氫氟酸。
於形成氧化物半導體層140之圖案之後，對氧化物半導體層140進行熱處理(OS退火)(圖3之步驟S1004之「OS退火」)。本實施方式中，藉由該OS退火，氧化物半導體層140結晶化。然而，氧化物半導體層140亦可未必是藉由OS退火而結晶化。
本實施方式中，例示了僅將氧化物半導體層140圖案化之製造方法，但並不限於該製造方法。例如，金屬氧化物層130之圖案可與氧化物半導體層140之圖案大致相同。於氧化物半導體層140藉由OS退火而結晶化之情形時，可藉由將氧化物半導體層140作為遮罩對金屬氧化物層130進行蝕刻，而使金屬氧化物層130圖案化。另一方面，於氧化物半導體層140在OS退火後亦為非晶質之情形時，亦可藉由將氧化物半導體層140之圖案化中使用之抗蝕劑作為遮罩對金屬氧化物層130進行蝕刻，而使金屬氧化物層130圖案化。
如圖3及圖7所示，成膜閘極絕緣膜層150(圖3之步驟S1005之「形成GI」)。例如形成氧化矽作為閘極絕緣膜層150。閘極絕緣膜層150係藉由CVD法形成。例如，為了如上所述形成缺陷較少之絕緣層作為閘極絕緣膜層150，可於350℃以上之成膜溫度下成膜閘極絕緣膜層150。閘極絕緣膜層150之厚度例如為50 nm以上300 nm以下、60 nm以上200 nm以下、或70 nm以上150 nm以下。亦可於成膜閘極絕緣膜層150後，對閘極絕緣膜層150之上部進行注入氧之處理。
於氧化物半導體層140之上已成膜閘極絕緣膜層150之狀態下，進行用以向氧化物半導體層140供氧之熱處理(氧化退火)(圖3之步驟S1006之「氧化退火」)。自成膜氧化物半導體層140起至在氧化物半導體層140之上成膜閘極絕緣膜層150為止之期間之步驟中，於氧化物半導體層140之上表面141及側面143產生較多之氧缺陷。藉由上述氧化退火，自閘極絕緣膜層120、150釋放之氧被供給至氧化物半導體層140，使得氧缺陷得以修復。於不進行對閘極絕緣膜層150注入氧之處理之情形時，在閘極絕緣膜層150之上已形成藉由熱處理而釋放氧之絕緣層之狀態下進行氧化退火。
藉由氧化退火，自閘極絕緣膜層120釋放之氧之一部分被金屬氧化物層130阻擋，故不易向氧化物半導體層140之下表面142供氧。另一方面，自閘極絕緣膜層150釋放之氧被供給至氧化物半導體層140之上表面141及側面143。藉由上述氧化退火，有時會自閘極絕緣膜層110、120釋放氫，但該氫被金屬氧化物層130阻擋。
如上所述，藉由氧化退火之步驟，能夠抑制向氧缺陷之量較少之氧化物半導體層140之下表面142供氧，且能夠向氧缺陷之量較多之氧化物半導體層140之上表面141及側面143供氧。
為了增加自閘極絕緣膜層150之供氧量，可追加如下步驟：藉由濺鍍法於閘極絕緣膜層150之上形成與金屬氧化物層130相同之金屬氧化物層，而向閘極絕緣膜層150注入氧。進而，可於閘極絕緣膜層150之上形成有該金屬氧化物層之狀態下進行上述氧化退火。作為該金屬氧化物層，藉由使用對氣體之阻隔性較高之氧化鋁，能夠抑制注入至閘極絕緣膜層150之氧於氧化退火時向外擴散。
如圖3及圖8所示，成膜閘極電極160(圖3之步驟S1007之「GE形成」)。閘極電極160係藉由濺鍍法或原子層沈積法成膜，經過光微影法步驟而圖案化。
於閘極電極160經圖案化之狀態下，進行氧化物半導體層140之源極區域S及汲極區域D之低電阻化(圖3之步驟S1008之「SD(Source Drain，源極汲極)低電阻化」)。具體而言，藉由離子注入，自閘極電極160側經由閘極絕緣膜層150向氧化物半導體層140注入雜質。例如，藉由離子注入，向氧化物半導體層140注入氬(Ar)、磷(P)、硼(B)。藉由離子注入而於氧化物半導體層140形成氧缺陷，藉此使氧化物半導體層140低電阻化。由於在半導體裝置10之作為通道區域CH發揮功能之氧化物半導體層140之上方設置有閘極電極160，故通道區域CH之氧化物半導體層140中不會被注入雜質。
如圖3及圖9所示，於閘極絕緣膜層150及閘極電極160之上成膜絕緣層170、180作為層間膜(圖3之步驟S1009之「層間膜成膜」)。絕緣層170、180係藉由CVD法成膜。例如，形成有氮化矽作為絕緣層170，形成有氧化矽作為絕緣層180。用作絕緣層170、180之材料並不限於上述。絕緣層170之厚度為50 nm以上500 nm以下。絕緣層180之厚度為50 nm以上500 nm以下。
如圖3及圖10所示，於閘極絕緣膜層150及絕緣層170、180形成開口171、173(圖3之步驟S1010之「接觸開孔」)。藉由開口171使源極區域S之氧化物半導體層140露出。藉由開口173使汲極區域D之氧化物半導體層140露出。於藉由開口171、173而露出之氧化物半導體層140之上及絕緣層180之上形成源極/汲極電極200(圖3之步驟S1011之「SD形成」)，藉此完成圖1所示之半導體裝置10。
關於藉由上述製造方法製成之半導體裝置10，能夠獲得於通道區域CH之通道長度L為2 μm以上4 μm以下，且通道區域CH之通道寬度為2 μm以上25 μm以下之範圍內，遷移率為30[cm 2/Vs]以上、35[cm 2/Vs]以上、或40[cm 2/Vs]以上之電特性。本實施方式中之遷移率係指半導體裝置10之飽和區域中之場效遷移率。具體而言，該遷移率係指源極電極與汲極電極之間之電位差(Vd)較自供給至閘極電極之電壓(Vg)減去半導體裝置10之閾值電壓(Vth)所得之值(Vg-Vth)大的區域中之場效遷移率之最大值。
[1-4.半導體裝置10之電特性] 使用圖11～圖14，對本實施方式之半導體裝置10之電特性及可靠性試驗結果進行說明。
圖11係表示本發明之一實施方式之半導體裝置之電特性的圖。圖11所示之電特性之測定條件如下。 ・通道區域CH之尺寸：W/L＝4.5 μm/3.0 μm ・源極/汲極間電壓：0.1 V(虛線)、10 V(實線) ・閘極電壓：-15 V～+15 V ・測定環境：室溫、暗室
圖11中示出半導體裝置10之電特性(Id-Vg特性)及遷移率。如圖11之曲線圖中以箭頭所示，針對汲極電流(Id)之縱軸示於曲線圖之左側，針對根據該汲極電流計算所得之遷移率之縱軸示於曲線圖之右側。
如圖11所示，本實施方式之半導體裝置10之電特性呈現所謂之常閉特性，即，於閘極電壓Vg高於0 V之電壓時，汲極電流Id開始流通。根據該電特性計算所得之遷移率約為40[cm 2/Vs]。
圖12係表示本發明之一實施方式之半導體裝置之本徵遷移率的膜厚依存性之圖。圖12中示出金屬氧化物層130之厚度為0 nm～15 nm之情形時之半導體裝置10之本徵遷移率。
本徵遷移率係表示相對於電晶體之有效通道長度之遷移率。本徵遷移率係根據表示自圖11所示之電特性獲得之遷移率之通道長度L依存性的資料算出。具體而言，可藉由對以通道長度L為橫軸且以遷移率為縱軸之曲線圖中繪製之資料(L長度依存性)進行TLM(Transmission Line Model，傳輸線模型)分析而算出本徵遷移率。
如圖12所示，藉由使金屬氧化物層130成膜為1 nm，與未設置金屬氧化物層130之情形(0 nm之條件)相比，本徵遷移率提高。進而，藉由使金屬氧化物層130成膜為2 nm以上，本徵遷移率進一步提高。於金屬氧化物層130之厚度為2 nm～4 nm之情形時，伴隨金屬氧化物層130之厚度之增加，本徵遷移率亦增加。根據該結果，當金屬氧化物層130形成為1 nm以上時，可獲得本徵遷移率提高之效果。另一方面，於金屬氧化物層130之厚度為5 nm以上之情形時，與該厚度為4 nm之情形相比，本徵遷移率一般較低。於金屬氧化物層130之厚度為5 nm以上之情形時，阻擋自閘極絕緣膜層110、120擴散之氫之功能變強，另一方面，金屬氧化物層130與氧化物半導體層140之界面中之缺陷能階增加。其結果，認為本徵遷移率降低。然而，即便於金屬氧化物層130之厚度為15 nm之情形時，與無金屬氧化物層130之情形相比，本徵遷移率亦較高。
圖13係表示本發明之一實施方式之半導體裝置之電特性及可靠性試驗結果之膜厚依存性之圖。圖13中示出金屬氧化物層130之厚度為0 nm～15 nm之情形時之半導體裝置10之電特性及可靠性試驗結果。圖13所示之電特性係初始特性中之閾值電壓(Vth_ini)。圖13所示之可靠性試驗結果係正偏壓溫度應力(PBTS，Positive Bias Temperature Stress)之閾值電壓之變動量(ΔVth)。Vth_ini以「◇」表示。ΔVth以「條形圖」表示。
PBTS可靠性試驗之條件如下。 ・通道區域CH之尺寸：W/L＝2.5 μm/2.5 μm ・光照射條件：無照射(暗室) ・閘極電壓：+30 V ・源極及汲極電壓：0 V ・施加應力時之階段溫度：85℃ ・應力時間：1000 sec
如圖13所示，Vth_ini於金屬氧化物層130之厚度為3 nm、4 nm之情形時略為負值，但於其他情形時為正值。即，於大多數情形時獲得常閉之電特性。金屬氧化物層130之厚度為1～4 nm之情形時之ΔVth表示2 V以下之良好之值。尤其是，與未設置金屬氧化物層130之情形時之Vth相比，金屬氧化物層130之厚度為1～3 nm之情形時之ΔVth較小。
圖14係針對每一膜厚繪製本發明之一實施方式之半導體裝置之電特性及可靠性試驗結果之相關關係所得的圖。圖14中，橫軸為Vth_ini，縱軸為ΔVth。如圖14所示，隨著金屬氧化物層130之厚度之增加，顯示沿箭頭A之行為，但以金屬氧化物層130之厚度為4 nm之情形為分界，顯示沿箭頭B之行為。即，於金屬氧化物層130之厚度為5 nm以上之情形時，確認到PBTS可靠性試驗之ΔVth呈變大趨勢。根據上述結果，金屬氧化物層130之厚度較佳為4 nm以下。
如上所述，認為ΔVth隨著金屬氧化物層130之厚度增加而增加之原因係金屬氧化物層130之膜中存在缺陷能階。
根據上述結果，金屬氧化物層130之厚度較佳為1 nm以上4 nm以下、或1 nm以上3 nm以下。
如上所述，根據本實施方式之半導體裝置10，藉由使金屬氧化物層130之厚度處於上述範圍內，能夠實現遷移率較高且可靠性試驗結果良好之半導體裝置10。
[2.第2實施方式] 使用圖15～圖19，對使用本發明之一實施方式之半導體裝置之顯示裝置進行說明。以下所示之實施方式中，對將上述第1實施方式中所說明之半導體裝置10應用於液晶顯示裝置之電路的構成進行說明。
[2-1.顯示裝置20之概要] 圖15係表示本發明之一實施方式之顯示裝置之概要的俯視圖。如圖15所示，顯示裝置20具有陣列基板300、密封部310、對向基板320、軟性印刷電路基板330(FPC330)、及IC晶片340。陣列基板300與對向基板320藉由密封部310而貼合。於密封部310所包圍之液晶區域22，呈矩陣狀配置有複數個像素電路301。液晶區域22係俯視下與下述液晶元件311重疊之區域。
設置有密封部310之密封區域24係液晶區域22之周圍之區域。FPC330設置於端子區域26。端子區域26係陣列基板300自對向基板320露出之區域，設置於密封區域24之外側。密封區域24之外側係指設置有密封部310之區域及被密封部310包圍之區域之外側。IC晶片340設置於FPC330上。IC晶片340供給用以驅動各像素電路301之信號。
[2-2.顯示裝置20之電路構成] 圖16係指本發明之一實施方式之顯示裝置之電路構成的方塊圖。如圖16所示，於在D1方向(行方向)上與配置有像素電路301之液晶區域22相鄰之位置，設置有源極驅動電路302，於在D2方向(列方向)上與液晶區域22相鄰之位置，設置有閘極驅動電路303。源極驅動電路302及閘極驅動電路303設置於上述密封區域24。然而，供設置源極驅動電路302及閘極驅動電路303之區域並不限於密封區域24，只要處於設置有像素電路301之區域之外側，則可為任意區域。
源極配線304自源極驅動電路302沿D1方向延伸，連接於沿D1方向排列之複數個像素電路301。閘極配線305自閘極驅動電路303沿D2方向延伸，連接於沿D2方向排列之複數個像素電路301。
於端子區域26設置有端子部306。端子部306與源極驅動電路302由連接配線307連接。同樣地，端子部306與閘極驅動電路303由連接配線307連接。藉由將FPC330連接於端子部306，而將連接有FPC330之外部機器與顯示裝置20連接，利用來自外部機器之信號將設置於顯示裝置20之各像素電路301驅動。
第1實施方式所示之半導體裝置10被用作像素電路301、源極驅動電路302及閘極驅動電路303中所包含之電晶體。
[2-3.顯示裝置20之像素電路301] 圖17係表示本發明之一實施方式之顯示裝置之像素電路的電路圖。如圖17所示，像素電路301包含半導體裝置10、保持電容350及液晶元件311等元件。半導體裝置10具有閘極電極160、源極電極201、及汲極電極203。閘極電極160連接於閘極配線305。源極電極201連接於源極配線304。汲極電極203連接於保持電容350及液晶元件311。本實施方式中，為了便於說明，將以符號「201」表示之電極稱為源極電極，將以符號「203」表示之電極稱為汲極電極，但亦可為以符號「201」表示之電極作為汲極電極發揮功能，以符號「203」表示之電極作為源極電極發揮功能。
[2-4.顯示裝置20之截面構造] 圖18係本發明之一實施方式之顯示裝置之剖視圖。如圖18所示，顯示裝置20係使用半導體裝置10之顯示裝置。本實施方式中，例示將半導體裝置10用於像素電路301之構成，但亦可將半導體裝置10用於包含源極驅動電路302及閘極驅動電路303之周邊電路。以下說明中，半導體裝置10之構成與圖1所示之半導體裝置10相同，故省略說明。
於源極電極201及汲極電極203之上設置有絕緣層360。於絕緣層360之上，設置有對複數個像素共通地設置之共通電極370。於共通電極370之上設置有絕緣層380。於絕緣層360、380之上設置有開口381。於絕緣層380之上及開口381之內部設置有像素電極390。像素電極390連接於汲極電極203。
圖19係本發明之一實施方式之顯示裝置之像素電極及共通電極的俯視圖。如圖19所示，共通電極370具有俯視下與像素電極390重疊之重疊區域、及與像素電極390不重疊之非重疊區域。當向像素電極390與共通電極370之間供給電壓時，自重疊區域之像素電極390朝向非重疊區域之共通電極370形成橫向電場。利用該橫向電場使液晶元件311中所包含之液晶分子動作，藉此決定像素之灰階。
[3.第3實施方式] 使用圖20及圖21，對使用本發明之一實施方式之半導體裝置之顯示裝置進行說明。本實施方式中，對將上述第1實施方式中說明之半導體裝置10應用於有機EL顯示裝置之電路的構成進行說明。顯示裝置20之概要及電路構成與圖15及圖16所示者相同，故省略說明。
[3-1.顯示裝置20之像素電路301] 圖20係表示本發明之一實施方式之顯示裝置之像素電路的電路圖。如圖20所示，像素電路301包含驅動電晶體11、選擇電晶體12、保持電容210及發光元件DO等元件。驅動電晶體11及選擇電晶體12具備與半導體裝置10相同之構成。選擇電晶體12之源極電極連接於信號線211，選擇電晶體12之閘極電極連接於閘極線212。驅動電晶體11之源極電極連接於陽極電源線213，驅動電晶體11之汲極電極連接於發光元件DO之一端。驅動電晶體11之閘極電極連接於選擇電晶體12之汲極電極。發光元件DO之另一端連接於陰極電源線214。保持電容210連接於驅動電晶體11之閘極電極及汲極電極。向信號線211供給決定發光元件DO之發光強度之灰階信號。向閘極線212供給選擇寫入上述灰階信號之像素列之信號。
[3-2.顯示裝置20之截面構造] 圖21係本發明之一實施方式之顯示裝置的剖視圖。圖21所示之顯示裝置20之構成與圖18所示之顯示裝置20類似，但圖21之顯示裝置20之較絕緣層360更靠上方之構造與圖18之顯示裝置20之較絕緣層360更靠上方之構造不同。以下，對圖21之顯示裝置20之構成中與圖18之顯示裝置20相同之構成省略說明，而說明兩者之不同點。
如圖21所示，顯示裝置20於絕緣層360之上方具有像素電極390、發光層392及共通電極394(發光元件DO)。像素電極390設置於絕緣層360之上及開口381之內部。於像素電極390之上設置有絕緣層362。於絕緣層362設置有開口363。開口363與發光區域對應。即，絕緣層362劃分出像素。於藉由開口363而露出之像素電極390之上設置有發光層392及共通電極394。像素電極390及發光層392係針對各像素個別地設置。另一方面，共通電極394係針對複數個像素共通地設置。發光層392根據像素之顯示顏色而使用不同之材料。
第2實施方式及第3實施方式中，例示了將第1實施方式中所說明之半導體裝置應用於液晶顯示裝置及有機EL顯示裝置之構成，但亦可將該半導體裝應用於除該等顯示裝置以外之顯示裝置(例如除有機EL顯示裝置以外之自發光型顯示裝置或電子紙型顯示裝置)置。又，自中小型顯示裝置至大型顯示裝置均可應用上述半導體裝置，並無特別限定。
作為本發明之實施方式而於上文加以敍述之各實施方式只要不相互矛盾，便可適當組合地實施。又，業者基於各實施方式之半導體裝置及顯示裝置而適當對構成要素進行追加、刪除或設計變更所得者，或對步驟進行追加、省略或條件變更所得者只要具備本發明之主旨，則亦包含於本發明之範圍中。
即便是與上述各實施方式之形態所帶來之作用效果不同之其他作用效果，對於根據本說明書之記載明確可知者、或業者能容易地預測得知者，當然可理解為本發明所帶來之作用效果。
10:半導體裝置 11:驅動電晶體 12:選擇電晶體 20:顯示裝置 22:液晶區域 24:密封區域 26:端子區域 100:基板 105:閘極電極 110:閘極絕緣膜層 120:閘極絕緣膜層 130:金屬氧化物層 140:氧化物半導體層 141:上表面 142:下表面 143:側面 150:閘極絕緣膜層 160:閘極電極 170:絕緣層 171:開口 173:開口 180:絕緣層 200:源極/汲極電極 201:源極電極 203:汲極電極 210:保持電容 211:信號線 212:閘極線 213:陽極電源線 214:陰極電源線 300:陣列基板 301:像素電路 302:源極驅動電路 303:閘極驅動電路 304:源極配線 305:閘極配線 306:端子部 307:連接配線 310:密封部 311:液晶元件 320:對向基板 330:軟性印刷電路基板(FPC) 340:IC晶片 350:保持電容 360:絕緣層 362:絕緣層 380:絕緣層 363:開口 381:開口 370:共通電極 390:像素電極 392:發光層 394:共通電極 A:箭頭 B:箭頭 CH:通道區域 D:汲極區域 D1:方向 D2:方向 DO:發光元件 L:通道長度 S:源極區域 S1001:步驟 S1002:步驟 S1003:步驟 S1004:步驟 S1005:步驟 S1006:步驟 S1007:步驟 S1008:步驟 S1009:步驟 S1010:步驟 S1011:步驟 S1012:步驟 W:通道寬度
圖1係表示本發明之一實施方式之半導體裝置之概要的剖視圖。 圖2係表示本發明之一實施方式之半導體裝置之概要的俯視圖。 圖3係表示本發明之一實施方式之半導體裝置之製造方法的順序圖。 圖4係表示本發明之一實施方式之半導體裝置之製造方法的剖視圖。 圖5係表示本發明之一實施方式之半導體裝置之製造方法的剖視圖。 圖6係表示本發明之一實施方式之半導體裝置之製造方法的剖視圖。 圖7係表示本發明之一實施方式之半導體裝置之製造方法的剖視圖。 圖8係表示本發明之一實施方式之半導體裝置之製造方法的剖視圖。 圖9係表示本發明之一實施方式之半導體裝置之製造方法的剖視圖。 圖10係表示本發明之一實施方式之半導體裝置之製造方法的剖視圖。 圖11係表示本發明之一實施方式之半導體裝置之電特性的圖。 圖12係表示本發明之一實施方式之半導體裝置之本徵遷移率的膜厚依存性之圖。 圖13係表示本發明之一實施方式之半導體裝置之電特性及可靠性試驗結果之膜厚依存性之圖。 圖14係針對每一膜厚繪製本發明之一實施方式之半導體裝置之電特性及可靠性試驗結果之相關關係所得的圖。 圖15係表示本發明之一實施方式之顯示裝置之概要的俯視圖。 圖16係表示本發明之一實施方式之顯示裝置之電路構成的方塊圖。 圖17係表示本發明之一實施方式之顯示裝置之像素電路的電路圖。 圖18係表示本發明之一實施方式之顯示裝置之概要的剖視圖。 圖19係本發明之一實施方式之顯示裝置之像素電極及共通電極的俯視圖。 圖20係表示本發明之一實施方式之顯示裝置之像素電路的電路圖。 圖21係表示本發明之一實施方式之顯示裝置之概要的剖視圖。
10:半導體裝置
100:基板
105:閘極電極
110:閘極絕緣膜層
120:閘極絕緣膜層
130:金屬氧化物層
140:氧化物半導體層
141:上表面
142:下表面
143:側面
150:閘極絕緣膜層
160:閘極電極
170:絕緣層
171:開口
173:開口
180:絕緣層
200:源極/汲極電極
201:源極電極
203:汲極電極
CH:通道區域
D:汲極區域
S:源極區域

Claims (9)

  1. 一種半導體裝置，其具備：基板、 設置於上述基板之上之以鋁為主成分之金屬氧化物層、 設置於上述金屬氧化物層之上之氧化物半導體層、 與上述氧化物半導體層對向之閘極電極、及 上述氧化物半導體層與閘極電極之間之閘極絕緣膜層， 上述金屬氧化物層之厚度為1 nm以上4 nm以下。
  2. 如請求項1之半導體裝置，其中上述金屬氧化物層之厚度為1 nm以上3 nm以下。
  3. 如請求項1之半導體裝置，其中上述氧化物半導體層與上述金屬氧化物層相接。
  4. 如請求項1之半導體裝置，其中上述氧化物半導體層形成為島狀， 上述金屬氧化物層之一部分於俯視下較上述氧化物半導體層更向外側延伸。
  5. 如請求項1至4中任一項之半導體裝置，其中上述金屬氧化物層具備對氧及氫之阻隔性。
  6. 如請求項1至4中任一項之半導體裝置，其進而具備第1絕緣層，該第1絕緣層設置於上述基板與上述金屬氧化物層之間，且含有氧。
  7. 如請求項6之半導體裝置，其中上述第1絕緣層具備藉由600℃以下之熱處理而釋放氧之功能。
  8. 如請求項6之半導體裝置，其中上述金屬氧化物層於上述第1絕緣層與上述氧化物半導體層之間，與上述第1絕緣層及上述氧化物半導體層之各者相接。
  9. 如請求項1至4中任一項之半導體裝置，其中於上述基板與上述金屬氧化物層之間不存在半導體層。
TW112132291A 2022-09-13 2023-08-28 半導體裝置 TW202412323A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022145635A JP2024040960A (ja) 2022-09-13 2022-09-13 半導体装置
JP2022-145635 2022-09-13

Publications (1)

Publication Number Publication Date
TW202412323A true TW202412323A (zh) 2024-03-16

Family

ID=88016449

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112132291A TW202412323A (zh) 2022-09-13 2023-08-28 半導體裝置

Country Status (6)

Country Link
US (1) US20240088302A1 (zh)
EP (1) EP4340042A1 (zh)
JP (1) JP2024040960A (zh)
KR (1) KR20240036459A (zh)
CN (1) CN117712178A (zh)
TW (1) TW202412323A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011158703A1 (en) * 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8541266B2 (en) * 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2880690B1 (en) 2012-08-03 2019-02-27 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device with oxide semiconductor stacked film
TWI831522B (zh) 2012-09-14 2024-02-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2017137869A1 (en) 2016-02-12 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device

Also Published As

Publication number Publication date
CN117712178A (zh) 2024-03-15
EP4340042A1 (en) 2024-03-20
US20240088302A1 (en) 2024-03-14
KR20240036459A (ko) 2024-03-20
JP2024040960A (ja) 2024-03-26

Similar Documents

Publication Publication Date Title
US10283529B2 (en) Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus
TW202412323A (zh) 半導體裝置
TWI841307B (zh) 半導體裝置之製造方法
WO2023189493A1 (ja) 半導体装置
WO2023223657A1 (ja) 半導体装置の製造方法
US20240290861A1 (en) Semiconductor device
WO2023189550A1 (ja) 半導体装置
US20240312999A1 (en) Semiconductor device
US20240105819A1 (en) Method for manufacturing semiconductor device
WO2023189491A1 (ja) 半導体装置
WO2024190449A1 (ja) 半導体装置
WO2023189489A1 (ja) 半導体装置
US20230317834A1 (en) Method for manufacturing semiconductor device
WO2023189487A1 (ja) 半導体装置
WO2023189549A1 (ja) 半導体装置及び半導体装置の製造方法
WO2023228616A1 (ja) 半導体装置
TWI851391B (zh) 半導體裝置
US20240021695A1 (en) Semiconductor device
KR20240133589A (ko) 반도체 장치
WO2024190115A1 (ja) 半導体装置及びその製造方法
JP2024051551A (ja) 半導体装置
JP2024053987A (ja) 半導体装置及びその製造方法
KR20210117460A (ko) 표시 장치 및 제조 방법
CN114678427A (zh) 金属氧化物薄膜晶体管及其制作方法、阵列基板