JP2024008440A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2024008440A
JP2024008440A JP2022110322A JP2022110322A JP2024008440A JP 2024008440 A JP2024008440 A JP 2024008440A JP 2022110322 A JP2022110322 A JP 2022110322A JP 2022110322 A JP2022110322 A JP 2022110322A JP 2024008440 A JP2024008440 A JP 2024008440A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
oxide semiconductor
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022110322A
Other languages
English (en)
Inventor
創 渡壁
So Watakabe
将志 津吹
Masashi Tsubuki
俊成 佐々木
Toshinari Sasaki
尊也 田丸
Takaya Tamaru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2022110322A priority Critical patent/JP2024008440A/ja
Priority to US18/335,447 priority patent/US20240021668A1/en
Priority to KR1020230083297A priority patent/KR20240007599A/ko
Priority to TW112124547A priority patent/TW202404075A/zh
Priority to DE102023206315.8A priority patent/DE102023206315A1/de
Priority to CN202310816771.7A priority patent/CN117374127A/zh
Publication of JP2024008440A publication Critical patent/JP2024008440A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

【課題】十分に低抵抗化されたソース領域およびドレイン領域を含む酸化物半導体層を含む半導体装置を提供すること。【解決手段】半導体装置は、絶縁表面上に設けられた、多結晶構造を有する酸化物半導体層と、酸化物半導体層の上に設けられたゲート電極と、酸化物半導体層とゲート電極との間に設けられたゲート絶縁層と、を含み、酸化物半導体層は、ゲート電極と重畳し、第１の結晶構造を有する第１の領域と、ゲート電極と重畳せず、第２の結晶構造を有する第２の領域と、を含み、第２の領域の電気伝導度は、前記第１の領域の電気伝導度よりも小さく、第２の結晶構造は、第１の結晶構造と同一である。【選択図】図１

Description

本発明の一実施形態は、多結晶構造を有する酸化物半導体（Ｐｏｌｙ－ＯＳ）を含む半導体装置に関する。
近年、アモルファスシリコン、低温ポリシリコン、および単結晶シリコンなどのシリコン半導体に替わり、酸化物半導体をチャネルとして用いる半導体装置の開発が進められている（例えば、特許文献１～特許文献６参照）。このような酸化物半導体を含む半導体装置は、アモルファスシリコンを含む半導体装置と同様に、単純な構造かつ低温プロセスで形成することができる。また、酸化物半導体を含む半導体装置は、アモルファスシリコンを含む半導体装置よりも高い移動度を有することが知られている。
特開２０２１－１４１３３８号公報 特開２０１４－０９９６０１号公報 特開２０２１－１５３１９６号公報 特開２０１８－００６７３０号公報 特開２０１６－１８４７７１号公報 特開２０２１－１０８４０５号公報
しかしながら、従来の酸化物半導体を含む半導体装置では、酸化物半導体層のソース領域およびドレイン領域の抵抗を十分に低抵抗化することができなかった。そのため、半導体装置の電気特性において、ソース領域およびドレイン領域の寄生抵抗によるオン電流の低下が問題となっていた。
本発明の一実施形態は、上記問題に鑑み、十分に低抵抗化されたソース領域およびドレイン領域を含む酸化物半導体層を含む半導体装置を提供することを目的の一つとする。
本発明の一実施形態に係る半導体装置は、絶縁表面上に設けられた、多結晶構造を有する酸化物半導体層と、酸化物半導体層の上に設けられたゲート電極と、酸化物半導体層とゲート電極との間に設けられたゲート絶縁層と、を含み、酸化物半導体層は、ゲート電極と重畳し、第１の結晶構造を有する第１の領域と、ゲート電極と重畳せず、第２の結晶構造を有する第２の領域と、を含み、第２の領域の電気伝導度は、前記第１の領域の電気伝導度よりも小さく、第２の結晶構造は、第１の結晶構造と同一である。
本発明の一実施形態に係る半導体装置の構成を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置の構成を示す模式的な平面図である。 本発明の一実施形態に係る半導体装置の酸化物半導体層の第２の領域に含まれるＰｏｌｙ－ＯＳの結合状態を説明する模式図である。 本発明の一実施形態に係る半導体装置の酸化物半導体層における第２の領域のバンド構造を説明するバンドダイアグラムである。 本発明の一実施形態に係る半導体装置の製造方法を示すフローチャートである。 本発明の一実施形態に係る半導体装置の製造方法を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置の構成を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示すフローチャートである。 本発明の一実施形態に係る半導体装置の製造方法を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す模式的な断面図である。 実施例に係る半導体装置の断面ＴＥＭ像である。 実施例に係る半導体装置の極微電子線回折を用いて観察された回折パターンを示す 実施例に係る半導体装置の極微電子線回折を用いて観察された回折パターンを示す。 実施例に係る半導体装置の極微電子線回折を用いて観察された回折パターンを示す。 実施例に係る半導体装置の電気特性を示すグラフである。 従来の半導体装置の酸化物半導体層の第２の領域に含まれる酸化物半導体の結合状態を説明する模式図である。 従来の半導体装置の酸化物半導体層の第２の領域のバンド構造を説明するバンドダイアグラムである。 比較例に係る半導体装置の電気特性を示すグラフである。
以下に、本発明の各実施形態について、図面を参照しつつ説明する。以下の開示はあくまで一例にすぎない。当業者が、発明の主旨を保ちつつ、実施形態の構成を適宜変更することによって容易に想到し得る構成は、当然に本発明の範囲に含有される。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。しかし、図示された形状はあくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
本明細書において、基板から酸化物半導体層に向かう方向を上または上方という。逆に、酸化物半導体層から基板に向かう方向を下または下方という。このように、説明の便宜上、上方または下方という語句を用いて説明するが、例えば、基板と酸化物半導体層との上下関係が図示と逆になるように配置されてもよい。以下の説明で、例えば基板上の酸化物半導体層という表現は、上記のように基板と酸化物半導体層との上下関係を説明しているに過ぎず、基板と酸化物半導体層との間に他の部材が配置されていてもよい。上方または下方は、複数の層が積層された構造における積層順を意味するものであり、トランジスタの上方の画素電極と表現する場合、平面視において、トランジスタと画素電極とが重ならない位置関係であってもよい。一方、トランジスタの鉛直上方の画素電極と表現する場合は、平面視において、トランジスタと画素電極とが重なる位置関係を意味する。
本明細書において、「膜」という用語と、「層」という用語とは、場合により、互いに入れ替えることができる。
本明細書において「αはＡ、ＢまたはＣを含む」、「αはＡ、ＢおよびＣのいずれかを含む」、「αはＡ、ＢおよびＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
なお、以下の各実施形態は、技術的な矛盾を生じない限り、互いに組み合わせることができる。
＜第１実施形態＞
図１～図１２を参照して、本発明の一実施形態に係る半導体装置１０について説明する。半導体装置１０は、例えば、表示装置、マイクロプロセッサ（Ｍｉｃｒｏ－Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＭＰＵ）などの集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）、またはメモリ回路などに用いることができる。
ここで、「表示装置」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示装置という用語は、電気光学層を含む表示パネルを指す場合もあり、または表示セルに対して他の光学部材（例えば、偏光部材、バックライト、タッチパネル等）を装着した構造体を指す場合もある。「電気光学層」には、技術的な矛盾が生じない限り、液晶層、エレクトロルミネセンス（ＥＬ）層、エレクトロクロミック（ＥＣ）層、電気泳動層が含まれ得る。そのため、本発明の一実施形態に係る半導体装置１０は、あらゆる電気光学層を含む表示装置へ適用することができる。
［１．半導体装置１０の構成］
図１は、本発明の一実施形態に係る半導体装置１０の構成を示す模式的な断面図である。図２は、本発明の一実施形態に係る半導体装置の構成を示す模式的な平面図である。具体的には、図１は、図２のＡ－Ａ’線に沿って切断された断面図である。
図１に示すように、半導体装置１０は、基板１００、遮光層１０５、第１の絶縁層１１０、第２の絶縁層１２０、酸化物半導体層１４０、ゲート絶縁層１５０、ゲート電極１６０、第３の絶縁層１７０、第４の絶縁層１８０、ソース電極２０１、およびドレイン電極２０３を含む。遮光層１０５は、基板１００の上に設けられている。第１の絶縁層１１０は、遮光層１０５の上面および端面を覆い、基板１００の上に設けられている。第２の絶縁層１２０は、第１の絶縁層１１０の上に設けられている。酸化物半導体層１４０は、第２の絶縁層１２０の上に設けられている。ゲート絶縁層１５０は、酸化物半導体層１４０の上面および端面を覆い、第２の絶縁層１２０の上に設けられている。ゲート電極１６０は、酸化物半導体層１４０と重畳し、ゲート絶縁層１５０の上に設けられている。第３の絶縁層１７０は、ゲート電極１６０の上面および端面を覆い、ゲート絶縁層１５０の上に設けられている。第４の絶縁層１８０は、第３の絶縁層１７０の上に設けられている。ゲート絶縁層１５０、第３の絶縁層１７０、および第４の絶縁層１８０には、酸化物半導体層１４０の上面の一部が露出される開口１７１および１７３が設けられている。ソース電極２０１は、第４の絶縁層１８０の上および開口１７１の内部に設けられ、酸化物半導体層１４０と接している。同様に、ドレイン電極２０３は、第４の絶縁層１８０の上および開口１７３の内部に設けられ、酸化物半導体層１４０と接している。なお、以下では、ソース電極２０１およびドレイン電極２０３を特に区別しないとき、これらを併せてソース・ドレイン電極２００という場合がある。
酸化物半導体層１４０は、ゲート電極１６０を基準として、ソース領域Ｓ、ドレイン領域Ｄ、およびチャネル領域ＣＨに区分される。すなわち、酸化物半導体層１４０は、ゲート電極１６０と重畳するチャネル領域ＣＨ、ならびにゲート電極１６０と重畳しないソース領域Ｓおよびドレイン領域Ｄを含む。酸化物半導体層１４０の膜厚方向において、チャネル領域ＣＨの端部は、ゲート電極１６０の端部と一致している。チャネル領域ＣＨは、半導体の性質を有する。ソース領域Ｓおよびドレイン領域Ｄの各々は、導体の性質を有する。そのため、ソース領域Ｓおよびドレイン領域Ｄの電気伝導度は、チャネル領域ＣＨの電気伝導度よりも大きい。ソース電極２０１およびドレイン電極２０３は、それぞれ、ソース領域Ｓおよびドレイン領域Ｄと接しており、酸化物半導体層１４０と電気的に接続されている。また、酸化物半導体層１４０は、単層構造であってもよく、積層構造であってもよい。
なお、以下では、チャネル領域ＣＨを第１の領域１４１といい、ソース領域Ｓおよびドレイン領域Ｄを特に区別しないとき、ソース領域Ｓまたはドレイン領域Ｄを第２の領域１４２という場合がある。
図２に示すように、遮光層１０５およびゲート電極１６０の各々は、Ｄ１方向に一定の幅を有し、Ｄ１方向に直交するＤ２方向に延在している。Ｄ１方向において、遮光層１０５の幅は、ゲート電極１６０の幅よりも大きい。チャネル領域ＣＨは、遮光層１０５と完全に重畳している。半導体装置１０において、Ｄ１方向は、酸化物半導体層１４０を介して、ソース電極２０１からドレイン電極２０３へ電流が流れる方向に対応する。そのため、チャネル領域ＣＨのＤ１方向の長さがチャネル長Ｌであり、チャネル領域ＣＨのＤ２方向の幅がチャネル幅Ｗである。
基板１００は、半導体装置１０を構成する各層を支持することができる。基板１００として、例えば、ガラス基板、石英基板、またはサファイア基板などの透光性を有する剛性基板を用いることができる。また、基板として、シリコン基板などの透光性を有しない剛性基板を用いることもできる。また、基板として、ポリイミド樹脂基板、アクリル樹脂基板、シロキサン樹脂基板、またはフッ素樹脂基板などの透光性を有する可撓性基板を用いることができる。基板１００の耐熱性を向上させるために、上記の樹脂基板に不純物を導入してもよい。なお、上述した剛性基板または可撓性基板の上に酸化シリコン膜または窒化シリコン膜が成膜された基板を、基板１００として用いることもできる。
遮光層１０５は、外光を反射または吸収することができる。上述したように、遮光層１０５は、酸化物半導体層１４０のチャネル領域ＣＨよりも大きい面積を有して設けられているため、チャネル領域ＣＨに入射する外光を遮光することができる。遮光層１０５として、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、もしくはタングステン（Ｗ）、またはこれらの合金もしくは化合物などを用いることができる。また、遮光層１０５として、導電性が不要である場合には、必ずしも金属を含まなくてもよい。例えば、遮光層１０５として、黒色樹脂でなるブラックマトリクスを用いることもできる。また、遮光層１０５は、単層構造であってもよく、積層構造であってもよい。例えば、遮光層１０５は、赤色カラーフィルタ、緑色カラーフィルタ、および青色カラーフィルタの積層構造であってもよい。
第１の絶縁層１１０、第２の絶縁層１２０、第３の絶縁層１７０、および第４の絶縁層１８０は、酸化物半導体層１４０へ不純物が拡散されることを防止することができる。具体的には、第１の絶縁層１１０および第２の絶縁層１２０は、基板１００に含まれる不純物の拡散を防止し、第３の絶縁層１７０および第４の絶縁層１８０は、外部から侵入する不純物（例えば、水など）の拡散を防止することができる。第１の絶縁層１１０、第２の絶縁層１２０、第３の絶縁層１７０、および第４の絶縁層１８０の各々として、例えば、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ）、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、窒化アルミニウム（ＡｌＮｘ）などが用いられる。ここで、酸化窒化シリコン（ＳｉＯｘＮｙ）および酸化窒化アルミニウム（ＡｌＯｘＮｙ）は、それぞれ、酸素（Ｏ）よりも少ない比率（ｘ＞ｙ）の窒素（Ｎ）を含有するシリコン化合物およびアルミニウム化合物である。また、窒化酸化シリコン（ＳｉＮｘＯｙ）および窒化酸化アルミニウム（ＡｌＮｘＯｙ）は、窒素よりも少ない比率（ｘ＞ｙ）の酸素を含有するシリコン化合物およびアルミニウム化合物である。また、第１の絶縁層１１０、第２の絶縁層１２０、第３の絶縁層１７０、および第４の絶縁層１８０の各々は、単層構造であってもよく、積層構造であってもよい。
また、第１の絶縁層１１０、第２の絶縁層１２０、第３の絶縁層１７０、および第４の絶縁層１８０の各々は、平坦化する機能を備えていてもよく、熱処理によって酸素を放出する機能を備えていてもよい。例えば、第２の絶縁層１２０が熱処理によって酸素を放出する機能を備える場合、半導体装置１０の製造工程において行われる熱処理によって、第２の絶縁層１２０から酸素が放出され、酸化物半導体層１４０に放出された酸素を供給することができる。
ゲート電極１６０、ソース電極２０１、およびドレイン電極２０３は、導電性を有する。ゲート電極１６０、ソース電極２０１、およびドレイン電極２０３の各々として、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、もしくはビスマス（Ｂｉ）、またはこれらの合金もしくは化合物を用いることができる。ゲート電極１６０、ソース電極２０１、およびドレイン電極２０３の各々は、単層構造であってもよく、積層構造であってもよい。
ゲート絶縁層１５０は、絶縁性を有する酸化物を含む。具体的には、ゲート絶縁層１５０として、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）などが用いられる。ゲート絶縁層１５０は、化学量論比に近い組成を有することが好ましい。また、ゲート絶縁層１５０は、欠陥が少ないことが好ましい。例えば、ゲート絶縁層１５０として、電子スピン共鳴法（ＥＳＲ）で評価したときに欠陥が観測されない酸化物が用いられてもよい。
酸化物半導体層１４０は、複数の結晶粒を含む多結晶構造を有する。詳細は後述するが、Ｐｏｌｙ－ＯＳ（Ｐｏｌｙ－ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）技術を用いることにより、多結晶構造を有する酸化物半導体層１４０を形成することができる。以下では、酸化物半導体層１４０の構成について説明するが、多結晶構造を有する酸化物半導体をＰｏｌｙ－ＯＳという場合がある。
［２．酸化物半導体層１４０の構成］
［２－１．酸化物半導体層１４０の組成比］
酸化物半導体層１４０として、インジウム（Ｉｎ）元素を含む２以上の金属元素を含む酸化物半導体が用いられる。酸化物半導体層１４０において、２以上の金属元素に対するインジウム元素の比率は、原子比率で５０％以上である。インジウム元素以外の金属元素として、ガリウム（Ｇａ）元素、亜鉛（Ｚｎ）元素、アルミニウム（Ａｌ）元素、ハフニウム（Ｈｆ）元素、イットリウム（Ｙ）元素、ジルコニウム（Ｚｒ）元素、およびランタノイドが用いられる。但し、酸化物半導体層１４０はＰｏｌｙ－ＯＳを含んでいればよく、上記以外の金属元素が含まれる場合がある。
［２－２．酸化物半導体層１４０の結晶構造］
酸化物半導体層１４０は、Ｐｏｌｙ－ＯＳを含む。酸化物半導体層１４０の上面（または酸化物半導体層１４０の膜厚方向）または酸化物半導体層１４０の断面から観察したＰｏｌｙ－ＯＳに含まれる結晶粒の結晶粒径は、０．１μｍ以上であり、好ましくは０．３μｍ以上であり、さらに好ましくは０．５μｍ以上である。結晶粒の結晶粒径は、例えば、断面ＳＥＭ観察、断面ＴＥＭ観察、または電子線後方散乱回折（Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒｅｄ Ｄｉｆｆｒａｃｔｉｏｎ：ＥＢＳＤ）法などを用いて取得することができる。
酸化物半導体層１４０の膜厚は、１０ｎｍ以上１００ｎｍ以下であり、好ましくは１５ｎｍ以上７０ｎｍ以下であり、さらに好ましくは２０ｎｍ以上４０ｎｍ以下である。上述したように、Ｐｏｌｙ－ＯＳに含まれる結晶粒の結晶粒径は０．１μｍ以上であるため、酸化物半導体層１４０は、膜厚方向に１つの結晶粒のみが含まれる領域を含む。
Ｐｏｌｙ－ＯＳでは、複数の結晶粒が１種類の結晶構造を有していてもよく、複数の種類の結晶構造を有していてもよい。Ｐｏｌｙ－ＯＳの結晶構造は、電子線回折法またはＸＲＤ法などを用いて特定することができる。すなわち、酸化物半導体層１４０の結晶構造は、電子線回折法またはＸＲＤ法などを用いて特定することができる。
酸化物半導体層１４０の結晶構造は、立方晶であることが好ましい。立方晶は、結晶構造の対称性が高く、酸化物半導体層１４０酸素欠陥が生成された場合においても、構造緩和が起きにくく、結晶構造が安定している。上述したように、インジウム元素の比率を高くすることにより、複数の結晶粒の各々の結晶構造が制御され、立方晶の結晶構造を有する酸化物半導体層１４０を形成することができる。
上述したように、酸化物半導体層１４０は、チャネル領域ＣＨに対応する第１の領域１４１ならびにソース領域Ｓおよびドレイン領域Ｄに対応する第２の領域１４２を含む。酸化物半導体層１４０では、第１の領域１４１が第１の結晶構造を有し、第２の領域１４２が第２の結晶構造を有する。第２の領域１４２は、第１の領域１４１よりも大きな電気伝導度を有するが、第２の結晶構造は、第１の結晶構造と同一である。ここで、２つの結晶構造が同一とは、結晶系が同一であることを意味する。例えば、酸化物半導体層１４０の結晶構造が立方晶であるとき、第１の領域１４１の第１の結晶構造および第２の領域１４２の結晶構造は、ともに立方晶であり、同一である。第１の結晶構造および第２の結晶構造は、例えば、極微電子線回折法などを用いて特定することができる。
また、所定の結晶方位において、第１の結晶構造の面間隔ｄ値と、第２の結晶構造の面間隔ｄ値とは、略同一である。ここで、２つの面間隔ｄ値が略同一とは、一方の面間隔ｄ値が、他方の面間隔ｄ値の０．９５倍以上１．０５倍以下であることをいう。あるいは、極微電子線回折法において、２つの回折パターンがほとんど一致している場合をいう。
第１の領域１４１と第２の領域１４２との間には、結晶粒界が存在しなくてもよい。また、１つの結晶粒の中に、第１の領域１４１および第２の領域１４２が含まれていてもよい。換言すると、第１の領域１４１から第２の領域１４２への変化は、連続的な結晶構造の変化であってもよい。
［２－３．第２の領域１４２の構成］
図３は、本発明の一実施形態に係る半導体装置１０の酸化物半導体層１４０の第２の領域１４２に含まれるＰｏｌｙ－ＯＳの結合状態を説明する模式図である。図３（Ａ）～図３（Ｃ）には、インジウム原子（Ｉｎ原子）およびＩｎ原子と異なる金属原子（Ｍ原子）を含むＰｏｌｙ－ＯＳが示されている。また、比較として、図２３に、従来の半導体装置の酸化物半導体層の第２の領域に含まれる酸化物半導体の結合状態を説明する模式図を示す。図２３（Ａ）～図２３（Ｃ）には、第１の金属原子Ｍ１および第２の金属原子Ｍ２を含む酸化物半導体が示されている。以下では、便宜上、図２３（Ａ）～図２３（Ｃ）に示す酸化物半導体も結晶であるとして説明するが、図２３（Ａ）～図２３（Ｃ）に示す酸化物半導体は、アモルファスであってもよい。また、以下では、Ｐｏｌｙ－ＯＳと区別するため、従来の酸化物半導体をＣｏｎｖ－ＯＳと表記して説明する。
図３（Ａ）に示すＰｏｌｙ－ＯＳでは、Ｉｎ原子および金属原子Ｍの各々が酸素原子（Ｏ原子）と結合している。図３（Ａ）に示すＰｏｌｙ－ＯＳの結晶構造は、第２の領域１４２では、第１の領域１４１よりも電気伝導度を大きくするために、Ｉｎ原子または金属原子ＭとＯ原子との結合が切断され、Ｏ原子が脱離された酸素欠陥が生成されている（図３（Ｂ）参照）。Ｐｏｌｙ－ＯＳは、結晶粒径の大きな結晶粒を含むため、長距離秩序が維持されやすい。そのため、酸素欠陥が生成されても、構造緩和が起きにくく、Ｉｎ原子および金属原子Ｍの位置はほとんど変化しない。図３（ｂ）に示す状態において、水素が存在すると、酸素欠陥中のＩｎ原子のダングリングボンドおよび金属原子Ｍのダングリングボンドが水素原子（Ｈ原子）と結合し、安定化する（図３（Ｃ）参照）。酸素欠陥中のＨ原子はドナーとして機能するため、第２の領域１４２のキャリア濃度が増加する。
また、図３（Ｃ）に示すように、Ｐｏｌｙ－ＯＳでは、酸素欠陥中でＨ原子が結合されても、Ｉｎ原子および金属原子Ｍの位置がほとんど変化しない。そのため、第２の領域１４２の第２の結晶構造は、酸素欠陥のないＰｏｌｙ－ＯＳの結晶構造から変化しない。すなわち、第２の領域１４２の第２の結晶構造は、第１の領域１４１の第１の結晶構造と同一である。
図２３（Ａ）に示すＣｏｎｖ－ＯＳでは、第１の金属原子Ｍ１および第２の金属原子Ｍ２の各々Ｏ原子と結合している。第２の領域において、第１の金属原子Ｍ１または第２の金属原子Ｍ２とＯ原子との結合が切断され、Ｏ原子が脱離された酸素欠陥が生成されている（図２３（Ｂ）参照）。Ｃｏｎｖ－ＯＳでは、酸素欠陥が生成されると、構造緩和が起こり、結晶に乱れが生じる。図２３（Ｂ）に示す状態において水素が存在すると、第１の金属原子Ｍ１のダングリングボンドおよび第２の金属原子Ｍ２のダングリングボンドはＨ原子と結合し、安定化する（図２３（Ｃ）参照）。但し、Ｃｏｎｖ－ＯＳでは、構造緩和が容易に起こり得る。そのため、Ｃｏｎｖ－ＯＳにおける酸素欠陥の状態は、図２３（Ｃ）に示す状態だけでなく、さまざまな状態をとり得る。例えば、酸素欠陥において、第１の金属原子Ｍ１のダングリングボンドおよび第２の金属原子Ｍ２のダングリングボンドは、Ｈ原子よりも大きな水酸基と結合して安定化される場合もある（図２３（Ｄ））。
図２３（Ｃ）および図２３（Ｄ）に示すように、Ｃｏｎｖ－ＯＳでは、酸素欠陥が生成されるとさまざまな構造がとり得るため、第２の領域の結晶構造は、第１の領域の結晶構造とは異なる。Ｃｏｎｖ－ＯＳでは、第１の領域が結晶であっても、第２の領域がアモルファスである場合がほとんどである。
図４は、本発明の一実施形態に係る半導体装置１０の酸化物半導体層１４０の第２の領域１４２のバンド構造を説明するバンドダイアグラムである。また、比較として、図２４に、従来の半導体装置の酸化物半導体層の第２の領域のバンド構造を説明するバンドダイアグラムを示す。
図４に示すように、第２の領域１４２のＰｏｌｙ－ＯＳでは、バンドギャップＥｇ内に、第１のエネルギー準位１０１０および第２のエネルギー準位１０２０を含む。また、価電子帯上端のエネルギー準位Ｅｖの近傍および伝導帯下端のエネルギー準位Ｅｃの近傍のそれぞれに、テイル準位１０３０を含む。第１のエネルギー準位１０１０は、バンドギャップＥｇ内に存在する深いトラップ準位であり、酸素欠陥に起因するものである。第２のエネルギー準位１０２０は、伝導帯の下端近傍に存在するドナー準位であり、酸素欠陥内で結合された水素原子に起因するものである。テイル準位１０３０は、長距離秩序の乱れに起因するものである。
第２の領域１４２におけるＰｏｌｙ－ＯＳは、酸素欠陥を含むものの、結晶構造を有しており、長距離秩序が維持されている。また、第２の領域１４２におけるＰｏｌｙ－ＯＳでは、構造的な乱れを生じることなく、酸素欠陥内で水素原子を結合することができる。そのため、テイル準位１０３０の状態密度（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ：ＤＯＳ）を抑制しながら、第２のエネルギー準位１０２０のＤＯＳを大きくすることができる。そのため、第２のエネルギー準位１０２０のＤＯＳは、伝導帯下端近傍のテイル準位１０３０のＤＯＳよりも大きく、第２のエネルギー準位１０２０のＤＯＳは、伝導帯下端のエネルギー準位Ｅｃを超えて広がることができる。すなわち、フェルミ準位ＥＦは、伝導帯下端のエネルギー準位Ｅｃを超え、第２の領域１４２におけるＰｏｌｙ－ＯＳは、金属的性質を有する。
図２４に示すように、第２の領域のＣｏｎｖ－ＯＳでは、バンドギャップＥｇ内に、第１のエネルギー準位２０１０および第２のエネルギー準位２０２０を含む。また、価電子帯上端のエネルギー準位Ｅｖの近傍および伝導帯下端のエネルギー準位Ｅｃの近傍のそれぞれに、テイル準位２０３０を含む。
第２の領域におけるＣｏｎｖ－ＯＳでは、酸素欠陥を含むと構造緩和が起きるため、長距離秩序は維持されない。また、酸素欠陥内での水素原子はさまざまな状態で結合されており、酸素欠陥内の水素原子が多くなると、構造的な乱れが大きくなる。そのため、第２のエネルギー準位２０２０のＤＯＳが大きくなると、伝導帯下端近傍のテイル準位２０３０のＤＯＳも大きくなってしまう。そのため、第２のエネルギー準位２０２０のＤＯＳは、伝導帯下端のエネルギー準位Ｅｃを超えて広がることができない。すなわち、フェルミ準位ＥＦは、伝導帯下端のエネルギー準位Ｅｃを超えることはなく、第２の領域におけるＣｏｎｖ－ＯＳは、活性化エネルギーを有する半導体的性質を有する。
上述したように、第２の領域１４２におけるＰｏｌｙ－ＯＳは、半導体的性質を有するＣｏｎｖ－ＯＳと異なり、金属的性質を有する。そのため、第２の領域１４２は、酸素欠陥を生成することにより、十分に低抵抗化することができる。第２の領域１４２のシート抵抗は、１０００Ω／ｓｑ．以下であり、好ましくは５００Ω／ｓｑ．以下であり、さらに好ましくは２５０Ω／ｓｑ．である。なお、酸素欠陥の生成する方法については、後述する。
以上、半導体装置１０の構成について説明したが、上述した半導体装置１０は、いわゆるトップゲート型トランジスタである。半導体装置１０は様々な変形が可能である。例えば、遮光層１０５が導電性を有する場合、半導体装置１０は、遮光層１０５がゲート電極として機能し、第１の絶縁層１１０および第２の絶縁層１２０がゲート絶縁層として機能する構成であってもよい。この場合、半導体装置１０は、いわゆるデュアルゲート型トランジスタである。また、遮光層１０５が導電性を有する場合、遮光層１０５はフローティング電極であってもよく、ソース電極２０１と接続されていてもよい。さらに、半導体装置１０は、遮光層１０５を主なゲート電極として機能させる、いわゆるボトムゲート型トランジスタであってもよい。
［３．半導体装置１０の製造方法］
図５～図１２を参照して、本発明の一実施形態に係る半導体装置１０の製造方法について説明する。図５は、本発明の一実施形態に係る半導体装置１０の製造方法を示すフローチャートである。図６～図１２は、本発明の一実施形態に係る半導体装置１０の製造方法を示す模式的な断面図である。
図５に示すように、半導体装置１０の製造方法は、ステップＳ１０１０～ステップＳ１１１０を含む。以下、ステップＳ１０１０～ステップＳ１１１０を順に説明するが、半導体装置１０の製造方法は、ステップの順序が入れ替わる場合がある。また、半導体装置１０の製造方法は、さらなるステップが含まれていてもよい。
ステップＳ１０１０では、基板１００の上に所定のパターンを有する遮光層１０５が形成される。遮光層１０５のパターニングは、フォトリソグラフィー法を用いて行われる。また、遮光層１０５の上に、第１の絶縁層１１０および第２の絶縁層１２０が形成される（図６参照）。第１の絶縁層１１０および第２の絶縁層１２０は、ＣＶＤ法を用いて成膜される。例えば、第１の絶縁層１１０および第２の絶縁層１２０として、それぞれ、窒化シリコンおよび酸化シリコンが成膜される。第１の絶縁層１１０として窒化シリコンが用いられる場合、第１の絶縁層１１０は、基板１００側から酸化物半導体層１４０に拡散される不純物をブロックすることができる。第２の絶縁層１２０として窒化シリコンが用いられる場合、第２の絶縁層１２０は、熱処理によって酸素を放出することができる。
ステップＳ１０２０では、第２の絶縁層１２０の上に酸化物半導体膜１４５が形成される（図７参照）。酸化物半導体膜１４５は、スパッタリング法によって成膜される。酸化物半導体膜１４５の厚さは、例えば、１０ｎｍ以上１００ｎｍ以下、好ましくは１５ｎｍ以上７０ｎｍ以下、さらに好ましくは２０ｎｍ以上４０ｎｍ以下である。
ステップＳ１０２０における酸化物半導体膜１４５はアモルファスである。Ｐｏｌｙ－ＯＳ技術において、酸化物半導体層１４０が基板面内で均一な多結晶構造を有するためには、成膜後かつ熱処理前の酸化物半導体膜１４５がアモルファスであることが好ましい。そのため、酸化物半導体膜１４５の成膜条件は、成膜直後の酸化物半導体層１４０ができるだけ結晶化しない条件であることが好ましい。スパッタリング法によって酸化物半導体膜１４５が成膜される場合、被成膜対象物（基板１００およびその上に形成された層）の温度を１００℃以下、好ましくは５０℃以下に制御しながら酸化物半導体膜１４５が成膜される。また、酸素分圧の低い条件の下で酸化物半導体膜１４５が成膜される。酸素分圧は、２％以上２０％以下であり、好ましくは３％以上１５％以下であり、さらに好ましくは３％以上１０％以下である。
ステップＳ１０３０では、酸化物半導体膜１４５のパターニングが行われる（図８参照）。酸化物半導体膜１４５のパターニングは、フォトリソグラフィー法を用いて行われる。酸化物半導体膜１４５のエッチングとして、ウェットエッチングが用いられてもよく、ドライエッチングが用いられてもよい。ウェットエッチングでは、酸性のエッチャントを用いてエッチングを行うことができる。エッチャントとして、例えば、シュウ酸、ＰＡＮ、硫酸、過酸化水素水、またはフッ酸を用いることができる。
ステップＳ１０４０では、酸化物半導体膜１４５に対して熱処理が行われる。以下、ステップＳ１０４０で行われる熱処理を「ＯＳアニール」という。ＯＳアニールでは、酸化物半導体膜１４５が、所定の到達温度で所定の時間保持される。所定の到達温度は、３００℃以上５００℃以下であり、好ましくは３５０℃以上４５０℃以下である。また、到達温度での保持時間は、１５分以上１２０分以下であり、好ましくは３０分以上６０分以下である。ＯＳアニールにより、酸化物半導体膜１４５が結晶化され、多結晶構造を有する酸化物半導体層１４０が形成される。
ステップＳ１０５０では、酸化物半導体層１４０の上にゲート絶縁層１５０が成膜される（図９参照）。ゲート絶縁層１５０は、ＣＶＤ法を用いて成膜される。例えば、ゲート絶縁層１５０として、酸化シリコンが成膜される。ゲート絶縁層１５０の欠陥を低減するため、３５０℃以上の成膜温度でゲート絶縁層１５０を成膜してもよい。ゲート絶縁層１５０の厚さは、５０ｎｍ以上３００ｎｍ以下、好ましくは６０ｎｍ以上２００ｎｍ以下、さらに好ましくは７０ｎｍ以上１５０ｎｍ以下である。ゲート絶縁層１５０を成膜した後に、ゲート絶縁層１５０の一部に酸素を導入する処理が行われてもよい。
ステップＳ１０６０では、酸化物半導体層１４０に対して熱処理が行われる。以下、ステップＳ１０６０で行われる熱処理を「酸化アニール」という。酸化物半導体層１４０の上にゲート絶縁層１５０が形成されると、酸化物半導体層１４０の上面および側面には多くの酸素欠陥が生成される。酸化アニールが行われると、第２の絶縁層１２０およびゲート絶縁層１５０から酸化物半導体層１４０に酸素が供給され、酸素欠陥が修復される。
ステップＳ１０７０では、ゲート絶縁層１５０の上に所定のパターンを有するゲート電極１６０が形成される（図１０参照）。ゲート電極１６０は、スパッタリング法または原子層体積法によって成膜され、ゲート電極１６０のパターニングは、フォトリソグラフィー法を用いて行われる。
ステップＳ１０８０では、酸化物半導体層１４０中にソース領域Ｓおよびドレイン領域Ｄが形成される（図１０参照）。ソース領域Ｓおよびドレイン領域Ｄは、イオン注入によって形成される。具体的には、ゲート電極１６０をマスクとして、ゲート絶縁層１５０を介して酸化物半導体層１４０に不純物が注入される。注入される不純物として、例えば、ホウ素（Ｂ）、リン（Ｐ）、またはアルゴン（Ａｒ）などが用いられる。ゲート電極１６０と重畳しないソース領域Ｓおよびドレイン領域Ｄでは、イオン注入によって酸素欠陥が生成されるため、ソース領域Ｓおよびドレイン領域Ｄ（すなわち、第２の領域１４２）の抵抗が低下する。一方、ゲート電極１６０と重畳するチャネル領域ＣＨ（すなわち、第１の領域１４１）では、不純物が注入されないため、チャネル領域ＣＨの抵抗は低下しない。また、ソース領域Ｓおよびドレイン領域Ｄにおいて形成された酸素欠陥により、水素がソース領域Ｓおよびドレイン領域Ｄにおいてトラップされる。これにより、ソース領域Ｓおよびドレイン領域Ｄは、十分に低抵抗化される。
なお、半導体装置１０では、ゲート絶縁層１５０を介して酸化物半導体層１４０に不純物が注入されるため、ソース領域Ｓおよびドレイン領域Ｄだけでなく、ゲート絶縁層１５０にもホウ素（Ｂ）、リン（Ｐ）、またはアルゴン（Ａｒ）などの不純物が含まれている。
ステップＳ１０９０では、ゲート絶縁層１５０およびゲート電極１６０の上に第３の絶縁層１７０および第４の絶縁層１８０が形成される（図１１参照）。第３の絶縁層１７０および第４の絶縁層１８０は、ＣＶＤ法を用いて成膜される。例えば、第３の絶縁層１７０および第４の絶縁層１８０として、それぞれ、酸化シリコンおよび窒化シリコンが成膜される。第３の絶縁層１７０の厚さは、５０ｎｍ以上５００ｎｍ以下である。第４の絶縁層１８０の厚さも、５０ｎｍ以上５００ｎｍ以下である。
ステップＳ１１００では、ゲート絶縁層１５０、第３の絶縁層１７０、および第４の絶縁層１８０に開口１７１および１７３が形成される（図１２参照）。開口１７１および１７３の形成により、酸化物半導体層１４０のソース領域Ｓおよびドレイン領域Ｄが露出される。
ステップＳ１１１０では、ソース電極２０１が、第４の絶縁層１８０の上および開口１７１の内部に形成され、ドレイン電極２０３が、第４の絶縁層１８０の上および開口１７３の内部に形成される。ソース電極２０１およびドレイン電極２０３は、同一層として形成される。具体的には、ソース電極２０１およびドレイン電極２０３は、成膜された１つの導電膜をパターニングして形成される。以上のステップにより、図１に示す半導体装置１０が製造される。
以上説明したように、本実施形態に係る半導体装置１０によれば、酸化物半導体層１４０がＰｏｌｙ－ＯＳを含み、チャネル領域ＣＨだけでなく、ソース領域Ｓおよびドレイン領域Ｄが結晶構造を有することにより、ソース領域Ｓおよびドレイン領域Ｄを十分に低抵抗化することができる。そのため、ソース領域Ｓおよびドレイン領域Ｄの寄生抵抗が低減され、半導体装置１０の電気特性におけるオン電流のばらつきを抑制することができる。半導体装置１０は移動度が大きいため、半導体装置１０を用いた表示装置などは、ばらつきが抑制されるとともに、性能が向上する。
＜第２実施形態＞
図１３～図２３を参照して、本発明の一実施形態に係る半導体装置１０Ａについて説明する。なお、半導体装置１０Ａの構成が半導体装置１０の構成と同様であるとき、半導体装置１０Ａの構成の説明を省略する場合がある。
［１．半導体装置１０Ａの構成］
図１３は、本発明の一実施形態に係る半導体装置１０Ａの構成を示す模式的な断面図である。
図１３に示すように、半導体装置１０Ａは、基板１００、遮光層１０５、第１の絶縁層１１０、第２の絶縁層１２０、酸化物半導体層１４０、ゲート絶縁層１５０Ａ、ゲート電極１６０、第３の絶縁層１７０Ａ、第４の絶縁層１８０、ソース電極２０１、およびドレイン電極２０３を含む。
ゲート絶縁層１５０Ａは、酸化物半導体層１４０の上に設けられているが、酸化物半導体層１４０の一部は、ゲート絶縁層１５０Ａから露出されている。ゲート絶縁層１５０Ａはゲート電極１６０と重畳し、ゲート絶縁層１５０Ａの端部は、ゲート電極１６０の端部と略一致している。第３の絶縁層１７０Ａは、ゲート電極１６０の上面および端面、ゲート絶縁層１５０Ａの端面、ならびに酸化物半導体層１４０の上面および端面を覆い、第２の絶縁層１２０の上に設けられている。第３の絶縁層１７０Ａおよび第４の絶縁層１８０には、酸化物半導体層１４０の上面の一部が露出される開口１７１Ａおよび１７３Ａが設けられている。ソース電極２０１は、第４の絶縁層１８０の上および開口１７１Ａの内部に設けられ、酸化物半導体層１４０と接している。同様に、ドレイン電極２０３は、第４の絶縁層１８０の上および開口１７３Ａの内部に設けられ、酸化物半導体層１４０と接している。
半導体装置１０Ａにおいても、酸化物半導体層１４０は、チャネル領域ＣＨに対応する第１の領域１４１およびソース領域Ｓまたはドレイン領域Ｄに対応する第２の領域１４２を含む。第１の領域１４１は第１の結晶構造を有し、第２の領域１４２は第２の結晶構造を有する。そのため、半導体装置１０Ａにおいても、ソース領域Ｓおよびドレイン領域Ｄは、十分に低抵抗化されている。
［２．半導体装置１０Ａの製造方法］
図１４～図１７を参照して、本発明の一実施形態に係る半導体装置１０Ａの製造方法について説明する。図１４は、本発明の一実施形態に係る半導体装置１０Ａの製造方法を示すフローチャートである。図１５～図１７は、本発明の一実施形態に係る半導体装置１０Ａの製造方法を示す模式的な断面図である。
図１４に示すように、半導体装置１０Ａの製造方法は、ステップＳ２０１０～ステップＳ２１１０を含む。ステップＳ２０１０～ステップＳ２０６０は、それぞれ、第１実施形態で説明したステップＳ１０１０～ステップＳ１０６０と同様であるため、説明を省略する。
ステップＳ２０７０では、酸化物半導体層１４０の上に、所定のパターンを有するゲート電極１６０を形成するとともに、ゲート電極１６０をマスクとしてゲート絶縁層１５０Ａを形成する（図１５参照）。これにより、酸化物半導体層１４０の上面および端面がゲート絶縁層１５０Ａから露出される。
ステップＳ２０８０では、酸化物半導体層１４０中にソース領域Ｓおよびドレイン領域Ｄが形成される（図１５参照）。ソース領域Ｓおよびドレイン領域Ｄは、イオン注入によって形成される。具体的には、ゲート電極１６０およびゲート絶縁層１５０Ａをマスクとして、酸化物半導体層１４０に不純物が直接注入される。ソース領域Ｓおよびドレイン領域Ｄに酸素欠陥が形成され、水素がソース領域Ｓおよびドレイン領域Ｄにおいてトラップされる。これにより、ソース領域Ｓおよびドレイン領域Ｄは、十分に低抵抗化される。
ステップＳ２０９０では、酸化物半導体層１４０およびゲート電極１６０の上に第３の絶縁層１７０Ａおよび第４の絶縁層１８０が形成される（図１６参照）。第３の絶縁層１７０Ａは、ゲート絶縁層１５０Ａから露出された酸化物半導体層１４０の上面および端面と接する。
ステップＳ２１００では、第３の絶縁層１７０Ａおよび第４の絶縁層１８０に開口１７１Ａおよび１７３Ａが形成される（図１７参照）。開口１７１Ａおよび１７３Ａの形成により、酸化物半導体層１４０のソース領域Ｓおよびドレイン領域Ｄが露出される。
ステップＳ２１１０では、ソース電極２０１が、第４の絶縁層１８０の上および開口１７１Ａの内部に形成され、ドレイン電極２０３が、第４の絶縁層１８０の上および開口１７３Ａの内部に形成される。以上のステップにより、図１３に示す半導体装置１０Ａが製造される。
以上説明したように、本実施形態に係る半導体装置１０Ａによれば、酸化物半導体層１４０がＰｏｌｙ－ＯＳを含み、チャネル領域ＣＨだけでなく、ソース領域Ｓおよびドレイン領域Ｄが結晶構造を有することにより、ソース領域Ｓおよびドレイン領域Ｄを十分に低抵抗化することができる。そのため、ソース領域Ｓおよびドレイン領域Ｄの寄生抵抗が低減され、半導体装置１０Ａの電気特性におけるオン電流のばらつきを抑制することができる。半導体装置１０Ａは移動度が大きいため、半導体装置１０Ａを用いた表示装置などは、ばらつきが抑制されるとともに、性能が向上する。
作製したサンプルに基づき、半導体装置１０について、さらに詳細に説明する。なお、以下で説明する実施例は、半導体装置１０の一実施例であって、半導体装置１０の構成は、以下で説明する実施例の構成に限定されない。
［１．実施例サンプル］
［１－１．実施例サンプルの作製］
実施例サンプルとして、第１実施形態で説明した製造方法を用いた半導体装置１０を作製した。実施例サンプルにおいて、酸化物半導体層１４０は、インジウム元素を含み、全金属元素に対するインジウム元素の原子比率は５０％以上であった。また、酸化物半導体層１４０は、ＯＳアニール前はアモルファスであったが、ＯＳアニール後は結晶化され、多結晶構造を有した。すなわち、実施例サンプルの酸化物半導体層は、Ｐｏｌｙ－ＯＳを含む。また、ゲート電極１６０をマスクとして、ゲート絶縁層１５０を介して、酸化物半導体層１４０にボロンを注入し、酸化物半導体層１４０中に第１の領域１４１および第２の領域１４２を形成した。
［１－２．断面ＴＥＭ観察］
図１８は、実施例に係る半導体装置１０（実施例サンプル）の断面ＴＥＭ像である。図１８には、ゲート電極１６０の端面近傍の断面ＴＥＭ像が示されている。酸化物半導体層１４０には、結晶粒径が０．３μｍ以上の結晶粒が含まれていた。また、第１の領域１４１と第２の領域１４２との間に、結晶粒界は見られなかった。すなわち、第１の領域１４１と第２の領域１４２とを跨ぐように１つの結晶粒が形成されていた。
［１－３．極微電子線回折］
図１９～図２１は、実施例に係る半導体装置１０（実施例サンプル）の極微電子線回折を用いて観察された回折パターンを示す。図１９は、図１８に示す点ａで観察された回折パターンであり、図２０は、図１８に示す点ｂで観察された回折パターンである。また、図２１は、図１９に示す回折パターンと図２０に示す回折パターンとを重畳させた回折パターンである。図２１では、図１９の回折パターンが緑色で示され、図２０の回折パターンが赤色で示されている。
点ａおよび点ｂは、それぞれ、第１の領域１４１および第２の領域１４２に含まれる。図１９および図２０に示すように、点ａおよび点ｂにおいて、結晶構造に起因する回折パターンが確認された。回折パターンの解析から、点ａおよび点ｂの各々の結晶構造が立方晶であることが確認された。図１９に示す回折パターンと図２０に示す回折パターンとは、強度の違いはあるものの、図２１に示すように、両者の回折パターンはほとんど一致した。すなわち、第１の領域１４１の第１の結晶構造の面間隔ｄ値と、第２の領域１４２の第２の結晶構造の面間隔ｄ値とは、略同一であることがわかった。なお、図２１には、強度がほぼ同じであり、両者の回折パターンが一致する点は黄色で示されている。
［１－４．シート抵抗測定］
実施例サンプルの第２の領域１４２のシート抵抗は、２１０Ω／ｓｑ．であった。なお、酸化物半導体層１４０の膜厚は、３０ｎｍであった。
［１－５．電気特性］
図２２は、実施例に係る半導体装置１０（実施例サンプル）の電気特性を示すグラフである。図２２には、チャネル幅Ｗ／チャネル長Ｌ＝３μｍ／３μｍを有する１９個の実施例サンプルの電気特性が示されている。図２２に示すグラフの縦軸にはドレイン電流Ｉｄが示され、横軸にはゲート電圧Ｖｇが示されている。実施例サンプルの電気特性の測定条件は表１のとおりである。
Figure 2024008440000002
図２２に示すように、実施例サンプルでは、オン電流の低下は見られなかった。また、実施例サンプルでは、オン電流のばらつきが抑制された。
［２．比較例サンプル］
［２－１．比較例サンプルの作製］
比較例サンプルとして、実施例サンプルと同じ製造方法を用いて、アモルファス酸化物半導体を含む半導体装置を作製した。すなわち、酸化物半導体層を除き、比較例サンプルは、実施例サンプルと同じ構成である。比較例サンプルにおいて、酸化物半導体層は、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）を含み、全金属元素に対するインジウム元素の原子比率は、約３３％であった。比較例サンプルの酸化物半導体層は、ＯＳアニール後もアモルファスであった。すなわち、酸化物半導体層の第１の領域および第２の領域は、ともにアモルファスであった。
［２－２．シート抵抗測定］
比較例サンプルの第２の領域のシート抵抗は、２３４０Ω／ｓｑ．であった。なお、酸化物半導体層の膜厚は、３０ｎｍであった。
［２－３．電気特性］
図２５は、比較例に係る半導体装置（比較例サンプル）の電気特性を示すグラフである。図２５には、チャネル幅Ｗ／チャネル長Ｌ＝３μｍ／３μｍを有する１９個の比較例サンプルの電気特性が示されている。図２５に示すグラフの縦軸にはドレイン電流Ｉｄが示され、横軸にはゲート電圧Ｖｇが示されている。比較例サンプルの電気特性の測定条件も表１のとおりである。
図２５に示すように、比較例サンプルでは、オン電流の低下が見られた。また、比較例サンプルでは、オン電流のばらつきが見られた。
以上の結果より、実施例サンプルでは、酸化物半導体層１４０がＰｏｌｙ－ＯＳを含み、ソース領域Ｓおよびドレイン領域Ｄに対応する第２の領域１４２が、第１の領域１４１と同一の結晶構造を維持したまま酸素欠陥を生成することにより、十分に低抵抗化されることがわかった。特に、実施例サンプルでは、第２の領域１４２のシート抵抗が、２５０Ω／ｓｑ．以下であり、これは従来の酸化物半導体では達成できない値である。その結果、実施例サンプルでは、ソース領域Ｓおよびドレイン領域Ｄの寄生抵抗が低減され、電気特性におけるオン電流のばらつきが抑制されたと考えられる。
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態を基にして、当業者が適宜構成要素の追加、削除、もしくは設計変更を行ったもの、または工程の追加、省略、もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
１０、１０Ａ：半導体装置、 １００：基板、 １０５：遮光層、 １１０：第１の絶縁層、 １２０：第２の絶縁層、 １４０：酸化物半導体層、 １４１：第１の領域、 １４２：第２の領域、 １４５：酸化物半導体膜、 １５０、１５０Ａ：ゲート絶縁層、 １６０：ゲート電極、 １７０、１７０Ａ：第３の絶縁層、 １７１、１７１Ａ：開口、 １７３、１７３Ａ：開口、 １８０：第４の絶縁層、 ２００：ソース・ドレイン電極、 ２０１：ソース電極、 ２０３：ドレイン電極、 １０１０：第１のエネルギー準位、 １０２０：第２のエネルギー準位、 １０３０：テイル準位、 ２０１０：第１のエネルギー準位、 ２０２０：第２のエネルギー準位、 ２０３０：テイル準位、 ＣＨ：チャネル領域、 Ｓ：ソース領域、 Ｄ：ドレイン領域

Claims (12)

  1. 絶縁表面上に設けられた、多結晶構造を有する酸化物半導体層と、
    前記酸化物半導体層の上に設けられたゲート電極と、
    前記酸化物半導体層と前記ゲート電極との間に設けられたゲート絶縁層と、を含み、
    前記酸化物半導体層は、
    前記ゲート電極と重畳し、第１の結晶構造を有する第１の領域と、
    前記ゲート電極と重畳せず、第２の結晶構造を有する第２の領域と、を含み、
    前記第２の領域の電気伝導度は、前記第１の領域の電気伝導度よりも大きく、
    前記第２の結晶構造は、前記第１の結晶構造と同一である、半導体装置。
  2. 所定の結晶方位において、前記第２の結晶構造の面間隔ｄ値は、前記第１の結晶構造の面間隔ｄ値と略同一である、請求項１に記載の半導体装置。
  3. 前記第１の結晶構造および前記第２の結晶構造は、立方晶である、請求項１に記載の半導体装置。
  4. 前記第１の結晶構造および前記第２の結晶構造は、極微電子線回折法によって特定される、請求項１に記載の半導体装置。
  5. 前記第２の領域のシート抵抗は、１０００Ω／ｓｑ．以下である、請求項１に記載の半導体装置。
  6. 前記第２の領域のシート抵抗は、５００Ω／ｓｑ．以下である、請求項１に記載の半導体装置。
  7. 前記第１の領域と前記第２の領域との間に結晶粒界が存在しない、請求項１に記載の半導体装置。
  8. 前記第１の領域および前記第２の領域は、１つの結晶粒に含まれる、請求項１に記載の半導体装置。
  9. 前記第２の領域は、ホウ素、リン、およびアルゴンの少なくとも１つを含む、請求項１に記載の半導体装置。
  10. 前記酸化物半導体層の端面は、前記ゲート絶縁層によって覆われている、請求項１に記載の半導体装置。
  11. 前記ゲート絶縁層は、ホウ素、リン、およびアルゴンの少なくとも１つを含む、請求項１０に記載の半導体装置。
  12. 前記酸化物半導体層は、インジウム元素を含む少なくとも２以上の金属元素を含み、
    前記少なくとも２以上の金属元素に対する前記インジウム元素の比率は、５０％以上である、請求項１に記載の半導体装置。
JP2022110322A 2022-07-08 2022-07-08 半導体装置 Pending JP2024008440A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2022110322A JP2024008440A (ja) 2022-07-08 2022-07-08 半導体装置
US18/335,447 US20240021668A1 (en) 2022-07-08 2023-06-15 Semiconductor device
KR1020230083297A KR20240007599A (ko) 2022-07-08 2023-06-28 반도체 장치
TW112124547A TW202404075A (zh) 2022-07-08 2023-06-30 半導體裝置
DE102023206315.8A DE102023206315A1 (de) 2022-07-08 2023-07-04 Halbleitervorrichtung
CN202310816771.7A CN117374127A (zh) 2022-07-08 2023-07-05 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022110322A JP2024008440A (ja) 2022-07-08 2022-07-08 半導体装置

Publications (1)

Publication Number Publication Date
JP2024008440A true JP2024008440A (ja) 2024-01-19

Family

ID=89386906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022110322A Pending JP2024008440A (ja) 2022-07-08 2022-07-08 半導体装置

Country Status (6)

Country Link
US (1) US20240021668A1 (ja)
JP (1) JP2024008440A (ja)
KR (1) KR20240007599A (ja)
CN (1) CN117374127A (ja)
DE (1) DE102023206315A1 (ja)
TW (1) TW202404075A (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
SG10201700805WA (en) 2012-08-03 2017-02-27 Semiconductor Energy Lab Co Ltd Oxide semiconductor stacked film and semiconductor device
TWI644437B (zh) 2012-09-14 2018-12-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN109121438B (zh) 2016-02-12 2022-02-18 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置

Also Published As

Publication number Publication date
DE102023206315A1 (de) 2024-01-11
TW202404075A (zh) 2024-01-16
US20240021668A1 (en) 2024-01-18
CN117374127A (zh) 2024-01-09
KR20240007599A (ko) 2024-01-16

Similar Documents

Publication Publication Date Title
US10079310B2 (en) Semiconductor device including stacked oxide semiconductor material
JP6359335B2 (ja) 半導体装置
JP2011135064A (ja) 積層酸化物材料、半導体装置、および半導体装置の作製方法
US10600875B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2024008440A (ja) 半導体装置
WO2024029438A1 (ja) 酸化物半導体膜、薄膜トランジスタ、および電子機器
WO2024042997A1 (ja) 酸化物半導体膜、薄膜トランジスタ、および電子機器
WO2023238521A1 (ja) 薄膜トランジスタおよび電子機器
US20240113228A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20240113227A1 (en) Semiconductor device
WO2024029437A1 (ja) 薄膜トランジスタおよび電子機器
WO2024029429A1 (ja) 積層構造体及び薄膜トランジスタ
TW202410447A (zh) 氧化物半導體膜、薄膜電晶體、及電子機器
TW202408001A (zh) 氧化物半導體膜、薄膜電晶體及電子機器
JP2024039361A (ja) 半導体装置
KR20240046023A (ko) 반도체 장치
US20240057413A1 (en) Display device
JP2024011504A (ja) 半導体装置
WO2023189489A1 (ja) 半導体装置
WO2023228616A1 (ja) 半導体装置
WO2023189549A1 (ja) 半導体装置及び半導体装置の製造方法
TW202412314A (zh) 半導體裝置
TW202408020A (zh) 積層結構體及薄膜電晶體