JP2024039361A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2024039361A
JP2024039361A JP2022143864A JP2022143864A JP2024039361A JP 2024039361 A JP2024039361 A JP 2024039361A JP 2022143864 A JP2022143864 A JP 2022143864A JP 2022143864 A JP2022143864 A JP 2022143864A JP 2024039361 A JP2024039361 A JP 2024039361A
Authority
JP
Japan
Prior art keywords
insulating layer
region
oxide
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022143864A
Other languages
English (en)
Inventor
創 渡壁
将志 津吹
俊成 佐々木
尊也 田丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2022143864A priority Critical patent/JP2024039361A/ja
Priority to KR1020230112808A priority patent/KR20240035705A/ko
Priority to US18/456,832 priority patent/US20240097043A1/en
Priority to CN202311098309.4A priority patent/CN117690975A/zh
Priority to DE102023208538.0A priority patent/DE102023208538A1/de
Publication of JP2024039361A publication Critical patent/JP2024039361A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

【課題】チャネル領域への水素の侵入を防止する水素トラップ領域を含む半導体装置を提供すること。【解決手段】半導体装置は、酸化物絶縁層と、酸化物絶縁層の上の酸化物半導体層と、酸化物半導体層を覆う、酸化物絶縁層および酸化物半導体層の上のゲート絶縁層と、ゲート絶縁層の上のゲート電極と、ゲート電極を覆う、ゲート絶縁層およびゲート電極の上の保護絶縁層と、を含み、ゲート絶縁層は、ゲート電極と重畳する第1の領域と、ゲート電極と重畳せず、保護絶縁層と接する第2の領域と、を含み、酸化物絶縁層は、ゲート電極と重畳する第3の領域と、ゲート電極および前記酸化物半導体層と重畳せず、ゲート絶縁層と接する第4の領域と、を含み、酸化物半導体層のソース領域およびドレイン領域ならびに第2の領域は、不純物を含み、第2の領域の水素濃度は、第1の領域の水素濃度よりも大きい。【選択図】図1

Description

本発明の一実施形態は、酸化物半導体をチャネルとして用いる半導体装置に関する。
近年、アモルファスシリコン、低温ポリシリコン、および単結晶シリコンなどのシリコン半導体に替わり、酸化物半導体をチャネルとして用いる半導体装置の開発が進められている(例えば、特許文献1~特許文献6参照)。このような酸化物半導体を含む半導体装置は、アモルファスシリコンを含む半導体装置と同様に、単純な構造かつ低温プロセスで形成することができる。また、酸化物半導体を含む半導体装置は、アモルファスシリコンを含む半導体装置よりも高い電界効果移動度を有することが知られている。
特開2021-141338号公報 特開2014-099601号公報 特開2021-153196号公報 特開2018-006730号公報 特開2016-184771号公報 特開2021-108405号公報
酸化物半導体では、酸素欠陥に水素がトラップされるとキャリアが生成される。このメカニズムを利用し、半導体装置においては、酸化物半導体層に酸素欠陥を形成し、形成された酸素欠陥に水素を供給することによって、酸化物半導体層に、ソース電極およびドレイン電極と電気的に接続されるチャネル領域よりもキャリア濃度の大きいソース領域およびドレイン領域を形成することができる。一方で、酸化物半導体層のチャネル領域に水素が拡散すると、チャネルとして機能しなくなる。すなわち、チャネル領域への水素の拡散によって、半導体装置の電気特性における閾値電圧が変化するため、閾値電圧のばらつきが増大し、半導体装置の製造歩留まりが低下する。そのため、酸化物半導体層と接する絶縁層として、水素をトラップすることができる過剰酸素を含む酸化物を用い、チャネル領域への水素の侵入を防止する。
しかしながら、過剰酸素を含む酸化物は、電子トラップとして機能するため、このような酸化物を含む半導体装置は、信頼性が著しく低下する。したがって、信頼性を低下させることなく、酸化物半導体層のソース領域およびドレイン領域に水素を供給し、酸化物半導体層のチャネル領域への水素の侵入を防止することができる半導体装置が望まれている。
本発明の一実施形態は、上記問題に鑑み、チャネル領域への水素の侵入を防止する水素トラップ領域を含む半導体装置を提供することを目的の一つとする。
本発明の一実施形態に係る半導体装置は、酸化物絶縁層と、酸化物絶縁層の上の酸化物半導体層と、酸化物半導体層を覆う、酸化物絶縁層および酸化物半導体層の上のゲート絶縁層と、ゲート絶縁層の上のゲート電極と、ゲート電極を覆う、ゲート絶縁層およびゲート電極の上の保護絶縁層と、を含み、ゲート絶縁層は、ゲート電極と重畳する第1の領域と、ゲート電極と重畳せず、保護絶縁層と接する第2の領域と、を含み、酸化物絶縁層は、ゲート電極と重畳する第3の領域と、ゲート電極および前記酸化物半導体層と重畳せず、ゲート絶縁層と接する第4の領域と、を含み、酸化物半導体層は、チャネル領域と、チャネル領域よりも大きなキャリア濃度を有するソース領域およびドレイン領域と、を含み、ソース領域、ドレイン領域、および第2の領域は、不純物を含み、第2の領域の水素濃度は、第1の領域の水素濃度よりも大きい。
本発明の一実施形態に係る半導体装置の構成を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置の構成を示す模式的な平面図である。 本発明の一実施形態に係る半導体装置の構成を示す模式的な部分拡大断面図である。 本発明の一実施形態に係る半導体装置において、第2の領域および第4の領域にイオン注入される不純物の濃度のプロファイルを示すグラフである。 本発明の一実施形態に係る半導体装置の製造方法を示すフローチャートである。 本発明の一実施形態に係る半導体装置の製造方法を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、第2の領域および第4の領域の水素トラップ機能を説明する模式的な断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、第2の領域および第4の領域の水素トラップ機能を説明する模式的な断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、保護絶縁層の水素トラップ機能を説明する模式的な断面図である。 本発明の一実施形態に係る半導体装置の構成を示す模式的な平面図である。 実施例1および実施例2の半導体装置の電気特性を示すグラフである。 実施例3~実施例8の半導体装置の作製において行われるイオン注入のホウ素の濃度プロファイルを示すグラフである。 実施例9~実施例14の半導体装置の作製において行われるイオン注入のホウ素の濃度プロファイルを示すグラフである。 実施例3~実施例14の半導体装置の電気特性を示すグラフである。 比較例1および比較例2の半導体装置の電気特性を示すグラフである。 比較例3~比較例5の半導体装置の作製において行われるイオン注入のホウ素の濃度プロファイルを示すグラフである。 比較例6~比較例8の半導体装置の作製において行われるイオン注入のホウ素の濃度プロファイルを示すグラフである。 比較例3~比較例8の半導体装置の電気特性を示すグラフである。
以下に、本発明の各実施形態について、図面を参照しつつ説明する。以下の開示はあくまで一例にすぎない。当業者が、発明の主旨を保ちつつ、実施形態の構成を適宜変更することによって容易に想到し得る構成は、当然に本発明の範囲に含有される。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。しかし、図示された形状はあくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
本明細書において、基板から酸化物半導体層に向かう方向を上または上方という。逆に、酸化物半導体層から基板に向かう方向を下または下方という。このように、説明の便宜上、上方または下方という語句を用いて説明するが、例えば、基板と酸化物半導体層との上下関係が図示と逆になるように配置されてもよい。以下の説明で、例えば基板上の酸化物半導体層という表現は、上記のように基板と酸化物半導体層との上下関係を説明しているに過ぎず、基板と酸化物半導体層との間に他の部材が配置されていてもよい。上方または下方は、複数の層が積層された構造における積層順を意味するものであり、半導体装置の上方の画素電極と表現する場合、平面視において、半導体装置と画素電極とが重ならない位置関係であってもよい。一方、半導体装置の鉛直上方の画素電極と表現する場合は、平面視において、半導体装置と画素電極とが重なる位置関係を意味する。
本明細書において、「膜」という用語と、「層」という用語とは、場合により、互いに入れ替えることができる。
「表示装置」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示装置という用語は、電気光学層を含む表示パネルを指す場合もあり、または表示セルに対して他の光学部材(例えば、偏光部材、バックライト、タッチパネル等)を装着した構造体を指す場合もある。「電気光学層」には、技術的な矛盾が生じない限り、液晶層、エレクトロルミネセンス(EL)層、エレクトロクロミック(EC)層、電気泳動層が含まれ得る。したがって、後述する実施形態について、表示装置として、液晶層を含む液晶表示装置、および有機EL層を含む有機EL表示装置を例示して説明するが、本実施形態における構造は、上述した他の電気光学層を含む表示装置へ適用することができる。
本明細書において「αはA、BまたはCを含む」、「αはA、BおよびCのいずれかを含む」、「αはA、BおよびCからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがA~Cの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
なお、以下の各実施形態は、技術的な矛盾を生じない限り、互いに組み合わせることができる。
<第1実施形態>
図1~図15を参照して、本発明の一実施形態に係る半導体装置10について説明する。半導体装置10は、例えば、表示装置、マイクロプロセッサ(Micro-Processing Unit:MPU)などの集積回路(Integrated Circuit:IC)、またはメモリ回路などに用いることができる。
[1.半導体装置10の構成]
図1および図2を参照して、本発明の一実施形態に係る半導体装置10の構成について説明する。図1は、本発明の一実施形態に係る半導体装置10の構成を示す模式的な断面図である。図2は、本発明の一実施形態に係る半導体装置10の構成を示す模式的な平面図である。具体的には、図1は、図2のA-A’線に沿って切断された断面図である。
図1に示すように、半導体装置10は、基板100、遮光層105、窒化物絶縁層110、酸化物絶縁層120、酸化物半導体層140、ゲート絶縁層150、ゲート電極160、保護絶縁層170、ソース電極201、およびドレイン電極203を含む。遮光層105は、基板100の上に設けられている。窒化物絶縁層110は、遮光層105の上面および端面を覆い、基板100の上に設けられている。酸化物絶縁層120は、窒化物絶縁層110の上に設けられている。酸化物半導体層140は、酸化物絶縁層120の上に設けられている。ゲート絶縁層150は、酸化物半導体層140の上面および端面を覆い、酸化物絶縁層120の上に設けられている。ゲート電極160は、酸化物半導体層140と重畳し、ゲート絶縁層150の上に設けられている。保護絶縁層170は、ゲート電極160の上面および端面を覆い、ゲート絶縁層150の上に設けられている。ゲート絶縁層150および保護絶縁層170には、酸化物半導体層140の上面の一部が露出される開口171および173が設けられている。ソース電極201は、保護絶縁層170の上および開口171の内部に設けられ、酸化物半導体層140と接している。同様に、ドレイン電極203は、保護絶縁層170の上および開口173の内部に設けられ、酸化物半導体層140と接している。なお、以下では、ソース電極201およびドレイン電極203を特に区別しない場合、これらを併せてソース・ドレイン電極200という場合がある。
酸化物半導体層140は、ゲート電極160を基準として、ソース領域S、ドレイン領域D、およびチャネル領域CHに区分される。すなわち、酸化物半導体層140は、ゲート電極160と重畳するチャネル領域CH、ならびにゲート電極160と重畳しないソース領域Sおよびドレイン領域Dを含む。酸化物半導体層140の膜厚方向において、チャネル領域CHの端部は、ゲート電極160の端部と一致している。チャネル領域CHは、半導体の性質を有する。ソース領域Sおよびドレイン領域Dの各々は、導体の性質を有する。そのため、ソース領域Sおよびドレイン領域Dのキャリア濃度は、チャネル領域CHのキャリア濃度よりも大きい。ソース電極201およびドレイン電極203は、それぞれ、ソース領域Sおよびドレイン領域Dと接しており、酸化物半導体層140と電気的に接続されている。また、酸化物半導体層140は、単層構造であってもよく、積層構造であってもよい。
図2に示すように、遮光層105およびゲート電極160の各々は、D1方向に一定の幅を有し、D1方向に直交するD2方向に延在している。D1方向において、遮光層105の幅は、ゲート電極160の幅よりも大きい。チャネル領域CHは、遮光層105と完全に重畳している。半導体装置10において、D1方向は、酸化物半導体層140を介して、ソース電極201からドレイン電極203へ電流が流れる方向に対応する。そのため、チャネル領域CHのD1方向の長さがチャネル長Lであり、チャネル領域CHのD2方向の幅がチャネル幅Wである。
基板100は、半導体装置10を構成する各層を支持することができる。基板100として、例えば、ガラス基板、石英基板、またはサファイア基板などの透光性を有する剛性基板を用いることができる。また、基板として、シリコン基板などの透光性を有しない剛性基板を用いることもできる。また、基板として、ポリイミド樹脂基板、アクリル樹脂基板、シロキサン樹脂基板、またはフッ素樹脂基板などの透光性を有する可撓性基板を用いることができる。基板100の耐熱性を向上させるために、上記の樹脂基板に不純物を導入してもよい。なお、上述した剛性基板または可撓性基板の上に酸化シリコン膜または窒化シリコン膜が成膜された基板を、基板100として用いることもできる。
遮光層105は、外光を反射または吸収することができる。上述したように、遮光層105は、酸化物半導体層140のチャネル領域CHよりも大きい面積を有して設けられているため、チャネル領域CHに入射する外光を遮光することができる。遮光層105として、例えば、アルミニウム(Al)、銅(Cu)、チタン(Ti)、モリブデン(Mo)、もしくはタングステン(W)、またはこれらの合金もしくは化合物などを用いることができる。また、遮光層105として、導電性が不要である場合には、必ずしも金属を含まなくてもよい。例えば、遮光層105として、黒色樹脂でなるブラックマトリクスを用いることもできる。また、遮光層105は、単層構造であってもよく、積層構造であってもよい。例えば、遮光層105は、赤色カラーフィルタ、緑色カラーフィルタ、および青色カラーフィルタの積層構造であってもよい。
窒化物絶縁層110は、酸化物半導体層140に、基板100に含まれる不純物(例えば、ナトリウムなど)または外部から侵入する不純物(例えば、水など)が拡散することを防止することができる。窒化物絶縁層110として、例えば、シリコンまたはアルミニウムを含む窒化物を用いることができる。具体的には、窒化物絶縁層110として、窒化シリコン(SiN)、窒化酸化シリコン(SiN)、窒化アルミニウム(AlN)、または窒化酸化アルミニウム(AlN)などを用いることができる。窒化物絶縁層110は、単層構造であってもよく、積層構造であってもよい。
酸化物絶縁層120およびゲート絶縁層150の各々は、水素トラップ領域を含み、チャネル領域CHへの水素の侵入を抑制することができる。水素トラップ領域の詳細は後述する。酸化物絶縁層120およびゲート絶縁層150の各々として、例えば、シリコンまたはアルミニウムを含む酸化物を用いることができる。具体的には、酸化物絶縁層120として、酸化シリコン(SiO)、酸化窒化シリコン(SiO)、酸化アルミニウム(AlO)、または酸化窒化アルミニウム(AlO)などを用いることができる。酸化物絶縁層120およびゲート絶縁層150の各々は、単層構造であってもよく、積層構造であってもよい。
保護絶縁層170は、酸化物半導体層140に、外部から侵入する不純物(例えば、水など)が拡散することを防止することができる。また、保護絶縁層170は、ソース領域Sおよびドレイン領域Dへの水素供給源として機能することができる。保護絶縁層170として、例えば、シリコンまたはアルミニウムを含む酸化物または窒化物を用いることができる。具体的には、保護絶縁層170として、酸化シリコン(SiO)、酸化窒化シリコン(SiO)、酸化アルミニウム(AlO)、もしくは酸化窒化アルミニウム(AlO)などの酸化物、または窒化シリコン(SiN)、窒化酸化シリコン(SiN)、窒化アルミニウム(AlN)、または窒化酸化アルミニウム(AlN)などの窒化物を用いることができる。保護絶縁層170は、単層構造であってもよく、積層構造であってもよい。なお、保護絶縁層170が積層構造である場合、保護絶縁層170は、酸化物の上に窒化物が積層された積層構造(窒化物/酸化物)であることが好ましい。
ここで、酸化窒化シリコン(SiO)および酸化窒化アルミニウム(AlO)は、それぞれ、酸素(O)よりも少ない比率(x>y)の窒素(N)を含有する酸化物である。また、窒化酸化シリコン(SiN)および窒化酸化アルミニウム(AlN)は、窒素よりも少ない比率(x>y)の酸素を含有する窒化物である。
ゲート電極160、ソース電極201、およびドレイン電極203は、導電性を有する。ゲート電極160、ソース電極201、およびドレイン電極203の各々として、例えば、銅(Cu)、アルミニウム(Al)、チタン(Ti)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、モリブデン(Mo)、ハフニウム(Hf)、タンタル(Ta)、タングステン(W)、もしくはビスマス(Bi)、またはこれらの合金もしくは化合物を用いることができる。ゲート電極160、ソース電極201、およびドレイン電極203の各々は、単層構造であってもよく、積層構造であってもよい。
酸化物半導体層140として、インジウム(In)元素を含む2以上の金属元素を含む酸化物半導体が用いられる。インジウム元素以外の金属元素として、ガリウム(Ga)元素、亜鉛(Zn)元素、アルミニウム(Al)元素、ハフニウム(Hf)元素、イットリウム(Y)元素、ジルコニウム(Zr)元素、およびランタノイドが用いられる。酸化物半導体層140は、アモルファス構造を有していてもよく、多結晶構造を有していてもよい。
酸化物半導体層140が多結晶構造を有する場合、酸化物半導体層140として、全金属元素に対するインジウム元素の比率が原子比率で50%以上である酸化物半導体が用いられることが好ましい。インジウム元素の比率が大きくなると、酸化物半導体層140が結晶化しやすくなる。また、インジウム元素以外の金属元素として、ガリウム元素を含むことが好ましい。ガリウム元素は、インジウム元素と同じ第13族元素に属する。そのため、酸化物半導体層140の結晶性がガリウム元素によって阻害されることなく、酸化物半導体層140は多結晶構造を有する。
酸化物半導体層140の詳細な製造方法は後述する半導体装置10の製造方法において説明するが、酸化物半導体層140は、スパッタリング法を用いて形成することができる。スパッタリングによって形成される酸化物半導体層140の組成は、スパッタリングターゲットの組成に依存する。酸化物半導体層140が多結晶構造を有する場合、スパッタリングターゲットの組成と酸化物半導体層140の組成とは略一致する。この場合、酸化物半導体層140の金属元素の組成は、スパッタリングターゲットの金属元素の組成に基づき特定することができる。また、酸化物半導体層140が多結晶構造を有する場合、X線回折(X-ray Diffraction:XRD)法を用いて、酸化物半導体膜の組成を特定してもよい。具体的には、XRD法から取得された酸化物半導体膜の結晶構造および格子定数に基づき、酸化物半導体膜の金属元素の組成を特定することができる。さらに、酸化物半導体層140の金属元素の組成は、蛍光X線分析または電子プローブマイクロアナライザ(Electron Probe Micro Analyzer:EPMA)分析などを用いて特定することもできる。なお、酸化物半導体層140に含まれる酸素元素は、スパッタリングのプロセス条件などにより変化するため、この限りではない。
上述したように、酸化物半導体層140は、アモルファス構造を有していてもよく、多結晶構造を有していてもよい。多結晶構造を有する酸化物半導体は、Poly-OS(Poly-crystalline Oxide Semiconductor)技術を用いて作製することができる。以下では、アモルファス構造を有する酸化物半導体と区別するとき、多結晶構造を有する酸化物半導体をPoly-OSとして説明する場合がある。
[2.水素トラップ領域の構成]
水素トラップ領域は、酸化物絶縁層120およびゲート絶縁層150に形成される。そこで、図3および図4を参照して、酸化物絶縁層120およびゲート絶縁層150の構成について、さらに説明する。図3は、本発明の一実施形態に係る半導体装置10の構成を示す模式的な部分拡大断面図である。具体的には、図3は、図1における領域Pを拡大した断面図である。なお、図3に示す領域Pは、ドレイン領域D近傍の領域であるが、ソース領域S近傍も領域Pと同様の構成を有する。
ゲート絶縁層150は、第1の領域150-1および第2の領域150-2を含む。第1の領域150-1は、ゲート絶縁層150の膜厚方向(または、半導体装置10の平面視)において、ゲート電極160と重畳する領域である。換言すると、第1の領域150-1は、酸化物半導体層140のチャネル領域CHおよびゲート電極160に接する領域である。第2の領域150-2は、ゲート絶縁層150の膜厚方向(または、半導体装置10の平面視)において、ゲート電極160および酸化物半導体層140と重畳しない領域である。換言すると、第2の領域150-2は、酸化物半導体層140のドレイン領域Dの外側に位置し、保護絶縁層170および酸化物絶縁層120と接する領域である。
酸化物絶縁層120は、第3の領域120-1および第4の領域120-2を含む。第3の領域120-1は、酸化物絶縁層120の膜厚方向(または、半導体装置10の平面視)において、ゲート電極160と重畳する領域である。換言すると、第3の領域120-1は、酸化物半導体層140のチャネル領域CHと接する領域である。第4の領域120-2は、酸化物絶縁層120の膜厚方向(または、半導体装置10の平面視)において、ゲート電極160および酸化物半導体層140と重畳しない領域である。換言すると、第4の領域120-2は、酸化物半導体層140のドレイン領域Dの外側に位置し、ゲート絶縁層150と接する領域である。
第1の領域150-1と第3の領域120-1とは、酸化物半導体層140のチャネル領域CHを介して対向している。また、第2の領域150-2と第4の領域120-2とは、酸化物半導体層140のドレイン領域Dの外側において、互いに接している。
詳細は後述するが、酸化物半導体層140のソース領域Sおよびドレイン領域Dは、ゲート電極160をマスクとした不純物のイオン注入によって形成される。不純物として、例えば、ホウ素(B)、リン(P)、アルゴン(Ar)、または窒素(N)などが用いられる。イオン注入によって、酸化物半導体層140のソース領域Sおよびドレイン領域Dには酸素欠陥が生成される。そして、生成された酸素欠陥に水素がトラップされることにより、ソース領域Sおよびドレイン領域Dは低抵抗化する。
イオン注入は、ゲート絶縁層150を介して行われるため、イオン注入によって、ゲート絶縁層150にダングリングボンド欠陥DBが生成される。また、イオン注入によって、酸化物絶縁層120にもダングリングボンド欠陥DBが生成される。なお、上述したように、ゲート電極160をマスクとして不純物のイオン注入が行われるため、ゲート電極160と重畳している領域には不純物が注入されず、ダングリングボンド欠陥DBが生成されない。すなわち、図3に示すように、ゲート電極160と重畳する第1の領域150-1および第3の領域120-1は、ダングリングボンド欠陥DBを含まない。一方、ゲート電極160と重畳しない第2の領域150-2および第4の領域120-2は、ダングリングボンド欠陥DBを含む。例えば、ゲート絶縁層150および酸化物絶縁層120として酸化シリコンが用いられるとき、第2の領域150-2および第4の領域120-2には、シリコンのダングリングボンド欠陥DBが形成される。
第2の領域150-2および第4の領域120-2のダングリングボンド欠陥DBは、水素をトラップすることができる。すなわち、半導体装置10では、第2の領域150-2および第4の領域120-2が、水素トラップ領域として機能することができる。そのため、第2の領域150-2の水素濃度は、第1の領域150-1の水素濃度よりも大きい。同様に、第4の領域120-2の水素濃度は、第3の領域120-1の水素濃度よりも大きい。
第2の領域150-2および第4の領域120-2は、イオン注入された不純物を含む。イオン注入は、不純物の濃度プロファイルに基づいて行われ、第2の領域150-2および第4の領域120-2に含まれる不純物の濃度分布は、濃度プロファイルと対応したものとなる。そのため、第2の領域150-2および第4の領域120-2におけるダングリングボンド欠陥の欠陥量は、濃度プロファイルに基づいて制御することができる。
図4は、本発明の一実施形態に係る半導体装置10において、第2の領域150-2および第4の領域120-2にイオン注入される不純物の濃度プロファイルを示すグラフである。図4の横軸には、第2の領域150-2と第4の領域120-2との界面(または、ゲート絶縁層150と酸化物絶縁層120との界面)を0nmとして、正方向に第4の領域120-2の深さ、および負方向に第2の領域150-2の深さが示されている。換言すると、正方向は、第4の領域120-2における界面からの位置を表し、負方向は、第2の領域150-2における界面からの位置を表す。図4には、4つの異なる濃度プロファイル(a)~(d)が示されている。
水素トラップ領域が、酸化物半導体層140のチャネル領域CHへの水素の侵入を抑制するように機能するためには、所定の欠陥量を有するダングリングボンド欠陥DBを形成する必要がある。また、酸化物半導体層140の上方に位置するゲート絶縁層150中だけでなく、酸化物半導体層140の下方に位置する酸化物絶縁層120中にも不純物がイオン注入され、ダングリングボンド欠陥DBが形成されることが好ましい。すなわち、ゲート絶縁層150および酸化物絶縁層120中に、所定の欠陥量を有するダングリングボンド欠陥DBを含む水素トラップ領域を形成することにより、半導体装置10の電気特性を向上させることができる。
不純物の濃度プロファイルのピークは、第2の領域150-2内にあってもよく、第4の領域120-2内にあってもよい。図4では、濃度プロファイル(a)は第2の領域150-2内にピークを有し、濃度プロファイル(b)~(d)は第4の領域120-2内にピークを有する。
第4の領域120-2において、+16nmの位置(すなわち、界面から酸化物絶縁層120の膜厚方向に16nm離れた位置)における不純物の濃度は、1×1018/cm以上であり(濃度プロファイル(a)~(d)参照)、好ましくは5×1018/cmである(濃度プロファイル(a)~(c)参照)。
また、第4の領域120-2において、+40nmの位置(すなわち、界面から酸化物絶縁層120の膜厚方向に40nm離れた位置)における不純物の濃度は、1×1016/cm以上であり、好ましくは1×1017/cm以上であり、さらに好ましくは1×1018/cm以上である。図4に示す濃度プロファイル(a)~(d)は、いずれも上記範囲を満たす。
また、第4の領域120-2において、0nmから+40nmまでの領域(すなわち、界面から酸化物絶縁層120の膜厚方向に40nm離れた位置までの領域)における不純物の濃度は、1×1016/cm以上である。好ましくは、第4の領域において、0nmから+100nmまでの領域(すなわち、界面から酸化物絶縁層120の膜厚方向に100nm離れた位置までの領域)における不純物の濃度は、1×1016/cm以上である。さらに好ましくは、第4の領域において、0nmから+150nmまでの領域(すなわち、界面から酸化物絶縁層120の膜厚方向に150nm離れた位置までの領域)における不純物の濃度は、1×1016/cm以上である。図4に示す濃度プロファイル(a)~(d)は、いずれも上記範囲を満たす。なお、酸化物絶縁層120の膜厚が100nm未満であるとき、上述した範囲が酸化物絶縁層120の膜厚を超える場合がある。その場合、酸化物絶縁層120と窒化物絶縁層110との総膜厚が上述した範囲であればよい。すなわち、窒化物絶縁層110中に不純物が注入されていてもよい。但し、窒化物絶縁層110中の不純物濃度の最大が1×1019/cm以下となるようにドーピング条件を調整することが好ましい。
第4の領域120-2における不純物の濃度が上記範囲であるとき、ゲート絶縁層150および酸化物絶縁層120中に十分な欠陥量を有するダングリングボンド欠陥DBが形成される。すなわち、ゲート絶縁層150および酸化物絶縁層120が水素トラップ領域を含み、半導体装置10の電気特性を向上させることができる。
以上、半導体装置10の構成について説明したが、上述した半導体装置10は、いわゆるトップゲート型トランジスタである。半導体装置10は様々な変形が可能である。例えば、遮光層105が導電性を有する場合、半導体装置10は、遮光層105がゲート電極として機能し、窒化物絶縁層110および酸化物絶縁層120がゲート絶縁層として機能する構成であってもよい。この場合、半導体装置10は、いわゆるデュアルゲート型トランジスタである。また、遮光層105が導電性を有する場合、遮光層105はフローティング電極であってもよく、ソース電極201と接続されていてもよい。さらに、半導体装置10は、遮光層105を主なゲート電極として機能させる、いわゆるボトムゲート型トランジスタであってもよい。
[3.半導体装置10の製造方法]
図5~図13を参照して、本発明の一実施形態に係る半導体装置10の製造方法について説明する。図5は、本発明の一実施形態に係る半導体装置10の製造方法を示すフローチャートである。図6~図13は、本発明の一実施形態に係る半導体装置10の製造方法を示す模式的な断面図である。
図5に示すように、半導体装置10の製造方法は、ステップS1010~ステップS1120を含む。以下、ステップS1010~ステップS1120を順に説明するが、半導体装置10の製造方法は、ステップの順序が入れ替わる場合がある。また、半導体装置10の製造方法は、さらなるステップが含まれていてもよい。
ステップS1010では、基板100の上に所定のパターンを有する遮光層105が形成される(図6参照)。遮光層105のパターニングは、フォトリソグラフィー法を用いて行われる。
ステップS1020では、遮光層105の上に、窒化物絶縁層110および酸化物絶縁層120が順に形成される(図7参照)。窒化物絶縁層110および酸化物絶縁層120は、CVD法を用いて成膜される。例えば、窒化物絶縁層110および酸化物絶縁層120として、それぞれ、窒化シリコン膜および酸化シリコン膜が成膜される。窒化シリコン膜と酸化シリコン膜とは、同一チャンバー内で反応性ガスを変えることによって連続して成膜することもできる。
後述するステップにおいて、酸化物絶縁層120の所定の領域に水素トラップ機能を有するダングリングボンド欠陥が形成される。そのため、酸化物絶縁層120は、水素トラップとなる過剰酸素を含む膜でなくてもよく、350℃以上で成膜される欠陥の少ない緻密な膜であることが好ましい。酸化物絶縁層120が過剰酸素を含む膜である場合、半導体装置10の信頼性が低下するが、酸化物絶縁層120を緻密な膜とすることにより、半導体装置10の信頼性を向上させることができる。
窒化物絶縁層110の厚さは、例えば、50nm以上500nm以下、好ましくは150nm以上300nm以下である。また、酸化物絶縁層120の厚さは、例えば、50nm以上500nm以下、好ましくは150nm以上300nm以下である。
ステップS1030では、酸化物絶縁層120の上に酸化物半導体膜145が成膜される(図8参照)。酸化物半導体膜145は、スパッタリング法によって成膜される。酸化物半導体膜145の厚さは、例えば、10nm以上100nm以下、好ましくは15nm以上70nm以下、さらに好ましくは15nm以上40nm以下である。
ステップS1030における酸化物半導体膜145はアモルファスである。Poly-OS技術において、酸化物半導体層140が基板面内で均一な多結晶構造を有するためには、成膜後かつ熱処理前の酸化物半導体膜145がアモルファスであることが好ましい。そのため、酸化物半導体膜145の成膜条件は、成膜直後の酸化物半導体層140ができるだけ結晶化しない条件であることが好ましい。スパッタリング法によって酸化物半導体膜145が成膜される場合、被成膜対象物(基板100および基板100上に形成された層)の温度を100℃以下、好ましくは80℃以下、さらに好ましくは50℃以下に制御しながら酸化物半導体膜145が成膜される。また、酸素分圧の低い条件の下で酸化物半導体膜145が成膜される。酸素分圧は、2%以上20%以下であり、好ましくは3%以上15%以下であり、さらに好ましくは3%以上10%以下である。
ステップS1040では、酸化物半導体膜145のパターニングが行われる(図9参照)。酸化物半導体膜145のパターニングは、フォトリソグラフィー法を用いて行われる。酸化物半導体膜145のエッチングとして、ウェットエッチングが用いられてもよく、ドライエッチングが用いられてもよい。ウェットエッチングでは、酸性のエッチャントを用いてエッチングを行うことができる。エッチャントとして、例えば、シュウ酸、PAN、硫酸、過酸化水素水、またはフッ酸を用いることができる。ステップS1040における酸化物半導体膜145はアモルファスであるため、ウェットエッチングにより酸化物半導体膜145を容易に所定の形状にパターニングすることができる。
ステップS1050では、酸化物半導体膜145に対して熱処理が行われる。以下、ステップS1050で行われる熱処理を「OSアニール」という。OSアニールでは、酸化物半導体膜145が、所定の到達温度で所定の時間保持される。所定の到達温度は、300℃以上500℃以下であり、好ましくは350℃以上450℃以下である。また、到達温度での保持時間は、15分以上120分以下であり、好ましくは30分以上60分以下である。OSアニールにより、酸化物半導体膜145が結晶化され、多結晶構造を有する酸化物半導体層140(すなわち、Poly-OSを含む酸化物半導体層140)が形成される。
ステップS1060では、酸化物半導体層140の上にゲート絶縁層150が成膜される(図10参照)。ゲート絶縁層150は、CVD法を用いて成膜される。例えば、ゲート絶縁層150として、酸化シリコンが成膜される。ゲート絶縁層150の欠陥を低減するため、350℃以上の成膜温度でゲート絶縁層150を成膜してもよい。ゲート絶縁層150の厚さは、50nm以上300nm以下、好ましくは60nm以上200nm以下、さらに好ましくは70nm以上150nm以下である。
ステップS1070では、酸化物半導体層140に対して熱処理が行われる。以下、ステップS1070で行われる熱処理を「酸化アニール」という。酸化物半導体層140の上にゲート絶縁層150が形成されると、酸化物半導体層140の上面および側面には多くの酸素欠陥が生成される。酸化物半導体層140が酸化物絶縁層120およびゲート絶縁層150によって囲まれた状態で酸化アニールが行われると、酸化物絶縁層120およびゲート絶縁層150を介して酸化物半導体層140に酸素が供給され、酸化物半導体層140の酸素欠陥が修復される。
ステップS1080では、ゲート絶縁層150の上に所定のパターンを有するゲート電極160が形成される(図11参照)。ゲート電極160は、スパッタリング法または原子層体積法によって成膜され、ゲート電極160のパターニングは、フォトリソグラフィー法を用いて行われる。
ステップS1090では、酸化物半導体層140中にソース領域Sおよびドレイン領域Dが形成される(図12参照)。ソース領域Sおよびドレイン領域Dは、イオン注入によって形成される。イオン注入は、イオンドーピング装置またはイオン注入装置を用いて行うことができる。具体的には、ゲート電極160をマスクとして、ゲート絶縁層150を介して酸化物半導体層140に不純物が注入される。注入される不純物として、例えば、ホウ素(B)、リン(P)、アルゴン(Ar)、または窒素(N)などが用いられる。ゲート電極160と重畳しないソース領域Sおよびドレイン領域Dでは、イオン注入によって酸素欠陥が生成され、生成された酸素欠陥に水素がトラップされる。これにより、ソース領域Sおよびドレイン領域Dの抵抗が低下する。一方、ゲート電極160と重畳するチャネル領域では、不純物が注入されないため、酸素欠陥が生成されず、チャネル領域CHの抵抗は低下しない。
また、ステップS1090では、ゲート絶縁層150を介して酸化物絶縁層120にも不純物が注入される。ゲート絶縁層150および酸化物絶縁層120では、イオン注入によってダングリングボンド欠陥DBが生成される。また、ゲート絶縁層150および酸化物絶縁層120は、ホウ素(B)、リン(P)、アルゴン(Ar)、または窒素(N)などの不純物を含む。
ステップS1100では、ゲート絶縁層150およびゲート電極160の上に保護絶縁層170が形成される(図13参照)。保護絶縁層170は、CVD法を用いて成膜される。例えば、保護絶縁層170として、酸化シリコン膜および窒化シリコン膜が成膜される。保護絶縁層170の厚さは、50nm以上500nm以下である。
ここで、図15および図16を参照して、ステップS1090およびステップS1100について、さらに詳細に説明する。図15および図16は、本発明の一実施形態に係る半導体装置10の製造方法において、第2の領域150-2および第4の領域120-2の水素トラップ機能を説明する模式的な断面図である。
図15に示すように、ステップS1090が行われると、ゲート絶縁層150および酸化物絶縁層120中に、それぞれ、ダングリングボンド欠陥DBを有する第2の領域150-2および第4の領域120-2が形成される。ダングリングボンド欠陥DBの位置および欠陥量は、イオン注入のプロセスパラメータ(例えば、ドーズ量、加速電圧、プラズマ電力など)を調整することで制御することができる。ドーズ量は、1×1014/cm以上であり、好ましくは5×1014/cm以上であり、さらに好ましくは1×1015/cm以上であるが、これに限られない。また、加速電圧は、10keV超であり、好ましくは15keV以上であり、さらに好ましくは20keV以上である。第2の領域150-2および第4の領域120-2では、ダングリングボンド欠陥DBが水素をトラップすることができる。すなわち、第2の領域150-2および第4の領域120-2は、水素トラップ領域として機能することができる。
保護絶縁層170が外部からの不純物の拡散防止の機能を有するためには、保護絶縁層170は、350℃以上で成膜される欠陥の少ない緻密な膜であることが好ましい。前述のような条件で成膜される保護絶縁層170は、通常、多くの水素を含む。また、成膜温度が高いため、保護絶縁層170の成膜中において、ゲート絶縁層150中に水素が拡散する。そのため、少なくともゲート絶縁層150に水素トラップ領域が形成されていないと、ゲート絶縁層150を介して、酸化物半導体層140のソース領域Sおよびドレイン領域Dだけでなく、チャネル領域CHにまで水素が拡散してしまう。
図16に示すように、ステップS1100において、ゲート絶縁層150および酸化物絶縁層120中に、それぞれ、第2の領域150-2および第4の領域120-2が形成されていると、保護絶縁層170の成膜において、第2の領域150-2および第4の領域120-2中のダングリングボンド欠陥DBが、保護絶縁層170から拡散される水素をトラップする。そのため、ステップS1100において、酸化物半導体層140のチャネル領域CHへの水素の侵入を抑制することができる。また、保護絶縁層170として、水素を含む緻密な膜を用いることができるため、酸素欠陥を含むソース領域Sおよびドレイン領域Dに十分な量の水素を供給することができる。
以上説明したように、ステップS1090においてゲート絶縁層150および酸化物絶縁層120中に水素トラップ領域を形成することにより、ステップS1100以降においてチャネル領域CHへの水素の侵入を抑制することができる。その一方で、ソース領域Sおよびドレイン領域Dの酸素欠陥に十分な量の水素を供給することができる。したがって、
プロセス起因によるばらつきが低減されるため、半導体装置10の電気特性のばらつきを抑制することができる。換言すると、半導体装置の製造歩留まりが向上する。
再び、図5に戻り、ステップS1110以降について説明する。
ステップS1110では、ゲート絶縁層150および保護絶縁層170に開口171および173が形成される(図14参照)。開口171および173の形成により、酸化物半導体層140のソース領域Sおよびドレイン領域Dが露出される。
ステップS1120では、ソース電極201が、保護絶縁層170の上および開口171の内部に形成され、ドレイン電極203が、保護絶縁層170の上および開口173の内部に形成される。ソース電極201およびドレイン電極203は、同一層として形成される。具体的には、ソース電極201およびドレイン電極203は、成膜された1つの導電膜をパターニングして形成される。以上のステップにより、図1に示す半導体装置10が製造される。
以上、半導体装置10の製造方法について説明したが、半導体装置10の製造方法はこれに限られない。例えば、保護絶縁層170に不純物を注入するステップが含まれていてもよい。ここで、図17を参照して、保護絶縁層170に不純物が注入するステップについて説明する。図17は、本発明の一実施形態に係る半導体装置10の製造方法において、保護絶縁層170の水素トラップ機能を説明する模式的な断面図である。
図17に示すように、保護絶縁層170に不純物が注入されると、保護絶縁層170にダングリングボンド欠陥DBが形成される。この場合、第2の領域150-2および第4の領域120-2中のダングリングボンド欠陥DBだけでなく、保護絶縁層170中のダングリングボンド欠陥DBにも水素がトラップされる。すなわち、保護絶縁層170が水素トラップ機能を有する。そのため、保護絶縁層170に含まれる水素を、保護絶縁層170中のダングリングボンド欠陥DBがトラップし、ゲート絶縁層150に水素が拡散されることを防止することができる。また、保護絶縁層170は、外部から保護絶縁層170に侵入した水素もトラップすることができる。チャネル領域CHまでの水素の拡散が防止されるので、半導体装置10の信頼性がさらに向上する。
本実施形態に係る半導体装置10では、酸化物半導体層140の上方のゲート絶縁層150および酸化物半導体層140の下方の酸化物絶縁層120の中に、水素トラップ領域が形成されている。そのため、半導体装置10では、酸化物半導体層140のチャネル領域CHへの水素の侵入を抑制することができる。したがって、チャネル領域CH中のキャリア濃度を十分低減することができるため、半導体装置10の電気特性における閾値電圧のばらつきを抑制することができる。
<第2実施形態>
図18を参照して、本発明の一実施形態に係る半導体装置10Aについて説明する。図18は、本発明の一実施形態に係る半導体装置10Aの構成を示す模式的な平面図である。なお、半導体装置10Aの構成が半導体装置10の構成と同様であるとき、半導体装置10Aの構成の説明を省略する場合がある。
図18に示すように、半導体装置10Aは、遮光層105A、酸化物半導体層140A、ゲート電極160A、ソース電極201A、およびドレイン電極203Aを含む。遮光層105Aと酸化物半導体層140Aとの間には、窒化物絶縁層および酸化物絶縁層が形成されている。また、酸化物半導体層140Aとゲート電極160Aとの間にはゲート絶縁層が形成されている。また、ゲート電極160Aとソース電極201Aおよびドレイン電極203Aとの間には保護絶縁層が形成されている。窒化物絶縁層、酸化物絶縁層、ゲート絶縁層、および保護絶縁層は、それぞれ、第1実施形態で説明した窒化物絶縁層110、酸化物絶縁層120、ゲート絶縁層150、および保護絶縁層170と同様であるため、これらの説明は省略する。
ゲート絶縁層および保護絶縁層には、開口171Aおよび173Aが設けられている。ソース電極201Aは、開口171Aを介して、酸化物半導体層140Aのソース領域Sと電気的に接続されている。同様に、ドレイン電極203Aは、開口173Aを介して、酸化物半導体層140Aのドレイン領域Dと電気的に接続されている。酸化物半導体層140A上のゲート電極160Aの平面形状はU字状である。平面視において、U字状の内側にソース電極201Aが配置され、U字状の外側にドレイン電極203Aが配置されている。チャネル領域CHにおいて、ゲート電極160Aの幅がチャネル長Lであり、ゲート電極160AのU字状に沿った長さがチャネル幅Wである。図18に示すように、半導体装置10Aでは、チャネル長Lよりもチャネル幅Wを大きくすることができるため、電流を増加させることができる。
半導体装置10Aにおいても、ゲート電極160Aをマスクとして、ゲート絶縁層を介して不純物のイオン注入が行われ、ゲート絶縁層および酸化物絶縁層に水素トラップ領域が形成されている。したがって、酸化物半導体層140Aに侵入する水素を抑制することができるため、半導体装置10Aでは、電気特性のばらつきが小さい。特に、電気特性における閾値電圧のばらつきを抑制することができる。
作製したサンプルに基づき、半導体装置10について、さらに詳細に説明する。
[1.イオン注入の有無による違い]
[1-1.実施例サンプルの作製]
実施例1および実施例2のサンプルとして、第1実施形態で説明した製造方法を用いた半導体装置を作製した。すなわち、実施例1および実施例2では、半導体装置の製造において、ゲート絶縁層150を介したホウ素のイオン注入を行った。実施例1の酸化物半導体層は、インジウム元素を含み、全金属元素に対するインジウム元素の原子比率は50%以上であった。また、酸化物半導体層は、OSアニール前はアモルファス構造を有したが、OSアニール後は結晶化され、多結晶構造を有した。すなわち、実施例1の酸化物半導体層は、Poly-OSを含む。実施例2の酸化物半導体層は、OSアニール後においてもアモルファス構造のIGZOを含む。
[1-2.比較例サンプルの作製]
比較例1および比較例2のサンプルとして、第1実施形態で説明した製造方法のうち、イオン注入を行わない半導体装置を作製した。比較例1の酸化物半導体層は、Poly-OSを含む。比較例2の酸化物半導体層は、アモルファス構造のIGZOを含む。
[1-3.電気特性]
図19は、実施例1および実施例2の半導体装置の電気特性を示すグラフである。図23は、比較例1および比較例2の半導体装置の電気特性を示すグラフである。図19および図23に示すグラフのそれぞれには、チャネル幅W/チャネル長L=4.5μm/3.0μmを有する26個のサンプルの電気特性が示されている。電気特性を示すグラフの縦軸にはドレイン電流Idが示され、横軸にはゲート電圧Vgが示されている。各サンプルの電気特性の測定条件は、表1のとおりである。
Figure 2024039361000002
図19に示すように、実施例1および実施例2のサンプルでは、閾値電圧のばらつきの小さい電気特性が得られた。一方、図23に示すように、比較例1のサンプルでは、閾値電圧が負側にシフトし、ばらつきの大きい電気特性が得られた。また、比較例2のサンプルでは、ゲート電圧が-15V~+15Vの範囲において閾値電圧を確認することができなかった。
図19および図23の結果より、酸化物半導体層が多結晶構造またはアモルファス構造を有するか否かに依らず、ゲート絶縁層を介したイオン注入を行うと、ゲート電圧が0V近傍において電流が急減に増加するスイッチング性能を示す電気特性が得られる。一方、ゲート絶縁層を介したイオン注入を行わないと、スイッチング性能を示す電気特性が得られない。これは、酸化物半導体層のチャネル領域におけるキャリア濃度が増加したことにより、チャネル領域の絶縁性が低下したためと推測される。実施例1および実施例2のサンプルと異なり、比較例1および比較例2のサンプルでは、ゲート絶縁層および酸化物半導体層に、イオン注入による水素トラップ領域が形成されない。そのため、ゲート絶縁層および酸化物絶縁層を通じて酸化物半導体層のチャネル領域に容易に水素が侵入すると考えられる。侵入した水素は、チャネル領域の酸素欠陥にトラップされてキャリアを生成するため、チャネル領域におけるキャリア濃度が増加する。
[2.イオン注入の条件による違い]
[2-1.実施例サンプルの作製]
実施例3~実施例14のサンプルとして、第1実施形態で説明した製造方法を用いた半導体装置を作製した。実施例3~実施例14の酸化物半導体層は、Poly-OSを含む。実施例3~実施例8のサンプルは、構造Aを有する。実施例9~実施例14のサンプルは、構造Bを有する。構造Aおよび構造Bの条件は、表2のとおりである。
Figure 2024039361000003
ゲート絶縁層を介したホウ素のイオン注入の条件は、表3のとおりである。また、各サンプルにおけるホウ素の濃度プロファイルを図20および図21に示す。図20は、実施例3~実施例8の半導体装置の作製において行われるイオン注入のホウ素の濃度プロファイルを示すグラフである。図21は、実施例9~実施例14の半導体装置の作製において行われるイオン注入のホウ素の濃度プロファイルを示すグラフである。なお、図20および図21において、グラフの横軸は、ゲート絶縁層と酸化物絶縁層との界面を0nmとしたときの界面からの距離(酸化物絶縁層側を正方向とし、ゲート絶縁層側を負方向とする。)を表し、グラフの縦軸は、ホウ素の濃度を表している。
Figure 2024039361000004
実施例3~実施例5のサンプルの濃度プロファイルは、ゲート絶縁層にピークを有する。実施例6~実施例14のサンプルの濃度プロファイルは、酸化物絶縁層にピークを有する。実施例3~実施例14のサンプルでは、ゲート絶縁層と酸化物絶縁層との界面から酸化物絶縁層の膜厚方向に16nm離れた位置における酸化物絶縁層中のホウ素の濃度は、1×1018/cm以上である。また、実施例3~実施例14のサンプルでは、ゲート絶縁層と酸化物絶縁層との界面から酸化物絶縁層の膜厚方向に40nm離れた位置における酸化物絶縁層中のホウ素の濃度は、1×1017/cm以上である。したがって、実施例3~実施例14のサンプルでは、ゲート絶縁層と酸化物絶縁層との界面から酸化物絶縁層の膜厚方向に40nm離れた位置までの領域におけるホウ素の濃度は、1×1016/cm以上である。
酸化物絶縁層中のホウ素の濃度について、さらに詳細に説明する。実施例3~実施例14のサンプルでは、ゲート絶縁層と酸化物絶縁層との界面から酸化物絶縁層の膜厚方向に16nm離れた位置における酸化物絶縁層中のホウ素の濃度は、5×1018/cm以上である。特に、実施例4、実施例5、実施例7、実施例8、実施例10、実施例11、実施例13、および実施例14のサンプルでは、ゲート絶縁層と酸化物絶縁層との界面から酸化物絶縁層の膜厚方向に16nm離れた位置における酸化物絶縁層中のホウ素の濃度は、2×1019/cm以上である。また、実施例3~実施例14のサンプルでは、ゲート絶縁層と酸化物絶縁層との界面から酸化物絶縁層の膜厚方向に40nm離れた位置における酸化物絶縁層中のホウ素の濃度は、1×1018/cm以上である。特に、実施例4、実施例5、実施例7、実施例8、実施例13、および実施例14のサンプルでは、ゲート絶縁層と酸化物絶縁層との界面から酸化物絶縁層の膜厚方向に40nm離れた位置における酸化物絶縁層中のホウ素の濃度は、2×1019/cm以上である。また、実施例3~実施例8および実施例12~実施例14のサンプルでは、ゲート絶縁層と酸化物絶縁層との界面から酸化物絶縁層の膜厚方向に100nm離れた位置までの領域におけるホウ素の濃度は、1×1016/cm以上である。特に、実施例6~実施例8では、ゲート絶縁層と酸化物絶縁層との界面から酸化物絶縁層の膜厚方向に150nm離れた位置までの領域におけるホウ素の濃度は、1×1016/cm以上である。
[2-2.比較例サンプルの作製]
比較例3~比較例8のサンプルとして、実施例3~実施例14と異なるイオン注入の条件で半導体装置を作製した。比較例3~比較例8のサンプルの構造およびイオン注入の条件は、表4のとおりである。また、各サンプルにおけるホウ素の濃度プロファイルを図24および図25に示す。図24は、比較例3~比較例5の半導体装置の作製において行われるイオン注入のホウ素の濃度プロファイルを示すグラフである。図25は、比較例6~比較例8の半導体装置の作製において行われるイオン注入のホウ素の濃度プロファイルを示すグラフである。なお、図24および図25において、グラフの横軸は、ゲート絶縁層と酸化物絶縁層との界面を0nmとしたときの界面からの距離(酸化物絶縁層側を正方向とし、ゲート絶縁層側を負方向とする。)を表し、グラフの縦軸は、ホウ素の濃度を表している。
Figure 2024039361000005
比較例3~比較例8のサンプルの濃度プロファイルは、ゲート絶縁層にピークを有する。比較例3~比較例5のサンプルでは、ゲート絶縁層と酸化物絶縁層との界面から酸化物絶縁層の膜厚方向に16nm離れた位置における酸化物絶縁層中のホウ素の濃度は、1×1017/cm以上5×1018/cm未満である。比較例6~比較例8のサンプルでは、ゲート絶縁層と酸化物絶縁層との界面から酸化物絶縁層の膜厚方向に16nm離れた位置における酸化物絶縁層中のホウ素の濃度は、1×1016/cm未満である。また、比較例3~比較例8のサンプルでは、ゲート絶縁層と酸化物絶縁層との界面から酸化物絶縁層の膜厚方向に40nm離れた位置における酸化物絶縁層中のホウ素の濃度は、1×1016/cm未満である。したがって、比較例3~比較例8のサンプルでは、ゲート絶縁層と酸化物絶縁層との界面から酸化物絶縁層の膜厚方向に40nm離れた位置までの領域におけるホウ素の濃度は、1×1016/cm以上ではない。
[2-3.電気特性]
図22は、実施例3~実施例14の半導体装置の電気特性を示すグラフである。図26は、比較例3~比較例8の半導体装置の電気特性を示すグラフである。図22および図26に示すグラフのそれぞれには、チャネル幅W/チャネル長L=4.5μm/3.0μmを有する26個のサンプルの電気特性が示されている。各サンプルの電気特性の測定条件は、表1に示した条件と同様である。
図22に示すように、実施例3~実施例14のサンプルでは、閾値電圧のばらつきの小さいトランジスタ特性が得られた。一方、図26に示すように、比較例3~比較例8のサンプルでは、閾値電圧が負側にシフトし、ばらつきの大きい電気特性が得られた。
図22および図26の結果より、ゲート絶縁層を介したイオン注入を行うとき、ゲート絶縁層だけでなく、酸化物絶縁層のある程度の深さにまでホウ素を注入することにより、半導体装置の閾値電圧のばらつきが抑制できることがわかる。実施例3~実施例14のサンプルは、比較例3~比較例8のサンプルよりも、酸化物絶縁層の深くまで水素トラップ領域が形成されている。そのため、酸化物絶縁層を通じて酸化物半導体層のチャネル領域へ侵入する水素が抑制されたと考えられる。
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態を基にして、当業者が適宜構成要素の追加、削除、もしくは設計変更を行ったもの、または工程の追加、省略、もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
10、10A:半導体装置、 100:基板、 105、105A:遮光層、 110:窒化物絶縁層、 120:酸化物絶縁層、 120-1:第3の領域、 120-2:第4の領域、 140、140A:酸化物半導体層、 145:酸化物半導体膜、 150:ゲート絶縁層、 150-1:第1の領域、 150-2:第2の領域、 160、160A:ゲート電極、 170:保護絶縁層、 171、171A:開口、 173、173A:開口、 200:ソース・ドレイン電極、 201、201A:ソース電極、 203、203A:ドレイン電極

Claims (11)

  1. 酸化物絶縁層と、
    前記酸化物絶縁層の上の酸化物半導体層と、
    前記酸化物半導体層を覆う、前記酸化物絶縁層および前記酸化物半導体層の上のゲート絶縁層と、
    前記ゲート絶縁層の上のゲート電極と、
    前記ゲート電極を覆う、前記ゲート絶縁層および前記ゲート電極の上の保護絶縁層と、を含み、
    前記ゲート絶縁層は、
    前記ゲート電極と重畳する第1の領域と、
    前記ゲート電極と重畳せず、前記保護絶縁層と接する第2の領域と、を含み、
    前記酸化物絶縁層は、
    前記ゲート電極と重畳する第3の領域と、
    前記ゲート電極および前記酸化物半導体層と重畳せず、前記ゲート絶縁層と接する第4の領域と、を含み、
    前記酸化物半導体層は、
    チャネル領域と、
    前記チャネル領域よりも大きなキャリア濃度を有するソース領域およびドレイン領域と、を含み、
    前記ソース領域、前記ドレイン領域、および第2の領域の各々は、不純物を含み、
    前記第2の領域の水素濃度は、前記第1の領域の水素濃度よりも大きい、半導体装置。
  2. 前記第4の領域は、前記不純物を含み、
    前記第4の領域の水素濃度は、前記第3の領域の水素濃度よりも大きい、請求項1に記載の半導体装置。
  3. 前記第4の領域において、前記ゲート絶縁層との界面から前記酸化物絶縁層の膜厚方向に16nm離れた位置における前記不純物の濃度は、1×1018/cm以上である、請求項2に記載の半導体装置。
  4. 前記第4の領域において、前記ゲート絶縁層との界面から前記酸化物絶縁層の膜厚方向に16nm離れた位置における前記不純物の濃度は、5×1018/cm以上である、請求項2に記載の半導体装置。
  5. 前記第4の領域において、前記ゲート絶縁層との界面から前記酸化物絶縁層の膜厚方向に40nm離れた位置における前記不純物の濃度は、1×1016/cm以上である、請求項2に記載の半導体装置。
  6. 前記第4の領域において、前記ゲート絶縁層との界面から前記酸化物絶縁層の膜厚方向に40nm離れた位置における前記不純物の濃度は、1×1017/cm以上である、請求項2に記載の半導体装置。
  7. 前記第4の領域において、前記ゲート絶縁層との界面から前記酸化物絶縁層の膜厚方向に40nm離れた位置における前記不純物の濃度は、1×1018/cm以上である、請求項2に記載の半導体装置。
  8. 前記第4の領域において、前記ゲート絶縁層との界面から前記酸化物絶縁層の膜厚方向に40nm離れた位置までの領域における前記不純物の濃度は、1×1016/cm以上である、請求項2に記載の半導体装置。
  9. 前記第4の領域において、前記ゲート絶縁層との界面から前記酸化物絶縁層の膜厚方向に100nm離れた位置までの領域における前記不純物の濃度は、1×1016/cm以上である、請求項2に記載の半導体装置。
  10. 前記第4の領域において、前記ゲート絶縁層との界面から前記酸化物絶縁層の膜厚方向に150nm離れた位置までの領域における前記不純物の濃度は、1×1016/cm以上である、請求項2に記載の半導体装置。
  11. 前記不純物は、ホウ素、リン、アルゴン、および窒素からなる群から選択される1つである、請求項1乃至請求項10のいずれか一項に記載の半導体装置。
JP2022143864A 2022-09-09 2022-09-09 半導体装置 Pending JP2024039361A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2022143864A JP2024039361A (ja) 2022-09-09 2022-09-09 半導体装置
KR1020230112808A KR20240035705A (ko) 2022-09-09 2023-08-28 반도체 장치
US18/456,832 US20240097043A1 (en) 2022-09-09 2023-08-28 Semiconductor device
CN202311098309.4A CN117690975A (zh) 2022-09-09 2023-08-29 半导体器件
DE102023208538.0A DE102023208538A1 (de) 2022-09-09 2023-09-05 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022143864A JP2024039361A (ja) 2022-09-09 2022-09-09 半導体装置

Publications (1)

Publication Number Publication Date
JP2024039361A true JP2024039361A (ja) 2024-03-22

Family

ID=90054481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022143864A Pending JP2024039361A (ja) 2022-09-09 2022-09-09 半導体装置

Country Status (5)

Country Link
US (1) US20240097043A1 (ja)
JP (1) JP2024039361A (ja)
KR (1) KR20240035705A (ja)
CN (1) CN117690975A (ja)
DE (1) DE102023208538A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
SG10201700805WA (en) 2012-08-03 2017-02-27 Semiconductor Energy Lab Co Ltd Oxide semiconductor stacked film and semiconductor device
TWI644437B (zh) 2012-09-14 2018-12-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN109121438B (zh) 2016-02-12 2022-02-18 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置

Also Published As

Publication number Publication date
KR20240035705A (ko) 2024-03-18
DE102023208538A1 (de) 2024-03-14
US20240097043A1 (en) 2024-03-21
CN117690975A (zh) 2024-03-12

Similar Documents

Publication Publication Date Title
USRE48290E1 (en) Thin film transistor array panel
KR100679917B1 (ko) 박막 트랜지스터 및 그 제조방법
KR101675114B1 (ko) 박막 트랜지스터 및 그 제조방법
WO2010001998A1 (ja) 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
KR100729054B1 (ko) 박막 트랜지스터 및 그 제조 방법
WO2018214647A1 (zh) 阵列基板及其制备方法、显示面板以及显示装置
JP3176527B2 (ja) 半導体装置の製造方法
JP2021057615A (ja) 炭化珪素半導体素子
KR20120127318A (ko) 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판
US10205026B2 (en) Thin film transistor having a composite metal gate layer
JP2024039361A (ja) 半導体装置
CN114335148A (zh) 一种纵向结构氮化镓功率晶体管的制备方法
TW202412314A (zh) 半導體裝置
US20240113228A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20240113227A1 (en) Semiconductor device
WO2023238521A1 (ja) 薄膜トランジスタおよび電子機器
WO2024042997A1 (ja) 酸化物半導体膜、薄膜トランジスタ、および電子機器
KR20240046023A (ko) 반도체 장치
US20240021668A1 (en) Semiconductor device
WO2024029429A1 (ja) 積層構造体及び薄膜トランジスタ
WO2024029438A1 (ja) 酸化物半導体膜、薄膜トランジスタ、および電子機器
WO2024029437A1 (ja) 薄膜トランジスタおよび電子機器
US20220344517A1 (en) Thin Film Transistor, Semiconductor Substrate and X-Ray Flat Panel Detector
WO2023189489A1 (ja) 半導体装置
CN114628529B (zh) 驱动背板及其制备方法、显示面板