CN117690975A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN117690975A
CN117690975A CN202311098309.4A CN202311098309A CN117690975A CN 117690975 A CN117690975 A CN 117690975A CN 202311098309 A CN202311098309 A CN 202311098309A CN 117690975 A CN117690975 A CN 117690975A
Authority
CN
China
Prior art keywords
insulating layer
region
oxide
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311098309.4A
Other languages
English (en)
Inventor
渡壁创
津吹将志
佐佐木俊成
田丸尊也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of CN117690975A publication Critical patent/CN117690975A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明涉及半导体器件。本发明提供包含防止氢侵入沟道区域的氢捕获区域的半导体器件。半导体器件包含：氧化物绝缘层；氧化物绝缘层之上的氧化物半导体层；覆盖氧化物半导体层的、氧化物绝缘层及氧化物半导体层之上的栅极绝缘层；栅极绝缘层之上的栅电极；和覆盖栅电极的、栅极绝缘层及栅电极之上的保护绝缘层，栅极绝缘层包含与栅电极重叠的第1区域、和与栅电极不重叠并与保护绝缘层相接的第2区域，氧化物绝缘层包含与栅电极重叠的第3区域、和与栅电极及所述氧化物半导体层不重叠并与栅极绝缘层相接的第4区域，氧化物半导体层的源极区域及漏极区域以及第2区域包含杂质，第2区域的氢浓度大于第1区域的氢浓度。

Description

半导体器件
技术领域
本发明的一个实施方式涉及将氧化物半导体作为沟道使用的半导体器件。
背景技术
近年来，取代非晶硅、低温聚硅及单晶硅等硅半导体，进行了将氧化物半导体作为沟道使用的半导体器件的开发(例如参见专利文献1～专利文献6)。包含这样的氧化物半导体的半导体器件与包含非晶硅的半导体器件同样地，能够以简单的构造及低温工艺形成。另外，已知包含氧化物半导体的半导体器件具有比包含非晶硅的半导体器件高的电场效应迁移率。
现有技术文献
专利文献
专利文献1：日本特开2021-141338号公报
专利文献2：日本特开2014-099601号公报
专利文献3：日本特开2021-153196号公报
专利文献4：日本特开2018-006730号公报
专利文献5：日本特开2016-184771号公报
专利文献6：日本特开2021-108405号公报
发明内容
发明要解决的课题
在氧化物半导体中，若氢被氧缺陷捕获则生成载流子。利用该机理，在半导体器件中，通过在氧化物半导体层中形成氧缺陷并向所形成的氧缺陷供给氢，从而能够在氧化物半导体层中形成载流子浓度比与源电极及漏电极电连接的沟道区域大的源极区域及漏极区域。需要说明的是，若氢扩散至氧化物半导体层的沟道区域，则不再作为沟道发挥功能。即，由于氢向沟道区域扩散，从而半导体器件的电气特性中的阈值电压变化，因此阈值电压的不均匀增大，半导体器件的制造成品率降低。因此，作为与氧化物半导体层相接的绝缘层，使用能够捕获氢的包含过量氧的氧化物，以防止氢侵入沟道区域。
然而，由于包含过量氧的氧化物作为电子捕获部发挥功能，因此包含这样的氧化物的半导体器件的可靠性显著降低。因此，期望能够以不降低可靠性的方式向氧化物半导体层的源极区域及漏极区域供给氢、并防止氢向氧化物半导体层的沟道区域侵入的半导体器件。
鉴于上述问题，本发明的一个实施方式的目的之一在于提供包含防止氢向沟道区域侵入的氢捕获区域的半导体器件。
用于解决课题的手段
本发明一个实施方式涉及的半导体器件包含：氧化物绝缘层；氧化物绝缘层之上的氧化物半导体层；覆盖氧化物半导体层的、氧化物绝缘层及氧化物半导体层之上的栅极绝缘层；栅极绝缘层之上的栅电极；和覆盖栅电极的、栅极绝缘层及栅电极之上的保护绝缘层，栅极绝缘层包含与栅电极重叠的第1区域、和与栅电极不重叠并与保护绝缘层相接的第2区域，氧化物绝缘层包含与栅电极重叠的第3区域、和与栅电极及氧化物半导体层不重叠并与栅极绝缘层相接的第4区域，氧化物半导体层包含沟道区域、和具有比沟道区域大的载流子浓度的源极区域及漏极区域，源极区域、漏极区域及第2区域包含杂质，第2区域的氢浓度大于第1区域的氢浓度。
附图说明
图1是示出本发明一个实施方式涉及的半导体器件的构成的示意性剖视图。
图2是示出本发明一个实施方式涉及的半导体器件的构成的示意性俯视图。
图3是示出本发明一个实施方式涉及的半导体器件的构成的示意性局部放大剖视图。
图4是示出在本发明一个实施方式涉及的半导体器件中被离子注入到第2区域及第4区域的杂质的浓度的剖面(profile)的曲线图。
图5是示出本发明一个实施方式涉及的半导体器件的制造方法的流程图。
图6是示出本发明一个实施方式涉及的半导体器件的制造方法的示意性剖视图。
图7是示出本发明一个实施方式涉及的半导体器件的制造方法的示意性剖视图。
图8是示出本发明一个实施方式涉及的半导体器件的制造方法的示意性剖视图。
图9是示出本发明一个实施方式涉及的半导体器件的制造方法的示意性剖视图。
图10是示出本发明一个实施方式涉及的半导体器件的制造方法的示意性剖视图。
图11是示出本发明一个实施方式涉及的半导体器件的制造方法的示意性剖视图。
图12是示出本发明一个实施方式涉及的半导体器件的制造方法的示意性剖视图。
图13是示出本发明一个实施方式涉及的半导体器件的制造方法的示意性剖视图。
图14是示出本发明一个实施方式涉及的半导体器件的制造方法的示意性剖视图。
图15是在本发明一个实施方式涉及的半导体器件的制造方法中说明第2区域及第4区域的氢捕获功能的示意性剖视图。
图16是在本发明一个实施方式涉及的半导体器件的制造方法中说明第2区域及第4区域的氢捕获功能的示意性剖视图。
图17是在本发明一个实施方式涉及的半导体器件的制造方法中说明保护绝缘层的氢捕获功能的示意性剖视图。
图18是示出本发明一个实施方式涉及的半导体器件的构成的示意性俯视图。
图19是示出实施例1及实施例2的半导体器件的电气特性的曲线图。
图20是示出在实施例3～实施例8的半导体器件的制备中进行的离子注入的硼的浓度剖面的曲线图。
图21是示出在实施例9～实施例14的半导体器件的制备中进行的离子注入的硼的浓度剖面的曲线图。
图22A是示出实施例3～实施例5的半导体器件的电气特性的曲线图。
图22B是示出实施例6～实施例8半导体器件的电气特性的曲线图。
图22C是示出实施例9～实施例11的半导体器件的电气特性的曲线图。
图22D是示出实施例12～实施例14的半导体器件的电气特性的曲线图。
图23是示出比较例1及比较例2的半导体器件的电气特性的曲线图。
图24是示出在比较例3～比较例5的半导体器件的制备中进行的离子注入的硼的浓度剖面的曲线图。
图25是示出在比较例6～比较例8的半导体器件的制备中进行的离子注入的硼的浓度剖面的曲线图。
图26A是示出比较例3～比较例5的半导体器件的电气特性的曲线图。
图26B是示出比较例6～比较例8的半导体器件的电气特性的曲线图。
附图标记说明
10、10A：半导体器件、100：基板、105、105A：遮光层、110：氮化物绝缘层、120：氧化物绝缘层、120-1：第3区域、120-2：第4区域、140、140A：氧化物半导体层、145：氧化物半导体膜、150：栅极绝缘层、150-1：第1区域、150-2：第2区域、160、160A：栅电极、170：保护绝缘层、171、171A：开口、173、173A：开口、200：源·漏电极、201、201A：源电极、203、203A：漏电极
具体实施方式
以下参照附图说明本发明的各实施方式。以下的公开内容只不过是一例。本领域技术人员保持发明主旨且通过适当变更实施方式的构成而能够容易想到的构成当然包含在本发明的范围内。就附图而言，为了使说明更加明确，与实际方式相比，有时示意性表示各部分的宽度、厚度、形状等。然而，图示的形状只是一例，并非限定本发明的解释。在本说明书和各图中，对于与关于已出现的附图说明过的构成相同的构成，存在标注同一附图标记并适当省略详细说明的情况。
在本说明书中，将从基板朝向氧化物半导体层的方向称为上或上方。反之，将从氧化物半导体层朝向基板的方向称为下或下方。像这样，为了便于说明，使用上方或下方的术语来说明，例如，也可以将基板与氧化物半导体层的上下关系配置为与图示不同的朝向。在以下的说明中，对于例如基板上的氧化物半导体层的表述而言，如上所述只不过说明基板与氧化物半导体层的上下关系，也可以在基板与氧化物半导体层之间配置其他部件。上方或下方表示使多个层层叠而成的构造中的层叠顺序，在表述为半导体器件上方的像素电极的情况下，也可以是在俯视观察时半导体器件与像素电极不重叠的位置关系。另一方面，在表述为半导体器件铅垂上方的像素电极的情况下，表示在俯视观察时半导体器件与像素电极重叠的位置关系。
在本说明书中，“膜”这样的术语、和“层”这样的术语根据情况能够相互替换。
在本说明书中，“显示装置”是指使用电光学层显示影像的构造体。例如，显示装置这样的术语有时是指包含电光学层的显示面板，或者有时是指在显示单元上安装其他光学部件(例如偏光部件、背光源、触摸面板等)的构造体。只要在技术上没有矛盾，“电光学层”能够包含液晶层、电致发光(EL)层、电致变色(EC)层、电泳层。因此，对于后述的实施方式，作为显示装置，例示包含液晶层的液晶显示装置及包含有机EL层的有机EL显示装置来进行说明，但本实施方式中的构造能够应用于包含上述的其他电光学层的显示装置。
在本说明书中，只要没有特别说明，“α包含A、B或C”、“α包含A、B及C中的任一者”、“α包含选自由A、B及C组成的组中的一者”的表述不排除α包含A～C的多个的组合的情况。此外，这些表述也不排除α包含其他要素的情况。
需要说明的是，只要技术上没有不产生矛盾，以下各实施方式能够相互组合。
＜第1实施方式＞
参照图1～图15说明本发明一个实施方式涉及的半导体器件10。半导体器件10例如能够用于显示装置、微处理器(Micro-Processing Unit：MPU)等集成电路(IntegratedCircuit：IC)或存储器电路等。
[1.半导体器件10的构成]
参照图1及图2说明本发明一个实施方式涉及的半导体器件10的构成。图1是示出本发明一个实施方式涉及的半导体器件10的构成的示意性剖视图。图2是示出本发明一个实施方式涉及的半导体器件10的构成的示意性俯视图。具体来说，图1是沿着图2的A-A’线剖切的剖视图。
如图1所示，半导体器件10包含基板100、遮光层105、氮化物绝缘层110、氧化物绝缘层120、氧化物半导体层140、栅极绝缘层150、栅电极160、保护绝缘层170、源电极201及漏电极203。遮光层105设置在基板100之上。氮化物绝缘层110覆盖遮光层105的上表面及端面，并设置在基板100之上。氧化物绝缘层120设置在氮化物绝缘层110之上。氧化物半导体层140设置在氧化物绝缘层120之上。栅极绝缘层150覆盖氧化物半导体层140的上表面及端面，并设置在氧化物绝缘层120之上。栅电极160与氧化物半导体层140重叠，并设置在栅极绝缘层150之上。保护绝缘层170覆盖栅电极160的上表面及端面，并设置在栅极绝缘层150之上。在栅极绝缘层150及保护绝缘层170中设有使氧化物半导体层140的上表面的一部分露出的开口171及173。源电极201设置在保护绝缘层170之上及开口171的内部，与氧化物半导体层140相接。同样地，漏电极203设置在保护绝缘层170之上及开口173的内部，与氧化物半导体层140相接。需要说明的是，以下，在不特别区分源电极201及漏电极203的情况下，有时将其一并称为源·漏电极200。
氧化物半导体层140以栅电极160为基准来划分为源极区域S、漏极区域D及沟道区域CH。即，氧化物半导体层140包含与栅电极160重叠的沟道区域CH、以及与栅电极160不重叠的源极区域S及漏极区域D。在氧化物半导体层140的膜厚方向上，沟道区域CH的端部与栅电极160的端部大致一致。沟道区域CH具有半导体的性质。源极区域S及漏极区域D各自具有导体的性质。因此，源极区域S及漏极区域D的载流子浓度大于沟道区域CH的载流子浓度。源电极201及漏电极203分别与极区域S及漏极区域D相接，与氧化物半导体层140电连接。另外，氧化物半导体层140可以是单层构造，也可以是层叠构造。
如图2所示，遮光层105及栅电极160各自在D1方向上具有一定的宽度，并在与D1方向正交的D2方向上延伸。在D1方向上，遮光层105的宽度大于栅电极160的宽度。沟道区域CH与遮光层105完全重叠。在半导体器件10中，D1方向与电流经由氧化物半导体层140而从源电极201向漏电极203流动的方向相对应。因此，沟道区域CH的D1方向的长度是沟道长度L，沟道区域CH的D2方向的宽度是沟道宽度W。
基板100能够支承构成半导体器件10的各层。作为基板100，例如能够使用玻璃基板、石英基板、或蓝宝石基板等具有透光性的刚性基板。另外，作为基板100，也能够使用硅基板等不具有透光性的刚性基板。另外，作为基板100，能够使用聚酰亚胺树脂基板、丙烯酸树脂基板、硅氧烷树脂基板、或氟树脂基板等具有透光性的挠性基板。为了提高基板100的耐热性，也可以向上述树脂基板导入杂质。需要说明的是，也能够将在上述刚性基板或挠性基板之上使氧化硅膜或氮化硅膜成膜而成的基板作为基板100使用。
遮光层105能够反射或吸收外光。如上所述，遮光层105设置为具有比氧化物半导体层140的沟道区域CH大的面积，因此能够遮挡射入沟道区域CH的外光。作为遮光层105、例如能够使用铝(Al)、铜(Cu)、钛(Ti)、钼(Mo)、或钨(W)、或者其合金或其化合物等。另外，作为遮光层105，在不需要导电性的情况下，未必包含金属。例如，作为遮光层105，也能够使用由黑色树脂而成的黑色矩阵。另外，遮光层105可以是单层构造，也可以是层叠构造。例如，遮光层105也可以是红色滤色部、绿色滤色部及蓝色滤色部的层叠构造。
氮化物绝缘层110能够防止基板100中包含的杂质(例如钠等)或从外部侵入的杂质(例如水等)扩散至氧化物半导体层140。作为氮化物绝缘层110，例如能够使用包含硅或铝的氮化物。具体来说，作为氮化物绝缘层110，能够使用氮化硅(SiNx)、氮氧化硅(SiNxOy)、氮化铝(AlNx)、或氮氧化铝(AlNxOy)等。氮化物绝缘层110可以是单层构造，也可以是层叠构造。
氧化物绝缘层120及栅极绝缘层150各自包含氢捕获区域，能够抑制氢侵入沟道区域CH。氢捕获区域的详细情况在后叙述。作为氧化物绝缘层120及栅极绝缘层150的各自，例如能够使用包含硅或铝的氧化物。具体来说，作为氧化物绝缘层120，能够使用氧化硅(SiOx)、氧氮化硅(SiOxNy)、氧化铝(AlOx)或氧氮化铝(AlOxNy)等。氧化物绝缘层120及栅极绝缘层150各自可以是单层构造，也可以是层叠构造。
保护绝缘层170能够防止从外部侵入的杂质(例如水等)扩散至氧化物半导体层140。另外，保护绝缘层170能够作为向源极区域S及漏极区域D的氢供给源发挥功能。作为保护绝缘层170，例如能够使用包含硅或铝的氧化物或氮化物。具体来说，作为保护绝缘层170，能够使用氧化硅(SiOx)、氧氮化硅(SiOxNy)、氧化铝(AlOx)、或氧氮化铝(AlOxNy)等氧化物、或氮化硅(SiNx)、氮氧化硅(SiNxOy)、氮化铝(AlNx)、或氮氧化铝(AlNxOy)等氮化物。保护绝缘层170可以是单层构造，也可以是层叠构造。需要说明的是，在保护绝缘层170为层叠构造的情况下，优选保护绝缘层170为在氧化物之上层叠氮化物的层叠构造(氮化物/氧化物)。
在此，氧氮化硅(SiOxNy)及氧氮化铝(AlOxNy)分别是含有比率比氧(O)少(x＞y)的氮(N)的氧化物。另外，氮氧化硅(SiNxOy)及氮氧化铝(AlNxOy)是含有与氮相比比率少(x＞y)的氧的氮化物。
栅电极160、源电极201及漏电极203具有导电性。作为栅电极160、源电极201及漏电极203的各自，例如能够使用铜(Cu)、铝(Al)、钛(Ti)、铬(Cr)、钴(Co)、镍(Ni)、钼(Mo)、铪(Hf)、钽(Ta)、钨(W)、或铋(Bi)、或者其合金或其化合物。栅电极160、源电极201及漏电极203的各自可以是单层构造，也可以是层叠构造。
作为氧化物半导体层140，使用包含包括铟(In)在内的两种以上的金属元素的氧化物半导体。作为铟以外的金属元素，使用镓(Ga)、锌(Zn)、铝(Al)、铪(Hf)、钇(Y)、锆(Zr)及镧系元素。氧化物半导体层140可以具有无定形构造，也可以具有多结晶构造。
在氧化物半导体层140具有多结晶构造的情况下，作为氧化物半导体层140，优选使用铟相对于全部金属元素而言的比率按原子比率计为50％以上的氧化物半导体。若铟的比率变大，则氧化物半导体层140变得容易结晶化。另外，作为铟以外的金属元素，优选包含镓。镓属于与铟相同的第13族元素。因此，氧化物半导体层140的结晶性不受镓阻碍，氧化物半导体层140具有多结晶构造。
氧化物半导体层140的详细制造方法在后述的半导体器件10的制造方法中进行说明，氧化物半导体层140能够使用溅射法来形成。通过溅射形成的氧化物半导体层140的组成依赖于溅射靶材的组成。在氧化物半导体层140具有多结晶构造的情况下，溅射靶材的组成与氧化物半导体层140的组成大致一致。在该情况下，氧化物半导体层140的金属元素的组成能够基于溅射靶材的金属元素的组成来确定。另外，在氧化物半导体层140具有多结晶构造的情况下，也可以使用X射线衍射(X-ray Diffraction：XRD)法来确定氧化物半导体层140的组成。具体来说，能够基于根据XRD法取得的氧化物半导体层140的结晶构造及晶格常数来确定氧化物半导体层140的金属元素的组成。此外，氧化物半导体层140的金属元素的组成也能够使用荧光X射线分析或电子探针显微分析仪(Electron Probe MicroAnalyzer：EPMA)分析等来确定。需要说明的是，氧化物半导体层140中包含的氧根据溅射的工艺条件等而变化，因此不限于此。
如上所述，氧化物半导体层140可以具有无定形构造，也可以具有多结晶构造。具有多结晶构造的氧化物半导体能够使用Poly-OS(Poly-crystalline OxideSemiconductor，多晶氧化物半导体)技术制备。以下，在与具有无定形构造的氧化物半导体进行区分时，有时将具有多结晶构造的氧化物半导体以Poly-OS的形式进行说明。
[2.氢捕获区域的构成]
氢捕获区域形成于氧化物绝缘层120及栅极绝缘层150。因而，参照图3及图4，进一步说明氧化物绝缘层120及栅极绝缘层150的构成。图3是示出本发明一个实施方式涉及的半导体器件10的构成的示意性局部放大剖视图。具体来说，图3是将图1中的区域P放大的剖视图。需要说明的是，图3所示的区域P是漏极区域D附近的区域，而源极区域S附近也具有与区域P相同的构成。
栅极绝缘层150包含第1区域150-1及第2区域150-2。第1区域150-1是在栅极绝缘层150的膜厚方向(或半导体器件10的俯视方向)上与栅电极160重叠的区域。换言之，第1区域150-1是与氧化物半导体层140的沟道区域CH及栅电极160相接的区域。第2区域150-2是在栅极绝缘层150的膜厚方向(或半导体器件10的俯视方向)上与栅电极160及氧化物半导体层140不重叠的区域。换言之，第2区域150-2是位于氧化物半导体层140的漏极区域D的外侧、并与保护绝缘层170及氧化物绝缘层120相接的区域。
氧化物绝缘层120包含第3区域120-1及第4区域120-2。第3区域120-1是在氧化物绝缘层120的膜厚方向(或半导体器件10的俯视方向)上与栅电极160重叠的区域。换言之，第3区域120-1是与氧化物半导体层140的沟道区域CH相接的区域。第4区域120-2是在氧化物绝缘层120的膜厚方向(或半导体器件10的俯视方向)上与栅电极160及氧化物半导体层140不重叠的区域。换言之，第4区域120-2是位于氧化物半导体层140的漏极区域D的外侧并与栅极绝缘层150相接的区域。
第1区域150-1与第3区域120-1隔着氧化物半导体层140的沟道区域CH对置。另外，第2区域150-2与第4区域120-2在氧化物半导体层140的漏极区域D的外侧相互相接。
详细情况在后叙述，氧化物半导体层140的源极区域S及漏极区域D通过以栅电极160为掩模的杂质的离子注入来形成。作为杂质，例如使用硼(B)、磷(P)、氩(Ar)、或氮(N)等。通过离子注入，从而在氧化物半导体层140的源极区域S及漏极区域D中生成氧缺陷。并且，通过使氢被所生成的氧缺陷捕获，从而源极区域S及漏极区域D低电阻化。
离子注入经由栅极绝缘层150进行，因此，通过离子注入而在栅极绝缘层150中生成悬键缺陷DB。另外，通过离子注入，从而也在氧化物绝缘层120中生成悬键缺陷DB。需要说明的是，如上所述，由于以栅电极160为掩模进行杂质的离子注入，因此与栅电极160重叠的区域未被注入杂质，未生成悬键缺陷DB。即，如图3所示，与栅电极160重叠的第1区域150-1及第3区域120-1中未包含悬键缺陷DB。另一方面，与栅电极160不重叠的第2区域150-2及第4区域120-2包含悬键缺陷DB。例如，在作为栅极绝缘层150及氧化物绝缘层120使用氧化硅时，在第2区域150-2及第4区域120-2中形成硅的悬键缺陷DB。
第2区域150-2及第4区域120-2的悬键缺陷DB能够捕获氢。即，在半导体器件10中，第2区域150-2及第4区域120-2能够作为氢捕获区域发挥功能。因此，第2区域150-2的氢浓度大于第1区域150-1的氢浓度。同样地，第4区域120-2的氢浓度大于第3区域120-1的氢浓度。
第2区域150-2及第4区域120-2中包含离子注入的杂质。离子注入基于杂质的浓度剖面进行，第2区域150-2及第4区域120-2中包含的杂质的浓度分布与浓度剖面对应。因此，第2区域150-2及第4区域120-2中的悬键缺陷的缺陷量能够基于浓度剖面来控制。
图4是示出在本发明一个实施方式涉及的半导体器件10中，离子注入第2区域150-2及第4区域120-2中的杂质的浓度剖面的曲线图。在图4的横轴上，将第2区域150-2与第4区域120-2的界面(或栅极绝缘层150与氧化物绝缘层120的界面)设为0nm，正方向表示第4区域120-2的深度，负方向表示第2区域150-2的深度。换言之，正方向表示第4区域120-2中的从界面起的位置，负方向表示第2区域150-2中的从界面起的位置。图4中示出四种不同的浓度剖面(a)～(d)。
氢捕获区域为了以抑制氢向氧化物半导体层140的沟道区域CH侵入的方式发挥功能，需要形成具有规定的缺陷量的悬键缺陷DB。另外，优选不仅在位于氧化物半导体层140上方的栅极绝缘层150中注入杂质，也在位于氧化物半导体层140下方的氧化物绝缘层120中注入杂质，形成悬键缺陷DB。即，通过在栅极绝缘层150及氧化物绝缘层120中形成包含具有规定的缺陷量的悬键缺陷DB的氢捕获区域，从而能够提高半导体器件10的电气特性。
杂质的浓度剖面的峰值既可以在第2区域150-2内，也可以在第4区域120-2内。在图4中，浓度剖面(a)在第2区域150-2内具有峰值，浓度剖面(b)～(d)在第4区域120-2内具有峰值。
在第4区域120-2中，+16nm的位置(即，从界面起在氧化物绝缘层120的膜厚方向上离开16nm的位置)的杂质的浓度为1×1018/cm3以上(参见浓度剖面(a)～(d))，优选为5×1018/cm3(参见浓度剖面(a)～(c))。
另外，在第4区域120-2中，+40nm的位置(即，从界面起在氧化物绝缘层120的膜厚方向上离开40nm的位置)的杂质的浓度为1×1016/cm3以上，优选为1×1017/cm3以上，进一步优选为1×1018/cm3以上。图4所示的浓度剖面(a)～(d)均满足上述范围。
另外，在第4区域120-2中，从0nm到+40nm的区域(即，从界面起至在氧化物绝缘层120的膜厚方向上离开40nm的位置为止的区域)中的杂质的浓度为1×1016/cm3以上。在第4区域中，优选在从0nm到+100nm的区域(即，从界面起至在氧化物绝缘层120的膜厚方向上离开100nm的位置为止的区域)中的杂质的浓度为1×1016/cm3以上。在第4区域中，进一步优选为在从0nm到+150nm的区域(即，从界面起至在氧化物绝缘层120的膜厚方向上离开150nm的位置为止的区域)中的杂质的浓度为1×1016/cm3以上。图4所示的浓度剖面(a)～(d)均满足上述范围。需要说明的是，在氧化物绝缘层120的膜厚低于100nm时，存在上述范围超过氧化物绝缘层120的膜厚的情况。在该情况下，氧化物绝缘层120与氮化物绝缘层110的总膜厚为上述范围即可。即，也可以在氮化物绝缘层110中注入杂质。需要说明的是，优选调整离子注入条件，使得氮化物绝缘层110中的杂质浓度的最大为1×1019/cm3以下。
在第4区域120-2中的杂质的浓度为上述范围时，在栅极绝缘层150及氧化物绝缘层120中形成具有充分缺陷量的悬键缺陷DB。即，由于栅极绝缘层150及氧化物绝缘层120包含氢捕获区域，因此能够提高半导体器件10的电气特性。
以上对半导体器件10的构成进行了说明，上述半导体器件10为所谓的顶栅极型晶体管。半导体器件10能够进行多种变形。例如，在遮光层105具有导电性的情况下，半导体器件10也可以是遮光层105作为栅电极发挥功能、氮化物绝缘层110及氧化物绝缘层120作为栅极绝缘层发挥功能的构成。在该情况下，半导体器件10为所谓的双栅极型晶体管。另外，在遮光层105具有导电性的情况下，遮光层105可以是浮动电极，也可以与源电极201连接。此外，半导体器件10也可以是使遮光层105作为主要的栅电极发挥功能的、所谓的底栅极型晶体管。
[3.半导体器件10的制造方法]
参照图5～图13说明本发明一个实施方式涉及的半导体器件10的制造方法。图5是示出本发明一个实施方式涉及的半导体器件10的制造方法的流程图。图6～图13示出本发明一个实施方式涉及的半导体器件10的制造方法的示意性剖视图。
如图5所示，半导体器件10的制造方法包括步骤S1010～步骤S1120。以下，依次说明步骤S1010～步骤S1120，但半导体器件10的制造方法中，有时调换步骤的顺序。另外，半导体器件10的制造方法也可以包括更多步骤。
在步骤S1010中，在基板100之上形成具有规定的图案的遮光层105(参见图6)。遮光层105的图案化使用光刻法进行。
在步骤S1020中，在遮光层105之上依次形成氮化物绝缘层110及氧化物绝缘层120(参见图7)。氮化物绝缘层110及氧化物绝缘层120使用CVD法成膜。例如，作为氮化物绝缘层110及氧化物绝缘层120，分别使氮化硅膜及氧化硅膜成膜。氮化硅膜和氧化硅膜也能够通过在同一腔室内改变反应性气体而连续进行成膜。
在后述的步骤中，在氧化物绝缘层120的规定的区域中形成具有氢捕获功能的悬键缺陷。因此，氧化物绝缘层120也可以不是包含成为氢捕获部的过量氧的膜，而优选于350℃以上成膜的缺陷少的致密的膜。在氧化物绝缘层120为包含过量氧的膜的情况下，半导体器件10的可靠性降低，通过使氧化物绝缘层120为致密的膜，从而能够提高半导体器件10的可靠性。
氮化物绝缘层110的厚度例如为50nm以上500nm以下，优选为150nm以上300nm以下。另外，氧化物绝缘层120的厚度例如为50nm以上500nm以下，优选为150nm以上300nm以下。
在步骤S1030中，在氧化物绝缘层120之上使氧化物半导体膜145成膜(参见图8)。氧化物半导体膜145通过溅射法成膜。氧化物半导体膜145的厚度例如为10nm以上100nm以下，优选为15nm以上70nm以下，进一步优选为15nm以上40nm以下。
在步骤S1030中的氧化物半导体膜145是无定形的。在Poly-OS技术中，为了使氧化物半导体层140在基板面内具有均匀的多结晶构造，优选成膜后且热处理前的氧化物半导体膜145是无定形的。因此，优选氧化物半导体膜145的成膜条件为刚刚成膜后的氧化物半导体层140尽可能未结晶化的条件。在通过溅射法使氧化物半导体膜145成膜的情况下，一边将被成膜对象物(基板100及在基板100上形成的层)的温度控制为100℃以下、优选为80℃以下、进一步优选为50℃以下，一边使氧化物半导体膜145成膜。另外，在氧分压低的条件下使氧化物半导体膜145成膜。氧分压为2％以上20％以下，优选为3％以上15％以下，进一步优选为3％以上10％以下。
在步骤S1040中，进行氧化物半导体膜145的图案化(参见图9)。氧化物半导体膜145的图案化使用光刻法进行。作为氧化物半导体膜145的蚀刻，可以使用湿式蚀刻，也可以使用干式蚀刻。在湿式蚀刻中，能够使用酸性的蚀刻剂进行蚀刻。作为蚀刻剂，例如能够使用草酸、PAN、硫酸、过氧化氢水、或氢氟酸等。步骤S1040中的氧化物半导体膜145是无定形的，因此能够通过湿式蚀刻而容易地将氧化物半导体膜145图案化为规定的形状。
在步骤S1050中，对氧化物半导体膜145进行热处理。以下，将在步骤S1050中进行的热处理称为“OS退火”。在OS退火中，氧化物半导体膜145于规定的到达温度保持规定的时间。规定的到达温度为300℃以上500℃以下，优选为350℃以上450℃以下。另外，于到达温度的保持时间为15分钟以上120分钟以下，优选为30分钟以上60分钟以下。通过OS退火，氧化物半导体膜145被结晶化，形成具有多结晶构造的氧化物半导体层140(即，包含Poly-OS的氧化物半导体层140)。
在步骤S1060中，在氧化物半导体层140之上使栅极绝缘层150成膜(参见图10)。栅极绝缘层150使用CVD法进行成膜。例如，作为栅极绝缘层150，使氧化硅成膜。为了减少栅极绝缘层150的缺陷，也可以于350℃以上的成膜温度将栅极绝缘层150成膜。栅极绝缘层150的厚度为50nm以上300nm以下，优选为60nm以上200nm以下，进一步优选为70nm以上150nm以下。
在步骤S1070中，对氧化物半导体层140进行热处理。以下，将在步骤S1070中进行的热处理称为“氧化退火”。若在氧化物半导体层140之上形成栅极绝缘层150，则在氧化物半导体层140的上表面及侧面生成大量氧缺陷。若氧化物半导体层140在由氧化物绝缘层120及栅极绝缘层150包围的状态下进行氧化退火，则经由氧化物绝缘层120及栅极绝缘层150向氧化物半导体层140供给氧，氧化物半导体层140的氧缺陷被修复。
在步骤S1080中，在栅极绝缘层150之上形成具有规定的图案的栅电极160(参见图11)。栅电极160通过溅射法或原子层堆积法成膜，栅电极160的图案化使用光刻法进行。
在步骤S1090中，在氧化物半导体层140中形成源极区域S及漏极区域D(参见图12)。源极区域S及漏极区域D通过离子注入形成。离子注入能够使用离子掺杂装置或离子注入装置进行。具体来说，以栅电极160为掩模，经由栅极绝缘层150向氧化物半导体层140注入杂质。作为所注入的杂质。例如使用硼(B)、磷(P)、氩(Ar)、或氮(N)等。在与栅电极160不重叠的源极区域S及漏极区域D中，通过离子注入而生成氧缺陷，氢被所生成的氧缺陷捕获。由此，源极区域S及漏极区域D的电阻降低。另一方面，在与栅电极160重叠的沟道区域中，由于未注入杂质，因此未生成氧缺陷，沟道区域CH的电阻未降低。
另外，在步骤S1090中，经由栅极绝缘层150也向氧化物绝缘层120注入杂质。在栅极绝缘层150及氧化物绝缘层120中，通过离子注入而生成悬键缺陷DB。另外，栅极绝缘层150及氧化物绝缘层120中包含硼(B)、磷(P)、氩(Ar)、或氮(N)等杂质。
在步骤S1100中，在栅极绝缘层150及栅电极160之上形成保护绝缘层170(参见图13)。保护绝缘层170使用CVD法成膜。例如，作为保护绝缘层170，成膜氧化硅膜及氮化硅膜。保护绝缘层170的厚度为50nm以上500nm以下。
在此，参照图15及图16进一步详细说明步骤S1090及步骤S1100。图15及图16是在本发明一个实施方式涉及的半导体器件10的制造方法中说明第2区域150-2及第4区域120-2的氢捕获功能的示意性剖视图。
如图15所示，若进行步骤S1090，则在栅极绝缘层150及氧化物绝缘层120中分别形成具有悬键缺陷DB的第2区域150-2及第4区域120-2。悬键缺陷DB的位置及缺陷量能够通过调整离子注入的工艺参数(例如剂量、加速电压、等离子体电力等)来控制。剂量为1×1014/cm2以上，优选为5×1014/cm2以上，进一步优选为1×1015/cm2以上，但不限于该范围。另外，加速电压超过10keV，优选为15keV以上，进一步优选为20keV以上。在第2区域150-2及第4区域120-2中，悬键缺陷DB能够捕获氢。即，第2区域150-2及第4区域120-2能够作为氢捕获区域发挥功能。
为了使得保护绝缘层170具有防止来自外部的杂质扩散的功能，优选保护绝缘层170为于350℃以上成膜的缺陷少的致密的膜。在前述条件下成膜的保护绝缘层170通常包含大量氢。另外，由于成膜温度高，因此在保护绝缘层170的成膜中，氢扩散到栅极绝缘层150中。因此，若至少在栅极绝缘层150中未形成氢捕获区域，则氢经由栅极绝缘层150不仅扩散至氧化物半导体层140的源极区域S及漏极区域D，也扩散至沟道区域CH。
如图16所示，在步骤S1100中，若在栅极绝缘层150及氧化物绝缘层120中分别形成第2区域150-2及第4区域120-2，则在保护绝缘层170的成膜中，第2区域150-2及第4区域120-2中的悬键缺陷DB捕获从保护绝缘层170扩散的氢。因此，在步骤S1100中，能够抑制氢侵入氧化物半导体层140的沟道区域CH。另外，作为保护绝缘层170，能够使用包含氢的致密的膜，因此能够向包含氧缺陷的源极区域S及漏极区域D供给充分量的氢。
如以上说明，通过在步骤S1090中在栅极绝缘层150及氧化物绝缘层120中形成氢捕获区域，从而能够在步骤S1100以后抑制氢侵入沟道区域CH。另一方面，能够向源极区域S及漏极区域D的氧缺陷供给充分量的氢。因此，能够减少由工艺引起的不均匀，因而能够抑制半导体器件10的电气特性的不均匀。换言之，半导体器件10的制造成品率提高。
再次返回图5，对步骤S1110以后进行说明。
在步骤S1110中，在栅极绝缘层150及保护绝缘层170中形成开口171及173(参见图14)。通过形成开口171及173，从而使氧化物半导体层140的源极区域S及漏极区域D露出。
在步骤S1120中，源电极201形成在保护绝缘层170之上及开口171的内部，漏电极203形成在保护绝缘层170之上及开口173的内部。源电极201及漏电极203形成为同一层。具体来说，源电极201及漏电极203是对经成膜的一个导电膜进行图案化而形成的。通过以上步骤来制造图1所示的半导体器件10。
以上对半导体器件10的制造方法进行了说明，但半导体器件10的制造方法不限于此。例如，也可以包含向保护绝缘层170注入杂质的步骤。在此，参照图17说明向保护绝缘层170注入杂质的步骤。图17是在本发明的一个实施方式涉及的半导体器件10的制造方法中说明保护绝缘层170的氢捕获功能的示意性剖视图。
如图17所示，若向保护绝缘层170注入杂质，则在保护绝缘层170中形成悬键缺陷DB。在该情况下，氢不仅被第2区域150-2及第4区域120-2中的悬键缺陷DB捕获，也被保护绝缘层170中的悬键缺陷DB捕获。即，保护绝缘层170具有氢捕获功能。因此，保护绝缘层170中的悬键缺陷DB捕获保护绝缘层170中包含的氢，能够防止氢扩散至栅极绝缘层150。另外，保护绝缘层170还能够捕获从外部侵入保护绝缘层170中的氢。由于能够防止氢扩散至沟道区域CH，因此半导体器件10的可靠性进一步提高。
在本实施方式涉及的半导体器件10中，在氧化物半导体层140上方的栅极绝缘层150及氧化物半导体层140下方的氧化物绝缘层120中形成氢捕获区域。因此，在半导体器件10中，能够抑制氢向氧化物半导体层140的沟道区域CH侵入。因此，能够充分降低沟道区域CH中的载流子浓度，因而能够抑制半导体器件10的电气特性中的阈值电压的不均匀。
＜第2实施方式＞
参照图18说明本发明一个实施方式涉及的半导体器件10A。图18是示出本发明一个实施方式涉及的半导体器件10A的构成的示意性俯视图。需要说明的是，在半导体器件10A的构成与半导体器件10的构成相同时，有时省略半导体器件10A的构成的说明。
如图18所示，半导体器件10A包含遮光层105A、氧化物半导体层140A、栅电极160A、源电极201A及漏电极203A。在遮光层105A与氧化物半导体层140A之间形成氮化物绝缘层及氧化物绝缘层。另外，在氧化物半导体层140A与栅电极160A之间形成栅极绝缘层。另外，在栅电极160A与源电极201A及漏电极203A之间形成保护绝缘层。氮化物绝缘层、氧化物绝缘层、栅极绝缘层及保护绝缘层分别与在第1实施方式中说明的氮化物绝缘层110、氧化物绝缘层120、栅极绝缘层150及保护绝缘层170相同，因此省略这些层的说明。
在栅极绝缘层及保护绝缘层中设有开口171A及173A。源电极201A经由开口171A与氧化物半导体层140A的源极区域S电连接。同样地，漏电极203A经由开口173A与氧化物半导体层140A的漏极区域D电连接。氧化物半导体层140A上的栅电极160A的平面形状为U字状。在俯视观察时，在U字状的内侧配置有源电极201A，在U字状的外侧配置有漏电极203A。在沟道区域CH中，栅电极160A的宽度为沟道长度L，栅电极160A的沿着U字状的长度为沟道宽度W。如图18所示，在半导体器件10A中，能够使沟道宽度W大于沟道长度L，因此能够使电流增加。
在半导体器件10A中，也以栅电极160A为掩模，经由栅极绝缘层进行杂质的离子注入，在栅极绝缘层及氧化物绝缘层中形成氢捕获区域。因此，能够抑制侵入氧化物半导体层140A中的氢，因而在半导体器件10A中，电气特性的不均匀小。特别是，能够抑制电气特性中的阈值电压的不均匀。
实施例
基于所制备的样品，对半导体器件10进一步详细进行说明。
[1.基于有无离子注入的差异]
[1-1.实施例样品的制备]
作为实施例1及实施例2的样品，制备使用在第1实施方式中说明的制造方法的半导体器件。即，在实施例1及实施例2中，在半导体器件的制造中，进行经由栅极绝缘层150的硼的离子注入。实施例1的氧化物半导体层包含铟，铟相对于全部金属元素而言的原子比率为50％以上。另外，氧化物半导体层在OS退火前具有无定形构造，在OS退火后结晶化，具有多结晶构造。即，实施例1的氧化物半导体层包含Poly-OS。实施例2的氧化物半导体层在OS退火后也包含无定形构造的IGZO。
[1-2.比较例样品的制备]
作为比较例1及比较例2的样品，制备在第1实施方式中说明的制造方法之中不进行离子注入的半导体器件。比较例1的氧化物半导体层包含Poly-OS。比较例2的氧化物半导体层包含无定形构造的IGZO。
[1-3.电气特性]
图19是示出实施例1及实施例2的半导体器件的电气特性的曲线图。图23是示出比较例1及比较例2的半导体器件的电气特性的曲线图。图19及图23所示的各曲线图示出具有沟道宽度W/沟道长度L＝4.5μm/3.0μm的26个样品的电气特性。表示电气特性的曲线图的纵轴示出漏极电流Id，横轴示出栅极电压Vg。各样品的电气特性的测定条件如表1所示。
[表1]
源极·漏极间电压 0.1V(虚线)、10V(实线)
栅极电压 -15V～+15V
测定环境 室温、暗室
如图19所示，在实施例1及实施例2的样品中，获得阈值电压的不均匀小的电气特性。另一方面，如图23所示，在比较例1的样品中，阈值电压向负侧移动，获得不均匀大的电气特性。另外，在比较例2的样品中，在栅极电压-15V～+15V的范围内无法确认阈值电压。
根据图19及图23的结果，若无论氧化物半导体层是否具有多结晶构造或无定形构造均进行经由栅极绝缘层的离子注入，则获得显示出在栅极电压为0V附近电流急剧增加的开关性能的电气特性。另一方面，若不进行经由栅极绝缘层的离子注入，则无法获得显示出开关性能的电气特性。推测其原因在于，氧化物半导体层的沟道区域中的载流子浓度增加，从而沟道区域的绝缘性降低。与实施例1及实施例2的样品不同，在比较例1及比较例2的样品中，在栅极绝缘层及氧化物半导体层中未形成基于离子注入的氢捕获区域。因此，认为氢容易通过栅极绝缘层及氧化物绝缘层而侵入氧化物半导体层的沟道区域。侵入的氢被沟道区域的氧缺陷捕获而生成载流子，因此沟道区域中的载流子浓度增加。
[2.基于离子注入条件的差异]
[2-1.实施例样品的制备]
作为实施例3～实施例14的样品，制备使用在第1实施方式中说明的制造方法的半导体器件。实施例3～实施例14的氧化物半导体层包含Poly-OS。实施例3～实施例8的样品具有构造A。实施例9～实施例14的样品具有构造B。构造A及构造B的条件如表2所示。
[表2]
经由栅极绝缘层的硼的离子注入的条件如表3所示。另外，将各样品中的硼的浓度剖面示于图20及图21。图20是示出在实施例3～实施例8的半导体器件的制备中进行的离子注入的硼的浓度剖面的曲线图。图21是示出在实施例9～实施例14的半导体器件的制备中进行的离子注入的硼的浓度剖面的曲线图。需要说明的是，在图20及图21中，曲线图的横轴表示将栅极绝缘层与氧化物绝缘层的界面设为0nm时的距界面的距离(将氧化物绝缘层侧设为正方向，将栅极绝缘层侧设为负方向)，曲线图的纵轴表示硼的浓度。
[表3]
剂量 加速电压
实施例3、实施例9 1×1014/cm2 20keV
实施例4、实施例10 5×1014/cm2 20keV
实施例5、实施例11 1×1015/cm2 20keV
实施例6、实施例12 1×1014/cm2 29keV
实施例7、实施例13 5×1014/cm2 29keV
实施例8、实施例14 1×1015/cm2 29keV
实施例3～实施例5的样品的浓度剖面在栅极绝缘层中具有峰值。实施例6～实施例14的样品的浓度剖面在氧化物绝缘层中具有峰值。在实施例3～实施例14的样品中，从栅极绝缘层与氧化物绝缘层的界面起在氧化物绝缘层的膜厚方向上离开16nm的位置处的氧化物绝缘层中的硼的浓度为1×1018/cm3以上。另外，在实施例3～实施例14的样品中，从栅极绝缘层与氧化物绝缘层的界面起在氧化物绝缘层的膜厚方向上离开40nm的位置处的氧化物绝缘层中的硼的浓度为1×1017/cm3以上。因此，在实施例3～实施例14的样品中，从栅极绝缘层与氧化物绝缘层的界面起至在氧化物绝缘层的膜厚方向上离开40nm的位置为止的区域中的硼的浓度为1×1016/cm3以上。
进一步详细说明氧化物绝缘层中的硼的浓度。在实施例3～实施例14的样品中，从栅极绝缘层与氧化物绝缘层的界面起在氧化物绝缘层的膜厚方向上离开16nm的位置处的氧化物绝缘层中的硼的浓度为5×1018/cm3以上。特别是，在实施例4、实施例5、实施例7、实施例8、实施例10、实施例11、实施例13及实施例14的样品中，从栅极绝缘层与氧化物绝缘层的界面起在氧化物绝缘层的膜厚方向上离开16nm的位置处的氧化物绝缘层中的硼的浓度为2×1019/cm3以上。另外，在实施例3～实施例14的样品中，从栅极绝缘层与氧化物绝缘层的界面起在氧化物绝缘层的膜厚方向上离开40nm的位置处的氧化物绝缘层中的硼的浓度为1×1018/cm3以上。特别是，在实施例4、实施例5、实施例7、实施例8、实施例13及实施例14的样品中，从栅极绝缘层与氧化物绝缘层的界面起在氧化物绝缘层的膜厚方向上离开40nm的位置处的氧化物绝缘层中的硼的浓度为2×1019/cm3以上。另外，在实施例3～实施例8及实施例12～实施例14的样品中，从栅极绝缘层与氧化物绝缘层的界面起至在氧化物绝缘层的膜厚方向上离开100nm的位置为止的区域中的硼的浓度为1×1016/cm3以上。特别是，在实施例6～实施例8中，从栅极绝缘层与氧化物绝缘层的界面起至在氧化物绝缘层的膜厚方向上离开150nm的位置为止的区域中的硼的浓度为1×1016/cm3以上。
[2-2.比较例样品的制备]
作为比较例3～比较例8的样品，在与实施例3～实施例14不同的离子注入的条件下制备半导体器件。比较例3～比较例8的样品的构造及离子注入的条件如表4所示。另外，将各样品中的硼的浓度剖面示于图24及图25。图24是示出在比较例3～比较例5的半导体器件的制备中进行的离子注入的硼的浓度剖面的曲线图。图25是示出在比较例6～比较例8的半导体器件的制备中进行的离子注入的硼的浓度剖面的曲线图。需要说明的是，在图24及图25中，曲线图的横轴表示将栅极绝缘层与氧化物绝缘层的界面设为0nm时的距界面的距离(将氧化物绝缘层侧设为正方向，将栅极绝缘层侧设为负方向)，曲线图的纵轴表示硼的浓度。
[表4]
构造 剂量 加速电压
比较例3 构造A 1×1014/cm2 10keV
比较例4 构造A 5×1014/cm2 10keV
比较例5 构造A 1×1015/cm2 10keV
比较例6 构造B 1×1014/cm2 10keV
比较例7 构造B 5×1014/cm2 10keV
比较例8 构造B 1×1015/cm2 10keV
比较例3～比较例8的样品的浓度剖面在栅极绝缘层中具有峰值。在比较例3～比较例5的样品中，从栅极绝缘层与氧化物绝缘层的界面起在氧化物绝缘层的膜厚方向上离开16nm的位置处的氧化物绝缘层中的硼的浓度为1×1017/cm3以上且低于5×1018/cm3。在比较例6～比较例8的样品中，从栅极绝缘层与氧化物绝缘层的界面起在氧化物绝缘层的膜厚方向上离开16nm的位置处的氧化物绝缘层中的硼的浓度低于1×1016/cm3。另外，在比较例3～比较例8的样品中，从栅极绝缘层与氧化物绝缘层的界面起在氧化物绝缘层的膜厚方向上离开40nm的位置处的氧化物绝缘层中的硼的浓度低于1×1016/cm3。因此，在比较例3～比较例8的样品中，从栅极绝缘层与氧化物绝缘层的界面起至在氧化物绝缘层的膜厚方向上离开40nm的位置为止的区域中的硼的浓度非1×1016/cm3以上。
[2-3.电气特性]
图22A～图22D是示出实施例3～实施例14的半导体器件的电气特性的曲线图。图26A及图26B示出比较例3～比较例8的半导体器件的电气特性的曲线图。图22A～图22D以及图26A及图26B所示的各曲线图示出具有沟道宽度W/沟道长度L＝4.5μm/3.0μm的26个样品的电气特性。各样品的电气特性的测定条件与表1中示出的条件相同。
如图22A～图22D所示，在实施例3～实施例14的样品中获得阈值电压的不均匀小的晶体管特性。另一方面，如图26A及图26B所示，在比较例3～比较例8的样品中，阈值电压向负侧移动，获得不均匀大的电气特性。
根据图22A～图22D以及图26A及图26B的结果可知，在进行经由栅极绝缘层的离子注入时，不仅将硼注入到栅极绝缘层，也注入到氧化物绝缘层的一定程度的深度，由此能够抑制半导体器件的阈值电压的不均匀。实施例3～实施例14的样品与比较例3～比较例8的样品相比，直到氧化物绝缘层的深处为止形成有氢捕获区域。因此，认为抑制了氢通过氧化物绝缘层而侵入氧化物半导体层的沟道区域。
作为本发明的实施方式，只要相互不矛盾，上述各实施方式能够适当组合实施。另外，只要具备本发明的要旨，本领域技术人员基于各实施方式适当进行构成要素的追加、删除、或设计变更得到的技术方案、或进行工序的追加、省略、或条件变更得到的技术方案均包含在本发明的范围中。
即使是与上述各实施方式所带来的作用效果不同的其他作用效果，根据本说明书的记载明确的作用效果、或本领域技术人员中能够容易地预测的作用效果当然应视为本发明所带来的作用效果。

Claims (11)

1.半导体器件，其包含：
氧化物绝缘层；
所述氧化物绝缘层之上的氧化物半导体层；
覆盖所述氧化物半导体层的、所述氧化物绝缘层及所述氧化物半导体层之上的栅极绝缘层；
所述栅极绝缘层之上的栅电极；和
覆盖所述栅电极的、所述栅极绝缘层及所述栅电极之上的保护绝缘层，
所述栅极绝缘层包含：
第1区域，其与所述栅电极重叠；和
第2区域，其与所述栅电极不重叠，并与所述保护绝缘层相接，
所述氧化物绝缘层包含：
第3区域，其与所述栅电极重叠；和
第4区域，其与所述栅电极及所述氧化物半导体层不重叠，并与所述栅极绝缘层相接，
所述氧化物半导体层包含：
沟道区域；和
具有比所述沟道区域大的载流子浓度的源极区域及漏极区域，
所述源极区域、所述漏极区域及第2区域各自包含杂质，
所述第2区域的氢浓度大于所述第1区域的氢浓度。
2.根据权利要求1所述的半导体器件，其中，
所述第4区域包含所述杂质，
所述第4区域的氢浓度大于所述第3区域的氢浓度。
3.根据权利要求2所述的半导体器件，其中，在所述第4区域中，从与所述栅极绝缘层的界面起在所述氧化物绝缘层的膜厚方向上离开16nm的位置处的所述杂质的浓度为1×1018/cm3以上。
4.根据权利要求2所述的半导体器件，其中，在所述第4区域中，从与所述栅极绝缘层的界面起在所述氧化物绝缘层的膜厚方向上离开16nm的位置处的所述杂质的浓度为5×1018/cm3以上。
5.根据权利要求2所述的半导体器件，其中，在所述第4区域中，从与所述栅极绝缘层的界面起在所述氧化物绝缘层的膜厚方向上离开40nm的位置处的所述杂质的浓度为1×1016/cm3以上。
6.根据权利要求2所述的半导体器件，其中，在所述第4区域中，从与所述栅极绝缘层的界面起在所述氧化物绝缘层的膜厚方向上离开40nm的位置处的所述杂质的浓度为1×1017/cm3以上。
7.根据权利要求2所述的半导体器件，其中，在所述第4区域中，从与所述栅极绝缘层的界面起在所述氧化物绝缘层的膜厚方向上离开40nm的位置处的所述杂质的浓度为1×1018/cm3以上。
8.根据权利要求2所述的半导体器件，其中，在所述第4区域中，从与所述栅极绝缘层的界面起至在所述氧化物绝缘层的膜厚方向上离开40nm的位置为止的区域中的所述杂质的浓度为1×1016/cm3以上。
9.根据权利要求2所述的半导体器件，其中，在所述第4区域中，从与所述栅极绝缘层的界面起至在所述氧化物绝缘层的膜厚方向上离开100nm的位置为止的区域中的所述杂质的浓度为1×1016/cm3以上。
10.根据权利要求2所述的半导体器件，其中，在所述第4区域中，从与所述栅极绝缘层的界面起至在所述氧化物绝缘层的膜厚方向上离开150nm的位置为止的区域中的所述杂质的浓度为1×1016/cm3以上。
11.根据权利要求1至10中任一项所述的半导体器件，其中，所述杂质为选自由硼、磷、氩及氮组成的组中的一种。
CN202311098309.4A 2022-09-09 2023-08-29 半导体器件 Pending CN117690975A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022143864A JP2024039361A (ja) 2022-09-09 2022-09-09 半導体装置
JP2022-143864 2022-09-09

Publications (1)

Publication Number Publication Date
CN117690975A true CN117690975A (zh) 2024-03-12

Family

ID=90054481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311098309.4A Pending CN117690975A (zh) 2022-09-09 2023-08-29 半导体器件

Country Status (5)

Country Link
US (1) US20240097043A1 (zh)
JP (1) JP2024039361A (zh)
KR (1) KR20240035705A (zh)
CN (1) CN117690975A (zh)
DE (1) DE102023208538A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
SG11201505225TA (en) 2012-08-03 2015-08-28 Semiconductor Energy Lab Oxide semiconductor stacked film and semiconductor device
TWI799011B (zh) 2012-09-14 2023-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20230168285A (ko) 2016-02-12 2023-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치

Also Published As

Publication number Publication date
KR20240035705A (ko) 2024-03-18
US20240097043A1 (en) 2024-03-21
DE102023208538A1 (de) 2024-03-14
JP2024039361A (ja) 2024-03-22

Similar Documents

Publication Publication Date Title
KR20230156281A (ko) 반도체 장치
US10396187B2 (en) Semiconductor device
WO2021041060A1 (en) Hydrogen trap layer for display device and the same
CN117690975A (zh) 半导体器件
KR20240046023A (ko) 반도체 장치
TW202412314A (zh) 半導體裝置
KR20240047305A (ko) 반도체 장치 및 그 제조 방법
WO2023238521A1 (ja) 薄膜トランジスタおよび電子機器
WO2024042997A1 (ja) 酸化物半導体膜、薄膜トランジスタ、および電子機器
WO2024029429A1 (ja) 積層構造体及び薄膜トランジスタ
TW202416389A (zh) 半導體裝置
US20240021668A1 (en) Semiconductor device
WO2024029438A1 (ja) 酸化物半導体膜、薄膜トランジスタ、および電子機器
TWI841307B (zh) 半導體裝置之製造方法
CN114628529B (zh) 驱动背板及其制备方法、显示面板
WO2023189493A1 (ja) 半導体装置
TW202416546A (zh) 半導體裝置及其製造方法
WO2024029437A1 (ja) 薄膜トランジスタおよび電子機器
WO2023189489A1 (ja) 半導体装置
WO2023189550A1 (ja) 半導体装置
TW202410447A (zh) 氧化物半導體膜、薄膜電晶體、及電子機器
TW202339011A (zh) 半導體裝置之製造方法
KR20240036459A (ko) 반도체 장치
TW202412323A (zh) 半導體裝置
TW202339010A (zh) 半導體裝置之製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination